JP2011003773A - Method of manufacturing silicon wafer - Google Patents
Method of manufacturing silicon wafer Download PDFInfo
- Publication number
- JP2011003773A JP2011003773A JP2009146347A JP2009146347A JP2011003773A JP 2011003773 A JP2011003773 A JP 2011003773A JP 2009146347 A JP2009146347 A JP 2009146347A JP 2009146347 A JP2009146347 A JP 2009146347A JP 2011003773 A JP2011003773 A JP 2011003773A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- ingot
- wafer
- manufacturing
- crystal orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、チョクラルスキー法により育成されたシリコン単結晶のインゴットからシリコンウェーハを製造する方法に関し、さらに詳しくは、半導体デバイス製造工程のみならず、その前段階のシリコンウェーハの製造工程でシリコンウェーハの割れの発生を抑制できるシリコンウェーハの製造方法に関する。 The present invention relates to a method of manufacturing a silicon wafer from a silicon single crystal ingot grown by the Czochralski method. More specifically, the present invention relates to a silicon wafer not only in a semiconductor device manufacturing process but also in a preceding silicon wafer manufacturing process. The present invention relates to a method for manufacturing a silicon wafer that can suppress the occurrence of cracks.
半導体デバイスに用いられるシリコンウェーハは、シリコン単結晶を素材とし、この単結晶の製造には、チョクラルスキー法（以下、「ＣＺ法」という）が広く採用されている。ＣＺ法による単結晶の育成では、坩堝内で結晶原料を融解させ、融解させた溶融液の表面に種結晶を浸漬し、浸漬した種結晶を徐々に引き上げることにより、種結晶の下方にシリコン単結晶を育成させる。 A silicon wafer used for a semiconductor device is made of a silicon single crystal, and the Czochralski method (hereinafter referred to as “CZ method”) is widely used for manufacturing the single crystal. In the growth of a single crystal by the CZ method, a crystal raw material is melted in a crucible, the seed crystal is immersed in the surface of the melted melt, and the immersed seed crystal is gradually pulled up so that a silicon single crystal is formed below the seed crystal. Grow crystals.
ＣＺ法で育成したシリコン単結晶のインゴットは、円筒研削工程で所定の中間直径に外周加工された後、スライス工程で複数枚の素材ウェーハに切り出される。素材ウェーハは、面取り工程を経て所定の製品直径に仕上げられ、その後、ラッピング、エッチング、研磨等の工程を経て、半導体基板用のシリコンウェーハとなる。 A silicon single crystal ingot grown by the CZ method is processed into a predetermined intermediate diameter in a cylindrical grinding process and then cut into a plurality of material wafers in a slicing process. The material wafer is finished to a predetermined product diameter through a chamfering process, and then processed into a silicon wafer for a semiconductor substrate through processes such as lapping, etching, and polishing.
ここで、半導体基板用のシリコンウェーハには、半導体デバイス製造工程で半導体チップの領域を決定し、適切な方向に分断（スクライブ）するための基準として結晶方位の指標を明示しておくことが欠かせない。 Here, it is essential for silicon wafers for semiconductor substrates to clearly indicate the crystal orientation index as a reference for determining the area of the semiconductor chip in the semiconductor device manufacturing process and dividing (scribing) in an appropriate direction. I wo n’t.
通常、結晶方位の指標として、シリコンウェーハの外周にノッチまたはオリエンテーションフラット（以下、「ＯＦ」と表現する場合がある）が施される。ノッチまたはＯＦを施す場合、円筒研削工程で外周を加工した後に、Ｘ線回折装置等により結晶方位を測定し、その測定結果に基づき、インゴットの外周面に、軸方向と平行に溝または平面を研削加工する。その後、スライス工程にてインゴットから素材ウェーハを切り出し、その素材ウェーハを面取り加工すると、外周にノッチ（溝）またはＯＦ（平面）が形成されたシリコンウェーハが得られる。 Usually, as an index of crystal orientation, a notch or an orientation flat (hereinafter sometimes referred to as “OF”) is applied to the outer periphery of the silicon wafer. When notching or OF is applied, after processing the outer periphery in the cylindrical grinding process, the crystal orientation is measured by an X-ray diffractometer or the like. Grind. After that, when the material wafer is cut out from the ingot in the slicing step and the material wafer is chamfered, a silicon wafer having a notch (groove) or OF (plane) formed on the outer periphery is obtained.
ＯＦによりシリコンウェーハに結晶方位の指標を明示する場合、ノッチによりシリコンウェーハに結晶方位の指標を明示する場合に比べ、半導体基板として使用できる有効面積が減少する。したがって、ＯＦによりシリコンウェーハに結晶方位の指標を明示する場合は、半導体デバイス製造工程での歩留りが問題となる。一方、ノッチによりシリコンウェーハに結晶方位の指標を明示する場合、シリコンウェーハ製造工程および半導体デバイス製造工程で、ノッチを起点にシリコンウェーハの割れが発生し易い。ノッチは応力集中係数が高いことから、シリコンウェーハに負荷が加わった場合に、ノッチ部に応力集中が発生するためである。 When the crystal orientation index is clearly indicated on the silicon wafer by OF, the effective area that can be used as the semiconductor substrate is reduced as compared with the crystal orientation index clearly indicated on the silicon wafer by notch. Therefore, when the crystal orientation index is clearly indicated on the silicon wafer by OF, the yield in the semiconductor device manufacturing process becomes a problem. On the other hand, when the crystal orientation index is clearly indicated on the silicon wafer by the notch, the silicon wafer is easily cracked starting from the notch in the silicon wafer manufacturing process and the semiconductor device manufacturing process. This is because the notch has a high stress concentration coefficient, and therefore stress concentration occurs in the notch portion when a load is applied to the silicon wafer.
特許文献１では、ノッチやＯＦを施すことなく結晶方位の指標をシリコンウェーハに明示する方法が提案されている。特許文献１に記載の方法では、インゴットから素材ウェーハを切り出した後に、Ｘ線回折装置を使って素材ウェーハの結晶方位を測定し、その結果に基づきレーザーマーキングにより素材ウェーハの外周面に結晶方位の指標を表記することにより、結晶方位の指標が明示されたシリコンウェーハを製造できる。 Patent Document 1 proposes a method of clearly indicating a crystal orientation index on a silicon wafer without performing notch or OF. In the method described in Patent Document 1, after the material wafer is cut out from the ingot, the crystal orientation of the material wafer is measured using an X-ray diffractometer, and based on the result, the crystal orientation is measured on the outer peripheral surface of the material wafer by laser marking. By describing the index, a silicon wafer in which the index of crystal orientation is clearly specified can be manufactured.
この場合、ウェーハの外周にノッチやＯＦが形成されていないことから有効面積の減少やシリコンウェーハの割れの問題は発生しないが、素材ウェーハ一枚ずつについて、結晶方位の測定をする必要があるので、生産性が低い。また、シリコンウェーハの外周面にレーザーマークにより結晶方位の指標等を表記すると、外周面にレーザーマークによる凹凸が生じる。このため、製造工程にてシリコンウェーハを搬送するためのウェーハキャリアがレーザーマークの凹凸に接触すると、粉塵が発生するおそれがある。粉塵は、パーティクル不良を誘発し、シリコンウェーハ製造の歩留りを悪化させる。 In this case, since there are no notches or OF formed on the outer periphery of the wafer, there is no problem of reduction of the effective area or cracking of the silicon wafer, but it is necessary to measure the crystal orientation for each material wafer. , Productivity is low. Further, when a crystal orientation index or the like is written on the outer peripheral surface of the silicon wafer by a laser mark, irregularities due to the laser mark are generated on the outer peripheral surface. For this reason, when the wafer carrier for conveying a silicon wafer in a manufacturing process contacts the unevenness | corrugation of a laser mark, there exists a possibility that dust may generate | occur | produce. Dust induces particle defects and deteriorates the yield of silicon wafer production.
結晶方位の測定により生産性が低下する問題を解決するために、特許文献２では、円筒研削工程でＸ線回折装置により結晶方位を測定し、その結果に基づきインゴットに浅いノッチを加工し、スライス工程でインゴットから素材ウェーハを切り出し、レーザーマーキング工程にてノッチを基準にレーザーにより素材ウェーハに結晶方位の指標を表記し、その後の面取り工程で素材ウェーハの外周を製品直径に仕上げる際にノッチを除去することにより、正円状のシリコンウェーハを製造する方法が提案されている。
In order to solve the problem that the productivity decreases due to the measurement of the crystal orientation, in
近年、半導体デバイスの生産性を向上させる観点から、シリコンウェーハの大口径化が進展している。シリコンウェーハが大口径化すると、シリコンウェーハ自身の重量が増加するので、ノッチに発生する応力が大きくなり、シリコンウェーハの割れが顕著に発生し易くなる。このため、従来のノッチによりシリコンウェーハの結晶方位の指標を明示する方法では、シリコンウェーハの製造工程および半導体デバイス製造工程において、シリコンウェーハの割れが大きな問題となる。 In recent years, the diameter of silicon wafers has been increased from the viewpoint of improving the productivity of semiconductor devices. When the diameter of the silicon wafer is increased, the weight of the silicon wafer itself is increased, so that the stress generated in the notch is increased, and the silicon wafer is easily cracked. For this reason, in the conventional method of clearly indicating the crystal orientation index of the silicon wafer by the notch, cracking of the silicon wafer becomes a serious problem in the silicon wafer manufacturing process and the semiconductor device manufacturing process.
また、前記特許文献２に記載のシリコンウェーハの製造方法では、最終的にはノッチのない正円のシリコンウェーハを製造できるが、スライス工程から面取り工程までの素材ウェーハはノッチが施された状態にある。したがって、シリコンウェーハの製造工程では、依然としてノッチを起点にシリコンウェーハの割れが発生する。
In addition, although the silicon wafer manufacturing method described in
本発明は、上述した問題に鑑みてなされたものであり、半導体デバイス製造工程のみならず、その前段階のシリコンウェーハの製造工程で、シリコンウェーハの割れの発生を抑えることができるシリコンウェーハの製造方法を提供することを目的としている。 The present invention has been made in view of the above-described problems, and is capable of suppressing the generation of silicon wafer cracks not only in the semiconductor device manufacturing process but also in the previous silicon wafer manufacturing process. It aims to provide a method.
本発明者は、上記問題を解決するため、種々の試験を行い、鋭意検討を重ねた。その結果、ＯＦの応力集中係数が低いことに着目し、円筒研削工程でＯＦをインゴットに加工し、スライス工程でインゴットを素材ウェーハに切り出し、レーザーマーキング工程でＯＦを基準に結晶方位の指標を素材ウェーハの表面に表記し、面取り工程で素材ウェーハの外周を所定の製品直径に仕上げることによりＯＦを除去すれば、上記問題を解決できることを知見した。 In order to solve the above problems, the present inventor conducted various tests and intensively studied. As a result, paying attention to the low stress concentration factor of OF, the OF is processed into an ingot in the cylindrical grinding process, the ingot is cut into a material wafer in the slicing process, and the crystal orientation index based on the OF in the laser marking process It has been found that the above problem can be solved if the OF is removed by marking on the surface of the wafer and finishing the outer periphery of the material wafer to a predetermined product diameter in the chamfering process.
すなわち、ノッチを施すことなく正円のシリコンウェーハを製造すれば、半導体デバイス製造工程のみならず、その前段階のシリコンウェーハの製造工程で、シリコンウェーハの割れの発生を抑えることができることを知見した。 In other words, it has been found that if a round silicon wafer is manufactured without a notch, cracking of the silicon wafer can be suppressed not only in the semiconductor device manufacturing process but also in the previous silicon wafer manufacturing process. .
本発明は、上記の知見に基づいて完成したものであり、下記（１）〜（４）のシリコンウェーハの製造方法を要旨としている。 The present invention has been completed on the basis of the above findings, and the gist of the following (1) to (4) silicon wafer manufacturing method.
（１）チョクラルスキー法により育成されたシリコン単結晶のインゴットからシリコンウェーハを製造する方法であって、前記インゴットの外周を研削し、前記インゴットを所定の中間直径に加工するとともに、このインゴットの外周部に軸方向に沿って結晶方位の指標となるオリエンテーションフラットを形成する円筒研削工程と、前記円筒研削工程の後、前記インゴットをスライスして素材ウェーハを切り出すスライス工程と、前記スライス工程の後、前記素材ウェーハの表面に、前記オリエンテーションフラットを基準にして、レーザーにより結晶方位の指標となる表記を施すレーザーマーキング工程と、前記レーザーマーキング工程の後、前記素材ウェーハの外周を面取りし、前記オリエンテーションフラットを除去するとともに、所定の製品直径のシリコンウェーハに加工する面取り加工工程と、を含むことを特徴とするシリコンウェーハの製造方法である。 (1) A method of manufacturing a silicon wafer from a silicon single crystal ingot grown by the Czochralski method, wherein the outer periphery of the ingot is ground and the ingot is processed into a predetermined intermediate diameter. A cylindrical grinding process for forming an orientation flat that serves as an index of crystal orientation along the axial direction on the outer periphery, a slicing process for slicing the ingot and cutting a material wafer after the cylindrical grinding process, and after the slicing process The surface of the material wafer is subjected to a laser marking process that uses a laser as a reference for the crystal orientation index based on the orientation flat, and after the laser marking process, the outer periphery of the material wafer is chamfered, and the orientation While removing the flat, A chamfering step of processing the silicon wafer of a constant product diameter is a manufacturing method of a silicon wafer, which comprises a.
（２）上記（１）に記載のシリコンウェーハの製造方法では、前記製品直径が４５０ｍｍ以上のシリコンウェーハを対象とすることができる。 (2) In the method for producing a silicon wafer described in (1) above, a silicon wafer having a product diameter of 450 mm or more can be targeted.
（３）上記（１）または（２）に記載のシリコンウェーハの製造方法においては、前記オリエンテーションフラットは円周方向の幅が１０mm以上であることが好ましい。 (3) In the method for producing a silicon wafer according to (1) or (2), the orientation flat preferably has a circumferential width of 10 mm or more.
（４）上記（１）〜（３）に記載のシリコンウェーハの製造方法においては、前記中間直径と前記製品直径の差が１ｍｍ以下であることが好ましい。 (4) In the method for producing a silicon wafer according to (1) to (3), it is preferable that a difference between the intermediate diameter and the product diameter is 1 mm or less.
本発明のシリコンウェーハの製造方法によれば、ノッチを施すことなく正円のシリコンウェーハを製造することから、半導体デバイス製造工程のみならず、その前段階のシリコンウェーハの製造工程で、シリコンウェーハの割れの発生を抑えることができる。 According to the silicon wafer manufacturing method of the present invention, a round silicon wafer is manufactured without a notch, so that not only the semiconductor device manufacturing process but also the silicon wafer manufacturing process in the previous stage, Generation of cracks can be suppressed.
以下に、本発明のシリコンウェーハの製造方法を図面に基づいて説明する。 Below, the manufacturing method of the silicon wafer of this invention is demonstrated based on drawing.
図１は、本発明のシリコンウェーハの製造方法における製造工程を説明する図であり、同図（ａ）は円筒研削工程後、同図（ｂ）はスライス工程後、同図（ｃ）はレーザーマーキング工程後、同図（ｄ）は面取り工程後のそれぞれの状態を示す。 FIG. 1 is a diagram for explaining a manufacturing process in the method for manufacturing a silicon wafer according to the present invention. FIG. 1 (a) shows a cylindrical grinding process, FIG. 1 (b) shows a slicing process, and FIG. FIG. 4D shows the respective states after the chamfering process after the marking process.
ＣＺ法によって得られたシリコン単結晶のインゴットを、円筒研削工程で外周を所定の中間直径に加工し、Ｘ線回折装置によりインゴットの結晶方位を測定し、結晶方位の指標となるＯＦをインゴットの外周部に軸方向に沿って加工する。これにより、図１（ａ）に示すように、インゴット１はＯＦ２ａが施された状態になる。 A silicon single crystal ingot obtained by the CZ method is processed into a predetermined intermediate diameter in the cylindrical grinding process, and the crystal orientation of the ingot is measured by an X-ray diffractometer. The outer periphery is processed along the axial direction. Thereby, as shown to Fig.1 (a), the ingot 1 will be in the state to which OF2a was given.
その後に、スライス工程にてインゴット１をスライスして素材ウェーハ２を切り出す。これにより、図１（ｂ）に示すように、素材ウェーハ２は、結晶方位の指標となるＯＦ２ａを有する状態となる。
Thereafter, the ingot 1 is sliced in the slicing step, and the
スライス工程の後に、レーザーマーキング工程にて、素材ウェーハ２に施されたＯＦ２ａを基準にして、素材ウェーハ２の表面の縁部に、結晶方位の指標となるレーザーマーク２ｂを施す。これにより、図１（ｃ）に示すように、素材ウェーハ２は、結晶方位の指標となるレーザーマーク２ｂおよびＯＦ２ａを有する状態となる。
After the slicing step, a
レーザーマーキング工程の後に、面取り工程にて素材ウェーハ２の外周角部を面取りするとともに、外周を所定の製品直径に仕上げることによりＯＦ２ａを除去し、正円のシリコンウェーハ３とする。これにより、図１（ｄ）に示すように、シリコンウェーハ３は、結晶方位の指標となるレーザーマーク２ｂを有する状態となる。
After the laser marking process, the outer peripheral corner portion of the
本発明のシリコンウェーハの製造方法は、上述の円筒研削工程、スライス工程、レーザーマーキング工程および面取り工程を経て、ノッチを施すことなく正円のシリコンウェーハを製造することができる。その結果、本発明のシリコンウェーハの製造方法は、半導体デバイス製造工程のみならず、その前段階のシリコンウェーハの製造工程で、シリコンウェーハの割れの発生を抑えることができる。 The silicon wafer manufacturing method of the present invention can manufacture a round silicon wafer without giving a notch through the above-described cylindrical grinding process, slicing process, laser marking process, and chamfering process. As a result, the silicon wafer manufacturing method of the present invention can suppress the occurrence of cracks in the silicon wafer not only in the semiconductor device manufacturing process but also in the previous silicon wafer manufacturing process.
結晶方位の指標となるレーザーマーク２ｂとしては、図１（ｃ）に示すような三角印の記号を採用することができる。シリコンウェーハの製造工程でＣＣＤカメラなどにより検出できるからである。ただし、レーザーマーク２ｂとしては、それ以外に線や文字等を採用することもできる。
As the
本発明のシリコンウェーハの製造方法は、製品直径が４５０ｍｍ以上のシリコンウェーハの製造に好適である。製品直径が４５０ｍｍ以上であると、シリコンウェーハの重量の増加が著しいので、ノッチを起点としてシリコンウェーハの割れが生じ易いが、本発明のシリコンウェーハの製造方法を適用すれば、シリコンウェーハにノッチを施さないので、割れの発生を有効に抑えることができる。 The method for producing a silicon wafer of the present invention is suitable for producing a silicon wafer having a product diameter of 450 mm or more. If the product diameter is 450 mm or more, the weight of the silicon wafer increases remarkably, so that the silicon wafer is likely to crack starting from the notch. However, if the silicon wafer manufacturing method of the present invention is applied, the silicon wafer is notched. Since it does not apply, generation | occurrence | production of a crack can be suppressed effectively.
本発明のシリコンウェーハの製造方法において、ＯＦの円周方向の幅は１０ｍｍ以上であることが好ましい。１０ｍｍ以上であると、レーザーマーキング工程において、ＯＦの検出を確実に行え、ＯＦを基準として、迅速かつ正確に、結晶方位の指標のマーキングが可能となるからである。 In the method for producing a silicon wafer of the present invention, it is preferable that the circumferential width of the OF is 10 mm or more. This is because, when it is 10 mm or more, OF can be reliably detected in the laser marking step, and the crystal orientation index can be marked quickly and accurately with reference to OF.
本発明のシリコンウェーハの製造方法において、中間直径と製品直径の差は１ｍｍ以下であることが好ましい。１ｍｍを超えると、結晶引上げ径の増大が必要となり、歩留まりが悪化する。また、面取り加工に長時間を要し、生産効率が悪化するからである。 In the method for producing a silicon wafer of the present invention, the difference between the intermediate diameter and the product diameter is preferably 1 mm or less. If it exceeds 1 mm, the crystal pulling diameter needs to be increased, and the yield deteriorates. In addition, the chamfering process takes a long time and the production efficiency deteriorates.
面取り工程におけるＯＦの最小取り代は、本発明で特に規定していないが、０．３ｍｍ以上を設定するのが好ましい。ここで、ＯＦの最小取り代について図２に基づいて説明する。 The minimum machining allowance of OF in the chamfering process is not particularly defined in the present invention, but is preferably set to 0.3 mm or more. Here, the minimum allowance for OF will be described with reference to FIG.
図２は、本発明のシリコンウェーハの製造方法において、スライス工程後の素材ウェーハを示す図である。同図に示すように、スライス工程後の素材ウェーハ２は、円筒研削により中間直径ｄ１に加工された外周２ｃに、ＯＦ幅ｗのＯＦ２ａが形成されている。素材ウェーハ２は面取り工程により製品直径ｄ２の外周２ｄに仕上げられる。ＯＦの最小取り代ａは、面取り工程後の外周２ｄとＯＦ２ａの最短距離を意味する。
FIG. 2 is a view showing a material wafer after a slicing step in the method for producing a silicon wafer of the present invention. As shown in the figure, the
ＯＦの最小取り代を０．３ｍｍ未満に設定すると、面取り工程での加工バラツキによりＯＦ部の面取りが不十分となる場合があり、この場合、残存するＯＦでの加工ダメージがその後の半導体デバイス製造工程での欠けや割れの発生の原因となり得るからである。 If the minimum machining allowance of OF is set to less than 0.3 mm, chamfering of the OF portion may be insufficient due to machining variations in the chamfering process, and in this case, machining damage with the remaining OF may cause subsequent semiconductor device manufacturing. This is because it may cause chipping or cracking in the process.
本発明によるシリコンウェーハの製造方法の効果を確認するため、下記の試験を行った。 In order to confirm the effect of the method for producing a silicon wafer according to the present invention, the following test was conducted.
（実施例１）
本発明例として、ＣＺ法により育成したシリコン単結晶のインゴットを、円筒研削工程で４５１ｍｍの中間直径に加工し、Ｘ線回折装置で結晶方位＜１１０＞を検出し、結晶方位の指標として円周方向の幅が２０ｍｍのＯＦを加工した。その後、スライス工程でインゴットをスライスして素材ウェーハを１００枚製作した。そして、各素材ウェーハの表面に、レーザーマーキング工程で、ＯＦを基準にして、レーザーで結晶方位の指標の表記を施した。レーザーマークは直径８０μｍ、深さ４０μｍで施した。レーザーマーキング工程の後に面取り工程にて、各素材ウェーハを４５０ｍｍの製品直径に仕上げ、ＯＦを除去し正円のシリコンウェーハに製作した。
Example 1
As an example of the present invention, a silicon single crystal ingot grown by the CZ method is processed into an intermediate diameter of 451 mm by a cylindrical grinding process, a crystal orientation <110> is detected by an X-ray diffractometer, and the circumference is used as an index of crystal orientation. An OF with a width in the direction of 20 mm was processed. Thereafter, the ingot was sliced in a slicing step to produce 100 material wafers. Then, on the surface of each material wafer, a crystal orientation index was written with a laser in the laser marking process with reference to OF. The laser mark was applied with a diameter of 80 μm and a depth of 40 μm. In the chamfering process after the laser marking process, each material wafer was finished to a product diameter of 450 mm, and OF was removed to produce a round silicon wafer.
比較例１として、ノッチにより結晶方位の指標を明示した。比較例１では、ＣＺ法により育成したシリコン単結晶のインゴットを、円筒研削工程で４５１ｍｍの中間直径に加工し、Ｘ線回折装置で結晶方位＜１１０＞を検出し、結晶方位の指標として深さ１ｍｍのノッチを加工した。その後、スライス工程でインゴットをスライスして素材ウェーハを１００枚製作した。そして、各素材ウェーハを、面取り工程にて４５０ｍｍの製品直径に仕上げ、ノッチが残存したシリコンウェーハに製作した。 As Comparative Example 1, the crystal orientation index was clearly indicated by a notch. In Comparative Example 1, a silicon single crystal ingot grown by the CZ method is processed into an intermediate diameter of 451 mm in a cylindrical grinding process, the crystal orientation <110> is detected by an X-ray diffractometer, and the depth is used as an index of crystal orientation. A 1 mm notch was machined. Thereafter, the ingot was sliced in a slicing step to produce 100 material wafers. Then, each material wafer was finished to a product diameter of 450 mm in a chamfering process, and manufactured into a silicon wafer with a notch remaining.
本発明例の各シリコンウェーハにおいて、スライス工程後に、素材ウェーハに施されたＯＦの円周方向の幅を測定したところ、２０ｍｍ±０．３ｍｍであった。したがって、面取り工程でのＯＦの最小取り代は０．３ｍｍ程度であった。面取り工程後に、シリコンウェーハの外周の削り残し、欠け等の不具合を確認した結果、これらの不具合は認められなかった。 In each silicon wafer of the example of the present invention, the circumferential width of the OF applied to the material wafer after the slicing step was measured and found to be 20 mm ± 0.3 mm. Therefore, the minimum machining allowance of OF in the chamfering process was about 0.3 mm. After the chamfering process, the defects such as uncut parts and chips on the outer periphery of the silicon wafer were confirmed. As a result, these defects were not recognized.
さらに、本発明例および比較例１の各シリコンウェーハについて、３点曲げ試験を実施し、破壊荷重を測定した。その結果、シリコンウェーハの破壊荷重は、本発明例では平均して１１３．１１Ｎ、比較例１では平均して９０．３８Ｎとなった。本発明例のシリコンウェーハの破壊荷重は、比較例１と比べ、約２２％向上していることが確認できた。 Further, a three-point bending test was performed on each of the silicon wafers of the present invention example and comparative example 1, and the breaking load was measured. As a result, the breaking load of the silicon wafer averaged 113.11 N in the example of the present invention, and averaged 90.38 N in the comparative example 1. It was confirmed that the breaking load of the silicon wafer of the example of the present invention was improved by about 22% compared with Comparative Example 1.
（実施例２）
本発明例として、上記実施例１の本発明例と同様の条件でシリコンウェーハを製作した。また、比較例１として、上記実施例１の比較例１と同様の条件でシリコンウェーハを製作した。
(Example 2)
As an example of the present invention, a silicon wafer was manufactured under the same conditions as those of the inventive example of Example 1 above. Further, as Comparative Example 1, a silicon wafer was manufactured under the same conditions as in Comparative Example 1 of Example 1 above.
さらに、実施例２では、比較例２として、シリコンウェーハの外周面にレーザーマークにより結晶方位の指標を施した。比較例２では、ＣＺ法により育成したシリコン単結晶のインゴットを円筒研削工程で４５１ｍｍの中間直径に加工し、スライス工程でインゴットをスライスして素材ウェーハを製作した。その後、面取り工程にて素材ウェーハを４５０ｍｍの製品直径に仕上げた。そして、レーザーマーク工程にて、Ｘ線回折装置を用いシリコンウェーハの結晶方位＜１１０＞を検出し、レーザーでシリコンウェーハの外周面に結晶方位の指標の表記を施した。レーザーマークは直径８０μｍ、深さ４０μｍで施した。 Furthermore, in Example 2, as Comparative Example 2, an index of crystal orientation was given to the outer peripheral surface of the silicon wafer by a laser mark. In Comparative Example 2, a silicon single crystal ingot grown by the CZ method was processed into an intermediate diameter of 451 mm in a cylindrical grinding process, and the material wafer was manufactured by slicing the ingot in a slicing process. Thereafter, the material wafer was finished to a product diameter of 450 mm in a chamfering process. In the laser mark process, the crystal orientation <110> of the silicon wafer was detected using an X-ray diffractometer, and the crystal orientation index was written on the outer peripheral surface of the silicon wafer with a laser. The laser mark was applied with a diameter of 80 μm and a depth of 40 μm.
本発明例、比較例１および比較例２では、それぞれ７ロット分１３００枚ずつのシリコンウェーハを製作し、ラッピング、エッチング、研磨および洗浄を行った。それぞれについて、工程中でのシリコンウェーハの割れによる不良の発生率（％）を算出した。また、シリコンウェーハ表面を観察し、パーティクル数を測定することによりパーティクル不良の有無を確認し、パーティクル不良の発生率（％）を算出した。表１に、その結果を記す。 In the inventive example, comparative example 1 and comparative example 2, 1300 silicon wafers for 7 lots were manufactured, and lapping, etching, polishing and cleaning were performed. About each, the incidence (%) of the defect by the crack of the silicon wafer in a process was computed. In addition, the surface of the silicon wafer was observed and the number of particles was measured to confirm the presence / absence of particle defects, and the incidence (%) of particle defects was calculated. Table 1 shows the results.
表１に示す結果より、本発明例のシリコンウェーハは、ノッチが残存した比較例１と比較し、割れによる不良を７分の１以下に低減できた。また、本発明例のシリコンウェーハは、シリコンウェーハの外周面にレーザーマークを施す比較例２と比較し、パーティクル不良を４分の１に低減できた。 From the results shown in Table 1, the silicon wafer of the example of the present invention was able to reduce defects due to cracking to 1/7 or less compared to Comparative Example 1 in which the notch remained. Moreover, the silicon wafer of the example of the present invention was able to reduce particle defects to a quarter compared with Comparative Example 2 in which a laser mark was applied to the outer peripheral surface of the silicon wafer.
これらから、本発明のシリコンウェーハの製造方法では、シリコンウェーハの割れの発生を抑えるとともに、レーザーマークによるパーティクル不良の発生を低減できることが明らかになった。 From these, it became clear that the silicon wafer manufacturing method of the present invention can suppress the occurrence of cracks in the silicon wafer and reduce the occurrence of particle defects due to laser marks.
本発明のシリコンウェーハの製造方法によれば、ノッチを施すことなくに正円のシリコンウェーハを製造することから、半導体デバイス製造工程のみならず、その前段階のシリコンウェーハの製造工程で、シリコンウェーハの割れの発生を抑えることができる。 According to the method for producing a silicon wafer of the present invention, since a silicon wafer having a perfect circle is produced without being notched, not only in the semiconductor device production process but also in the production process of the silicon wafer in the previous stage, the silicon wafer The occurrence of cracks can be suppressed.
このため、本発明のシリコンウェーハの製造方法を、半導体シリコンウェーハの製造工程に適用すれば、シリコンウェーハの製造歩留りを向上させることができる。 For this reason, if the manufacturing method of the silicon wafer of this invention is applied to the manufacturing process of a semiconductor silicon wafer, the manufacturing yield of a silicon wafer can be improved.
１：インゴット、 ２：素材ウェーハ、
２ａ：オリエンテーションフラット（ＯＦ）、
２ｂ：結晶方位の指標となるレーザーマーク、 ２ｃ：円筒研削による外周、
２ｄ：面取り工程後の外周、 ３：シリコンウェーハ、
ａ：オリエンテーションフラット（ＯＦ）の最小取り代、 ｄ１：中間直径、
ｄ２：製品直径、 ｗ：オリエンテーションフラット（ＯＦ）の円周方向の幅
1: Ingot, 2: Material wafer,
2a: Orientation flat (OF),
2b: laser mark serving as an index of crystal orientation, 2c: outer periphery by cylindrical grinding,
2d: outer periphery after chamfering process, 3: silicon wafer,
a: Minimum allowance for orientation flat (OF), d1: Intermediate diameter,
d2: Product diameter, w: Circumferential width of orientation flat (OF)
Claims (4)
前記インゴットの外周を研削し、前記インゴットを所定の中間直径に加工するとともに、このインゴットの外周部に軸方向に沿って結晶方位の指標となるオリエンテーションフラットを形成する円筒研削工程と、
前記円筒研削工程の後、前記インゴットをスライスして素材ウェーハを切り出すスライス工程と、
前記スライス工程の後、前記素材ウェーハの表面に、前記オリエンテーションフラットを基準にして、レーザーにより結晶方位の指標となる表記を施すレーザーマーキング工程と、
前記レーザーマーキング工程の後、前記素材ウェーハの外周を面取りし、前記オリエンテーションフラットを除去するとともに、所定の製品直径のシリコンウェーハに加工する面取り加工工程と、を含むことを特徴とするシリコンウェーハの製造方法。 A method of manufacturing a silicon wafer from a silicon single crystal ingot grown by the Czochralski method,
A cylindrical grinding step of grinding the outer periphery of the ingot, processing the ingot to a predetermined intermediate diameter, and forming an orientation flat serving as a crystal orientation index along the axial direction on the outer periphery of the ingot;
After the cylindrical grinding step, a slicing step of slicing the ingot and cutting out a material wafer;
After the slicing step, on the surface of the material wafer, with the orientation flat as a reference, a laser marking step for applying a notation as a crystal orientation index by a laser,
After the laser marking step, a chamfering step of chamfering the outer periphery of the material wafer, removing the orientation flat, and processing into a silicon wafer having a predetermined product diameter is included. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009146347A JP2011003773A (en) | 2009-06-19 | 2009-06-19 | Method of manufacturing silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009146347A JP2011003773A (en) | 2009-06-19 | 2009-06-19 | Method of manufacturing silicon wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011003773A true JP2011003773A (en) | 2011-01-06 |
Family
ID=43561483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009146347A Pending JP2011003773A (en) | 2009-06-19 | 2009-06-19 | Method of manufacturing silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011003773A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014232780A (en) * | 2013-05-28 | 2014-12-11 | 信越半導体株式会社 | Manufacturing method of single crystal wafer |
| CN104260214A (en) * | 2014-06-04 | 2015-01-07 | 北京石晶光电科技股份有限公司济源分公司 | Processing technology for high-precision wavelength plate wafer |
| KR20150085252A (en) * | 2014-01-15 | 2015-07-23 | 주식회사 엘지실트론 | An apprartus for manufacturing a notchless wafer |
| JP2015141905A (en) * | 2014-01-27 | 2015-08-03 | 株式会社東京精密 | Wafer grinding apparatus and wafer manufacturing method |
| JP2015195314A (en) * | 2014-03-31 | 2015-11-05 | 株式会社東京精密 | Wafer marking/polishing device and wafer marking/polishing method |
| CN107039300A (en) * | 2015-11-16 | 2017-08-11 | 胜高股份有限公司 | The method for evaluating quality of Silicon Wafer, the manufacture method of Silicon Wafer and Silicon Wafer |
| US10186489B2 (en) | 2013-08-20 | 2019-01-22 | National Institute Of Advanced Industrial Science And Technology | Process substrate with crystal orientation mark, method of detecting crystal orientation, and reading device of crystal orientation mark |
| CN113458905A (en) * | 2020-03-31 | 2021-10-01 | 株式会社电装 | Method for producing silicon carbide wafer, method for producing semiconductor substrate, and method for producing silicon carbide semiconductor device |
| JP7407045B2 (en) | 2020-03-25 | 2023-12-28 | 株式会社東京精密 | Wafer re-grinding method |
-
2009
- 2009-06-19 JP JP2009146347A patent/JP2011003773A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014232780A (en) * | 2013-05-28 | 2014-12-11 | 信越半導体株式会社 | Manufacturing method of single crystal wafer |
| US10186489B2 (en) | 2013-08-20 | 2019-01-22 | National Institute Of Advanced Industrial Science And Technology | Process substrate with crystal orientation mark, method of detecting crystal orientation, and reading device of crystal orientation mark |
| KR20150085252A (en) * | 2014-01-15 | 2015-07-23 | 주식회사 엘지실트론 | An apprartus for manufacturing a notchless wafer |
| KR101581372B1 (en) * | 2014-01-15 | 2016-01-11 | 주식회사 엘지실트론 | An apprartus for manufacturing a notchless wafer |
| JP2015141905A (en) * | 2014-01-27 | 2015-08-03 | 株式会社東京精密 | Wafer grinding apparatus and wafer manufacturing method |
| JP2015195314A (en) * | 2014-03-31 | 2015-11-05 | 株式会社東京精密 | Wafer marking/polishing device and wafer marking/polishing method |
| CN104260214A (en) * | 2014-06-04 | 2015-01-07 | 北京石晶光电科技股份有限公司济源分公司 | Processing technology for high-precision wavelength plate wafer |
| CN107039300A (en) * | 2015-11-16 | 2017-08-11 | 胜高股份有限公司 | The method for evaluating quality of Silicon Wafer, the manufacture method of Silicon Wafer and Silicon Wafer |
| JP7407045B2 (en) | 2020-03-25 | 2023-12-28 | 株式会社東京精密 | Wafer re-grinding method |
| CN113458905A (en) * | 2020-03-31 | 2021-10-01 | 株式会社电装 | Method for producing silicon carbide wafer, method for producing semiconductor substrate, and method for producing silicon carbide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011003773A (en) | Method of manufacturing silicon wafer | |
| JP2006222453A (en) | Silicon wafer, method for manufacturing the same, and soi wafer | |
| CN108369895B (en) | Single-crystal semiconductor wafer and method for producing semiconductor wafer | |
| JP5472073B2 (en) | Semiconductor wafer and manufacturing method thereof | |
| TWI510682B (en) | Modification process for nano-structuring ingot surface, wafer manufacturing method and wafer thereof | |
| JP3620683B2 (en) | Manufacturing method of semiconductor wafer | |
| JP2006190703A (en) | Method of manufacturing epitaxial wafer and epitaxial wafer | |
| JP5467923B2 (en) | Manufacturing method of silicon wafer for metal contamination evaluation | |
| CN110060959B (en) | Method for manufacturing bonded wafer | |
| JP6493253B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
| JP3943869B2 (en) | Semiconductor wafer processing method and semiconductor wafer | |
| WO2004020705A1 (en) | Epitaxial wafer and its manufacturing method | |
| TWI680512B (en) | Polishing method for silicon wafer, manufacturing method for silicon wafer, and silicon wafer | |
| JP2006120865A (en) | Method of manufacturing semiconductor substrate, and semiconductor substrate | |
| JP2006024840A (en) | Method for beveling gallium phosphide wafers | |
| JP6471686B2 (en) | Silicon wafer chamfering method, silicon wafer manufacturing method, and silicon wafer | |
| JP7172878B2 (en) | Method for measuring resistivity of single crystal silicon | |
| CN113169034B (en) | Method for manufacturing silicon wafer with laser mark | |
| JP2012114138A (en) | Epitaxial growth method of silicon wafer | |
| JP2015153999A (en) | Semiconductor wafer manufacturing method | |
| JP2009051678A (en) | Manufacturing method of sapphire substrate | |
| JP2004043257A (en) | Compound semiconductor wafer and method for working the same | |
| JP4075426B2 (en) | Silicon wafer manufacturing method | |
| JP2016074553A (en) | Method for manufacturing group iii nitride semiconductor single crystal substrate | |
| KR20060037251A (en) | Method for producing single crystal ingot from which semiconductor wafer is sliced |