JP2011003712A - Method of treating substrate, and storage medium - Google Patents
Method of treating substrate, and storage medium Download PDFInfo
- Publication number
- JP2011003712A JP2011003712A JP2009145379A JP2009145379A JP2011003712A JP 2011003712 A JP2011003712 A JP 2011003712A JP 2009145379 A JP2009145379 A JP 2009145379A JP 2009145379 A JP2009145379 A JP 2009145379A JP 2011003712 A JP2011003712 A JP 2011003712A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- wafer
- value
- chamber
- physical property
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、基板処理方法及び記憶媒体に関し、特に、フィードフォワード制御及びフィードバック制御によって処理の適正を図る基板処理方法に関する。 The present invention relates to a substrate processing method and a storage medium, and more particularly to a substrate processing method for achieving appropriate processing by feedforward control and feedback control.
基板処理装置を用いて複数の基板としての半導体ウエハ（以下、単に「ウエハ」という。）に連続して所定の処理を施す際、処理容器（以下、「チャンバ」という。）内で、処理中に生成される反応生成物がチャンバの内壁面に徐々に付着するなどの理由により、チャンバ内の雰囲気が徐々に変化する。従って、チャンバ内雰囲気の変化に対応しながら精度良く基板処理を実行するために、フィードフォワード（ＦＦ）制御及びフィードバック（ＦＢ）制御が採用されている（例えば特許文献１参照）。 When a predetermined processing is successively performed on semiconductor wafers (hereinafter simply referred to as “wafers”) as a plurality of substrates using a substrate processing apparatus, processing is being performed in a processing container (hereinafter referred to as “chamber”). The atmosphere in the chamber gradually changes due to the reason that the reaction product generated in this step gradually adheres to the inner wall surface of the chamber. Therefore, feedforward (FF) control and feedback (FB) control are employed in order to perform substrate processing with high accuracy while responding to changes in the atmosphere in the chamber (see, for example, Patent Document 1).
ところで、ウエハに形成された開口部の開口幅を所定値に整えるシュリンク処理におけるフィードフォワード制御は、予め処理前のウエハについて、ウエハの物性値として開口部の開口幅（以下、ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）値という。）を測定し、ＣＤ値を目標値にするための処理条件を求め、当該処理条件（フィードフォワード条件）でシュリンク処理が行われる。例えば、処理前のＣＤ値が５０ｎｍであり、目標値が２５ｎｍであれば、目標値と処理前実測値との差が２５ｎｍである。従って、シュリンク量が２５ｎｍとなるような条件でシュリンク処理が行われる。 By the way, the feedforward control in the shrink process for adjusting the opening width of the opening formed on the wafer to a predetermined value is performed by using the opening width of the opening (hereinafter referred to as CD (Critical Dimension)) as a physical property value of the wafer in advance. The process condition for making the CD value the target value is obtained, and the shrink process is performed under the process condition (feed forward condition). For example, if the CD value before processing is 50 nm and the target value is 25 nm, the difference between the target value and the measured value before processing is 25 nm. Accordingly, the shrink process is performed under the condition that the shrink amount is 25 nm.
一方、フィードバック制御では、処理後のウエハのＣＤ値を測定器によって測定し、得られた測定値と目標値との差を求め、この差に基づいて当該シュリンク処理におけるシュリンク量が目標とするシュリンク量からどれだけずれていたかを求め、このずれ量に基づいてフィードバック制御のオフセット値を算出し、算出したオフセット値を用い、次に処理するウエハについて予め測定したＣＤ値に基づいて決定したフィードフォワード条件を修正し、修正後のフィードフォワード条件に従って次に処理するウエハについて所定のシュリンク処理が施される。 On the other hand, in the feedback control, the CD value of the processed wafer is measured by a measuring instrument, the difference between the obtained measurement value and the target value is obtained, and the shrink amount in the shrink process is a target shrink based on this difference. The amount of deviation from the amount is obtained, an offset value for feedback control is calculated based on the amount of deviation, and the feedforward determined based on the CD value measured in advance for the wafer to be processed next is calculated using the calculated offset value. The condition is corrected, and a predetermined shrink process is performed on the wafer to be processed next in accordance with the corrected feedforward condition.
例えば、処理後のウエハについて測定したＣＤ値が２７ｎｍであり、目標値である２５ｎｍとの差が２ｎｍである場合であって、次に処理するウエハの処理前ＣＤ値が７０ｎｍであり、当該シュリンク処理におけるフィードフォワード処理における目標シュリンク量が４５ｎｍである場合、このシュリンク量を、先の処理における目標値２５ｎｍと、処理後のＣＤ値である２７ｎｍとの差である２ｎｍで修正し、修正後の（４５＋２）ｎｍを目標シュリンク量として次のウエハに対してシュリンク処理を行う。これによって、基板処理装置内の雰囲気の変化等に起因する誤差をなくして処理の最適化を図ることができる。
For example, the CD value measured for the processed wafer is 27 nm, and the difference from the target value of 25 nm is 2 nm. The preprocess CD value of the next wafer to be processed is 70 nm, and the shrink When the target shrinkage amount in the feedforward process in the process is 45 nm, the shrinkage amount is corrected by 2 nm which is a difference between the
ところで、フィードフォワード制御及びフィードバック制御に適用される基板処理装置は、基板処理の効率を高めるために、所定の処理を施すチャンバを備えたプロセスモジュール（ＰＭ）が複数設けられているが、ウエハの物性を測定する測定器は通常１基だけしか設けられていない。 By the way, a substrate processing apparatus applied to feedforward control and feedback control is provided with a plurality of process modules (PM) including chambers for performing predetermined processing in order to increase the efficiency of substrate processing. Only one measuring instrument for measuring physical properties is usually provided.
このような基板処理装置において、複数連続処理されるウエハについてそれぞれ処理前後に、ウエハの物性値として、例えばＣＤ値を測定するような制御をしたのでは、測定器によるＣＤ値測定回数がＰＭ数×２（回）となって、被処理ウエハ数に対するＣＤ値測定回数が多くなり過ぎ、これによって、測定器によるＣＤ値測定速度がウエハ処理速度の律速となり、処理の効率化を図ることができないという問題がある。 In such a substrate processing apparatus, if control is performed to measure, for example, a CD value as a physical property value of a wafer before and after each of a plurality of consecutively processed wafers, the number of measurement of the CD value by the measuring instrument is the number of PMs. X2 (times), the number of times of CD value measurement with respect to the number of wafers to be processed becomes too large. As a result, the CD value measurement speed by the measuring instrument becomes the rate limiting of the wafer processing speed, and the processing efficiency cannot be improved. There is a problem.
そこで、全てのウエハに対して処理前後に物性値であるＣＤ値を測定することなく、ＣＤ測定回数を減少する工夫がなされている。すなわち、ウエハのＣＤ値を整えるシュリンク処理においては、処理前のＣＤ値を知ることは必須条件であるために、処理前のＣＤ値測定によるフィードフォワード測定（以下、「ＦＦ測定」という。）を省略することはできないが、フィードバックするオフセット値は、チャンバ内の状態が変化しなければ一定と考えられる。そして、チャンバ内の雰囲気は、処理時間の経過に伴って除々に変化するものである。従って、フィードバック制御のオフセット値は、チャンバ内状態が変化しない限り同一の値を用いるようにして更新を省略することができる。 In view of this, a device has been devised to reduce the number of CD measurements without measuring the CD value, which is a physical property value, before and after processing for all wafers. That is, in shrink processing for adjusting the CD value of a wafer, it is an essential condition to know the CD value before processing, and therefore feedforward measurement (hereinafter referred to as “FF measurement”) by CD value measurement before processing is performed. Although it cannot be omitted, the offset value to be fed back is considered constant if the state in the chamber does not change. And the atmosphere in a chamber changes gradually with progress of processing time. Accordingly, the feedback control offset value can be updated by using the same value as long as the in-chamber state does not change.
すなわち、複数のウエハを連続的に処理する場合、ある一定枚数のウエハに対し、予め処理後にＣＤ値を測定するウエハを決定しておき、それ以外のウエハに対しては処理後のＣＤ値測定（以下、「ＦＢ測定」という。）を省略し、一定期間フィードバック制御のオフセット値を更新しないで同一のフィードバックオフセット値を使用する運用が可能である。 That is, when processing a plurality of wafers continuously, a wafer whose CD value is measured after the processing is determined in advance for a certain number of wafers, and the processed CD value is measured for other wafers. (Hereinafter referred to as “FB measurement”) can be omitted, and the same feedback offset value can be used without updating the feedback control offset value for a certain period.
図１１は、このような従来技術におけるフィードフォワード制御及びフィードバック制御を行う際のＦＦ測定及びＦＢ測定の対象となるウエハを示す説明図である。図１１において、１ロット２５枚のウエハＷに対し、２５枚全てについてＦＦ測定を行い、予め指定した、例えば１枚目、８枚目、１６枚目、２０枚目、２２枚目及び２４枚目の合計６枚のウエハＷについてＦＢ測定を行うというフィードフォワード制御及びフィードバック制御が行われる。 FIG. 11 is an explanatory diagram showing a wafer to be subjected to FF measurement and FB measurement when performing such feedforward control and feedback control in the prior art. In FIG. 11, FF measurement is performed on all 25 wafers for 25 wafers in one lot, and for example, the first, eighth, sixteenth, twentieth, twenty-second, and twenty-fourth sheets are designated in advance. Feed forward control and feedback control of performing FB measurement on a total of six wafers W of eyes are performed.
しかしながら、このようなフィードフォワード制御とフィードバック制御を組み合わせた制御には、以下のような問題がある。 However, the control combining such feedforward control and feedback control has the following problems.
すなわち、ユーザが全てのウエハについて、処理するチャンバ、搬送経路等を予め指定するシリアル搬送処理においては、各ウエハが指定されたチャンバで処理されるときの当該チャンバにおける経過処理時間を事前に見積もることができるため、どのウエハをＦＢ測定の対象とすべきかが明確であり、特に問題が発生することはないと考えられる。一方、どのチャンバを適用するかについて、予めユーザが決定することをせず、ウエハの処理毎に基板処理装置が、処理を行っていない空きチャンバを検出し、順次空きチャンバを使用して複数のウエハに対して所定の処理、例えばＣＤ値のシュリンク処理を施すＯＲ搬送処理においては、各ウエハがどのチャンバ内で処理されるかが明確でない。従って、ＦＢ測定の対象となるウエハがどのチャンバで処理されるかが予測できないので全てのチャンバについて均等なフィードバック制御を行うことができず、チャンバ内雰囲気の変化の影響を小さくすることができないという問題がある。 That is, in serial transfer processing in which the user designates in advance the processing chamber, transfer route, etc. for all wafers, the elapsed processing time in each chamber is estimated in advance when each wafer is processed in the specified chamber. Therefore, it is clear which wafer should be subject to the FB measurement, and it is considered that no particular problem will occur. On the other hand, the user does not decide in advance which chamber is applied, and the substrate processing apparatus detects an empty chamber that is not processed for each wafer processing, and sequentially uses a plurality of empty chambers. In an OR transfer process in which a predetermined process such as a CD value shrink process is performed on a wafer, it is not clear in which chamber each wafer is processed. Therefore, since it is impossible to predict in which chamber the wafer to be subjected to FB measurement will be processed, it is not possible to perform equal feedback control for all the chambers, and the influence of changes in the atmosphere in the chamber cannot be reduced. There's a problem.
本発明の目的は、チャンバを事前に指定することなく処理を行った場合にも、全てのウエハの処理後の物性値を測定することなく、各ウエハに対して適正な処理を施すことができる基板処理方法及びこの基板処理方法をコンピュータに実行させるプログラムを格納した記憶媒体を提供することにある。 An object of the present invention is to perform appropriate processing on each wafer without measuring physical property values after processing of all wafers even when processing is performed without designating chambers in advance. A substrate processing method and a storage medium storing a program for causing a computer to execute the substrate processing method are provided.
上記目的を達成するために、請求項１記載の基板処理方法は、ウエハに所定の処理を施すチャンバと、前記ウエハの物性値を測定する測定器とを備えた基板処理装置を用いて前記チャンバを事前に指定することなく複数のウエハに対して前記所定の処理を連続して施す基板処理方法において、前記ウエハを前記測定器に搬入して前記ウエハの処理前の物性値を測定する処理前測定ステップと、前記物性測定後のウエハを、前記チャンバに搬入し、前記処理前測定ステップで得られた物性値に基づいて作成された処理条件に従ってフィードフォワード制御によって前記ウエハに対して所定の処理を施す処理ステップと、前記処理ステップ終了後のウエハを前記測定器に搬入して前記ウエハの処理後の物性値を測定する処理後測定ステップと、前記処理後測定ステップで測定された前記ウエハの物性値及び目標値の差に基づいて、前記フィードフォワード制御における処理条件の作成に用いられるオフセット値を更新するオフセット値更新ステップと、を有し、前記処理後測定ステップ及び前記オフセット値更新ステップを、前記チャンバにおける経過処理時間が予め決められた所定値に到達するまで省略することを特徴とする。 In order to achieve the above object, a substrate processing method according to claim 1, wherein a substrate processing apparatus including a chamber for performing a predetermined process on a wafer and a measuring device for measuring a physical property value of the wafer is used. In the substrate processing method in which the predetermined processing is continuously performed on a plurality of wafers without designating in advance, the wafer is loaded into the measuring device and the physical property value of the wafer before processing is measured. The wafer after the measurement step and the physical property measurement are carried into the chamber, and a predetermined process is performed on the wafer by feedforward control according to the processing conditions created based on the physical property value obtained in the pre-processing measurement step. A processing step for carrying out the measurement, a post-processing measurement step for loading the wafer after completion of the processing step into the measuring instrument and measuring a physical property value of the wafer after processing, An offset value update step for updating an offset value used for creating a processing condition in the feedforward control based on a difference between a physical property value of the wafer and a target value measured in a post-processing measurement step, and The post-processing measurement step and the offset value update step are omitted until an elapsed processing time in the chamber reaches a predetermined value.
請求項２記載の基板処理方法は、請求項１記載の基板処理方法において、前記オフセット値として、前記チャンバの過去所定期間内における前記処理後測定ステップの一連の測定値と目標値との差を指数関数の重み付け係数を用いて移動平均した値を用いることを特徴とする。
The substrate processing method according to
請求項３記載の基板処理方法は、請求項２記載の基板処理方法において、各前記重み付け係数を、前記一連の測定値を求めるための処理後測定ステップをそれぞれ実行してから、前記オフセット値更新ステップを実行するまでの当該チャンバにおける経過処理時間に基づいて変化させ、前記経過処理時間が長いほど重み付け係数を大きくすることを特徴とする。
The substrate processing method according to claim 3 is the substrate processing method according to
請求項４記載の基板処理方法は、請求項１乃至３のいずれか１項に記載の基板処理方法において、前記経過処理時間は、前記チャンバにおけるウエハ処理用の電力印加累積時間であることを特徴とする。 The substrate processing method according to claim 4 is the substrate processing method according to any one of claims 1 to 3, wherein the elapsed processing time is a cumulative power application time for wafer processing in the chamber. And
請求項５記載の基板処理方法は、請求項１乃至３のいずれか１項に記載の基板処理方法において、前記経過処理時間は、前記チャンバにおける処理開始後の実経過時間であることを特徴とする。 The substrate processing method according to claim 5 is the substrate processing method according to any one of claims 1 to 3, wherein the elapsed processing time is an actual elapsed time after the start of processing in the chamber. To do.
請求項６記載の基板処理方法は、請求項１乃至５のいずれか１項に記載の基板処理方法において、前記ウエハの物性値は、前記ウエハに形成された開口部の開口幅、深さ、側壁の角度の少なくともいずれか１つ、又はラインパターンの幅、高さ、側壁の角度の少なくともいずれか１つであることを特徴とする。 The substrate processing method according to claim 6 is the substrate processing method according to any one of claims 1 to 5, wherein the physical property value of the wafer includes an opening width and a depth of an opening formed in the wafer. It is at least any one of the angle of a side wall, or at least any one of the width | variety of a line pattern, height, and the angle of a side wall, It is characterized by the above-mentioned.
請求項７記載の基板処理方法は、請求項１乃至６のいずれか１項に記載の基板処理方法において、前記チャンバは複数であり、１の前記測定器によって複数のチャンバで処理される複数のウエハについて該ウエハの処理前後の物性値を測定することを特徴とする。 The substrate processing method according to claim 7 is the substrate processing method according to any one of claims 1 to 6, wherein there are a plurality of chambers, and a plurality of chambers processed by the one measuring device in a plurality of chambers. A physical property value of the wafer before and after the processing is measured.
上記目的を達成するために、請求項８記載の記憶媒体は、ウエハに所定の処理を施すチャンバと、前記ウエハの物性値を測定する測定器とを備えた基板処理装置を用いて前記チャンバを事前に指定することなく複数のウエハに対して前記所定の処理を連続して施す基板処理方法をコンピュータに実行させるプログラムを格納した記憶媒体であって、前記基板処理方法は、前記ウエハを前記測定器に搬入して前記ウエハの処理前の物性値を測定する処理前測定ステップと、前記物性測定後のウエハを、前記チャンバ内に搬入し、前記処理前測定ステップで得られた物性値に基づいて作成された処理条件に従ってフィードフォワード制御によって前記ウエハに対して所定の処理を施す処理ステップと、前記処理ステップ終了後のウエハを前記測定器に搬入して前記ウエハの処理後の物性値を測定する処理後測定ステップと、前記処理後測定ステップで測定された前記ウエハの物性値及び目標値の差に基づいて、前記フィードフォワード制御における処理条件の作成に用いられるオフセット値を更新するオフセット値更新ステップと、を有し、前記処理後測定ステップ及び前記オフセット値更新ステップを、前記チャンバにおける経過処理時間が予め決められた所定値に到達するまで省略することを特徴とする。 In order to achieve the above object, a storage medium according to claim 8 is a storage medium comprising: a substrate processing apparatus including a chamber for performing a predetermined process on a wafer; and a measuring device for measuring a physical property value of the wafer. A storage medium storing a program for causing a computer to execute a substrate processing method for continuously performing the predetermined processing on a plurality of wafers without specifying in advance, wherein the substrate processing method measures the wafer Based on the physical property values obtained in the pre-processing measurement step, and the pre-processing measurement step of measuring the physical property values of the wafer before processing into the chamber and the post-physical property measurement wafers loaded into the chamber A processing step for performing a predetermined process on the wafer by feedforward control according to the processing conditions created in the step, and measuring the wafer after the processing step is completed. And processing in the feedforward control based on the difference between the physical property value of the wafer and the target value measured in the post-processing measurement step, and a post-processing measurement step of measuring the physical property value of the wafer after processing An offset value update step for updating an offset value used for creating a condition, and the post-processing measurement step and the offset value update step reach a predetermined value that is determined in advance in the chamber. It is characterized by omitting until.
請求項１記載の基板処理方法及び請求項８記載の記憶媒体によれば、処理前のウエハの物性値を測定する処理前測定ステップと、処理前の物性値に基づいて作成された処理条件に従ってフィードフォワード制御によってウエハに対して所定の処理を施す処理ステップと、処理後のウエハの物性値を測定する処理後測定ステップと、処理後の物性値及び目標値の差に基づいて、フィードフォワード制御における処理条件の作成に用いられるオフセット値を更新するオフセット値更新ステップと、を有する基板処理方法において、フィードフォワード制御によってウエハに対して所定の処理を施す処理ステップ後のウエハの物性値を測定する処理後測定ステップ、及びフィードフォワード制御における処理条件の作成に用いられるオフセット値を更新するオフセット値更新ステップを、チャンバにおける経過処理時間が予め決められた所定値に到達するまで省略するので、チャンバにおける経過処理時間が予め決められた所定値に到達した後にオフセット値が更新される。その結果、チャンバを事前に指定することなく処理を行った場合にも、全てのウエハの物性値を測定することなく各ウエハに対して適正な処理を施すことができる。 According to the substrate processing method of claim 1 and the storage medium of claim 8, according to a pre-processing measurement step of measuring physical property values of the wafer before processing, and processing conditions created based on the physical property values before processing. Feed forward control based on a processing step for performing predetermined processing on the wafer by feed forward control, a post processing measuring step for measuring the physical property value of the processed wafer, and a difference between the physical property value after processing and the target value An offset value updating step for updating an offset value used to create a processing condition in the step of measuring a physical property value of a wafer after a processing step of performing predetermined processing on the wafer by feedforward control. The offset value used to create post-processing measurement steps and processing conditions in feedforward control The new offset value update step is omitted until the elapsed processing time in the chamber reaches a predetermined value, so that the offset value is updated after the elapsed processing time in the chamber reaches the predetermined value. . As a result, even when processing is performed without designating chambers in advance, it is possible to perform appropriate processing on each wafer without measuring physical property values of all wafers.
請求項２記載の基板処理方法によれば、フィードバック制御のオフセット値として、チャンバの過去所定期間内における処理後測定ステップの一連の測定値と目標値との差を指数関数の重み付け係数を用いて移動平均した値を用いるので、処理ステップ後に測定された物性値におけるばらつきを吸収してオフセット値を最適化することができる。
According to the substrate processing method of
請求項３記載の基板処理方法によれば、重み付け係数を、一連の測定値を求めるための処理後測定ステップをそれぞれ実行してから、オフセット値更新ステップを実行するまでの当該チャンバにおける経過処理時間に基づいて変化させ、経過処理時間が長いほど重み付け係数を大きくするので、チャンバ内の雰囲気変化により追従したオフセット値に基づいて処理条件を変更して適正な処理を実施することができる。 According to the substrate processing method of claim 3, the elapsed processing time in the chamber from when each of the post-processing measurement steps for obtaining a series of measurement values is performed until the offset value update step is executed. Since the weighting coefficient is increased as the elapsed processing time is longer, appropriate processing can be performed by changing the processing conditions based on the offset value following the atmospheric change in the chamber.
請求項４載の基板処理方法によれば、経過処理時間は、チャンバにおけるウエハ処理用の電力印加累積時間であるので、チャンバ内の雰囲気を変化させる要因が発生する実処理時間に基づいて、オフセット値を更新することができ、これによってチャンバ内の雰囲気の変化の影響をより小さくして正確な処理を行うことができる。 According to the substrate processing method of claim 4, since the elapsed processing time is the accumulated power application time for wafer processing in the chamber, the offset is based on the actual processing time at which a factor that changes the atmosphere in the chamber occurs. The value can be updated so that the influence of changes in the atmosphere in the chamber can be reduced and accurate processing can be performed.
請求項５記載の基板処理方法によれば、経過処理時間は、チャンバにおける処理開始後の実経過時間であるので、時間の経過を考慮してオフセット値を更新することができ、これによってもチャンバ内の雰囲気の変化の影響を小さくすることができる。 According to the substrate processing method of the fifth aspect, since the elapsed processing time is an actual elapsed time after the start of processing in the chamber, the offset value can be updated in consideration of the passage of time, and the chamber can be updated accordingly. The influence of the change in the atmosphere can be reduced.
請求項６記載の基板処理方法によれば、ウエハの物性値は、ウエハに形成された開口部の開口幅、深さ、側壁の角度の少なくともいずれか１つ、又はラインパターンの幅、高さ、側壁の角度の少なくともいずれか１つであるので、これらの物性値を基準にしてウエハに対して適正な処理を実行することができる。 According to the substrate processing method of claim 6, the physical property value of the wafer is at least one of the opening width and depth of the opening formed in the wafer, the angle of the side wall, or the width and height of the line pattern. Since the angle is at least one of the sidewall angles, an appropriate process can be performed on the wafer based on these physical property values.
請求項７記載の基板処理方法によれば、チャンバは複数であり、１の測定器によって複数のチャンバで処理される複数のウエハについて該ウエハの処理前後の物性を測定するので、処理後測定ステップを、チャンバにおける経過処理時間が予め決められた所定値に到達するまで省略することによってスループットを改善して処理効率を向上させることができる。 According to the substrate processing method of claim 7, there are a plurality of chambers, and physical properties of the plurality of wafers processed in the plurality of chambers by one measuring device are measured before and after the processing. Is omitted until the elapsed processing time in the chamber reaches a predetermined value, thereby improving the throughput and improving the processing efficiency.
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図１は、本実施の形態に係る基板処理方法を実行する基板処理装置の概略構成を示す平面図である。この基板処理装置は基板としての半導体ウエハＷ（以下、単に「ウエハＷ」という。）にプラズマを用いたエッチング処理を施すように構成された複数のプロセスモジュールを備える。 FIG. 1 is a plan view showing a schematic configuration of a substrate processing apparatus for executing the substrate processing method according to the present embodiment. This substrate processing apparatus includes a plurality of process modules configured to perform an etching process using plasma on a semiconductor wafer W (hereinafter simply referred to as “wafer W”) as a substrate.
図１において、基板処理装置１０は、被処理基板としてのウエハＷにＲＩＥ(Reaction Ion Etching)処理を施す２つのプロセスシップ１１と、２つのプロセスシップ１１がそれぞれ接続された矩形状の共通搬送室としての大気搬送室（以下、「ローダーモジュール」という。）１３とを備える。
In FIG. 1, a
ローダーモジュール１３には、上述したプロセスシップ１１の他、例えば２５枚のウエハＷを収容する基板収納容器としてのフープ１４がそれぞれ載置される３つのフープ載置台１５と、フープ１４から搬出されたウエハＷの位置をプリアライメントするオリエンタ１６と、処理前後のウエハＷについて物性値、例えばＣＤ値を測定する測定器１７とが接続されている。
In addition to the
２つのプロセスシップ１１は、ローダーモジュール１３の長手方向における側壁に接続されると共にローダーモジュール１３を挟んで３つのフープ載置台１５と対向するように配置され、オリエンタ１６はローダーモジュール１３の長手方向に関する一端に配置され、測定器１７はローダーモジュール１３の長手方向に関する他端に配置される。
The two
ローダーモジュール１３は、内部に配置された、ウエハＷを搬送する基板搬送ユニットとしてのスカラ型デュアルアームタイプの搬送アーム機構１９と、各フープ載置台１５に対応するように側壁に配置されたウエハＷの投入口である３つのフープ接続口としてのロードポート２０とを有する。ロードポート２０には、それぞれ開閉扉が設けられている。搬送アーム機構１９は、フープ載置台１５に載置されたフープ１４からウエハＷをロードポート２０経由で取り出し、該取り出したウエハＷをプロセスシップ１１、オリエンタ１６や測定器１７へ搬出入する。
The
プロセスシップ１１は、ウエハＷにＲＩＥ処理を施すプロセスモジュール２５と、該プロセスモジュール２５にウエハＷを受け渡すリンク型シングルピックタイプの搬送アーム２６を内蔵するロード・ロックモジュール２７とを有する。
The
プロセスシップ１１では、ローダーモジュール１３の内部の圧力は大気圧に維持される一方、プロセスモジュール２５の内部圧力は真空に維持される。そのため、ロード・ロックモジュール２７は、プロセスモジュール２５との連結部に真空ゲートバルブ２９を備えると共に、ローダーモジュール１３との連結部に大気ゲートバルブ３０を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
In the
ロード・ロックモジュール２７の内部には、略中央部に搬送アーム２６が設置され、該搬送アーム２６よりプロセスモジュール２５側に第１のバッファ３１が設置され、搬送アーム２６よりローダーモジュール１３側には第２のバッファ３２が設置される。第１のバッファ３１及び第２のバッファ３２は、搬送アーム２６の先端部に配置されたウエハＷを支持する支持部（ピック）３３が移動する軌道上に配置され、ＲＩＥ処理が施されたウエハＷを一時的に支持部３３の軌道の上方に待避させることにより、ＲＩＥ未処理のウエハＷとＲＩＥ処理済みのウエハＷとのプロセスモジュール２５における円滑な入れ換えを可能とする。
Inside the load /
また、基板処理装置１０は、プロセスシップ１１、ローダーモジュール１３、オリエンタ１６及び測定器１７（以下、まとめて「各構成要素」という。）の動作を制御するシステムコントローラ（図示省略）を備える。オリエンタ１６は、ウエハを載置した状態で回転台を回転させながら、光学センサによりウエハの周縁部の状態を検出することにより、ウエハの位置を合わせるようになっている。システムコントローラは、ＲＩＥ処理やウエハＷの搬送処理に対応するプログラムとしてのレシピに応じて各構成要素の動作を制御する。
The
図２は、図１における線II−IIに沿う断面図である。 2 is a cross-sectional view taken along line II-II in FIG.
図２において、プロセスモジュール２５は、チャンバ５２と、該チャンバ５２内に配置されたウエハＷの載置台５３と、チャンバ５２の上方において載置台５３と対向するように配置されたシャワーヘッド５４と、チャンバ５２内のガス等を排気するＴＭＰ（Turbo Molecular Pump）５５と、チャンバ５２及びＴＭＰ５５の間に配置され、チャンバ５２内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Adaptive Pressure Control）バルブ５６とを有する。
In FIG. 2, the
載置台５３には、第１の高周波電源５７が第１の整合器（Matcher）５８を介して接続されており、また、第２の高周波電源６５が第２の整合器（Matcher）６６を介して接続されている。第１の高周波電源５７は、比較的高い周波数、例えば６０ＭＨｚの高周波電力を励起用電力として載置台５３に印加し、第２の高周波電源６５は、比較的低い周波数、例えば２ＭＨｚの高周波電力をバイアスとして載置台５３に印加する。整合器５８及び６６は、それぞれ載置台５３からの高周波電力の反射を低減して高周波電力の供給効率を最大にする。
A first high-
シャワーヘッド５４は円板状の下層ガス供給部５９及び円板状の上層ガス供給部６０からなり、下層ガス供給部５９に上層ガス供給部６０が重ねられている。下層ガス供給部５９及び上層ガス供給部６０はそれぞれ第１のバッファ室６１及び第２のバッファ室６２を有する。第１のバッファ室６１及び第２のバッファ室６２はそれぞれガス通気孔６３、６４を介してチャンバ５２内に連通する。
The
第１のバッファ室６１は、例えばＣＨＦ３ガス供給系（図示省略）に接続されている。該ＣＨＦ３ガス供給系は第１のバッファ室６１へＣＨＦ３ガスを供給する。供給されたＣＨＦ３ガスはガス通気孔６３を介してチャンバ５２内へ供給される。また、第２のバッファ室６２は、例えばＣＦ４ガス供給系（図示省略）に接続されている。ＣＦ４ガス供給系は第２のバッファ室６２へＣＦ４ガスを供給する。供給されたＣＦ４ガスはガス通気孔６４を介してチャンバ５２内へ供給される。シャワーヘッド５４には直流電源７５が接続されており、該直流電源７５によってシャワーヘッド５４に直流電圧が印加される。これにより、印加された直流電圧は、処理空間Ｓ内のイオン分布を制御する。
The
このプロセスモジュール２５のチャンバ５２内では、載置台５３が処理空間Ｓに高周波電力を印加することにより、シャワーヘッド５４から処理空間Ｓに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、該イオンやラジカルによってウエハＷにエッチング処理を施す。
In the
また、図３は、図１における測定器１７の構成を示す模式図である。図３において、測定器（ＩＭＭ（Integrated Metrology Module））は、光学部としての発光器１７ａ、偏光子１７ｂ、検光子１７ｃおよび受光器１７ｄを有している。
FIG. 3 is a schematic diagram showing the configuration of the measuring
発光器１７ａは、例えば白色光をウエハＷに向けて出力し、偏光子１７ｂは、出力された白色光を直線偏光に変換した後、ステージＳＴに載置されたウエハＷに照射する。検光子１７ｃは、ウエハＷを反射した楕円偏光のうち、特定の偏向角度をもつ偏向のみを透過させる。受光器１７ｄは、たとえば、ＣＣＤ（Charge Coupled Device）カメラ等から構成され、検光子１７ｃを透過した偏光を受光し、受光した偏光を電気信号に変換し、変換した電気信号をマシンコントローラ（ＭＣ）に出力する。マシンコントローラに出力された電気信号は、装置コントローラを介してプロセス調整コントローラに送信される。これによって、ウエハＷの例えばＣＤ値が測定される。マシンコントローラ、装置コントローラ及びプロセス調整コントローラについては後述する。
The
次に、基板処理装置の各構成要素の動作を制御するシステムコントローラのシステム構成について説明する。 Next, the system configuration of the system controller that controls the operation of each component of the substrate processing apparatus will be described.
図４は、システムコントローラの概略構成を示す図である。 FIG. 4 is a diagram showing a schematic configuration of the system controller.
図４において、システムコントローラ１００は、ホストコンピュータ１０１、装置コントローラ１０２、５つのマシンコントローラ１０５ａ〜１０５ｅ、管理サーバ１１０およびプロセス調整コントローラ１１５を有している。５つのマシンコントローラ１０５ａ〜１０５ｅは、それぞれ２つのプロセスモジュール２５ａ、２５ｂ、２つのロード・ロックモジュール２７ａ、２７ｂ、及び１つの測定器（以下、「ＩＭＭ」という。）１７に対応して設けられている。
4, the
ホストコンピュータ１０１と装置コントローラ１０２との間および管理サーバ１１０とプロセス調整コントローラ１１５との間は、顧客側ＬＡＮ（Local Area Network）１２０ａ、１２０ｂによりそれぞれ接続されている。さらに、管理サーバ１１０は、ＰＣ１２５などの情報処理機器と接続され、オペレータによりアクセス可能な状態になっている。
The
装置コントローラ１０２、マシンコントローラ１０５ａ〜１０５ｅ、プロセスモジュール２５ａ、２５ｂ、ロード・ロックモジュール２７ａ、２７ｂ、ＩＭＭ１７は、工場内の所定エリアに設けられている。各構成要素は、それぞれＬＡＮにより接続されている。
The
ホストコンピュータ１０１は、基板処理装置１０全体を管理する。装置コントローラ１０２は、ウエハをＲＩＥ処理するために使用するプロセスレシピを保持し、そのプロセスレシピにしたがってプロセスモジュール２５ａ、２５ｂにてウエハに所望のＲＩＥ処理が施されるように各マシンコントローラ１０５ａ〜１０５ｅに指示信号を送信したり、使用されたプロセスレシピの履歴管理などを行う。
The
マシンコントローラ１０５ａ〜１０５ｄは、装置コントローラ１０２から送信された指示信号に基づいてプロセスモジュール２５ａ、２５ｂおよびロード・ロックモジュール２７ａ、２７ｂをそれぞれ制御することにより、ウエハＷの搬送制御とともに、プロセスモジュール２５ａ、２５ｂにてプロセスレシピにしたがったＲＩＥ処理が実行されるように制御する。
The
ＩＭＭ１７は、ＲＩＥ処理前のウエハの表面の処理状態およびＲＩＥ処理後のウエハの表面の処理状態、例えば、ＣＤ値を測定する（ＦＦ測定、ＦＢ測定）。測定されたＣＤ値は、マシンコントローラ１０５ｅから装置コントローラ１０２を介してプロセス調整コントローラ１１５に送信される。
The
管理サーバ１１０は、オペレータの操作によりＰＣ１２５から送信されたデータに基づいて、各装置の動作条件を設定した処理条件（ストラテジ）を生成する。
The
プロセス調整コントローラ１１５は、管理サーバ１１０にて生成されたストラテジを保存する。また、プロセス調整コントローラ１１５は、測定されたＣＤ値に基づいてＲＩＥ処理、例えば、後述するシュリンク処理の処理条件をフィードフォワード制御によって作成する際に用いるオフセット値を作成、更新し、該オフセット値を用いて作成された処理条件に基づいてシュリンク処理を実行する。
The
プロセス調整コントローラ１１５では、ＦＦ測定及びＦＢ測定によって得られたＣＤ値が目標値（所望のＣＤ値）からどれだけずれていたかを算出し、算出したずれ量からオフセット値を算出する。
The
本実施の形態では、ＦＦ測定は全てのウエハＷについて行うものの、ＦＢ測定は全てのウエハＷについて行わない。すわなち、ＦＢ測定は或るタイミングに従って実行される。ＦＢ測定を実行するタイミングを規定するために、プロセス調整コントローラ１１５はプロセスモジュール２５ａ、２５ｂのそれぞれについて設定されたＦＢ測定実行ＲＦ（高周波電力）印加積算時間を有する。
In the present embodiment, FF measurement is performed for all wafers W, but FB measurement is not performed for all wafers W. That is, the FB measurement is performed according to a certain timing. In order to define the timing for executing the FB measurement, the
本実施の形態では、各プロセスモジュール２５ａ、２５ｂにおいて、ウエハＷにシュリンク処理が施される事に処理空間Ｓに高周波電力が印加された時間を積算し、該積算された高周波電力の印加時間（経過処理時間）がＦＢ測定実行ＲＦ印加積算時間（所定値）を越えると、プロセス調整コントローラ１１５がその時点でシュリンク処理が施されたウエハＷについてＦＢ測定を行い、さらに、該ＦＢ測定によって得られたＣＤ値に基づいてオフセット値を算出する。
In the present embodiment, in each of the
また、プロセス調整コントローラ１１５は、処理中でなく空き状態のプロセスモジュール２５によってウエハＷに対してシュリンク処理を実行する。このシュリンク処理はオフセット値によって修正したフィードフォワード用の処理条件に基づいて実行される。ここでは、各ウエハＷについて、ＦＦ測定によって得られたＣＤ値及び所望のＣＤ値の差分に、オフセット値を加算することによって目標シュリンク量を算出する。
Further, the
図５は、本発明の基板処理方法が適用される半導体ウエハの構成を概略的に示す断面図である。 FIG. 5 is a cross-sectional view schematically showing the configuration of a semiconductor wafer to which the substrate processing method of the present invention is applied.
図５において、ウエハＷはシリコン基材８０の表面に形成された処理対象層としてのアモルファスカーボン膜（下層レジスト膜）８１と、アモルファスカーボン膜８１上に形成されたＳｉＯＮ膜（ハードマスク）８２と、ＳｉＯＮ膜８２上に形成された反射防止膜（ＢＡＲＣ膜）８３と、反射防止膜８３上に形成されたフォトレジスト膜８４（マスク層）とを有する。
In FIG. 5, a wafer W includes an amorphous carbon film (lower resist film) 81 as a processing target layer formed on the surface of a
シリコン基材８０はシリコンからなる円板状の薄板であり、例えばＣＶＤ処理を施すことによって表面にアモルファスカーボン膜５１が形成される。アモルファスカーボン膜８１は、下層レジスト膜として機能する。アモルファスカーボン膜８１上に、ＣＶＤ処理又はＰＶＤ処理等が施されて表面にＳｉＯＮ膜８２が形成され、該ＳｉＯＮ膜８２上に、例えば塗布処理によって反射防止膜８３が形成される。反射防止膜８３はある特定の波長の光、例えば、フォトレジスト膜８４に向けて照射されるＡｒＦエキシマレーザ光を吸収する色素を含む高分子樹脂からなり、フォトレジスト膜８４を透過したＡｒＦエキシマレーザ光がＳｉＯＮ膜８２によって反射されて再びフォトレジスト膜８４に到達するのを防止する。フォトレジスト膜８４は、反射防止膜８３上に例えばスピンコータ（図示省略）を用いて形成される。フォトレジスト膜８４はポジ型の感光性樹脂からなり、ＡｒＦエキシマレーザ光に照射されるとアルカリ可溶性に変質する。
The
このような構成のウエハＷに対し、所定のパターンに反転するパターンに対応したＡｒＦエキシマレーザ光がステッパー（図示省略）によってフォトレジスト膜８４に照射されて、フォトレジスト膜８４におけるＡｒＦエキシマレーザ光が照射された部分がアルカリ可溶性に変質する。その後、フォトレジスト膜８４に強アルカリ性の現像液が滴下されてアルカリ可溶性に変質した部分が除去される。これにより、フォトレジスト膜８４から所定のパターンに反転するパターンに対応した部分が取り除かれるため、ウエハＷ上には所定のパターンを呈する、例えば、ビアホールを形成する位置に開口部８５を有するフォトレジスト膜８４が残る。
The wafer W having such a configuration is irradiated with ArF excimer laser light corresponding to a pattern inverted to a predetermined pattern by a stepper (not shown), and the ArF excimer laser light in the
ところで、半導体デバイスの小型化要求を満たすためには、小さい寸法、具体的には開口幅（ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）値）が、例えば２５〜３０ｎｍ程度の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。 By the way, in order to satisfy the demand for miniaturization of semiconductor devices, a small dimension, specifically, an opening (via hole or trench) having an opening width (CD (Critical Dimension) value) of, for example, about 25 to 30 nm is to be etched. It is necessary to form a film.
そこで、ＣＦ系のデポ性ガス、例えばＣＨＦ３ガスを使用して所定条件でプラズマ処理を施し、ウエハＷの開口部の開口幅を２５ｎｍ乃至３０ｎｍとするシュリンク処理を施す。 Therefore, a plasma treatment is performed under a predetermined condition using a CF-based deposition gas, for example, CHF 3 gas, and a shrink treatment is performed so that the opening width of the opening of the wafer W is 25 nm to 30 nm.
以下、本発明の第１の実施の形態に係る基板処理方法についてウエハＷの開口部の開口幅を縮小させるシュリンク処理を実行する場合を例として詳述する。 Hereinafter, the substrate processing method according to the first embodiment of the present invention will be described in detail by taking as an example a case where a shrink process for reducing the opening width of the opening of the wafer W is executed.
この基板処理方法は、ウエハＷのフォトレジスト膜８４に形成された開口部８５の開口幅をプラズマ処理に基づくデポを開口部５５の側壁面に付着させて縮小させるものであり、開口幅縮小ステップと、開口幅縮小後に、開口幅が小さくなった開口部８５のパターンを、処理対象層であるアモルファスカーボン膜８１に転写するエッチングステップを有する。
In this substrate processing method, the opening width of the
図６は、基板処理装置１０のシステムコントローラによって実行される基板処理方法の手順を示すフローチャートである。
FIG. 6 is a flowchart showing the procedure of the substrate processing method executed by the system controller of the
図６において、まず、シュリンク処理が開始されると、まず、フープ１４からウエハＷを搬出し、ＩＭＭ１７に搬入する（ステップＳ１）。次いで、ＩＭＭ１７に搬入したウエハＷのＣＤ値を測定する（ステップＳ２）（ＦＦ測定）。次いで、ＣＤ値を測定したウエハＷをプロセスモジュール（以下、「ＰＭ」という。）２５のチャンバ内に搬入するが、このとき、現在処理中でなく、空いているＰＭを選択して、該空いているＰＭのチャンバ５２内にウエハＷを搬入する。すなわち、システムコントローラ（以下、単に「コントローラ」ともいう。）は、ＰＭ２５ａが空いているか否かを判定する（ステップＳ３）。そして、ＰＭ２５ａが空いている場合は、ウエハＷをＰＭ２５ａのチャンバ５２内に搬入する（ステップＳ４）。
In FIG. 6, when the shrink process is started, first, the wafer W is unloaded from the
その後、コントローラは、ＰＭ２５ａのチャンバ内で、ＩＭＭ１７で測定したＣＤ値及びオフセット値に基づいて決定されたフィードフォワード制御用の処理条件に従ってウエハＷに対してシュリンク処理を施す。
Thereafter, the controller performs a shrink process on the wafer W in the chamber of the
図７は、ウエハＷに対するシュリンク処理の工程図である。 FIG. 7 is a process diagram of the shrink process for the wafer W.
図７において、ウエハＷの開口部の開口幅を縮小させるシュリンク処理は、以下のように実施される。 In FIG. 7, the shrink process for reducing the opening width of the opening of the wafer W is performed as follows.
すなわち、図５に示したウエハＷをＰＭ２５ａのチャンバ５２内に搬入し（図７（Ａ）参照）、載置台５３上に載置した後、チャンバ５２内の圧力を例えば１×１０Ｐａ（７５ｍＴｏｒｒ）に設定する。また、ウエハＷの温度を例えば５０℃に設定する。そして、シャワーヘッド５４の下層ガス供給部５９からＣＨＦ３ガスを流量、例えば３００ｓｃｃｍでチャンバ５２内へ供給する。そして、載置台５３に励起用電力として７５０Ｗ、バイアス電力として３００Ｗを供給すると共に、シャワーヘッド５４に−３００Ｖの直流電圧を印加する。このとき、ＣＨＦ３ガスが処理空間Ｓに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する（図７（Ｂ））。これらのイオンやラジカルはフォトレジスト膜８４の表面又は開口部側壁面と衝突、反応し、当該部分にデポ８６を堆積させる（図７（Ｃ））。
That is, after the wafer W shown in FIG. 5 is loaded into the
デポ８６の厚さは、処理開始時から次第に厚くなり、処理開始３分後には、例えば３５ｎｍ（開口幅：２５ｎｍ）となる。このシュリンク処理によって、開口部８５の開口幅を、６０ｎｍから２５ｎｍまで縮小することができる。
The thickness of the
次いで、シュリンク処理によって、開口幅が２５ｎｍに縮小された開口部８５を有するフォトレジスト膜８４を備えたウエハＷに対して、フォトレジスト膜８４に形成された開口部を処理対象層であるアモルファスカーボン膜８１に転写するＲＩＥ処理を施す。
Next, with respect to the wafer W provided with the
すなわち、フォトレジスト膜８４の開口部８５の開口幅が２５ｎｍに縮小されたウエハＷを収容するプロセスモジュールのチャンバ５２内の圧力を例えば１×１０Ｐａ（７５ｍＴｏｒｒ）に設定し、ウエハＷの温度を例えば５０℃に設定した後、シャワーヘッド４４の下層ガス供給部５９からＣＦ４ガスを流量２２０ｓｃｃｍでチャンバ５２内へ供給すると共に、上層ガス供給部６０からＣＨＦ３ガスを流量２５０ｓｃｃｍでチャンバ５２内へ供給する。そして、載置台５３に励起用電力として７５０Ｗ、バイアス電力として０Ｗを供給すると共に、シャワーヘッド５４に−３００Ｖの直流電圧を印加する。このとき、ＣＦ４ガス及びＣＨＦ３ガスが処理空間Ｒに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する。これらのイオンやラジカルは反射防止膜８３におけるフォトレジスト膜８４によって覆われていない部分と衝突、反応し、反射防止膜８３及びその下層のＳｉＯＮ膜８２の当該部分をエッチングする（図７（Ｄ））。当該部分の反射防止膜８３及びＳｉＯＮ膜８２はアモルファスカーボン膜８１が露出するまでエッチングされる（図７（Ｅ））。
That is, the pressure in the
このようにして、フォトレジスト膜８４の開口部８５の開口幅が縮小されると共に、反射防止膜８３及びＳｉＯＮ膜８２がエッチングされたウエハＷに対して同一ＰＭ内又は隣接する別のＰＭに移してアッシング処理を施す。すなわち、チャンバ内の圧力を、例えば２．６Ｐａ（２０ｍＴｏｒｒ）に設定し、シャワーヘッドの下層ガス供給部からＯ２ガスを流量１８０ｓｃｃｍでチャンバ内へ供給すると共に、上層ガス供給部からＮ２ガスを流量２０ｓｃｃｍでチャンバ内へ供給する。そして、載置台に１０００Ｗの励起用電力を供給し、バイアス電力を０Ｗとする。このとき、Ｏ２ガス及びＮ２ガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する。これらのイオンやラジカルはアモルファスカーボン膜８１における、フォトレジスト膜８４、該フォトレジスト膜８４の開口部８５の側壁面に堆積したデポ８６、並びに反射防止膜８３及びＳｉＯＮ膜８２によって覆われていない部分と衝突、反応し、当該部分をエッチングする（図７（Ｆ））。当該部分のアモルファスカーボン膜８１はシリコン基材８０が露出するまでエッチングされ、アモルファスカーボン膜８１に、幅が２５ｎｍの開口部が形成される。このとき、フォトレジスト膜８４及び該フォトレジスト膜８４の開口部８５の側壁面及び上面に堆積したデポ８６並びに反射防止膜８３が同時に除去される（図７（Ｇ））。
In this way, the opening width of the
このようにして、ウエハＷに対するシュリンク処理（ステップＳ５）が終了した後、コントローラは、ウエハＷについてＦＢ測定を行うか否か判定する（ステップＳ６）。 After the shrink process (step S5) for the wafer W is completed in this way, the controller determines whether or not to perform FB measurement on the wafer W (step S6).
ここでは、ＦＢ測定が行われ、シュリンク処理後のウエハＷについてＩＭＭ１７によってＣＤ値が測定されると、測定された処理後ＣＤ値に基づいて現在のオフセット値が更新される。
Here, when the FB measurement is performed and the CD value is measured by the
ＦＢ測定を行うか否かの判定（ステップＳ６）は、当該ＰＭ２５ａのチャンバが次の３条件のうちいずれか１つを満足するか否かによって行う。すなわち、現在のＲＦ時間（高周波電力印加積算時間）から前回オフセット値を更新した時のＲＦ時間を差し引いた差が、所定のＦＢ測定実行ＲＦ印加積算時間、例えば１５分を超えている場合（条件１）、現在の実時間から前回オフセット値を更新した時の実時間を差し引いた差が、所定の時間、例えば６時間を超えている場合（条件２）、処理対象のウエハＷのスロット番号が、ＦＢ測定を行う旨の設定がなされているウエハＷのスロット番号と一致する場合（条件３）のうちいずれかの条件を満たす場合は、ＦＢ測定を行うことを決定し（ステップＳ６において「ＹＥＳ」の場合）、シュリンク処理後のウエハＷをＩＭＭ１３に搬入する（ステップＳ７）。
The determination as to whether or not to perform FB measurement (step S6) is performed based on whether or not the chamber of the
次いで、ＩＭＭ１７に搬入したウエハＷのＣＤ値を測定し（ステップＳ８）、その後、ウエハＷを、例えば、フープの所定のスロットに収納する（ステップＳ９）。このとき、測定された処理後のＣＤ値に基づいて現在のオフセット値が更新され、該更新されたオフセット値は、次にシュリンク処理するウエハＷのフィードフォワード制御による処理条件を算出する際に、ＦＦ測定によるＣＤ値とともに用いられる。
Next, the CD value of the wafer W loaded into the
次いで、次に処理するウエハＷが存在するか否かを判定し（ステップＳ１０）、次に処理するウエハＷが存在する場合は、ステップＳ１に戻る。一方、次に処理するウエハＷが存在しない場合は、本処理を終了する。 Next, it is determined whether or not there is a wafer W to be processed next (step S10). If there is a wafer W to be processed next, the process returns to step S1. On the other hand, when there is no wafer W to be processed next, this processing is terminated.
また、ステップＳ３において、ＰＭ２５ａのチャンバが空いていない場合（ステップＳ３で「ＮＯ」の場合）は、ＰＭ２５ｂのチャンバが空いているか否かを判定し（ステップＳ１１）、空いている場合は、ＰＭ２５ｂのチャンバ内にウエハＷを搬入し（ステップＳ１２）、以下、ＰＭ２５ａを使用する場合と同様にウエハＷに対してシュリンク処理を施す（ステップＳ５〜Ｓ１０）。なお、ステップＳ１１において、ＰＭ２５ｂのチャンバが空いていない場合は、ステップＳ３に戻る。
In step S3, if the PM25a chamber is not empty ("NO" in step S3), it is determined whether the PM25b chamber is empty (step S11). The wafer W is loaded into the chamber (step S12), and the shrink processing is performed on the wafer W in the same manner as when the
また、ステップＳ６において、ＦＢ測定を行わない場合、すなわち上述したＦＢ測定の３条件のうちいずれも満足しない場合は、ステップＳ７及びステップＳ８をスキップし、処理後のウエハＷを直接フープに戻す（ステップＳ９）。この場合、オフセット値は更新されることがなく、また、次にシュリンク処理するウエハＷのフィードフォワード制御による処理条件を算出する際に、当該更新されていないオフセット値が用いられる。 In step S6, when FB measurement is not performed, that is, when none of the above-mentioned three conditions of FB measurement is satisfied, step S7 and step S8 are skipped, and the processed wafer W is directly returned to the hoop ( Step S9). In this case, the offset value is not updated, and the non-updated offset value is used when calculating the processing condition by the feedforward control of the wafer W to be shrink processed next time.
図６の処理によれば、シュリンク処理後のウエハＷについてＦＢ測定を行うか否かを判定し（ステップＳ６）、ＦＢ測定するための要件を満たした場合のみ、処理後のウエハＷをＩＭＭ１７に搬入してウエハＷについてＣＤ値を測定し、それ以外の場合は、ウエハＷに対する処理後測定ステップ（ステップＳ８）をスキップするようにしたので、全てのウエハＷについてＦＢ測定を行う処理に比べて、スループットを改善することができる。また、ＦＢ測定の要件として、現在のＲＦ時間から前回オフセット値を更新した時のＲＦ時間を差し引いた差が、所定のＦＢ測定実行ＲＦ印加積算時間を超えているか否か（条件１）、現在の実時間から前回ＦＢオフセット値を更新した時の実時間を差し引いた差が、所定の装置稼働時間を超えているか否か（条件２）を採用したので、ＯＲ搬送処理によってシュリンク処理を実行した場合であっても、各ＰＭのオフセット値を最適なタイミングで更新でき、最適なオフセット値を得ることができる。その結果、チャンバ内雰囲気の変動を加味した最適処理を各ウエハＷに施すことができる。
According to the process of FIG. 6, it is determined whether or not the FB measurement is performed on the wafer W after the shrink process (step S6), and the processed wafer W is transferred to the
なお、プロセス調整コントローラ１１５はプロセスモジュール２５ａ、２５ｂのそれぞれで実行されるプロセスレシピ毎に設定されたＦＢ測定実行ＲＦ印加積算時間を有していてもよい。この場合、プロセスモジュール２５ａ、２５ｂのそれぞれにおいて複数種のシュリンク処理が実行される場合であっても、各シュリンク処理において最適なオフセット値を得ることができる。
The
次に、本実施の形態の変形例（第２の実施の形態）について説明する。 Next, a modified example (second embodiment) of the present embodiment will be described.
第１の実施の形態においては、オフセット値を更新する場合、直前に実施した１回のＦＢ測定で得られたＣＤ値に基づいてオフセット値を算出しており、処理後のＣＤ測定値のばらつきが考慮されていなかった。これに対して本実施の形態においては、過去の所定期間、例えば、今回行ったＦＢ測定から過去に行われたＦＢ測定におけるＣＤの測定値とＣＤの目標値とのずれ量を移動平均処理することによってずれ量からばらつきの影響を取り除き、該ずれ量から算出されるオフセット値の最適化を行う。 In the first embodiment, when the offset value is updated, the offset value is calculated based on the CD value obtained by the single FB measurement performed immediately before, and the variation in the CD measurement value after processing is calculated. Was not considered. On the other hand, in the present embodiment, a moving average process is performed for a deviation amount between a CD measurement value and a CD target value in a past predetermined period, for example, the FB measurement performed in the past from the FB measurement performed this time. Thus, the influence of the variation is removed from the deviation amount, and the offset value calculated from the deviation amount is optimized.
以下、本実施の形態におけるオフセット値の求め方を、従来技術によるオフセット値の求め方との差異を明らかにすることによって詳細に説明する。 Hereinafter, the method for obtaining the offset value in the present embodiment will be described in detail by clarifying the difference from the method for obtaining the offset value according to the prior art.
すなわち、過去の一連のＦＢ測定の測定結果に基づいて、オフセット値を更新する方法として、チャンバ内雰囲気の変化に起因する処理後のＣＤ値と目標値とのずれ量（シュリンク量誤差）を指数関数の重み付け係数を用いて移動平均化する方法があり、移動平均を行うことによって短期的なノイズを減少させ、且つ重み付けをすることによって長期的なチャンバ内雰囲気の変化を加味できることが、従来から知られていた。 In other words, as a method of updating the offset value based on a series of past FB measurement results, a deviation amount (shrink amount error) between the processed CD value and the target value due to a change in the atmosphere in the chamber is used as an index. There is a method of moving average using a weighting coefficient of a function, and it has been conventionally possible to reduce short-term noise by performing moving average and to take into account long-term changes in the atmosphere in the chamber by weighting. It was known.
以下に、従来のシュリンク量誤差を指数関数の重み付け係数を用いて移動平均化する方法について説明する。 In the following, a conventional method of moving and averaging the shrinkage error using an exponential function weighting coefficient will be described.
図８は、シュリンク処理を施したウエハＷについてのシュリンク量誤差に重み付けを行う際の処理済み枚数（最近処理した新しいウエハＷか以前に処理した古いウエハＷか）に対する重み付け係数の変化を示すグラフである。 FIG. 8 is a graph showing a change in weighting coefficient with respect to the number of processed wafers (whether the wafer W has been processed recently or the old wafer W processed before) when weighting the shrink amount error for the wafer W subjected to the shrink processing. It is.
図８において、最近処理した新しいウエハＷほど重み付け係数が大きくなっており、オフセット値の更新において新しいウエハＷのシュリンク量誤差ほど大きな影響力を有するので、長期的なチャンバ内雰囲気に変化に追従した処理が可能となっている。 In FIG. 8, the weighting coefficient is larger for a recently processed new wafer W, and the influence of the shrink amount error of the new wafer W in updating the offset value has a greater influence. Processing is possible.
また、図８の重み付けを加味したオフセット値の移動平均を求めるための計算式は次式（式１）によって表される。オフセット値Ｆ（ｉ）はｉ枚目のウエハＷをシュリンク処理する際のフィードフォワード用の処理条件である、目標シュリンク量を算出するために用いられるものである。 Further, the calculation formula for obtaining the moving average of the offset values in consideration of the weighting in FIG. 8 is expressed by the following formula (Formula 1). The offset value F (i) is used for calculating a target shrink amount, which is a feedforward processing condition when the i-th wafer W is subjected to shrink processing.
しかしながら、このような従来方法は、単に処理済み枚数のみに応じた重み付け係数を採用するために、チャンバ内の雰囲気の変化を忠実に捉え、これを加味した移動平均値を算出するうえで問題があった。すなわち、上述の従来方法によれば、例えば１枚前のウエハＷにおけるシュリンク量誤差は、その１日前のデータであっても、１ヶ月前のデータであっても同じ重み付け係数が使用されるために、現実のチャンバ内雰囲気の変化に対する追従性の点で問題がある。 However, since such a conventional method simply employs a weighting coefficient according to only the number of processed sheets, there is a problem in accurately calculating the moving average value taking into account the change in the atmosphere in the chamber and taking this into account. there were. That is, according to the above-described conventional method, for example, the same weighting coefficient is used for the shrink amount error in the previous wafer W regardless of whether the data is one day before or one month before. In addition, there is a problem in the followability to the actual change in the atmosphere in the chamber.
本実施の形態においては、このような従来方法の問題点を解消するために、シュリンク量誤差をＲＦ印加累積時間に従って変化させた重み付け係数を用いて移動平均値を算出する。 In the present embodiment, in order to solve such problems of the conventional method, the moving average value is calculated using a weighting coefficient obtained by changing the shrink amount error according to the RF application accumulated time.
図９は、本実施の形態におけるシュリンク量誤差に対する重み付け係数とウエハを処理した際の経過時間（ＲＦ印加累積時間）との関係を示すグラフである。 FIG. 9 is a graph showing the relationship between the weighting coefficient for the shrinkage error and the elapsed time (RF application accumulated time) when the wafer is processed in the present embodiment.
図９において、重み付け係数は、処理済み枚数ではなく、現在との時間差、すなわち、当該チャンバにおける過去所定期間における各オフセット値が算出されてから、今回オフセット値を更新しようとするまでのＲＦ印加累積時間（経過処理時間）に応じる。これによって、次にオフセット値を更新する際に、過去の各シュリンク量誤差に当該シュリンク量誤差が得られてから経過した時間、換言すれば、チャンバ内雰囲気の変化を正確に加味することができる。 In FIG. 9, the weighting coefficient is not the number of processed sheets but the time difference from the current time, that is, the accumulated RF application from the time when each offset value in the past predetermined period in the chamber is calculated until the current offset value is updated. Depending on time (elapsed processing time). As a result, when the offset value is next updated, the time that has elapsed since the shrinkage error was obtained, in other words, the change in the atmosphere in the chamber can be accurately taken into account for each past shrinkage error. .
本実施の形態におけるオフセット値の移動平均値を求めるための計算式は次式（式２）によって表される。なお、本計算式では重み付け計数から時間の絶対値の影響を取り除くために規格化を行う。 The calculation formula for obtaining the moving average value of the offset value in the present embodiment is expressed by the following formula (Formula 2). In this calculation formula, normalization is performed to remove the influence of the absolute value of time from the weighting count.
以下に、本実施の形態におけるオフセット値を用いた場合と、従来方法を行った場合の効果を比較する。 In the following, the effect of using the offset value in the present embodiment and the effect of performing the conventional method will be compared.
図１０は、本実施の形態と従来方法との効果を比較して示す図である。図１０では、「◆」が実測したシュリンク量誤差を示し、「●」が本実施の形態におけるオフセット値を示し、「■」が従来方法におけるオフセット値を示す。 FIG. 10 is a diagram comparing the effects of the present embodiment and the conventional method. In FIG. 10, “♦” indicates the actually measured shrink amount error, “●” indicates the offset value in the present embodiment, and “■” indicates the offset value in the conventional method.
図１０において、任意のシュリンク量誤差に対する、従来方法と本実施の形態とのオフセット値の変化を比較して示したところ、オフセット値の更新が頻繁に行われている状況（図１０中のＡ）では、従来方法と本実施の形態との差は顕著でなく、共に実測したシュリンク量誤差に追従したオフセット値が得られた。また、理論上、従来方法の方がチャンバ内雰囲気の変化に良好に追従すると考えられる、オフセット値が更新されない期間があり、その間にチャンバ内雰囲気が変化しない場合（図１０中のＣ）であっても、両者に特に差異は認められなかった。 In FIG. 10, when the change of the offset value between the conventional method and the present embodiment is compared with respect to an arbitrary shrinkage amount error, the offset value is frequently updated (A in FIG. 10). ), The difference between the conventional method and the present embodiment is not significant, and an offset value following the measured shrink amount error was obtained. Theoretically, the conventional method is more likely to follow the change in the atmosphere in the chamber. There is a period in which the offset value is not updated, and the atmosphere in the chamber does not change during that period (C in FIG. 10). However, there was no particular difference between the two.
しかしながら、オフセット値が更新されない一定の期間があり、その間にチャンバ内雰囲気が変化した場合（図１０中のＢ）においては、本実施の形態のオフセット値が実測したシュリンク量誤差に追従するまでの時間は、従来方法のオフセット値が同シュリンク量誤差に追従するまでの時間よりもはるかに短くなっていることが分かった。すなわち、本実施の形態を採用することによって、チャンバ内の雰囲気変化により正確に追従したオフセット値によって、より正確なシュリンク処理を実現できることが分かった。 However, when there is a certain period in which the offset value is not updated and the atmosphere in the chamber changes during that period (B in FIG. 10), the offset value of the present embodiment is until the measured shrink amount error is tracked. The time was found to be much shorter than the time required for the offset value of the conventional method to follow the shrink amount error. That is, by adopting this embodiment, it was found that a more accurate shrink process can be realized by an offset value that accurately follows the atmospheric change in the chamber.
上述した各実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）を含むＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。 In each of the above-described embodiments, a substrate on which plasma treatment is performed is not limited to a wafer for a semiconductor device, but various substrates used for FPD (Flat Panel Display) including LCD (Liquid Crystal Display), a photomask, a CD A board | substrate, a printed circuit board, etc. may be sufficient.
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。 Another object of the present invention is to supply a storage medium storing software program codes for realizing the functions of the above-described embodiments to a system or apparatus, and the computer of the system or apparatus (or CPU, MPU, or the like). Is also achieved by reading and executing the program code stored in the storage medium.
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。 In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention. .
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。 Examples of the storage medium for supplying the program code include a floppy (registered trademark) disk, a hard disk, a magneto-optical disk, a CD-ROM, a CD-R, a CD-RW, a DVD-ROM, a DVD-RAM, and a DVD. An optical disc such as RW or DVD + RW, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used. Alternatively, the program code may be downloaded via a network.
また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。 Further, by executing the program code read by the computer, not only the functions of the above-described embodiments are realized, but also an OS (Operating System) running on the computer based on the instruction of the program code. Includes a case where the functions of the above-described embodiments are realized by performing part or all of the actual processing.
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。 Furthermore, after the program code read from the storage medium is written to a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the expanded function is based on the instruction of the program code. This includes a case where a CPU or the like provided on the expansion board or the expansion unit performs part or all of the actual processing and the functions of the above-described embodiments are realized by the processing.
１０ 基板処理装置
１１プロセスチップ
１４ フープ
１７ 測定器（ＩＭＭ）
２５ プロセスモジュール（ＰＭ）
２７ ロード・ロックモジュール（ＬＬＭ）
５２ チャンバ
１００ システムコントローラ
１１５ プロセス調整コントローラ
10
25 Process module (PM)
27 Load Lock Module (LLM)
52
Claims (8)
前記ウエハを前記測定器に搬入して前記ウエハの処理前の物性値を測定する処理前測定ステップと、
前記物性測定後のウエハを、前記チャンバに搬入し、前記処理前測定ステップで得られた物性値に基づいて作成された処理条件に従ってフィードフォワード制御によって前記ウエハに対して所定の処理を施す処理ステップと、
前記処理ステップ終了後のウエハを前記測定器に搬入して前記ウエハの処理後の物性値を測定する処理後測定ステップと、
前記処理後測定ステップで測定された前記ウエハの物性値及び目標値の差に基づいて、前記フィードフォワード制御における処理条件の作成に用いられるオフセット値を更新するオフセット値更新ステップと、を有し、
前記処理後測定ステップ及び前記オフセット値更新ステップを、前記チャンバにおける経過処理時間が予め決められた所定値に到達するまで省略することを特徴とする基板処理方法。 The predetermined processing is performed on a plurality of wafers without specifying the chamber in advance using a substrate processing apparatus including a chamber for performing predetermined processing on the wafer and a measuring device for measuring the physical property value of the wafer. In the substrate processing method applied continuously,
A pre-processing measurement step of bringing the wafer into the measuring instrument and measuring physical properties of the wafer before processing;
A processing step of loading the wafer after the physical property measurement into the chamber and performing a predetermined process on the wafer by feedforward control according to a processing condition created based on the physical property value obtained in the pre-processing measurement step. When,
A post-processing measurement step of loading the wafer after the processing step into the measuring instrument and measuring a physical property value of the wafer after processing;
An offset value update step for updating an offset value used for creating a processing condition in the feedforward control based on a difference between a physical property value of the wafer and a target value measured in the post-processing measurement step,
The post-processing measurement step and the offset value updating step are omitted until an elapsed processing time in the chamber reaches a predetermined value.
前記基板処理方法は、
前記ウエハを前記測定器に搬入して前記ウエハの処理前の物性値を測定する処理前測定ステップと、
前記物性測定後のウエハを、前記チャンバ内に搬入し、前記処理前測定ステップで得られた物性値に基づいて作成された処理条件に従ってフィードフォワード制御によって前記ウエハに対して所定の処理を施す処理ステップと、
前記処理ステップ終了後のウエハを前記測定器に搬入して前記ウエハの処理後の物性値を測定する処理後測定ステップと、
前記処理後測定ステップで測定された前記ウエハの物性値及び目標値の差に基づいて、前記フィードフォワード制御における処理条件の作成に用いられるオフセット値を更新するオフセット値更新ステップと、を有し、
前記処理後測定ステップ及び前記オフセット値更新ステップを、前記チャンバにおける経過処理時間が予め決められた所定値に到達するまで省略することを特徴とする記憶媒体。 The predetermined processing is performed on a plurality of wafers without specifying the chamber in advance using a substrate processing apparatus including a chamber for performing predetermined processing on the wafer and a measuring device for measuring the physical property value of the wafer. A storage medium storing a program for causing a computer to execute a substrate processing method to be performed continuously,
The substrate processing method includes:
A pre-processing measurement step of bringing the wafer into the measuring instrument and measuring physical properties of the wafer before processing;
A process in which the wafer after the physical property measurement is carried into the chamber, and a predetermined process is performed on the wafer by feed-forward control according to the processing conditions created based on the physical property value obtained in the pre-processing measurement step. Steps,
A post-processing measurement step of loading the wafer after the processing step into the measuring instrument and measuring a physical property value of the wafer after processing;
An offset value update step for updating an offset value used for creating a processing condition in the feedforward control based on a difference between a physical property value of the wafer and a target value measured in the post-processing measurement step,
The storage medium characterized in that the post-processing measurement step and the offset value update step are omitted until an elapsed processing time in the chamber reaches a predetermined value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009145379A JP5279627B2 (en) | 2009-06-18 | 2009-06-18 | Substrate processing method and storage medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009145379A JP5279627B2 (en) | 2009-06-18 | 2009-06-18 | Substrate processing method and storage medium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011003712A true JP2011003712A (en) | 2011-01-06 |
| JP5279627B2 JP5279627B2 (en) | 2013-09-04 |
Family
ID=43561442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009145379A Expired - Fee Related JP5279627B2 (en) | 2009-06-18 | 2009-06-18 | Substrate processing method and storage medium |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5279627B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8864934B2 (en) | 2011-03-31 | 2014-10-21 | Tokyo Electron Limited | Plasma processing apparatus, plasma processing method, and storage medium |
| KR20160063967A (en) | 2014-11-27 | 2016-06-07 | 가부시키가이샤 히다치 하이테크놀로지즈 | Plasma processing apparatus |
| KR20190077233A (en) | 2017-12-25 | 2019-07-03 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186132A (en) * | 1997-12-19 | 1999-07-09 | Sony Corp | Method for feedback of semiconductor device manufacturing process |
| JP2004006571A (en) * | 2002-04-26 | 2004-01-08 | Hitachi High-Technologies Corp | Plasma processing method and apparatus |
| JP2005101286A (en) * | 2003-09-25 | 2005-04-14 | Toshiba Corp | Method and apparatus for manufacturing semiconductor |
| JP2005109437A (en) * | 2003-09-08 | 2005-04-21 | Toshiba Corp | Manufacturing system and method of semiconductor device |
| JP2008103632A (en) * | 2006-10-20 | 2008-05-01 | Tokyo Electron Ltd | Controller for substrate processing apparatus, control method therefor and storage medium storing control program |
| JP2009532897A (en) * | 2006-04-06 | 2009-09-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Time weighted moving average filter |
-
2009
- 2009-06-18 JP JP2009145379A patent/JP5279627B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186132A (en) * | 1997-12-19 | 1999-07-09 | Sony Corp | Method for feedback of semiconductor device manufacturing process |
| JP2004006571A (en) * | 2002-04-26 | 2004-01-08 | Hitachi High-Technologies Corp | Plasma processing method and apparatus |
| JP2005109437A (en) * | 2003-09-08 | 2005-04-21 | Toshiba Corp | Manufacturing system and method of semiconductor device |
| JP2005101286A (en) * | 2003-09-25 | 2005-04-14 | Toshiba Corp | Method and apparatus for manufacturing semiconductor |
| JP2009532897A (en) * | 2006-04-06 | 2009-09-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Time weighted moving average filter |
| JP2008103632A (en) * | 2006-10-20 | 2008-05-01 | Tokyo Electron Ltd | Controller for substrate processing apparatus, control method therefor and storage medium storing control program |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8864934B2 (en) | 2011-03-31 | 2014-10-21 | Tokyo Electron Limited | Plasma processing apparatus, plasma processing method, and storage medium |
| US9299540B2 (en) | 2011-03-31 | 2016-03-29 | Tokyo Electron Limited | Plasma processing apparatus, plasma processing method, and storage medium |
| KR20160063967A (en) | 2014-11-27 | 2016-06-07 | 가부시키가이샤 히다치 하이테크놀로지즈 | Plasma processing apparatus |
| KR20170076631A (en) | 2014-11-27 | 2017-07-04 | 가부시키가이샤 히다치 하이테크놀로지즈 | Plasma processing apparatus |
| US10184182B2 (en) | 2014-11-27 | 2019-01-22 | Hitachi High-Technologies Corporation | Plasma processing apparatus |
| US11643727B2 (en) | 2014-11-27 | 2023-05-09 | Hitachi High-Tech Corporation | Plasma processing apparatus |
| JP2019114695A (en) * | 2017-12-25 | 2019-07-11 | 東京エレクトロン株式会社 | Substrate processing method |
| CN110010524A (en) * | 2017-12-25 | 2019-07-12 | 东京毅力科创株式会社 | Processing method for substrate |
| US10748779B2 (en) | 2017-12-25 | 2020-08-18 | Tokyo Electron Limited | Substrate processing method |
| JP6999410B2 (en) | 2017-12-25 | 2022-01-18 | 東京エレクトロン株式会社 | Board processing method |
| KR20190077233A (en) | 2017-12-25 | 2019-07-03 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method |
| CN110010524B (en) * | 2017-12-25 | 2023-06-16 | 东京毅力科创株式会社 | Substrate processing method |
| KR102650773B1 (en) * | 2017-12-25 | 2024-03-22 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5279627B2 (en) | 2013-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8329050B2 (en) | Substrate processing method | |
| US8241511B2 (en) | Substrate processing method | |
| US6858361B2 (en) | Methodology for repeatable post etch CD in a production tool | |
| US20150004721A1 (en) | Plasma processing apparatus and plasma processing method | |
| US20070212846A1 (en) | Substrate processing apparatus, method for examining substrate processing conditions, and storage medium | |
| JP2014513415A (en) | Compatibility recipe selection | |
| US20040038139A1 (en) | Method and system for realtime CD microloading control | |
| US20100030360A1 (en) | Alignment Calculation | |
| JP2001345310A (en) | Method for forming pattern and correction method, nitride pattern and semiconductor device | |
| JP5165878B2 (en) | Substrate processing apparatus control device, control method, and storage medium storing control program | |
| US20100311245A1 (en) | Substrate processing method | |
| JP5279627B2 (en) | Substrate processing method and storage medium | |
| JP5242906B2 (en) | Substrate processing apparatus control device, control method, and storage medium storing control program | |
| KR100924841B1 (en) | Substrate processing method, solid state imaging device manufacturing method, thin film device manufacturing method, and program recording medium | |
| US20100068892A1 (en) | Substrate processing method | |
| CN112309894A (en) | Wafer processing apparatus and wafer processing method using the same | |
| US7774082B2 (en) | Substrate processing method and storage medium having program stored therein | |
| KR100921835B1 (en) | Substrate processing method and computer-readable storage medium storing program | |
| KR100939123B1 (en) | Optical constant calculation method and substrate processing apparatus | |
| KR100877361B1 (en) | Apparatus and method for producing semiconductors | |
| JP4066483B2 (en) | Semiconductor manufacturing method and manufacturing apparatus | |
| KR20070088859A (en) | Photolithography method for semiconductor device manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5279627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |