引用して本明細書に組み込む米国特許出願第11/329,481号, 11/329,506号, 11/329,539号, 11/329,540号, 11/329,556号, 11/329,557号, 11/329,558号, 11/329,574号, 11/329,575号, 11/329,576号, 11/329,873号, 11/329,874号, 11/329,875号, 11/329,883号, 11/329,885号, 11/329,886号, 11/329,887号, 11/329,952号, 11/329,953号, 11/329,955号, 11/330,011号, 11/556,747号および11/422,551号は、半導体ウェハにおける小さくて深いバイアと、半導体ウェハのための電気接点とを形成する様々な技術を記載している。本発明の技法は、かつて成し得なかったバイア密度および配置を可能にし、チップ上で、つまりウェハ規模で実行できる。
スルーチップ電気接続を生成しつつも、フルプロセス済ウェハ(すなわちデバイス搭載ウェハ)に伴うリスクを最小化したい場合、次のアプローチをとることができる。
概要を述べると、このアプローチは端的には、フロントエンドプロセスが完了するとウェハ上に存在することになるデバイスに関連した、ブランクウェハ内のバイアが置かれるべき位置にバイアを形成すること、バイアを導電性にすること、その後ウェハ上にデバイスを製作することを含み、それによりデバイス製造プロセスの長所を生かしてデバイスとスルーチップ接続との間を接続する。
具体的には、プロセスは、ブランクウェハから始まる。例えばシリコン(Si)、ゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)、ガリウム砒素(GaAs)、リン化インジウム(InP)、または他のウェハである。
図1は、プロセスの説明に使用するブランクウェハ102の一部分100の断面を略図で示す。なお、単純明快にするため縮尺を大幅に歪めている。
続いて、デバイスが既に形成済みであった場合に想定される形成位置に対応した、ウェハ上の予め選択された位置においてウェハ内にバイアを形成する。特定の実施の形態によっては、これには、例えば上記の組み込んだ出願に記載された技法の一つを用いたバイアの形成を含めることができる。代替または追加として、例えばレーザー穿孔を含む他のプロセスによってバイアを形成することもできる。
図2は、バイア202、204、206形成後のブランクウェハ102の一部分100を略図で示す。図示のように、上記一部分のバイアは1つの単純バイア202および2つの環状バイア204、206を含む。環状バイアが使用されるため、バイアはウェハを完全に貫通せずに、ウェハの底面104から短い距離に留まって、中央ポストの脱落を防止していることに留意されたい。
バイアは、一旦形成されて、特定のフロントエンドプロセスステップ、特にデバイス作成、に伴う温度および応力に耐えることができる導体で充填されると導電性となる。例えば、CMOSプロセスを実行する場合、導体をAu、Cu、Ni、W、Tiのいずれか、または、CMOSプロセスに伴う温度に耐えることができる任意の他の金属や合金とすることができる。オプションとして、導体が基板と短絡しないよう防止または保証するために、バイアを導体で充填する前に誘電体または絶縁体の層でコーティングすることも可能である。
特定の実施の形態によっては、これには、蒸着プロセス、メッキプロセス、またはバイアの充填を実現する任意の他のプロセスを用いたバイア充填を含めることができる。代替として、環状バイアプロセスを使用する場合、環状バイアは好適に強力な絶縁体で充填でき、中央ポストは手付かずの(すなわち除去されない)ままにできるので、フロントエンドプロセスの間、中央ポストは適切にドープでき、それによってそれ自体が導体として働いて、かかるバイアにおける如何なる金属の必要性も排除できる。
図3は、図2のバイア202、204,206を略図で示し、単純バイア202は金属208で充填され、環状バイア202のうちの(その中央ポストが除去された)一方および除去で残った空間も金属208で充填されている。環状バイア204、206は両方とも、適切な絶縁体210で充填されていることに留意されたい。しかし、第2の環状バイア206内の中央ポスト212は除去されていないので、それはフロントエンドプロセスの間、導体になることが可能である。
環状バイアを使用した場合、ウェハの底面104を薄くして導体金属208または中央ポスト212の底を露出させることができる。当然ながら、絶縁体210が中央ポスト212を所定位置に保つので、中央ポスト212が保持されていたバイア206は薄くしたことによる影響を受けない。勿論、環状バイアを使用しなければ、バイアはウェハを貫通してもしなくてもよく、後者の場合、例えば容量性接続を考慮する場合を除いて、薄くすることが必要になりそうなことを踏まえていれば、必要に応じてバイアはウェハを貫通しなくてもよい。
別の代替の変形例では、バイアはウェハを完全に貫通せずに、ウェハの底とバイアとの間の領域は、フロントエンドプロセスの間、デバイス領域になれるだけの十分な寸法に保たれる。
この時点で即時アプローチの処理は終了し、ウェハはここで導電性バイアのフルセットを含むことになる。
その後ウェハは、通常のフロントエンドプロセスおよびバックエンドプロセス並びに従来手法によるダイシング処理を受けることができる。この処理が完了すると、最終チップは、フルプロセス済チップに上記の組み込んだ方法の一つが実施されることによって遥かに低いリスクと高い歩留まりの可能性をもって得られたであろうスルーチップ接続と同じ種類のスルーチップ接続を有することになる。
図4は、フロントエンドプロセス完了後の図1のウェハの一部分を略図で示す。こうして図4に示すように、ウェハはフロントエンドプロセス済ウェハ400となり、デバイスが存在可能なドープ領域402を含む。好都合にも、バイアは、デバイスに対するその位置のおかげで、デバイスの好適な部分へ電気的に接続される。
処理に対して非常に敏感であって、平坦で極度に無欠陥の領域を必要とし、それによりバイア形成時に生じるかもしれない汚染リスクなしに形成しなければならないトランジスタを形成する場合、次のアプローチをとることができる。
概要すると、アプローチは端的には、フロントエンドプロセスが完了するまでウェハ上にデバイスを形成すること、バックエンドプロセスの1つ以上の段階が始まる前に、フロントエンドプロセス済ウェハにバイアを形成すること、バイアを導電性にすること、次いで、1つ以上の更なるバックエンドプロセスの段階を実行することを含む。
図5は、代替プロセスの説明に用いるフロントエンドプロセス済ウェハ502の一部分500を略図で示す。図示のように、ウェハ502はドープ領域504に形成されたデバイスを含む。しかしこの時点では、金属相互接続層を追加するバックエンドプロセスは行われていない。
次に、デバイスに接続するか、またはデバイスを回避するか、のいずれかに適切なウェハ内の位置にバイアを形成する。特定の実施の形態によっては、これには、例えば上記の組み込んだ出願に記載する技法の一つを用いたバイアの形成を含めることができる。代替または追加として、例えばレーザー穿孔を含む他のプロセスによってバイアを形成することもできる。
図6は、バイア602、604、606形成後のフロントエンドプロセス済ウェハ502の一部分500を略図で示す。図示のように、一部分500のバイアは1つの単純バイア602(オプションの誘電体または絶縁体コーティングを含んでいても、いなくてもよい)および2つの環状バイア604、606を含む。環状バイアが採用されているので、バイアはウェハ502を完全に貫通せずに、ウェハ502の底面506から短い距離に留まって、中央ポストが脱落するのを防止していることに留意されたい。
一旦バイアが形成されると、それらを導電性充填材料で充填することにより導電性とする。特定の実施の形態によっては、蒸着プロセス、メッキプロセス、またはバイアの充填を実現する任意の他のプロセスを用いるバイア充填を含めることができる。特定の実施の形態によっては、バイア充填材料は、例えばアルミニウム、タングステンまたは銅等、形成される金属層に使用される材料と同じにすることができ、またバイア充填材料は、金属層形成に使用される材料とは異なる材料、例えば金、銀、ニッケルとすることができ、接続がデバイスに直接的になされる場合は、バイアが到達して取り付けられるデバイスの特定部分に適合する材料、例えば電界効果トランジスタのゲート材料に適するポリシリコン、を使用できる。
図7は、所望の導電性充填材料608で充填された後の図6のバイア602、604、606を略図で示す。図示のように、導体を充填する前に、環状バイアは好適な絶縁材料610で充填され、環状バイア604、606の各中央ポストは除去されていることに留意されたい。
環状バイアを使用する場合、ウェハ502の底面506をここで薄くして導電性充填材料608を露出させることができる。代替として、(必要に応じて)その後のある時点で薄くすることもできる。
次に、バックエンドプロセスは、第1のバックエンド接続層(本明細書では「金属-1」層と称する)を設けることにより開始できる。
図8は、バックエンドプロセス中に金属-1層800が追加された後の図7の構成を略図で示す。
好都合にも、このアプローチを用いることにより、所与のバイアの導電性充填材料608は金属-1層800に直接接続することができ、それを望まない場合はそうしなくてもよく、前者の場合、金属-1層800の部分が図8に示すようなバイアの導電性充填材料608に直接接触し、重なり合うように金属-1層800を堆積させることによって、直接接続を簡単に行うことができる。
代替として、また好都合に、実施の形態の一例では、金属-1層の形成は、例えばメッキプロセスを用いる場合、バイア充填プロセスの一部として行うことができる。このアプローチでは、ウェハは金属-1層800のルーティング(routing)および充填されて露出するバイアの双方とともにパターン形成される。その後、メッキを促進するためにシード層を塗布してからメッキが行われる。このように、シードが存在する場所のどこにでも形成されるメッキ「表層」は、本質的に金属-1層800を形成する。更に、選択的パターン形成により、必要に応じて特定のバイアは、メタライズ層を介して「上側に」延びて1つ以上のメタライズ層(例えば、「N」を最外層とした場合の金属-2から金属-Nまでの任意の層)に接続することができる。
1つ以上の、金属-2から金属-Nまでの層に接続する必要がある場合、更に好都合の代替の変形アプローチを用いることができる。この変形アプローチは、表層をパターン形成するためにフォトレジストを使用できることを除けば、直ぐ前のアプローチに類似している。使用できるフォトレジストの1つの種類は、全てのバイアがウェハ内に形成されても、金属-1層に接続するものだけが初回のメッキのために露出したまま残るように、特定のバイアを選択的に覆うように使用することができる「固体(solid)」フォトレジストである。好適な「固体」フォトレジスト材料としては、限定されない例として、E.I.du Pont de Nemours & Coから市販されているRiston(登録商標、以下同様)ドライフィルムフォトレジスト商品シリーズ、または適切な厚さのシートで入手可能な同等の他のフォトレジストが含まれる。詳細には、Ristonドライフィルムフォトレジスト商品シリーズに関しては、RistonPlateMaster、EtchMaster、TentMaster商品シリーズのフォトレジストを使用できる。Ristonのようなフォトレジスト製品の利点は、それをシートとして表面に配置でき、剛性を有する点である。この剛性とは、後のある時点でバイアを容易に再露出できるように、フォトレジスト製品がバイアを覆うことができるようにパターン形成できることを意味する。代替として、意図しないバイア充填が、数ある原因のいずれについても問題にならない場合、従来の非固体(non‐solid)フォトレジストつまり粘性フォトレジストを使用できる。図9A〜図9Dは、変形アプローチにおける連続手順を示し、デバイス領域904に既にデバイスを有し、本明細書に記載されるようにバイア906、908、910、912が既に形成されているウェハ902の実例部900に施される固体フォトレジストの使用を含んでいる。
固体フォトレジスト905の使用およびパターン形成を通じて、導電性充填材によって金属-1層に接続するバイア906の充填、および金属-1層の形成は、固体フォトレジスト905が他のバイア908、910、912の導電性充填材料608またはフォトレジスト自体による充填を防ぐ一方で、メッキ「表層」により金属-1層が形成されるように、導電性充填材料608でメッキすることにより同時に行われる(図9A)。
メタライズ層のどの部分も後のメタライズ層に接続するバイアを覆わないようにするために、ある程度の設計が必要であることに注目されたい。これが回避できない場合、バイアをメタライゼーションする前に充填し、1つ以上のメタライズ層内で再ルーティング(routing)する必要がある。好都合にも、最初にメタライゼーションが層内で行われる理由のひとつは、再ルーティング(routing)であるため、それは大した問題にはならない。
アプローチに戻ると、最初の「固体」フォトレジスト905層が除去され、新しい「固体」フォトレジスト905層が塗布されて金属-1層および他の層に接続するバイア910、912を保護するとともに、パターン形成されて金属-2層の形成と同時に充填されるバイア908を露出させ、シード層が塗布され、メッキを施してバイアを充填するとともに、メッキ「表層」を金属-2層として使用する(図9B)。
全てのバイアが必要に応じて接続されるまで、一連のメタライズ層(図9C、図9D)のためにこのアプローチが繰り返され、従来のバックエンドプロセスを用いて残りのメタライズ層(すなわち金属-Nまで)を形成できる。特に、現行のバックエンドプロセスは10〜12層以上(すなわちN=10、11、12またはそれ以上)を含むが、このアプローチは好都合にも、最終的に必要なバックエンド層数に関係なく同じにすることができる。
オプションとして、フロントエンドプロセスの完了直後のエッチングおよびバイアの製作に代えて、2つの代替方法のいずれかを用いることができる。一つの代替方法として、フロントエンドプロセスをデバイスの構成要素を付加する段階まで続行し、次いでバイアの作成と充填とを構成要素の作成と同時に行うことができる。例えば、ゲート導体(トランジスタのゲート用)の堆積と同時にバイアをエッチングおよび充填することができる。別の代替方法では、フロントエンドプロセスは上述のように完了できるが、金属-「X」層(Nを完成ICチップの最終的な全層数とし、1<X<Nとする)および次にバイアをその層に達するまでにエッチングし、充填して初めてバックエンドプロセスを完了させることができる。その後、バックエンドプロセスを継続し、オプションとして、金属-N層以前の何層かを追加して完了した後に、このプロセスを繰り返すこともできる。
なお、本明細書におけるアプローチでは、デバイス検査のため中間でバックエンドプロセスを中止することもでき、例えば、単一機能に対して、任意のダイが非機能的であるか、またはウェハ全体が不十分な歩留まりを有する場合、プロセスを中断するか、またはこの中間検査に合格したダイのみプロセスを継続できる。
このように、ここでの記載(図含む)は、説明に役立つ代表的な実施例にすぎないと解されるべきである。読み手の便宜のため、上記記載は、あらゆる可能な実施例のうちの代表的な例に専心したものである。例は、本発明の原理を教授するものである。上記記載は、包括的にあらゆる可能な変形例を列挙しているわけではない。このような代替の実施例は、本発明の特定の部分のためには提示されていないかもしれない、もしくは、さらに不記載の代替の実施例が、(本発明の特定の)部分のためには有用であるかもしれないが、これらの代替の実施例についての権利の放棄とみなされるものではない。当業者は、こうした不記載の実施例の多くが、本発明および他の均等物の原理と同一の原理を包含していることを認識するであろう。