JP2010512645A - プロセスばらつき耐性メモリ設計 - Google Patents
プロセスばらつき耐性メモリ設計 Download PDFInfo
- Publication number
- JP2010512645A JP2010512645A JP2009540407A JP2009540407A JP2010512645A JP 2010512645 A JP2010512645 A JP 2010512645A JP 2009540407 A JP2009540407 A JP 2009540407A JP 2009540407 A JP2009540407 A JP 2009540407A JP 2010512645 A JP2010512645 A JP 2010512645A
- Authority
- JP
- Japan
- Prior art keywords
- distribution
- sense amplifier
- bit line
- tsae
- sae
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Amplifiers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
Abstract
プロセスばらつき耐性メモリを設計するための方法及びシステムが開示される。メモリ回路が機能ブロックに分割される。前記機能ブロックの各々に関して統計的分布が計算される。次に、各ブロックの前記分布が結合されて前記回路の信頼性が検証される。前記信頼性は、前記回路が予め決められた歩留まりを満たす場合に検証される。
【選択図】図1
【選択図】図1
Description
35U.S.C.§119に基づく優先権の主張
本特許出願は、“Process Variation Aware Memory Design Methodology”(プロセスばらつき認識メモリ設計方法)という題名を有し、これの譲受人に対して譲渡され、これによって参照されることによって明示でここに組み入れられている米国仮特許出願番号60/868,900(出願日:2006年12月6日)に対する優先権を主張するものである。
本特許出願は、“Process Variation Aware Memory Design Methodology”(プロセスばらつき認識メモリ設計方法)という題名を有し、これの譲受人に対して譲渡され、これによって参照されることによって明示でここに組み入れられている米国仮特許出願番号60/868,900(出願日:2006年12月6日)に対する優先権を主張するものである。
本発明の実施形態は、半導体設計に関するものである。より具体的には、本発明の実施形態は、メモリ設計方法及びシステムに関するものである。
プロセス技術スケーリングは、複雑な機能を実装することを目的とする数多くの型のコアを含むシステム・オン・チップ(SoC)の実現に役立っている。国際半導体技術ロードマップ(ITRS)によると、メモリはこれらのSoCのますます大きな割合を占めるようになってきており、この傾向は続くことが予想される。SoCには、SRAM、DRAM、及び/又はフラッシュメモリ等の様々なメモリ型が埋め込まれている。SRAMは、標準的なCMOSプロセス技術を用いて簡単に一体化できるため圧倒的な割合を占める埋め込み型メモリとなっている。
プロセス技術スケーリングは、ランダムなドーピング変動、ウェル近接効果(WPE)、及びゲートラインエッジラフネス(LER)に起因してプロセスばらつきを増大させる。プロセスばらつきは、回路特性の有意な変化を引き起こし、全体的な回路の挙動をモデル化するのを困難にする。従って、増大したプロセスばらつきに起因して、100nm未満のプロセスノードにおいて回路性能を推定することがますます重要になりつつある。設計マージンが過度に控えめであることは、複雑さ、設計努力、及びコストを増大させることになる。他方、プロセスばらつきを過小評価することは、性能低下さらには機能不良にさえ至ることになる。
プロセスばらつきは、一般的には、次の2つのカテゴリ、すなわち、ダイ間ばらつき及びダイ内ばらつき、に分類することができる。ダイ間ばらつきに関しては、ダイ内の全トランジスタのプロセスパラメータが1つの方向に同じ量だけ移動される。従来の設計コーナーシミュレーション方法(すなわち、低速、典型的、及び高速)は、このような同時並行した移動を網羅することができる。他方、ダイ内ばらつきは、プロセスパラメータの移動をダイ内の各々のトランジスタごとに異なる方向に変化させ、その結果トランジスタ間におけるプロセスパラメータミスマッチが生じる可能性がある。従って、ダイ内ばらつきの特徴を描写するために統計的シミュレーションを用いることができる。ダイ内ばらつきは、体系的ばらつきと、ランダムばらつきと、を含む。ランダムなドーピング変動に起因するしきい電圧(VT)ミスマッチは、有意なランダムばらつき源である。ナノスケールプロセス技術において極端に小さいMOSFETチャネルエリア内には限られた数のドーパント原子が存在するため、ランダムなドーピング変動は、重大なしきい値ばらつきが発生し、重大なしきい値ばらつきがダイ内ばらつきの有意な一部になる。
しきい電圧ミスマッチは、トランジスタ面積(幅×長さ)の平方根に反比例する。高いアレイ効率を維持することを目的として技術のスケーリングによってセルサイズが縮小されているため、しきい電圧ミスマッチは、メモリ設計における1つの難題になっている。プロセスばらつきに起因するメモリ不具合は、一般的には、1)読み取り安定性不具合、2)書き込み不具合、3)保持(hold)不具合及び4)読み取りアクセス不具合に分類することができる。読み取り安定性不具合及び保持不具合は、メモリセル内でのトランジスタ間のしきい電圧ミスマッチに主に起因するとみなすことができる。書き込み不具合は、セル内でのしきい電圧ミスマッチ及びワード線パルス幅が狭いことが原因で発生する可能性がある。
読み取りアクセス不具合には、平均ビットセル読み取り電流(IAVG)のばらつき、センス増幅器イネーブル時間(tSAE)のばらつき、及びセンス増幅器オフセット電圧(VOS_SA)が関わっている。ここにおいて全体が組み入れられている、S. Mukhopadhyay, et al., “Modeling of Failure Probability and Statistical Design of SRAM Array for Yield Enhancement in Nanoscaled CMOS”(ナノスケーリングされたCMOSにおける歩留まり向上に関するSDRAMアレイの不具合確率及び統計的設計のモデル化)、IEEE Trans. On Computer-Aided Design of Integrated Circuits and Systems、vol.24、no.12、pp.1859-1880、Dec 2005において読み取りアクセス不具合確率が概説されている。提案されるモデルは、固定されたVOS_SAを使用し、従ってVOS_SAの統計的分布を無視している。さらに、tSAEのばらつきが考慮されなかった。tSAE及びVOS_SAの分布は、ここにおいて全体が組み入れられている、R. Heald et al., “Variability in Sub-100nm SRAM Designs”(100nm未満のSDRAM設計における可変性)、IEEE/ACM Int. Con. on Computer Aided Design、pp. 347-352、Nov 2004-12において説明されている。しかしながら、メモリアーキテクチャを最適化するためにIAVG、tSAE及びVOS_SAの統計的分布の結合が用いられていない。
検出マージンを増大させることを目的とした統計的シミュレーションによるセンス増幅器の最適化が、参照されることによって全体がここに組み入れられている、B. Amrutur et al., “A Replica Technique for Word Line and Sense Control in Low-Power SRAMs”(低電力SRAMにおけるワード線及び検出制御に関する複製技法)、IEEE Journal of Solid State Circuits、vol. 33、no.8、pp. 1208-1219、August 1998によって強調されている。センス増幅器に関する高い歩留まりを達成させることを目的とした、センス増幅器数に従ったしきい電圧ミスマッチの適切な標準偏差数字が、S. Lovett et al. による1つの記事, “Yield and Matching Implications for Static RAM Memory Array Sense-Amplifier Design”(静的RAMメモリアレイセンス増幅器設計に関する歩留まり及びマッチングの意味合い)、IEEE Journal of Solid-State Circuits、vol. 35、no.8、pp.1200-1204、Aug 2000 において提案された。しきい電圧の標準偏差を用いた歩留まり推定が、参照されることによって全体がここに組み入れられている、T Pengによる1つの記事、“How much Mismatch Should be Simulated in the High Density SRAM Sense Amplifier Design”(高密度SRAMセンス増幅器設計においてどの程度のミスマッチをシミュレーションすべきか)、IEEE Annual、Int. Reliability Physics Sym.、pp.672-673、Apr 2005において提示された。
メモリ設計におけるプロセスばらつきの個々の側面は既に分析されているが、従来の方法は、プロセスばらつき耐性メモリ設計及びプロセスばらつき耐性メモリ設計に関する設計方法を達成させるために、ビットセル読み取り電流のばらつき、センス増幅器をイネーブルにするビット線追跡経路の遅延ばらつき、及びセンス増幅器オフセット電圧を結合させない。
本発明の典型的実施形態は、ディープサブミクロン技術におけるプロセスばらつきを有するプロセスばらつき耐性メモリ設計に関するシステム及び方法を対象とする。
従って、本発明の一実施形態は、回路を機能ブロックに分割することと、 前記機能ブロックの各々に関する統計的分布を決定することであって、前記統計的分布は、プロセスばらつきパラメータに基づくことと、各ブロックの統計的分布を結合して前記回路の信頼性を検証することであって、前記信頼性は、前記回路が希望される歩留まりを満たす場合に検証されること、とを備えるメモリ設計方法を含むことができる。
本発明の他の実施形態は、プロセスばらつき耐性メモリを設計するための方法であって、回路を機能ブロックに分割することと、 前記機能ブロックの各々に関する統計的分布を決定することであって、前記統計的分布は、プロセスばらつきパラメータに基づくことと、各ブロックの統計的分布を結合して前記回路の信頼性を検証することであって、前記信頼性は、前記回路が希望される歩留まりを満たす場合に検証されること、とを備える方法、を具現化したコンピュータによって読み取り可能な媒体を含むことができる。
本発明の実施形態及び本発明の付随する利点の多くは、以下の発明を実施するための形態を参照しさらに本発明を制限することなしに例示することを唯一の目的として提示された添付図面を併用して理解することによってより完全な理解が容易に可能になるであろう。
静的ランダムアクセスメモリ(SRAM)の読み取り回路のブロック図である。
目標歩留まりを達成させることを目的とするプロセスのシグマとメモリサイズの関係を示したグラフである。
センス増幅器オフセット及びビット線分離分布の固定コーナー分析を示したグラフである。
ビット線分離電圧及びビット線放電時間の平均及び標準偏差を示したグラフである。
センス増幅器入力部における電圧の真の分布と電圧の理想的な分布の関係を示したグラフである。
センス増幅器入力部における電圧の真の分布と電圧の理想的な分布の関係を示したグラフである。
ビット線分離の歪んだガウス当てはめを示したグラフである。
特定の平均放電時間に関するセンス増幅器オフセット電圧と追跡機構設計との間における設計上の妥協を示したグラフである。
センス増幅器オフセットの分布を示したグラフである。
対数目盛上におけるセンス増幅器オフセットの累積分布関数(cdf)を示したグラフである。
センス増幅器オフセットの3シグマポイント及びセンス増幅器入力の4シグマの比較を示したグラフである。
プロセスばらつき耐性メモリを設計するための方法を示した流れ図である。
プロセスばらつき耐性メモリを設計するための方法を示した流れ図である。
本発明の特定の実施形態を対象とする以下の説明及び関連する図面において本発明の側面が開示される。本発明の適用範囲から逸脱することなしに代替実施形態を案出することができる。さらに、本発明の関連する詳細を曖昧にしないことを目的として、本発明のよく知られた要素は詳細には説明されないか又は省略される。
ここにおいて用いられる「典型的な」という表現は、“1つの例、事例、又は実例”を示すことを目的とするものである。ここにおいて“典型的な”実施形態として説明されるいずれの実施形態も、その他の実施形態よりも好ましい又は有利であるとは必ずしも解釈すべきではない。同様に、“実施形態”又は“本発明の実施形態”という表現は、本発明の全実施形態が説明される特徴、利点又は動作モードを含むことを要求するものではない。
さらに、多くの実施形態は、例えば計算装置の要素によって実行される一連の動作に関して説明される。ここにおいて説明される様々な動作は、特定の回路(例えば、特定用途向け集積回路(ASIC))によって、ひとつ以上のプロセッサによって実行されるプログラム命令によって、又は両方の組み合わせによって実行できることが認識されるであろう。さらに、ここにおいて説明されるこれらの一連の動作は、実行された時点でここにおいて説明される機能を関連づけられたプロセッサに行わせる一組の対応するコンピュータ命令を格納しているあらゆる形態のコンピュータによって読み取り可能な記憶媒体内において完全に具現化されているとみなすことができる。従って、本発明の様々な側面は、幾つかの異なる形態で具現化することができ、これらの形態はすべて請求される主題の適用範囲内にあることが企図されている。さらに、ここにおいて説明される実施形態の各々に関して、該実施形態の対応する形態は、ここにおいては、例えば、説明される動作を実行するように“構成された論理”として説明することができる。
メモリ読み取りアクセスに関する希望される歩留まりを達成させるための体系的SRAM設計方法を含む本発明の実施形態がここで説明される。しかしながら、実施形態は、DRAM及びフラッシュメモリ等のその他のメモリ設計に対しても適用可能であることを当業者は明確に理解するであろう。実施形態は、所定の設計の歩留まりを正確に推定するために3つの読み取りアクセス不具合構成要素をひとつに結合する。メモリアーキテクチャ、ビット線追跡機構(tracking scheme)、読み取りアクセス時間、センス増幅器サイズ、及び初期設計段階における歩留まりを最適化するための実施形態を適用することが可能である。
SRAMは、従来は、希望される設計上の性能及び電力上の目標を達成させるための複数のサブアレイ(バンク)含む。各サブアレイは、サブアレイ選択回路等のサブアレイ専用回路以外は同様の構造を有する。サブアレイ内におけるSRAM読み取り動作に関するブロックが図1に示される。ブロック1は、サブアレイイネーブルからワード線イネーブルへの経路102と、ワード線イネーブルからビット線分離への経路104と、を含む。ブロック2は、ビット線追跡機構108を通るサブアレイイネーブルからセンス増幅器イネーブルへの経路106を含む。ブロック3は、センス増幅器110である。読み取り動作に関しては、センス増幅器イネーブル時間(ブロック2)におけるビット線分離(ブロック1)は、センス増幅器オフセット(ブロック3)よりも大きいべきである。以上のように、各ブロックは、SRAM読み取り動作において1つの役割を果たす。
従来は、ワード線イネーブルからビット線分離への経路には2つのトランジスタ(セルのパス及びプルダウントランジスタ112、114)のみが関わっているため、ビット線分離電圧(“ビット線分離とも呼ばれる)はトランジスタばらつきによる影響を非常に受けやすい。センス増幅器は、理論的には完璧に均衡する対称的な回路として設計されているため、プロセスばらつきはセンス増幅器に対しても有害になる可能性がある。100nm未満の技術でのトランジスタミスマッチの発生率が高いことに伴って、回路設計においては入力換算センス増幅器オフセットが重大な問題になってきている。同様に、経路遅延追跡が不確実であることは、性能に対してだけでなくメモリの機能に対しても悪影響を及ぼす可能性がある。
図2は、埋め込み型メモリの異なる容量に関するシグマ信頼性を示す。例えば、1Mb埋め込み型メモリが90%の歩留まりを有するようにするために、1回の読み出し動作は少なくとも5.2シグマ信頼性を有するべきである。図2に示されるように、これは、容量が2Mbに増大された場合は5.33シグマに増大する。図2において、90%、210、95%、220及び99%、230の目標歩留まりに関するシグマとメモリサイズの関係が示される。512Kb、1Mb、2Mb、及び4Mbのメモリサイズに関して個別の点が示される。一般的には、ここにおいて用いられるシグマ信頼性又は信頼性は、設計が希望される又は目標とされる歩留まりを達成させる能力を意味する。
本発明の実施形態は、所定の回路設計に関する歩留まりの高速で正確な推定を提供する統計的シミュレーション方法を含む。100nm未満技術のノードにおいて発生するトランジスタミスマッチ問題を捕捉するために、ダイ間プロセスばらつき及びダイ内プロセスばらつきの両方をモデル化するモンテカルロモデルを用いることができる(例えば、[背景技術]において説明されるS. Mukhopadhyayを参照すること)。単一の最悪点のみに焦点を合わせる従来の方法とは対照的に、結果的に得られたモンテカルロ分布の形状から抽出された情報を利用することによって向上された精度が達成される。従って、本発明の実施形態は、システム全体を複数の小さい回路レベルのブロック(例えば、ビットセル、ビット線追跡経路、及びセンス増幅器)に分割してこれらのブロックに関するモンテカルロシミュレーションを実行することによって高速かつ効率的なシステムレベルの歩留まり推定を提供する。次に、これらのシミュレーションの結果が結合される。例示する目的上、実施形態が従来の固定コーナー(fixed corner)シミュレーション方法と比較される。
従来の固定コーナーシミュレーション方法は、設計の際にダイ間プロセスばらつきに基づく固定設計コーナーモデルを全トランジスタに適用する方法である。さらに、設計目標、例えば性能、セットアップ時間、保持時間、アクティブ及び漏れ電力消費量、等、に従ってVdd及び温度が別個に選択される。例えば、従来は、臨界経路の性能検証にはSSSSコーナー(低NMOS、低PMOS、低温度、低Vdd)が用いられる。SSSSコーナーは、各構成要素に関する最悪の状態を表し、従って、これらの極端な性能上の制約条件に合格した設計がタイミング上の制約に関する仕様を満たしているとみなされる。
しかしながら、固定コーナーシミュレーションは、ダイ内ばらつきを含まないため、該手法は、縮小されたデバイスにおけるミスマッチの有意性に起因して、100nm未満のメモリ設計における信頼できる最悪事態を代表していない。SRAMにおける適切なデータ検知に関しては2つの異なる信号経路が関わっている(例えば、図1を参照)。経路1は、サブアレイイネーブルからビット線放電(ΔVBLのビット線分離を有する)への経路であり、経路2は、サブアレイイネーブルから(tSAEにおいて起動する)センス増幅器イネーブルへの経路である。正確な検出のためにΔVBL MINが要求されると仮定して、tSAEは、
を満たすように慎重に設計される。ダイ内プロセスばらつきを考慮した場合は、経路1が低速で経路2が高速であるときに真の最悪事態が発生する。この歪みは、放電時間を短縮し、最終的には、正確なデータ検出に要するビット線分離を低下させる。このことは、従来の方法における単純設計コーナーシミュレーションでは捕捉できない。
を確実にすることは、読み取り不具合が発生しないようにするための1つの方法であることができる(例えば、図3を参照)。設計マージン310は、単に、高速コーナー320及び低速コーナー330の分離である。しかしながら、トランジスタミスマッチは100nm未満技術のノードにおいて増大するため、この方法は、極端に控えめな設計になり、実際上達成される性能を深刻なレベルで損なう可能性がある。
固定コーナーシミュレーションは、次のような限界を有する。第1に、トランジスタばらつきが有意な要因になる可能性がある100nm未満の設計におけるSRAMの真の最悪時の組み合わせをシミュレーションすることができない。第2に、シグマ信頼性が歩留まり要求だけでなくメモリの容量にも依存する埋め込み型メモリの歩留まり推定には適さない(例えば、図2を参照)。
モンテカルロモデルは、上限及び下限を設定する固定コーナーモデルとは対照的にすべての繰り返しに関するデバイス特性のランダムなばらつきを生成することができる。従って、モンテカルロシミュレーション結果は、回路特性の分布を示す。しかしながら、固定コーナーシミュレーションは、全トランジスタに関して最悪の歪みを想定するため、楽観的な結果又は悲観的な結果のいずれも生成することができる。楽観的な結果は、固定コーナーシミュレーションを用いたSRAM読み取り経路において得られ、その理由は、ビットセル読み取り電流及びビット線追跡経路の両方が1つの方向に歪められてより大きいΔVBLが得られるためである。単純なインバータチェーンに関する固定コーナーシミュレーションでは、インバータ間における遅延分布の平均化の影響を考慮に入れないため悲観的な結果を示す。モンテカルロシミュレーションは、ダイ間ばらつき及びダイ内ばらつきの両方をモデル化することができ、その結果得られる分布は不具合確率の傾向に関してより多くの情報を提供するため強力な手段になることができる。
モンテカルロシミュレーション技法は上記のような利点を有するが、SRAMに適用する際には幾つかの問題が存在する。第1に、モンテカルロシミュレーションの主な欠点は、計算時間が長いことである。これらの計算は、数多くのトランジスタ及びパラメータがシミュレーションに関わっているときに指数的に複雑になる可能性がある。例えば、1Mbの埋め込み型メモリが90%の総歩留まりを有するようにするために5.2のシグマ信頼性が用いられる(例えば、図2を参照)。この値は、0.1ppmの不具合率に相当する。すなわち、1つの不具合を見つけるために1000万回を超える繰り返しを試みることになり、全体的な計算時間が受け入れ不能な長さになる。さらに、複数の回路ブロックが関わっているときにどのような方法で分布を結合させるべきかが不明確である。SRAMにおいては、ビット線分離は、それ自体の分布を有することになり、センス増幅器もオフセット分布を有することになる。
1つの単純な方法は、不具合率が決定されるまでシステム全体のモンテカルロシミュレーションを繰り返し実行し、中間的なノードの分布に関する懸念がないようにすることである。しかしながら、このシステム全体のシミュレーションは、要求される時間及び資源に起因して非実際的である。
本発明の実施形態は、過度の計算の複雑さという負担を被ることなしにモンテカルロシミュレーションを利用することができる。例えば、計算効率を向上させるために、実施形態は、解析された経路を次のブロック、すなわち、(i)ビット線分離ばらつき、(ii)追跡経路遅延(センス増幅器イネーブル時間(tSAE)ばらつき、及び(iii)センス増幅器オフセットばらつき、に分割して各ブロックに別々に焦点を合わせることができる。各ブロックの統計的分布を結合して全体的システムの信頼性を推定することができる。従って、以下の説明では、プロセスばらつき、例えばしきい電圧(VT)ミスマッチ、に起因する読み取りアクセス不具合において関わる可能性がある平均ビットセル読み取り電流(IAVG)のばらつきとその結果生じるΔVBLのばらつき、センス増幅器イネーブル時間(tSAE)のばらつき、及びセンス増幅器オフセット電圧(VOS_SA)について対処する。
ここで、VDDは、電源電圧であり、CBLは、ビット線キャパシタンスであり、αは、キャリア速度飽和インデックス(一般的には1乃至2であり、例えば長チャネルデバイスの場合はα=2、短チャネルデバイスの場合は
であり、tは、ビット線放電時間である。VT分布は、主にランダムドーピング変動に起因し、ガウス分布によって与えられる(例えば、ここにおいて参照されることによって全体が組み入れられている、A. Asenov et al., “Simulation of Intrinsic Parameter Fluctuations in Decananometer and Nanometer-scale MOSFETs”(デカナノメータ及びナノメータ規模のMOSFETにおける固有のパラメータ変動のシミュレーション)、IEEE Trans. On. Electron Devices、vol.50、no.9、Sep 2003)を参照すること)。従って、IAVG及びΔVBLも以下のようにガウス分布によってモデル化することができる。
上記の方程式において、μXは、Xの平均であり、σXは、Xの標準偏差である。従って、μΔVBLは、ビット線分離(ΔVBL)の平均であり、σIAVGは、平均ビットセル読み取り電流(IAVG)の標準偏差である。t及びCBLは、IAVGと独立しているため、以下の方程式が成立する。
これらの一般的には線形の関係は、図4のグラフに示されるシミュレーション結果において容易に観測される。図4において、グラフは、ビット線分離の平均及び標準偏差をビット線放電時間(例えば、tSAE)の関数として示す。さらに、追跡経路は、従来は論理ゲートと追跡ビットセルとを含むため、tSAE分布は、ガウス分布によってモデル化することができる(例えば、ここにおいて参照されることによって全体が組み入れられている、M. Eisele et al., “The Impact of Intra-Die Device Parameter Variations on Path Delays and on the Design for Yield of Low Voltage Digital Circuits”(低電圧デジタル回路の経路遅延及び歩留まり設計に対するダイ内デバイスパラメータばらつきの影響)、IEEE Trans. On Very Large Scale Integration System、Vol.5、No.4、pp.360-368、Dec 1997を参照)。従って、ΔVBL分布は、IAVG及びtSAEの分布を結合することによって入手され、その結果以下の方程式が得られる。
ΔVBL分布を得るために、分布Nt(μtSAE,σ2 tSAE)に当てはまるtSAEに関するランダム値が生成される。各値が、図4から抽出された平均及び標準偏差方程式内に当てはめられてμΔVBL及びσΔVBLが見つけ出される。得られたμΔVBL及びσΔVBLは、NV内に当てはめて単一のランダム値ΔVBLを生成することができる。このプロセスを複数回繰り返して機能ブロック図及びシステムの全体的分布を達成させることができる。
図5Aは、センス増幅器イネーブル時間(tSAE)のガウス分布に関するビット線電圧分布を示すグラフである。図5Aは、ΔVBLが歪んだガウス分布550を形成することを示す。歪みは、第1の分布540を形成するセンス増幅器イネーブル時間(例えば、tSAE1、tSAE2、及びtSAE3)のばらつきの結果生じる。センス増幅器イネーブル時間ばらつきは、ビット線電圧のばらつきに対しても影響を及ぼす(例えば、510、520、及び530)。一般的には、ビット線分離は、読み取り動作中にセンス増幅器イネーブル時間が長くなる(例えば、tSAE3)のに応じて平均及び標準偏差が大きくなることを示す(例えば、530)。その結果得られた分布の結合の結果、ビット線電圧分離ΔVBLの歪んだガウス分布が得られる。ビット線分離(510、520、及び530)及び追跡経路遅延(540)の両方とも、例示目的上ガウスであると仮定される。平均(tSAE)及び標準偏差(tSAE)は、追跡機構遅延の関数である(例えば図4を参照)。従って、センス増幅器における入力電圧(例えば550)は、ビット線分離(例えば、510、520、及び530)の分布及びセンス増幅器イネーブル時間(例えば、540)の分布の両方の関数である。
ワード線がイネーブルにされてビット線が放電を開始した時点で、ビット線分離の平均及び標準偏差の両方が増大する。従って、追跡機構の精度を用いてセンス増幅器550の入力電圧を予測することができる。図5Aは、固定値の代わりに分布であるばらつきセンス増幅器イネーブルtSAEの例を示す。図5Bは、tSAEが(例えば、常にまったく同じ時間に起動される)固定値である理想的なケースを示す。tSAE560が固定値である場合は、tSAE560における分布570ΔVBLは、センス増幅器580の入力電圧に等しく、従って歪んだガウス分布は存在しない。
図6は、ビット線分離(ΔVBL)の歪んだガウス分布と当てはめられたガウス分布の比較を示したグラフである。NtSAE(1ns、100ps)が適用されたときのΔVBL分布及び当てはめられたガウス分布NV(253.4mV、40.9mV)が示される。ΔVBL歪んだガウス分布は、当てはめられたガウス分布の平均値よりも1シグマ小さいポイントである0から1までのシグマポイント610の部分的曲線のみに当てはまる。従って、本発明の実施形態は、傾きが1シグマポイントにおいて極性を変えるため、歪んだガウス曲線の最悪時のテールエンドへの正確で単純な当てはめを提供する。両方のケースにおける当てはめられた面積と全体的な面積の比は2%未満の誤差でマッチするため正規化プロセスは不要である(例えば、表1を参照)。このことは、最悪時のテール領域における当てはめられたガウス分布が妥当であることを確認する。
方程式(4)は、ΔVBL及びtSAEの分布を結合した式である。システムの信頼性をさらに決定するために、本発明の実施形態は、ΔVBL及びセンス増幅器オフセット電圧VOS_SAの分布を結合する。ΔVBL(又はセンス増幅器入力電圧(ΔVBL))及びVOS_SAの結合された分布に関する観測事項は以下のとおりである。
(i)ΔVBL>VOS_SAである場合は、読み取り動作は成功である。
(ii)2つのガウス分布を加えることで、2つの最初の分布からの2つの分散の和に等しい分散を有するガウス分布が生成される。
(iii)各側が“1”又は“0”を読み取る責任を有するためVOS_SAにおける両方のテール(tail)を考慮すべきである。
解析された(例えば、臨界)経路に関してz−σ信頼性が用いられる場合は、x−σをVOS_SAに及びy−σをΔVBLに割り当てることができ、従ってx2+y2=z2である。さらに、ビット線分離が解析された経路における検出マージンよりも大きくなるようにするために、ΔVBLのy−σをVOS_SAのx−σよりも大きくすべきである。例えば、zは、目標歩留まりを達成させるために〜5シグマであり(例えば、図2参照)、従って、1つの解法は、ΔVBLを〜4シグマ、VOS_SAを〜3シグマにすることである。
従って、本発明の実施形態は、プロセスばらつき耐性メモリに関する設計マージンガイドラインを提供することができる。例えば表1を用いて、ビット線追跡機構(tracking scheme)、読み取りアクセス時間、及びセンス増幅器(SA)設計に関する設計マージンガイドラインを確立することができる。図7は、ビット線の平均放電時間が1nsであると仮定した場合に、5シグマ読み取りアクセス不具合を目標としたときのSAと追跡機構設計との間における設計上の妥協例を示すグラフである。所定の追跡機構標準偏差に関して、SAオフセットの3シグマポイントが曲線710の下方にとどまるかぎりにおいては、5シグマ歩留まりを満たしている。例えば720に関して、センス増幅器イネーブル(SAE)信号に関する標準偏差が小さい場合は(例えば、〜75ps)、SAオフセットの3シグマポイントを増大させることができる(例えば、〜100mV)。しかしながら、730に関して、SAE信号に関する標準偏差が大きい場合は(例えば、〜150ps)、SAオフセットの3シグマポイントは低下される(例えば、〜50mV)。
センス増幅器イネーブル(SAE)信号の標準偏差及びSAオフセットの3シグマポイントの両方が小さい場合は、公称放電時間を短くすることができるか、又は異なるアレイアーキテクチャ、例えばビット線におけるセル数の変更、を考慮することができる。いずれの場合においても、新しいシミュレーションを実行し、その結果表1及び図7に関して異なる値が得られることになる。従って、本発明の実施形態は、シミュレーションされるべき様々な設計変更の影響及び見つけるべき最適な設計上の妥協点を考慮する。
センス増幅器は、所定の入力に合格するか又は不具合になる。正確な解答を得る上ではΔVBL>VOS_SAで十分であると仮定される。VOS_SAの分布は、複数の独立して生成された(又は、同等のモンテカルロ法により繰り返された)センス増幅器を使用し、これらのセンス増幅器のうちのどれだけの数が所定の固定された入力に関して不具合であったかを確認することによって得ることができる。例えば、理想的なケースにおいては、ゼロに近い電圧差によって〜50%の不具合率になる。従って、BLとBLb(ΔVBL)との間における電圧差を増大させることで、不具合確率を引き下げることができる。図8は、VOS_SAの分布を示すグラフである。このグラフは、x軸上の入力電圧を、モンテカルロの繰り返しによって生成することができる1000の独立して生成されたセンス増幅器に印加することによって作成することができる。シミュレーションの性質に起因して、結果は累積的に入手される。累積分布関数(cdf)を確率密度関数(pdf)に変換することは複雑ではないが、本発明の実施形態においても必要ない。図9は、詳細がより明確に観測されるように対数目盛上でのVOS_SAの分布を示したグラフである。曲線910は、VOS_SAに関する当てはめられた曲線であり、曲線920は、シミュレーションによる実際値である。
解析された(臨界)経路に関しては5シグマ信頼性が希望されると仮定した場合、VOS_SAには3シグマ、ΔVBLには4シグマを割り当てることができる。これで、αoverall>5シグマ歩留まりを保証するために以下の方程式が真であるべきである。
|“1”(又は“0”)の読み取りのVOS_SAの3シグマポイント|<|入力“1”(又は“0”)に関するΔVBLの4シグマポイント| (6)
大きさを求める理由は、VOS_SAには2つの3シグマポイントが存在し、このうちの1つは負である可能性が非常に高いためである。比較すべきケースが2つ、すなわち“0”を読み取るケース及び“1”を読み取るケース、が存在することに注目すること。理想的には、VOS_SAの平均はゼロであるべきである。従って、いずれのケースを比較するかは問題でないはずである。しかしながら、VOS_SAの平均は正値又は負値のいずれでもあることができ、その結果、一方のケースのほうが大きさがより大きくなる。
大きさを求める理由は、VOS_SAには2つの3シグマポイントが存在し、このうちの1つは負である可能性が非常に高いためである。比較すべきケースが2つ、すなわち“0”を読み取るケース及び“1”を読み取るケース、が存在することに注目すること。理想的には、VOS_SAの平均はゼロであるべきである。従って、いずれのケースを比較するかは問題でないはずである。しかしながら、VOS_SAの平均は正値又は負値のいずれでもあることができ、その結果、一方のケースのほうが大きさがより大きくなる。
図10は、平均放電時間(すなわち、センス増幅器がイネーブルにされるまでの時間(tSAE))が増大するのに応じたVOS_SAの3シグマポイント1040とΔVBLの4シグマポイント(1010、1020及び1030)との間の関係を示したグラフである。標準偏差は1010>1020>1030であり、図10の下降線に関して増大することに注目すること。5シグマ信頼性を満たすためには、4シグマポイント(1010、1020及び1030)は3シグマ値(すなわち、1050)の上方にとどまるべきであり、このことは、当業者によって明確に理解されることになるように、幾つかの方法を通じて達成させることができる。例えば、以下の方法を考慮することができる。
(i)平均放電時間を長くする。
(ii)VOS_SAの標準偏差を小さくする。タイミング上の制約が厳しく放電時間を長くするのが不可能である場合は、VOS_SAの3シグマポイントがΔVBLの4シグマポイントよりも低くなるようにセンス増幅器を再設計する。
(iii)tSAEの標準偏差を小さくできるように追跡機構を修正する。図10は、標準偏差を(1010から1030に)小さくすることが、必要な放電時間を総放電時間のうちの有意な割合だけ短くできることを示す(例えば、1060を参照)。
ビットセルは高いインテグレーションを確保するために最小のトランジスタを使用しさらにセンス増幅器はしきい電圧のミスマッチの影響を受けやすいため、プロセス技術の規模が小さくなるに従い、寸法が小さいほど悪化するプロセスばらつきが、メモリ設計における最も難しい課題の1つになっている。本発明の実施形態は、過度に控えめな回路設計を行うことなしに、メモリ読み取りアクセスに関する希望される歩留まりを達成させるための統計的メモリ設計方法を提供する。読み取りアクセス不具合に寄与する3つの構成要素(ビットセル、追跡機構、及びセンス増幅器)が別々にシミュレーションされ、統計的シミュレーション結果が結合されて全体的読み取りアクセス不具合が推定される。希望される歩留まりが満たされない場合は、本発明によってアクセス時間の増大、より大きいセンス増幅器、及び追跡機構を修正することができ、さらに詳細な修正要求事項を決定して評価することができる。従って、本発明実施形態は、メモリ設計を最適化するために初期の設計段階において大きな柔軟性と適応性を提供する。
本発明の実施形態は、ここにおいて開示される実施形態と関連して説明されるプロセス、一連の動作、機能及び/又はアルゴリズムを実行するための方法を含むことができることを当業者は明確に理解するであろう。例えば、図11は、本発明の実施形態を示す流れ図である。この方法は、最初に回路を機能ブロック1110に分割することができる。例えば、上述されるように、機能ブロックは、ワード線からビット線分離への経路、ビット線追跡経路及び/又はセンス増幅器を含むことができる。機能ブロックの各々に関する分布は、計算することができる1120。例えば、上述されるように、分布は、ビット線分離電圧分布、追跡経路遅延分布及び/又はセンス増幅器オフセット分布を含むことができる。統計的分布は、ダイ間及びダイ内プロセスばらつきを含むプロセスばらつきパラメータに基づくことができる。これで、各ブロックの分布を結合して回路の信頼性を検証することができる1130。ここにおいて説明されるように、回路が希望される歩留まりを満たす場合に回路の信頼性が検証される(例えば、図2及び方程式5を参照)。
図12は、本発明の少なくとも1つの実施形態による機能のより詳細な流れ図である。例えば、ブロック1210において、解析されるべきメモリの読み取り回路を、ワード線からビット線分離への経路と、ビット線追跡経路と、センス増幅器とを含む機能ブロックに分割することができる。これで、ビット線電圧分離1220及びセンス増幅器イネーブル時間(例えば、tSAE)1230の統計的分布を決定することができる。次に、ビット線分離電圧及びセンス増幅器イネーブル時間分布1240に基づいてセンス増幅器入力電圧分布(ΔVBL)を決定することができる。例えば、ビット線分離電圧は、センスイネーブル時間の関数であるガウス分布としてモデル化することができる(例えば、図4及び5A及び方程式4を参照)。ビット線分離電圧及びセンスイネーブル時間の結合された分布の結果、センスイネーブル分布を含む方程式4からのビット線分離電圧(ΔVBL)の分布であるセンス増幅器電圧入力の分布が得られる。
ブロック1250において、センス増幅器オフセットに関する分布を決定することができる。次に、ブロック1260において、センス増幅器入力電圧分布(ΔVBL)をセンス増幅器オフセット電圧(VOS_SA)の分布と結合して回路の信頼性を検証することができる(例えば、方程式5を参照)。上述されるように、センス増幅器オフセット分布(VOS_SA)は、複数のセンス増幅器モデルを生成し、所定の入力電圧に関して不具合になる幾つかの生成されたセンス増幅器を決定することによって決定することができる。当業者によって明確に理解されるように、オフセット分布は、プロセスばらつきパラメータ及びセンス増幅器の実際の設計の関数になる。しかしながら、センス増幅器設計は、解析された所定のメモリ回路に関して同じになるため、分布は、プロセスばらつきの関数になる。
従って、回路設計に対するプロセスばらつきの影響は、各機能ブロックに関してモデル化することができる。各ブロックに関する統計的分布を決定することができ、その分布を結合して所定のプロセスに関する回路設計の全体的信頼性を決定することができる。さらに、本発明の実施形態は、回路設計が希望される歩留まりを満たさない場合に再考すべき修正されたメモリ設計を考慮する。例えば、信頼性が検証されない場合は、機能ブロックのうちの1つの機能ブロックの少なくとも1つの構成要素を修正して新しい回路設計を生成することができる。各々の機能ブロック又は修正されたブロックに関する統計的分布を再計算することができる。これで、各ブロックの再計算された統計的分布を結合して新しい回路設計の信頼性を検証することができる。
さらに、ここにおいて開示される実施形態に関係して説明される様々な例示的論理ブロック、一連の動作、機能及び/又はアルゴリズムは、電子ハードウェアとして、コンピュータソフトウェアとして、又は両方の組合せとして実装できることを当業者は明確に理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に例示するため、上記においては、様々な例示的構成要素が各々の機能の観点で一般的に説明されている。該機能がハードウェアとして又はソフトウェアとして実装されるかは、全体的システムに対する特定の用途上の及び設計上の制約事項に依存する。当業者は、説明されている機能を各々の特定の用途に合わせて様々な形で実装することができるが、これらの実装決定は、本発明の適用範囲からの逸脱を生じさせるものであるとは解釈すべきではない。
ここにおいて開示される実施形態と関係して説明される方法、順序及び/又はアルゴリズムは、ハードウェア内において直接具現化させること、プロセッサによって実行されるソフトウェアモジュール内において具現化させること、又はこれらの2つの組合せにおいて具現化させることができる。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、取り外し可能なディスク、CD−ROM、又は当業において既知であるその他のあらゆる形態の記憶媒体において常駐することができる。1つの典型的な記憶媒体をプロセッサに結合させ、プロセッサが記憶媒体から情報を読み出すようにすること及び記憶媒体に情報を書き込むようにすることができる。代替として、記憶媒体は、プロセッサと一体化させることができる。
従って、本発明の実施形態は、回路を機能ブロックに分割することと、これらの機能ブロックの各々に関する統計的分布を決定することと、各ブロックの統計的分布を結合して回路の信頼性を検証すること、とを含むプロセスばらつき耐性メモリ設計方法を具現化したコンピュータによって読み取り可能な媒体を含むことができる。ここにおいて明示されていないが、本発明の実施形態は、ここにおいて説明されるステップ、一連の動作、機能及び/又はアルゴリズムのうちのいずれかを具現化したコンピュータによって読み取り可能な媒体を含むことができることを当業者は明確に理解するであろう。従って、本発明は、示された例に限定されるものではなく、ここにおいて説明される機能を果たすためのあらゆる手段が本発明の実施形態に含まれる。
上記の開示は、本発明の実施形態例を示す一方で、添付された請求項によって定義される本発明の適用範囲から逸脱せずに様々な変更及び修正をここにおいて行うことができることが注目されるべきである。ここにおいて説明される本発明の実施形態による方法クレームの機能、ステップ及び/又は動作は、特定の順序で実行する必要がない。さらに、本発明の要素は、単数形で説明又は請求することができるが、単数形に限定することが明示されない限り複数形が企図される。
Claims (20)
- メモリを設計するための方法であって、
回路を機能ブロックに分割することと、
前記機能ブロックの各々に関する統計的分布を決定することであって、前記統計的分布は、プロセスばらつきパラメータに基づくことと、
各ブロックの前記統計的分布を結合して前記回路の信頼性を検証することであって、前記信頼性は、前記回路が予め決められた歩留まりを満たす場合に検証されること、とを備える、メモリを設計するための方法。 - 前記プロセスばらつきパラメータは、ダイ間プロセスばらつきパラメータと、ダイ内プロセスばらつきパラメータと、を含む請求項1に記載の方法。
- 前記回路は、前記メモリの読み取り回路である請求項1に記載の方法。
- 前記機能ブロックは、
ワード線からビット線分離への経路、
ビット線追跡経路、又は
センス増幅器のうちの少なくとも1つを備える請求項3に記載の方法。 - 前記機能ブロックのうちの1つの前記統計的分布は、
ビット線分離電圧分布、
追跡経路遅延分布、又は
センス増幅器オフセット分布のうちの少なくとも1つを備える請求項3に記載の方法。 - ビット線分離電圧の統計的分布を決定することと、
センス増幅器イネーブル時間(tSAE)の統計的分布を決定することと、
前記ビット線分離電圧分布及びセンス増幅器イネーブル時間分布に基づいてセンス増幅器入力電圧分布(ΔVBL)を決定すること、とをさらに備える請求項1に記載の方法。 - 前記センス増幅器イネーブル時間分布は、ガウス分布としてモデル化される請求項6に記載の方法。
- 前記センス増幅器イネーブル時間分布は、分布Nt(μtSAE,σ2 tSAE)に当てはまるセンス増幅器イネーブル時間(tSAE)に関するランダム値を生成することによって決定され、μtSAEはtSAEの平均値であり、σtSAEはtSAEの標準偏差である請求項7に記載の方法。
- 前記センス増幅器入力電圧分布(ΔVBL)は、以下のように決定され、
ΔVBL〜NV[μΔVBL{Nt(μtSAE, σ2 tSAE)},σ2 ΔVBL{Nt(μtSAE, σ2 tSAE)}]
ここで、μΔVBLは、ビット線分離電圧の平均であり、σΔVBLは、ビット線分離電圧の標準偏差であり、μΔVBL及びσΔVBLはtSAEの関数として変動する請求項8に記載の方法。 - 前記センス増幅器入力電圧分布及びセンス増幅器オフセット電圧(VOS_SA)の分布を結合することをさらに備える請求項6に記載の方法。
- 前記センス増幅器オフセット分布(VOS_SA)は、
複数のセンス増幅器モデルを生成し、
所定の入力電圧に関して不具合である幾つかの生成されたセンス増幅器を決定することによって決定される請求項10に記載の方法。 - 前記複数のセンス増幅器モデルは、前記プロセスばらつきパラメータを用いてモンテカルロ繰り返しによって生成される請求項11に記載の方法。
- 前記信頼性が検証されない場合は、少なくとも1つの機能ブロックの少なくとも1つの構成要素を修正して新しい回路設計を生成することと、
前記少なくとも1つの修正された機能ブロックに関する統計的分布を再計算することと、
各ブロックの前記統計的分布を結合して前記新しい回路設計の信頼性を検証することであって、前記信頼性は、前記新しい回路設計が予め決められた歩留まりを満たす場合に検証されること、とをさらに備える請求項1に記載の方法。 - 前記メモリは、静的ランダムアクセスメモリ(SRAM)メモリである請求項1に記載の方法。
- プロセスばらつき耐性メモリを設計するための方法を具現化したコンピュータによって読み取り可能な媒体であって、
前記方法は、
回路を機能ブロックに分割することと、
前記機能ブロックの各々に関する統計的分布を決定することであって、前記統計的分布は、プロセスばらつきパラメータに基づくことと、
各ブロックの前記統計的分布を結合して前記回路の信頼性を検証することであって、前記信頼性は、前記回路が予め決められた歩留まりを満たす場合に検証されること、とを備える、コンピュータによって読み取り可能な媒体。 - 前記具現化された方法は、
ビット線分離電圧の統計的分布を決定することと、
センス増幅器イネーブル時間(tSAE)の統計的分布を決定することと、
前記ビット線分離電圧分布及びセンス増幅器イネーブル時間分布に基づいてセンス増幅器入力電圧分布(ΔVBL)を決定すること、とをさらに備える請求項15に記載のコンピュータによって読み取り可能な媒体。 - 前記センス増幅器イネーブル時間分布は、分布Nt(μtSAE,σ2 tSAE)に当てはまるセンス増幅器イネーブル時間に関するランダム値を生成することによって決定され、μtSAEはtSAEの平均値であり、σ2 tSAEはtSAEの標準偏差である請求項16に記載のコンピュータによって読み取り可能な媒体。
- 前記センス増幅器入力電圧分布(ΔVBL)は、以下として決定され、
ΔVBL〜NV[μΔVBL{Nt(μtSAE, σ2 tSAE)}, σ2 ΔVBL{Nt(μtSAE, σ2tSAE)}]
ここで、μΔVBLは前記ビット線分離電圧の平均であり、σΔVBLはビット線分離電圧の標準偏差であり、μΔVBL及びσΔVBLは、tSAEの関数として変動する請求項17に記載のコンピュータによって読み取り可能な媒体。 - 前記具現化された方法は、
前記センス増幅器入力電圧分布及びセンス増幅器オフセット電圧の分布(VOS_SA)を結合することをさらに備える請求項16に記載のコンピュータによって読み取り可能な媒体。 - 前記センス増幅器オフセット分布(VOS_SA)は、
複数のセンス増幅器モデルを生成し、
所定の入力電圧に関して不具合である幾つかの生成されたセンス増幅器を決定することによって決定される請求項19に記載のコンピュータによって読み取り可能な媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86890006P | 2006-12-06 | 2006-12-06 | |
US11/873,638 US7979832B2 (en) | 2006-12-06 | 2007-10-17 | Process variation tolerant memory design |
PCT/US2007/086249 WO2008070611A1 (en) | 2006-12-06 | 2007-12-03 | Process variation tolerant memory design |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010512645A true JP2010512645A (ja) | 2010-04-22 |
Family
ID=39272156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009540407A Pending JP2010512645A (ja) | 2006-12-06 | 2007-12-03 | プロセスばらつき耐性メモリ設計 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7979832B2 (ja) |
EP (1) | EP2097843A1 (ja) |
JP (1) | JP2010512645A (ja) |
KR (1) | KR20090097180A (ja) |
WO (1) | WO2008070611A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060392A (ja) * | 2009-09-11 | 2011-03-24 | Nec Corp | 半導体記憶装置の試験方法 |
JP2015121981A (ja) * | 2013-12-24 | 2015-07-02 | 富士通株式会社 | 検証支援プログラム、および検証支援方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8275584B2 (en) * | 2006-12-12 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Unified model for process variations in integrated circuits |
KR101044348B1 (ko) | 2009-02-20 | 2011-06-29 | 한양대학교 산학협력단 | 변동 계수에 의한 공정 관리 방법 및 장치 |
US8271931B2 (en) * | 2009-10-20 | 2012-09-18 | Synopsys, Inc. | Integrated circuit optimization modeling technology |
US8423329B2 (en) * | 2010-01-21 | 2013-04-16 | Qualcomm Incorporated | System and method of adjusting a resistance-based memory circuit parameter |
US8296698B2 (en) | 2010-02-25 | 2012-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-speed SRAM |
JP5509952B2 (ja) * | 2010-03-16 | 2014-06-04 | 富士通セミコンダクター株式会社 | シミュレーション方法、シミュレーション装置、プログラム、及び記憶媒体 |
JP5418409B2 (ja) * | 2010-06-01 | 2014-02-19 | 富士通株式会社 | モデル式生成方法、装置及びプログラム |
US20120046929A1 (en) | 2010-08-20 | 2012-02-23 | International Business Machines Corporation | Statistical Design with Importance Sampling Reuse |
US8352895B2 (en) * | 2010-12-21 | 2013-01-08 | Globalfoundries Inc. | Model library implementation and methodology for worst case performance modeling for SRAM cells |
US9235675B2 (en) * | 2011-04-01 | 2016-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multidimensional monte-carlo simulation for yield prediction |
KR101385109B1 (ko) * | 2012-01-20 | 2014-04-16 | 연세대학교 산학협력단 | 정적 램의 수율 추정 방법 및 정적 램의 수율 추정 장치 |
WO2013109003A1 (ko) * | 2012-01-20 | 2013-07-25 | 연세대학교 산학협력단 | 정적 램의 수율 추정 방법 및 정적 램의 수율 추정 장치 |
US20140032201A1 (en) * | 2012-07-26 | 2014-01-30 | Edward M. McCombs | Method for optimizing sense amplifier timing |
US9093126B2 (en) * | 2012-07-31 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit |
US8848414B2 (en) | 2012-10-22 | 2014-09-30 | International Business Machines Corporation | Memory system incorporating a circuit to generate a delay signal and an associated method of operating a memory system |
JP2014134498A (ja) * | 2013-01-11 | 2014-07-24 | Advantest Corp | 検出装置、ウエハおよび電子デバイス |
US8832619B2 (en) * | 2013-01-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Analytical model for predicting current mismatch in metal oxide semiconductor arrays |
US8806418B1 (en) * | 2013-06-19 | 2014-08-12 | Freescale Semiconductor, Inc. | Scaled sigma sampling |
CN111539165B (zh) * | 2020-03-24 | 2023-08-18 | 电子科技大学 | 一种基于成品率负载牵引***的芯片设计方法及*** |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03292697A (ja) * | 1990-04-10 | 1991-12-24 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2003316849A (ja) * | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 半導体集積回路の設計方法及び半導体集積回路の製造方法 |
JP2004086682A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 機能ブロック設計方法および機能ブロック設計装置 |
JP2004252831A (ja) * | 2003-02-21 | 2004-09-09 | Matsushita Electric Ind Co Ltd | Lsiの統計的遅延シミュレーション装置及びそのシミュレーション方法 |
JP2005038510A (ja) * | 2003-07-15 | 2005-02-10 | Sony Corp | 半導体集積回路、回路設計装置および方法、記録媒体、並びにプログラム |
JP2005191301A (ja) * | 2003-12-25 | 2005-07-14 | Matsushita Electric Ind Co Ltd | モデルパラメータ抽出方法、回路シミュレーションシステム |
JP2006186150A (ja) * | 2004-12-28 | 2006-07-13 | Hitachi Ltd | 半導体記憶装置の製造方法及び半導体設計装置 |
US20060203581A1 (en) * | 2005-03-10 | 2006-09-14 | Joshi Rajiv V | Efficient method and computer program for modeling and improving static memory performance across process variations and environmental conditions |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2679500B2 (ja) * | 1990-12-17 | 1997-11-19 | モトローラ・インコーポレイテッド | 総合的なシステム歩留りを計算するための方法 |
CA2340804A1 (en) * | 2001-03-14 | 2002-09-14 | Atmos Corporation | Sram emulator |
US7474999B2 (en) * | 2002-12-23 | 2009-01-06 | Cadence Design Systems, Inc. | Method for accounting for process variation in the design of integrated circuits |
US7669150B2 (en) * | 2004-10-29 | 2010-02-23 | Xigmix, Inc. | Statistical optimization and design method for analog and digital circuits |
US8050901B2 (en) * | 2006-09-14 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Prediction and control of NBTI of integrated circuits |
US7505345B2 (en) * | 2006-11-03 | 2009-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for an SRAM with two phase word line pulse |
US7673195B2 (en) * | 2007-10-03 | 2010-03-02 | International Business Machines Corporation | Circuits and methods for characterizing device variation in electronic memory circuits |
-
2007
- 2007-10-17 US US11/873,638 patent/US7979832B2/en not_active Expired - Fee Related
- 2007-12-03 JP JP2009540407A patent/JP2010512645A/ja active Pending
- 2007-12-03 KR KR1020097014053A patent/KR20090097180A/ko active IP Right Grant
- 2007-12-03 WO PCT/US2007/086249 patent/WO2008070611A1/en active Application Filing
- 2007-12-03 EP EP07865091A patent/EP2097843A1/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03292697A (ja) * | 1990-04-10 | 1991-12-24 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2003316849A (ja) * | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 半導体集積回路の設計方法及び半導体集積回路の製造方法 |
JP2004086682A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 機能ブロック設計方法および機能ブロック設計装置 |
JP2004252831A (ja) * | 2003-02-21 | 2004-09-09 | Matsushita Electric Ind Co Ltd | Lsiの統計的遅延シミュレーション装置及びそのシミュレーション方法 |
JP2005038510A (ja) * | 2003-07-15 | 2005-02-10 | Sony Corp | 半導体集積回路、回路設計装置および方法、記録媒体、並びにプログラム |
JP2005191301A (ja) * | 2003-12-25 | 2005-07-14 | Matsushita Electric Ind Co Ltd | モデルパラメータ抽出方法、回路シミュレーションシステム |
JP2006186150A (ja) * | 2004-12-28 | 2006-07-13 | Hitachi Ltd | 半導体記憶装置の製造方法及び半導体設計装置 |
US20060203581A1 (en) * | 2005-03-10 | 2006-09-14 | Joshi Rajiv V | Efficient method and computer program for modeling and improving static memory performance across process variations and environmental conditions |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060392A (ja) * | 2009-09-11 | 2011-03-24 | Nec Corp | 半導体記憶装置の試験方法 |
JP2015121981A (ja) * | 2013-12-24 | 2015-07-02 | 富士通株式会社 | 検証支援プログラム、および検証支援方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080141190A1 (en) | 2008-06-12 |
WO2008070611A1 (en) | 2008-06-12 |
US7979832B2 (en) | 2011-07-12 |
EP2097843A1 (en) | 2009-09-09 |
KR20090097180A (ko) | 2009-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010512645A (ja) | プロセスばらつき耐性メモリ設計 | |
Agarwal et al. | Statistical analysis of SRAM cell stability | |
Agarwal et al. | The impact of random device variation on SRAM cell stability in sub-90-nm CMOS technologies | |
Samandari-Rad et al. | Confronting the variability issues affecting the performance of next-generation SRAM design to optimize and predict the speed and yield | |
Singhee et al. | Extreme statistics in nanoscale memory design | |
Kraak et al. | Parametric and functional degradation analysis of complete 14-nm FinFET SRAM | |
Abu-Rahma et al. | A methodology for statistical estimation of read access yield in SRAMs | |
Vatajelu et al. | Parametric failure analysis of embedded SRAMs using fast & accurate dynamic analysis | |
Samandari-Rad et al. | VAR-TX: A variability-aware SRAM model for predicting the optimum architecture to achieve minimum access-time for yield enhancement in nano-scaled CMOS | |
Mamikonyan et al. | IR drop estimation and optimization on DRAM memory using machine learning algorithms | |
Amrouch et al. | Design close to the edge for advanced technology using machine learning and brain-inspired algorithms | |
Chen et al. | Efficient testing of SRAM with optimized march sequences and a novel DFT technique for emerging failures due to process variations | |
Guan et al. | Incorporating process variations into SRAM electromigration reliability assessment using atomic flux divergence | |
Gupta et al. | Dynamic write V MIN and Yield estimation for nanoscale SRAMs | |
Ganapathy et al. | Informer: An integrated framework for early-stage memory robustness analysis | |
Alias et al. | ASIC implementation and optimization of 16 Bit SDRAM memory controller | |
Zuber et al. | Statistical SRAM analysis for yield enhancement | |
Ashraf et al. | Extending modular redundancy to NTV: Costs and limits of resiliency at reduced supply voltage | |
Kim et al. | SRAM on-chip monitoring methodology for high yield and energy efficient memory operation at near threshold voltage | |
Camargo et al. | Impact of RDF and RTS on the performance of SRAM cells | |
Ganapathy et al. | Effectiveness of hybrid recovery techniques on parametric failures | |
US20140032201A1 (en) | Method for optimizing sense amplifier timing | |
Kang et al. | Architecture-aware analytical yield model for read access in static random access memory | |
Boley et al. | Virtual Prototyper (ViPro): An SRAM Design Tool for Yield Constrained Optimization | |
Rana et al. | Statistical analysis and comparison of 2T and 3T1D e-DRAM minimum energy operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120911 |