JP2010511182A - アクティブマトリクス発光ディスプレイ装置及びその駆動方法 - Google Patents

Abstract

アクティブマトリクスディスプレイ装置は表示画素の配列を有する。各画素は、電流駆動される発光表示素子（２）と、表示素子に電流を流す駆動トランジスタ（２２）と、駆動トランジスタをアドレッシングするために使用される電圧を蓄える蓄積キャパシタ（２４）と、画素アドレッシングの間にデータライン（６）からのデータをその画素へ結合するアドレッシングトランジスタ（１６）とを有する。アドレッシングトランジスタ（１６）はフォトトランジスタを有し、データライン（６）はフォトトランジスタの外部モニタリングに使用される。この装置は、光フィードバック素子として画素ドレッシングトランジスタ（１６）を使用する。このアドレッシングトランジスタは、アクティブマトリクスアドレッシング方式の基本要件であり、フィードバック素子としてのその使用は、光フィードバック機能を実施するための如何なる追加の画素複雑性も回避することができる。

Description

本発明は、アクティブマトリクスディスプレイ装置、具体的には、それだけではないが、各画素に付随して薄膜スイッチングトランジスタを有するアクティブマトリクスエレクトロルミネセントディスプレイ装置に関する。

エレクトロルミネセント発光表示素子を用いるマトリクスディスプレイ装置が良く知られる。その表示素子は、例えばポリマー材料を用いる有機薄膜エレクトロルミネセント素子、又は従来のIII−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有しうる。有機エレクトロルミネセント材料、特にポリマー材料における最近の発展は、特にビデオディスプレイ装置に使用されるべきそれらの能力を実証している。通常、これらの材料は、一対の電極の間に挟まれた半導体共役高分子の１又はそれ以上の層を有する。一対の電極の一方は透明であり、他方は空孔又は電子を高分子層に入れるのに適した材料から成る。

ポリマー材料は、ＣＶＤ処理、又は、簡単に、水溶性共役高分子の溶液を用いるスピンコーティング技術によって製造可能である。また、インクジェット印刷が使用されても良い。有機エレクトロルミネセント材料は、それらが表示機能及びスイッチング機能の両方を提供する能力を有するように、ダイオードのようなＩ−Ｖ特性を示すよう配置され得、従って、パッシブ型ディスプレイにおいて使用され得る。代替的に、これらの材料は、各画素が表示素子と、表示素子を通る電流を制御するスイッチングデバイスとを有するアクティブマトリクスディスプレイ装置に使用されてよい。

このようなディスプレイ装置は、電流によってアドレス指定される表示素子を有する。これにより、従来のアナログ駆動方式は、表示素子へ制御可能な電流を供給することを要する。画素構造の一部として電流源トランジスタを設けることが知られる。この電流源トランジスタへ供給されるゲート電圧は、表示素子を通る電流を決める。蓄積キャパシタは、アドレッシング相の後にゲート電圧を保持する。

図１は、アクティブマトリクスアドレス指定型エレクトロルミネセントディスプレイ装置のレイアウトを示す。ディスプレイ装置は、規則正しく間隔を空けられている画素の行及び列のマトリクス配列を有するパネルを有する。画素は、ブロック１によって表わされ、付随するスイッチング手段と共にエレクトロルミネセント表示素子２を有し、行（選択）アドレス導電体４及び列（データ）アドレス導電体６の交差する組の間の共通部分に置かれている。簡単のため、数個の画素しか図には示されていない。実際には、画素の数百の行及び列が存在しうる。画素１は、行走査ドライバ回路８及び列データドライバ回路９を含む周辺の駆動回路によって、行及び列のアドレス導電体の組を介してアドレス指定される。これらのドライバ回路は、導電体の夫々の組の終端に接続されている。

エレクトロルミネセント表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機エレクトロルミネセント材料の１又はそれ以上のアクティブ層が挟まれている一対の電極を有する有機発光ダイオードを有する。配列の表示素子は、関連するアクティブマトリクス回路と共に、絶縁支持材の一方の側に載せられている。表示素子のカソード又はアノードのいずれか一方は、透明な導電材料から形成されている。支持材は、例えばガラスのような透明な物質から作られ、基板に最も近い表示素子２の電極は、例えばＩＴＯのような透明な導電材料から成ってよい。これにより、エレクトロルミネセント層より発せられる光は、支持材の他の側において観測者に対して可視的であるように、これらの電極及び支持材を通って伝えられる。通常、有機エレクトロルミネセント材料層の厚さは１００ナノメートル（ｎｍ）から２００ｎｍの間である。素子２に使用され得る適切な有機エレクトロルミネセント材料の典型的な例は知られており、欧州特許出願公開第０７１７４４６（Ａ）号明細書（特許文献１）に記載されている。国際公開第９６／３６９５９号パンフレット（特許文献２）に記載される共役ポリマー材料も使用され得る。

最も基本的な画素回路はアドレストランジスタを有する。アドレストランジスタは、行導電体にある行アドレスパルスによってオンされる。アドレストランジスタがオンされるとき、列導電体での電圧は、駆動トランジスタ及び蓄積キャパシタの形をとる電流源を駆動するために使用される。

ポリシリコンに基づく画素回路では、トランジスタのチャネルでのポリシリコン粒子の統計的分布に起因して、トランジスタの閾値電圧のばらつきが起こる。しかし、ポリシリコントランジスタは、電流及び電圧ストレス下で極めて安定している。これにより、閾値電圧は実質的に一定である。

閾値電圧のばらつきは、少なくとも基板上の短い範囲にわたって、アモルファスシリコントランジスタでは小さいが、閾値電圧は電圧ストレスに極めて敏感である。駆動トランジスタに必要とされる閾値を上回る高い電圧の印加は、閾値電圧の大きな変化を引き起こす。かかる変化は、表示される画像の情報内容に依存する。従って、いつもオンであるアモルファスシリコントランジスタの閾値電圧には、そうでないものと比較して、大きな差がある。このような差異エージングは、アモルファスシリコントランジスタを有して駆動されるＬＥＤディスプレイでは深刻な問題である。

トランジスタ特性のばらつきに加えて、ＬＥＤ自体での差異エージングも存在する。これは、電流ストレス後の発光材料の効率低下に起因する。ほとんどの場合、ＬＥＤを通される電流及び電荷が多くなればなるほど、効率はますます低くなる。

（電圧によりアドレッシングされる画素よりむしろ）電流によりアドレッシングされる画素は、基板にわたるトランジスタのばらつきの影響を低減又は除去することができることが認識されている。例えば、電流アドレッシング方式の画素は、所望の画素駆動電流が流されるサンプリングトランジスタでのゲート−ソース電圧をサンプリングするために電流ミラーを使用することができる。サンプリングされたゲート−ソース電圧は、駆動トランジスタをアドレッシングするために使用される。このことは、サンプリングトランジスタ及び駆動トランジスタが基板上で互いに隣接しており、より正確に互いに整合することができる場合に、デバイスの均一性の問題を部分的に軽減する。他の電流サンプリング回路は、サンプリング及び駆動のために同じトランジスタを使用する。これにより、トランジスタ整合は不要となる。しかし、追加のトランジスタ及びアドレスラインは必要とされる。しかし、ドライバ回路がより複雑であることから、電流アドレッシングは好ましくない。

また、ＬＥＤ材料及び画素回路部品のエージングを補償する電圧アドレッシング方式の画素回路が提案されている。例えば、様々な画素回路が提案されており、そのような回路において、画素は光感知素子を有する。かかる素子は、表示素子の光出力に応答性を有し、光出力に応答して蓄積キャパシタに蓄えられている電荷を放出するよう作動し、アドレス期間の間、ディスプレイの総合的な光出力を制御する。

図２は、このような目的のための画素レイアウトの一例を示す。夫々の画素１は、ＥＬ表示素子２及び付随するドライバ回路を有する。ドライバ回路は、行導電体４にある行アドレスパルスによりオンされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンされるとき、列導電体６での電圧は、残りの画素へ伝わることができる。具体的には、アドレストランジスタ１６は、列導電体電圧を電流源２０へ供給する。電流源２０は、駆動トランジスタ２２及び蓄積キャパシタ２４を有する。列電圧は駆動トランジスタ２２のゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積コンデンサ２４によってこの電圧に保たれる。

フォトダイオード２７は、キャパシタ２４に蓄えられているゲート電圧を放電する。ＥＬ表示素子２は、駆動トランジスタ２２のゲート電圧が閾値電圧に達するとき、もはや発光しない。次いで、蓄積キャパシタ２４は放電を停止する。電荷がフォトダイオード２７から放出される割合は表示素子出力の関数である。これより、フォトダイオード２７は光検知フィードバックデバイスとして機能する。明らかなように、総合的な光出力は、フォトダイオード２７の影響を考慮に入れて、以下の式：
Ｌ_Ｔ＝Ｃ_Ｓ（Ｖ（０）−Ｖ_Ｔ）／η_ＰＤ ［１］
によって与えられる。

この式において、η_ＰＤはフォトダイオードの効率であり、ディスプレイ全体にわたって極めて均一である。Ｃ_Ｓは蓄積容量であり、Ｖ（０）は駆動トランジスタの最初のゲート−ソース間電圧であり、Ｖ_Ｔは駆動トランジスタの閾値電圧である。従って、光出力は、ＥＬ表示素子の効率とは無関係であり、それによってエージング補償を提供する。しかし、Ｖ_Ｔはディスプレイ全体にわたって変化するので、ディスプレイは不均一性を示すことがある。

この回路に対するより複雑な変形が行われ得る。例えば、駆動トランジスタは、表示素子から一定の光出力を供給するよう制御され得る。国際公開第０４／０８４１６８号パンフレット（特許文献３）を参照されたし。次いで、エージング補償のための光フィードバックは、放電トランジスタの動作（特にターンオン）のタイミングを変更するために使用される。このとき、放電トランジスタは、速やかに駆動トランジスタをオフするよう動作する。これは、“スナップオフ（snap-off）”光フィードバックシステムとして考えることができる。放電トランジスタの動作のタイミングは、また、画素へ印加されるべきデータ電圧に依存しうる。このように、平均光出力は、光出力に応答してもっとゆっくりと駆動トランジスタをオフする方式よりも高くなる。その結果、表示素子は、より効率的に動作することができる。このような方式は、また、駆動トランジスタの閾値のばらつきを補償することができる。

このような変形は補償の精度を改善する一方で、それらは、また、画素設計を補償する。画素設計は、例えば、携帯可能な製品で見られるような小さな画面のための画素等、小さい画素に関する問題である。

欧州特許出願公開第０７１７４４６（Ａ）号明細書 国際公開第９６／３６９５９号パンフレット 国際公開第０４／０８４１６８号パンフレット

従って、部品エージングを補償する能力を依然として提供しながら画素設計を簡単化する必要性がある。このような要望が認識されており、画素回路内の部品のエージングを補償するための他の提案されている方法は、光出力の外部検知を提供することである。これは、センサを各画素に組み込むことによって達成され得る。これにより、画素は、駆動部分及び別個のセンサ部分を有する。かかるセンサ部分は、外部のモニタリングラインへ接続する。センサ部分は、例えば、光センサ及びキャパシタを有することができ、光出力によりキャパシタに電荷を蓄える。次いで、モニタリング機能は、キャパシタの状態をリセットするために必要とされる電荷フローを測定することができる。これは、画素複雑性の幾らかを取り除き、それを外部のモニタリング回路に移す。しかし、依然として、各画素の複雑性の増大がある。

本発明に従って、表示画素の配列を有し、各画素は：
電流駆動される発光表示素子；
前記表示素子に電流を流す駆動トランジスタ；
前記駆動トランジスタをアドレッシングするために使用される電圧を蓄える蓄積キャパシタ；及び
画素アドレッシングの間にデータラインからのデータを当該画素へ結合するアドレッシングトランジスタ；
を有し、
前記アドレッシングトランジスタはフォトトランジスタを有し、
前記データラインは前記フォトトランジスタのモニタリングに使用される、アクティブマトリクスディスプレイ装置が提供される。

このような装置設計は、光フィードバック素子として画素アドレッシングトランジスタを使用する。このアドレッシングトランジスタはアクティブマトリクスアドレッシング方式の基本要件であり、従って、フィードバック素子としてのその使用は、光フィードバック機能を実施するための如何なる付加的な画素複雑性も回避することができる。このようなモニタリングは、試験プロシージャであると考えられ得、データの補償（すなわち、調整）が通常使用の間に画素へ適用されることを可能にする。これは、画素配列外部の回路によって実行され得る。

前記駆動トランジスタは、前記発光表示素子のアノードへ接続されるソースと、電源ラインへ接続されるドレインとを有するｎ形トランジスタを有し、前記蓄積キャパシタは、前記駆動トランジスタのゲートと前記ソースとの間に接続される。これは、回路を、アモルファスシリコンを用いる実施に適したものとする。

この場合に、各画素は、前記駆動トランジスタに並列に接続され且つ前記アドレッシングトランジスタとして同じ制御ラインによって制御される短絡トランジスタを更に有してよい。これは、前記表示素子のアノードが画素アドレッシングの間既知の電圧に保持されることを可能にする。これにより、正確なゲート−ソース電圧が画素蓄積キャパシタ上にロードされ得る。

前記駆動トランジスタは、前記発光表示素子のアノードへ接続されるドレインと、電源ラインへ接続されるソースとを有するｐ形トランジスタを有し、前記蓄積キャパシタは、前記駆動トランジスタのゲートと前記ソースとの間に接続される。これは、回路を、多結晶シリコン又は他の技術を用いる実施に適したものとする。

電荷測定配置が、前記フォトトランジスタと関連する電荷を測定するために設けられ得る。これは、試験サイクルの終わりに実行されてよい。代替的に、電流測定配置が、試験中にフォトトランジスタ電流を測定するために使用されてよい。

前記フォトトランジスタが、該フォトトランジスタによって一部を形成される当該画素の光出力を測定するために設けられてよい。なお、画素のフォトトランジスタは、その画素の発光表示素子の光出力から実質的に遮蔽されてよい。この場合に、前記フォトトランジスタは、他の画素からの光出力をモニタリングするために使用される。これは、前記フォトトランジスタが画素開口の外側にあることを可能にする。これにより、前記フォトトランジスタは、画素開口を費やす必要がない。複数の画素のフォトトランジスタは、試験下の画素の光出力をモニタリングするために使用され得、前記複数の画素は、前記試験下の画素の周囲で輪を形成する。

望ましくは、前記電流駆動される発光表示素子は、エレクトロルミネセント発光ダイオードデバイスを有する。当該ディスプレイ装置は、特に、携帯型の電池駆動式装置での使用に適する。

本発明は、また、表示画素の配列を有し、各画素が、電流駆動される発光表示素子と、前記表示素子に電流を流す駆動トランジスタと、該駆動トランジスタをアドレッシングするために使用される電圧を蓄える蓄積キャパシタとを有するアクティブマトリクスディスプレイ装置を駆動する方法であって：
前記画素をデータラインへ結合する画素アドレッシングトランジスタを用いて試験される１又は複数の画素の蓄積キャパシタに画素駆動レベルを蓄える工程；
試験プロシージャの間、試験下の１又は複数の画素の表示素子をオンし、該試験下の１又は複数の画素の光出力が選択されている１又は複数の画素のアドレッシングトランジスタを照射して、前記選択されている１又は複数の画素のアドレッシングトランジスタを通る電荷フローを生じさせる工程；
前記試験下の１又は複数の画素の照射レベルを決定するよう前記データラインを用いて前記電荷フローをモニタリングする工程；及び
前記試験下の１又は複数の画素のその後のアドレッシングでの使用のために画素補正情報を得る工程；
を有する方法を提供する。

この方法は、画素データを画素蓄積キャパシタに蓄え且つ光フィードバック機能を実施するためにアドレッシングトランジスタを有する。これは、画素複雑性を低減する。

画素のアドレッシングトランジスタは、その画素の出力のための光センサとして使用され得る。この場合に、前記電荷フローをモニタリングする工程は、前記試験下の画素の蓄積キャパシタにある電荷を測定する工程を有することができる。次いで、望ましくは、前記選択されている１又は複数の画素の蓄積キャパシタに画素駆動レベルを蓄える工程は、全ての画素に画素駆動レベルを蓄える工程を有し、前記試験下の画素の表示素子をオンする工程は、全ての画素の表示素子をオンする工程を有する。このようにして、試験は、全ての画素について並行して行われる。次いで、前記蓄積キャパシタにある電荷を測定する工程は、全ての蓄積キャパシタに蓄積されている電荷を順に測定する工程を有する。

代替配置で、画素のフォトトランジスタは、その画素の発光表示素子の光出力から実質的に遮蔽され、他の画素からの光出力をモニタリングするために使用される。この場合に、複数の画素のアドレッシングトランジスタは、試験下の異なる画素の画素出力のための光センサとして使用される。これは、前記アドレッシングトランジスタが画素開口の外側にあることを可能にする。次いで、照射は、当該ディスプレイの基板内の全体の内部反射による。前記電荷フローをモニタリングする工程は、先と同じく、前記選択されている複数の画素の蓄積キャパシタにある電荷を測定する工程を有することができる。

代わりに、前記電荷フローをモニタリングする工程は、前記試験下の画素の表示素子がオンしている間、前記選択されている１又は複数の画素の１又は複数のアドレッシングトランジスタを通って流れる電流をモニタリングする工程を有することができる。

本発明は、また、表示画素の行及び列の配列と、当該表示装置を制御するコントローラとを有し、前記コントローラは、本発明の方法を実施するよう構成される、アクティブマトリクスディスプレイ装置を提供する。本発明は、また、このような表示コントローラを提供する。

既知のＥＬディスプレイ装置を示す。 差異エージングを補償する既知の画素設計を示す。 本発明の画素回路の第１の例を示す。 本発明の画素回路の第２の例を示す。 本発明の画素回路の第３の例を示す。 どのようにして基板内の内部反射が試験下の画素と周囲の画素との間の光路を提供するために使用され得るかを示す。 試験下の画素をモニタリングするために使用される画素の１つの可能なパターンを示す。 本発明のディスプレイ装置及びコントローラを示す。

ここでは、一例として添付の図面を参照して本発明について記載する。

留意すべきは、図１乃至８は図表であり、実寸で描かれていないことである。図１乃至８の部分の相対的な寸法及び比率は、図面における明瞭性及び便宜のために、実際のサイズより大きく又は小さく示されている。

図３は、本発明の、アモルファスシリコンデバイスを用いる実施のための画素回路の第１の例を示す。回路は、従来の画素と同じように、アドレッシングトランジスタ１６と、蓄積キャパシタ２４と、駆動トランジスタ２２と、ＬＥＤ２とを有する。

駆動トランジスタ２２は、発光表示素子２のアノードへ接続されているソースと、電源ライン２６へ接続されているドレインとを有するｎ形トランジスタを有し、蓄積キャパシタ２４は、駆動トランジスタ２２のゲートとソースとの間に接続されている。

回路は、光フィードバック機能を保持しながらＴＦＴを３つしか有さない。これは、アドレッシングシーケンスを使用することによって達成され、ＴＦＴの機能が共有されることを可能にする。特に、アドレッシングトランジスタ１６は、光フィードバック素子及びデータロードデバイスとして機能する。

画素複雑性の低減は、特に、小さい画素を有する携帯型装置のディスプレイに適する。更に、このような装置は、行の数が必要以上に多くなく、故に、アドレッシングタイムを画素の複雑性と引き替えにすることが可能であるから、より複雑な駆動方式が実施されることを可能にする。

図３は、また、駆動トランジスタ２２に並列に接続されて、アドレッシングトランジスタ１６と同じ制御ラインＡ１によって制御される短絡トランジスタ３０を示す。これは、駆動シーケンスにおいて、正確な電圧が蓄積キャパシタ２４に蓄えられ得ることを確かにするために使用される。

アドレッシングシーケンスは以下の通りである：
（ｉ）電源ライン２６は、光放射がディスプレイ全体で止まることを確かにするよう、ＬＥＤのカソードと同じ電位（例えば接地）へ低められる。

（ｉｉ）ディスプレイ行は、蓄積キャパシタ２４にデータ電圧を蓄えるよう順にアドレッシングされる。試験モードで、このデータ電圧は、全ての画素について同じであってよい。短絡トランジスタ３０は、ＯＬＥＤのアノードが電源ラインにある低電圧へと充電されることを確かにする。これにより、蓄積キャパシタ２４の両端電圧は適切に定まる。

（ｉｉｉ）全ての画素がデータを蓄えられると、全ての列が低電位に導かれ、電源ライン電圧は高くなりうる。これにより、全ての画素が同時にオンして光を放射する。

１つの実施で、アドレスＴＦＴ１６は、発光ＯＬＥＤの下に配置され、これにより、光漏れが、蓄積キャパシタ２４にある電圧を低下させる。このようにして、アドレッシングトランジスタ１６は、トランジスタ１６が配置されている画素に関して光フィードバック素子として機能する。

部品サイズは、光漏れが駆動ＴＦＴ２２をオフさせないように配置されている。代替的に、列は、より正である電圧へと駆動されて、光漏れは、蓄積キャパシタ２４にある電圧を増大させることができる。

（ｉｖ）次のアドレッシングサイクルの間、行がハイパルスであるとき、キャパシタ２４にある電荷は、データを回路上に駆動する前に、列ライン６を通して検知され得る。このようにして、回路によって放射される総体的な光が測定され得、これを目的とする値と比較することによって、列データを補正することが可能である。

少なくとも２つの入力電圧レベルについてこれらの読み出された値を記憶することによって、ＴＦＴ及びＯＬＥＤの劣化を別々に判定することが可能である。

次いで、かかる値は、ディスプレイがアドレッシングされるたびに電荷を読み出す必要がないよう記憶され得る。

試験プロシージャは、有意なドラフトが起こらないほど十分短い間隔で実施され得る。読み出し動作は、例えば、ディスプレイの起動時にのみであってよい。１つの特に好ましい実施では、試験動作は、携帯型装置がそのバッテリを再充電されており、従って幹線電源へ接続されている場合に実行され得る。この時点で、電力消費は問題ではなく、ディスプレイは使用中でない。従って、如何なる必要とされる試験パターンも表示され得、多数の画素が１度に試験され得る。ＯＬＥＤ／ＴＦＴ劣化メカニズムは遅く、従って、再充電期間ごとの補正で十分である。

上記の試験シーケンスは繰り返される。明らかなように、電源ラインはディスプレイ全体に共通であってよく、これにより、画素回路は、最も基本的なアクティブマトリクスアドレッシング画素と比較して、付加的な回路要素又はアドレッシングライン複雑性を導入しない。

図４は、ｐ形駆動トランジスタ２２の使用を可能にするＰＭＯＳ低温ポリシリコン処理のための回路のバージョンを示す。これは、ＰＭＯＳ駆動ＴＦＴ２２の使用により蓄積キャパシタ２４の場所が変わり、短絡トランジスタがもはや必要とされないことから、より一層簡単である。これにより、蓄積キャパシタ２４の一方の端部は、トランジスタ２２のソースである直接電源ライン２６へ接続される。

低温ポリシリコンの使用は、ディスプレイ駆動回路がディスプレイ基板上に組み込まれ、又は部分的に組み込まれるべき場合に、特に関心が持たれている。ＣＭＯＳバージョンでは、アドレスＴＦＴは（図示されているように）ｎ形デバイスであるが、それはｐ形デバイスであってよい。

図４は、また、電荷検知増幅器の形で外部モニタリング回路４０を示す。駆動シーケンスは、上述されたのと同様であってよい。

図５は、低温ポリシリコンに最も適し、ひいては、ｐ形トランジスタを有して図示されるが、アモルファスシリコンでも可能な、更なる可能なアプローチを示す。

このアプローチでは、蓄積キャパシタにある電荷を検知することに代えて、特定の選択された行での光電流が、放射過程自体の間、すなわち、試験動作の間、測定され得る。

図５は、電流−電圧変換器５０へ接続されている図４の画素回路を示す。それは、また、（列ドライバからの）データ源と電流検知動作モードのための固定電圧との間で切り替えられ得るデータライン６を示す。これは、スイッチ５２として示されている。リセットスイッチは参照符号５６として図示され、積分器として機能する電流−電圧変換器５０をリセットするために使用される。

試験プロシージャの間の電流検知を可能にするよう、フォトトランジスタを通る逆バイアス電流（少数キャリア電流）が読み出される必要がある。フォトトランジスタは、この測定のためにオフされる必要があるが、電流は、また、測定のために列ラインを通ることができる必要がある。このために、各画素は２つのアドレッシングトランジスタ、すなわち、フォトトランジスタ１６及び第２のアドレッシングトランジスタ５４を有する。

回路は、本質的に、アノードの光放射領域の真下に置かれている付加的な光検知アドレッシングトランジスタを備える最も基本的な電流源画素回路に対応する。

通常動作で、スイッチ５２は列ドライバからのデータ出力へ接続し、２つのアドレッシングトランジスタのためのアドレスラインＡ１及びＡ２は、共に、データ電圧を画素にロードするよう切り替えられている。また、カソードは、電源ラインの電圧降下及び水平クロストークを回避するよう、既知の方法でアドレッシングの間はオフに切り替えられ得る。

測定相の間、以下のシーケンスが適用される：
（ｉ）データは通常の方法でディスプレイ全体にロードされる。かかるデータは、通常の画像データ、多数の平面グレーフィールドのうちの１つ、又は測定相に使用される特定の画像の組であってよい。

（ｉｉ）データを記憶した（トランジスタ５４及び１６を閉じた）後、列６は基準電位となり、電流−電圧変換器５０はスイッチ５２及び５６を用いてリセットされる。

（ｉｉｉ）単一ラインに関して、アドレッシングトランジスタ５４はオンされ、一方、フォトトランジスタ１６はフォト電流源として動作するようオフ状態に保たれる。これは、光電流が列を流れて、積分されることを可能にする。次いで、変換器５０からの出力電圧Ｖｏｕｔは実際の画素輝度の関数であり、これは、外部回路及び処理を用いてデータを補正するために使用され得る。

列キャパシタンスの結果として低電流（暗灰色）を積分するのに数ミリ秒が必要とされうる。理想的には、測定は、明灰色及び白のレベルについてのみ行われる。これは、使用される試験画像によって制御され得る。

（ｉｖ）測定プロシージャは、全てのラインが走査されるまで、次のライン、またその次のラインと繰り返される。ディスプレイ全体（又は関連するライン）へのデータは各ライン測定ごとにリフレッシュされ得る。

当然、アドレッシングＴＦＴ５４の漏れ電流は低くなければならず、あるいは、一列の全ての画素が単一画素の測定にノイズを与える。この場合もやはり、明灰色又は白色のレベルでのみの測定がこの理由のために望ましい。この問題を回避するよう、スクロール画像が使用され得（例えば、単一又は少数の発光するライン）、これにより、選択されていない行での電流は最小限にされる。

単一のラインが試験画像を形成するようスクロールされる場合に、暗い画素が、オフ電流が零であるように低基準電圧に設定されるならば、２つのアドレッシングトランジスタの使用を回避することも可能である。

クロストークが行において隣接する画素の間で起こる場合に、１つ１つの測定は、走査ラインよりむしろ走査ドットを用いて行われ得る。当然、かかる測定過程は、より長い時間を要する。このような時間増大は、例えば、複数の走査点を有することによって、制限され得る。例えば、クロストークが最も近い隣接する画素に対してのみ生ずる場合は、点の「チェッカー盤（checkerboard）」が使用されうる。

光フィードバックシステムは、関心のある画素以外の他の光源によって影響を及ぼされ、エラーを生ずる。かかる他の光源は、他の画素（光のクロストーク）又は周辺光でありうる。いずれも標準的な画素照射自体よりも強く、このような状況でフォトトランジスタの遮蔽が使用されないならば、ＯＬＥＤの輝度の変化を、画素内フォトトランジスタによって測定される残りの信号の全てから取り出すことは困難となる。

光フィードバックに影響を及ぼす他の光源を補償する問題に対する１つの解決法は、いわゆる「シェル型（clam-shell）」の又はフリップ型の携帯装置に適する。装置が待機モードにある場合は、メインの内部ディスプレイは使用されておらず、暗い状態である。従って、光フィードバックは１度に１つの画素に実行され得、これにより、周辺光及びクロストーク光の問題は速やかに取り除かれる。ＯＬＥＤメインディスプレイを用いる多数の携帯装置はシェル型装置の形をしており、このようにして、メインディスプレイの動作時間を削減する。これは、長期にわたる使用期間後の画像焼き付けを欠点とするＯＬＥＤディスプレイに利益をもたらす。

他の光源を補償する他の方法がある。例えば、周辺光の測定は、測定される試験情報を補償するよう実行され得、且つ／あるいは、試験相のための画素出力は、高い周辺光がある場合に増大され得る。

上記の記載は、トランジスタが同じ画素回路の画素の光出力を検知するために使用されるところの例に関する。しかし、これは必ずしもそうとは限らない。先に説明されたように、フォトトランジスタが画素出力によって照射される必要性は、通常は、フォトトランジスタが画素開口内にあることを要する。これが回避され得る場合は、有用な画素開口は増大しうる。更に、ディスプレイが使用中である場合にＯＬＥＤの開口の下にアドレストランジスタを置くことは、また、画像アーティファクトを引き起こしうる。

アドレスＴＦＴが画素開口の外側に配置されるならば、電荷検知が待機／再充電モードで実行される場合に、試験下の画素は、周囲の画素によって試験され得る。

ガラス基板の底面から全体的に内部で反射される光がこの目的のために使用され得、従って、電荷は、図６に示されるように、隣接する画素で生成される。

図６は、装置基板６４内の反射によって他の画素によってモニタリングされる光出力を有する試験下の画素６０を示す。モニタリングのために使用される画素は、全体の内部反射が試験下の画素による幾らかの照射を有効にするほど十分に遠く離れている。

関心のある画素の周囲の画素の輪で生成される電荷は、図７に示されるように読み出され得る。画素６０は発光画素且つ試験される画素であり、全ての他の画素はオフであり、電荷検知回路として動作している。ディスプレイの列は、電界を積分する場合に、一定の低電位、望ましくは、図４の電荷検知増幅器によって提供される仮想電位と同じ電位に保持される。

この場合に、オフである画素は、電荷が画素蓄積キャパシタで積分し始める場合にオンし始めてはならない。これを確かにするよう、オフである画素は、最初に、電荷積分が始まる前に、十分に高い電圧に充電されなければならない。電荷読み出しを最大限とするよう、行ドライバ及び読み出しマルチプレクサは、可能な限り多くの読み出し画素が電荷積分増幅器へ接続されるようにアドレッシングされるべきである。

図７に示される方式では、行Ｒ２及びＲ８は、３つの画素の２つの組を１つの増幅器に読み出すよう列Ｃ４、Ｃ５、Ｃ６とともにアドレッシングされる。次いで、行Ｒ３及びＲ７は、２つの画素のもう２つの組について列Ｃ３及びＣ７とともにアドレッシングされ、最後に行Ｒ４、Ｒ５及びＲ６は、２つの画素の３つの組について列Ｃ２及びＣ８とともにアドレッシングされる。この輪の中の画素は、また、適切な減算が達成され得るように、バックグラウンドの試験を行うよう読み出され得る。

また、画素の他のブロックは、ディスプレイから読み出される電荷の量を改善するよう１度に読み出され得る。

読み出しマルチプレクサは、ただ１つの又は少数の電荷積分演算増幅器が、それらが外部ＩＣである場合には低費用であるよう、あるいは、（例えばＬＴＰＳ技術を用いて）ガラス上に集積される場合には小面積であるよう必要とされる。

この例で、ディスプレイの各画素は、このようにして測定され得る。測定を実行するのに要する時間が問題でありうる。３×３２０×２４０＝２３０４００個の画素を有するＱＶＧＡディスプレイは、ディスプレイ全体の測定を実行するのに約２．５時間を要する。この場合に、各画素は測定に１／２５秒を要する。装置は、このような長い時間、常に待機状態にあるわけではない。

これに対処するよう、測定される最後の画素は、装置が待機モードを出て、装置が次に待機モードに入るところの開始点を提供する場合に、簡単に記憶される。また、幾つかの画素は、１つの画素からの光が既にセンサとして使用中の他の画素の画素センサに入らないように別々にされることを確実にすることによって、（処理速度を上げるよう）１度に測定され得る。

また、様々な数の画素を読み出すことによって、推定される再充電時間期間に適応するよう読出時間を変更することも可能である。１度に１つの画素が（クロストークを回避しながら）最も正確な測定を与えるならば、これは好ましいが、制限された読出時間は、測定の必要性と測定の精度との間のトレードオフ（trade-off）が行われることを可能にし、それによって、どの時点においても試験されるべき画素の数を定める。

上記の例は、共通カソード実施を示す。かかる実施で、ＬＥＤ表示素子のアノード側はパターン化され、全てのＬＥＤ素子のカソード側は共通のパターン化されない電極を共有する。これは、ＬＥＤ表示素子配列の製造において使用される材料及び処理の結果として、目下好ましい実施である。なお、パターン化されるカソード設計が実施されている。

図８は、本発明のディスプレイ８０が、画素の配列を有するディスプレイパネル８２、行ドライバ８４、列ドライバ８６及びコントローラ８８として実施され得ることを示す。コントローラ８８は、試験方式を実施して、ディスプレイを駆動するに使用されるデータ信号の外部補償を提供する。ディスプレイは、持ち運び可能な電池駆動式の装置８９の一部であってよい。

多数のトランジスタ半導体技術について記載してきた。更なる変形が可能であり、例えば、結晶シリコン、水素化アモルファスシリコン、ポリシリコン及び半導体ポリマーがある。これらは全て、請求される発明の適用範囲内にあるよう意図される。ディスプレイ装置は、ポリマーＬＥＤ装置、有機ＬＥＤ装置、リン光体含有材料及び他の発光構造であってよい。

測定される輝度レベルに基づいて実施されうる補償方式については詳細に記載しなかった。輝度情報がデータ補償方式を得るために使用され得る方法は、当業者には明らかである。本質的に、補償は、所望の画素出力が達成されるように、画素データを変更する必要がある。このようにして、補償は、また、補償値を選択することによって、相互作用的なやり方で駆動データを変更する働きをすることができる。これは、実際の出力を所望の出力へと至らせる傾向がある。より複雑な補正方式で、様々な印加電圧に対する複数の輝度レベルは、画素データへ適用される必要な補正値を計算するために、ＯＬＥＤ効率及び駆動トランジスタ閾値電圧を計算するよう数学的に解析され得る。

同様の補正規則が、他の外部補正方式で提案されているように適用され得、これらは当業者に知られている。

開示されている実施形態に対する他の変形は、図面、本開示、及び添付の特許請求の範囲の検討により、請求される発明を実施する当業者によって理解されて達成され得る。特許請求の範囲で、語「有する（comprising）」は、他の要素又は工程を除くわけではなく、不定冠詞「１つの又は１の（a、an）」は、複数個を除くわけではない。或る手段が相互に異なる従属請求項で挙げられているという単なる事実は、これらの手段の組み合わせが有利に使用され得ないことを示すわけではない。特許請求の範囲における如何なる参照符号も、適用範囲を限定するよう解されるべきではない。

Claims (23)

1. 表示画素の配列を有し、各画素は：
   電流駆動される発光表示素子；
   前記表示素子に電流を流す駆動トランジスタ；
   前記駆動トランジスタをアドレッシングするために使用される電圧を蓄える蓄積キャパシタ；及び
   画素アドレッシングの間にデータラインからのデータを当該画素へ結合するアドレッシングトランジスタ；
   を有し、
   前記アドレッシングトランジスタはフォトトランジスタを有し、
   前記データラインは前記フォトトランジスタのモニタリングに使用される、アクティブマトリクスディスプレイ装置。
2. 前記駆動トランジスタは、前記発光表示素子のアノードへ接続されるソースと、電源ラインへ接続されるドレインとを有するｎ形トランジスタを有し、
   前記蓄積キャパシタは、前記駆動トランジスタのゲートと前記ソースとの間に接続される、請求項１記載のディスプレイ装置。
3. 各画素は、前記駆動トランジスタに並列に接続され且つ前記アドレッシングトランジスタとして同じ制御ラインによって制御される短絡トランジスタを更に有する、請求項２記載のディスプレイ装置。
4. 前記駆動トランジスタは、前記発光表示素子のアノードへ接続されるドレインと、電源ラインへ接続されるソースとを有するｐ形トランジスタを有し、
   前記蓄積キャパシタは、前記駆動トランジスタのゲートと前記ソースとの間に接続される、請求項１記載のディスプレイ装置。
5. 前記フォトトランジスタと関連する電荷を測定する電荷測定配置を更に有する、請求項１乃至４のうちいずれか一項記載のディスプレイ装置。
6. フォトトランジスタ電流を測定する電流測定配置を更に有する、請求項１乃至４のうちいずれか一項記載のディスプレイ装置。
7. 前記フォトトランジスタの外部モニタリングは画素を試験するためであり、
   画素のフォトトランジスタは、当該画素の試験の間、当該画素の出力のための光センサとして使用される、請求項１乃至６のうちいずれか一項記載のディスプレイ装置。
8. 画素のフォトトランジスタは、当該画素の発光表示素子の光出力から実質的に遮蔽され、他の画素からの光出力をモニタリングする、請求項１乃至６のうちいずれか一項記載のディスプレイ装置。
9. 複数の画素のフォトトランジスタは、試験下の画素の光出力をモニタリングするために使用され、
   前記複数の画素は、前記試験下の画素の周囲で輪を形成する、請求項８記載のディスプレイ装置。
10. 前記電流駆動される発光表示素子は、エレクトロルミネセント発光ダイオードデバイスを有する、請求項１乃至９のうちいずれか一項記載のディスプレイ装置。
11. 請求項１乃至１０のうちいずれか一項記載のディスプレイ装置を有する携帯型の電池駆動式装置。
12. 表示画素の配列を有し、各画素が、電流駆動される発光表示素子と、前記表示素子に電流を流す駆動トランジスタと、該駆動トランジスタをアドレッシングするために使用される電圧を蓄える蓄積キャパシタとを有するアクティブマトリクスディスプレイ装置を駆動する方法であって：
    前記画素をデータラインへ結合する画素アドレッシングトランジスタを用いて試験される１又は複数の画素の蓄積キャパシタに画素駆動レベルを蓄える工程；
    試験プロシージャの間、試験下の１又は複数の画素の表示素子をオンし、該試験下の画素の光出力が選択されている１又は複数の画素のアドレッシングトランジスタを照射して、前記選択されている１又は複数の画素のアドレッシングトランジスタを通る電荷フローを生じさせる工程；
    前記試験下の１又は複数の画素の照射レベルを決定するよう前記データラインを用いて前記電荷フローをモニタリングする工程；及び
    前記試験下の１又は複数の画素のその後のアドレッシングでの使用のために画素補正情報を得る工程；
    を有する方法。
13. 前記選択されている１又は複数の画素は、画素のアドレッシングトランジスタが画素出力のための光センサとして使用されるように、前記試験下の画素を有する、請求項１２記載の方法。
14. 前記電荷フローをモニタリングする工程は、前記試験下の画素の蓄積キャパシタにある電荷を測定する工程を有する、請求項１３記載の方法。
15. 前記試験される１又は複数の画素の蓄積キャパシタに画素駆動レベルを蓄える工程は、全ての画素に画素駆動レベルを蓄える工程を有し、
    前記試験下の１又は複数の画素の表示素子をオンする工程は、全ての画素の表示素子をオンする工程を有し、
    前記蓄積キャパシタにある電荷を測定する工程は、全ての蓄積キャパシタに蓄積されている電荷を順に測定する工程を有する、請求項１４記載の方法。
16. 前記選択されている１又は複数の画素は、複数の画素のアドレッシングトランジスタが試験下の異なる画素の画素出力のための光センサとして使用されるように、前記試験下の画素を除く複数の画素を有する、請求項１２記載の方法。
17. 前記選択されている複数の画素は、前記試験下の画素の周囲で輪を形成する、請求項１６記載の方法。
18. 前記電荷フローをモニタリングする工程は、前記選択されている複数の画素の蓄積キャパシタにある電荷を測定する工程を有する、請求項１７記載の方法。
19. 前記データラインを用いて前記電荷フローをモニタリングする工程は、前記試験下の画素の表示素子がオンしている間、前記選択されている１又は複数の画素の１又は複数のアドレッシングトランジスタを通って流れる電流をモニタリングする工程を有する、請求項１２乃至１８のうちいずれか一項記載の方法。
20. 閉鎖可能なケーシングにディスプレイを有する携帯型装置に関して、前記試験は、前記ケーシングが閉じられた状態で実施される、請求項１２乃至１９のうちいずれか一項記載の方法。
21. 周辺光レベルを測定する工程を更に有する、請求項１２乃至１９のうちいずれか一項記載の方法。
22. 表示画素の行及び列の配列と、当該表示装置を制御するコントローラとを有し、
    前記コントローラは、請求項１２乃至２１のうちいずれか一項記載の方法を実施するよう構成される、アクティブマトリクスディスプレイ装置。
23. 請求項１２乃至２１のうちいずれか一項記載の方法を実施するよう構成される、アクティブマトリクスディスプレイ装置用の表示コントローラ。

Images