JP2010283007A - Multilayer printed board and semiconductor test device using multilayer printed board - Google Patents
Multilayer printed board and semiconductor test device using multilayer printed board Download PDFInfo
- Publication number
- JP2010283007A JP2010283007A JP2009132946A JP2009132946A JP2010283007A JP 2010283007 A JP2010283007 A JP 2010283007A JP 2009132946 A JP2009132946 A JP 2009132946A JP 2009132946 A JP2009132946 A JP 2009132946A JP 2010283007 A JP2010283007 A JP 2010283007A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer printed
- circuit board
- printed circuit
- light
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Tests Of Electronic Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、多層プリント基板とそれを用いた半導体試験装置に関し、詳しくは、半導体リレーが実装された多層プリント基板とそれを用いた半導体試験装置の改良に関するものである。 The present invention relates to a multilayer printed circuit board and a semiconductor test apparatus using the same, and more particularly to an improvement in a multilayer printed circuit board on which a semiconductor relay is mounted and a semiconductor test apparatus using the same.
図６は、半導体試験装置のテストヘッドを構成するピンエレクトロニクスカードの概念回路例図である。被測定デバイス１の各端子には、直流試験ユニット２のフォース系統Ｆとセンス系統がそれぞれスイッチＳＷ１、ＳＷ２を介して接続されるとともに、ファンクション試験ユニット３がスイッチＳＷ３を介して接続されている。 FIG. 6 is a conceptual circuit example diagram of a pin electronics card constituting a test head of a semiconductor test apparatus. A force system F and a sense system of the DC test unit 2 are connected to terminals of the device under test 1 via switches SW1 and SW2, respectively, and a function test unit 3 is connected via a switch SW3.
直流試験ユニット２に用いられるスイッチＳＷ１、ＳＷ２は、オフ時には結合容量として存在することになり、ファンクション試験に影響を与える。したがって、まず低出力容量であることが求められる。そしてオン時には、スイッチの接点抵抗による損失を極力抑えるため、低抵抗であることが必要になる。 The switches SW1 and SW2 used in the DC test unit 2 exist as coupling capacitors when turned off, which affects the function test. Therefore, a low output capacity is required first. When the switch is turned on, it is necessary to have a low resistance in order to minimize the loss due to the contact resistance of the switch.
ファンクション試験ユニット３に用いられるスイッチＳＷ３としては、高通過特性が要求される。その指標としてＥＲＴ(Equivalent Rise Time)が用いられ、ＥＲＴの値が小さいデバイスほど高周波信号が通過できることになる。また、信号の損失を防ぐため、低抵抗であることも求められる。 The switch SW3 used in the function test unit 3 is required to have a high pass characteristic. ERT (Equivalent Rise Time) is used as an index, and a device with a smaller ERT value can pass a high frequency signal. Also, low resistance is required to prevent signal loss.
なお、ＥＲＴは、次式で表されるものである。ここで、ｔｒＡはスイッチＳＷ３の入力側Ａにおける１０％から９０％までの立ち上がり時間、ｔｒＢはスイッチＳＷ３の出力側Ｂにおける１０％から９０％までの立ち上がり時間である。 In addition, ERT is represented by the following formula. Here, trA is a rise time from 10% to 90% on the input side A of the switch SW3, and trB is a rise time from 10% to 90% on the output side B of the switch SW3.
従来、これらのスイッチＳＷ１〜ＳＷ３として機械的接点を有するメカニカルリレーが用いられていたが、メカニカルリレーはオン抵抗は小さいものの、接点の磨耗など比較的寿命が短く信頼性も低いことから、近年は図７のような半導体リレーが用いられることが多い。 Conventionally, mechanical relays having mechanical contacts have been used as these switches SW1 to SW3. However, although mechanical relays have low on-resistance, they have a relatively short life such as contact wear and are not reliable. A semiconductor relay as shown in FIG. 7 is often used.
図７において、リードフレームＬＦ１〜ＬＦ６が上下方向に対向するように配置され、下側のリードフレームＬＦ１〜ＬＦ３には発光ダイオード(ＬＥＤ:Light emitting diode)の入力部が接続され、上側のリードフレームＬＦ４〜ＬＦ６には発光ダイオードＬＥＤに向き合うように受光素子(ＰＶＤ:Photo-voltaic diode)と接点となるエンハンスメント型ＭＯＳＦＥＴが配置されている。 In FIG. 7, lead frames LF1 to LF6 are arranged so as to face each other in the vertical direction, and input parts of light emitting diodes (LEDs) are connected to the lower lead frames LF1 to LF3. In LF4 to LF6, an enhancement type MOSFET that is a contact point with a light receiving element (PVD: Photo-voltaic diode) is arranged so as to face the light emitting diode LED.
発光ダイオードＬＥＤと受光素子ＰＶＤとの間には光透過性の高い高絶縁樹脂が充填され、その外側はリードフレームＬＦ１〜ＬＦ６を含めて高遮光性の黒色樹脂で覆われた二重構造のパッケージ構成になっている。 A double structure package in which a light-transmitting high-insulation resin is filled between the light-emitting diode LED and the light-receiving element PVD, and the outside is covered with a highly light-shielding black resin including the lead frames LF1 to LF6 It is configured.
接点となるＭＯＳＦＥＴをオン動作させる場合には、発光ダイオードＬＥＤに順電流を流して発光させる。その光が受光素子ＰＶＤの受光部に入射されると出力電圧が発生し、この受光素子ＰＶＤの出力電圧がＭＯＳＦＥＴのゲートに入力されることでＭＯＳＦＥＴがオン動作する。 In order to turn on the MOSFET serving as the contact, a forward current is passed through the light emitting diode LED to emit light. When the light enters the light receiving portion of the light receiving element PVD, an output voltage is generated, and the output voltage of the light receiving element PVD is input to the gate of the MOSFET, so that the MOSFET is turned on.
ＭＯＳＦＥＴをオフ動作させる場合には、発光ダイオードＬＥＤに入力される順電流を遮断して発光を止める。これにより、ＭＯＳＦＥＴのゲートに電圧がかからなくなり、ＭＯＳＦＥＴがオフになる。 When the MOSFET is turned off, the forward current input to the light emitting diode LED is interrupted to stop light emission. As a result, no voltage is applied to the gate of the MOSFET, and the MOSFET is turned off.
このように構成される半導体リレーは、メカニカルリレーにない小型性能を有するものであり、ＤＩＰ(Dual Inline Package)、ＳＯＰ(Small Outline Package)、ＳＳＯＰ(Shrink Small Outline Package)などの各種形態のパッケージに実装可能である。 The semiconductor relay configured as described above has a small performance that mechanical relays do not have, and can be used in various types of packages such as DIP (Dual Inline Package), SOP (Small Outline Package), and SSOP (Shrink Small Outline Package). Can be implemented.
特許文献１には、リダンダンシ測定機能を有する多層プリント基板とそれを用いた半導体試験装置が記載されている。
非特許文献１には、半導体試験装置のテストヘッドを構成するピンエレクトロニクスカードの概念回路例図が記載されている。
非特許文献２には、光ＭＯＳＦＥＴとして構成された半導体リレーの構造が記載されている。
Patent Document 1 describes a multilayer printed circuit board having a redundancy measurement function and a semiconductor test apparatus using the multilayer printed circuit board.
Non-Patent Document 1 describes a conceptual circuit diagram of a pin electronics card constituting a test head of a semiconductor test apparatus.
Non-Patent Document 2 describes the structure of a semiconductor relay configured as an optical MOSFET.
しかし、半導体試験装置のピンエレクトロニクスカードのように１枚のプリント基板上に数百個の半導体リレーを実装する場合、ＳＳＯＰのような小型パッケージ（たとえば4mmx2mmx2mmのほぼ直方体形）でも、そのプリント基板上における半導体リレーの占有面積はかなり大きなものとなり、高速信号部分全体の２割〜３割を占めることとなる。 However, when hundreds of semiconductor relays are mounted on a single printed circuit board like a pin electronics card of a semiconductor test equipment, even a small package such as SSOP (for example, a nearly rectangular parallelepiped of 4 mm x 2 mm x 2 mm) can be mounted on the printed circuit board. The area occupied by the semiconductor relay in the circuit is considerably large, and occupies 20% to 30% of the entire high-speed signal portion.
すなわち、半導体リレーのプリント基板上における占有面積の大きさが、半導体試験装置のテストヘッドの小型化や半導体試験装置のさらなる多ピン化への問題点となってきている。 That is, the size of the area occupied on the printed circuit board of the semiconductor relay has become a problem for downsizing the test head of the semiconductor test apparatus and further increasing the number of pins of the semiconductor test apparatus.
本発明は、これらの課題を解決するものであり、その目的は、多数の半導体リレーが高密度に実装され高周波・高速信号特性を改善できる多層プリント基板とそれを用いた半導体試験装置を提供することにある。 The present invention solves these problems, and an object of the present invention is to provide a multilayer printed circuit board that can improve high-frequency / high-speed signal characteristics by mounting a large number of semiconductor relays at high density, and a semiconductor test apparatus using the same. There is.
このような課題を達成するために、本発明のうち請求項１記載の発明は、
多層プリント基板の内部に複数の空間部が形成され、これら各空間部に、少なくとも受光素子と発光ダイオードが対向配置されたことを特徴とする多層プリント基板である。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
The multilayer printed board is characterized in that a plurality of spaces are formed inside the multilayer printed board, and at least a light receiving element and a light emitting diode are arranged to face each other in each space.
請求項２記載の発明は、
多層プリント基板の内部に複数の空間部が形成され、これら各空間部に、半導体リレーを構成する受光素子とＭＯＳＦＥＴと発光ダイオードが対向配置されたことを特徴とする多層プリント基板である。
The invention according to claim 2
A multilayer printed board is characterized in that a plurality of spaces are formed inside the multilayer printed board, and in each of these spaces, a light receiving element, a MOSFET, and a light emitting diode constituting a semiconductor relay are arranged to face each other.
請求項３記載の発明は、請求項２記載の多層プリント基板において、
前記空間部の内壁には遮光層が形成されていることを特徴とする。
The invention according to claim 3 is the multilayer printed circuit board according to claim 2,
A light shielding layer is formed on the inner wall of the space.
請求項４記載の発明は、請求項２または請求項３記載の多層プリント基板において、
前記空間部には、前記発光ダイオードの出力光を透過させる絶縁性樹脂が充填されていることを特徴とする。
The invention according to claim 4 is the multilayer printed board according to claim 2 or 3,
The space portion is filled with an insulating resin that transmits the output light of the light emitting diode.
請求項５記載の発明は、請求項２から請求項５のいずれかに記載の多層プリント基板が多層コア材として積層固着されたことを特徴とする多層プリント基板である。 The invention according to claim 5 is a multilayer printed board characterized in that the multilayer printed board according to any one of claims 2 to 5 is laminated and fixed as a multilayer core material.
請求項６記載の発明は、
テストヘッドを構成するピンエレクトロニクスカードとして、請求項２から請求項５のいずれかに記載の多層プリント基板を用いたことを特徴とする半導体試験装置である。
The invention described in claim 6
A semiconductor test apparatus using the multilayer printed circuit board according to claim 2 as a pin electronics card constituting a test head.
本発明によれば、多数の半導体リレーを高密度に実装できて良好な高周波・高速信号特性が得られる多層プリント基板が実現できる。 According to the present invention, it is possible to realize a multilayer printed circuit board capable of mounting a large number of semiconductor relays with high density and obtaining good high-frequency / high-speed signal characteristics.
そして、このような多層プリント基板を半導体試験装置のピンエレクトロニクスカードとして用いることにより、テストヘッドの小型化が図れ、より一層の多ピン化に対応できる。 By using such a multilayer printed circuit board as a pin electronics card of a semiconductor test apparatus, the test head can be reduced in size and can cope with a further increase in the number of pins.
以下、本発明について、図面を用いて詳細に説明する。図１は、本発明の一実施例を示す構成図である。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.
図１において、第１のプリント基板コア材４の表面には図７と同様に動作する半導体リレーを構成する受光素子ＰＶＤおよびＭＯＳＦＥＴが固定配置され、これら受光素子ＰＶＤおよびＭＯＳＦＥＴの電極は配線ワイヤを介してプリント基板コア材４表面に形成された所定の電気配線パターンに接続されている。 In FIG. 1, light receiving elements PVD and MOSFETs constituting a semiconductor relay that operates in the same manner as in FIG. 7 are fixedly arranged on the surface of the first printed circuit board core material 4, and the electrodes of these light receiving elements PVD and MOSFETs are wired wires. And is connected to a predetermined electrical wiring pattern formed on the surface of the printed circuit board core material 4.
第２のプリント基板コア材５の裏面には図７と同様に動作する半導体リレーを構成する発光ダイオードＬＥＤが導電性接着剤で固定配置され、発光ダイオードＬＥＤ上の電極は配線ワイヤを介して第２のプリント基板コア材５裏面に形成された所定の電気配線に接続されている。 A light emitting diode LED constituting a semiconductor relay that operates in the same manner as in FIG. 7 is fixedly disposed on the back surface of the second printed circuit board core material 5 with a conductive adhesive, and the electrode on the light emitting diode LED is connected to the second via a wiring wire. 2 is connected to predetermined electrical wiring formed on the back surface of the printed circuit board core material 5.
これら受光素子ＰＶＤおよびＭＯＳＦＥＴが固定配置され電極が配線ワイヤを介して所定の電気配線パターンに接続された第１のプリント基板コア材４と、発光ダイオードＬＥＤが固定配置され電極が配線ワイヤを介して所定の電気配線パターンに接続された第２のプリント基板コア材５は、受光素子ＰＶＤおよびＭＯＳＦＥＴと発光ダイオードＬＥＤが対向するようにして、第３のプリント基板コア材６および第１，第２のプリプレグ材７，８を介して積層され、多層プリント基板として固着一体化されている。 The first printed circuit board core material 4 in which the light receiving elements PVD and MOSFETs are fixedly arranged and the electrodes are connected to a predetermined electric wiring pattern via wiring wires, and the light emitting diodes LED are fixedly arranged and the electrodes are connected via wiring wires. The second printed circuit board core material 5 connected to the predetermined electric wiring pattern is arranged such that the light receiving elements PVD and MOSFET and the light emitting diode LED face each other, so that the third printed circuit board core material 6 and the first and second printed circuit board core materials 5 are connected. They are laminated via prepreg materials 7 and 8 and are fixed and integrated as a multilayer printed board.
これら第３のプリント基板コア材６および第１，第２のプリプレグ材７，８には、第１のプリント基板コア材４に固定配置された受光素子ＰＶＤおよびＭＯＳＦＥＴとこれらの電極を接続する配線ワイヤと、第２のプリント基板コア材５に固定配置された発光ダイオードＬＥＤとその電極を接続する配線ワイヤを収納する空間部を形成するように切り欠き部が設けられている。なお、空間部の内壁となる第３のプリント基板コア材６の切り欠き部の端面には、隣接する半導体リレーとの間で遮光性を確保するために、金属メッキ層６ａ，６ｂが形成されている。 The third printed circuit board core material 6 and the first and second prepreg materials 7 and 8 include light receiving elements PVD and MOSFETs fixedly arranged on the first printed circuit board core material 4 and wirings for connecting these electrodes. A notch is provided so as to form a space for accommodating the wire, the light emitting diode LED fixedly arranged on the second printed circuit board core material 5 and the wiring wire connecting the electrode. In addition, metal plating layers 6a and 6b are formed on the end surface of the cutout portion of the third printed circuit board core material 6 serving as the inner wall of the space portion in order to ensure light shielding between adjacent semiconductor relays. ing.
第２のプリント基板コア材５には、第３のプリント基板コア材６および第１，第２のプリプレグ材７，８で形成される空間部に連通するように、小径の貫通穴５ａと大径の貫通穴５ｂが設けられている。この空間部には、大径の貫通穴５ｂを介して光透過度が高い透明絶縁性樹脂９が充填され、小径の貫通穴５ａは充填時の空気の抜き穴として機能する。 The second printed circuit board core material 5 has a small-diameter through hole 5a and a large diameter so as to communicate with the space formed by the third printed circuit board core material 6 and the first and second prepreg materials 7 and 8. A through-hole 5b having a diameter is provided. This space portion is filled with a transparent insulating resin 9 having a high light transmittance through a large-diameter through hole 5b, and the small-diameter through hole 5a functions as a vent hole for filling.
また、第１のプリント基板コア材４にはＭＯＳＦＥＴの電極を外部と接続するためのスルーホール４ａが設けられ、第２のプリント基板コア材５には発光ダイオードＬＥＤの各電極を外部と接続するためのスルーホール５ｃ，５ｄが設けられている。 The first printed circuit board core material 4 is provided with a through hole 4a for connecting the electrode of the MOSFET to the outside, and the second printed circuit board core material 5 is connected to each electrode of the light emitting diode LED to the outside. Through holes 5c and 5d are provided.
さらに、積層され固着一体化された多層プリント基板の両面間を貫通して層間を電気的に接続するように、ビアホール（via hole）１０，１１が設けられている。 Further, via holes 10 and 11 are provided so as to penetrate between both surfaces of the multilayer printed circuit board which is laminated and fixed and integrated to electrically connect the layers.
これらプリント基板コア材４，５，６およびプリプレグ材７，８としてはたとえば樹脂系基板を用い、透明絶縁性樹脂９としてはたとえば光用エポキシ樹脂、シリコン樹脂、ＣＯＰ（シクロオレフィンポリマー）などを用いる。プリプレグ材７，８として遮光性を有するものを用いることにより、さらに隣接素子間の光アイソレーションが改善できる。 As these printed circuit board core materials 4, 5, 6 and prepreg materials 7, 8, for example, resin-based substrates are used, and as transparent insulating resin 9, for example, epoxy resin for light, silicon resin, COP (cycloolefin polymer), etc. are used. . By using the prepreg materials 7 and 8 having light shielding properties, optical isolation between adjacent elements can be further improved.
これにより、積層され固着一体化された多層プリント基板の内部に形成される空間部には、対向配置された受光素子ＰＶＤおよびＭＯＳＦＥＴと発光ダイオードＬＥＤが収納され、従来と同様に動作する半導体リレーが構成されることになる。 As a result, in the space formed inside the multilayer printed circuit board that is laminated and fixed and integrated, the light receiving elements PVD and MOSFETs and the light emitting diodes LED that are arranged to be opposed to each other are housed, and a semiconductor relay that operates in the same manner as in the past Will be composed.
半導体リレーの発光ダイオードＬＥＤを駆動する電流はスルーホール５ｃ，５ｄを介して外部から与えられる。また、半導体リレーのＭＯＳＦＥＴによりオンオフされるＤＵＴの試験信号は、多層プリント基板内の配線やビアホール１０，１１を介して外部との間で授受される。 A current for driving the light emitting diode LED of the semiconductor relay is given from the outside through the through holes 5c and 5d. A DUT test signal that is turned on / off by the MOSFET of the semiconductor relay is exchanged with the outside through wiring in the multilayer printed board and via holes 10 and 11.
図１に示すように、多層プリント基板の内部に空間部を形成して半導体リレーを内蔵することで、多層プリント基板の両面に放熱が必要な回路素子を実装でき、多層プリント基板の実装密度を高めることができる。 As shown in FIG. 1, by forming a space inside the multilayer printed circuit board and incorporating a semiconductor relay, circuit elements that require heat radiation can be mounted on both sides of the multilayer printed circuit board, and the mounting density of the multilayer printed circuit board is increased. Can be increased.
このように構成される多層プリント基板を半導体試験装置のピンエレクトロニクスカードとして用いることにより、半導体試験装置のテストヘッドの小型化が図れ、半導体試験装置のさらなる多ピン化への対応が可能となる。 By using the multilayer printed circuit board configured as described above as a pin electronics card of a semiconductor test apparatus, the test head of the semiconductor test apparatus can be reduced in size, and the semiconductor test apparatus can be further increased in number of pins.
また、本発明により構成される半導体リレーの大きさは、従来の4mmx2mmx2mmのほぼ直方体形を2mmx1mmx0.5mmのほぼ直方体形にすることができ、体積にして１／１６に小型化できる。 Further, the size of the semiconductor relay constructed according to the present invention can be reduced from a conventional 4 mm × 2 mm × 2 mm substantially rectangular parallelepiped shape to a 2 mm × 1 mm × 0.5 mm substantially rectangular parallelepiped shape, and can be reduced to 1/16 in volume.
この小型化は、実装密度向上のほか、配線に起因する寄生素子分も低減できるので、たとえば半導体試験装置のピンエレクトロニクスカードとして用いることにより、高周波特性や高速信号特性の信号品位の劣化を防止できる。 This miniaturization not only improves the mounting density but also reduces the parasitic elements due to the wiring. For example, it can be used as a pin electronics card for semiconductor test equipment to prevent signal quality deterioration of high-frequency characteristics and high-speed signal characteristics. .
また、副次的に、従来の構成におけるピンエレクトロニクスカード上に実装された半導体リレーの脱落発生も防止できる。 Further, as a secondary matter, it is possible to prevent the semiconductor relay mounted on the pin electronics card in the conventional configuration from dropping out.
なお、多層プリント基板の内部に形成される空間部には、半導体リレーの他に、必要に応じてチップ素子など他の回路部品も内蔵してもよい。 In addition to the semiconductor relay, other circuit components such as a chip element may be incorporated in the space formed inside the multilayer printed board.
図２は、図１の製造工程説明図である。
（Ａ）において、表面に受光素子ＰＶＤおよびＭＯＳＦＥＴがダイボンドで固定されワイヤボンドで電極が電気配線パターンに接続された第１のプリント基板コア材４と、裏面にＬＥＤが導電性接着剤でダイボンドされワイヤボンドで電極が電気配線パターンに接続された第２のプリント基板コア材５と、受光素子ＰＶＤとＭＯＳＦＥＴと発光ダイオードＬＥＤおよび配線ワイヤを収納する空間部を形成するように切り欠き部が設けられた第３のプリント基板コア材６とを、プリプレグ材７，８を介して積層し、高温圧着する。圧着後、ドリルで貫通穴加工を行い、その内壁に導電膜をメッキして導電材料を充填し、さらに端部にメッキをして蓋をすることで（Ｂ）に示すようなビアホール１０，１１を形成する。
FIG. 2 is an explanatory diagram of the manufacturing process of FIG.
In (A), the first printed circuit board core material 4 in which the light receiving element PVD and the MOSFET are fixed to the front surface by die bonding and the electrode is connected to the electric wiring pattern by wire bonding, and the LED is die bonded by a conductive adhesive on the back surface. The second printed circuit board core material 5 in which the electrodes are connected to the electric wiring pattern by wire bonding, and the notch portion are provided so as to form a space for accommodating the light receiving element PVD, the MOSFET, the light emitting diode LED, and the wiring wire. The third printed circuit board core material 6 is laminated via the prepreg materials 7 and 8 and is hot-pressed. After crimping, a through-hole is drilled with a drill, and a conductive film is plated on the inner wall to fill the conductive material, and then the end is plated and covered to form a via hole 10, 11 as shown in FIG. Form.
（Ｂ）において、第３のプリント基板コア材６、プリプレグ材７，８の切り欠き部により形成される空間部に、貫通孔５ｂからノズルＮＺＬを使って透明絶縁性樹脂９をガラス転移点温度以上の温度環境下もしくは液状材料で注入する。このとき、貫通孔５ａから真空引きを行って透明絶縁性樹脂９内にボイドが入るのを防ぐようにしてもよい。一定量の透明絶縁性樹脂９を注入した後、経時冷却、温度印加、紫外線印加などで透明絶縁性樹脂９を固化させる。なお、透明絶縁性樹脂９のマージン量で盛り上がった部分は研磨除去してもよい。最終的には、（Ｃ）のような構成を得る。 In (B), the transparent insulating resin 9 is applied to the space formed by the cutout portions of the third printed circuit board core material 6 and the prepreg materials 7 and 8 using the nozzle NZL from the through hole 5b, and the glass transition temperature. Inject in the above temperature environment or with a liquid material. At this time, evacuation may be performed from the through hole 5 a to prevent the void from entering the transparent insulating resin 9. After injecting a certain amount of the transparent insulating resin 9, the transparent insulating resin 9 is solidified by cooling with time, application of temperature, application of ultraviolet rays, or the like. In addition, you may grind and remove the part which rose by the margin amount of the transparent insulating resin 9. Eventually, a configuration like (C) is obtained.
図３は、本発明の他の実施例を示す構成図である。図３は、図１のように構成された半導体リレー内蔵多層プリント基板を多層コア材ＭＬＢとして用い、その両面にプリプレグ材１２，１３を介して多層コア材１４，１５を積層固着し、これら積層固着した多層コア材ＭＬＢ，１４，１５を貫通して接地配線を含む層間を電気的に接続するようにビアホール１６，１７を設け、さらに両面にビルドアップ層１８，１９を３層ずつ積層固着したものである。 FIG. 3 is a block diagram showing another embodiment of the present invention. 3 uses a multilayer printed circuit board with a built-in semiconductor relay as shown in FIG. 1 as a multilayer core material MLB, and the multilayer core materials 14 and 15 are laminated and fixed on both sides via prepreg materials 12 and 13, respectively. Via holes 16 and 17 are provided so as to electrically connect the layers including the ground wiring through the fixed multilayer core materials MLB, 14 and 15, and three layers of build-up layers 18 and 19 are laminated and fixed on both sides. Is.
図３の構成により、図１のように構成された半導体リレー内蔵多層プリント基板を一部品として扱うことができ、積層される多層コア材１４，１５およびビルドアップ層１８，１９の電気的配線を必要に応じて変えることで、各種の機能を持つピンエレクトロニクスカードを実現できる。たとえば、トランジスタの代わりに半導体リレーチップ部品を内蔵したゲートアレイのようなものとしても利用できる。 With the configuration of FIG. 3, the multilayer printed circuit board with a built-in semiconductor relay configured as shown in FIG. 1 can be handled as one component, and the electrical wiring of the multilayer core materials 14 and 15 and the build-up layers 18 and 19 to be stacked By changing as needed, pin electronics cards with various functions can be realized. For example, it can be used as a gate array in which a semiconductor relay chip component is incorporated instead of a transistor.
また、図３のように多層化を重ねることにより、半導体リレー内蔵で減少した内層配線面積を、多層コア材１４，１５およびビルドアップ層１８，１９に設けられた配線層で補うことができる。 In addition, by increasing the number of layers as shown in FIG. 3, the inner layer wiring area that is reduced by incorporating the semiconductor relay can be compensated by the wiring layers provided in the multilayer core materials 14 and 15 and the buildup layers 18 and 19.
図４も、本発明の他の実施例を示す構成図である。図４の実施例では、ＭＯＳＦＥＴは第１のプリント基板コア材４にフリップチップボンドされ、遮光性の樹脂２０で固定されている。この構成により、ＭＯＳＦＥＴのチャネル層部分が遮光性の樹脂２０で覆われてＬＥＤからの光を遮光でき、光による影響を除去できる。また、寄生的なインダクタ分を持つワイヤボンドを高速信号経路に使わなくてもよくなるので、高周波・高速信号特性の劣化を防ぐことができる。 FIG. 4 is also a block diagram showing another embodiment of the present invention. In the embodiment of FIG. 4, the MOSFET is flip-chip bonded to the first printed circuit board core material 4 and fixed with a light-shielding resin 20. With this configuration, the channel layer portion of the MOSFET is covered with the light-shielding resin 20, so that the light from the LED can be shielded and the influence of the light can be removed. Further, since it is not necessary to use a wire bond having a parasitic inductor for the high-speed signal path, it is possible to prevent deterioration of the high-frequency / high-speed signal characteristics.
さらに、図４の実施例では、実装のやり易さを考慮し、受光素子ＰＶＤにＴＳＶ(Through Silicon Via)２１ａ，２１ｂを設けて、受光素子ＰＶＤの電極をその裏面から取り出すようにし、ＭＯＳＦＥＴと同様に第１のプリント基板コア材４にバンプ２２ａ〜２２ｄを介して実装できるようにしている。 Further, in the embodiment of FIG. 4, in consideration of ease of mounting, TSVs (Through Silicon Via) 21a and 21b are provided in the light receiving element PVD, and the electrodes of the light receiving element PVD are taken out from the back surface thereof. Similarly, the first printed circuit board core material 4 can be mounted via bumps 22a to 22d.
図５も、本発明の他の実施例を示す構成図である。図５の実施例では、受光素子ＰＶＤおよびＭＯＳＦＥＴの電極は第３のプリント基板コア材６にバンプ２２ａ〜２２ｄを介してフリップチップボンドされ、各電極はバンプ２２ａ〜２２ｄを介して第３のプリント基板コア材６上の配線パターンに電気的に接続されている。また、受光素子ＰＶＤおよびＭＯＳＦＥＴは遮光性絶縁樹脂２０で固定されている。受光素子ＰＶＤおよびＭＯＳＦＥＴをフリップチップ実装した第３のプリント基板コア材６は、プリプレグ材７と８を介して第１のプリント基板コア材４およびＬＥＤを実装した第２のプリント基板コア材５に積層され熱圧着される。プリプレグ材７は受光素子ＰＶＤおよびＭＯＳＦＥを埋め込む役割も担う。また、第３のプリント基板コア材６の切り欠き部により形成される空間部には透明絶縁性樹脂９が注入される。 FIG. 5 is also a block diagram showing another embodiment of the present invention. In the embodiment of FIG. 5, the electrodes of the light receiving element PVD and the MOSFET are flip-chip bonded to the third printed circuit board core material 6 via bumps 22a to 22d, and each electrode is third printed via the bumps 22a to 22d. The wiring pattern on the substrate core material 6 is electrically connected. Further, the light receiving element PVD and the MOSFET are fixed with a light shielding insulating resin 20. The third printed circuit board core material 6 on which the light receiving element PVD and the MOSFET are flip-chip mounted is connected to the first printed circuit board core material 4 and the second printed circuit board core material 5 on which the LED is mounted via the prepreg materials 7 and 8. Laminated and thermocompression bonded. The prepreg material 7 also plays a role of embedding the light receiving elements PVD and MOSFE. A transparent insulating resin 9 is injected into the space formed by the cutout portion of the third printed circuit board core material 6.
図５の構成により、受光素子ＰＶＤもフリップ実装されることにより受光素子ＰＶＤに図４に示すようなＴＳＶの加工は不要となり、製造プロセスを簡易化できる。 With the configuration of FIG. 5, the light receiving element PVD is also flip-mounted, so that the TSV as shown in FIG. 4 is not necessary for the light receiving element PVD, and the manufacturing process can be simplified.
なお、上記実施例では、多数の半導体リレーが高密度に実装された多層プリント基板を半導体試験装置のピンエレクトロニクスカードとして用いる例を説明したが、フォトカプラの多層プリント基板内蔵化にも適用でき、フォトカプラを用いるスイッチング電源、ＦＡコントローラ、ＭＩＤＩ規格の電子楽器、医用電子機器におけるプリント基板にも応用ができる。 In the above embodiment, an example in which a multilayer printed board on which a large number of semiconductor relays are mounted at high density has been described as a pin electronics card of a semiconductor test apparatus, but it can also be applied to the incorporation of a multilayer printed board in a photocoupler, It can also be applied to printed circuit boards in switching power supplies using photocouplers, FA controllers, MIDI standard electronic musical instruments, and medical electronic devices.
以上説明したように、本発明によれば、多数の半導体リレーを高密度に実装できて良好な高周波・高速信号特性が得られる多層プリント基板が実現でき、半導体試験装置のピンエレクトロニクスカードとして用いることにより、テストヘッドの小型化が図れ、さらなる多ピン化への対応が実現できる。 As described above, according to the present invention, a multilayer printed circuit board that can mount a large number of semiconductor relays at a high density and obtain good high-frequency / high-speed signal characteristics can be realized, and can be used as a pin electronics card of a semiconductor test apparatus. As a result, the test head can be reduced in size, and a further increase in pin count can be realized.
ＬＥＤ 発光ダイオード
ＰＶＤ 受光素子
ＭＬＢ 多層コア材
４ 第１のプリント基板コア材
５ 第２のプリント基板コア材
５ａ，５ｂ 貫通穴
６ 第３のプリント基板コア材
６ａ，６ｂ 金属メッキ層
７ 第１のプリプレグ材
８ 第２のプリプレグ材
９ 透明絶縁性樹脂
１０，１１，１６，１７ ビアホール
１２，１３ プリプレグ材
１４，１５ 多層コア材
１８，１９ ビルドアップ層
２０ 遮光性樹脂
２１ａ，２１ｂ ＴＳＶ
２２ａ〜２２ｄ バンプ
LED light emitting diode PVD light receiving element MLB multilayer core material 4 first printed circuit board core material 5 second printed circuit board core material 5a, 5b through hole 6 third printed circuit board core material 6a, 6b metal plating layer 7 first prepreg Material 8 Second prepreg material 9 Transparent insulating resin 10, 11, 16, 17 Via hole 12, 13 Pre-preg material 14, 15 Multi-layer core material 18, 19 Build-up layer 20 Light-shielding resin 21a, 21b TSV
22a-22d Bump
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009132946A JP2010283007A (en) | 2009-06-02 | 2009-06-02 | Multilayer printed board and semiconductor test device using multilayer printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009132946A JP2010283007A (en) | 2009-06-02 | 2009-06-02 | Multilayer printed board and semiconductor test device using multilayer printed board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010283007A true JP2010283007A (en) | 2010-12-16 |
Family
ID=43539535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009132946A Pending JP2010283007A (en) | 2009-06-02 | 2009-06-02 | Multilayer printed board and semiconductor test device using multilayer printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010283007A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016533633A (en) * | 2013-09-26 | 2016-10-27 | マイクロ モーション インコーポレイテッド | Optical isolator using printed circuit board insulation |
| WO2022075497A1 (en) * | 2020-10-06 | 2022-04-14 | 엘지전자 주식회사 | Backlight unit, display device comprising same, and method for manufacturing display device |
-
2009
- 2009-06-02 JP JP2009132946A patent/JP2010283007A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016533633A (en) * | 2013-09-26 | 2016-10-27 | マイクロ モーション インコーポレイテッド | Optical isolator using printed circuit board insulation |
| US10075246B2 (en) | 2013-09-26 | 2018-09-11 | Micro Motion, Inc. | Optical isolator mounted in printed circuit board recess |
| WO2022075497A1 (en) * | 2020-10-06 | 2022-04-14 | 엘지전자 주식회사 | Backlight unit, display device comprising same, and method for manufacturing display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138689B2 (en) | LSI package with interface module and LSI package | |
| US8942004B2 (en) | Printed circuit board having electronic components embedded therein | |
| US20180130761A1 (en) | Semiconductor package, manufacturing method thereof, and electronic element module using the same | |
| US8410463B2 (en) | Optocoupler devices | |
| US10470307B2 (en) | Circuit substrate with embedded heat sink | |
| US8895871B2 (en) | Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller | |
| US20080008477A1 (en) | Optical transmission between devices on circuit board | |
| US9143243B2 (en) | Power module for high/low voltage insulation | |
| US8938136B2 (en) | Opto-electronic system having flip-chip substrate mounting | |
| JP7279538B2 (en) | light emitting device | |
| KR20080049916A (en) | Semiconductor chip package and printed circuit board assembly having the same | |
| JP2015177056A (en) | Photo relay | |
| JP2009080451A (en) | Flexible optoelectric interconnect and method for manufacturing same | |
| US20150262986A1 (en) | Optical coupling device | |
| US9924594B2 (en) | Power semiconductor module and method for producing a power semiconductor module | |
| JP2020031212A (en) | Light emitting module and light emitting string device | |
| US11864319B2 (en) | Z-axis interconnection with protruding component | |
| US11646547B2 (en) | Light emitting device | |
| CN110691457A (en) | Circuit board and circuit assembly | |
| JP2010283007A (en) | Multilayer printed board and semiconductor test device using multilayer printed board | |
| US11367715B2 (en) | Photorelay | |
| JP2011155199A (en) | Circuit mounting substrate | |
| KR101409622B1 (en) | Semiconductor package | |
| US11116075B2 (en) | Component carrier comprising dielectric structures with different physical properties | |
| CN115831949A (en) | Semiconductor package |