JP2010282471A - 静電容量型タッチパネルの信号処理回路 - Google Patents

Abstract

【課題】静電容量型タッチパネルの信号処理回路において、部品の重複を無くし、部品コストを削減する。
【解決手段】ガラス基板２００上にタッチパネル５１が形成される。タッチパネル５１の周辺にＹ方向に沿ってセンサ回路５０Ａ，５０Ｂが配置され、Ｘ方向に沿ってセンサ回路５０Ｃ，５０Ｄが配置される。センサ回路５０Ａ〜５０Ｄのシリアルクロック端子ＳＣＬは、シリアルクロックライン５３に共通接続され、シリアルデータ端子ＳＤＡは、シリアルデータライン５４に共通接続される。ガラス基板２００の外部のＰＣＢ基板上には、マイクロコンピュータ５２が設けられる。マイクロコンピュータ５６とセンサ回路５０Ａ〜５０Ｄとの間は、シリアルクロックライン５３及びシリアルデータライン５４を介して、データ通信が可能に構成される。
【選択図】図５

Description

本発明は、静電容量型タッチパネルの信号処理回路に関する。

従来、携帯電話、携帯音響機器、携帯ゲーム機器、テレビジョン、パーソナルコンピュータ等の各種電子機器の入力装置として、静電容量型タッチパネルが知られている。

図１２は、静電容量型タッチパネル１０１の平面図である。図示のように、ガラス基板１００上にタッチパネル１０１が形成される。大型のタッチパネル１０１においては、その周辺に、ＣＯＧ（Chip On Glass）技術を用いてＩＣチップからなる複数のセンサ回路１０２Ａ，１０２Ｂ・・・が配置される。

センサ回路１０２Ａ，１０２Ｂは、タッチパネル１０１上のタッチ位置における静電容量センサの容量値の変化を検知する。その検知結果は、センサ回路１０２Ａ，１０２Ｂにそれぞれ内蔵されたマイクロコンピュータにより演算処理され、タッチ位置座標が決定されるようになっている。

特開２００５−１９００５０号公報

しかしながら、従来の静電容量型タッチパネルにおいては、複数のセンサ回路１０２Ａ，１０２Ｂは、それぞれマイクロコンピュータを内蔵していたので、部品の重複があり、部品のコストが高いという問題があった。

本発明の静電容量型タッチパネルの信号処理回路は、基板上に延びた複数の第１のセンス線と、前記第１のセンス線の両側に隣接して延びた第１の駆動線と、前記基板上に延び前記複数の第１のセンス線と交差した複数の第２のセンス線と、前記第２のセンス線の両側に隣接して延びた第２の駆動線とを備えた静電容量型タッチパネルの信号処理回路であって、前記第１のセンス線と前記第１の駆動線との間の容量変化を検出し、第１の検出信号を出力する第１のセンサ回路と、前記第２のセンス線と前記第２の駆動線との間の容量値を検出し、第２の検出信号を出力する第２のセンサ回路と、前記第１及び第２のセンス回路が共通に接続され、前記第１及び第２の検出信号が出力可能であるバスと、を備え、前記バスを介して前記第１及び第２のセンサ回路とマスターデバイスとの間でデータ通信を行うようにしたことを特徴とする。

本発明によれば、静電容量型タッチパネルの信号処理回路において、部品の重複を無くし、部品コストを削減することができる。

本発明の静電容量型タッチセンサの原理を示す図である。 電荷増幅器の入出力特性を示す図である。 電荷増幅器の回路図である。 電荷増幅器の動作を説明する図である。 本発明の第１の実施形態による静電容量型タッチセンパネルの信号処理回路を示す図である。 センサ回路のシステム構成を示す図である。 本発明の第１の実施形態による静電容量型タッチセンパネルの信号処理回路の出力波形である。 本発明の第１の実施形態による静電容量型タッチセンパネルの信号処理回路の動作を説明するタイミング図である。 本発明の第２の実施形態による静電容量型タッチセンパネルの信号処理回路の動作を説明するタイミング図である。 本発明の第２の実施形態による静電容量型タッチセンパネルの信号処理回路を示す図である。 センサ回路のシステム構成を示す図である。 従来の静電容量型タッチパネルの信号処理回路を示す図である。

以下、本発明の実施形態について図面に基づいて説明する。先ず、本発明の基本原理を図１乃至４に基づいて説明する。

［本発明の基本原理］
図１に示すように、ＰＣＢ基板などの基板１１上に、励起パッド１２と、この励起パッド１２を間に挟んで第１のタッチパッド１３と第２のタッチパッド１４とが配置されている。第１及び第２のタッチパッド１３，１４と励起パッド１２の間には不図示の誘電体層が形成されている。

つまり、第１のタッチパッド１３と励起パッド１２により第１の静電容量Ｃ１が形成される。同様に、第２のタッチパッド１４と励起パッド１２により第２の静電容量Ｃ２が形成される。第１の静電容量Ｃ１の容量値をＣ１、第２の静電容量Ｃ２の容量値をＣ２とする。第１及び第２のタッチパッド１３，１４と励起パッド１２は電極であるので、これらの電極の表面はプラスチック、木、ゴム等の絶縁体で覆われていることが好ましい。

一方、信号処理回路（ＩＣ）側においては、励起パッド１２に配線１５を介して交流電圧を印加する交流電源１６が設けられている。この交流電圧の振幅電圧を励起電圧Ｖｒｅｆとする。また、電荷増幅器１７が設けられ、この電荷増幅器１７の非反転入力端子（＋）に配線１８を介して第１のタッチパッド１３が接続され、電荷増幅器１７の反転入力端子（−）に配線１９を介して第２のタッチパッド１４が接続されている。

電荷増幅器１７は、第１のタッチパッド１３と励起パッド１２の間の容量値Ｃ１と第２のタッチパッド１４と励起パッド１２の間の容量値Ｃ２の差に応じた電圧を生成する回路である。

以下、電荷増幅器１７の具体的な構成例について、図３及び図４に基づいて説明する。図３に示すように、破線で囲まれた部分が基板１１であり、第１の静電容量Ｃ１と第２の静電容量Ｃ２が形成される。基板１１以外の構成部分が信号処理回路である。

交流電源１６は、交互にスイッチングするスイッチＳＷ１，ＳＷ２で形成される。交流電源１６は、スイッチＳＷ１が閉じスイッチＳＷ２が開くと接地電圧（０Ｖ）を出力し、スイッチＳＷ１が開きスイッチＳＷ２が閉じると、励起電圧Ｖｒｅｆ（プラス電圧）を出力する。この場合、交流電源１６の交流電圧は励起電圧Ｖｒｅｆ（Ｈレベル）と０Ｖ（Ｌレベル）を交互に繰り返すクロック信号電圧である。

また、第１の静電容量Ｃ１に直列に第３の静電容量Ｃ３が接続され、第２の静電容量Ｃ２に直列に第４の静電容量Ｃ４が接続される。ここで、Ｃ３，Ｃ４の容量値は、等しく設定され、Ｃ１，Ｃ２と同程度であることが好ましい。

第３及び第４の静電容量Ｃ３，Ｃ４の共通接続点には、交流電源１６と同様の交流電源２１が接続される。交流電源２１は、交互にスイッチングするスイッチＳＷ３，ＳＷ４で形成される。交流電源２１は、スイッチＳＷ３が閉じスイッチＳＷ４が開くと接地電圧（０Ｖ）を出力し、スイッチＳＷ３が開きスイッチＳＷ４が閉じると、励起電圧Ｖｒｅｆ（プラス電圧）を出力する。そして、交流電源１６と交流電源２１は互いに逆相のクロック信号電圧を出力するように構成されている。

２２は一般的な差動増幅器であり、その非反転入力端子（＋）に第１及び第３の静電容量Ｃ１，Ｃ３の接続点からの引き出された配線が接続され、その反転入力端子（−）に第２及び第４の静電容量Ｃ２，Ｃ４の接続点からの引き出された配線が接続される。

また、差動増幅器２２の反転出力端子（−）と非反転入力端子（＋）の間にフィードバック容量Ｃｆが接続され、差動増幅器２２の非反転出力端子（＋）と反転入力端子（−）の間に同じフィードバック容量Ｃｆが接続される。フィードバック容量Ｃｆの容量値をＣｆとする。

さらに、スイッチＳＷ５が差動増幅器２２の反転出力端子（−）と非反転入力端子（＋）の間に接続され、スイッチＳＷ６が差動増幅器２２の非反転出力端子（＋）と反転入力端子（−）の間に接続される。スイッチＳＷ５，ＳＷ６は同時にスイッチングする。つまり、スイッチＳＷ５，ＳＷ６が閉じると、差動増幅器２２の反転出力端子（−）と非反転入力端子（＋）とが短絡されると共に、差動増幅器２２の非反転出力端子（＋）と反転入力端子（−）とが短絡される。

差動増幅器２２の反転出力端子（−）からの出力電圧をＶｏｍとし、差動増幅器２２の非反転出力端子（＋）からの出力電圧をＶｏｐとし、両者の差電圧をＶｏｕｔ（＝Ｖｏｐ−Ｖｏｍ）とする。

次に、上記構成の回路の動作を図４に基づき説明する。この回路は第１相（電荷蓄積モード）と第２相（電荷転送モード）という２つの相（phase）を有しており、この２つの相が交互に多数回繰り返される。

先ず、図４（ａ）の第１相の場合、交流電源１６のＳＷ１が開き、ＳＷ２が閉じることにより、第１及び第２の静電容量Ｃ１，Ｃ２に励起電圧Ｖｒｅｆが印加される。また、交流電源２１のＳＷ４が開き、ＳＷ３が閉じることにより、第３及び第４の静電容量Ｃ３，Ｃ４に接地電圧（０Ｖ）が印加される。

また、ＳＷ５及びＳＷ６が閉じる。これにより、差動増幅器２２の反転出力端子（−）と非反転入力端子（＋）とが短絡され、非反転出力端子（＋）と反転入力端子（−）とが短絡される。この結果、ノードＮ１（反転入力端子（−）に接続された配線ノード）、ノードＮ２（非反転入力端子（＋）に接続された配線ノード）、反転出力端子（−）、非反転出力端子（＋）の電圧はそれぞれ１／２Ｖｒｅｆになる。ただし、差動増幅器２２のコモンモード電圧を励起電圧の１／２である１／２Ｖｒｅｆとする。

次に、図４（ｂ）の第２相の場合、交流電源１６のＳＷ１が閉じ、ＳＷ２が開くことにより、第１及び第２の静電容量Ｃ１，Ｃ２に接地電圧（０Ｖ）が印加される。また、交流電源２１のＳＷ４が閉じ、ＳＷ３が開くことにより、第３及び第４の静電容量Ｃ３，Ｃ４に励起電圧Ｖｒｅｆが印加される。また、ＳＷ５及びＳＷ６が開く。

その後、図４（ａ）の第１相の状態に戻り、また第２相に移る。このような動作が多数回繰り返され、電荷増幅器１７は安定状態に至る。

この場合、Ｃ３＝Ｃ４＝Ｃであり、Ｃ１，Ｃ２の初期状態の容量値をＣとする。また、人間の指がタッチパッドに近づいた場合のＣ１，Ｃ２の容量差をΔＣとする。
つまり、Ｃ１−Ｃ２＝ΔＣである。
そうすると、Ｃ１＝Ｃ＋１／２ΔＣ、Ｃ２＝Ｃ−１／２ΔＣが成り立つ。

ノードＮ１について電荷保存則を適用すると、以下の通りである。
第１相において、

ここで、（Ｃ−１／２ΔＣ）・（−１／２Ｖｒｅｆ）はＣ２の電荷量であり、Ｃ・（１／２Ｖｒｅｆ）はＣ４の電荷量、Ｃｆ・０（＝０）はＣｆの電荷量である。

第２相において、

ここで、（Ｃ−１／２ΔＣ）・（１／２Ｖｒｅｆ）はＣ２の電荷量、Ｃ・（−１／２Ｖｒｅｆ）はＣ４の電荷量、Ｃｆ・（Ｖｏｐ−１／２Ｖｒｅｆ）はＣｆの電荷量である。
第１相と第２相においてノードＮ１の電荷量は等しいから、数１＝数２である。

この方程式をＶｏｐについて解くと次式が得られる。

同様にして、ノードＮ２について電荷保存則を適用し、その方程式をＶｏｍについて解くと、次式が得られる。

数３、数４から、Ｖｏｕｔを求める。

即ち、図２に示すように電荷増幅器１７の出力電圧Ｖｏｕｔは、容量値Ｃ１，Ｃ２の容量差ΔＣに比例して変化することがわかる。

以下、図１に基づいてタッチセンサの動作原理について説明する。以下の説明においては第１及び第２のタッチパッド１３，１４と励起パッド１２間の容量値は互いに等しく初期設定されており、人間の指がこれらのパッドから遠く離れている初期状態においては、Ｃ１＝Ｃ２＝Ｃであるとする。

先ず、図１（ａ）に示すように、人間の指２０を第１のタッチパッド１３に近づけると、第１のタッチパッド１３と励起パッド１２の間の電界が変化し、第１のタッチパッド１３と励起パッド１２の間の容量値Ｃ１が容量値Ｃ２に比して大きくなる。（Ｃ１＞Ｃ２）

これは、人間の指２０は導電性を持っており容量電極として働くことから、指２０と励起パッド１２、指２０と第１のタッチパッド１３の間にそれぞれ静電容量が生じるためである。この場合、電荷増幅器１７の出力電圧Ｖｏｕｔは数５に基づきプラス（＋）の電圧になる。図１では、人間の指で示したが、人間の指以外でも、例えば、ペンなどを用いても良い。

また、図１（ｂ）に示すように、人間の指２０を励起パッド１２の直上に置いた場合は、容量値Ｃ１と容量値Ｃ２は等しくなる。（Ｃ１＝Ｃ２）この場合、電荷増幅器１７の出力電圧Ｖｏｕｔは０Ｖになる。

そして、図１（ｃ）に示すように、人間の指２０を第２のタッチパッド１４に近づけると、第２のタッチパッド１４と励起パッド１２の間の電界が変化し、第２のタッチパッド１４と励起パッド１２の間の容量値Ｃ２が容量値Ｃ１に比して大きくなる。（Ｃ２＞Ｃ１）この場合、電荷増幅器１７の出力電圧Ｖｏｕｔは数５に基づきマイナス（−）の電圧になる。

上記タッチセンサによれば、人間の指２０が第１のタッチパッド１３に近づくと電荷増幅器１７の出力電圧Ｖｏｕｔがプラス（＋）の電圧になることから、ＯＮ／ＯＦＦスイッチとして用いることができる。また、電荷増幅器１７の出力電圧ＶｏｕｔはΔＣに対してリニアに変化する。つまり、人間の指２０が第１のタッチパッド１３に近づくほどプラス（＋）の値が大きくなり、逆に第２のタッチパッド１４に近づくほどマイナス（−）の値（絶対値）が大きくなる。したがって、この特性を利用して人間の指２０のタッチ位置をリニア検出（アナログ検出）することもできる。

また、上記タッチセンサによれば、差動容量検出方式を採用しているので、ノイズ耐性を向上させることができる。即ち、第１及び第２のタッチパッド１３，１４にノイズが印加された場合、ノイズは互いにキャンセルされ、ノイズの影響が電荷増幅器１７の出力電圧Ｖｏｕｔに出ることが抑制される。また、第１及び第２のタッチパッド１３，１４と配線１５，１８，１９の寄生容量の影響が無いため、これらのタッチパッド等のパターニングに制約を設ける必要が無く、任意のパターニングを可能にする。

［第１の実施形態］
上述の基本原理を用いた本発明の第１の実施形態を図５乃至図７に基づいて説明する。
図５は、本発明の第１の実施形態による静電容量型タッチセンサパネルの信号処理回路を示す図である。図６は、図５のセンサ回路５０Ａのシステム構成を示す図である。

図示のように、ガラス基板２００上にタッチパネル５１が形成される。タッチパネル５１の周辺に、Ｙ方向に沿ってセンサ回路５０Ａ，５０Ｂが配置され、Ｘ方向に沿ってセンサ回路５０Ｃ，５０Ｄが配置される。これらのセンサ回路５０Ａ〜５０ＤはＩＣチップからなり、ＣＯＧ技術を用いてガラス基板２００上に形成される。

タッチパネル５１は、ガラス基板２００上のＸ方向に延びたＸラインＸＬ１〜ＸＬ８、Ｘ駆動ラインＤＲＸＬ１，ＤＲＸＬ２を有している。Ｘ駆動ラインＤＲＸＬ１は、各ＸラインＸＬ１〜ＸＬ４の両側に隣接して配置され、Ｘ駆動ラインＤＲＸＬ２は、各ＸラインＸＬ５〜ＸＬ８の両側に隣接して配置される。

タッチパネル５１は、更に、ガラス基板２００上のＹ方向に延びたＹラインＹＬ１〜ＹＬ８、Ｙ駆動ラインＤＲＹＬ１，ＤＲＹＬ２を有している。これらのラインは、ＸラインＸＬ１〜ＸＬ８、Ｘ駆動ラインＤＲＸＬ１，ＤＲＸＬ２と交差し、かつ互いに電気的に絶縁されている。Ｙ駆動ラインＤＲＹＬ２は、各ＹラインＹＬ１〜ＹＬ４の両側に隣接して配置され、Ｙ駆動ラインＤＲＹＬ２は、各ＹラインＹＬ５〜ＹＬ８の両側に隣接して配置される。

そして、センサ回路５０Ａの第１の入力端子ＣＩＮ１はＸラインＸＬ１に接続され、第２の入力端子ＣＩＮ２はＸラインＸＬ３に接続され、第３の入力端子ＣＩＮ３はＸラインＸＬ２に接続され、第４の入力端子ＣＩＮ４はＸラインＸＬ４に接続される。センサ回路５０Ａの駆動端子ＣＤＲＶは、Ｘ駆動ラインＤＲＸＬ１に接続される。同様に、センサ回路５０Ｃの第１の入力端子ＣＩＮ１はＹラインＹＬ１に接続され、第２の入力端子ＣＩＮ２はＹラインＹＬ３に接続され、第３の入力端子ＣＩＮ３はＹラインＹＬ２に接続され、第４の入力端子ＣＩＮ４はＹラインＹＬ４に接続される。センサ回路５０Ｃの駆動端子ＣＤＲＶは、Ｙ駆動ラインＤＲＹＬ１に接続される。センサ回路５０Ｂ，５０Ｄについても同様である。

センサ回路５０Ａ〜５０Ｄは、それぞれシリアルクロック端子ＳＣＬ、シリアルデータ端子ＳＤＡ及び割り込みフラグ出力端子ＩＮＴを有している。ガラス基板２００上に、シリアルクロックライン５３、シリアルデータライン５４、割り込みフラグライン５５が形成されている。

そして、センサ回路５０Ａ〜５０Ｄのシリアルクロック端子ＳＣＬは、シリアルクロックライン５３に共通接続され、シリアルデータ端子ＳＤＡは、シリアルデータライン５４に共通接続され、割り込みフラグ出力端子ＩＮＴは、割り込みフラグライン５５に共通接続されている。この場合、シリアルクロックライン５３、シリアルデータライン５４はＩ^２Ｃバスを形成する。

ガラス基板２００の外部のＰＣＢ基板（不図示）上には、マスターデバイスであるマイクロコンピュータ５２が設けられる。シリアルクロックライン５３、シリアルデータライン５４、割り込みフラグライン５５は、ＦＰＣ５６を介してマイクロコンピュータ５２に接続されている。これにより、マイクロコンピュータ５２とセンサ回路５０Ａ〜５０Ｄとの間でデータ通信が可能に構成されている。図６では、マスターデバイスとして、マイコンを用いているが、マイコン以外でも、例えば、ＤＳＰやロジック回路を用いて実現しても良い。

［センサ回路５０Ａ〜５０Ｄのシステム構成］
次に、センサ回路５０Ａ〜５０Ｄのシステム構成を図６に基づいて説明する。図６では、センサ回路５０Ａだけを示すが、センサ回路５０Ｂ〜５０Ｄも同じ構成を有している。

センサ回路５０Ａは、選択回路３３、電荷増幅器３４、１６ビットのデルタシグマＡＤ変換器３５、駆動回路３６、制御回路３７、Ｉ^２Ｃインターフェース回路３８、基準電圧発生回路３９、パワーオンリセット回路４０、発振器４１、調整回路４２、ＥＥＰＲＯＭ４３、割り込みフラグ出力回路４４、第１乃至第４の入力端子ＣＩＮ１〜ＣＩＮ４、駆動端子ＣＤＲＶ、シリアルクロック端子ＳＣＬ、シリアルデータ端子ＳＤＡ、電源端子ＶＤＤ、接地端子ＶＳＳ、割り込みフラグ出力端子ＩＮＴを含んで構成される。

第１乃至第４の入力端子ＣＩＮ１，ＣＩＮ２，ＣＩＮ３，ＣＩＮ４は、前述のように、それぞれＸラインＸＬ１，ＸＬ３，ＸＬ２，ＸＬ４に接続される。選択回路３３は、フェーズ１（phase 1）では第１及び第２の入力端子ＣＩＮ１，ＣＩＮ２を選択し、フェーズ２（phase 2）では第３及び第４の入力端子ＣＩＮ３，ＣＩＮ４を選択する。

選択回路３３の出力は電荷増幅器３４に入力される。電荷増幅器３４は、前述の電荷増幅器１７と同じ構成を有している。フェーズ１の場合、選択回路３３によって第１及び第２の入力端子ＣＩＮ１，ＣＩＮ２が選択される。すると、電荷増幅器３４の非反転入力端子（＋）に第１の入力端子ＣＩＮ１からの信号が印加され、電荷増幅器３４の反転入力端子（−）に第２の入力端子ＣＩＮ２からの信号が印加される。即ち、電荷増幅器３４は、前述の数５に基づき、ＸラインＸＬ１とＸ駆動ラインＤＲＸＬ１との間の容量値と、ＸラインＸＬ３とＸ駆動ラインＤＲＸＬ１との間の容量値との差に応じた第１の出力電圧Ｖ１を出力する。

一方、フェーズ２の場合、選択回路３３によって第３及び第４の入力端子ＣＩＮ３，ＣＩＮ４が選択される。すると、電荷増幅器３４の非反転入力端子（＋）に第３の入力端子ＣＩＮ３からの信号が印加され、電荷増幅器３４の反転入力端子（−）に第４の入力端子ＣＩＮ４からの信号が印加される。即ち、電荷増幅器３４は、前述の数５に基づき、ＸラインＸＬ２とＸ駆動ラインＤＲＸＬ１との間の容量値と、ＸラインＸＬ４とＸ駆動ラインＤＲＸＬ１との間の容量値との差に応じた第２の出力電圧Ｖ２を出力する。

デルタシグマＡＤ変換器３５は、第１及び第２の出力電圧Ｖ１，Ｖ２をデジタル値に変換する。制御回路３７は、信号処理回路の全体を制御する回路である。デルタシグマＡＤ変換器３５の出力データは、Ｉ^２Ｃインターフェース回路３８により、所定のフォーマットのシリアルデータに変換され、シリアルクロック端子ＳＣＬ、シリアルデータ端子ＳＤＡを介して、マイクロコンピュータ５２に送信される。

駆動回路３６は、前述の交流電源１６を含んで構成され、駆動端子ＣＤＲＶを介してタッチパネル５１のＸ駆動ラインＤＲＸＬ１に交流電圧を供給する。基準電圧発生回路３９は、駆動回路３６で用いられる励起電圧Ｖｒｅｆを発生する。

パワーオンリセット回路４０は、電源投入時にシステムをリセットする回路である。発振器４１は、システムクロックを発生する回路である。調整回路４２は、電荷増幅器３４のオフセット量を調整する回路である。ＥＥＰＲＯＭ４３は、オフセット量を調整するための調整データを保存するメモリである。

割り込みフラグ出力回路４４は、センサ回路５０Ａの前述の信号処理、つまり、電荷増幅器３４とデルタシグマＡＤ変換器３５による信号処理が終了した時に、割り込みフラグ出力端子ＩＮＴを介して、マイクロコンピュータ５２に割り込みフラグを出力する。

以下、センサ回路５０Ａの動作を表１、図７に基づいて説明する。

先ず、人の指がＸラインＸＬ１にタッチした場合、電荷増幅器３４のフェーズ１における第１の出力電圧Ｖ１はプラス（＋）の値になる。これは、ＸラインＸＬ１とＸ駆動ラインＤＲＸＬ１との間の容量値がＸラインＸＬ３とＸ駆動ラインＤＲＸＬ１との間の容量値より大きくなるからである。また、電荷増幅器３４のフェーズ２における第２の出力電圧Ｖ２は０Ｖになる。これは、人の指がＸラインＸＬ１にタッチしているので、ＸラインＸＬ２，ＸＬ４の容量値に変化はないからである。

次に、人の指がＸラインＸＬ２にタッチした場合、電荷増幅器３４のフェーズ１における第１の出力電圧Ｖ１は０Ｖになる。これは、ＸラインＸＬ１，ＸＬ３の容量値に変化はないからである。また、電荷増幅器３４のフェーズ２における第２の出力電圧Ｖ２はプラス（＋）の値になる。これは、ＸラインＸＬ２とＸ駆動ラインＤＲＸＬ１との間の容量値がＸラインＸＬ４とＸ駆動ラインＤＲＸＬ１との間の容量値より大きくなるからである。

次に、人の指がＸラインＸＬ３にタッチした場合、電荷増幅器３４のフェーズ１における第１の出力電圧Ｖ１はマイナス（−）の値になる。これは、ＸラインＸＬ３とＸ駆動ラインＤＲＸＬ１との間の容量値がＸラインＸＬ１とＸ駆動ラインＤＲＸＬ１との間の容量値より大きくなるからである。また、電荷増幅器３４のフェーズ２における第２の出力電圧Ｖ２は０Ｖになる。これは、人の指がＸラインＸＬ３にタッチしているので、ＸラインＸＬ２，ＸＬ４の容量値に変化はないからである。

最後に、人の指がＸラインＸＬ４にタッチした場合、電荷増幅器３４のフェーズ１における第１の出力電圧Ｖ１は０Ｖになる。これは、ＸラインＸＬ１，ＸＬ３の容量値に変化はないからである。また、電荷増幅器３４のフェーズ２における第２の出力電圧Ｖ２はマイナス（−）の値になる。これは、ＸラインＸＬ４とＸ駆動ラインＤＲＸＬ１との間の容量値がＸラインＸＬ２とＸ駆動ラインＤＲＸＬ１との間の容量値より大きくなるからである。なお、説明の都合上、表１、図７において、第１及び第２の出力電圧Ｖ１，Ｖ２の最大値の絶対値は「１」に規格化されている。

また、図７に示すように、電荷増幅器３４の第１及び第２の出力電圧Ｖ１，Ｖ２は、タッチ位置に応じて連続的に変化することがわかる。即ち、ＸラインＸＬ１上の点を原点とし、横軸をＹ座標軸とすると、第１の出力電圧Ｖ１は、Ｖ１＝ｃｏｓＹで近似され、第２の出力電圧Ｖ２は、Ｖ２＝ｓｉｎＹで近似される。従って、第１及び第２の出力電圧Ｖ１，Ｖ２に基づいて、タッチ位置（Ｙ座標）を検出することが可能である。

その一例を示すと、Ｖ２／Ｖ１＝ｔａｎＹが成り立つことから、Ｙ＝ａｒｃｔａｎ（Ｖ２／Ｖ１）の関係式と、第１及び第２の出力電圧Ｖ１，Ｖ２の極性（＋，−）を使ってタッチ位置のＹ座標を求めることができる。ａｒｃｔａｎはｔａｎの逆関数である。この場合、前述のように、デルタシグマＡＤ変換器３５によって、第１及び第２の出力電圧Ｖ１，Ｖ２をデジタル値に変換し、Ｉ^２Ｃインターフェース回路３８を介してマイクロコンピュータ５２に送信する。そして、マイクロコンピュータ５２により、前述の演算を行い、タッチ位置のＹ座標を求めることができる。

同様に、センサ回路５０Ｂを動作させることにより、電荷増幅器３４の第１及び第２の出力電圧Ｖ１，Ｖ２にも基づき、ＸラインＸＬ５〜ＸＬ８上のタッチ位置の検出が可能である。また、センサ回路５０Ｃを動作させることにより、電荷増幅器３４の第１及び第２の出力電圧Ｖ１，Ｖ２にも基づき、ＹラインＹＬ１〜ＹＬ４上のタッチ位置の検出が可能であり、センサ回路５０Ｄを動作させることにより、ＹラインＹＬ５〜ＹＬ８上のタッチ位置の検出が可能である。

したがって、４つのセンサ回路５０Ａ〜５０Ｄを動作させることにより、タッチパネル５１上のタッチ位置のＸ、Ｙ座標を求めることができる。

［センサ回路５０Ａ〜５０Ｄの動作シーケンス］
次に、４つのセンサ回路５０Ａ〜５０Ｄの動作シーケンス例について説明する。図８に示すように、４つのセンサ回路５０Ａ〜５０Ｄは、固有のデバイスアドレスを用いて順番に選択される。４つのセンサ回路５０Ａ〜５０Ｄは、それぞれ異なる固有のデバイスアドレスが付与され、それはＥＥＰＲＯＭ４３に記憶されている。マイクロコンピュータ５２は、シリアルデータライン５４にデバイスアドレスを送る。マイクロコンピュータ５２から送られたデバイスアドレスは、センサ回路５０Ａ〜５０ＤのＩ^２Ｃインターフェース回路３８を介して制御回路３７により受信される。いま、マイクロコンピュータ５２から送られたデバイスアドレスとセンサ回路５０Ａのデバイスアドレスが一致する場合について説明する。この場合、センサ回路５０Ａの制御回路３７により、デバイスアドレスの一致が検出され、センサ回路５０Ａは動作状態に入る。

そして、センサ回路５０Ａによる前述の信号処理が終了すると、センサ回路５０Ａの割り込みフラグ出力回路４４から割り込みフラグが出力される。そして、割り込みフラグは、割り込みフラグ出力端子ＩＮＴ及び割り込みフラグライン５５を介して、マイクロコンピュータ５２へ送信される。この時、マイクロコンピュータ５２により選択されていないセンサ回路５０Ｂ，５０Ｃ，５０Ｄの割り込みフラグ出力回路４４の出力インピーダンスは、制御回路３７により高インピーダンス状態に設定される。これにより、センサ回路５０Ａの割り込みフラグ出力回路４４から割り込みフラグは、センサ回路５０Ａ〜５０Ｂの割り込みフラグ出力回路４４の相互干渉が防止され、正常にマイクロコンピュータ５２へ送信されるようになっている。

センサ回路５０Ａの割り込みフラグを受信したマイクロコンピュータ５２は、センサ回路５０Ａの検出信号である、デジタル化された第１及び第２の出力電圧Ｖ１，Ｖ２のデータを読み取る。即ち、マイクロコンピュータ５２は、シリアルデータライン５４を介してセンサ回路５０Ａにリードコマンドを送信する。リードコマンドを受信したセンサ回路５０Ａは、シリアルデータライン５４を介して、マイクロコンピュータ５２にデジタル化された第１及び第２の出力電圧Ｖ１，Ｖ２のデータをシリアル出力する。

デジタル化された第１及び第２の出力電圧Ｖ１，Ｖ２のデータを受信したマイクロコンピュータ５２は、前述の演算処理を行い、タッチパネル５１上のタッチ位置のＸ座標を求める。そして、以上の動作シーケンスが、残りの３つのセンサ回路５０Ｂ〜５０Ｄについて順番に行われることにより、タッチパネル５１上のタッチ位置のＸ，Ｙ座標を求めることができる。

［第２の実施形態］
第１の実施形態では、図８のように、４つのセンサ回路５０Ａ〜５０Ｄを順番に選択しているが、本実施形態では、図９のように、外部クロックに同期して４つのセンサ回路５０Ａ〜５０Ｄを同時に動作させる。これにより、タッチパネル５１上のタッチ位置の検出時間を短縮したものである。

そのような動作を実現するために、図１０に示すように、各センサ回路５０Ａ〜５０Ｄは、割り込みフラグ出力端子ＩＮＴの代わりに、外部クロック入力端子ＣＬＫを有している。各センサ回路５０Ａ〜５０Ｄの外部クロック入力端子ＣＬＫは、ガラス基板２００上の外部クロックライン５７に共通接続されている。そして、外部クロックライン５７は、ＦＰＣ５６を介してマイクロコンピュータ５２に接続されている。これにより、マイクロコンピュータ５２は、外部クロックライン５７を介して、各センサ回路５０Ａ〜５０Ｄの外部クロック入力端子ＣＬＫに外部クロックを供給する。

そして、図１１に示すように、外部クロック入力端子ＣＬＫに入力された外部クロックは、各センサ回路５０Ａ〜５０Ｄの制御回路３７に供給される。各センサ回路５０Ａ〜５０Ｄの制御回路３７は、外部クロックに同期して、各センサ回路５０Ａ〜５０Ｄを動作させる。

そして、センサ回路５０Ａ〜５０Ｄによる前述の信号処理が終了すると、マイクロコンピュータ５２は、センサ回路５０Ａ〜５０Ｄの検出信号である、デジタル化された第１及び第２の出力電圧Ｖ１，Ｖ２のデータを順番に読み取る。

即ち、マイクロコンピュータ５２は、先ず、シリアルデータライン５４を介してセンサ回路５０Ａにリードコマンドを送信する。リードコマンドを受信したセンサ回路５０Ａは、シリアルデータライン５４を介して、マイクロコンピュータ５２にデジタル化された第１及び第２の出力電圧Ｖ１，Ｖ２のデータをシリアル出力する。

次に、マイクロコンピュータ５２は、シリアルデータライン５４を介してセンサ回路５０Ｂにリードコマンドを送信する。リードコマンドを受信したセンサ回路５０Ｂは、シリアルデータライン５４を介して、マイクロコンピュータ５２にデジタル化された第１及び第２の出力電圧Ｖ１，Ｖ２のデータをシリアル出力する。センサ回路５０Ｃ，５０Ｄについても同様である。

そして、デジタル化された第１及び第２の出力電圧Ｖ１，Ｖ２のデータを受信したマイクロコンピュータ５２は、前述の演算処理を行い、タッチパネル５１上のタッチ位置のＸ，Ｙ座標を求める。

第１及び第２の実施形態において、センサ回路５０Ａ乃至５０ＤをＣＯＧ技術を用いて、ガラス基板２００上に形成しているが、これに限らず、センス回路５０Ａ乃至５０Ｄをガラス基板２００以外のＰＣＢ基板上に搭載し、センス回路５０Ａ乃至５０Ｄとタッチパネル５１との間を、配線を引き回して接続しても良い。

更に、センス回路５０Ａ乃至５０Ｄとマイクロコンピュータ５２との間をＩ^２Ｃ方式のシリアルインターフェイスで構成しているが、他のシリアルインターフェイス、例えば、シリアルデータ線、クロック線、イネーブル線の３線式の方式で構成しても良い。また、シリアルインターフェイスに限らず、パラレルインターフェイスで構成しても良い。

１１ 基板 １２ 励起パッド １３ 第１のタッチパッド
１４ 第２のタッチパッド １５ 配線 １６ 交流電源
１７ 電荷増幅器 １８、１９ 配線
３３ 選択回路 ３４ 電荷増幅器 ３５ デルタシグマＡＤ変換器
３６ 駆動回路 ３７ 制御回路 ３８ Ｉ^２Ｃインターフェース回路
３９ 基準電圧発生回路 ４０ パワーオンリセット回路
４１ 発振器 ４２ 調整回路 ４３ ＥＥＰＲＯＭ
４４ 割り込みフラグ出力回路 ５０Ａ〜５０Ｄ センサ回路
５１ タッチパネル ５２ マイクロコンピュータ
５３ シリアルクロックライン ５４ シリアルデータライン
５５ 割り込みフラグライン ５６ ＦＰＣ ５７ 外部クロックライン
ＣＩＮ１〜ＣＩＮ４ 第１乃至第４の入力端子 ＣＤＲＶ 駆動端子

Claims (7)

1. 基板上に延びた複数の第１のセンス線と、前記第１のセンス線の両側に隣接して延びた第１の駆動線と、前記基板上に延び前記複数の第１のセンス線と交差した複数の第２のセンス線と、前記第２のセンス線の両側に隣接して延びた第２の駆動線とを備えた静電容量型タッチパネルの信号処理回路であって、
   前記第１のセンス線と前記第１の駆動線との間の容量変化を検出し、第１の検出信号を出力する第１のセンサ回路と、
   前記第２のセンス線と前記第２の駆動線との間の容量変化を検出し、第２の検出信号を出力する第２のセンサ回路と、
   前記第１及び第２のセンサ回路が共通に接続され、前記第１及び第２の検出信号が出力可能であるバスと、を備え、前記バスを介して前記第１及び第２のセンサ回路とマスターデバイスとの間でデータ通信を行うようにしたことを特徴とする静電容量型タッチパネルの信号処理回路。
2. 前記マスターデバイスは前記バスを介して、前記第１及び第２のセンサ回路を順番に選択し、動作させることを特徴とする請求項１に記載の静電容量型タッチパネルの信号処理回路。
3. 前記第１及び第２のセンサ回路は、前記容量値の検出が終了したことを知らせる割り込みフラグを出力する第１及び第２の割り込みフラグ出力回路をそれぞれ備えることを特徴とする請求項２に記載の静電容量型タッチパネルの信号処理回路。
4. 前記マスターデバイスにより前記第１のセンサ回路が選択された時、前記第２のセンサ回路の前記第２の割り込みフラグ出力回路は高インピーダンス状態に設定されること特徴とする請求項３に記載の静電容量型タッチパネルの信号処理回路。
5. 前記マスターデバイスにより前記第１のセンサ回路が選択され、前記第１のセンサ回路が割り込みフラグを出力すると、前記マスターデバイスは前記バスを介して、前記第１のセンサ回路の前記第１の検出信号を受信することを特徴とする請求項３に記載の静電容量型タッチパネルの信号処理回路。
6. 前記マスターデバイスは前記バスを介して供給される外部クロックに同期して、前記第１及び第２のセンサ回路を同時に選択することを特徴とする請求項１に記載の静電容量型タッチパネルの信号処理回路。
7. 前記バスは、Ｉ^２Ｃバスを含むことを特徴とする請求項１乃至６のいずれかに記載の静電容量型タッチパネルの信号処理回路。

Images