JP2010278985A - アナログ−デジタル変換回路 - Google Patents
アナログ−デジタル変換回路 Download PDFInfo
- Publication number
- JP2010278985A JP2010278985A JP2009132360A JP2009132360A JP2010278985A JP 2010278985 A JP2010278985 A JP 2010278985A JP 2009132360 A JP2009132360 A JP 2009132360A JP 2009132360 A JP2009132360 A JP 2009132360A JP 2010278985 A JP2010278985 A JP 2010278985A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- signal
- digital
- stage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 385
- 238000012937 correction Methods 0.000 claims description 110
- 238000005070 sampling Methods 0.000 claims description 37
- 230000001934 delay Effects 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 9
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000010363 phase shift Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 9
- 102220471872 Glycosylphosphatidylinositol-anchored high density lipoprotein-binding protein 1_L71A_mutation Human genes 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
- H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
- H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】省電力モードにおいて変換ステージ20−1が停止し、変換ステージ20−1への入力信号が後段の変換ステージ20−2に入力される。これにより、通常モードに比べて変換ステージの段数を減らした状態でアナログ−デジタル変換が行われることから、消費電力を効果的に削減できる。
【選択図】図1
Description
この場合、上記アナログ−デジタル変換回路は、上記複数の変換ステージから出力される複数の上記デジタル信号を保持する複数のラッチ回路と、上記所定の動作モードにおいて、上記停止状態の変換ステージより下位の変換ステージにおける入力信号のサンプリングのタイミングとサンプリング結果の保持のタイミングとを反転させるタイミング制御回路とを有してよい。
また、上記タイミング制御回路は、上記所定の動作モードにおいて、上記変換ステージにおける上記タイミングの反転に合わせて、上記停止状態の変換ステージより下位の変換ステージの上記デジタル信号を保持するラッチ回路における当該保持のタイミングを変更してよい。
図1は、本発明の第1の実施形態に係るA/Dコンバータの構成の一例を示す図である。図1に示すA/Dコンバータは、サンプルホールド部10と、変換ステージ20−1〜20−7と、遅延回路31〜37を含んだ遅延部30と、補正回路41〜46を含んだ補正部40と、レジスタ50と、クロック生成部60と、クロック切り替え部70と、スイッチSW11,SW12,SW3,SW4とを有する。
スイッチSW3は、本発明における第1の停止制御回路の一例である。
スイッチSW11及びSW12を含む回路は、本発明における第1のバイパス回路の一例である。
クロック切り替え部70は、本発明におけるタイミング制御回路の一例である。
遅延回路31〜36は、本発明における遅延回路の一例である。
補正回路41〜46は、本発明における補正回路の一例である。
スイッチSW4は、本発明における信号入力回路の一例である。
クロック生成部60は、本発明におけるクロック生成回路の一例である。
変換ステージ20−2〜20−6は、変換ステージ20−1と同様に、前段からの入力信号を3ビットのデジタル信号(Do2〜Do6)に変換し、このデジタル信号に対応するアナログ信号と前段からの入力信号との差分を増幅して後段に出力する。
アナログ−デジタル変換回路21は、入力信号Vinを3ビットのデジタル信号Do(Do1〜Do6)に変換する。
デジタル−アナログ変換回路22は、デジタル信号Doをアナログ信号に変換する。
増幅回路23は、デジタル−アナログ変換回路22から出力されるアナログ信号と入力信号Vinとの差を8倍に増幅し、その増幅結果をアナログ信号Voutとして出力する。
図2におけるサンプルホールド回路24、演算回路25及び増幅器26は、それぞれ独立の回路で構成してもよいし、これらの機能が複合されたスイッチトキャパシタなどの回路で構成してもよい。
サンプルホールド部10は、入力するクロック信号(CK1又はCK2)がハイレベルのとき入力信号Sinをサンプリングし、クロック信号がローレベルのときサンプリング結果を保持する。
スイッチSW3は、省電力モードにおいて初段の変換ステージ20−1への電源供給を遮断する。スイッチSW3は、変換ステージ20−1への電源供給ラインに設けられており、通常モードにおいてオンし、省電力モードにおいてオフする。
スイッチSW11は、サンプルホールド部10の出力と変換ステージ20−1の入力とを接続する経路に設けられており、通常モードにおいてオンし、省電力モードにおいてオフする。スイッチSW12は、サンプルホールド部10の出力と変換ステージ20−2の入力とを接続する経路に設けられており、通常モードにおいてオフし、省電力モードにおいてオンする。
クロック信号CKAとCKBの位相が半周期ずれていることから(図3)、縦続接続されたラッチ回路をクロック信号の半周期ごとにデジタル信号がシフトする。すなわち、1段のラッチ回路によって半周期の遅延が生じる。この半周期の遅延が、変換ステージ20−1〜20−7においてデジタル信号Do1〜Do7が順次に生成される際の1段分の遅延に対応する。
デジタル信号Do3は、変換ステージ20−2の出力信号をA/D変換して得られる。その変換ステージ20−2の出力信号は、変換ステージ20−2の増幅部23(図2)においてサンプリング結果を保持しつつ増幅動作を行うことにより得られる。変換ステージ20−2の出力信号は、ホールド状態の終期において比較的安定なレベルとなる。従って、デジタル信号Do3は、変換ステージ20−2の出力信号が比較的安定しているホールド状態からサンプル状態への移行時、すなわちクロック信号CK1(CKA)の立ち上がりにおいてラッチ回路L31にラッチされる。
一方、クロック切り替え部70は、省電力モードにおいて、遅延回路32,34,36の奇数段のラッチ回路及び遅延回路31,33,35の偶数段のラッチ回路にクロック信号CK1を入力し、遅延回路32,34の偶数段のラッチ回路及び遅延回路31,33,35の奇数段のラッチ回路にクロック信号CK2を入力する。このとき、各遅延回路31〜37の最終段のラッチ回路(L17,L26,L35,L44,L53,L62,L71)には、通常モードと同様に、クロック信号CK1が供給される。
クロック切り替え部70がクロック信号CK1,CK2を切り替えることにより、省電力モードにおいて、停止状態の変換ステージ20−1より下位の変換ステージ20−2〜20−6における入力信号のサンプリングのタイミングとサンプリング結果の保持のタイミングとが反転される。また、この変換ステージ20−2〜20−6におけるタイミングの反転に合わせて、停止状態の変換ステージ20−1より下位の変換ステージ20−2〜20−6のデジタル信号Do2〜Do6を保持する遅延回路32〜36における信号保持タイミングも変更される。
補正回路46は、入力した桁上がり信号に基づいてデジタル信号Do6を補正し、その補正結果として3ビットのデジタル信号を生成する。この補正では、例えば、入力した桁上がり信号と補正対象のデジタル信号Do6とを加算して3ビットのデジタル信号を生成する。
補正回路46は、生成した3ビットのデジタル信号における最上位のビットを桁上がり信号として補正回路45に出力するとともに、下位の2ビットをデジタル信号Doutの第4桁及び第5桁のビット信号B3,B4としてレジスタ50に出力する。
例えば補正回路45の場合、その補正対象となるデジタル信号Do5の生成元が変換ステージ20−5であり、これに対する下位段が変換ステージ20−6である。変換ステージ20−6で生成されるデジタル信号Do6が補正回路46において補正され、補正回路45は、補正回路46から桁上がり信号を入力する。
そして、補正回路41〜45は、この入力した桁上がり信号に基づいて補正対象のデジタル信号を補正し、その補正結果として3ビットのデジタル信号を生成する。この補正では、例えば、下位から入力した桁上がり信号と補正対象のデジタル信号(Do1〜Do5)とを加算して3ビットのデジタル信号を生成する。
例えば補正回路45の場合、その補正対象となるデジタル信号Do5の生成元の変換ステージ20−5の上位段が変換ステージ20−4である。この変換ステージ20−4で生成されるデジタル信号Do4が補正回路44において補正されるので、補正回路45は、補正回路44へ桁上がり信号を出力する。
例えば補正回路45は、生成した3ビットのデジタル信号の最上位ビットを桁上がり信号として補正回路44に出力し、残りの2ビットをデジタル信号Doutのビット信号B5,B6(第6桁,第7桁)としてレジスタ50に出力する。
通常モードでは、図1に示すように、スイッチSW3を介して変換ステージ20−1に電源が供給されるとともに、サンプルホールド部10の出力信号がスイッチSW11を介して変換ステージ20−1に入力される。これにより、A/Dコンバータは、変換ステージ20−1を初段とする7段の変換ステージ(20−1〜20−7)で動作する。
変換ステージ20−1では、サンプルホールド部10からの入力信号が3ビットのデジタル信号Do1に変換され、更にこのデジタル信号Do1がアナログ信号に変換される。変換ステージ20−1において入力信号のサンプリング結果が保持されるとき、デジタル信号Do1から変換されたアナログ信号が当該サンプリング結果から減算され、その残渣のアナログ信号が増幅されて後段の変換ステージ20−2に出力される。変換ステージ20−1から出力される残渣のアナログ信号は、第2段目の変換ステージ20−2においてサンプリングされる。
以下同様に、第2段〜第6段の変換ステージ(20−2〜20−6)においてデジタル信号(Do2〜Do7)が順次に生成され、増幅された残渣のアナログ信号が順次に後段へ出力される。第6段の変換ステージ20−6から最終的に出力される残渣のアナログ信号は、変換ステージ20−7において4ビットのデジタル信号Do7に変換される。
通常モードから省電力モードへ移行すると、制御信号Smodに応じてクロック生成回路60のクロック信号CK1,CK2の周波数が低下する。
また、図4に示すようにスイッチSW3がオフし、変換ステージ20−1への電源供給が遮断されるため、変換ステージ20−1が停止状態となる。このとき、スイッチSW4が接地電位に接続される、即ち、遅延回路31に入力する信号の各ビットが値“0”(ローレベル)となり、補正回路41に入力される信号も各ビットが値“0”になるため、結果として、ビット信号B15,B14が“0”となる。また、スイッチSW11がオフ、スイッチSW12がオンすることにより、サンプルホールド部10の出力信号が変換ステージ20−1を迂回して変換ステージ20−2に入力される。これにより、A/Dコンバータは、変換ステージ20−2を初段とする6段の変換ステージ(20−2〜20−7)で動作する。
これにより、サンプルホールド部10において入力信号Sinのサンプリング結果を保持して出力するとき、その出力信号が変換ステージ20−2によってサンプリングされる。また、変換ステージ20−2がサンプリング結果に応じて残渣のアナログ信号を出力するとき、その出力信号が変換ステージ20−3によってサンプリングされる。以下同様に、変換ステージ20−3〜20−6においてデジタル信号(Do3〜Do6)が順次に生成され、変換ステージ20−6から最終的に出力される残渣のアナログ信号が変換ステージ20−7において4ビットのデジタル信号Do7に変換される。
また、デジタル信号Do1の補正を行う補正回路41には、遅延回路31からのローレベル(“0”)の3ビットの出力信号と、補正回路42の桁上がり信号とが入力され、その加算結果がレジスタ50に入力される。補正回路41から出力されるビット信号B13は、補正回路42からの桁上がり信号に応じて、“0”又は“1”となる。
クロック信号の周波数が低くなると、変換ステージにおいて要求される動作速度が遅くなることから、より小さい消費電流で必要な精度を満たすことができる。つまり、動作周波数の高い通常モードにおいては上位段で必要とされる精度を満たすことができない下位の変換ステージが、動作周波数の低い省電力モードにおいては上位段での精度を満たすことができるようになる。
従って、本実施形態に係るA/Dコンバータによれば、通常モード時における上位の変換ステージを省電力モードにおいて停止させ、下位の変換ステージを上位の変換ステージにシフトして使用する場合でも、下位の変換ステージの消費電流を通常モード時と同じにしたままで、必要な精度を満たすことができる。
これにより、下位の変換ステージの消費電流を動作モードに応じて変更・調整する必要がないため、回路を簡略化できる。また、省電力モード時の必要な精度を満たすように、下位の変換ステージに余分な消費電流を流す必要がないため、消費電力の削減効果が損なわれずに済む。
そして、省電力モードへの移行により変換ステージ20−1が停止する場合、その停止した変換ステージ20−1より下位の変換ステージ(20−2〜20−6)における入力信号のサンプリングのタイミングとサンプリング結果の保持のタイミングとがクロック切り替え部70により反転される。
従って、本実施形態に係るA/Dコンバータによれば、省電力モードへの移行により変換ステージの段数が変更しても、各変換ステージにおけるサンプリングとホールドのタイミングを適切に設定できる。
通常モードから省電力モードへの移行に伴って上位の補正回路(41)の入力がローレベルに固定されることで、省電力モード時のアナログ−デジタル変換結果(Dout)の上位ビットとなるべき下位の補正回路(42)の桁上がり信号を適切にレジスタ50に入力することができる。
次に、本発明の第2の実施形態について説明する。
図1に示すA/Dコンバータでは、省電力モードにおいて初段の変換ステージ(20−1)が停止される。これに対し、本実施形態に係るA/Dコンバータでは、省電力モードにおいて初段以外の変換ステージが停止される。
図5に示すA/Dコンバータは、サンプルホールド回路10と、変換ステージ20−1〜20−7と、遅延回路31〜37を含む遅延部30と、補正回路41〜46を含む補正部40と、レジスタ50と、クロック生成部60と、クロック切り替え部70と、スイッチSW11A,SW12A,SW3A,SW5,SW26A,SW41,SW42と、信号切り替え部80とを有する。図5に示すA/Dコンバータの各構成要素において、図1に示すA/Dコンバータと同じものについては、同一の符号が与えられている。
スイッチSW11A及びSW12Aを含む回路は、本発明における第1のバイパス回路の一例である。
信号切り替え部80は、本発明における切り替え回路の一例である。
スイッチSW3Aは、省電力モードにおいて変換ステージ20−6への電源供給を遮断する。スイッチSW3Aは、変換ステージ20−6への電源供給ラインに設けられており、通常モードにおいてオンし、省電力モードにおいてオフする。
スイッチSW26Aは、省電力モードにおいて変換ステージ20−6に対するクロック信号の供給を停止する。すなわち、スイッチSW26Aは、変換ステージ20−6に対して、通常モードにおいてクロック信号CK2を入力し、省電力モードにおいてクロック信号CK2の替わりにローレベルの信号を入力する。
スイッチSW11A及びSW12Aは、省電力モードにおいて変換ステージ20−5の出力信号が変換ステージ20−6をバイパスして変換ステージ20−7に入力されるようにする。スイッチSW11Aは、変換ステージ20−5の出力と変換ステージ20−6の入力とを接続する経路に設けられており、通常モードにおいてオンし、省電力モードにおいてオフする。スイッチSW12Aは、変換ステージ20−5の出力と変換ステージ20−7の入力とを接続する経路に設けられており、通常モードにおいてオフし、省電力モードにおいてオンする。
すなわち、信号切り替え部80は、通常モードにおいて変換ステージ20−1〜20−6と遅延回路31〜36とを接続し、省電力モードにおいて変換ステージ20−1〜20−5と遅延回路32〜36とを接続すると共に、変換ステージ20−6を遅延部30から切り離す。すなわち、省電力モードでは、通常モードと比較して、変換ステージ20−1〜20−5の接続先が下位側に1段シフトし、デジタル信号Do1〜Do5に与えられる遅延がクロック信号の半周期分だけ短くなる。
また、クロック切り替え部70は、通常モードにおいて変換回路20−7にクロック信号CK1を供給し、省電力モードにおいて変換回路20−7にクロック信号CK2を供給する。
通常モードでは、図5に示すように、スイッチSW3Aを介して変換ステージ20−6に電源が供給されるとともに、スイッチSW26Aを介して変換ステージ20−6にクロック信号CK2が入力され、変換ステージ20−5の出力信号がスイッチSW11Aを介して変換ステージ20−6に入力される。これにより、A/Dコンバータは7段の変換ステージ(20−1〜20−7)で動作する。
また、通常モードにおいては、上位の変換ステージ20−1〜20−6において生成されるデジタル信号Do1〜Do6が遅延回路31〜36に入力される。
これにより、図5に示すA/Dコンバータは、通常モードにおいて図1に示すA/Dコンバータと同様な接続状態となり、これと同様な動作によってアナログ−デジタル変換結果(Dout)を出力する。
省電力モードでは、図6に示すようにスイッチSW3Aがオフし、変換ステージ20−6への電源供給が遮断されるため、変換ステージ20−6が停止状態となる。このとき、停止状態の変換ステージ20−6には、クロック信号CK2の替わりとしてローレベルレベルの信号がスイッチSW26Aを介して入力される。また、スイッチSW11Aがオフ、スイッチSW12Aがオンすることにより、変換ステージ20−5の出力信号が変換ステージ20−6を迂回して変換ステージ20−7に入力される。これにより、A/Dコンバータは6段の変換ステージ(20−1〜20−5,20−7)で動作する。
すなわち、通常モードにおいて、ラッチ回路L11,L31,L51,L71にはクロック信号CK2のホールド期間に生成されるデジタル信号Do1,Do3,Do5,Do7が入力されるためクロック信号CK2が供給され、ラッチ回路L21,L41,L61にはクロック信号CK1のホールド期間に生成されるデジタル信号Do2,Do4,Do6が入力されるためクロック信号CK1が供給される。
一方、省電力モードにおいて、ラッチ回路L31,L51,L71にはクロック信号CK1のホールド期間に生成されるデジタル信号Do2,Do4,Do7が入力されるためクロック信号CK1が供給され、ラッチ回路L21,L41,L61にはクロック信号CK2のホールド期間に生成されるデジタル信号Do1,Do3,Do5が入力されるためクロック信号CK2が供給される。
次に、本発明の第3の実施形態について説明する。
図7に示すA/Dコンバータは、図5に示すA/DコンバータにおけるスイッチSW41,SW42、クロック切り替え部70及び信号切り替え部80を削除し、これらの替わりにスイッチSW71,SW72,SW81,SW82,SW91及び信号切り替え部90を新たに設け、更に、遅延回路37を遅延回路37Aに置き換えたものである。図7に示すA/Dコンバータの他の構成要素は、図5に示すA/Dコンバータと同じである。
スイッチSW71及びSW72を含む回路は、本発明における第2のバイパス回路の一例である。
ラッチ回路L71Aは、クロック信号CK1の立ち上がりに同期してデジタル信号Do7をラッチする。スイッチSW9は、通常モードにおいてデジタル信号Do7(変換ステージ20−7の出力信号)を選択し、省電力モードにおいてラッチ回路L71Aの出力信号を選択する。ラッチ回路L71は、クロック信号CK2の立ち上がりに同期して、スイッチSW9により選択された信号をラッチする。
すなわち、スイッチSW71及びSW72は、補正回路46からの桁上がり信号又はラッチ回路L71の最上位ビットの何れか一方を選択し、補正回路45へ桁上がり信号として入力する。
スイッチSW71は、補正回路46の桁上がり信号の入力と補正回路45の桁上がり信号の入力とを接続する経路に設けられており、通常モードにおいてオフし、省電力モードにおいてオンする。
スイッチSW72は、補正回路46の桁上がり信号の出力と補正回路45の桁上がり信号の入力とを接続する経路に設けられており、通常モードにおいてオンし、省電力モードにおいてオフする。
通常モードにおいては、図7に示すように、スイッチSW3A及びSW11Aがオン、スイッチSW12Aがオフし、スイッチSW26Aを介して変換ステージ20−6にクロック信号CK2が供給されるため、A/Dコンバータは7段の変換ステージ20−1〜20−7で動作する。
一方、遅延回路36の各ラッチ回路(L61,L62)にはスイッチSW81,SW82を介してクロック信号CK1,CK2が入力されるため、デジタル信号Do6は2段のラッチ回路により遅延される。
省電力モードでは、第2の実施形態(図6)と同様に変換ステージ20−6が停止し、A/Dコンバータは6段の変換ステージ(20−1〜20−5,20−7)で動作する。変換ステージ20−6が停止すると、スイッチSW81,SW82によって遅延回路36へのクロック信号(CK1,CK2)の供給が停止される。スイッチSW26Aが切り替わり、変換ステージ20−6へのクロック信号CK2の供給が停止されると共に、スイッチSW91が切り替わり、変換ステージ20−7に対してクロック信号CK2が供給される。
Claims (13)
- 入力信号をデジタル信号に変換し、上記デジタル信号に対応するアナログ信号と上記入力信号との差分を増幅し、当該増幅結果を後段に出力する複数の縦続接続された変換ステージと、
所定の動作モードにおいて上記複数の変換ステージの一部を停止させる第1の停止制御回路と、
上記所定の動作モードにおいて停止状態となる上記変換ステージへの入力信号を、当該停止状態の変換ステージの後段に入力する第1のバイパス回路と、
を有するアナログ−デジタル変換回路。 - 上記第1の停止制御回路は、停止させるべき上記変換ステージに対する電源の供給又はクロック信号の供給を停止する、
請求項1に記載のアナログ−デジタル変換回路。 - 上記複数の変換ステージから出力される複数の上記デジタル信号を保持する複数のラッチ回路と、
上記所定の動作モードにおいて、上記停止状態の変換ステージより下位の変換ステージにおける入力信号のサンプリングのタイミングとサンプリング結果の保持のタイミングとを反転させるタイミング制御回路と、
を更に有し、
上記複数の変換ステージの奇数段が入力信号をサンプリングするとともに上記デジタル信号を出力するときに上記複数の変換ステージの偶数段がサンプリング結果を保持するとともに当該サンプリング結果に応じた出力信号を生成し、上記複数の変換ステージの奇数段がサンプリング結果を保持するとともに当該サンプリング結果に応じた出力信号を生成するときに上記複数の変換ステージの偶数段が入力信号をサンプリングするとともに上記デジタル信号を出力する、
請求項1又は2に記載のアナログ−デジタル変換回路。 - 上記タイミング制御回路は、上記所定の動作モードにおいて、上記変換ステージにおける上記タイミングの反転に合わせて、上記停止状態の変換ステージより下位の変換ステージの上記デジタル信号を保持するラッチ回路における当該保持のタイミングを変更する、
請求項3に記載のアナログ−デジタル変換回路。 - 初段の上記変換ステージへの入力信号に基づいて上位の変換ステージから下位の変換ステージに向かって順次に生成される複数の上記デジタル信号が共通のタイミングで出力されるように上記複数のデジタル信号それぞれに異なる遅延を与える複数の遅延回路と、
上記所定の動作モードにおいて、上記停止状態の変換ステージの上記デジタル信号に遅延を与える上記遅延回路への電源の供給又はクロック信号の供給を停止する第2の停止制御回路と、
を更に有する、
請求項1又は2に記載のアナログ−デジタル変換回路。 - 初段の上記変換ステージへの入力信号に基づいて上位の変換ステージから下位の変換ステージに向かって順次に生成される複数の上記デジタル信号を補正する複数の補正回路であって、補正対象のデジタル信号の生成元の変換ステージに対して下位の変換ステージで生成されたデジタル信号の補正に伴って生じる桁上がり信号を入力し、当該入力した桁上がり信号に基づいて当該補正対象のデジタル信号を補正し、当該補正の結果に応じて発生した桁上がり信号を上記生成元の変換ステージに対して上位の変換ステージで生成されたデジタル信号の補正用に出力する複数の補正回路と、
上記所定の動作モードにおいて、上記初段若しくは上記初段を含む一連の変換ステージが停止状態となる場合、当該停止状態の変換ステージの上記デジタル信号を補正する上記補正回路に当該デジタル信号の替わりとして各ビットの値がゼロの信号を入力する信号入力回路と、
を更に有する、
請求項1乃至5の何れか一項に記載のアナログ−デジタル変換回路。 - 上記第1の停止制御回路は、初段若しくは初段を含む一連の変換ステージを上記所定の動作モードにおいて停止させる、
請求項1乃至5の何れか一項に記載のアナログ−デジタル変換回路。 - 上記所定の動作モードにおいて上記縦続接続された変換ステージに供給するクロック信号の周波数を低下させるクロック生成回路を更に有する、
請求項7に記載のアナログ−デジタル変換回路。 - 初段の上記変換ステージへの入力信号に基づいて上位の変換ステージから下位の変換ステージに向かって順次に生成される複数の上記デジタル信号が共通のタイミングで出力されるように上記複数のデジタル信号それぞれに異なる遅延を与える複数の遅延回路と、
上記所定の動作モードにおいて、上記停止状態の変換ステージより下位の変換ステージの上記デジタル信号が上記遅延回路により遅延されて出力されるタイミングと、上記停止状態の変換ステージより上位の変換ステージの上記デジタル信号が上記遅延回路により遅延されて出力タイミングとが一致するように、当該上位の変換ステージと上記遅延回路との接続を切り替える切り替え回路と、
を更に有する、
請求項1乃至5の何れか一項に記載のアナログ−デジタル変換回路。 - 初段の上記変換ステージへの入力信号に基づいて上位の変換ステージから下位の変換ステージに向かって順次に生成される複数の上記デジタル信号を補正する複数の補正回路であって、補正対象のデジタル信号の生成元の変換ステージに対して下位の変換ステージで生成されたデジタル信号の補正に伴って生じる桁上がり信号を入力し、当該入力した桁上がり信号に基づいて当該補正対象のデジタル信号を補正し、当該補正の結果に応じて発生した桁上がり信号を上記生成元の変換ステージに対して上位の変換ステージで生成されたデジタル信号の補正用に出力する複数の補正回路と、
上記所定の動作モードにおいて、停止状態の変換ステージのデジタル信号を補正対象とする第1の上記補正回路へ入力される桁上がり信号を選択し、当該停止状態の変換ステージに対して上位の変換ステージのデジタル信号を補正対象とする第2の上記補正回路へ当該選択した桁上がり信号を入力する第2のバイパス回路と、
を更に有する、
請求項1乃至5の何れか一項に記載のアナログ−デジタル変換回路。 - 半周期位相のずれた第1及び第2のクロック信号を供給するクロック信号供給回路と、
上記第1のクロック信号に応答して入力アナログ信号をサンプルホールドして出力するサンプルホールド回路と、
前段から入力するアナログ信号をデジタル変換してデジタル値を出力し、上記アナログ信号と上記デジタル値をアナログ変換したアダログ値との差を増幅して後段に出力する変換ステージが複数個直列接続されており、初段に上記サンプルホールド回路の出力を受け、奇数段の変換ステージが上記第2のクロック信号に応答して動作し、偶数段の変換ステージが上記第1のクロック信号に応答して動作する、変換部と、
上記第1及び第2のクロック信号に応答して上記変換部の各変換ステージから出力される上記デジタル値を入力して各デジタル値に所定の遅延時間をそれぞれ与えて出力する遅延部と、
上記遅延部から同時に出力される上記デジタル値を補正する補正部と、
上記補正部から出力されるビット信号を受けるレジスタ部と、
上記変換部の少なくとも1つの上記変換ステージをバイパスするように、バイパスされる変換ステージの入力端と出力端とを結合するバイパス回路と、
バイパスされる上記変換ステージの個数が奇数であるときに上記第1のクロック信号と第2のクロック信号とを入れ替えてバイパスされた上記変換ステージ以降の変換ステージに供給するクロック切り替え回路と、
を含み、
バイパスされる変換ステージの数に応じて上記レジスタ部から出力されるデジタル信号のビット数が変化する、
アナログーデジタル変換回路。 - バイパスされる上記変換ステージへの電源電圧の供給が停止される、又はバイパスされる上記変換ステージへのクロック信号の供給が停止される、請求項11に記載のアナログーデジタル変換回路。
- 少なくとも1つの上記変換ステージがバイパスされるときに、上記第1及び第2のクロック信号の周波数が低くなる、請求項11又は12に記載のアナログーデジタル変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009132360A JP5417993B2 (ja) | 2009-06-01 | 2009-06-01 | アナログ−デジタル変換回路 |
US12/790,535 US8212705B2 (en) | 2009-06-01 | 2010-05-28 | Pipeline ADC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009132360A JP5417993B2 (ja) | 2009-06-01 | 2009-06-01 | アナログ−デジタル変換回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013151469A Division JP5569633B2 (ja) | 2013-07-22 | 2013-07-22 | アナログ−デジタル変換回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010278985A true JP2010278985A (ja) | 2010-12-09 |
JP2010278985A5 JP2010278985A5 (ja) | 2012-07-12 |
JP5417993B2 JP5417993B2 (ja) | 2014-02-19 |
Family
ID=43300352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009132360A Active JP5417993B2 (ja) | 2009-06-01 | 2009-06-01 | アナログ−デジタル変換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8212705B2 (ja) |
JP (1) | JP5417993B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191359A (ja) * | 2011-03-09 | 2012-10-04 | Sony Corp | A/d変換装置、a/d変換方法、並びにプログラム |
JP2013070425A (ja) * | 2012-12-18 | 2013-04-18 | Nec Corp | アナログデジタル変換装置及びアナログデジタル変換方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8836372B1 (en) | 2013-03-01 | 2014-09-16 | Raytheon Company | Minimizing power consumption in asynchronous dataflow architectures |
US9281820B2 (en) | 2013-03-01 | 2016-03-08 | Raytheon Company | Minimizing power consumption in asynchronous dataflow architectures |
JP5569633B2 (ja) * | 2013-07-22 | 2014-08-13 | 日本テキサス・インスツルメンツ株式会社 | アナログ−デジタル変換回路 |
US10256834B1 (en) * | 2017-09-29 | 2019-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Analog to digital converter |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05252121A (ja) * | 1991-03-07 | 1993-09-28 | Kokusai Electric Co Ltd | 音声符号化処理回路 |
JP2001177408A (ja) * | 1999-12-17 | 2001-06-29 | Yokogawa Electric Corp | パイプラインa/d変換器 |
JP2003174364A (ja) * | 2001-09-27 | 2003-06-20 | Matsushita Electric Ind Co Ltd | A/d変換器 |
JP2003523679A (ja) * | 2000-02-17 | 2003-08-05 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | パイプラインアナログ−デジタル(a/d)変換器のためのデジタル論理訂正回路 |
JP2004214905A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 可変分解能a/d変換器 |
JP2005260449A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | Ad変換器 |
JP2006033304A (ja) * | 2004-07-15 | 2006-02-02 | Daio Denki Kk | スイッチトキャパシタ回路及びパイプラインa/d変換器 |
JP2006222548A (ja) * | 2005-02-08 | 2006-08-24 | Thine Electronics Inc | パイプライン型アナログ−デジタル変換器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163875A (ja) | 1996-11-19 | 1998-06-19 | Texas Instr Inc <Ti> | パイプラインアナログ/デジタルコンバータ |
US6900749B2 (en) * | 2002-09-20 | 2005-05-31 | Sanyo Electric Co., Ltd. | Analog-to-digital conversion circuit |
-
2009
- 2009-06-01 JP JP2009132360A patent/JP5417993B2/ja active Active
-
2010
- 2010-05-28 US US12/790,535 patent/US8212705B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05252121A (ja) * | 1991-03-07 | 1993-09-28 | Kokusai Electric Co Ltd | 音声符号化処理回路 |
JP2001177408A (ja) * | 1999-12-17 | 2001-06-29 | Yokogawa Electric Corp | パイプラインa/d変換器 |
JP2003523679A (ja) * | 2000-02-17 | 2003-08-05 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | パイプラインアナログ−デジタル(a/d)変換器のためのデジタル論理訂正回路 |
JP2003174364A (ja) * | 2001-09-27 | 2003-06-20 | Matsushita Electric Ind Co Ltd | A/d変換器 |
JP2004214905A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 可変分解能a/d変換器 |
JP2005260449A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | Ad変換器 |
JP2006033304A (ja) * | 2004-07-15 | 2006-02-02 | Daio Denki Kk | スイッチトキャパシタ回路及びパイプラインa/d変換器 |
JP2006222548A (ja) * | 2005-02-08 | 2006-08-24 | Thine Electronics Inc | パイプライン型アナログ−デジタル変換器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191359A (ja) * | 2011-03-09 | 2012-10-04 | Sony Corp | A/d変換装置、a/d変換方法、並びにプログラム |
JP2013070425A (ja) * | 2012-12-18 | 2013-04-18 | Nec Corp | アナログデジタル変換装置及びアナログデジタル変換方法 |
Also Published As
Publication number | Publication date |
---|---|
US8212705B2 (en) | 2012-07-03 |
US20100309034A1 (en) | 2010-12-09 |
JP5417993B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5417993B2 (ja) | アナログ−デジタル変換回路 | |
JP6090983B2 (ja) | 電力消費が低減されたパイプライン式アナログ−デジタル変換器及び変換方法 | |
US8659464B2 (en) | Analog-digital converter and converting method using clock delay | |
CN101931413A (zh) | 流水线模数转换器以及乘法数模转换器 | |
TWI508459B (zh) | 1-bit cell circuit for pipeline analog-to-digital converters | |
TWI528728B (zh) | 具有可變解析度之單級循環類比轉數位轉換器的電流降低 | |
CN103053114A (zh) | 功率与面积高效的交替式adc | |
KR101224102B1 (ko) | 파이프라인 아날로그-디지털 변환기 | |
CN102270988B (zh) | 共享运算跨导放大器流水线adc | |
JP2012227774A (ja) | アナログデジタル変換器および信号処理システム | |
JP2010278985A5 (ja) | ||
US6977606B2 (en) | Pipelined analog-to-digital converter | |
KR100294787B1 (ko) | 개방루프차동증폭기를갖는서브레인지아날로그/디지털컨버터 | |
JP2012244521A (ja) | 比較器及びad変換器 | |
JP2002057555A (ja) | 転置firフイルタ・アーキテクチャ | |
US8766844B2 (en) | Analog-digital converter | |
JP5569633B2 (ja) | アナログ−デジタル変換回路 | |
Kilic et al. | A DAC assisted speed enhancement technique for high resolution SAR ADC | |
JP2006054608A (ja) | パイプライン型アナログ/ディジタル変換器 | |
JP2011109560A (ja) | アナログデジタル変換回路 | |
KR101162719B1 (ko) | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | |
JP5609522B2 (ja) | アナログデジタル変換器および信号処理システム | |
JP3560433B2 (ja) | A/d変換器 | |
JP2005229263A (ja) | A/d変換回路装置及びa/d変換方法 | |
JP2007201897A (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5417993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |