JP2010271366A - 表示装置、表示方法 - Google Patents
表示装置、表示方法 Download PDFInfo
- Publication number
- JP2010271366A JP2010271366A JP2009120730A JP2009120730A JP2010271366A JP 2010271366 A JP2010271366 A JP 2010271366A JP 2009120730 A JP2009120730 A JP 2009120730A JP 2009120730 A JP2009120730 A JP 2009120730A JP 2010271366 A JP2010271366 A JP 2010271366A
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- period
- scanning
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
- G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
- H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/398—Synchronisation thereof; Control thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0235—Field-sequential colour display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0242—Compensation of deficiencies in the appearance of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】走査線駆動部(シフトレジスタ)に入力するシフトクロックに関して、通常は1水平ライン期間につき1回のシフトタイミングが指示されるところを、1水平ライン期間につき複数回のシフトタイミングが指示されるように調整する。このことで、1水平ライン期間ごとに順次、隣接する複数の走査線の組が同時駆動される期間が得られるようにできる。つまりこれにより、複数ラインの順次同時駆動を実現でき、フレームレートの向上を図ることができる。このとき上記シフトクロックを非調整とすれば、通常の1ライン順次の駆動も行うことができる。また上記シフトクロックの調整のしかたで同時駆動するライン数やその組み合わせも自由に変更できる。
【選択図】図5
Description
これらFPDでは、水平方向及び垂直方向の画素を固定的に配列して画像表示を行う、固定画素方式が採用されている。
これらの問題は、画面切り替え応答速度の遅さや、特に液晶ディスプレイの場合はホールド型表示であることに起因する。ホールド型表示においては、1フレーム期間において同じ画像が表示され続けるのに対し、観測者は表示された物体が動いていると判断して物体の進行方向に視線を移動させるため、実際の表示位置と視点位置とにずれが生じ、このずれが網膜に蓄積されてボケとして認識されてしまう。
なお、この図40に示す構成は、1水平ライン期間につき隣接する2本の走査線を同時駆動する場合に対応したものである。
或る走査線100aに駆動電圧が印加されることで、その走査線100aに対して接続された各トランジスタがオンとされて、これらトランジスタを有する各画素への信号値の書き込みが可能な状態となる(アクティブ状態)。その上で、各信号線に対して入力画像(1ライン分)に応じた値による電圧印加を行うことで、上記アクティブ状態とされた走査線100a上の各画素に対し信号値を書き込むことができる。通常は、上記のような駆動電圧の印加による走査線100aの選択がライン順次に行われることで、1フレーム分の画像が1ライン順次で表示出力されるものとなる。
またスイッチ回路104には、反転回路105を介した上記ON/OFF制御信号が供給される。スイッチ回路104は、上記反転回路105からの入力信号がHのとき(上記スイッチ回路103がOFFとされる期間)において自らに備えられる複数のスイッチをONするようにされる。
また上記ON/OFF制御信号がLの期間には、上記ドライバ102が、上記スイッチ回路104における2個1組のスイッチの1組ずつに対して順次駆動電圧を出力していき、結果、該期間においては画素アレイ100における上記スイッチ回路103がONされる期間とは異なる組み合わせによる2本1組の走査線100aの1組ずつに順次駆動電圧を印加することができる。
フレームレートの向上が図られれば、その分、動画像の画質向上が図られる。
また、図40に示す構成による表示パネルは、通常の1ライン順次の走査を行う表示装置と共通に用いることができないという問題もある。すなわち、フレームレートの向上にあたり図40に示す構成による表示パネルを適用するといった場合、1ライン順次の走査を行う製品と複数ライン同時駆動を行う製品とでそれぞれ異なるパネルを製造しなくてはならず、結果として、製品のコストダウンを図ることが非常に困難となる。
すなわち、複数の走査線と複数の信号線とを有する画素アレイ部を備える。
また、シフトクロックにより指示されるシフトタイミングに従って上記複数の走査線の各々に順次、駆動電圧を印加していくように構成された走査線駆動部を備える。
また、上記複数の信号線を入力映像信号に基づいて駆動する信号線駆動部を備える。
また、1水平ライン分の画像信号が表示出力される1水平ライン期間ごとにn回(nは2以上の自然数)の上記シフトタイミングが指示されるように上記シフトクロックを調整するクロック調整部を備えるようにした。
ここで、このような複数の水平ライン毎の順次走査は、上記のようにして走査線駆動部に入力するシフトクロックの調整により実現できるものである。つまりこれを換言すれば、上記シフトクロックを非調整とすれば、通常の1ライン順次の駆動も行うことができる。従って上記本発明によれば、シフトクロックの調整/非調整によって、複数の水平ライン順次の走査と、通常の1水平ライン順次の走査との切り替えを行うことも可能となる。
また、上記シフトクロックの調整のしかたによって、同時駆動するライン数やその組み合わせも自由に変更できる。
また、上記本発明によれば、走査線駆動部に入力するシフトクロックの調整/非調整の切り替えにより、複数ラインの同時走査と通常の1ライン順次の走査との切り替えが可能となる。このようにシフトクロックの調整/非調整により通常の1ライン順次の走査との切り替えが可能であることにより、1ライン順次の走査を行う製品と複数ライン同時駆動を行う製品とで表示パネル部の構成は共通化することができ、結果として、製品の製造コスト削減を図ることができる。
なお、説明は以下の順序で行うものとする。
<1.実施の形態としての走査線駆動手法>
[1-1.表示パネルの構成]
[1-2.シフトクロックによる1ライン順次駆動]
[1-3.シフトクロックの調整による2ライン同時駆動]
[1-4.ソース分割駆動について]
[1-5.2ライン同時駆動を実現するための具体的な構成]
[1-6.両極性駆動について]
[1-7.EVEN/ODD表示]
[1-8.第1の実施の形態の表示装置の構成]
[1-9.第1の実施の形態のまとめ]
<2.第2の実施の形態>
[2-1.1ライン順次駆動との動的な切り替え]
[2-2.表示装置の構成]
<3.第3の実施の形態>
[3-1.3Dシステムへの適用例]
[3-2.表示装置の構成]
<4.第4の実施の形態>
[4-1.3Dシステムにおける1ライン順次駆動との動的な切り替え]
[4-2.表示装置の構成]
<5.第5の実施の形態>
[5-1.単板フィールドシーケンシャル駆動への適用例]
[5-2.表示装置の構成]
<6.第6の実施の形態>
[6-1.単板フィールドシーケンシャル駆動時の1ライン順次駆動との動的な切り替え]
[6-2.表示装置の構成]
<7.変形例>
[1-1.表示パネルの構成]
図1は、実施の形態の表示装置が備える表示パネルの構成を示している。
後にその全体構成について説明する実施の形態としての表示装置は、アクティブマトリクス方式による液晶ディスプレイ装置とされる。図1はこのような液晶ディスプレイ装置とされる実施の形態の表示装置が備える液晶表示パネルの構成を示したものである。
画素アレイ1は、複数の走査線とこれら走査線と直交する複数の信号線とが形成され且つそれらの交点ごとに電圧保持容量としてのコンデンサCとトランジスタTr(スイッチング素子)との組が形成された、素子基板を有する。図示は省略したが、この画素アレイ1には、上記素子基板と対向する位置に対向基板が設けられ、これら素子基板と対向基板との間に液晶が充填されて構成される。
この画素アレイ1において、上記のように走査線と信号線との各交点に設けられる1つのコンデンサCとトランジスタTrの組が、1つの画素Pとなる。
またソースドライバ3は上記信号線を駆動するために設けられる。
ここでは、画素アレイ1における最も上側に位置する走査線をNo.0として、各走査線のナンバリングを行っている。
また、図示は省略したが、信号線についてはソースライン、或いは垂直ラインと称し、紙面の最も左側に位置する信号線をNo.0としてナンバリングを行うものとする。
図2は、図1に示したゲートドライバ2が備えるシフトレジスタ2Aの構成を示している。
図示するようにシフトレジスタ2Aは、複数のフリップフロップ2a(紙面上側から順に2a-0、2a-1、2a-2、2a-3・・・とする)で構成される。この場合、フリップフロップ2aにはDフリップフロップが用いられている。
シフトレジスタ2Aに対しては、図中の垂直方向スタート指示信号VSTが入力信号として与えられ、該垂直方向スタート指示信号VSTは最も上側に位置するフリップフロップ2a-0の入力端子Dに入力される。また、各フリップフロップ2aには共通のシフトクロックとして、図中の垂直方向クロックVCKが入力される。
そして各フリップフロップ2aの出力端子Qからの出力信号は、次段のフリップフロップ2aの入力端子Dに入力されると共に、分岐して、それぞれ対応するNo.のゲートラインに対して与えられるようになっている。
先ずこの図において、1水平ライン期間は、1水平ライン分の画像信号が表示出力されるべき期間を表す。また、1フレーム期間は、1フレーム分の画像信号が表示出力されるべき期間である。
また垂直方向クロックVCKは、図のように水平ライン周期による信号となる。
図3に示すように、1フレーム期間の開始タイミング(1番目の1水平ライン期間の開始タイミング)においては、垂直方向スタート指示信号VST、垂直方向クロックVCKが共にHに立ち上がる。このことで、先ずは1番目のフリップフロップ2a-0の出力Q0がHに立ち上げられる。つまりこれにより、先ずは1番目のゲートラインであるゲートライン0の駆動が行われることになる。
そして、2番目の水平ライン期間の開始タイミングにて垂直方向クロックVCKがHに立ち上がると、1番目のフリップフロップ2a-0の出力Q0はLに立ち下がり、一方で2番目のフリップフロップ2a-1の出力Q1はHに立ち上げられる。また、3番目の水平ライン期間においては、垂直方向クロックVCKの立ち上がりに応じてフリップフロップ2a-1の出力Q1がLに立ち下がり、3番目のフリップフロップ2a-2の出力Q2がHに立ち上げられる。
このようにして垂直方向クロックVCKの立ち上がりタイミングごとに、シフトレジスタ2A内の各フリップフロップ2aが入力値(垂直方向スタート指示信号)を順次シフトしていくことによって、1水平ライン期間につき1本の走査線が順次駆動されていくことになる。
図4は、複数ライン同時駆動の具体的な態様を示している。
なお図4において、図4(a)では図1に示した画素アレイ1に形成されるゲートライン(水平ライン)0〜7までを抽出して示し、図4(b)ではゲートライン0〜8までを抽出して示している。
ここで以下の説明において、同時駆動するライン数は2ラインであるとする。
具体的に、図4(a)の駆動としては、「ライン0・ライン1」の組、「ライン2・ライン3」の組、「ライン4・ライン5」の組、「ライン6・ライン7」の組・・・を同時駆動するラインの組として、それらを1組ずつ順次に駆動していく。
また、図4(b)に示す駆動としては、「ライン1・ライン2」「ライン3・ライン4」「ライン5・ライン6」「ライン7・ライン8」・・・の組を同時駆動するラインの組として、それらを1組ずつ順次駆動していくものとなる。
図5、図6は、2ライン同時駆動を実現するための垂直方向クロックVCKの調整手法について説明するための図であり、図5は図4(a)に示した余剰ラインが生じない組み合わせによる同時駆動を実現する場合、図6は図4(b)に示した余剰ラインが生じる組み合わせによる同時駆動を実現する場合についてそれぞれ示している。
具体的に、この場合の垂直方向クロックVCKとしては、1水平ライン期間につき2度の立ち上がりエッジが得られるようにその波形を調整することになる。
具体的に、1番目の水平ライン期間の開始タイミングでは、垂直方向スタート指示信号VSTがH、垂直方向クロックVCKがHとなることで、1番目のフリップフロップ2a-0の出力Q0がHに立ち上がり、続いて該1番目の水平ライン期間における垂直方向クロックVCKの2度目の立ち上がりタイミングでは、垂直方向スタート指示信号VSTがHであることより1番目のフリップフロップ2a-0の出力Q0はHのままとなり、また2番目のフリップフロップ2a-1の出力Q1は、上記出力Q0がHであることよりHに立ち上がる。
そして、2番目の水平ライン期間において、垂直方向クロックVCKの1番目の立ち上がりタイミングでは、垂直方向スタート指示信号VSTがLであることより、上記出力Q0はLに立ち下がる。また、当該2番目の水平ライン期間における垂直方向クロックVCKの1番目の立ち上がりタイミングでは、上記出力Q0はHであることより、出力Q1は図のようにHのままとなる。この出力Q1は、2番目の水平ライン期間における垂直方向クロックVCKの2度目の立ち上がりタイミングにおいて、出力Q0がLであることよりLに立ち下げられる。
このようにして、先ずは1番目の水平ライン期間における垂直方向クロックVCKの2度目の立ち上がりタイミングから2番目の水平ライン期間における垂直方向クロックVCKの1番目の立ち上がりタイミングまでの間において、「ライン0・ライン1」の組が同時駆動される期間が得られることになる。
そして、2番目の水平ライン期間における垂直方向クロックVCKの2番目の立ち上がりタイミングでは、引き続き上記出力Q1がHであることより上記出力Q2はHのままとなり、また当該出力Q2がHであることより3番目のフリップフロップ2a-3の出力Q3がHに立ち上がる。
続いて、3番目の水平ライン期間の開始タイミングでは、上記出力Q1がLであることより上記出力Q2がLに立ち下がり、また当該開始タイミングにおいては上記出力Q2がHであることより上記出力Q3はHのままとなる。当該出力Q3は、3番目の水平ライン期間における垂直方向クロックVCKの2度目の立ち上がりタイミングにおいて、上記出力Q2がLであることよりLに立ち下げられる。
このようにして2番目の水平ライン期間においては、当該2番目の水平ライン期間における2度目の垂直方向クロックVCKの立ち上がりタイミングから当該2番目の水平ライン期間の終了タイミングまでの期間において、「ライン2・ライン3」の組が同時駆動されることになる。
具体的に、この場合の垂直方向クロックVCKとしては、最初の1水平ライン期間は通常の1ライン順次走査時と同様の波形とした上で、2番目以降の各水平ライン期間に関して、1水平ライン期間につき2度の立ち上がりエッジが得られるようにその波形を調整することになる。
但しここで注意すべきは、垂直方向クロックVCKの調整のみでは、図5,図6中の色付き部分が示すように、或る2ラインの組の同時駆動から次の組の2ラインの同時駆動へと移り変わる際において、同時駆動されるべきでない組み合わせによる2ラインが同時駆動されてしまう期間が得られてしまうということである。
具体的に、図5の場合には、「ライン0・ライン1」の組の同時駆動から「ライン2・ライン3」の同時駆動に移り変わる際、及び「ライン2・ライン3」の組の同時駆動から「ライン4・ライン5」の組の同時駆動に移り変わる際において、それぞれ、「ライン1・ライン2」の組、「ライン3・ライン4」の組という意図しない組み合わせによる2ラインの組が同時駆動されてしまう期間が生じる。
同様に、図6の場合には、「ライン1・ライン2」の組の同時駆動から「ライン3・ライン4」の組の同時駆動に移り変わる際において、「ライン2・ライン3」の組という意図しない組み合わせによる2ラインの組が同時駆動される期間が生じてしまう。
しかしながら、図中の色付き部分では、意図する組み合わせの2ラインのうち下側に位置するライン(第1のラインとする)とその直下のライン(第2のラインとする)とが同時駆動されてしまうので、この期間内では、既に信号値の書き込みが行われている上記第1のライン側に蓄積された電荷の影響により、未だ信号値の書き込みが行われていない上記第2のラインが点灯してしまうことになる。またこの影響で、上記第1のラインにおいては書き込んだ信号値(輝度)と実際の発光輝度とに差が生じてしまう。
上記のように第2のラインが点灯してしまうということは、上記期間内においては3ライン(第1,第2のライン及び第1のラインの直上のライン)が同時に点灯されてしまうことになる。また、上記のように書き込んだ輝度と実際の発光輝度とに差が生じるということは、上記第1のラインにおいては適正な画像表示が行えないということになる。
図5、図6からも明らかなように、意図しない組み合わせによる2ラインが同時駆動されてしまう期間は、1水平ライン期間内における垂直方向クロックVCKの1番目の立ち上がりタイミングから2番目の立ち上がりタイミングまでの期間と一致する。従って上記マスク信号としては、1水平ライン期間内における垂直方向クロックVCKの1番目の立ち上がりタイミングから2番目の立ち上がりタイミングまでの期間においてマスクを指示する信号を生成すればよい。該マスク信号が示すマスク期間において、対応するゲートライン(つまり上記第1のライン、第2のラインの少なくとも何れか一方)に供給される出力Qをマスクすることで、意図しない組み合わせによる2ラインが同時駆動されてしまう期間が生じないようにできる。
またこのとき、意図しない組み合わせによる2ラインが同時駆動されてしまう期間の発生を防止するにあたっては、マスク信号によるマスクは、上記第1のラインと第2のライン(すなわち、同時駆動するラインの組同士の境界に位置する2ライン)のうち、少なくとも何れか一方に対して行えばよい。
なお確認のために述べておくと、出力Qのマスクは、次段のフリップフロップ2aへの入力側に対しては行わず、あくまでゲートライン側に供給される出力Qについてのみ行うものである。
以上では、本実施の形態としてのシフトクロックの調整による複数ライン同時駆動の実現手法の概要について説明した。
以下では、上記の概要説明を踏まえた上で、本例の表示装置の具体的な構成について説明を行っていく。先ずは、図7、図8を参照して、本例の表示装置が採用するソース分割駆動について説明しておく。
図示するように画素アレイ1の水平方向画素数は1968画素、垂直方向画素数は1104画素である。
ここで、本例では以下で説明するソース分割駆動を行う関係から、水平方向の画素については、48画素を1ユニット(1H-unit)として設定している。すなわち、1968/48より、水平方向画素は41のH-unitに分割される。
なお、この図8をはじめとして以下で構成についての説明をする図において、既に説明済みとなった部分については同一符号を付して説明を省略するものとする。
ここで、通常の信号線駆動は、1水平ライン期間において各信号線に一斉に信号値を与えることで行われるが、ソース分割駆動では、信号線の所定複数本を1組として各組ごとに信号線を順次駆動していくことになる。このようなソース分割駆動の手法は、例えばSXRD(Silicon X-tal Reflective Display:登録商標)パネルやLCOS(Liquid Crystal On Silicon)パネルなどで採用されている。
またトランジスタTrのゲートは、図示するようにしてm個のトランジスタTrの組ごとにそれぞれ共通とされたラインを介して駆動画素選択用ゲートドライバ3bに対して接続されている。
このような構成により、ソースドライバからの配線は、画素アレイ1に設けられた信号線の本数分設ける必要はなく上記m本に共通化でき、例えば配線レイアウトの面などで有利とすることができる。
ここで、図8では図示の都合からm=3としたが、先の図7の説明からも理解されるように本例では1H-unit=48画素よりm=48となる。
本例の表示装置としては、上記のようなソース分割駆動を行うことを前提とした場合に対応した2ライン同時駆動実現のための構成が採られる。
以下では、このようにソース分割駆動を行う場合に対応した2ライン同時駆動実現のための構成について説明する。
図9は、図1に示したゲートドライバ2の内部構成を示している。
図示するようにゲートドライバ2内には、先の図2に示したシフトレジスタ2Aと共に、誤走査開始防止部2b、及び各ゲートラインごとに挿入されたマスク信号生成回路2cとマスク回路2dの組が設けられている。
ここで、以下の説明において、画素アレイ1における或るNo.のゲートラインへの出力信号については、「GATE」の表記に続けてそのNo.を表記することで表す。例えばゲートライン0への出力信号は信号GATE0と表記するといったものである。
また、各ゲートラインごとのマスク信号生成回路2c、マスク回路2dの別は、それらが挿入されたゲートラインと同じNo.を符号に付すことで表す。つまり、例えばゲートライン0に挿入されたマスク信号生成回路2c、マスク回路2dはそれぞれマスク信号生成回路2c-0、マスク回路2d-0で表す。
図示するように誤走査開始防止部2b内には、フリップフロップ2b-0、フリップフロップ2b-1による遅延回路、及びANDゲート回路2b-AGが設けられる。この場合、フリップフロップ2b-0,2b-1はDフリップフロップとされ、フリップフロップ2b-0の入力端子Dには垂直方向スタート指示信号VSTが入力され、またこれらフリップフロップ2b-0,2b-1に対しては垂直方向クロックVCKがシフトクロックとして入力される。図示するようにフリップフロップ2b-0の出力端子Qの出力はフリップフロップ2b-1の入力端子Qに与えられ、またフリップフロップ2b-1の出力端子Qの出力はANDゲート回路2b-AGに入力される。
また誤走査開始防止部2bにおいて、垂直方向スタート指示信号VSTは上記フリップフロップ2b-0に対して入力されると共に、ANDゲート回路2b-AGに対しても入力される。ANDゲート回路2b-AGの出力は、シフトレジスタ2A(フリップフロップ2a-0)に対して入力される。
図示するように各マスク信号生成回路2cに対しては、その符号の末尾に付されたNo.と同一No.が付されたフリップフロップ2aからの出力Qが入力される。また、各マスク信号生成回路2cには、水平方向クロックHCKも入力される。
ここで、この水平方向クロックHCKは、図8にて説明したソース分割駆動(つまりH-unitごとの分割駆動)を行う場合において、各H-unitを順次選択していく周期を表す信号となる。
マスク信号生成回路2cは図5,図6にて説明したようなマスク信号を生成し、これを同一No.の付されたマスク回路2dに対して供給する。
なお、マスク信号生成回路2cの内部構成については後述する。
この図では、或るNo.のゲートライン(ゲートラインxとする)に対して設けられたマスク信号生成回路2cを「2c-x」とおき、該マスク信号生成回路2c-xの内部構成を代表して示している。
なお以下の説明では上記に倣い、ゲートラインxに挿入されたマスク回路2dについては「2d-x」とおき、またマスク回路2d-xからの出力信号を「GATEx」とおく。また、マスク信号生成回路2c-x及びマスク回路2d-xに対して入力されるx番目のフリップフロップ2aについても「2a-x」とおき、該フリップフロップ2a-xの出力Qは「Qx」とおく。さらに、マスク信号生成回路2c-xにより生成されたマスク信号は「Qx-m」と表記する。
ここで、当該遅延回路による出力信号は、遅延信号Qx-dとおく。
続いて、次の図11〜図15のタイミングチャートを参照して、上記構成によるゲートドライバ2により2ライン同時駆動を実現する場合の各信号の波形について説明しておく。
この図11に示されるように、通常の1ライン順次の駆動を行う場合には、垂直方向クロックVCKとしては、1水平ライン期間につき1度の立ち上がりタイミングが得られる信号とする。
ここで注意すべきは、この場合における垂直方向クロックVCKの1フレーム期間内におけるクロック数(Hパルスの数)は、画素アレイ1における垂直方向画素数(つまり水平ライン数)1104よりも4つ多い1108(0〜1107)とされている点である。本例では、1フレーム期間内における垂直方向クロックVCKの3クロック目〜1106クロック目までの計1104クロック分の期間内において、1水平ライン期間ごとの信号書き込みを行うことで、画素アレイ1における1104本の各水平ラインに対する信号書き込みを行うようにされている。換言すれば、1107クロック目及び0クロック目〜2クロック目の計4クロック分の期間が、信号書き込みの行われないブランク期間として設定されているものである(垂直方向のブランク期間)。
この場合、垂直方向スタート指示信号VSTとしては、図のように1フレーム期間の開始タイミング(垂直方向クロックVCKの0クロック目の立ち上がりタイミング)に応じたタイミングでHに立ち上がり、且つ垂直方向クロックVCKの3クロック目から4クロック目の間の所要タイミングでLに立ち下がる信号とされる。
ここで、このような垂直方向スタート指示信号VSTの入力に応じては、図9に示したANDゲート回路2b-AGから出力されフリップフロップ2a-0に入力される信号としては、図中の「D-0入力」が示すように、2クロック目の立ち上がりタイミングにてHに立ち上がり且つ垂直方向スタート指示信号VSTの立ち下がりタイミングと同タイミングでLに立ち下がることになる。
このような「D-0入力」に応じて、図のように3クロック目の立ち上がりタイミングにて出力Q0がHに立ち上がり、これに応じて以降、1クロックごとに出力Q1、出力Q2・・・出力Q1103、出力Q1104が順次立ち上げられていき、その結果1ライン順次の走査が実現されることになる。
確認のために述べておくと、駆動画素選択用ゲートドライバ3b内のシフトレジスタに対しては上記水平方向クロックHCKがシフトクロックとして入力され、従ってH-unitの順次の選択は水平方向クロックHCKのタイミングに同期して行われるものである。
この図13では、1ライン順次の走査を行う場合における、1水平ライン期間内での垂直方向クロックVCK、水平方向クロックHCK、出力Q0、遅延信号Q0-d、反転信号Q0-do、マスク信号Q0-m、及び信号GATE0の各波形の関係を示している。
なおこの図では垂直方向クロックVCKの3クロック目の1水平ライン期間(つまり1本目のライン0の駆動が行われるべき期間)内での各信号の関係を示している。
またこの図では図中の「SIG」により、それぞれのH-unitに対して信号書き込みが行われる期間とブランク期間とを示している。
また、反転信号Q0-doは、上記遅延信号Q0-dを極性反転したものであり、図のような信号となる。
ここで、図10にて説明したように、マスク信号Qx-mは、出力Qxと反転信号Qx-doとが共にHであるときのみLとなり、それ以外の期間はHとなる。このことからマスク信号Q0-mとしては、図のように水平方向クロックHCKの0クロック目から2クロック目までの期間のみL、それ以外の期間はHとなる信号が生成される。
このことから、図のように出力Qxは、水平方向クロックHCKの0クロック目〜2クロック目の期間においてマスクされ、その結果、ゲートライン0に対して最終的に供給される信号GATE0の立ち上がりタイミングは、図のように水平方向クロックHCKの3クロック目の立ち上がりタイミングとなるようにされる。
つまりこのことからも理解されるように、図9、図10に示した構成によれば、1ライン順次駆動を行うと2ライン同時駆動を行う場合とでその構成は共通とすることができる。
上記により説明した1ライン順次駆動時の動作を踏まえた上で、本例の場合における垂直方向クロックVCKの調整による2ライン同時駆動の実現手法の具体例について説明する。
図14においては、1フレーム期間内における4番目の水平ライン期間(図11や図13に示した垂直方向クロックVCKの3クロック目に相当:ライン0の走査が行われるべき期間)からその次の水平ライン期間の開始タイミング付近にかけての期間内における、垂直方向クロックVCK、水平方向クロックHCK、出力Q0、出力Q1、遅延信号Q0-d、遅延信号Q1-d、反転信号Q0-do、反転信号Q1-do、マスク信号Q0-m、マスク信号Q1-m、信号GATE0、信号GATE1、出力Q2、出力Q3、遅延信号Q2-d、遅延信号Q3-d、反転信号Q2-do、反転信号Q3-do、マスク信号Q2-m、マスク信号Q3-m、信号GATE2、信号GATE3の各波形の関係を示している。
また図15においては、同期間内における垂直方向クロックVCK、水平方向クロックHCK、出力Q0、遅延信号Q0-d、反転信号Q0-do、マスク信号Q0-m、信号GATE0、出力Q1、出力Q2、遅延信号Q1-d、遅延信号Q2-d、反転信号Q1-do、反転信号Q2-do、マスク信号Q1-m、マスク信号Q2-m、信号GATE1、信号GATE1の各波形の関係を示している。
なおこれら図14、図15においても図中の「SIG」により各H-unitに信号書き込みが行われる期間とブランク期間との別を表している。
但し、2ライン同時駆動を行う場合、1フレームにつき必要な走査回数は1ライン順次の走査を行う場合の半数となる(図4(b)の組み合わせの場合は余剰ラインの関係で半数+1となる)。本例の場合、画素アレイ1における垂直方向の有効画素数は1104であるので、その半数の552回の走査が行われればよいことになる。
このとき、本例では、先の図11の説明からも理解されるように1フレーム期間内における1番目から3番目の水平ライン期間と最後の1水平ライン期間の計4つの水平ライン期間を垂直方向のブランク期間としているので、2ライン同時駆動を行う場合における1フレーム分の走査時間は、552+4より556の水平ライン期間分の時間長とされることになる。
このとき、1フレーム期間内における信号書込期間は、先に説明したように走査回数が半数となることを考慮すれば、4番目の水平ライン期間〜555番目の水平ライン期間となる。従って上記調整パルスの付加は、これら4番目の水平ライン期間〜555番目の水平ライン期間を対象として行われるようにすることになる。つまり、図11における通常の1ライン順次駆動を行う場合の垂直方向クロックVCKに対しては、3クロック目〜554クロック目に対して上記調整パルスの付加を行うようにするものである。
またマスク信号Q0-mは、上記出力Q0の立ち上がりタイミングから水平方向クロックHCKの3クロック分の期間にかけてL、それ以外の期間はHとなる信号となる。同様にマスク信号Q1-mは、上記出力Q1の立ち上がりタイミングから水平方向クロックHCKの3クロック分の期間にかけてL、それ以外の期間はHとなる信号となる。
この結果、信号GATE0、信号GATE1は、4番目の水平ライン期間における水平方向クロックHCKの2クロック目の立ち上がりタイミング、3クロック目の立ち上がりタイミングでそれぞれ立ち上がることになる。
この結果、信号GATE2、信号GATE3は、5番目の水平ライン期間における水平方向クロックHCKの2クロック目の立ち上がりタイミング、3クロック目の立ち上がりタイミングでそれぞれ立ち上がることになる。
具体的にこの場合の垂直方向クロックVCKとしては、1フレーム期間内における1番目の水平ライン期間〜4番目の水平ライン期間までは先の図11と同様に1水平ライン期間につき1回の立ち上がりタイミングが得られる(つまり調整パルスの付加を行わない)ようにした上で、5番目の水平ライン期間以降において図14と同様の調整パルスの付加を行うようにする。
この点からも理解されるように、この場合における上記調整パルスの付加は、上記5番目の水平ライン期間から556番目の水平ライン期間にかけて行うものであり、つまりは図11に示したような通常の垂直方向クロックVCKに対しては、その3クロック目〜555クロック目にかけて上記調整パルスの付加を行うものである。
なおこのことから理解されるように、この場合においては1フレーム期間内における最後の水平ライン期間がブランク期間ではなくなることになる。
但しこの場合、4番目の水平ライン期間の最後には調整パルスの付加が行われるので、出力Q0及びマスク信号Q0-mの立ち下がりタイミングは、当該調整パルスの立ち上がりタイミング(すなわち4番目の水平ライン期間における水平方向クロックHCKの44クロック目の立ち上がりタイミング)と一致することになる。
この結果、信号GATE1、信号GATE2は、図のように5番目の水平ライン期間における水平方向クロックHCKの2クロック目の立ち上がりタイミング、3クロック目の立ち上がりタイミングでそれぞれ立ち上がることになる。
図16は、上記により説明した垂直方向クロックVCKの調整を実現するための構成について説明するための図である。
なおこの図16においては、本実施の形態の表示装置の内部構成のうち、画素アレイ1、ゲートドライバ2、ソースドライバ3による表示パネルと、クロック調整に係る構成のみを抽出して示している。
走査制御部5は、表示パネルにおける走査線の順次駆動、及びH-unitごとの信号値の順次書込についてのタイミングを指示するためのタイミング信号として、垂直方向クロック、垂直方向スタート指示信号VST、水平方向クロックHCK、水平方向スタート指示信号HSTを出力する。
ここで、上記垂直方向クロックは、図11に示したような1ライン順次走査を実現するための通常の垂直方向クロック(つまり調整パルスが付加されていない状態)であり、クロック調整回路4が出力する垂直方向クロックVCKと区別する。
後述もするように、走査制御部5は、入力映像信号から得られる同期信号(垂直同期信号、水平同期信号)に基づいてこれらの各タイミング信号を生成・出力することになる。
ここで、後述もするように、第1の実施の形態では、2ラインの同時駆動として、先の図4(a)に示した組み合わせと図4(b)に示した組み合わせによる駆動を切り替えて行うことになる。この走査切替信号は、同時駆動する2ラインの組み合わせとして、図4(a)に示した組み合わせと図4(b)に示した組み合わせとの切り替えを指示する信号となる。
また、上記水平方向クロックHCKは、ゲートドライバ2、及びソースドライバ3に対しても供給される。
また、垂直方向スタート指示信号VSTはゲートドライバ2に対して供給される。
また、水平方向スタート指示信号HSTはソースドライバ3に対して供給される。
また上記誤走査開始防止部には、水平方向スタート指示信号HSTがその入力信号として与えられ且つ水平方向クロックHCKがシフトクロックとして与えられる。そして当該誤走査開始防止部の出力が上記シフトレジスタへの入力信号として与えられる。このような構成により、先の図12に示したようなタイミングによる各H-unitに対する信号書込が実現されるようになっている。
具体的に、クロック調整回路4は、上記走査切替信号によって図4(a)に示したような余剰ラインが生じない組み合わせによる2ライン同時駆動が指示された場合は、走査制御部5が出力する垂直方向クロックの556クロックごとの周期を1周期として、各周期ごとに、先頭3クロック分は調整パルスの付加を行わずに3クロック目(4番目のクロック)〜554クロック目(555番目のクロック)までを対象とした調整パルスの付加を行う。
また走査切替信号によって図4(b)に示したような余剰ラインが生じる組み合わせによる2ライン同時駆動が指示された場合は、同様に上記垂直方向クロックの556クロックの周期を1周期として、各周期ごとに、先頭3クロック分は調整パルスの付加を行わずに3クロック目(4番目のクロック)〜555クロック目(556番目のクロック)までを対象とした調整パルスの付加を行う。
クロック調整回路4を介した垂直方向クロックは、垂直方向クロックVCKとしてゲートドライバ2に対して供給される。
本実施の形態の表示装置においては、表示パネルの駆動はいわゆる両極性駆動で行うことになる。
ここで、両極性駆動は、例えばLCOSパネルやSXRDパネルなどで採用される駆動手法であって、書き込み電圧のDCバランスをとるための駆動手法として知られている。
例えば入力映像信号のフレームレートが60Hz(fps)であるとすると、両極性駆動においては、図のように120Hzの周期で書き込み電圧の極性を反転させることになる。その上で、同一フレームを2度出しすることによって、書き込み電圧のDCバランスをとるようにされている。
具体的に、図中のフレーム1について見れば、この場合は60Hzとされる1フレーム期間内(およそ16.6msec)において、その前半の期間ではフレーム1の画像信号を正極性により書き込み、後半の期間では同じフレーム1の画像信号を負極性により書き込むことで、同一フレーム画像について正/負両極性による書き込みを行い、結果として書き込み電圧の正負の極性を相殺してDCバランスを確保するというものである。
これまでの説明からも理解されるように、本実施の形態では、フレームレートの向上による動画質の向上を図るために、複数ラインを同時駆動するという手法を採るものとしている。
但し本実施の形態では、単に複数ラインを同時駆動するのみではなく、同時駆動する複数ラインの組み合わせを順次変更するという手法を採るものとしている。具体的に本実施の形態では、1水平ライン期間内に同時駆動するライン数は2ラインとし、且つ、フレーム周期で(同一フレーム画像の表示ごとに)同時駆動するラインの組み合わせを変更する。
また、上記の説明からも理解されるように、特に水平ライン数が奇数である場合には、同時駆動するラインの組み合わせとしては「余剰ラインが生じない組み合わせ」が存在しない場合があり、従ってその場合は同時駆動するラインの組み合わせが全て「余剰ラインが生じる組み合わせ」となる。つまりこの場合には、それらの「余剰ラインが生じる組み合わせ」の間で同時駆動するラインの組み合わせを変更することになる。
この図18に示されるように、本実施の形態では、1枚目のフレーム画像(フレーム1)については、偶数(EVEN)ラインを間引き出力し、当該EVENラインの間引き出力における各ラインの信号値を、2ライン1組の各同時駆動ラインにあてはめて表示出力を行う。具体的には、間引き処理により得たライン0の画像信号は「ライン0・ライン1」の組にあてはめ、ライン2の画像信号は「ライン2・ライン3」の組にあてはめるといったように、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるように、各同時駆動ラインの駆動タイミングと各ラインの信号値の書き込みタイミングとの対応がとられるようにする。
そして、2枚目のフレーム画像(フレーム2)については、基本的には奇数(ODD)ラインを間引き出力し、当該ODDラインの間引き出力における各ラインの信号値を2ライン1組の各同時駆動ラインにあてはめて表示出力を行う。このようなODDラインの出力時においても、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるように、各ライン(走査線)の駆動タイミングと各ラインの信号値の書き込みタイミングとの対応がとられるようにする。
以降のフレーム画像についても同様に、EVENラインの間引き出力→ODDラインの間引き出力→EVENラインの間引き出力を交互に繰り返していく。
そこで、このように余剰ラインが生じる組み合わせで2ラインを同時駆動する場合においては、入力画像のうちのODDラインを間引き出力すると共に、ライン0の信号値も出力する。その上で、このように出力されたライン0の信号値を、図のようにライン0に対して書き込むものとする。
例えば図19(a)に示すような入力画像があった場合、図18にて説明したフレーム周期での同時駆動ラインの組の変更及びEVENライン表示/ODDライン表示の変更を行うとすると、表示画像としては図19(b)に示すものと図19(c)に示すものとの2通りが生じ得るものとなる。
具体的に、図19(b)は、同時駆動する2ラインの組み合わせを余剰ラインが生じない組み合わせとしつつ、EVENラインの間引き出力に基づき各信号線を駆動する場合の表示画像である。また、図19(c)は同時駆動する2ラインの組み合わせを余剰ラインが生じる組み合わせとしつつ、ODDラインの間引き出力に基づき各信号線を駆動する(本例ではライン0には入力画像のライン0の信号値を書き込むものとしている)場合の表示画像である。
なお、ここでは図示の都合上、垂直方向の画素数は20(0〜19)としている。
また、図19(c)に示すようなODDラインの間引き出力に基づく各信号線の駆動が行われるフレームについては「ODDフレーム」と称する。
この図20と先の図19(b)、図19(c)のそれぞれとを比較して明らかなように、図20に示す重ね合わせ画像(つまり実際に観測される画像)は、2ライン同時駆動により得られるEVENフレーム単体、ODDフレーム単体よりも垂直方向の解像度感が向上するものとなる。
先ず本例の場合は、2ラインを同時駆動する手法を採ることから、フレームレートは通常の両極性駆動(図17)を行う場合と比較して2倍に向上できる。すなわち、通常の両極性駆動時のフレームレートが60fpsであるとすれば、本実施の形態の場合は120fpsに向上できる。
つまりこれに対応させて、この場合の表示装置に対しては、120fpsの入力映像信号を入力することになる。すなわち、この場合のフレーム周期は120Hzである。
また、図17を参照して分かるように、駆動極性は、フレーム周期の1/2の周期で変更することになる。すなわちこの場合、駆動極性は図21に示されるように240Hzの周期で変更することになる。
図示は省略したが、フレーム3以降も同様に、この図に示すようなフレーム周期でのEVENフレーム表示出力とODDフレーム表示出力との交互の切り替えを繰り返すことになる。
すなわち、上記のような第1の実施の形態としての駆動手法(表示手法)は、同一フレーム画像について行われる2回の1フレーム分の走査をそれぞれ正極性と負極性の駆動極性により行いつつ、一方で、このように同一フレーム画像について行われる2回の1フレーム分の走査が行われるごとにEVENフレーム/ODDフレームの切り替えを行っているとも捉えることができる。
図22は、第1の実施の形態としての表示装置の内部構成を示した図である。
図示するようにして本実施の形態の表示装置には、先の図16に示した画素アレイ1、ゲートドライバ2、ソースドライバ3、クロック調整回路4、及び走査制御部5と共に、映像信号処理部6が備えられる。
この極性駆動信号は、図示するように走査制御部5が生成・出力する。
走査制御部5は、先の図16にて説明した各種のタイミング信号や走査切替信号の生成に加えて、上記極性指示信号、及び図中のE/O切替信号(EVEN/ODD切替信号)の生成も行う。
なお、走査制御部5によるこれら各信号の具体的な生成動作については後述する。
先の図21においても述べた通り、本実施の形態において入力映像信号としては120fpsのフレームレートによる信号を入力することになる。
図示するように映像信号処理部6内には、フレーム2度出し処理部7、フレームバッファ8、ライン間引き処理部9、ラインバッファ10、及び同期分離回路11が設けられる。
映像信号処理部6内において、入力映像信号は同期分離回路11と共にフレーム2度出し処理部7に対して供給される。
具体的には、上記E/O切替信号によりEVENが指示された場合には、図中のラインバッファ10を用いて、入力フレーム画像のライン0,ライン2,ライン4・・・ライン1102の画像信号を順に出力する。また上記E/O切替信号によりODDが指示された場合には、ラインバッファ10を用いて入力フレーム画像のライン0、及びライン1,ライン3,ライン5・・・ライン1103の画像信号を順に出力する。
走査制御部5は、先の図16にて説明したように、垂直方向クロック、垂直方向スタート指示信号VST、水平方向クロックHCK、水平方向スタート指示信号HSTの各タイミング信号と、走査切替信号とを生成する。
走査制御部5は、これら各タイミング信号及び走査切替信号を、映像信号処理部6内の同期分離回路11から供給される同期信号に基づいて生成する。本実施の形態の場合、上記垂直方向スタート指示信号VSTとしては、図21に示したような1フレーム期間内における2度の走査が実行されるべく、フレーム周期(垂直同期信号の1周期)の1/2の周期でスタートパルスが出力される信号を生成することになる。
具体的に、上記走査切替信号としては、上記同期信号に基づくフレーム周期で交互に2ライン同時駆動の組み合わせの変更を指示する信号を生成する。また上記E/O切替信号としては、上記同期信号に基づくフレーム周期でEVEN/ODDを交互に指示する信号を生成する。
なおこの図24においては図示の都合上、フレーム1〜フレーム4までの4フレーム期間内における各フレームと各信号との関係を示している。
図示するようにこの場合のE/O切替信号、走査切替信号としては、「フレーム1・フレーム1」「フレーム2・フレーム2」「フレーム3・フレーム3」「フレーム4・フレーム4」の、それぞれ同一フレーム画像について1フレーム分の走査が2回行われる期間ごとにEVEN/ODDの切り替え、同時駆動ラインの組み合わせの変更を指示する信号となる。
一方で極性指示信号としては、E/O切替信号や走査切替信号の1/2の周期で正極性/負極性の切り替えを指示する信号となる。
上記のようにして本実施の形態によれば、1水平ライン期間に複数の走査線を同時駆動することによるフレームレートの向上を図る手法として、ゲートドライバ2に入力するシフトクロックを調整するという手法を採ることで、同時駆動するライン数やその組み合わせを自由に変更することができる。
[2-1.1ライン順次駆動との動的な切り替え]
続いて、第2の実施の形態について説明する。
第2の実施の形態は、第1の実施の形態で説明した2ライン同時駆動によるEVENフレーム/ODDフレームの表示出力と、通常の両極性駆動(1ライン順次駆動及び入力画像の全ライン表示)との動的な切り替えを行うものである。
図25は、上記により説明した第2の実施の形態としての駆動手法を実現するための第2の実施の形態としての表示装置の内部構成を示している。
図示するように第2の実施の形態の表示装置には、図22に示した第1の実施の形態の表示装置と同様に画素アレイ1、ゲートドライバ2、ソースドライバ3が備えられた上で、走査制御部12、クロック調整回路13、入力フレームレート切替処理部14、映像信号処理部15、映像評価回路16、及び走査モード判定回路17が備えられる。
このことに応じ、第2の実施の形態の表示装置は、入力映像信号のフレームレートを切り替えるための入力フレームレート切替処理部14を備えている。
ここで、この場合の入力映像信号のフレームレートは高い側に合わせるものとし、図のように120fpsによるものを入力するようにされている。
映像評価回路16は、上記入力映像信号について、複数のフレーム画像間の相関性を表す評価値を計算し、その結果を走査モード判定回路17に出力する。ここで上記評価値は、例えば隣接する2つのフレーム画像を1組として各組ごとにそれらフレーム画像間の差を計算し、それにより求まった各組の差の値を合計することで求めることができる。このようにして求まる評価値は、その値が「0」に近いほど相関性が高いことを表すものとなる。
具体的に、走査モード判定回路17は、上記のように「0」が最も相関性が高いことを表す評価値が入力される場合には、静止画像/動画像の判定を行うための所定の閾値Thが設定され、上記評価値が閾値Th以下であれば「通常走査モード」を指示する走査モード切替信号を出力し、上記評価値が閾値Thより大であれば「2ライン同時走査モード」を指示する走査モード切替信号を出力する。
図示するように走査モード判定回路17により出力された走査モード切替信号は、走査制御部12、入力フレームレート切替処理部14、映像信号処理部15、及びクロック調整回路13に対して供給される。
具体的に、入力フレームレート切替処理部14は、上記走査モード切替信号により「通常走査モード」が指示される場合には、上記入力映像信号におけるフレーム画像に関して、時間軸方向に隣接する2つのフレーム画像ごとにそれらの画像の平均値を計算し、これによって各2つのフレーム画像の組から各々1つのフレーム画像を得る。つまりこれによって、入力映像信号のフレームレートを1/2に低下させる(120fps→60fpsの切り替え)ものである。
ここで、入力フレームレート切替処理部14は、このようなフレームレートの切り替えに応じて同期信号についての調整も行うことになる。
図26は、映像信号処理部15の内部構成を示している。
図示するように映像信号処理部15には、第1の実施の形態(図23)で説明した同期分離回路11、フレーム2度出し処理部7、フレームバッファ8、及びラインバッファ10が設けられている。この場合は、図23の映像信号処理部6が備えていたライン間引き処理部9に代えて、ライン間引き処理部18が設けられている。
図示するようにライン間引き処理部18には、フレーム2度出し処理部7からの出力と走査モード切替信号とが入力される。
一方、上記走査モード切替信号により「通常走査モード」が指示される場合には、上記通常出力として、入力されたフレーム画像をそのまま出力する。
但し、先に述べたように、この場合はフレームレート切替処理部14によって、フレームレートの調整に応じて同期信号についての調整も行われるため、当該調整された同期信号に基づくフレーム周期に従って、第1の実施の形態の走査制御部5と同様の信号生成処理を行えば、自ずと上記各信号の「2ライン同時走査モード」「通常走査モード」の切り替えに応じた周期の変更が為される。
つまりこの場合の走査制御部12としても、上記垂直方向スタート指示信号VSTについては上記同期信号に基づくフレーム周期(垂直同期信号の1周期)の1/2の周期でスタートパルスが出力される信号を生成・出力し、上記極性指示信号についても、上記同期信号に基づくフレーム周期の1/2の周期で交互に正極性/負極性を指示する信号を生成・出力すればよい。
また、上記E/O切替信号としては、上記同期信号に基づくフレーム周期で交互にEVEN/ODDを指示する信号を生成・出力する。
具体的に、「2ライン同時走査モード」時には、画素アレイ1の垂直方向画素数=1104であるとすると、両極性駆動に伴い同一フレーム画像について2回行われる1フレーム分の走査回数は552(EVENフレーム)又は553(ODDフレーム)となり、また「通常走査モード」時には、同一フレーム画像について2回行われる1フレーム分の走査回数は1104となる。
このとき、「1フレーム分の走査」を行うべき期間内においては図11に示したようなブランク期間が設定されるので、「2ライン同時走査モード」時における水平方向スタート指示信号HSTのスタートパルスとしては、552回又は553回の連続出力→上記ブランク期間での非出力→552回又は553回の連続出力・・・を繰り返すことになる。一方、「通常走査モード」時における水平方向スタート指示信号HSTのスタートパルスとしては、1104回の連続出力→上記ブランク期間での非出力→1104回の連続出力・・・を繰り返すことになる。
この場合の走査制御部12は、「2ライン同時走査モード」の指示、「通常走査モード」の指示の別に応じて、このような水平方向スタート指示信号HSTの出力態様の切り替えを行う。
一方で、上記走査モード切替信号により「通常走査モード」が指示される場合には、垂直方向クロックに対する調整パルスの付加は行わずこれをそのまま垂直方向クロックVCKとしてゲートドライバ2に対して出力する。
[3-1.3Dシステムへの適用例]
続いて、第3の実施の形態について説明する。
第3の実施の形態は、2ライン同時駆動による走査時間の短縮化技術を、3Dシステム(3D表示システム)に適用するものである。
図27は、第3の実施の形態の3Dシステムの概要を示している。
図27において、第3の実施の形態の3Dシステムは、少なくとも図中の表示装置20、アクティブメガネ21を有して構成される。この場合、表示装置20は、プロジェクタ装置として構成されており、この場合の3Dシステムにおいては、当該表示装置20による投影画像を映し出すためのスクリーン22が用いられる。
また、上記アクティブメガネ21は、右目用レンズ部と左目用レンズ部とにそれぞれシャッタ(右目側シャッタS−R、左目側シャッタS−L:図29を参照)が設けられ、これら右目側シャッタS−R、左目側シャッタS−Lがそれぞれ表示装置20からのシャッタ制御信号により指示されるタイミングでオン/オフするようにされている。
ここで、この場合もフレームレートは60fpsであるとしている。
通常の両極性駆動を行う従来手法においては、上記のようにして右目用フレーム画像Rと左目用フレーム画像Lとを交互に表示出力するにあたり、図のように1枚目の右目用フレーム画像R−1を1ライン順次で正/負両極性で書き込み、その後、1枚目の左目用フレーム画像L−1を同様に1ライン順次で正/負両極性で書き込むことになる。以降も同様に、1ライン順次且つ正/負両極性の書き込みによって2枚目の右目用フレーム画像R−2→2枚目の左目用フレーム画像L−2・・・と順に書き込みを行っていく。
同様に左目側シャッタS−Lに関しても、1枚の左目用フレーム画像Lについての1回分の走査が完了した後の所定タイミングにおいてオンとし、当該左目用フレーム画像Lの表示期間の終了タイミングに応じてオフとするようにされる。
この結果シャッタは、対象画像についての走査の開始タイミングから図中の実線片矢印が示す画像書き替え&液晶応答待ち時間を経過した後にオンすべきものとなる。
具体的にこの場合は、1枚目の右目用フレーム画像R−1については、EVENフレームによる正/負両極性での書き込みを行い、また1枚目の左目用フレーム画像L−1についてはODDフレームによる正/負両極性での書き込みを行う。以降も同様に、入力画像が異なるごとにEVENフレーム/ODDフレームを交互に切り替えると共に、各フレームごとに正/負両極性での書き込みを行う。
第3の実施の形態では、図28(b)に示されているように、1フレーム分の走査を行った後に、それと同等の期間によるブランク期間を設けるようにしている。すなわち、EVENフレーム/ODDフレームの採用による2ライン同時駆動によって1フレーム分の走査に要する時間は半減しているが、上記ブランク期間の挿入により、トータルではフレーム周期が従来と同様の60Hzとなるものである。
確認のために述べておくと、このように同一フレーム画像についての表示期間を従来と同じ長さとなるように設定しているのは、シャッタのオン期間の延長化を目的としているためである。
具体的に、この場合は画像書き替え期間が従来の場合の1/2(約2.1msec)に短縮化されるので、シャッタのオン期間としては、8.3msec−(2.1msec+2msec)より4.1msecとすることができる。すなわち、従来のシャッタオン期間=2.2msecと比較しておよそ2倍のシャッタオン期間を確保でき、その分、明るい3D表示を実現することができる。
図29は、第3の実施の形態の3Dシステムが備える表示装置20の構成について説明するための図である。
なお、この図29では表示装置20の内部構成と共に、アクティブメガネ21の内部構成も併せて示している。
先ずこの表示装置20には、第1の実施の形態の表示装置(図22)の構成に加えて、アクティブメガネ21に設けられた右目側シャッタS−R、左目側シャッタS−Lのオン/オフタイミングを指示するためのシャッタ制御信号を生成するシャッタ開閉制御部21aが設けられる。
また、この場合、図22の表示装置との比較では、入力映像信号のフレームレートが1/2(120fps→60fps)に変更される点が異なる。
また、走査制御部5に代えて走査制御部23が、さらにクロック調整回路4に代えてクロック調整回路24が設けられる点が異なる。
ここで、先の図28(b)を参照して分かるように、この場合の極性指示信号としては、フレーム周期(上記同期信号に基づくフレーム周期)の1/2の周期で正極性/負極性を交互に指示する信号とされればよい。従って走査制御部23は、当該極性切替信号として、上記同期信号に基づくフレーム周期の1/2の周期で正極性/負極性を交互に指示する信号を生成・出力する。
また、走査切替信号としては、同様にフレーム周期で交互に同時駆動ラインの組の変更を指示する信号とされればよく、従って走査制御部23は、上記走査切替信号として上記同期信号に基づくフレーム周期で同時駆動ラインの組の変更を指示する信号を生成・出力する。
この図30に示されるようにして、この場合も垂直方向クロックの0〜2クロック目はブランク期間として設定されているものとする。
この場合もEVENフレームの表示時(図4(a)の組み合わせの指示時)には3クロック目〜554クロック目が書き込み期間とされ、ODDフレームの表示時(図4(b)の組み合わせの指示時)には3クロック目〜555クロック目が書き込み期間とされる。
つまり、これら書き込み期間の終了タイミングから垂直方向クロックの1107クロック目までの間をブランク期間とすることで、書き込み期間と同等の長さによるブランク期間が与えられるようにしている。
また上記走査切替信号によって図4(b)に示したような余剰ラインが生じる組み合わせによる2ライン同時駆動が指示された場合は、同様に上記垂直方向クロックの1108クロックの周期を1周期として、各周期ごとに、先頭3クロック分は調整パルスの付加を行わずに3クロック目(4番目のクロック)〜555クロック目(556番目のクロック)までを対象とした調整パルスの付加を行う。
具体的に、右目側シャッタS−Rについての制御信号としては、右目用フレーム画像Rが表示出力されるべきフレーム期間(右目用表示期間と称する)の開始タイミングから予め図28(b)の画像書き替え&応答待ち時間として設定された所定の時間長が経過したタイミングにおいてオンへの切り替えを指示し、その後上記右目用表示期間の終了タイミングにてオフへの切り替えを指示する信号を生成する。また、左目側シャッタS−Lについての制御信号としては、左目用フレーム画像Lが表示出力されるべきフレーム期間(左目用表示期間とする)の開始タイミングから予め上記画像書き替え&応答待ち時間として設定された所定の時間長が経過したタイミングにおいてオンへの切り替えを指示し、その後上記左目用表示期間の終了タイミングにてオフへの切り替えを指示する信号を生成する。
シャッタ駆動部21aは、表示装置20内のシャッタ開閉制御部20aから供給されるシャッタ制御信号に基づき、右目側シャッタS−R、左目側シャッタS−Lを開閉駆動する。
[4-1.3Dシステムにおける1ライン順次駆動との動的な切り替え]
第4の実施の形態は、第3の実施の形態で説明した3Dシステムにおいて、1ライン順次駆動による従来の3D表示手法と、第3の実施の形態で説明した2ライン同時駆動を適用した3D表示手法との間での切り替えを行うものである。換言すれば、図28(a)に示した表示手法と図28(b)に示した表示手法との動的な切り替えを行うものである。
このようにすることで、静止画入力時における解像度の低下の防止を図りつつ、動画像入力時にはEVENフレーム/ODDフレームの表示による動画質の向上(及び解像度感の低下の抑制)と明るさの向上とが図られるようにできる。
図31は、上記による第4の実施の形態としての表示手法を実現するための第4の実施の形態の表示装置の内部構成を示している。
第4の実施の形態の表示装置は、第3の実施の形態の表示装置20との比較において、第2の実施の形態で説明した映像評価回路16と走査モード判定回路17とが追加される点が異なる。
また、映像信号処理部6に代えて、第2の実施の形態(図25、図26)と同様の映像信号処理部15が備えられる。
さらに、走査制御部23に代えて走査制御部25が、クロック調整回路24に代えてクロック調整回路26が、シャッタ開閉制御部20aに代えてシャッタ開閉制御部27がそれぞれ備えられる。
ここで、「通常走査モード」時には、本例の場合には正/負各極性の走査期間ごとに1104本の水平ラインを走査することになるので、図30に示した各書き込み期間が、1106クロック目まで延長されることになる。つまりこの場合は書き込み期間が延長されるのみで、走査線の駆動の開始タイミング(垂直方向のスタートパルスの出力タイミング)自体は、「2ライン同時走査モード」の場合と同様にフレーム周期の1/2の周期で訪れるようにすればよい。このことからも理解されるように、垂直方向スタート指示信号VSTとしては、「通常走査モード」「2ライン同時走査モード」で同様の信号を生成・出力することになる。
具体的に走査制御部25は、「通常走査モード」が指示される場合には、垂直方向クロックの3クロック目から1106クロック目までの各水平方向ライン期間の開始タイミングに応じたタイミングでスタートパルスが出力される水平方向スタート指示信号HSTを生成し、これを出力することになる。
一方で、上記走査モード切替信号により「通常走査モード」が指示される場合には、入力される垂直方向クロックに対する調整パルスの付加は行わずこれをそのまま垂直方向クロックVCKとして出力する。
一方、「通常走査モード」が指示される場合には、「2ライン同時走査モード」時に対応して設定された画像書き替え&応答待ち時間とは異なる値とされた、「通常走査モード」時の画像書き替え&応答待ち時間の情報を用いてシャッタ制御信号を生成・出力する。具体的に、「通常走査モード」時には、右目側シャッタS−Rについての制御信号として、右目用表示期間の開始タイミングから上記「通常走査モード」時の画像書き替え&応答待ち時間として設定された時間長が経過したタイミングにおいてオンへの切り替えを指示し、その後上記右目用表示期間の終了タイミングにてオフへの切り替えを指示する信号を生成する。また、左目側シャッタS−Lについての制御信号については、左目用表示期間の開始タイミングから上記「通常走査モード」時の画像書き替え&応答待ち時間として設定された時間長が経過したタイミングにおいてオンへの切り替えを指示し、その後上記左目用表示期間の終了タイミングにてオフへの切り替えを指示する信号を生成する。
[5-1.単板フィールドシーケンシャル駆動への適用例]
第5の実施の形態は、単板フィールドシーケンシャル駆動の実現のために2ライン同時駆動の手法を適用するものである。
ここで、カラー画像を投影するプロジェクタ装置としては、図32に示されるようにして、その光学系においてR(Red)光、G(Green)光、B(Blue)光をそれぞれ生成するようにされた上で、R光を入射するR用液晶パネル28R、G光を入射するG用液晶パネル28G、B光を入射するB用液晶パネル28Bの3つの液晶パネルを備えるようにされたものがある(いわゆる3板式)。
図示するように、上記R用液晶パネル28Rを介したR光、G用液晶パネル28Gを介したG光、B用液晶パネル28Bを介したB光は合成され、該合成光がレンズ系(図示は省略)を介してスクリーンに投影されることになる。
なお確認のために述べておくと、液晶パネル28は、先の図22の構成においては画素アレイ1、ゲートドライバ2、及びソースドライバ3により構成される表示パネルが該当する。
このとき、両極性駆動を行うとすると、上記のような180HzでのR画像、G画像、B画像の切り替えを実現するためには、R,G,Bの各フレーム画像についてそれぞれ2度行われることになる1フレーム分の走査は360Hzで行われる必要がある。しかしながら現状において、通常の1ライン順次走査を行ってこれを実現することは非常に困難である。
なおこの図では、R,G,Bの各光源のオン/オフタイミングも併せて示している。
そして、次のフレーム2の表示期間内においては、ODDフレームにより同様にR画像の正/負両極性での書き込み→G画像の正/負両極性での書き込み→B画像の正/負両極性での書き込みを行う。以降も同様にフレーム周期でEVENフレーム/ODDフレームの切り替えを行いつつ、各フレーム期間内において、R画像の正/負両極性での書き込み→G画像の正/負両極性での書き込み→B画像の正/負両極性での書き込みを行う。
つまりR光については、1フレーム期間内におけるR画像の表示期間の開始タイミングから図中の実線片矢印で示す画像書き込み&応答待ち時間が経過したタイミングでオンとし、R画像の表示期間の終了タイミングに応じたタイミングでオフとする。
同様に、G光については、1フレーム期間内におけるG画像の表示期間の開始タイミングから画像書き込み&応答待ち時間が経過したタイミングでオンとし、G画像の表示期間の終了タイミングに応じたタイミングでオフとする。
またB光については、1フレーム期間内におけるB画像の表示期間の開始タイミングから図中の実線片矢印で示す画像書き込み&応答待ち時間が経過したタイミングでオンとし、B画像の表示期間の終了タイミングに応じたタイミングでオフとする。
図35は、上記により説明した第5の実施の形態としての表示手法を実現するための第5の実施の形態としての表示装置の内部構成を示している。
なお、この場合も光学系の構成は省略している。
またこの場合の表示装置には、R光の光源であるR光源33R、G光の光源であるG光源33G、B光の光源であるB光源33Bと、これら各光源33のオン/オフ制御を行う光源制御部32が備えられる。
なお、図34を参照して分かるように、この場合の入力映像信号のフレームレートは60fpsである。
この映像信号処理部31は、第1の実施の形態の表示装置が備えていた映像信号処理部6と比較して、フレーム2度出し処理部7がRGB2度出し処理部35に変更された点が異なる。
このRGB2度出し処理部35は、入力映像信号に基づき得られたR画像(Rフレーム画像)、G画像(Gフレーム画像)、B画像(Bフレーム画像)を、図中のフレームバッファ8を用いてそれぞれ2度出しする。
図34の説明からも理解されるように、この場合はR画像、G画像、B画像の順で各画像を2度出しすることになる。
走査制御部30は、同期信号に基づき各タイミング信号(垂直方向クロック、VST、HCK、HST)、極性指示信号、E/O切替信号、走査切替信号を生成する点は走査制御部5と同様となる。
先の図34を参照して分かるように、この場合の極性指示信号としては、フレーム周期の1/6の周期で正極性/負極性を交互に指示する信号とされればよく、従って走査制御部30は、当該極性切替信号として、映像信号処理部31から入力される上記同期信号に基づくフレーム周期の1/6の周期で正極性/負極性を交互に指示する信号を生成・出力する。
また、走査切替信号についても、同様に上記同期信号に基づくフレーム周期で交互に同時駆動ラインの組の変更を指示する信号を生成・出力する。
また水平方向スタート指示信号HSTについては、垂直方向のブランク期間を除く各水平ライン期間の開始タイミングでスタートパルスが与えられる信号を生成し、これを出力する。
つまりこの場合、クロック調整回路としては、第1の実施の形態と同様の手法で、走査切替信号による指示の別に応じた垂直方向クロックに対する調整パルスの付加を行う。
例えばこの場合も垂直方向クロックの1周期(つまりこの場合は1フレーム期間において6回行われる1フレーム分の走査が行われる周期)が4クロック分のブランク期間を含めた556クロックごとの周期に設定されているとすると、クロック調整回路の動作としては、第1の実施の形態の場合と同様に、上記走査切替信号によって図4(a)に示した組み合わせによる2ライン同時駆動が指示された場合は、垂直方向クロックの556クロックごとの周期を1周期として、各周期ごとに、先頭3クロック分は調整パルスの付加を行わずに3クロック目〜554クロック目までを対象とした調整パルスの付加を行い、また、上記走査切替信号によって図4(b)に示した組み合わせによる2ライン同時駆動が指示された場合は、同様に上記垂直方向クロックの556クロックの周期を1周期として、各周期ごとに、先頭3クロック分は調整パルスの付加を行わずに3クロック目〜555クロック目までを対象とした調整パルスの付加を行うものとすればよい。
このことから、クロック調整回路としては第1の実施の形態の場合のクロック調整回路4を用いることができる。
具体的に、R光源33Rに対しては、上記同期信号に基づく1フレーム期間内におけるR画像の表示期間の開始タイミングから予め画像書き込み&応答待ち時間として設定された所定の時間が経過したタイミングでオンとし、上記R画像の表示期間の終了タイミングに応じたタイミングでオフとする制御を行う。
同様に、G光源33Gに対しては、上記同期信号に基づく1フレーム期間内におけるG画像の表示期間の開始タイミングから上記画像書き込み&応答待ち時間として設定された所定の時間が経過したタイミングでオンとし、上記G画像の表示期間の終了タイミングに応じたタイミングでオフとする制御を行う。
またB光源33Bに対しては、上記同期信号に基づく1フレーム期間内におけるB画像の表示期間の開始タイミングから上記画像書き込み&応答待ち時間として設定された所定の時間が経過したタイミングでオンとし、上記B画像の表示期間の終了タイミングに応じたタイミングでオフとする制御を行う。
[6-1.単板フィールドシーケンシャル駆動時の1ライン順次駆動との動的な切り替え]
第6の実施の形態は、第5の実施の形態で説明した2ライン同時駆動を適用した単板フィールドシーケンシャル駆動と、1ライン順次の駆動による単板フィールドシーケンシャル駆動との動的な切り替えを行うものである。
ここで、これまでの説明からも理解されるように、2ライン同時駆動によっては走査時間の短縮化を図ることができるが、垂直方向の解像度の低下を避けることができない。解像度の低下を防止するためには、1ライン順次の駆動を行うことが有効であるが、これは単板フィールドシーケンシャル駆動において、カラーブレイクの発生を助長することになる。
一方、R,G,Bの成分に偏りがなくカラーブレイクの発生の虞がある場合には2ライン同時駆動への切り替えを行う。
これにより、カラーブレイクの防止を図りつつ、垂直方向の解像度の低下を極力避けるようにすることができる。
この図37を参照して明らかなように、1ライン順次の駆動への切り替えを行うことに応じては、入力映像信号のフレームレートは2ライン同時駆動時の1/2に変更する必要がある。具体的に、2ライン同時駆動時のフレームレートが図34に示したように60Hzであったとすると、1ライン順次駆動時のフレームレートは30Hzに切り替えることになる。
図38は、上記により説明した第6の実施の形態の表示手法を実現するための第6の実施の形態の表示装置の内部構成を示している。
第6の実施の形態の表示装置は、第5の実施の形態の表示装置と比較して、走査制御部30に代えて走査制御部40が、また映像信号処理部31に代えて映像信号処理部41が、またクロック調整回路4に代えてクロック調整回路13が備えられる点が異なる。
さらには、光源制御部32に代えて光源制御部42が備えられる。
またこの場合は、第2の実施の形態で説明したもの(図25)と同様の入力フレームレート切替処理部14が追加されると共に、映像評価回路43、走査モード判定回路44が新たに追加される。
なおこの場合としても、入力映像信号のフレームレートとしては2ライン同時走査時に対応したフレームレート(この場合は60fps)に合わせるものとしている。
そして、走査モード判定回路44は、上記映像評価回路43からの評価値に基づき、R,G,Bの成分の何れかに偏りがあるとされた場合には「通常走査モード」を指示し、R,G,Bの成分に偏りがないとされる場合には「2ライン同時走査モード」を指示する走査切替信号を生成し、これを出力する。
すなわち、この場合も走査線の駆動の開始タイミング(垂直方向のスタートパルスの出力タイミング)自体は、「2ライン同時走査モード」の場合と同様にフレーム周期の1/2の周期で訪れるようにすればよく、従って垂直方向スタート指示信号VSTとしては、「通常走査モード」「2ライン同時走査モード」も、同様に同期信号に基づくフレーム周期の1/2の周期でスタートパルスが得られる信号を生成し、これを出力することになる。
但し厳密に言えば、本例の場合のように水平方向においてもブランク期間が設定されることを考慮すると、2ライン同時走査が行われる場合には、水平方向のスタートパルスはブランク期間での非出力→552回(EVENフレーム表示時)又は553回(ODDフレーム表示時)の連続出力→ブランク期間の非出力・・・を繰り返し、一方で1ライン順次の走査時にはブランク期間での非出力→1104回の連続出力→ブランク期間の非出力・・・を繰り返すことになる。
従って走査制御部40は、「2ライン同時走査モード」の指示時と「通常走査モード」の指示時とでこのような水平方向のスタート指示信号HSTの出力切替を行うことになる。
一方、「通常走査モード」が指示される場合には、「2ライン同時走査駆動モード」時に対応して設定された画像書き替え&応答待ち時間とは異なる値とされた、「通常走査モード」時の画像書き替え&応答待ち時間の情報を用いて、R光源33R、G光源33G、B光源33Bを制御する。
以上、本発明の各実施の形態について説明したが、本発明としてはこれまでに説明した具体例に限定されるべきものではない。
例えば各実施の形態では、通常駆動時のフレームレートが60fpsに設定されることを前提としたが、実施の形態で挙げたフレームレートの数値はあくまで説明の便宜を図る上での一例を示したものに過ぎず、それらの数値に限定されるべきものではない。
ここで、この場合においては、EVENラインの表示時に余剰ラインが生じることになるが、このとき、最もラインNo.の小さいEVENライン(ライン0)の信号値は、ラインNo.0の走査線の駆動時に書き込むようにする。このようにすることで、例えばODDラインの表示時には「ライン0・ライン1」の走査線の組に入力画像のライン1の画像が表示され「ライン2・ライン3」の走査線の組に入力画像のライン3の画像が表示されるのに対し、EVENラインの表示時には、「ライン0」の走査線に入力画像のライン0の画像が、また「ライン1・ライン2」の走査線の組に入力画像のライン2の画像が表示されるといったように、ODDラインの表示時とEVENラインの表示時とで、垂直方向における各ラインの表示位置関係の整合性を確保することができる。
Claims (8)
- 複数の走査線と複数の信号線とを有する画素アレイ部と、
シフトクロックにより指示されるシフトタイミングに従って上記複数の走査線の各々に順次、駆動電圧を印加していくように構成された走査線駆動部と、
上記複数の信号線を入力映像信号に基づいて駆動する信号線駆動部と、
1水平ライン分の画像信号が表示出力される1水平ライン期間ごとにn回(nは2以上の自然数)の上記シフトタイミングが指示されるように上記シフトクロックを調整するクロック調整部と
を備える表示装置。 - 少なくとも1水平ライン期間の開始タイミングから当該1水平ライン期間内にて上記シフトクロックが指示するn回目の上記シフトタイミングまでの期間にわたり走査線の駆動信号をマスクするためのマスク信号を生成するマスク部をさらに備える
請求項1に記載の表示装置。 - 入力映像信号に基づき得られるフレーム画像の偶数番目の水平ライン又は奇数番目の水平ラインを間引きして上記信号線駆動部に出力するライン間引き処理部と、
同時駆動される上記複数の走査線の組み合わせがフレーム周期で交互に変更されるように上記クロック調整部を制御する第1の駆動制御部と、
上記ライン間引き処理部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力がフレーム周期で交互に切り替えられるように制御を行う第1の偶数/奇数ライン出力切替制御部とを備える
請求項1に記載の表示装置。 - 上記クロック調整部は、
指示に応じて、1水平ライン期間につき複数回の上記シフトタイミングが指示される状態と1水平ライン期間につき1回の上記シフトタイミングが指示される状態とで切り替えが行われるように上記シフトクロックについての調整を行う
請求項1に記載の表示装置。 - 入力映像信号についての評価を行う映像評価部をさらに備えると共に、
上記クロック調整部は、
上記映像評価部による評価結果に基づく指示に応じて、1水平ライン期間につき複数回の上記シフトタイミングが指示される状態と1水平ライン期間につき1回の上記シフトタイミングが指示される状態とで切り替えが行われるように上記シフトクロックについての調整を行う
請求項4に記載の表示装置。 - 同一フレーム画像についての表示出力を正極性/負極性による2度の書き込みによって行う両極性駆動を行うように構成されている
請求項1に記載の表示装置。 - 上記両極性駆動が行われることに対応して同一フレーム画像について2回行われる1フレーム分の走査が1回終了するごとに、上記1フレーム分の走査の行われる期間と同等のブランク期間が与えられるようにして上記走査線駆動部による走査線の駆動開始タイミングを制御する走査開始タイミング制御部と、
入力映像信号に基づき得られるフレーム画像信号について、その偶数番目の水平ライン又は奇数番目の水平ラインを間引きした結果を2回連続して上記信号線駆動部に出力するように構成されたライン間引き・2度出し処理部と、
同時駆動される上記複数の走査線の組み合わせが、上記両極性駆動に対応して1フレーム分の走査が2回行われるごとに変更されるように上記クロック調整部を制御する第2の駆動制御部と、
上記ライン間引き・2度出し処理部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力が、上記両極性駆動に対応して1フレーム分の走査が2回行われるごとに切り替えられるように制御を行う第2の偶数/奇数ライン出力切替制御部とを備える
請求項6に記載の表示装置。 - 複数の走査線と複数の信号線とを有する画素アレイ部と、シフトクロックにより指示されるシフトタイミングに従って上記複数の走査線の各々に順次、駆動電圧を印加していくように構成された走査線駆動部と、上記複数の信号線を入力映像信号に基づいて駆動する信号線駆動部とを備える表示装置における表示方法であって、
1水平ライン分の画像信号が表示出力される1水平ライン期間ごとにn回(nは2以上の自然数)の上記シフトタイミングが指示されるように上記シフトクロックを調整する
表示方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120730A JP5526597B2 (ja) | 2009-05-19 | 2009-05-19 | 表示装置、表示方法 |
TW099112224A TWI420454B (zh) | 2009-05-19 | 2010-04-19 | 顯示裝置及顯示方法 |
US12/771,619 US8502810B2 (en) | 2009-05-19 | 2010-04-30 | Display device and display method |
KR1020100043788A KR101650578B1 (ko) | 2009-05-19 | 2010-05-11 | 표시 장치 및 표시 방법 |
CN2010101764758A CN101894515B (zh) | 2009-05-19 | 2010-05-12 | 显示设备和显示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120730A JP5526597B2 (ja) | 2009-05-19 | 2009-05-19 | 表示装置、表示方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010271366A true JP2010271366A (ja) | 2010-12-02 |
JP2010271366A5 JP2010271366A5 (ja) | 2012-03-15 |
JP5526597B2 JP5526597B2 (ja) | 2014-06-18 |
Family
ID=43103690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009120730A Active JP5526597B2 (ja) | 2009-05-19 | 2009-05-19 | 表示装置、表示方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8502810B2 (ja) |
JP (1) | JP5526597B2 (ja) |
KR (1) | KR101650578B1 (ja) |
CN (1) | CN101894515B (ja) |
TW (1) | TWI420454B (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012145695A (ja) * | 2011-01-11 | 2012-08-02 | Seiko Epson Corp | 電気光学装置および電子機器 |
WO2012124592A1 (ja) * | 2011-03-15 | 2012-09-20 | シャープ株式会社 | 液晶表示装置及びそれを備えた立体映像表示システム |
JP2013015663A (ja) * | 2011-07-04 | 2013-01-24 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013019989A (ja) * | 2011-07-08 | 2013-01-31 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013072925A (ja) * | 2011-09-27 | 2013-04-22 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013250505A (ja) * | 2012-06-04 | 2013-12-12 | Sony Corp | 表示装置、画像処理装置、および表示方法 |
WO2015087598A1 (ja) * | 2013-12-09 | 2015-06-18 | シャープ株式会社 | 画像表示装置およびその駆動方法 |
US9113159B2 (en) | 2011-08-24 | 2015-08-18 | Seiko Epson Corporation | Electro-optic apparatus and electronic apparatus |
JP2015179296A (ja) * | 2015-07-01 | 2015-10-08 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
US9172930B2 (en) | 2012-10-17 | 2015-10-27 | Seiko Epson Corporation | Electronic apparatus, electronic apparatus control device, method of driving electronic apparatus, and method of driving electro-optic device |
WO2019053834A1 (ja) * | 2017-09-14 | 2019-03-21 | シャープ株式会社 | 表示装置およびその駆動方法 |
JP7517777B2 (ja) | 2020-01-27 | 2024-07-17 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び表示装置の駆動方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102170532B (zh) * | 2010-02-26 | 2016-02-03 | 上海天马微电子有限公司 | 像素合并驱动方法、驱动电路的驱动方法和像素合并装置 |
JP2012105013A (ja) * | 2010-11-09 | 2012-05-31 | Canon Inc | 立体映像制御装置及び方法 |
KR101876848B1 (ko) * | 2010-12-14 | 2018-07-11 | 삼성디스플레이 주식회사 | 2차원 및 3차원 겸용 영상 표시장치, 및 2차원 및 3차원 영상 표시 방법 |
KR101804890B1 (ko) * | 2010-12-23 | 2017-12-06 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
KR101793633B1 (ko) | 2011-01-14 | 2017-11-21 | 삼성디스플레이 주식회사 | 주사 구동 장치 및 그 구동 방법 |
JP2013114143A (ja) * | 2011-11-30 | 2013-06-10 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2014063013A (ja) * | 2012-09-21 | 2014-04-10 | Seiko Epson Corp | 電気光学装置、その駆動方法及び電子機器 |
KR102211692B1 (ko) * | 2014-09-03 | 2021-02-04 | 삼성디스플레이 주식회사 | 유기 발광 다이오드 표시 장치 |
CN104464670B (zh) * | 2014-12-10 | 2017-06-06 | 深圳市华星光电技术有限公司 | 液晶显示面板的驱动结构、液晶显示面板及其驱动方法 |
TWI649742B (zh) * | 2015-06-11 | 2019-02-01 | 天鈺科技股份有限公司 | 掃描驅動器之驅動方法與顯示面板之驅動方法 |
CN104933983A (zh) * | 2015-07-17 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种降低移动终端功耗的方法和*** |
KR102560314B1 (ko) * | 2015-12-29 | 2023-07-28 | 삼성디스플레이 주식회사 | 스캔 드라이버 및 이를 포함하는 표시 장치 |
CN106066985A (zh) * | 2016-07-11 | 2016-11-02 | 深圳市兴通物联科技有限公司 | 激光条码扫描器硬件电路 |
KR102507862B1 (ko) * | 2018-07-09 | 2023-03-08 | 주식회사 엘엑스세미콘 | 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버 |
US11462170B2 (en) * | 2019-12-18 | 2022-10-04 | Samsung Display Co., Ltd. | Scan driver and display device |
KR20210133794A (ko) * | 2020-04-29 | 2021-11-08 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어 방법 |
CN111883075A (zh) * | 2020-07-28 | 2020-11-03 | 北海惠科光电技术有限公司 | 面板驱动电路、方法及显示装置 |
KR20220036257A (ko) * | 2020-09-15 | 2022-03-22 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어 방법 |
KR20220049216A (ko) * | 2020-10-14 | 2022-04-21 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어 방법 |
KR20220060089A (ko) * | 2020-11-03 | 2022-05-11 | 삼성디스플레이 주식회사 | 구동 회로 및 그것을 포함하는 표시 장치 |
CN112558352B (zh) * | 2020-12-04 | 2022-02-22 | Tcl华星光电技术有限公司 | 显示装置及其驱动方法 |
KR20220081649A (ko) * | 2020-12-09 | 2022-06-16 | 삼성전자주식회사 | 디스플레이 장치 및 그 동작방법 |
CN117119164A (zh) * | 2022-12-30 | 2023-11-24 | 惠州视维新技术有限公司 | 视频的显示方法、显示装置、存储介质及电视 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01188181A (ja) * | 1988-01-22 | 1989-07-27 | Toshiba Corp | 液晶表示装置 |
JPH04104675A (ja) * | 1990-08-24 | 1992-04-07 | Fujitsu General Ltd | 液晶駆動法 |
JPH1032772A (ja) * | 1996-07-17 | 1998-02-03 | Casio Comput Co Ltd | 液晶表示装置及びその駆動方法 |
JPH1039841A (ja) * | 1996-07-19 | 1998-02-13 | Nec Corp | 液晶表示装置 |
JPH11259053A (ja) * | 1998-03-06 | 1999-09-24 | Victor Co Of Japan Ltd | 液晶表示装置 |
JP2005173418A (ja) * | 2003-12-15 | 2005-06-30 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置 |
JP2006202355A (ja) * | 2005-01-18 | 2006-08-03 | Sony Corp | パルス信号生成方法、シフト回路、および表示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07261145A (ja) * | 1994-03-16 | 1995-10-13 | Casio Comput Co Ltd | 液晶駆動方法 |
TW515924B (en) * | 1997-04-02 | 2003-01-01 | Toshiba Corp | Flat-panel display device and display method |
JP3168938B2 (ja) * | 1997-05-27 | 2001-05-21 | 日本電気株式会社 | 画像表示装置の駆動方法及び駆動回路 |
JPH1166841A (ja) * | 1997-08-22 | 1999-03-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000039628A (ja) * | 1998-05-16 | 2000-02-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
JP3685176B2 (ja) * | 2002-11-21 | 2005-08-17 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び駆動方法 |
JP3726910B2 (ja) * | 2003-07-18 | 2005-12-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
KR100621864B1 (ko) * | 2003-11-18 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 |
JP4479710B2 (ja) * | 2006-11-01 | 2010-06-09 | ソニー株式会社 | 液晶用駆動装置、液晶用駆動方法及び液晶表示装置 |
-
2009
- 2009-05-19 JP JP2009120730A patent/JP5526597B2/ja active Active
-
2010
- 2010-04-19 TW TW099112224A patent/TWI420454B/zh active
- 2010-04-30 US US12/771,619 patent/US8502810B2/en active Active
- 2010-05-11 KR KR1020100043788A patent/KR101650578B1/ko active IP Right Grant
- 2010-05-12 CN CN2010101764758A patent/CN101894515B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01188181A (ja) * | 1988-01-22 | 1989-07-27 | Toshiba Corp | 液晶表示装置 |
JPH04104675A (ja) * | 1990-08-24 | 1992-04-07 | Fujitsu General Ltd | 液晶駆動法 |
JPH1032772A (ja) * | 1996-07-17 | 1998-02-03 | Casio Comput Co Ltd | 液晶表示装置及びその駆動方法 |
JPH1039841A (ja) * | 1996-07-19 | 1998-02-13 | Nec Corp | 液晶表示装置 |
JPH11259053A (ja) * | 1998-03-06 | 1999-09-24 | Victor Co Of Japan Ltd | 液晶表示装置 |
JP2005173418A (ja) * | 2003-12-15 | 2005-06-30 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置 |
JP2006202355A (ja) * | 2005-01-18 | 2006-08-03 | Sony Corp | パルス信号生成方法、シフト回路、および表示装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9030507B2 (en) | 2011-01-11 | 2015-05-12 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2012145695A (ja) * | 2011-01-11 | 2012-08-02 | Seiko Epson Corp | 電気光学装置および電子機器 |
WO2012124592A1 (ja) * | 2011-03-15 | 2012-09-20 | シャープ株式会社 | 液晶表示装置及びそれを備えた立体映像表示システム |
JP2013015663A (ja) * | 2011-07-04 | 2013-01-24 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013019989A (ja) * | 2011-07-08 | 2013-01-31 | Seiko Epson Corp | 電気光学装置および電子機器 |
US9113159B2 (en) | 2011-08-24 | 2015-08-18 | Seiko Epson Corporation | Electro-optic apparatus and electronic apparatus |
US9961331B2 (en) | 2011-08-24 | 2018-05-01 | Seiko Epson Corporation | Electro-optic apparatus and electronic apparatus |
JP2013072925A (ja) * | 2011-09-27 | 2013-04-22 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013250505A (ja) * | 2012-06-04 | 2013-12-12 | Sony Corp | 表示装置、画像処理装置、および表示方法 |
US9172930B2 (en) | 2012-10-17 | 2015-10-27 | Seiko Epson Corporation | Electronic apparatus, electronic apparatus control device, method of driving electronic apparatus, and method of driving electro-optic device |
WO2015087598A1 (ja) * | 2013-12-09 | 2015-06-18 | シャープ株式会社 | 画像表示装置およびその駆動方法 |
JP2015179296A (ja) * | 2015-07-01 | 2015-10-08 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
WO2019053834A1 (ja) * | 2017-09-14 | 2019-03-21 | シャープ株式会社 | 表示装置およびその駆動方法 |
JP7517777B2 (ja) | 2020-01-27 | 2024-07-17 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び表示装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101650578B1 (ko) | 2016-08-23 |
JP5526597B2 (ja) | 2014-06-18 |
US8502810B2 (en) | 2013-08-06 |
CN101894515B (zh) | 2013-05-22 |
KR20100124656A (ko) | 2010-11-29 |
TWI420454B (zh) | 2013-12-21 |
CN101894515A (zh) | 2010-11-24 |
TW201101272A (en) | 2011-01-01 |
US20100295837A1 (en) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5526597B2 (ja) | 表示装置、表示方法 | |
US10733951B2 (en) | Display device and driving method thereof | |
JP5058524B2 (ja) | 表示装置及びその駆動方法 | |
KR101703875B1 (ko) | 액정표시장치 및 그 구동방법 | |
US20100295844A1 (en) | Display control apparatus and display control method | |
US8054321B2 (en) | Display and driving method thereof | |
US20120098826A1 (en) | Gate driver and organic light emitting diode display including the same | |
KR20080054190A (ko) | 표시장치 및 이의 구동방법 | |
WO2007026551A1 (ja) | 表示装置、表示方法、表示モニターおよびテレビジョン受像機 | |
JP2007041548A (ja) | データ供給方法、液晶表示装置及びその駆動方法 | |
JP2008268887A (ja) | 画像表示装置 | |
US20130155124A1 (en) | Display device and method of driving the same | |
KR101263533B1 (ko) | 표시 장치 | |
KR101282222B1 (ko) | 액정표시장치 | |
TWI469130B (zh) | 立體顯示系統 | |
US8749465B2 (en) | Method and system for driving an active matrix display device | |
KR101089608B1 (ko) | 표시패널 구동방법 | |
JP4071189B2 (ja) | 信号回路およびこれを用いた表示装置、並びにデータラインの駆動方法 | |
TWI545540B (zh) | 拼接屏顯示裝置以及其顯示驅動方法 | |
TWI433093B (zh) | 用於減少畫面重影之方法 | |
US7576722B2 (en) | Gray-scale method for a flat panel display | |
US20100207919A1 (en) | Display device, and its drive circuit and drive method | |
US10466555B2 (en) | LCD device | |
US20120268431A1 (en) | Drive circuit for display, display, and method of driving display | |
JP2006047750A (ja) | 駆動回路の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140331 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5526597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |