JP2010262965A - トランジスターの製造方法 - Google Patents
トランジスターの製造方法 Download PDFInfo
- Publication number
- JP2010262965A JP2010262965A JP2009110469A JP2009110469A JP2010262965A JP 2010262965 A JP2010262965 A JP 2010262965A JP 2009110469 A JP2009110469 A JP 2009110469A JP 2009110469 A JP2009110469 A JP 2009110469A JP 2010262965 A JP2010262965 A JP 2010262965A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- gate insulating
- manufacturing
- metal layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】アルミニウムやマグネシウムを用いた金属層を形成し400℃程度で熱処理することで、ゲート絶縁層中の不純物を不活性化できるが、当該金属層はヒロックが発生しやすい等、ゲート電極としては適当なものではなく、一旦、当該金属層を除去して、新たにゲート電極を形成する必要がある。この工程では、エッチング雰囲気中にゲート絶縁層を露出させる必要が生じ、ゲート絶縁層の劣化が懸念される。
【解決手段】TiNをスパッタ法にて堆積し、エッチングを行うことで第1ゲート電極106を形成する。そしてアルミニウムを主成分とする触媒金属層108をスパッタリング法等を用いて堆積する。そして、触媒金属層108が堆積された状態で、400℃で1時間熱処理を行う。この熱処理を行うことにより、ゲート絶縁層15と半導体層13との界面の欠陥準位密度を低減させることができた。
【選択図】図3
【解決手段】TiNをスパッタ法にて堆積し、エッチングを行うことで第1ゲート電極106を形成する。そしてアルミニウムを主成分とする触媒金属層108をスパッタリング法等を用いて堆積する。そして、触媒金属層108が堆積された状態で、400℃で1時間熱処理を行う。この熱処理を行うことにより、ゲート絶縁層15と半導体層13との界面の欠陥準位密度を低減させることができた。
【選択図】図3
Description
本発明は、トランジスターの製造方法に関する。
液晶表示装置や有機EL表示装置などの電気光学装置の基板に、安価なガラスや樹脂等を用いて比較的に大型の透明基板を用いることが検討されている。これらの基板は石英ガラス等と比べて耐熱温度が低い。このため低温プロセスによって、この基板に集積される薄膜トランジスター(TFT)などの半導体装置や各種のデバイスを製造する技術の開発がなされている。また、有機EL表示素子は電流駆動によって動作するため、より駆動性能の良いTFTが必要であり、低温ポリシリコンTFTの製造技術が重要である。
一般的に600℃以下で行う、低温ポリシリコンTFTの製造には、不純物や未結合手(ダングリングボンドとも言う)が少ない高品質なゲート絶縁層を形成する工程が不可欠である。ゲート絶縁層の良否はトランジスター性能に大きな影響を与える。ゲート絶縁層の形成にはCVD(気相堆積)法等が用いられるが、600℃以下程度の温度で形成したゲート絶縁層中には、酸素や水分等の不純物や、未結合手が多く存在する。即ち、ゲート絶縁層としての品質はあまり高いものではない。
そのため、特許文献1に示すように、ゲート絶縁層を堆積した後、アルミニウムやマグネシウムを用いた金属層を形成し、400℃程度で熱処理することで、金属層により生じる触媒的な反応により不純物やダングリングボンドの不活性化、または除去を行う方法が知られている。また、特許文献1では、金属層の一部をゲート電極に転用する例や、一旦、金属層を除去した後、再度ゲート電極用の金属を積層する製造方法について記載されている。
金属層としてアルミニウムを用いて、その一部をゲート電極に転用する場合には、熱処理によりアルミニウムにヒロック(突起物)が発生する場合があり、熱処理を行ったアルミニウム金属層をゲート電極として転用する場合、ゲート絶縁層の耐圧不良を引き起こす場合がある。また、マグネシウムは、半導体プロセスでは、たとえばマグネシウム−銀合金として電極に使用されているが、ゲート電極への使用実績は少なく、想定外の不良が発生するおそれがある。マグネシウムは電気伝導度等の特性で特別優れたものではなく、ゲート電極としての使用実績の乏しいマグネシウムをゲート電極に用いることは開発負荷を考えた場合、避けたいという要請がある。
また、一旦、金属層をドライエッチング法により除去した後、再度別の金属層を堆積してからゲート電極を形成する場合、ゲート絶縁層表面にプラズマダメージが蓄積される。そして、このプラズマダメージが蓄積された領域にチャネル領域を含めてTFTが形成されるため、TFTの電気的特性が劣化する。また、ウェットエッチングを用いて除去する場合でも、エッチング液によりゲート絶縁層表面が汚染されることとなり、やはりTFTの電気的特性が劣化するおそれがある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。ここで、「上」とは、基板から半導体層へ向かう基板の法線方向と定義する。また、「主成分」とは、原子数比で50%以上を含むものと定義する。
[適用例1]本適用例にかかるトランジスターの製造方法は、基板上に半導体層を形成する工程と、前記半導体層上にゲート絶縁層を形成する工程と、少なくとも一部がゲート電極となる電極部を形成する工程と、前記電極部を覆い、前記ゲート絶縁層中に存在する欠陥または不純物の少なくとも片方を不活性化または除去する性質を備えた金属層を形成する工程と、前記金属層の一部が前記ゲート絶縁層と接している状態で熱処理を行う工程と、を含むことを特徴とする。
これによれば、ゲート絶縁層内の欠陥や不純物に起因するトラップ準位に捕獲/放出される電荷による特性変動が軽減される。また、欠陥や不純物に起因するトラップ準位に起因する電界集中が避けられることから絶縁耐圧を高くすることができる。即ち、高品質なゲート絶縁層を有するトランジスターを得ることが可能となる。
また、欠陥または不純物の少なくとも片方を不活性化または除去する性質を備えた金属層と、ゲート電極とで別の金属を用いることができるため、不純物を不活性化または除去する物質を含む金属層にゲート電極としての実績がない金属を用いることができ、プロセスの自由度を高めることが可能となる。
ここで、上記熱処理は、上記金属層がゲート電極周辺に存在している限りは、パターニングを行う前、または後、あるいはトランジスターの製造工程、複数のトランジスターを備えたパネルの製造工程が完了するまでのどの工程で行ってもよい。ここで、不純物の不活性化または除去が行われる機構として、金属層とゲート絶縁層との界面で不純物がラジカル化されて放出させる機構があるものと推定されている。また、欠陥については、欠陥を構成する未結合手が近傍の格子と置換しながら金属層とゲート絶縁層との界面に移動し、終端される機構があるものと推定されている。なお、欠陥には、半導体層とゲート絶縁層との界面に位置する界面準位も含まれる。この場合には、金属層とゲート絶縁層との界面でエネルギーを付与された格子が半導体層とゲート絶縁層との界面に伝達され、界面の未結合手が終端される機構があるものと推定されている。
[適用例2]上記適用例にかかるトランジスターの製造方法であって、前記金属層は、アルミニウムおよびマグネシウムのうち少なくとも1つの材料を含むことを特徴とする。
上記した適用例によれば、アルミニウムおよびマグネシウムは共に活性の強い金属であり、かつ半導体プロセスに用いられている(アルミニウムは典型的な配線材料、マグネシウムはたとえばMgAgとして透明電極に用いられている)物質である。そのため、プロセス装置の汚染等による、意図せぬ不良発生のおそれなくゲート絶縁層の不純物を分解または除去し得るトランジスターの製造方法を提供することが可能となる。
[適用例3]上記適用例にかかるトランジスターの製造方法であって、前記ゲート絶縁層は酸化ケイ素を主成分とすることを特徴とする。
上記した適用例によれば、酸化ケイ素は電気的な絶縁性が高いことに加え、信頼性の面、シリコンプロセスにおける使用実績の点からも優れている。そのため、酸化ケイ素を主成分とすることで、信頼性に優れたトランジスターを得るための製造方法を提供することが可能となる。また、酸化ケイ素中での不純物や欠陥の拡散係数は大きく、欠陥や不純物を容易に金属層へ到達させ、不活性化または除去させることが可能となる。
[適用例4]上記適用例にかかるトランジスターの製造方法であって、前記不純物は、酸素、水素、水のうち少なくとも1つであることを特徴とする。
上記した適用例によれば、特に低温で成層したゲート絶縁層としての酸化ケイ素層中には、酸素や水素、水が多く含まれている。これらの不純物を不活性化または除去することで、不純物に起因するトラップ準位の低減が可能となる。
[適用例5]上記適用例にかかるトランジスターの製造方法であって、前記ゲート絶縁層は、TEOSを含む材料ガスにより形成されることを特徴とする。
上記した適用例によれば、TEOSを用いることで、300℃以上400℃以下程度の成層温度でゲート絶縁層を形成することが可能となる。このゲート絶縁層は酸素や水素、水が多く含まれているが、これらの不純物を不活性化または除去することで、不純物に起因するトラップ準位の低減が可能となる。
[適用例6]上記適用例にかかるトランジスターの製造方法であって、前記ゲート絶縁層への熱処理は300℃以上であって、かつ前記半導体層または前記基板に影響を与えない温度の範囲内で行われることを特徴とする。
上記した適用例によれば、高品質なゲート絶縁層を有するトランジスターをたとえば低温プロセス(概ね600℃以下)で製造することが可能となる。基板として好適に用いられる無アルカリガラスの軟化点は概ね680℃程度である。300℃以上の温度を用いることで不純物の拡散性が高くなり、容易に金属層へ到達させることが可能となる。そして、300℃以上の温度であれば十分な活性化エネルギーが得られ、金属層による不純物の除去、分解を速やかに行うことが可能となる。そのため、不純物に起因するトラップ準位の低減が可能となる。
[適用例7]上記適用例にかかるトランジスターの製造方法であって、前記電極部をゲート電極とし、前記金属層が前記電極部の内側に配置されるよう前記金属層をエッチングする工程を含むことを特徴とする。
上記した適用例によれば、金属層をゲート電極上に残すことで、ゲート電極と金属層が電気的に並列に配置されるため、ゲート電極の等価抵抗値を低減することが可能となる。
[適用例8]上記適用例にかかるトランジスターの製造方法であって、前記電極部をマスクとして前記半導体層に第1イオン注入を行う工程と、前記金属層をマスクとして前記第1イオン注入よりも少ない注入量で同一導電型を呈する第2イオン注入を行う工程とを順不同で行うことを特徴とする。
上記した適用例によれば、ゲート電極内部にLDD構造を有するGOLD構造を、不純物が低減化されたゲート絶縁層上に、製造工程を延ばすことなく形成することが可能となり、高い耐ホットキャリア特性を備えたトランジスターの製造方法を提供することが可能となる。
[適用例9]上記適用例にかかるトランジスターの製造方法であって、前記トランジスターの前記ゲート電極は、前記金属層および前記電極部を揃えてエッチングすることで形成されていることを特徴とする。
上記した適用例によれば、トランジスターのゲート電極長を、製造装置や、トランジスターが備えるべき仕様の下限値まで短縮することが可能となり、高い相互コンダクタンスを備えたトランジスターの製造方法を提供することが可能となる。
以下、本発明を具体化した各実施形態を図面に基づいて説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、対応する部分には同一の符号を付している。
(第1の実施形態:LDD構造を持たないTFTの製造工程(1))
以下、LDD構造を持たないTFT101(図3(c)参照)の製造工程について説明する。図1(a)〜(d)、図2(a)〜(c)、図3(a)〜(c)は、本実施形態におけるTFTの工程断面図である。
以下、LDD構造を持たないTFT101(図3(c)参照)の製造工程について説明する。図1(a)〜(d)、図2(a)〜(c)、図3(a)〜(c)は、本実施形態におけるTFTの工程断面図である。
まず、工程1として、基板11の上に下地保護層12を形成する。基板11としては、石英基板、ガラス基板、耐熱プラスチック等絶縁基板を使用する。下地保護層12は、ガラス基板中に含まれる汚染物質が、後述する半導体層中に侵入することを防ぐ機能を備えている。下地保護層12としては酸化シリコンを用いることが好適であり、プラズマCVD(PECVD)法やスパッタ法等を用いて形成することができる。本実施形態では、下地保護層12の厚さとして500nmの層厚を用いた。図1(a)はここまでの製造工程を終えた状態での工程断面図である。なお、下地保護層12は必須なものではなく、省略可能である。
次に、工程2として、下地保護層12の上に半導体層前駆体13aを形成する。本実施形態では半導体層前駆体13aとしてアモルファスシリコン層を用いており、後述する半導体層13としてはポリシリコン層を用いている。アモルファスシリコン層の形成には、たとえばPECVD法を用いることができる。層厚としては後述するレーザーアニール法を用いる場合には、20nm以上100nm以下程度が適当である。図1(b)はここまでの製造工程を終えた状態での工程断面図である。本実施形態では、半導体層前駆体13aとしてアモルファスシリコン層を用いた例について説明したが、これは微結晶シリコン層等を用いても良い。また、シリコンゲルマニウムや、III−V族化合物半導体等、シリコン以外の半導体を用いても良い。この場合、半導体層13はシリコン以外の半導体層が形成されることとなる。
次に、工程3として、半導体層前駆体13aの結晶化を行う。ここで、「結晶化」という言葉は、半導体層に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体層に変質させること、更に、微結晶層や多結晶層の半導体層に対して熱エネルギーを与えて、結晶層の膜質の改善や溶融固化による再結晶化を行うことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称している。
ここでは、エキシマレーザーを用いたレーザーアニール法について説明する。レーザーパルスの強度半値幅は10ns以上500ns以下程度の極短時間である。レーザー照射エネルギー密度はキセノン・クロライドレーザーの場合、50mJ/cm2以上600mJ/cm2以下程度の間が好ましい。多数回のレーザー照射により半導体層前駆体13aを改質することで、より粒径の大きい半導体層13を得ることが可能となる。図1(c)はここまでの製造工程を終えた状態での工程断面図である。
次に、工程4として、素子分離を行う。素子分離は、各素子毎に半導体層13を分離することで行う。図1(d)はここまでの製造工程を終えた状態での工程断面図である。
次に、工程5として、半導体層13形成後に、ゲート絶縁層15を形成する。ゲート絶縁層15の形成方法としては基板11上に常圧化学気相堆積法(APCVD法)や低圧化学気相堆積法(LPCVD法)、プラズマ化学気相堆積法(PECVD法)等のCVD法或いはスパッタ法等により、絶縁材料を堆積する。いずれの方法を用いても絶縁膜の形成は可能である。
本実施形態では、特に、原料ガスとしてTEOS(テトラエトキシシラン;Si(OC2H5)4)を用い、平行平板型RFプラズマCVDを用いて酸化シリコン膜(SiO2)をゲート絶縁層として形成している。後述するように、このプロセスと、この後の工程で行う触媒金属層堆積及び熱処理とを組み合わせることによって、MOS界面の改善を図ることができる。
この場合、真空プラズマ室で使用するガスはTEOSガス、酸素ガスO2であり、ヘリウムHe、アルゴンArなどの希釈ガスを混入させても構わない。真空度は100Pa以上200Pa以下程度とし、基板温度は300℃以上400℃以下程度が望ましい。このような条件で層形成することにより、高絶縁耐圧、低電荷密度の高品質なゲート絶縁層(ここでは酸化シリコン層)15を得ることが可能となる。TFT101(図3(c)参照)の使用電圧によりゲート絶縁層15の厚さは異なることとなるが、ここではゲート絶縁層15の厚さを100nmとしている。ここで、ゲート絶縁層15として、SiN、SiON系の材料を用いても良い。この場合には、真空プラズマ室にアンモニアを加えることが好適である。図2(a)はここまでの製造工程を終えた状態での工程断面図である。
次に、工程6として、チタンTiや窒化チタンTiNを用いた第1ゲート電極106を形成する。第1ゲート電極106は、たとえば窒化チタンTiNをスパッタ法にて堆積し、フォトリソグラフ法等の手段により形成された第1レジスト107をマスクとしてエッチングを行うことで形成する。ここで、第1ゲート電極106は、電気的なゲート電極として機能するため、高い寸法精度を必要とする。そのため、ここでは塩素系のガスを用いてドライエッチングすることで第1ゲート電極106のパターニングを行う。図2(b)はここまでの製造工程を終えた状態での工程断面図である。この工程の後、第1レジスト107の剥離を行う。ここで、第1ゲート電極106の材質としてはモリブデンMoや、タンタルTa等を用いても良い。本実施形態では、窒化チタンの厚さ(第1ゲート電極106の厚さ)を50nm程度としている。
次に、工程7として、アルミニウムを主成分とする触媒金属層108をスパッタリング法等を用いて堆積する。金属材料としては、アルミニウムに銅やネオジムを添加したものを用いることが好適である。また、純アルミニウムを用いても良い。さらには、マグネシウムを主成分とする金属や、純マグネシウムを用いても良い。触媒金属層108は後述する第2ゲート電極110としても用いられるため、電気抵抗を下げるべく、ある程度の厚みを備えていることが好ましい。本実施形態では、アルミニウムに2%程度ネオジムを添加したものを用いている。図2(c)はここまでの製造工程を終えた状態での工程断面図である。
次に、工程8として、触媒金属層108が堆積された状態で、熱処理を行う。熱処理温度としては、300℃以上500℃以下程度の温度が好ましく、500℃以下程度であれば、耐熱性が最も低い触媒金属層108の形状に大きな変形を引き起こすことなく熱処理が可能となる。この熱処理を行うことにより、ゲート絶縁層15と半導体層13との界面の欠陥準位密度を低減させることができる。本実施形態では400℃で1時間の熱処理を行った。この熱処理により、界面準位密度が5×1010(m-2eV-1)程度にまで低減することを確認した。この界面準位密度は熱酸化膜の界面準位密度にも匹敵する極めて低い値であり、良好な界面が形成されているといえる。
また、CV測定(容量−電圧特性)のヒステリシスが抑えられ、耐圧もゲート絶縁層15の層厚に対応する値が得られていることから、ゲート絶縁層15中の酸素や、水素、水等の不純物に起因するトラップ準位の発生も抑えられているといえる。また、400℃の温度に抑えて熱処理を行うことで、触媒金属層108としてアルミニウムに2%程度ネオジムを添加した物質を用いた場合、ヒロックの発生も抑制できるため、より高品質なTFT101(図3(c)参照)を得ることが可能となる。
詳細な機構については明確化されていないが、触媒金属層108が堆積された状態で熱処理を行うと、ゲート絶縁層15中にある酸素や、水素、水等の不純物(TEOSを用いた場合に特に顕著となる)が触媒金属層108とゲート絶縁層15の界面に拡散してくることで、不活性化または除去されるものと推測されている。また、触媒金属層108とゲート絶縁層15の界面で活性化されたラジカル(水素ラジカルと推定されている)が、ゲート絶縁層15と半導体層13の境界に拡散し、ゲート絶縁層15と半導体層13との間にある未結合手を終端化させることで界面欠陥が除去されるものと推測されている。機構については明確化されていないものの、この状態で熱処理を行うことで、ゲート絶縁層15を高品質化させることができる。図3(a)は、この状態での工程断面図である。
また、この工程を行うことで、第1ゲート電極106を形成する際に用いられたドライエッチングで受けた損傷を回復させることが可能となり、より高品位のゲート絶縁層15を得ることが可能となる。
次に、工程9として、触媒金属層108をフォトリソグラフ法等の手段により形成された第2レジスト109をマスクとしてエッチングすることで、第2ゲート電極110を形成する。エッチング方法としては、プラズマダメージを発生させないウェットエッチング法を用いて行った。エッチング液としてはたとえば燐酸・酢酸・硝酸の混合液を用いることが好適である。図3(b)はここまでの製造工程を終えた状態での工程断面図である。この程の後、第2レジスト109の剥離を行う。
次に、工程10として、第1ゲート電極106をマスクとしてイオン注入を行いソース・ドレイン領域111を形成する。続けて、層間絶縁層112を堆積し、コンタクトホール113、コンタクトホール114を開口した後、アルミニウム等の金属をスパッタ法等を用いて堆積し、パターニングを行うことで、ソース・ドレイン電極115を形成することで、LDD構造を持たないTFT101が形成される。図3(c)は上記工程により形成されたTFTの断面図である。
上記したようにTFT101を形成することで、第1ゲート電極106を形成するために用いたドライエッチングに起因するゲート絶縁層15のダメージを熱処理により回復させる工程が行える。そのため、ダメージの少ないTFT101を提供することが可能となる。
(第2の実施形態:LDD構造を持たないTFTの製造工程(2))
以下、LDD構造を持たないTFT201(図4(b)参照)の製造工程について説明する。図4(a)、(b)は、本実施形態におけるTFTの工程断面図である。なお、第1の実施形態と共通な工程が多いため、共通部分については前述の説明を引用する。
以下、LDD構造を持たないTFT201(図4(b)参照)の製造工程について説明する。図4(a)、(b)は、本実施形態におけるTFTの工程断面図である。なお、第1の実施形態と共通な工程が多いため、共通部分については前述の説明を引用する。
まず、第1の実施形態の工程1〜工程8までを行う。
続けて、工程9として、触媒金属層108をフォトリソグラフ法等の手段により形成された第2レジスト209をマスクとしてエッチングすることで、ゲート電極210を形成する。ゲート電極210はドライエッチング法を用い、触媒金属層108と、第1ゲート電極106を同時にエッチングすることで形成される。図4(a)はここまでの製造工程を終えた状態での工程断面図である。この工程の後、第2レジスト209の剥離を行う。
次に、工程10として、ゲート電極210をマスクとしてイオン注入法によりソース・ドレイン領域211を形成する。続けて、層間絶縁層112を堆積し、コンタクトホール113、コンタクトホール114を開口した後、アルミニウム等の金属層をスパッタ法等により堆積し、パターニングを行うことで、ソース・ドレイン電極115を形成することで、LDD構造を持たないTFT201が形成される。図4(b)は上記工程により形成されたTFTの断面図である。
上記したようにTFT201を形成することで、ゲート絶縁層15、ゲート絶縁層15と半導体層13との界面に位置する不純物や未結合手の量を抑制した状態で、ゲート電極210の長さをデザインルール限界まで微細化したTFT201を提供することが可能となる。なお、この場合においても、界面準位密度の低減化、ゲート絶縁層15中の酸素や、水素、水等の不純物に起因するトラップ準位の発生が抑えられることを確認している。また、本実施形態において、たとえば工程6の手前で、レジストマスクを用いてソース/ドレイン領域に当たる領域にイオン注入を行い、工程10でのイオン注入量をLDDに適用される程度のドーズ量でイオン注入することで、LDD構造を有するTFTを形成することも可能である。
(第3の実施形態:LDD構造を有するTFTの製造工程)
以下、LDD構造を有するTFT301(図5(c)参照)の製造工程について説明する。図5(a)〜(c)は、本実施形態におけるTFTの工程断面図である。なお、第1の実施形態と共通な工程が多いため、共通部分については前述の説明を引用する。
以下、LDD構造を有するTFT301(図5(c)参照)の製造工程について説明する。図5(a)〜(c)は、本実施形態におけるTFTの工程断面図である。なお、第1の実施形態と共通な工程が多いため、共通部分については前述の説明を引用する。
まず、第1の実施形態の工程1〜工程5までを行う。
次に、工程5aとして、ソース・ドレイン領域311を形成する。具体的には図5(c)のソース・ドレイン領域311にあたる部分を開口したレジスト320をマスクとしてイオン注入を行うことで形成する。ドーズ量としては、21×1015cm-3以上5×1015cm-3以下程度の値を用いることができる。図5(a)はここまでの製造工程を終えた状態での工程断面図である。この工程の後、レジスト320の剥離を行う。
次に、工程6〜工程9までの製造工程を行う。図5(b)はここまでの製造工程を終えた状態での工程断面図である。
次に、工程10として、第1ゲート電極106をマスクとしてイオン注入を行いLDD領域312を形成する。続けて、層間絶縁層112を堆積し、コンタクトホール113、コンタクトホール114を開口した後、アルミニウム等の金属をスパッタ法等を用いて堆積し、パターニングを行うことで、ソース・ドレイン電極115を形成することで、LDD構造を有するTFT301が形成される。図5(c)は上記工程により形成されたTFTの断面図である。
上記したようにTFT301を形成することで、ゲート絶縁層15、ゲート絶縁層15と半導体層13との界面に位置する不純物や未結合手の量を抑制した状態で、LDD構造を有するTFT301を提供することが可能となる。なお、この場合においても、界面準位密度の低減化、ゲート絶縁層15中の酸素や、水素、水等の不純物に起因するトラップ準位の発生が抑えられることを確認している。
(第4の実施形態:GOLD構造を有するTFTの製造工程)
以下、GOLD(Gate Overlapped Drain)構造を有するTFT401(図7(b)参照)の製造工程について説明する。図6(a)〜(c)、図7(a)、(b)は、本実施形態におけるTFTの工程断面図である。なお、第1の実施形態と共通な工程が多いため、共通部分については前述の説明を引用する。
以下、GOLD(Gate Overlapped Drain)構造を有するTFT401(図7(b)参照)の製造工程について説明する。図6(a)〜(c)、図7(a)、(b)は、本実施形態におけるTFTの工程断面図である。なお、第1の実施形態と共通な工程が多いため、共通部分については前述の説明を引用する。
まず、第1の実施形態の工程1〜工程5までを行う。
次に、工程6として、チタンTiや窒化チタンTiNを用いた第1ゲート電極106を形成する。第1ゲート電極106は、たとえば窒化チタンTiNをスパッタ法にて堆積し、フォトリソグラフ法等の手段により形成された第1レジスト107をマスクとしてエッチングを行うことで形成する。ここで、第1ゲート電極106は、LDD領域412(図6(c)参照)長を決めるマスクとして機能するため、高い寸法精度を必要とする。そのため、ここでは塩素系のガスを用いてドライエッチングすることで第1ゲート電極106のパターニングを行う。図6(a)はここまでの製造工程を終えた状態での工程断面図である。この工程の後、第1レジスト107の剥離を行う。ここで、第1ゲート電極106の材質としてはモリブデンMoや、タンタルTa等を用いても良い。本実施形態では、後述するLDD用イオン注入を容易にするため、窒化チタンの厚さ(第1ゲート電極106の厚さ)を薄くし、30nm程度としている。
次に、第1の実施形態の工程7、工程8を行う。
次に、工程9として、触媒金属層108をフォトリソグラフ法等の手段により形成された第2レジスト109をマスクとしてエッチングすることで、第2ゲート電極110を形成する。エッチング方法としては、プラズマダメージを発生させない燐酸・酢酸・硝酸の混合液等を用いても良いが、第2ゲート電極110のゲート長が実質的なチャネル長となるため、寸法精度を優先させる場合にはドライエッチングを用いて加工しても良い。本実施形態では、ドライエッチングによりエッチングを行っている。図6(b)はここまでの製造工程を終えた状態での工程断面図である。
次に、工程10として、イオン注入を行う。第1のイオン注入として、第2ゲート電極110をマスクとして、LDD領域412へのイオン注入を行う。第1のイオン注入に用いるエネルギーは、第2ゲート電極110で阻止され、第1ゲート電極106を通過する程度のエネルギーでイオン注入を行う。図6(c)はここまでの製造工程を終えた状態での工程断面図である。
次に、工程11として、イオン注入を行う。第2のイオン注入として、第1ゲート電極106をマスクとして、ソース・ドレイン領域411へのイオン注入を行う。第2のイオン注入に用いるエネルギーは、第1ゲート電極106で阻止される程度の値を用いる。図7(a)はここまでの製造工程を終えた状態での工程断面図である。ここで、工程10と工程11の順序は交換可能である。
次に、工程12として、層間絶縁層112を堆積し、コンタクトホール113、コンタクトホール114を開口した後、アルミニウム等の金属をスパッタ法等を用いて堆積し、パターニングを行うことで、ソース・ドレイン電極115を形成することで、GOLD構造を持つTFT401が形成される。図7(b)は上記工程により形成されたTFTの断面図である。
上記したようにTFT401を形成することで、ゲート絶縁層15、ゲート絶縁層15と半導体層13との界面に位置する不純物や未結合手の量を抑制した状態で、GOLD構造を有するTFT401を提供することが可能となる。なお、この場合においても、界面準位密度の低減化、ゲート絶縁層15中の酸素や、水素、水等の不純物に起因するトラップ準位の発生が抑えられることを確認している。
12…下地保護層、13…半導体層、13a…半導体層前駆体、15…ゲート絶縁層、101…TFT、106…第1ゲート電極、107…第1レジスト、108…触媒金属層、109…第2レジスト、110…第2ゲート電極、111…ソース・ドレイン領域、112…層間絶縁層、113…コンタクトホール、114…コンタクトホール、115…ソース・ドレイン電極、201…TFT、209…第2レジスト、210…ゲート電極、211…ソース・ドレイン領域、301…TFT、311…ソース・ドレイン領域、312…LDD領域、320…レジスト、401…TFT、411…ソース・ドレイン領域、412…LDD領域。
Claims (9)
- トランジスターの製造方法であって、
基板上に半導体層を形成する工程と、
前記半導体層上にゲート絶縁層を形成する工程と、
少なくとも一部がゲート電極となる電極部を形成する工程と、
前記電極部を覆い、前記ゲート絶縁層中に存在する欠陥または不純物の少なくとも片方を不活性化または除去する性質を備えた金属層を形成する工程と、
前記金属層の一部が前記ゲート絶縁層と接している状態で熱処理を行う工程と、
を含むことを特徴とするトランジスターの製造方法。 - 請求項1に記載のトランジスターの製造方法であって、前記金属層は、アルミニウムおよびマグネシウムのうち少なくとも1つの材料を含むことを特徴とするトランジスターの製造方法。
- 請求項1または2に記載のトランジスターの製造方法であって、前記ゲート絶縁層は酸化ケイ素を主成分とすることを特徴とするトランジスターの製造方法。
- 請求項1〜3のいずれか一項に記載のトランジスターの製造方法であって、前記不純物は、酸素、水素、水のうち少なくとも1つであることを特徴とするトランジスターの製造方法。
- 請求項1〜4のいずれか一項に記載のトランジスターの製造方法であって、前記ゲート絶縁層は、TEOSを含む材料ガスにより形成されることを特徴とするトランジスターの製造方法。
- 請求項1〜5のいずれか一項に記載のトランジスターの製造方法であって、前記ゲート絶縁層への熱処理は300℃以上であって、かつ前記半導体層または前記基板に影響を与えない温度の範囲内で行われることを特徴とするトランジスターの製造方法。
- 請求項1〜6のいずれか一項に記載のトランジスターの製造方法であって、前記電極部をゲート電極とし、前記金属層が前記電極部の内側に配置されるよう前記金属層をエッチングする工程を含むことを特徴とするトランジスターの製造方法。
- 請求項7に記載のトランジスターの製造方法であって、前記電極部をマスクとして前記半導体層に第1イオン注入を行う工程と、前記金属層をマスクとして前記第1イオン注入よりも少ない注入量で同一導電型を呈する第2イオン注入を行う工程とを順不同で行うことを特徴とするトランジスターの製造方法。
- 請求項1〜6のいずれか一項に記載のトランジスターの製造方法であって、前記トランジスターの前記ゲート電極は、前記金属層および前記電極部を揃えてエッチングすることで形成されていることを特徴とするトランジスターの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110469A JP2010262965A (ja) | 2009-04-30 | 2009-04-30 | トランジスターの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110469A JP2010262965A (ja) | 2009-04-30 | 2009-04-30 | トランジスターの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010262965A true JP2010262965A (ja) | 2010-11-18 |
Family
ID=43360847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009110469A Withdrawn JP2010262965A (ja) | 2009-04-30 | 2009-04-30 | トランジスターの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010262965A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014232788A (ja) * | 2013-05-29 | 2014-12-11 | 豊田合成株式会社 | 電極、mis型半導体装置および電極の製造方法 |
JP2018078344A (ja) * | 2012-10-17 | 2018-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2018185427A (ja) * | 2017-04-26 | 2018-11-22 | 株式会社日本製鋼所 | ディスプレイの製造方法、ディスプレイ及び液晶テレビ |
-
2009
- 2009-04-30 JP JP2009110469A patent/JP2010262965A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018078344A (ja) * | 2012-10-17 | 2018-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2019110314A (ja) * | 2012-10-17 | 2019-07-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2014232788A (ja) * | 2013-05-29 | 2014-12-11 | 豊田合成株式会社 | 電極、mis型半導体装置および電極の製造方法 |
JP2018185427A (ja) * | 2017-04-26 | 2018-11-22 | 株式会社日本製鋼所 | ディスプレイの製造方法、ディスプレイ及び液晶テレビ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI382471B (zh) | 多晶矽製造方法、以之製造之tft、tft製造方法及含該tft之有機發光二極體顯示裝置 | |
JP2008205469A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP4188330B2 (ja) | 半導体素子の製造方法 | |
WO2015123903A1 (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
JP2005303299A (ja) | 電子素子及びその製造方法 | |
JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
TW201220362A (en) | Method of crystallizing silicon layer and method of forming a thin film transistor using the same | |
WO2015123913A1 (zh) | 制作低温多晶硅薄膜晶体管和阵列基板的方法 | |
JP5243046B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP2010262965A (ja) | トランジスターの製造方法 | |
JP2010177325A (ja) | 薄膜トランジスターの製造方法 | |
JP4115441B2 (ja) | 半導体装置およびその製造方法 | |
JP5117711B2 (ja) | 表示装置とその製造方法 | |
JP2007142021A (ja) | 順スタガ構造薄膜トランジスタの製造方法 | |
JP5633328B2 (ja) | 半導体装置の製造方法 | |
JP5332030B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
US20050250267A1 (en) | Method of heat treating thin film transistor using metal induced lateral crystallization | |
KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
CN112687554B (zh) | 阵列基板制备方法、阵列基板及显示装置 | |
JP4115406B2 (ja) | 半導体装置およびその製造方法 | |
JP4337554B2 (ja) | 半導体装置の製造方法 | |
KR100729055B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JP2006324564A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120703 |