JP2010259045A - バッファ付きクロスバー・スイッチ・システム - Google Patents
バッファ付きクロスバー・スイッチ・システム Download PDFInfo
- Publication number
- JP2010259045A JP2010259045A JP2010000313A JP2010000313A JP2010259045A JP 2010259045 A JP2010259045 A JP 2010259045A JP 2010000313 A JP2010000313 A JP 2010000313A JP 2010000313 A JP2010000313 A JP 2010000313A JP 2010259045 A JP2010259045 A JP 2010259045A
- Authority
- JP
- Japan
- Prior art keywords
- data
- crossbar switch
- buffer
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 61
- 239000004744 fabric Substances 0.000 claims abstract description 18
- 238000012546 transfer Methods 0.000 claims abstract description 7
- 238000012545 processing Methods 0.000 claims description 30
- 238000013500 data storage Methods 0.000 claims description 9
- 241001522296 Erithacus rubecula Species 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 101001093690 Homo sapiens Protein pitchfork Proteins 0.000 claims 1
- 102100036065 Protein pitchfork Human genes 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 31
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/252—Store and forward routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3045—Virtual queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/508—Head of Line Blocking Avoidance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/0004—Selecting arrangements using crossbar selectors in the switching stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13076—Distributing frame, MDF, cross-connect switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13322—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】データ・モジュール間でのデータ転送を実現する。少なくとも2個のクロスバー・スイッチが使用され、各クロスバー・スイッチの入力ノードおよび出力ノードが、対応するデータ・モジュールに結合される。各クロスバー・スイッチは、各入力ノードにおける入力バッファと、スイッチ・ファブリックの各クロスポイントにおけるクロスポイント・バッファと、各出力ノードにおける出力バッファとを含む。入力バッファは、第1のスケジューリング・アルゴリズムに従って、入力バッファからデータ・パケットを読み取るアービタを有する。アービタは、第2のスケジューリング・アルゴリズムに従って、クロスポイント・バッファ・キューからデータ・パケットを読み取る。
【選択図】図1
Description
Claims (15)
- データ・モジュール間でデータを転送する装置であって、前記データ・モジュールのそれぞれが、データ処理モジュールおよびデータ記憶モジュールの少なくとも一方であり、前記装置が、
それぞれの入力ノードおよび出力ノードが、前記データ・モジュールの対応するものに結合された少なくとも1つのクロスバー・スイッチであって、i個目のクロスバー・スイッチが、Ni−入力ノード×Mi−出力ノードのスイッチ・ファブリックを有し、NiおよびMiはそれぞれ、1よりも大きい正の整数である、少なくとも1つのクロスバー・スイッチを備え、各クロスバー・スイッチが、
第1のスケジューリング・アルゴリズムに従って、各入力バッファからデータ・パケットを読み取るように構成された入力アービタを有する、各入力ノードにおける入力バッファと、
前記スイッチ・ファブリックの各クロスポイントにおけるクロスポイント・バッファであって、キューを備え、前記キューは、第2のスケジューリング・アルゴリズムに従って、前記クロスポイント・バッファ・キューからデータ・パケットを読み取るように構成された出力アービタを有するクロスポイント・バッファと、
1つまたは複数の対応するクロスポイント・バッファから供給されたデータ・パケットのセグメントを受け取るように構成された出力ノードとを備える、装置。 - 各出力ノードにおける出力バッファをさらに備え、前記出力バッファが、1つまたは複数の対応するクロスポイント・バッファから供給されたデータ・パケットのセグメントを記憶するように構成される、請求項1に記載の発明。
- 各入力ノードにおける前記入力バッファが、先入れ先出し(FIFO)バッファ、仮想出力キュー(VOQ)、または割込み先出しバッファ(PIFO)のうちの1つを備える、請求項1に記載の発明。
- 各クロスポイント・バッファ・キューについて、前記キューの深さが、前記少なくとも1つのクロスバー・スイッチのうちの1つを介したデータ転送の往復時間に従って変動する、請求項1に記載の発明。
- 前記第1のスケジューリング・アルゴリズム、および前記第2のスケジューリング・アルゴリズムの少なくとも一方が、ラウンドロビン・スケジューリング・アルゴリズムを使用する、請求項1に記載の発明。
- 前記第1のスケジューリング・アルゴリズム、および前記第2のスケジューリング・アルゴリズムの少なくとも一方の前記ラウンドロビン・スケジューリング・アルゴリズムが、1つまたは複数のデータ処理モジュールについて優先配送を行う、請求項5に記載の発明。
- データ記憶モジュールがメモリ内の位置の順次アドレッシングを使用する場合、前記少なくとも1つのクロスバー・スイッチを介して前記データを送る前に、メモリ内の前記位置のアドレスがスクランブルされる、請求項1に記載の発明。
- 少なくとも1つのNi−入力ノード×Mi−出力ノード・スイッチ・ファブリックが、Mi個の相互結合されたNi−to−1マルチプレクサを備える、請求項1に記載の発明。
- 前記入力バッファに供給される前記データ・パケットが、同じ長さのセルに分割される、請求項1に記載の発明。
- 前記入力バッファが、先入れ先出し(FIFO)バッファである、請求項9に記載の発明。
- 前記装置が、少なくとも1対のクロスバー・スイッチを備え、第1のクロスバー・スイッチが、N−入力ノード×M−出力ノードのスイッチ・ファブリックを有し、第2のクロスバー・スイッチが、M−入力ノード×N−出力ノードのスイッチ・ファブリックを有し、NおよびMはそれぞれ、1以上の正の整数である、請求項1に記載の発明。
- 前記第1のクロスバー・スイッチが、第1の群のデータ・モジュールから、第2の群のデータ・モジュールにデータを送り、前記第2のクロスバー・スイッチが、前記第2の群のデータ・モジュールから、前記第1の群のデータ・モジュールにデータを送る、請求項11に記載の発明。
- 前記第1の群のデータ・モジュールのそれぞれが、データ処理モジュールであり、前記第2の群のデータ・モジュールのそれぞれが、データ記憶モジュールである、請求項12に記載の発明。
- 前記装置が、モノリシック集積回路チップ内に実装される、請求項1に記載の発明。
- 前記装置が、少なくとも5つのクロスバー・スイッチ、すなわち、データ処理モジュールからデータ記憶モジュールにアドレス・データを転送する第1のクロスバー・スイッチと、前記データ処理モジュールから前記データ記憶モジュールに利用者データを転送する第2のクロスバー・スイッチと、前記データ記憶モジュールから前記データ処理モジュールにアドレス・データを転送する第3のクロスバー・スイッチと、前記データ記憶モジュールから前記データ処理モジュールに利用者データを転送する第4のクロスバー・スイッチと、前記データ記憶モジュールから前記データ処理モジュールに応答を転送する第5のクロスバー・スイッチとを備える、請求項1に記載の発明。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/430,438 | 2009-04-27 | ||
US12/430,438 US8352669B2 (en) | 2009-04-27 | 2009-04-27 | Buffered crossbar switch system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010259045A true JP2010259045A (ja) | 2010-11-11 |
JP5537956B2 JP5537956B2 (ja) | 2014-07-02 |
Family
ID=42536429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010000313A Expired - Fee Related JP5537956B2 (ja) | 2009-04-27 | 2010-01-05 | バッファ付きクロスバー・スイッチ・システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US8352669B2 (ja) |
EP (1) | EP2247040B1 (ja) |
JP (1) | JP5537956B2 (ja) |
KR (1) | KR101639438B1 (ja) |
CN (1) | CN101873253B (ja) |
TW (1) | TWI390913B (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7965705B2 (en) * | 2009-03-19 | 2011-06-21 | Oracle America, Inc. | Fast and fair arbitration on a data link |
US9444757B2 (en) | 2009-04-27 | 2016-09-13 | Intel Corporation | Dynamic configuration of processing modules in a network communications processor architecture |
CN101631081B (zh) * | 2009-08-12 | 2011-06-08 | 华为技术有限公司 | 一种多级交换网 |
US8687629B1 (en) * | 2009-11-18 | 2014-04-01 | Juniper Networks, Inc. | Fabric virtualization for packet and circuit switching |
FR2955992B1 (fr) * | 2010-01-29 | 2012-04-20 | Inst Nat Rech Inf Automat | Dispositif de commutation ou de routage modulable |
US9432298B1 (en) | 2011-12-09 | 2016-08-30 | P4tents1, LLC | System, method, and computer program product for improving memory systems |
US20130141442A1 (en) * | 2011-12-06 | 2013-06-06 | John W. Brothers | Method and apparatus for multi-chip processing |
US8868672B2 (en) | 2012-05-14 | 2014-10-21 | Advanced Micro Devices, Inc. | Server node interconnect devices and methods |
US9137173B2 (en) | 2012-06-19 | 2015-09-15 | Advanced Micro Devices, Inc. | Devices and methods for interconnecting server nodes |
US8930595B2 (en) * | 2012-06-21 | 2015-01-06 | Advanced Micro Devices, Inc. | Memory switch for interconnecting server nodes |
US9253287B2 (en) | 2012-08-20 | 2016-02-02 | Advanced Micro Devices, Inc. | Speculation based approach for reliable message communications |
US8984206B2 (en) * | 2012-10-31 | 2015-03-17 | International Business Machines Corporation | Weightage-based scheduling for hierarchical switching fabrics |
US8875256B2 (en) | 2012-11-13 | 2014-10-28 | Advanced Micro Devices, Inc. | Data flow processing in a network environment |
WO2014077821A1 (en) * | 2012-11-15 | 2014-05-22 | Empire Technology Development Llc | A multi-channel storage system supporting a multi-command protocol |
US8902899B2 (en) | 2013-02-08 | 2014-12-02 | International Business Machines Corporation | Input buffered switching device including bypass logic |
US10375155B1 (en) | 2013-02-19 | 2019-08-06 | F5 Networks, Inc. | System and method for achieving hardware acceleration for asymmetric flow connections |
CN104125171A (zh) * | 2013-04-26 | 2014-10-29 | 联发科技股份有限公司 | 交换机结构以及入口流量处理方法 |
US9336169B2 (en) * | 2013-10-02 | 2016-05-10 | International Business Machines Corporation | Facilitating resource use in multicycle arbitration for single cycle data transfer |
GB2526018B (en) | 2013-10-31 | 2018-11-14 | Silicon Tailor Ltd | Multistage switch |
CN104734873B (zh) * | 2013-12-20 | 2018-04-13 | 深圳市国微电子有限公司 | 一种交换***及其交换设备中缓冲器的管理方法、*** |
US9678906B2 (en) * | 2014-03-26 | 2017-06-13 | International Business Machines Corporation | Oldest link first arbitration between links grouped as single arbitration elements |
US9467396B2 (en) | 2014-04-11 | 2016-10-11 | International Business Machines Corporation | Simultaneous transfers from a single input link to multiple output links with a timesliced crossbar |
US9846661B2 (en) * | 2014-07-17 | 2017-12-19 | Empire Technology Development Llc | Utilization of solid state memory devices |
US10560383B2 (en) | 2016-11-10 | 2020-02-11 | Futurewei Technologies, Inc. | Network latency scheduling |
KR102269068B1 (ko) * | 2017-03-10 | 2021-06-24 | 한국전자통신연구원 | 스위칭을 위한 스케줄링 방법 및 스케줄러 |
US10769080B2 (en) * | 2017-03-30 | 2020-09-08 | Futurewei Technologies, Inc. | Distributed and shared memory controller |
US10938751B2 (en) | 2018-04-18 | 2021-03-02 | Hewlett Packard Enterprise Development Lp | Hierarchical switching devices |
TWI756444B (zh) * | 2018-06-29 | 2022-03-01 | 智邦科技股份有限公司 | 避免在箱型交換機內形成迴圈之網路介面卡、交換卡、及線路卡 |
US10757038B2 (en) * | 2018-07-06 | 2020-08-25 | Hewlett Packard Enterprise Development Lp | Reservation-based switching devices |
US11520713B2 (en) * | 2018-08-03 | 2022-12-06 | International Business Machines Corporation | Distributed bus arbiter for one-cycle channel selection using inter-channel ordering constraints in a disaggregated memory system |
US11855913B2 (en) | 2018-10-31 | 2023-12-26 | Hewlett Packard Enterprise Development Lp | Hierarchical switching device with deadlockable storage and storage partitions |
US11706163B2 (en) * | 2019-12-20 | 2023-07-18 | The Board Of Trustees Of The University Of Illinois | Accelerating distributed reinforcement learning with in-switch computing |
US11563687B2 (en) * | 2021-02-04 | 2023-01-24 | Ciena Corporation | Controlling distributed buffers in a network to manage data packets |
CN114968861B (zh) * | 2022-05-25 | 2024-03-08 | 中国科学院计算技术研究所 | 一种两写两读的数据传输结构以及片上多通道交互网络 |
CN116720227A (zh) * | 2023-01-16 | 2023-09-08 | 合肥沛睿微电子股份有限公司 | 用于存储器的数据加解密***及数据加解密方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH086855A (ja) * | 1994-05-03 | 1996-01-12 | Hewlett Packard Co <Hp> | メモリ |
JP2004343181A (ja) * | 2003-05-13 | 2004-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 入力・クロスポイントバッファ型スイッチおよびそのスケジューリング方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2447652A1 (fr) | 1979-01-24 | 1980-08-22 | Materiel Telephonique | Operateur pour reseau de commutation de donnees numeriques par paquets |
US4982187A (en) | 1989-11-28 | 1991-01-01 | International Business Machines Corporation | Low-end high-performance switch subsystem architecture |
US5623698A (en) * | 1993-04-30 | 1997-04-22 | Cray Research, Inc. | Memory interconnect network having separate routing networks for inputs and outputs using switches with FIFO queues and message steering bits |
US5892766A (en) * | 1996-02-22 | 1999-04-06 | Fujitsu, Ltd. | Method and apparatus for coordinating access to an output of a routing device in a packet switching network |
US6195335B1 (en) * | 1997-06-27 | 2001-02-27 | International Business Machines Corporation | Data switch |
US5943283A (en) * | 1997-12-05 | 1999-08-24 | Invox Technology | Address scrambling in a semiconductor memory |
US6636932B1 (en) * | 1998-05-27 | 2003-10-21 | Micron Technology, Inc. | Crossbar switch and control for data networks switching |
JP3389913B2 (ja) | 1999-11-10 | 2003-03-24 | 日本電気株式会社 | グループ化パイプライン・スケジューリング方式及びその方法 |
JP3736338B2 (ja) * | 2000-11-13 | 2006-01-18 | 株式会社日立製作所 | パケットスイッチ |
US6836815B1 (en) * | 2001-07-11 | 2004-12-28 | Pasternak Solutions Llc | Layered crossbar for interconnection of multiple processors and shared memories |
US7154885B2 (en) * | 2001-12-31 | 2006-12-26 | Stmicroelectronics Ltd. | Apparatus for switching data in high-speed networks and method of operation |
US7349388B1 (en) * | 2002-01-03 | 2008-03-25 | International Business Machines Corporation | Buffered crossbar switch and its method of operation |
US7089346B2 (en) * | 2002-06-03 | 2006-08-08 | International Business Machines Corporation | Method of operating a crossbar switch |
US7385969B2 (en) | 2002-10-23 | 2008-06-10 | Northrop Grumman Space & Mission Systems Corp. | Cross-point switch fabric and switch fabric slice |
US6954821B2 (en) * | 2003-07-31 | 2005-10-11 | Freescale Semiconductor, Inc. | Crossbar switch that supports a multi-port slave device and method of operation |
US7492782B2 (en) * | 2003-12-27 | 2009-02-17 | Electronics And Telecommunications Research Institute | Scalable crossbar matrix switching apparatus and distributed scheduling method thereof |
US7499464B2 (en) * | 2005-04-06 | 2009-03-03 | Robert Ayrapetian | Buffered crossbar switch with a linear buffer to port relationship that supports cells and packets of variable size |
US7596142B1 (en) * | 2006-05-12 | 2009-09-29 | Integrated Device Technology, Inc | Packet processing in a packet switch with improved output data distribution |
JP2008042504A (ja) * | 2006-08-04 | 2008-02-21 | Nec Corp | スイッチ装置、スイッチ方法、及びプログラム |
US8995456B2 (en) * | 2009-04-08 | 2015-03-31 | Empire Technology Development Llc | Space-space-memory (SSM) Clos-network packet switch |
-
2009
- 2009-04-27 US US12/430,438 patent/US8352669B2/en not_active Expired - Fee Related
- 2009-10-09 TW TW098134398A patent/TWI390913B/zh not_active IP Right Cessation
- 2009-10-23 CN CN200910208256.0A patent/CN101873253B/zh not_active Expired - Fee Related
- 2009-11-06 EP EP09175280.8A patent/EP2247040B1/en not_active Not-in-force
- 2009-11-20 KR KR1020090112679A patent/KR101639438B1/ko active IP Right Grant
-
2010
- 2010-01-05 JP JP2010000313A patent/JP5537956B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH086855A (ja) * | 1994-05-03 | 1996-01-12 | Hewlett Packard Co <Hp> | メモリ |
JP2004343181A (ja) * | 2003-05-13 | 2004-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 入力・クロスポイントバッファ型スイッチおよびそのスケジューリング方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2247040A3 (en) | 2011-12-07 |
CN101873253A (zh) | 2010-10-27 |
EP2247040B1 (en) | 2017-08-16 |
JP5537956B2 (ja) | 2014-07-02 |
KR20100118054A (ko) | 2010-11-04 |
US8352669B2 (en) | 2013-01-08 |
KR101639438B1 (ko) | 2016-07-13 |
EP2247040A2 (en) | 2010-11-03 |
TWI390913B (zh) | 2013-03-21 |
TW201108668A (en) | 2011-03-01 |
CN101873253B (zh) | 2014-06-04 |
US20100272117A1 (en) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5537956B2 (ja) | バッファ付きクロスバー・スイッチ・システム | |
US8131950B2 (en) | Low latency request dispatcher | |
US7023841B2 (en) | Three-stage switch fabric with buffered crossbar devices | |
US7161906B2 (en) | Three-stage switch fabric with input device features | |
US8930595B2 (en) | Memory switch for interconnecting server nodes | |
US8006025B2 (en) | Architecture for an output buffered switch with input groups | |
CN106886498B (zh) | 数据处理装置和终端 | |
EP2850533A1 (en) | Server node interconnect devices and methods | |
CN110995598B (zh) | 一种变长报文数据处理方法和调度装置 | |
CN113110943B (zh) | 软件定义交换结构及基于该结构的数据交换方法 | |
US9137173B2 (en) | Devices and methods for interconnecting server nodes | |
US20080259947A1 (en) | Method and System for High-Concurrency and Reduced Latency Queue Processing in Networks | |
JP2000504175A (ja) | モジュラ交換機 | |
US8040907B2 (en) | Switching method | |
US20040078459A1 (en) | Switch operation scheduling mechanism with concurrent connection and queue scheduling | |
US20200358709A1 (en) | Priority-based arbitration for parallel multicast routing with self-directed data packets | |
US9148270B2 (en) | Method and apparatus for handling data flow in a multi-chip environment using an interchip interface | |
Kornaros | BCB: a buffered crossBar switch fabric utilizing shared memory | |
Andreades et al. | Parallel distributed schedulers for scalable photonic integrated packet switching | |
Mao et al. | Elastic Flow Control and Parallel Switch Design for SpaceWire Router |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120710 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5537956 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |