JP2010251604A

JP2010251604A - Method of manufacturing thin film transistor

Info

Publication number: JP2010251604A
Application number: JP2009101005A
Authority: JP
Inventors: Osamu Shiino; 修椎野; Kaoru Sugie; 薫杉江; Yoshinori Iwabuchi; 芳典岩淵
Original assignee: Bridgestone Corp
Current assignee: Bridgestone Corp
Priority date: 2009-04-17
Filing date: 2009-04-17
Publication date: 2010-11-04

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a thin film transistor, capable of obtaining an indium-containing metal oxide having stable characteristics by a comparatively easy control while maintaining the characteristics such that it can be formed by a non-heating sputter depositing method and includes both high mobility and high amorphous performance, and obtaining a TFT element having stable characteristics. <P>SOLUTION: The method is provided for manufacturing the thin film transistor, and includes the steps of forming the metal oxide film 2 by performing the sputtering without heating a substrate 1, and forming constituents such as a channel layer 3, a source electrode 4, a drain electrode 5 and a gate electrode 1 on the substrate followed by applying heat treatment. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、チャネル層、更にはソース電極、ドレイン電極、ゲート電極などの電極をインジウムを含む金属酸化物膜で形成した薄膜トランジスタの製造方法に関する。 The present invention relates to a method for manufacturing a thin film transistor in which a channel layer and further electrodes such as a source electrode, a drain electrode, and a gate electrode are formed of a metal oxide film containing indium.

従来、薄膜トランジスタには、アモルファスシリコン（ａ−Ｓｉ）を使用することが多く、そのため高温のプロセスや高価な成膜装置が必要である。また、高温のプロセスが必要になることから高分子基材などへの素子作製が困難である。 Conventionally, amorphous silicon (a-Si) is often used for a thin film transistor, which requires a high-temperature process and an expensive film forming apparatus. In addition, since a high-temperature process is required, it is difficult to produce an element on a polymer substrate.

このため、ポリエチレンテレフタレート（ＰＥＴ）上に電子デバイスを低コストで作製するには、複雑な装置を必要としない簡易な低温プロセス、もしくは簡易なプロセスで十分な特性が得られる材料やその材料の有効的な組み合わせ、更には簡易なデバイス構造などの開発が必要不可欠である。 For this reason, in order to produce an electronic device on polyethylene terephthalate (PET) at low cost, a simple low-temperature process that does not require complicated equipment, or a material that can provide sufficient characteristics with a simple process and the effectiveness of the material Development of simple combinations and even simple device structures is indispensable.

ここで、酸化物半導体、特に透明酸化物半導体は新しい特性を持つ電子・光デバイスの実現には必要不可欠の材料である。最近、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）の酸化物半導体をチャネル層として用いたフレキシブルＴＦＴ素子がａ−Ｓｉを凌駕する特性を示すことが報告され（非特許文献１：Ｎａｔｕｒｅ２００４年４３２巻４８８ページ）、液晶ディスプレイや有機ＥＬディスプレイなどの駆動用背面板としての利用が試されている。 Here, an oxide semiconductor, particularly a transparent oxide semiconductor, is an indispensable material for realizing an electronic / optical device having new characteristics. Recently, it has been reported that a flexible TFT element using an In—Ga—Zn—O (IGZO) oxide semiconductor as a channel layer exhibits characteristics superior to a-Si (Non-patent Document 1: Nature 2004, Vol. 432, 488). Page), and is used as a driving back plate for liquid crystal displays and organic EL displays.

このＩＧＺＯがＴＦＴ素子用の半導体材料として上記ａ−Ｓｉよりも優れる点として２点挙げることができ、一点はＴＦＴ素子として最も重要な特性である移動度が１ｃｍ²／Ｖｓｅｃを超え、ａ−Ｓｉの０．１〜１ｃｍ²／Ｖｓｅｃを上回ること、もう一点はａ−Ｓｉの成形プロセス温度が３００℃以上であるのに対し、無加熱のプロセスでも上記良好な移動度を有する膜が得られることである。更に、ＩＧＺＯはアモルファス状態を保つ傾向が高く、安定な特性が容易に得られることや、膜の柔軟性に優れていることも大きな利点となる。 This IGZO can be cited as two points superior to the above-mentioned a-Si as a semiconductor material for a TFT element. One point is that the mobility, which is the most important characteristic of a TFT element, exceeds 1 cm ² / Vsec. of 0.1~1cm ² / Vsec to exceed, whereas the other one point is at least 300 ° C. molding process temperatures of a-Si is that the film having the good mobility in the process of non-heating can be obtained It is. Furthermore, IGZO has a high tendency to maintain an amorphous state, and it is a great advantage that stable characteristics can be easily obtained and that the flexibility of the film is excellent.

しかしながら、ＩＧＺＯはこのように非常に高い性能を示すものの有害であるＧａを含むことや、非常に精密な膜中酸素含有量制御が必要であり、その取り扱い性や成膜制御に不利がある。また、３種類の金属元素を含むために組成が複雑になり、更には従来取り扱われることのなかった材料であるために生産ラインへの新規導入が困難である、などの不利もある。 However, although IGZO exhibits very high performance as described above, it contains harmful Ga, and requires very precise control of the oxygen content in the film, which is disadvantageous in its handling and film formation control. In addition, the composition is complicated because it contains three kinds of metal elements, and there are also disadvantages that it is difficult to introduce it into a production line because it is a material that has not been handled in the past.

そこで、出願人は、無加熱のスパッタ成膜法で比較的容易に成形することができると共に、１ｃｍ²／Ｖｓｅｃを超える高い移動度とアモルファス性も兼備した半導体材料として、先にＩｎ−Ｗ−Ｏを開発している（特許文献１：特開２００８−１９２７２１号公報）。 Accordingly, the applicant previously described In-W- as a semiconductor material that can be formed relatively easily by an unheated sputter deposition method and also has high mobility exceeding 1 cm ² / Vsec and amorphous properties. O is being developed (Patent Document 1: Japanese Patent Laid-Open No. 2008-192721).

しかしながら、この無加熱のスパッタ成膜法で作製したＩｎ−Ｗ−Ｏ膜には、以下の３点の不利が存在することが分かった。 However, it has been found that there are the following three disadvantages in the In—W—O film produced by this non-heated sputter deposition method.

まず第１に、成膜時の導入酸素流量が膜の特性に非常に大きく影響し、そのため非常に精密な導入酸素流量の制御が必要となり、またターゲットのエロージョン進行に伴って、導入酸素流量の非常に微妙な調整が必要となる。このため、プラズマエミッションモニターコントロール（ＰＥＭコントロール）を有するスパッタ成膜装置を使用すれば比較的容易に酸素流量を調整しながら良好な成膜操作を行うことができるが、従来から汎用されているＤＣスパッタ法やＲＦスパッタ法では安定な特性を有するＴＦＴ素子を容易に得ることができない。 First, the flow rate of oxygen introduced during film formation has a great influence on the characteristics of the film. Therefore, very precise control of the flow rate of introduced oxygen is required, and as the erosion of the target progresses, Very fine adjustment is required. For this reason, if a sputter deposition apparatus having a plasma emission monitor control (PEM control) is used, a good film forming operation can be performed while adjusting the oxygen flow rate relatively easily. TFT elements having stable characteristics cannot be easily obtained by sputtering or RF sputtering.

第２に、上記Ｉｎ−Ｗ−Ｏ膜で形成した半導体膜面（チャネル層）とソース・ドレイン電極やゲート絶縁膜との界面の状態が不安定になりやすく、ＴＦＴ素子の特性が安定しにくい。更に第３として、上記Ｉｎ−Ｗ−Ｏ膜には膜中に多くの欠陥が生じやすく、ＴＦＴ素子の特性が安定しにくい点が挙げられる。 Second, the state of the interface between the semiconductor film surface (channel layer) formed of the In—W—O film and the source / drain electrodes and the gate insulating film tends to be unstable, and the characteristics of the TFT element are difficult to stabilize. . Third, the In—W—O film is likely to have many defects in the film, and the characteristics of the TFT element are difficult to stabilize.

そして、第２及び第３の問題が存在すると、バイアスストレスによってＴＦＴ素子の伝達特性が大きくシフトすることになる。従って、実際の電子デバイスに上記Ｉｎ−Ｗ−Ｏなどのインジウムを含む金属酸化物膜を使用したＴＦＴ素子を適用するためには、より安定的な特性を保つことが必要不可欠であり、その方策の開発が望まれる。 If the second and third problems exist, the transfer characteristic of the TFT element is greatly shifted by the bias stress. Therefore, in order to apply a TFT element using a metal oxide film containing indium such as In-W-O to an actual electronic device, it is indispensable to maintain more stable characteristics. Development is desired.

特開２００８−１９２７２１号公報JP 2008-192721 A

Ｎａｔｕｒｅ２００４年４３２巻４８８ページNature 2004 432 pages 488

本発明は、上記事情に鑑みなされたもので、無加熱のスパッタ成膜法で形成でき、かつ高い移動度とアモルファス性を兼備するという特徴を維持したまま、比較的容易な制御により安定的な特性を有する含インジウム金属酸化物膜を得ることができ、安定的な特性を有するＴＦＴ素子を得ることができる薄膜トランジスタの製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and can be formed by an unheated sputtering film forming method, and is stable by relatively easy control while maintaining the characteristics of having both high mobility and amorphous properties. An object of the present invention is to provide a method of manufacturing a thin film transistor that can obtain an indium-containing metal oxide film having characteristics and a TFT element having stable characteristics.

本発明者らは、上記目的を達成するため、鋭意検討を行った結果、酸素ガスを含む雰囲気下で、インジウムを含むターゲットを用いてスパッタすることにより、所定パターンのインジウムを含む金属酸化物膜を基板上に形成し、このインジウムを含む金属酸化物膜で、ＴＦＴ素子のチャネル層を含む１又は２以上の要素を形成して、薄膜トランジスタを製造する場合に、上記スパッタにより上記金属酸化物膜を形成してＴＦＴ素子の各要素を形成した後に、熱処理を施すことにより、安定的な特性を有し、かつ十分な再現性を有するＴＦＴ特性が得られ、かつ大気中１５０〜３００℃の温度で１０〜１２０分程度の簡易な熱処理で良好な効果が得られ、生産性にも優れることが見い出された。 As a result of intensive investigations to achieve the above object, the present inventors have sputtered using a target containing indium in an atmosphere containing oxygen gas, so that a metal oxide film containing indium having a predetermined pattern is obtained. When the thin film transistor is manufactured by forming one or two or more elements including the channel layer of the TFT element with the metal oxide film containing indium, the metal oxide film is formed by the sputtering. After forming each element of the TFT element by forming the TFT, TFT characteristics having stable characteristics and sufficient reproducibility can be obtained by performing a heat treatment, and a temperature of 150 to 300 ° C. in the atmosphere. It was found that a good effect was obtained with a simple heat treatment of about 10 to 120 minutes and that the productivity was excellent.

従って、本発明は、酸素ガスを含む雰囲気下で、インジウムを含むターゲットを用いてスパッタすることにより、所定パターンのインジウムを含む金属酸化物膜を基板上に形成し、このインジウムを含む金属酸化物膜で、チャネル層、ソース電極、ドレイン電極及びゲート電極のうちの少なくともチャネル層を含む１又は２以上の要素を形成して、薄膜トランジスタを製造する方法であって、基板の加熱を行わずに上記スパッタを行って上記金属酸化膜を形成し、上記チャネル層、ソース電極、ドレイン電極及びゲート電極の各要素を基板上に形成した後、熱処理を施すことを特徴とする薄膜トランジスタの製造方法を提供する。 Accordingly, in the present invention, a metal oxide film containing indium having a predetermined pattern is formed on a substrate by sputtering using a target containing indium in an atmosphere containing oxygen gas. A method of manufacturing a thin film transistor by forming one or two or more elements including at least a channel layer of a channel layer, a source electrode, a drain electrode, and a gate electrode with a film, wherein the above-described method is performed without heating the substrate. Provided is a method of manufacturing a thin film transistor, characterized in that the metal oxide film is formed by sputtering, the channel layer, the source electrode, the drain electrode, and the gate electrode are formed on the substrate, and then heat treatment is performed. .

また、本発明者らは、更に検討を進めた結果、インジウムを含む金属酸化物膜としては、インジウムを含むターゲットとして、錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウムの焼結体をターゲットとして、錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウム膜を成膜することが好ましいこと、特にＩｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとして用いてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜する場合には、Ｗ量とＺｎ量を制御することにより、閾電圧や移動度などのＴＦＴ特性を容易に調節することができること、更に後述する実施例のように、熱酸化膜を有するシリコーンウエハーからなる基板上に上記Ｉｎ−Ｗ−Ｚｎ−Ｏ膜からなるチャネル層を形成し、このチャネル層上にＩＴＯ焼結体をターゲットとしてＩＴＯ膜を成膜してソース電極及びドレイン電極を形成した後、熱処理を施すことにより、容易かつ安定的に高性能な薄膜トランジスタが得られること、などを見い出した。 In addition, as a result of further investigations, the present inventors have found that indium oxide doped with one or more of tin, titanium, tungsten and zinc as a target containing indium as a metal oxide film containing indium It is preferable to form an indium oxide film doped with one or more of tin, titanium, tungsten, and zinc, particularly an In—W—Zn—O sintered body. In the case where an In—W—Zn—O film is formed as a thin film transistor, TFT characteristics such as threshold voltage and mobility can be easily adjusted by controlling the amount of W and the amount of Zn. As in the embodiment, a channel layer made of the In-W-Zn-O film is formed on a substrate made of a silicone wafer having a thermal oxide film, and I is formed on the channel layer. After the O sintered body of ITO film was deposited to form a source electrode and a drain electrode as a target, by heat treatment, easily and stably by high performance thin film transistor is obtained, it found the like.

従って、本発明は、好適な実施態様として下記（１）〜（５）の発明を提供する。
（１）少なくとも上記チャネル層を、錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウムの焼結体をターゲットとして用いて錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウム膜を成膜することにより形成する上記本発明の薄膜トランジスタの製造方法。
（２）少なくとも上記チャネル層を、Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとして用いてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜することにより形成する（１）の薄膜トランジスタの製造方法。
（３）ターゲットとして用いるＩｎ−Ｗ−Ｚｎ−Ｏ焼結体のＷ含有量及び／又はＺｎ含有量を調整することにより、特性を制御する（２）の薄膜トランジスタの製造方法。
（４）ゲート絶縁膜となる熱酸化膜を有するシリコンウエハーをゲート電極を兼ねた基板として用い、この基板の上記熱酸化膜上にＩｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとしてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜してチャネル層を形成し、更にこのチャネル層上にＩＴＯ焼結体をターゲットとしてＩＴＯ膜を成膜してソース電極及びドレイン電極を形成する（１）〜（３）のいずれかに記載の薄膜トランジスタの製造方法。
（５）上記熱処理の条件を、大気中、１５０〜３００℃で、１０〜１２０分とする上記本発明の薄膜トランジスタの製造方法。 Accordingly, the present invention provides the following inventions (1) to (5) as preferred embodiments.
(1) At least one of the above channel layers is a kind of tin, titanium, tungsten, and zinc using a sintered body of indium oxide doped with one or more of tin, titanium, tungsten, and zinc as a target. The method for producing a thin film transistor of the present invention, which is formed by forming an indium oxide film doped as described above.
(2) The method for manufacturing a thin film transistor according to (1), wherein at least the channel layer is formed by forming an In—W—Zn—O film using an In—W—Zn—O sintered body as a target.
(3) The method for producing a thin film transistor according to (2), wherein characteristics are controlled by adjusting a W content and / or a Zn content of an In—W—Zn—O sintered body used as a target.
(4) A silicon wafer having a thermal oxide film serving as a gate insulating film is used as a substrate also serving as a gate electrode, and an In—W—Zn—O sintered body is used as a target on the thermal oxide film of this substrate. -Zn-O film is formed to form a channel layer, and an ITO film is further formed on the channel layer using an ITO sintered body as a target to form source and drain electrodes (1) to (3 The manufacturing method of the thin-film transistor in any one of 1).
(5) The method for producing a thin film transistor of the present invention, wherein the heat treatment is performed at 150 to 300 ° C. in the air for 10 to 120 minutes.

本発明によれば、無加熱のスパッタ成膜法で形成でき、かつ高い移動度とアモルファス性を兼備するという特徴を維持したまま、比較的容易な制御により安定的な特性を有する含インジウム金属酸化物膜を得ることができ、安定的な特性を有するＴＦＴ素子を得ることができるものである。 According to the present invention, an indium-containing metal oxide that can be formed by a sputter deposition method without heating and has stable characteristics by relatively easy control while maintaining the characteristics of having both high mobility and amorphous properties. A material film can be obtained, and a TFT element having stable characteristics can be obtained.

本発明にかかるＴＦＴ素子（薄膜トランジスタ）の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the TFT element (thin film transistor) concerning this invention. 実験１の結果を示すもので、実施例１で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。FIG. 9 is a graph showing the results of Experiment 1 and showing the operating characteristics of the TFT element (thin film transistor) produced in Example 1. FIG. 実験１の結果を示すもので、比較例１で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。FIG. 9 is a graph showing the results of Experiment 1 and showing the operating characteristics of the TFT element (thin film transistor) produced in Comparative Example 1. FIG. 実験２の結果を示すもので、実施例１で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。FIG. 9 is a graph showing the results of Experiment 2 and showing operating characteristics of the TFT element (thin film transistor) manufactured in Example 1. FIG. 実験２の結果を示すもので、比較例１で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。FIG. 9 is a graph showing the results of Experiment 2 and showing the operating characteristics of the TFT element (thin film transistor) produced in Comparative Example 1. FIG. 実施例２で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。4 is a graph showing operating characteristics of a TFT element (thin film transistor) produced in Example 2.

以下、本発明につき更に詳しく説明する。
本発明の薄膜トランジスタの製造方法は、上述のように、スパッタによりインジウムを含む金属酸化物膜を基板上に形成し、このインジウムを含む金属酸化物膜で、チャネル層、ソース電極、ドレイン電極及びゲート電極のうちの少なくともチャネル層を含む１又は２以上の要素を形成し、これらの要素を形成した後に熱処理を施すものである。 Hereinafter, the present invention will be described in more detail.
In the thin film transistor manufacturing method of the present invention, as described above, a metal oxide film containing indium is formed on a substrate by sputtering, and a channel layer, a source electrode, a drain electrode, and a gate are formed using the metal oxide film containing indium. One or more elements including at least the channel layer of the electrode are formed, and after these elements are formed, heat treatment is performed.

ここで、本発明で製造される薄膜トランジスタとしては、例えば図１に示した構成のものを例示することができる。即ち、この図１の薄膜トランジスタは、ゲート絶縁膜２として熱酸化膜（ＳｉＯ₂）が表面に形成されたＳｉ基板１（ゲート電極）上に、チャネル層３を形成し、更にこのチャネル層３上にソース電極４及びドレイン電極５を形成したものであり、このような薄膜トランジスタにおいて、本発明では、少なくとも上記チャネル層３をスパッタにより成膜したインジウムを含む金属酸化物膜で形成するものである。なお、図１中の６は、Ｓｉ基板（ゲート電極）と導通をとるための銀ペースト６である。 Here, as a thin film transistor manufactured by this invention, the thing of the structure shown in FIG. 1 can be illustrated, for example. That is, in the thin film transistor of FIG. 1, a channel layer 3 is formed on a Si substrate 1 (gate electrode) on which a thermal oxide film (SiO ₂ ) is formed as a gate insulating film 2, and further on the channel layer 3. In such a thin film transistor, in the present invention, at least the channel layer 3 is formed of a metal oxide film containing indium formed by sputtering. In addition, 6 in FIG. 1 is the silver paste 6 for electrically connecting with Si substrate (gate electrode).

上記チャネル層３を形成するインジウムを含む金属酸化物膜としては、特に制限されるものではないが、酸化インジウム（Ｉｎ₂Ｏ₃）や錫、チタン、タングステン及び亜鉛から選ばれる１種又は２種以上をドープした酸化インジウム、例えばＩＴＯ（ＴｉｎｄｏｐｅｄＩｎｄｉｕｍＯｘｉｄｅ）、Ｉｎ−Ｔｉ−Ｏ、Ｉｎ−Ｗ−Ｏ、Ｉｎ−Ｗ−Ｚｎ−Ｏなどが好適に用いられる。これらＩｎ₂Ｏ₃やＩＴＯ、Ｉｎ−Ｔｉ−Ｏ、Ｉｎ−Ｗ−Ｏ、Ｉｎ−Ｗ−Ｚｎ−Ｏによれば透明な導電膜が得られることから透明薄膜トランジスタを作製することができ、この場合Ｉｎ₂Ｏ₃は酸素とインジウムしか含まないために膜組成の制御が容易であり、一方ＩＴＯは元々透明導電膜材料として用いられている為にプロセス管理の知見が蓄積されており、更には１０ｃｍ²／Ｖｓｅｃもの高い電界効果移動度が得られる、という利点がある。また、Ｉｎ−Ｗ−ＯやＩｎ−Ｗ−Ｚｎ−Ｏはアモルファス性を保持する傾向があり、熱安定性や膜平坦性に優れ、特にＩｎ−Ｗ−Ｚｎ−ＯはターゲットのＷ含有量及び／又はＺｎ含有量を調整することにより、ＴＦＴ特性を容易に制御することができ、特に好ましく用いられる。 The metal oxide film containing indium forming the channel layer 3 is not particularly limited, but one or two selected from indium oxide (In ₂ O ₃ ), tin, titanium, tungsten and zinc. Indium oxide doped with the above, for example, ITO (Tin doped Indium Oxide), In-Ti-O, In-W-O, In-W-Zn-O, or the like is preferably used. According to these In ₂ O ₃ , ITO, In—Ti—O, In—W—O, and In—W—Zn—O, a transparent conductive film can be obtained, so that a transparent thin film transistor can be produced. Since In ₂ O ₃ contains only oxygen and indium, it is easy to control the film composition. On the other hand, ITO is originally used as a transparent conductive film material, so knowledge of process management is accumulated. There is an advantage that field effect mobility as high as ² / Vsec can be obtained. Further, In-W-O and In-W-Zn-O tend to maintain amorphous properties, and are excellent in thermal stability and film flatness. In particular, In-W-Zn-O has a W content of the target and The TFT characteristics can be easily controlled by adjusting the Zn content and / or is particularly preferably used.

このチャネル層３は、特に制限されるものではないが、通常は１０^-1〜１０⁶Ωｃｍ、特に１〜１０⁵Ωｃｍの電気抵抗率に調整される。この場合、上記Ｉｎ₂Ｏ₃やＩＴＯ、Ｉｎ−Ｔｉ−Ｏ、Ｉｎ−Ｗ−Ｏ、Ｉｎ−Ｗ−Ｚｎ−Ｏは、成膜時に酸素欠損の度合いを調節することにより、比較的容易に電気抵抗率を調整することができる。 The channel layer 3 is not particularly limited, but is usually adjusted to an electric resistivity of 10 ⁻¹ to 10 ⁶ Ωcm, particularly 1 to 10 ⁵ Ωcm. In this case, the above In ₂ O ₃ , ITO, In—Ti—O, In—W—O, and In—W—Zn—O are relatively easily electrically controlled by adjusting the degree of oxygen deficiency during film formation. The resistivity can be adjusted.

本発明では、このチャネル層３を構成する上記Ｉｎ₂Ｏ₃膜、ＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜などの金属酸化物膜をスパッタ法により形成する。この場合のスパッタ法としては、酸素ガスを含む雰囲気下でインジウム含むターゲットを用い、汎用のＤＣ反応性スパッタ法やＲＦスパッタ法を採用すればよい。その際、酸素ガスの流量を調整変化させることにより、Ｉｎ₂Ｏ₃膜やＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜の酸素欠損量を調整して、電気抵抗率をチャネル層３に適した上記抵抗率に調整することができる。 In the present invention, the In ₂ O ₃ film, the ITO film, the In—Ti—O film, the In—W—O film, the In—W—Zn—O film, etc. constituting the channel layer 3 are used. It is formed by sputtering. As a sputtering method in this case, a general-purpose DC reactive sputtering method or RF sputtering method may be employed using a target containing indium in an atmosphere containing oxygen gas. At that time, the amount of oxygen vacancies in the In ₂ O ₃ film, the ITO film, the In—Ti—O film, the In—W—O film, and the In—W—Zn—O film is adjusted by changing the flow rate of the oxygen gas. By adjusting, the electrical resistivity can be adjusted to the above-described resistivity suitable for the channel layer 3.

このようにスパッタ法による成膜を行う際に用いられるターゲットとしては、Ｉｎ₂Ｏ₃膜を成膜する場合にはＩｎ金属ターゲットやＩｎ₂Ｏ₃セラミックターゲットを用いることができ、また、ＩＴＯ膜を成膜する場合にはＩｎＳｎ金属ターゲットやＩＴＯセラミックターゲットを、Ｉｎ−Ｔｉ−Ｏ膜を成膜する場合にはＩｎＴｉ金属ターゲットやＩｎ−Ｔｉ−Ｏセラミックターゲットを、Ｉｎ−Ｗ−Ｏを成膜する場合にはＩｎＷ金属ターゲットやＩｎ−Ｗ−Ｏセラミックターゲットを、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜を成膜する場合にはＩｎＷＺｎ金属ターゲットやＩｎ−Ｗ−Ｚｎ−Ｏセラミックターゲットをそれぞれ用いることができる。 As a target used when forming a film by sputtering as described above, an In metal target or an In ₂ O ₃ ceramic target can be used when an In ₂ O ₃ film is formed, and an ITO film When forming an InSn metal target or ITO ceramic target, when forming an In—Ti—O film, an InTi metal target or In—Ti—O ceramic target is formed, and In—W—O is formed. InW metal target or In—W—O ceramic target is used in the case of forming an In—W—Zn—O film, and InWZn metal target or In—W—Zn—O ceramic target is used in forming the In—W—Zn—O film, respectively. it can.

ここで、ＤＣ反応性スパッタ法やＲＦスパッタ法で上記インジウムを含む金属酸化膜を成膜する際、本発明では基板の加熱を行う必要なく、常温でスパッタを行うことにより良好に上記金属酸化物膜を形成することができる。また、特に制限するものではないが、複数のカソードにパルス状の電圧を交互に印加して、高速で上記金属酸化物膜を成膜するデュアルカソードスパッタ法を適用して生産性を向上させることもでき、またプラズマ中のイオン濃度を測定することによって導入酸素量をリアルタイムで制御するＰＥＭ（ＰｌａｓｍａＥｍｉｓｓｉｏｎＭｏｎｉｔｏｒ）コントロールによるフィードバックシステムを用いて、薄膜の安定な組成制御及び酸素含有量制御を行うようにすることもできるが、本発明の製造方法では、後述する熱処理を行うことにより、このようなデュアルカソードスパッタ法やＰＥＭコントロールを用いる必要なく良好な生産性をもって安定な特性を有する薄膜トランジスタを得ることができるものである。 Here, when the metal oxide film containing indium is formed by DC reactive sputtering or RF sputtering, the metal oxide can be favorably obtained by performing sputtering at room temperature without the need to heat the substrate in the present invention. A film can be formed. In addition, although not particularly limited, productivity can be improved by applying a dual cathode sputtering method in which a pulsed voltage is alternately applied to a plurality of cathodes to form the metal oxide film at a high speed. It is also possible to perform stable composition control and oxygen content control of a thin film by using a feedback system by PEM (Plasma Emission Monitor) control that controls the amount of introduced oxygen in real time by measuring the ion concentration in the plasma. However, in the manufacturing method of the present invention, a thin film transistor having good productivity and stable characteristics can be obtained without the need to use such a dual cathode sputtering method or PEM control by performing the heat treatment described later. It is something that can be done.

次に、上記ソース電極４及びドレイン電極５は、ＩＴＯ，ＦＴＯなどの透明電極材料や、透明性を求めなければＡｕ，Ｐｔ，Ｔｉ，Ａｌなどの金属材料、各種導電性高分子材料などの公知の材料を用いることができる。また、場合によっては、これらソース電極又はドレイン電極の一方又は両方を上記チャネル層３と同様にＩｎ₂Ｏ₃膜やＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜などのインジウムを含む金属酸化物膜で形成することもでき、この場合にはチャネル層３とソース電極４やドレイン電極５とを同じ成膜装置を用いて形成することができ、コストの削減を図ることができる。また、可視光領域での透明性が得られることから幅広いアプリケーションへの対応が可能となる。 Next, the source electrode 4 and the drain electrode 5 are publicly known such as transparent electrode materials such as ITO and FTO, metal materials such as Au, Pt, Ti and Al, and various conductive polymer materials if transparency is not required. These materials can be used. In some cases, one or both of the source electrode and the drain electrode may be formed of an In ₂ O ₃ film, an ITO film, an In—Ti—O film, an In—W—O film, an In—W film as in the case of the channel layer 3. A metal oxide film containing indium such as a —Zn—O film can also be formed. In this case, the channel layer 3 and the source electrode 4 and the drain electrode 5 can be formed using the same film formation apparatus. Cost reduction can be achieved. In addition, since transparency in the visible light region can be obtained, a wide range of applications can be handled.

このソース電極４やドレイン電極５には良好な導電性が求められ、通常は電気抵抗率１０^-5〜１０^-1Ωｃｍ、特に１０^-5〜１０^-3Ωｃｍに調整される。この場合、上記チャネル層３と同様に上記スパッタ法によりＩｎ₂Ｏ₃膜やＩＴＯ膜、ＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜を成膜してソース電極４やドレイン電極５を形成する場合には、酸素導入量を調整して酸素欠損を積極的に導入することによってこのような低抵抗率を達成することができる。また、水素や水を添加しながら成膜を行うことも低抵抗率化に有効である。 The source electrode 4 and the drain electrode 5 are required to have good conductivity, and are usually adjusted to an electric resistivity of 10 ⁻⁵ to 10 ⁻¹ Ωcm, particularly 10 ⁻⁵ to 10 ⁻³ Ωcm. In this case, in the same manner as the channel layer 3, an In ₂ O ₃ film, an ITO film, an ITO film, an In—Ti—O film, an In—W—Zn—O film are formed by the sputtering method, and the source electrode 4 or When the drain electrode 5 is formed, such a low resistivity can be achieved by adjusting the amount of oxygen introduced and actively introducing oxygen vacancies. It is also effective to reduce the resistivity by forming a film while adding hydrogen or water.

また、このようにチャネル層３と共にソース電極４やドレイン電極５をスパッタ法により上記インジウムを含む金属酸化物膜で形成する場合、膜中の酸素含有量を徐々に変化させた組成傾斜膜（導電率傾斜膜）をソース電極４及びドレイン電極５とチャネル層３との界面に形成適用することもでき、これによりソース電極４及びドレイン電極５とチャネル層３との界面でのバリアが低減化してキャリアの注入が容易になり、特性の向上が期待できる。 Further, when the source electrode 4 and the drain electrode 5 are formed with the metal oxide film containing indium by the sputtering method together with the channel layer 3 in this way, a composition gradient film (conducting conductive material) in which the oxygen content in the film is gradually changed. Can be formed and applied to the interface between the source electrode 4 and drain electrode 5 and the channel layer 3, thereby reducing the barrier at the interface between the source electrode 4 and drain electrode 5 and the channel layer 3. Carrier injection becomes easy, and improvement in characteristics can be expected.

上記図１の薄膜トランジスタ（ＴＦＴ素子）では、基板１としてＳｉＯ₂のゲート絶縁膜２を有するＳｉ基板を用いたが、基板はこれに限定されるものではなく、従来からトランジスタ等の電子デバイスの基板として公知のものを用いることができる。例えば、上記Ｓｉ基板の外に、白板ガラス，青板ガラス，石英ガラス等のガラス基板、ポリエチレンテレフタレート（ＰＥＴ）を始めとする高分子フィルム基材などの透明基板や、デバイスに対して透明性が求められない場合であれば、各種金属基板やプラスチック基板、ポリイミド等の非透明高分子基板などを用いることもできる。 In the thin film transistor (TFT element) of FIG. 1, a Si substrate having a SiO ₂ gate insulating film 2 is used as the substrate 1. However, the substrate is not limited to this, and a substrate of an electronic device such as a transistor has been conventionally used. A known material can be used. For example, in addition to the above-mentioned Si substrate, glass substrates such as white plate glass, blue plate glass and quartz glass, transparent substrates such as polymer film base materials such as polyethylene terephthalate (PET), and transparency are required for devices. If not, various metal substrates, plastic substrates, non-transparent polymer substrates such as polyimide can be used.

また、上記図１のＴＦＴ素子では、Ｓｉ基板１をゲート電極とし銀ペースト６でこのゲート電極と導通をとるようになっているが、絶縁性の基板を用い別途にゲート電極及びゲート絶縁膜を基板上に形成してもよい。 In the TFT element shown in FIG. 1, the Si substrate 1 is used as a gate electrode, and the gate electrode is electrically connected to the gate electrode by silver paste 6. However, a gate electrode and a gate insulating film are separately provided using an insulating substrate. You may form on a board | substrate.

この場合、ゲート電極を形成する材料としては、上記ソース電極４やドレイン電極５と同様の電極材料を例示することができ、勿論チャネル層３の形成時と同様の成膜装置を用いてＩｎ₂Ｏ₃膜やＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜で形成することもできる。なお、ゲート電極の電気抵抗率は、上記ソース電極４やドレイン電極５と同様に、１０^-5〜１０^-1Ωｃｍ、特に１０^-5〜１０^-3Ωｃｍとすることができる。 In this case, as a material for forming the gate electrode, the same electrode material as that of the source electrode 4 and the drain electrode 5 can be exemplified. Of course, the In ₂ film is formed using the same film forming apparatus as that for forming the channel layer 3. An O ₃ film, an ITO film, an In—Ti—O film, an In—W—O film, or an In—W—Zn—O film can also be used. The electric resistivity of the gate electrode, like the above source electrode 4 and drain electrode 5 may be a 10 ^-5 to 10 ^-1 [Omega] cm, in particular 10 ^-5 ~10 ^-3 Ωcm.

また、上記ゲート絶縁膜は、ＳｉＯ₂，Ｙ₂Ｏ₃，Ｔａ₂Ｏ₅，Ｈｆ酸化物などの金属酸化物や、ポリイミドを初めとする絶縁性高分子材料などの公知の材料を用い、公知の方法で形成すればよい。このゲート絶縁膜の電気抵抗率は、通常は１×１０⁶〜１×１０¹⁵Ωｃｍ、特に１×１０¹⁰〜１×１０¹⁵Ωｃｍとすればよい。 The gate insulating film is made of a known material such as a metal oxide such as SiO ₂ , Y ₂ O ₃ , Ta ₂ O ₅ , or Hf oxide, or an insulating polymer material such as polyimide. It may be formed by the method. The electrical resistivity of the gate insulating film is usually 1 × 10 ⁶ to 1 × 10 ¹⁵ Ωcm, particularly 1 × 10 ¹⁰ to 1 × 10 ¹⁵ Ωcm.

本発明の製造方法は、このように、上記スパッタ法によってインジウムを含む金属酸化物膜を成膜して基板１上にチャネル層３を形成し、更にソース電極４、ドレイン電極５、更には上記ゲート電極を形成しＴＦＴ素子の各要素を形成した後、熱処理を施す。 In this way, the manufacturing method of the present invention forms the channel layer 3 on the substrate 1 by forming the metal oxide film containing indium by the sputtering method, and further, the source electrode 4, the drain electrode 5, and the above After forming the gate electrode and forming each element of the TFT element, heat treatment is performed.

この熱処理を行う際の加熱温度は、チャネル層を形成する金属酸化物膜の種類や大きさ，厚さ等に応じて適宜設定され、特に制限されるものではないが、通常は１５０〜３００℃、特に１５０〜２００℃とすることができ、処理時間は１０〜１２０分、特に３０〜６０分とすればよい。また、加熱処理雰囲気も大気中で問題ない。 The heating temperature when performing this heat treatment is appropriately set according to the type, size, thickness, etc. of the metal oxide film forming the channel layer, and is not particularly limited, but is usually 150 to 300 ° C. In particular, the temperature may be 150 to 200 ° C., and the treatment time may be 10 to 120 minutes, particularly 30 to 60 minutes. Further, there is no problem in the heat treatment atmosphere in the air.

本発明では、この熱処理を行うことにより、特にＩｎ−Ｗ−Ｚｎ−Ｏ膜に熱処理を施すことにより、以下の３点の効果を得ることができる。
まず第１に、スパッタ成膜時の酸素導入量が最適な値ではなく、必ずしも満足なＴＦＴ特性が得られなかった場合でも、この熱処理によってＴＦＴ特性を最適な状態にすることが可能である。従って、スパッタリングターゲットのエロージョン進行に伴い酸素導入量の微妙な調整が不要となり、またスパッタ成膜時の到達真空度に由来するＴＦＴ特性の変化もなくなり、安定な特性を有するＴＦＴ素子を容易に製造することができる。 In the present invention, the following three effects can be obtained by performing this heat treatment, particularly by performing heat treatment on the In—W—Zn—O film.
First, even if the amount of oxygen introduced during sputtering film formation is not an optimum value and satisfactory TFT characteristics cannot always be obtained, this heat treatment can bring the TFT characteristics to an optimum state. Therefore, it is not necessary to finely adjust the amount of oxygen introduced with the progress of erosion of the sputtering target, and there is no change in TFT characteristics due to the ultimate vacuum at the time of sputtering film formation, and TFT elements having stable characteristics can be easily manufactured. can do.

第２に、界面や半導体膜中の欠陥が大幅に減少し、ＴＦＴ素子として使用する際の特性変化が非常に少なくなる。
更に第３として、スパッタ成膜時に使用するターゲット中のＷ含有量及び／又はＺｎ含有量を制御することにより、閾電圧や移動度などのＴＦＴ特性を容易に調整することができる。 Second, defects in the interface and the semiconductor film are greatly reduced, and the change in characteristics when used as a TFT element becomes very small.
Third, TFT characteristics such as threshold voltage and mobility can be easily adjusted by controlling the W content and / or the Zn content in the target used during sputter deposition.

なお、本発明の製造方法で製造される薄膜トランジスタは、図１に示したボトムゲート・トップコンタクト型のものに限定されるものではなく、ボトムゲート・ボトムコンタクト、トップゲート・ボトムコンタクト、トップゲート・トップコンタクトなど、その他の形態とすることもできる。 Note that the thin film transistor manufactured by the manufacturing method of the present invention is not limited to the bottom gate / top contact type shown in FIG. 1, but includes a bottom gate / bottom contact, a top gate / bottom contact, a top gate / Other forms such as a top contact may be employed.

以下、実施例及び比較例を示し、本発明をより具体的に説明するが、本発明は下記実施例に制限されるものではない。 EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not restrict | limited to the following Example.

［実施例１］
表面にゲート絶縁膜として熱酸化膜（ＳｉＯ₂、厚さ３００ｎｍ）が形成されたシリコンウエハー上に、ＤＣマグネトロンスパッタ法によって厚さ３０ｎｍのＩｎ−Ｗ−Ｚｎ−Ｏ膜をチャネル層として成膜した。この場合、スパッタ条件は下記の通りであり、成膜時の酸素導入量を下記の通り変化させて５種類のＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜した。 [Example 1]
A 30 nm thick In—W—Zn—O film was formed as a channel layer by a DC magnetron sputtering method on a silicon wafer on which a thermal oxide film (SiO ₂ , 300 nm thickness) was formed as a gate insulating film. . In this case, the sputtering conditions were as follows, and five types of In—W—Zn—O films were formed by changing the amount of oxygen introduced during film formation as follows.

（スパッタ条件）
ターゲット：Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝５ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
到達真空度：１．０×１０^-3Ｐａ
成膜時圧力：０．５Ｐａ
印加電力：１５０Ｗ
スパッタ時間：約５分
成膜時のガス流量：
（１）Ａｒ／Ｏ₂＝９６／４．０ｓｃｃｍ
（２）Ａｒ／Ｏ₂＝９５／５．０ｓｃｃｍ
（３）Ａｒ／Ｏ₂＝９４／６．０ｓｃｃｍ
（４）Ａｒ／Ｏ₂＝９３／７．０ｓｃｃｍ
（５）Ａｒ／Ｏ₂＝９２／８．０ｓｃｃｍ (Sputtering conditions)
Target: In—W—Zn—O sintered body (W = 5 wt%, Zn = 0.5 wt%, size 75 mmφ)
Ultimate vacuum: 1.0 × 10 ⁻³ Pa
Deposition pressure: 0.5 Pa
Applied power: 150W
Sputtering time: about 5 minutes Gas flow during film formation:
(1) Ar / O ₂ = 96 / 4.0 sccm
(2) Ar / O ₂ = 95 / 5.0 sccm
(3) Ar / O ₂ = 94 / 6.0 sccm
(4) Ar / O ₂ = 93 / 7.0 sccm
(5) Ar / O ₂ = 92 / 8.0 sccm

得られた上記チャネル層上に、ＤＣマグネトロンスパッタ法によって厚さ３０ｎｍのＩＴＯ膜をソース電極及びドレイン電極として成膜し、図１に示した構成の薄膜トランジスタ（ＴＦＴ素子）を作製した。この場合、ソース電極及びドレイン電極の成膜にはシャドーマスクを用いてパターニングを行い、チャネル長０．１ｍｍ、チャネル幅６．４ｍｍとした。ソース電極及びドレイン電極の成膜条件（スパッタ条件）は下記の通りである。 On the obtained channel layer, an ITO film having a thickness of 30 nm was formed as a source electrode and a drain electrode by DC magnetron sputtering to produce a thin film transistor (TFT element) having the configuration shown in FIG. In this case, the source electrode and the drain electrode were formed by patterning using a shadow mask to obtain a channel length of 0.1 mm and a channel width of 6.4 mm. The film formation conditions (sputtering conditions) for the source electrode and the drain electrode are as follows.

（スパッタ条件）
ターゲット：Ｉｎ−Ｓｎ−Ｏ焼結体（Ｓｎ＝５ｗｔ％、サイズ７５ｍｍφ）
到達真空度：１．０×１０^-3Ｐａ
成膜時圧力：０．５Ｐａ
印加電力：１５０Ｗ
スパッタ時間：約３分
成膜時のガス流量：Ａｒ／Ｏ₂＝９９／０．７ｓｃｃｍ (Sputtering conditions)
Target: In—Sn—O sintered body (Sn = 5 wt%, size 75 mmφ)
Ultimate vacuum: 1.0 × 10 ⁻³ Pa
Deposition pressure: 0.5 Pa
Applied power: 150W
Sputtering time: about 3 minutes Gas flow rate during film formation: Ar / O ₂ = 99 / 0.7 sccm

上記ソース電極及びドレイン電極を形成した後、これらに大気中１５０℃、３０分の条件で熱処理を施し、５種類の薄膜トランジスタを作製した。 After the source electrode and the drain electrode were formed, these were subjected to heat treatment in the atmosphere at 150 ° C. for 30 minutes, and five types of thin film transistors were manufactured.

［比較例１］
最後の熱処理を行わないこと以外は、実施例１と同様にして５種類の薄膜トランジスタを作製した。 [Comparative Example 1]
Five types of thin film transistors were fabricated in the same manner as in Example 1 except that the final heat treatment was not performed.

［実験１］
上記実施例１及び比較例１で得られた各薄膜トランジスタにつき、アジレント社製の半導体パラメータアナライザー「４１５５Ｃ」を用いてＴＦＴ特性を評価した。上記実施例１の薄膜トランジスタについての結果を図２のグラフに、比較例１の薄膜トランジスタについての結果を図３のグラフにそれぞれ示す。 [Experiment 1]
About each thin-film transistor obtained by the said Example 1 and the comparative example 1, TFT characteristic was evaluated using the semiconductor parameter analyzer "4155C" made from Agilent. The results for the thin film transistor of Example 1 are shown in the graph of FIG. 2, and the results of the thin film transistor of Comparative Example 1 are shown in the graph of FIG.

上記実施例１の薄膜トランジスタと比較例１の薄膜トランジスタで伝達特性とを比較すると、熱処理を行わない方法で製造された比較例１の薄膜トランジスタは、図３の通り、伝達特性がＩｎ−Ｗ−Ｚｎ−Ｏ膜形成時の酸素導入量で大きく変化するのに対して、最後に熱処理を施した実施例１の薄膜トランジスタは、図２の通り、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜形成時の酸素導入量が変化しても伝達特性にほとんど影響はなく、ＴＦＴ特性が成膜時の酸素導入量の変化にほとんど依存しないことが認められる。 When the transfer characteristics of the thin film transistor of Example 1 and the thin film transistor of Comparative Example 1 are compared, the transfer characteristic of the thin film transistor of Comparative Example 1 manufactured by the method without performing heat treatment is In—W—Zn— as shown in FIG. The amount of oxygen introduced during the formation of the In—W—Zn—O film in the thin film transistor of Example 1 that was finally subjected to the heat treatment, as shown in FIG. Even if it changes, it has almost no influence on the transfer characteristics, and it is recognized that the TFT characteristics hardly depend on the change in the amount of oxygen introduced during film formation.

このことから、最後に熱処理を施す本発明の製造方法によれば、半導体膜形成時の酸素導入量に依存することなく安定なＴＦＴ特性を有する薄膜トランジスタが得られることが認められる。 From this, it can be seen that according to the manufacturing method of the present invention in which the heat treatment is finally performed, a thin film transistor having stable TFT characteristics can be obtained without depending on the amount of oxygen introduced during the formation of the semiconductor film.

［実験２］
上記実施例１及び比較例１で、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜成膜時の酸素導入量をＡｒ／Ｏ₂＝９４／６．０ｓｃｃｍとして作製した薄膜トランジスタにつき、それぞれ実験１と同様にして伝達特性を１００回連続で測定し、その１回目、１０回目、１００回目の測定結果を比較した。実施例１の薄膜トランジスタについての結果を図４のグラフに、比較例１の薄膜トランジスタについての結果を図５のグラフにそれぞれ示す。 [Experiment 2]
In the case of the thin film transistors manufactured in Example 1 and Comparative Example 1 in which the amount of oxygen introduced during the formation of the In—W—Zn—O film was Ar / O ₂ = 94 / 6.0 sccm, transmission was performed in the same manner as in Experiment 1. The characteristics were measured 100 times continuously, and the first, tenth, and 100th measurement results were compared. The results for the thin film transistor of Example 1 are shown in the graph of FIG. 4, and the results for the thin film transistor of Comparative Example 1 are shown in the graph of FIG.

図４，５に示されているように、実施例１の方法で得られた薄膜トランジスタの伝達特性は、１００回の繰り返し測定に対しても閾電圧のシフトはほとんど観察されない（図４）のに対し、比較例１の方法で得られた薄膜トランジスタの伝達特性は、繰り返し測定により閾電圧が大きくマイナス側にシフトしていくのが観察された。 As shown in FIGS. 4 and 5, in the transfer characteristics of the thin film transistor obtained by the method of Example 1, the threshold voltage shift is hardly observed even after 100 repetitive measurements (FIG. 4). On the other hand, in the transfer characteristics of the thin film transistor obtained by the method of Comparative Example 1, it was observed that the threshold voltage was greatly shifted to the negative side by repeated measurement.

［実施例２］
下記スパッタ条件により、実施例１と同様にして、シリコンウエハー上にＩｎ−Ｗ−Ｚｎ−Ｏ膜からなるチャネル層を形成した。この場合、下記スパッタ条件の通りＩｎ−Ｗ−Ｚｎ−Ｏ焼結体ターゲットとしてＷ含有量の異なる４種類のターゲットを用い、４種類のＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜した。 [Example 2]
A channel layer made of an In—W—Zn—O film was formed on a silicon wafer in the same manner as in Example 1 under the following sputtering conditions. In this case, four types of In—W—Zn—O films were formed using four types of targets having different W contents as the In—W—Zn—O sintered compact target according to the following sputtering conditions.

（スパッタ条件）
ターゲット：
（１）Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝１ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
（２）Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝３ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
（３）Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝５ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
（４）Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝１０ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
到達真空度：１．０×１０^-3Ｐａ
成膜時圧力：０．５Ｐａ
印加電力：１５０Ｗ
スパッタ時間：約５分
成膜時のガス流量：Ａｒ／Ｏ₂＝９４／６．０ｓｃｃｍ (Sputtering conditions)
target:
(1) In—W—Zn—O sintered body (W = 1 wt%, Zn = 0.5 wt%, size 75 mmφ)
(2) In—W—Zn—O sintered body (W = 3 wt%, Zn = 0.5 wt%, size 75 mmφ)
(3) In—W—Zn—O sintered body (W = 5 wt%, Zn = 0.5 wt%, size 75 mmφ)
(4) In—W—Zn—O sintered body (W = 10 wt%, Zn = 0.5 wt%, size 75 mmφ)
Ultimate vacuum: 1.0 × 10 ⁻³ Pa
Deposition pressure: 0.5 Pa
Applied power: 150W
Sputtering time: about 5 minutes Gas flow rate during film formation: Ar / O ₂ = 94 / 6.0 sccm

得られた上記チャネル層上に、実施例１と同様にしてＩＴＯ膜からなるソース電極及びドレイン電極を形成し、同様に大気中１５０℃で３０分熱処理して４種類の薄膜トランジスタを作製した。得られた各薄膜トランジスタにつき、上記実験１と同様に伝達特性を測定してＴＦＴ特性を評価した。結果を図６のグラフに示す。 On the obtained channel layer, a source electrode and a drain electrode made of an ITO film were formed in the same manner as in Example 1, and similarly, heat treatment was performed at 150 ° C. for 30 minutes in the air to produce four types of thin film transistors. For each thin film transistor obtained, the transfer characteristics were measured in the same manner as in Experiment 1 to evaluate the TFT characteristics. The results are shown in the graph of FIG.

図６の通り、ターゲットのＩｎ−Ｗ−Ｚｎ−Ｏ焼結体のＷ含有量によってＴＦＴ特性が連続的に変化することが確認された。この場合、閾電圧はＷ量が増加するにしたがってプラス側にシフトし、半導体膜（チャネル層）のキャリア量がターゲット中のＷ含有量に依存することが認められる。 As shown in FIG. 6, it was confirmed that the TFT characteristics continuously changed depending on the W content of the target In—W—Zn—O sintered body. In this case, the threshold voltage shifts to the plus side as the W amount increases, and it is recognized that the carrier amount of the semiconductor film (channel layer) depends on the W content in the target.

従って、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜を成膜する場合に、ターゲットのＷ含有量を調整することにより、ＴＦＴ特性を容易に制御することができることが確認された。 Therefore, it was confirmed that when the In—W—Zn—O film is formed, the TFT characteristics can be easily controlled by adjusting the W content of the target.

１基板（ゲート電極）
２ゲート絶縁膜
３チャネル層
４ソース電極
５ドレイン電極
６銀ペースト 1 Substrate (gate electrode)
2 Gate insulating film 3 Channel layer 4 Source electrode 5 Drain electrode 6 Silver paste

Claims

酸素ガスを含む雰囲気下で、インジウムを含むターゲットを用いてスパッタすることにより、所定パターンのインジウムを含む金属酸化物膜を基板上に形成し、このインジウムを含む金属酸化物膜で、チャネル層、ソース電極、ドレイン電極及びゲート電極のうちの少なくともチャネル層を含む１又は２以上の要素を形成して、薄膜トランジスタを製造する方法であって、
基板の加熱を行わずに上記スパッタを行って上記金属酸化物膜を形成し、上記チャネル層、ソース電極、ドレイン電極及びゲート電極の各要素を基板上に形成した後、熱処理を施すことを特徴とする薄膜トランジスタの製造方法。 A metal oxide film containing indium having a predetermined pattern is formed on a substrate by sputtering using a target containing indium in an atmosphere containing oxygen gas, and the channel layer, the metal oxide film containing indium, A method of manufacturing a thin film transistor by forming one or more elements including at least a channel layer of a source electrode, a drain electrode, and a gate electrode,
Sputtering is performed without heating the substrate to form the metal oxide film, and each element of the channel layer, source electrode, drain electrode, and gate electrode is formed on the substrate, and then heat treatment is performed. A method for manufacturing a thin film transistor.

少なくとも上記チャネル層を、錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウムの焼結体をターゲットとして用いて錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウム膜を成膜することにより形成する請求項１記載の薄膜トランジスタの製造方法。 At least the channel layer is doped with one or more of tin, titanium, tungsten and zinc using a sintered body of indium oxide doped with one or more of tin, titanium, tungsten and zinc as a target The method of manufacturing a thin film transistor according to claim 1, wherein the indium oxide film is formed by forming a film.

少なくとも上記チャネル層を、Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとして用いてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜することにより形成する請求項２記載の薄膜トランジスタの製造方法。 3. The method of manufacturing a thin film transistor according to claim 2, wherein at least the channel layer is formed by forming an In-W-Zn-O film using an In-W-Zn-O sintered body as a target.

ターゲットとして用いるＩｎ−Ｗ−Ｚｎ−Ｏ焼結体のＷ含有量及び／又はＺｎ含有量を調整することにより、特性を制御する請求項３記載の薄膜トランジスタの製造方法。 The manufacturing method of the thin-film transistor of Claim 3 which controls a characteristic by adjusting W content and / or Zn content of the In-W-Zn-O sintered compact used as a target.

ゲート絶縁膜となる熱酸化膜を有するシリコンウエハーをゲート電極を兼ねた基板として用い、この基板の上記熱酸化膜上にＩｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとしてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜してチャネル層を形成し、更にこのチャネル層上にＩＴＯ焼結体をターゲットとしてＩＴＯ膜を成膜してソース電極及びドレイン電極を形成する請求項２〜４のいずれか１項記載の薄膜トランジスタの製造方法。 A silicon wafer having a thermal oxide film to be a gate insulating film is used as a substrate also serving as a gate electrode, and an In—W—Zn—O sintered body is used as a target on the thermal oxide film of the substrate. 5. A channel layer is formed by forming an O film, and an ITO film is further formed on the channel layer by using an ITO sintered body as a target to form a source electrode and a drain electrode. A method for producing the thin film transistor according to item.

上記熱処理の条件を、大気中、１５０〜３００℃で、１０〜１２０分とする請求項１〜５のいずれか１項記載の薄膜トランジスタの製造方法。 The method for producing a thin film transistor according to any one of claims 1 to 5, wherein the heat treatment is performed at 150 to 300 ° C in the air for 10 to 120 minutes.