JP2010251345A

JP2010251345A - Bump forming method

Info

Publication number: JP2010251345A
Application number: JP2009095771A
Authority: JP
Inventors: Yusuke Nakatani; 祐介中谷
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2009-04-10
Filing date: 2009-04-10
Publication date: 2010-11-04

Abstract

PROBLEM TO BE SOLVED: To provide a bump forming method which comprises a small number of processes and has high position precision. SOLUTION: The bump forming method includes: a step of boring a cylindrical bump hole 3 reaching an insulating layer 1 by removing a portion of a first conductive layer 1 of a substrate 10b having a first conductive layer 2 formed on the insulating layer 1; a step of inserting at least a portion of a conductive ball 9 into the bump hole 3; and a step of forming a second conductive layer 6 on the conductive ball 9 and first conductive layer 2. COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、回路基板上で電子部品の接続に用いるバンプの形成方法に関する。 The present invention relates to a method of forming bumps used for connecting electronic components on a circuit board.

従来から、回路基板上に電子部品を接続する際、部品の端子に形成されたバンプとパッドを、接触や結合することで導通を得ている。この種のバンプは、フォトリソグラフィ等によりメッキレジストを導電体上に形成し、レジストの開口部に電気メッキでバンプを形成している。 Conventionally, when an electronic component is connected on a circuit board, conduction is obtained by contacting or coupling bumps and pads formed on the terminal of the component. In this type of bump, a plating resist is formed on a conductor by photolithography or the like, and the bump is formed by electroplating in the opening of the resist.

下記特許文献１は、はんだバンプの製造方法に関し、信頼性を向上した製造方法を実用化するための技術が開示している。このはんだバンプの製造方法は、基板上に共通電極を形成し、この基板上にパッドを形成し、この基板上にレジストを被膜した後、パッド位置のレジストを窓開けし、この基板をはんだめっき液に浸漬し、共通電極を陰極として所定の厚さにはんだめっきを行い、レジストを除去し、基板をはんだの融点以上にまで加熱して溶融し、基板上の共通電極を除去してはんだバンプを製造する。 Patent Document 1 below relates to a method for manufacturing a solder bump and discloses a technique for putting a manufacturing method with improved reliability into practical use. In this solder bump manufacturing method, a common electrode is formed on a substrate, a pad is formed on the substrate, a resist is coated on the substrate, a resist at the pad position is opened, and the substrate is solder plated. Immerse in the solution, solder plating to a predetermined thickness using the common electrode as the cathode, remove the resist, heat the substrate to the melting point of the solder or higher to melt, remove the common electrode on the substrate and solder bump Manufacturing.

従来、この種のはんだバンプの製造技術は、以下に説明する課題があった。フォトリソグラフィ法でレジストを形成し、めっきでバンプを形成するため、多くの工程を必要としていた。また、フォトリソグラフィでの位置合わせは位置精度に限界があった。さらに、多くの工程を必要とすることから、設備費、人件費及び材料費が高かった。バンプを全てめっきで作製するため、バンプの高さが高くなるほど作製時間がかかっていた。 Conventionally, this type of solder bump manufacturing technique has the following problems. Since a resist is formed by photolithography and bumps are formed by plating, many processes are required. In addition, there is a limit to the positional accuracy in alignment by photolithography. Furthermore, since many processes are required, the equipment cost, personnel cost and material cost were high. Since all the bumps are produced by plating, it takes a longer production time as the bump height increases.

特開平０８−１１１４１６号公報Japanese Patent Laid-Open No. 08-111416

本発明は、工程数が少なく位置精度が高いバンプ形成方法を提供することを目的とする。 An object of this invention is to provide the bump formation method with few steps and high position accuracy.

本発明の第１の態様は、絶縁層上に第１導電層が形成された基板の第１導電層の一部を除去し、絶縁層に至る円筒状のバンプ穴を開孔する工程と、バンプ穴に導電性ボールの少なくとも一部を挿入する工程と、導電性ボール及び第１導電層上に第２導電層を形成する工程とを含むバンプ形成方法を要旨とする。 The first aspect of the present invention includes a step of removing a part of the first conductive layer of the substrate having the first conductive layer formed on the insulating layer and opening a cylindrical bump hole reaching the insulating layer; The gist is a bump forming method including a step of inserting at least a part of a conductive ball into a bump hole and a step of forming a second conductive layer on the conductive ball and the first conductive layer.

本発明によれば、工程数が少なく位置精度が高いバンプ形成方法が提供される。 According to the present invention, a bump forming method with a small number of steps and high positional accuracy is provided.

本発明の実施形態に係る導電性ボールからなるバンプを備える基板の断面図を示す。The sectional view of the substrate provided with the bump which consists of conductive balls concerning the embodiment of the present invention is shown. 本発明の実施形態に係るバンプ形成方法の工程図（その１）を示す。Process drawing (the 1) of the bump formation method which concerns on embodiment of this invention is shown. 本発明の実施形態に係るバンプ形成方法の工程図（その２）を示す。Process drawing (the 2) of the bump formation method which concerns on embodiment of this invention is shown. 本発明の実施形態に係るバンプ形成方法の工程図（その３）を示す。Process drawing (the 3) of the bump formation method which concerns on embodiment of this invention is shown. 本発明の実施例に係るサブトラクティブ法を用いた導電性ボールからなるバンプを備える基板の断面図を示す。1 is a cross-sectional view of a substrate including bumps made of conductive balls using a subtractive method according to an embodiment of the present invention. 本発明の実施例に係るサブトラクティブ法を用いたバンプ形成方法の工程図（その１）を示す。Process drawing (the 1) of the bump formation method using the subtractive method which concerns on the Example of this invention is shown. 本発明の実施例に係るサブトラクティブ法を用いたバンプ形成方法の工程図（その２）を示す。Process drawing (the 2) of the bump formation method using the subtractive method which concerns on the Example of this invention is shown. 本発明の実施例に係るサブトラクティブ法を用いたバンプ形成方法の工程図（その３）を示す。Process drawing (the 3) of the bump formation method using the subtractive method which concerns on the Example of this invention is shown. 本発明の実施例に係るサブトラクティブ法を用いたバンプ形成方法の工程図（その４）を示す。Process drawing (the 4) of the bump formation method using the subtractive method which concerns on the Example of this invention is shown. 本発明の実施例に係るサブトラクティブ法を用いたバンプ形成方法の工程図（その５）を示す。Process drawing (the 5) of the bump formation method using the subtractive method based on the Example of this invention is shown. バンプ穴に導電性ボールを充填する方法の工程図（その１）を示す。Process drawing (the 1) of the method of filling a conductive ball into a bump hole is shown. バンプ穴に導電性ボールを充填する方法の工程図（その２）を示す。Process drawing (the 2) of the method of filling a conductive ball into a bump hole is shown. バンプ穴に導電性ボールを充填する方法の工程図（その３）を示す。Process drawing (the 3) of the method of filling a conductive ball into a bump hole is shown. バンプ穴に導電性ボールを充填する方法の工程図（その４）を示す。Process drawing (the 4) of the method of filling a conductive ball in a bump hole is shown.

以下に、実施形態を挙げて本発明の説明を行うが、本発明は以下の実施形態に限定されるものではない。尚、図中同一の機能又は類似の機能を有するものについては、同一又は類似の符号を付して説明を省略する。 Hereinafter, the present invention will be described with reference to embodiments, but the present invention is not limited to the following embodiments. In addition, about what has the same function or a similar function in a figure, the same or similar code | symbol is attached | subjected and description is abbreviate | omitted.

[基板]
図１は、本発明の実施形態に係るバンプ形成方法を用いて製造された基板１０の断面図を示す。基板１０は、絶縁層１と、絶縁層１上に形成され、一部に絶縁層１に至る円筒状で、膜厚と同程度の内径のバンプ穴３が形成された第１導電層２と、バンプ穴３の開孔部から絶縁層１側に向かい半円に満たない全体の一部がバンプ穴３に挿入された導電性ボール９と、導電性ボール９及び第１導電層２の表面に設けられた第２導電層６とを有する。
導電性ボール９は、樹脂からなる絶縁性ボール４の表面に、導電被膜５が形成されている。その他にも、導電性ボール９は、金属単体もしくは合金からなる導電体で形成することができる。導電性ボール９の直径は、バンプ穴３の内径よりも大きいことが好ましい。 [substrate]
FIG. 1 shows a cross-sectional view of a substrate 10 manufactured using a bump forming method according to an embodiment of the present invention. The substrate 10 includes an insulating layer 1, a first conductive layer 2 formed on the insulating layer 1, having a cylindrical shape partially reaching the insulating layer 1, and having a bump hole 3 having an inner diameter of approximately the same thickness as the film thickness. The surface of the conductive ball 9 and the surface of the first conductive layer 2 and the conductive ball 9 in which a part of the whole less than a semicircle is inserted into the bump hole 3 from the opening of the bump hole 3 toward the insulating layer 1 side. The second conductive layer 6 is provided.
The conductive ball 9 has a conductive film 5 formed on the surface of an insulating ball 4 made of resin. In addition, the conductive ball 9 can be formed of a conductor made of a single metal or an alloy. The diameter of the conductive ball 9 is preferably larger than the inner diameter of the bump hole 3.

[バンプ形成方法]
（イ）図２に示すような、絶縁層１上に第１導電層２が形成された基板１０ａを用意する。そして、開孔部が設けられたマスクを基板１０ａ上に配置する。その後、例えばサブトラクティブ法、セミアディティブ法又はアディティブ法等を用いて、マスクの開孔部を介して、基板１０ａの第１導電層２の一部を除去し、絶縁層１に至る円筒状のバンプ穴３を開孔する。その後、マスクを取り除いて、図３のような基板１０ｂを得る。
（ロ）バンプ穴３に導電性ボール９の一部を挿入する。
（ハ）導電性ボール９及び第１導電層２上に第２導電層６を形成する。電解めっき、無電解めっき、スパッタ、蒸着により第２導電層６を形成することが好ましい。 [Bump formation method]
(A) As shown in FIG. 2, a substrate 10a having a first conductive layer 2 formed on an insulating layer 1 is prepared. And the mask provided with the opening part is arrange | positioned on the board | substrate 10a. Thereafter, for example, by using a subtractive method, a semi-additive method, an additive method, or the like, a part of the first conductive layer 2 of the substrate 10a is removed through the opening portion of the mask, and the cylindrical shape reaching the insulating layer 1 is obtained. Bump hole 3 is opened. Thereafter, the mask is removed to obtain a substrate 10b as shown in FIG.
(B) A part of the conductive ball 9 is inserted into the bump hole 3.
(C) The second conductive layer 6 is formed on the conductive balls 9 and the first conductive layer 2. The second conductive layer 6 is preferably formed by electrolytic plating, electroless plating, sputtering, or vapor deposition.

本発明の実施形態に係るバンプ形成方法によれば、導電性ボール９を使用することで、従来よりも少ない工程数でバンプを形成することができる。また、回路形成時のフォトリソグラフィでバンプ穴３が形成されるため、位置精度が極めて高くなる。さらに、工程の簡略化やめっき厚が薄くても良いことから、コスト削減や時間短縮が図られる。例えば、従来のバンプ形成方法では、フォトリソグラフィ法とめっきでバンプを形成していたため、基材の寸法変化によっては位置の誤差が±１００μｍ以上と位置精度が極めて低かった。ところが、本発明の実施形態に係るバンプ形成方法によれば、回路形成時のフォトリソグラフィでバンプ穴を形成するため、位置の誤差がほぼ０となり位置精度が高くなる。また、バンプレジスト形成が不要であることやめっき時間の短縮の時間により、コストや時間は従来技術の１／１０以下となる。 According to the bump forming method according to the embodiment of the present invention, by using the conductive ball 9, it is possible to form the bump with a smaller number of steps than in the past. Further, since the bump holes 3 are formed by photolithography at the time of circuit formation, the positional accuracy becomes extremely high. Furthermore, since the process can be simplified and the plating thickness can be thin, cost and time can be reduced. For example, in the conventional bump forming method, bumps are formed by photolithography and plating, so that the positional accuracy is extremely low as ± 100 μm or more depending on the dimensional change of the base material. However, according to the bump forming method according to the embodiment of the present invention, since the bump hole is formed by photolithography at the time of circuit formation, the positional error is almost zero and the positional accuracy is increased. In addition, the cost and time are reduced to 1/10 or less of the prior art due to the fact that bump resist formation is unnecessary and the plating time is shortened.

図５は、本発明の実施例に係るバンプ形成方法を用いて製造された導電性ボール９Ａを備える基板１０Ａの断面図を示す。基板１０Ａは、絶縁層１Ａと、絶縁層１Ａ上に形成され、一部に絶縁層１Ａに至る円筒状で、膜厚と同程度の内径のバンプ穴３ａ〜３ｄが形成された第１導電層２Ａと、バンプ穴３ａ〜３ｄの開孔部から絶縁層１Ａ側に向かい半円に満たない一部がバンプ穴３に挿入された導電性ボール９Ａと、導電性ボール９Ａ及び第１導電層２Ａの表面に設けられた第２導電層６Ａとを有する。導電性ボール９Ａは、絶縁性ボール４Ａの表面に、金メッキからなる導電被膜５Ａが形成されている。絶縁性ボール４Ａとしては、特に制限されないが、例えばアクリル樹脂等を用いることができる。以下に、サブトラクティブ法による基板１０Ａの作製方法について説明する。 FIG. 5 shows a cross-sectional view of a substrate 10A provided with conductive balls 9A manufactured using a bump forming method according to an embodiment of the present invention. The substrate 10A is an insulating layer 1A and a first conductive layer which is formed on the insulating layer 1A and has a cylindrical shape partially reaching the insulating layer 1A and having bump holes 3a to 3d having an inner diameter similar to the film thickness. 2A, a conductive ball 9A in which a part less than a semicircle is inserted into the bump hole 3 from the opening of the bump holes 3a to 3d toward the insulating layer 1A, and the conductive ball 9A and the first conductive layer 2A And a second conductive layer 6A provided on the surface. In the conductive ball 9A, a conductive coating 5A made of gold plating is formed on the surface of the insulating ball 4A. Although it does not restrict | limit especially as the insulating ball | bowl 4A, For example, an acrylic resin etc. can be used. Hereinafter, a method for manufacturing the substrate 10A by the subtractive method will be described.

（イ）まず、図６に示すような、厚さ２５μｍのポリイミドフィルムからなる絶縁層１Ａ上に、厚さ１２μｍの銅箔からなる第１導電層２Ａが張り合された、銅張積層板（ＣＣＬ）１０Ａａを用意した。 (A) First, as shown in FIG. 6, a copper-clad laminate in which a first conductive layer 2A made of copper foil having a thickness of 12 μm is laminated on an insulating layer 1A made of polyimide film having a thickness of 25 μm ( CCL) 10Aa was prepared.

（ロ）図７に示すように、厚さ２０μｍのドライフィルムレジスト（ＤＦ）８をロールラミネートで熱と圧力を加えて、第１導電層２Ａ上に張り合わせた。 (B) As shown in FIG. 7, a dry film resist (DF) 8 having a thickness of 20 μm was laminated on the first conductive layer 2 A by applying heat and pressure by roll lamination.

（ハ）図８に示すように、回路パターンが形成される部分に対応するＤＦ８ａ、８ｂ、８ｃ、８ｄ、８ｅを除いて、フォトリソグラフィ法によりＤＦ８の一部を取り除き、開孔部７ａ、７ｂ、７ｃ、７ｄを離間して形成した。 (C) As shown in FIG. 8, except for the DFs 8a, 8b, 8c, 8d, and 8e corresponding to the part where the circuit pattern is formed, a part of the DF 8 is removed by photolithography, and the openings 7a and 7b , 7c and 7d are formed apart from each other.

（ニ）図８の開口部７ａ〜７ｄを介して塩化鉄で第１導電層２Ａを除去した。そして図９に示すようにバンプ穴３ａ、３ｂ、３ｃ、３ｄを開孔した。なお、バンプ穴３ａ〜３ｄは直径８０μｍで２０穴とした。 (D) The first conductive layer 2A was removed with iron chloride through the openings 7a to 7d in FIG. Then, as shown in FIG. 9, bump holes 3a, 3b, 3c and 3d were opened. The bump holes 3a to 3d were 20 holes with a diameter of 80 μm.

（ホ）図９のＤＦ８ａ〜８ｅを苛性ソーダで除去した。そして、図１０に示すような、第１導電層（回路パターン）２Ａａ、２Ａｂ，２Ａｃ，２Ａｄ，２Ａｅとバンプ穴３ａ〜３ｄを備える基板１０Ａｂを形成した。 (E) DF8a to 8e in FIG. 9 were removed with caustic soda. Then, a substrate 10Ab including first conductive layers (circuit patterns) 2Aa, 2Ab, 2Ac, 2Ad, 2Ae and bump holes 3a-3d as shown in FIG. 10 was formed.

（ヘ）次に、図１１に示すような、直径１００μｍの複数の導電性ボール９Ａが入ったケース１１を用意した。基板１０Ａｂを導電性ボール９Ａの表面に対して入射角約１５°でケース１１内に挿入した。 (F) Next, as shown in FIG. 11, a case 11 containing a plurality of conductive balls 9A having a diameter of 100 μm was prepared. The substrate 10Ab was inserted into the case 11 at an incident angle of about 15 ° with respect to the surface of the conductive ball 9A.

（ト）図１２に示すように、基板１０Ａｂをケース１１内で数回前後に揺動させて導電性ボール９Ａをバンプ穴３ａ、３ｂ、３ｃ、３ｄの中に充填した。 (G) As shown in FIG. 12, the substrate 10Ab was swung back and forth several times in the case 11, and the conductive balls 9A were filled in the bump holes 3a, 3b, 3c and 3d.

（チ）図１３に示すように、基板１０Ａｂをケース１１から取り出した。そして、基板１０Ａｂを、前後に揺動させることで余分な導電性ボール９Ａを除去した。 (H) As shown in FIG. 13, the substrate 10 Ab was taken out from the case 11. Then, the excess conductive ball 9A was removed by swinging the substrate 10Ab back and forth.

（リ）顕微鏡で全てのバンプ穴３ａ〜３ｄに導電性ボール９Ａが入っていることを確認した。そして図１４に示すように、一端に基板１０Ａｂに対して平行な平らな金属板が取り付けられた棒１３ａ〜１３ｄで導電性ボール９Ａをバンプ穴３ａ〜３ｄに押し込んだ。 (I) It was confirmed with a microscope that the conductive balls 9A were placed in all the bump holes 3a to 3d. Then, as shown in FIG. 14, the conductive ball 9A was pushed into the bump holes 3a to 3d with the rods 13a to 13d each having a flat metal plate parallel to the substrate 10Ab attached to one end.

（ヌ）最後に、導電性ボール９Ａと第１導電層２Ａの表面に、電界銅めっきを施し第２導電層６Ａを形成した。以上により、図５に示す基板１０Ａが得られた。 (N) Finally, electrolytic copper plating was applied to the surfaces of the conductive balls 9A and the first conductive layer 2A to form the second conductive layer 6A. Thus, the substrate 10A shown in FIG. 5 was obtained.

上記のように、本発明は実施形態や実施例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、実施例の欄では、回路形成や導電性ボールを入れる穴を作成する例として、サブトラクティブ法を適用したが、本発明はサブトラクティブ法にのみ限定するものではなく、セミアディティブ法、アディティブ法を用いてバンプ穴を形成してよい。セミアディティブ法は、絶縁基板上に予め導電層を形成し、めっきレジストを形成したのちに、例えば無電解銅めっきでパターンを形成する。アディティブ法は、めっき等の技術を応用して、回路パターンを析出して構成する。また、導電性のポリマを基板上に塗布して回路を形成する。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention has been described by way of embodiments and examples. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art. For example, in the column of the embodiment, the subtractive method is applied as an example of forming a hole for inserting a circuit formation or a conductive ball. However, the present invention is not limited to the subtractive method, but the semi-additive method, the additive Bump holes may be formed using a method. In the semi-additive method, after a conductive layer is formed on an insulating substrate in advance and a plating resist is formed, a pattern is formed by, for example, electroless copper plating. In the additive method, a circuit pattern is deposited by applying a technique such as plating. A circuit is formed by applying a conductive polymer onto the substrate. As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

１、１Ａ…絶縁層
２、２Ａ…第１導電層
３…バンプ穴
４、４Ａ…樹脂ボール
６、６Ａ…第２導電層
９、９Ａ…導電性ボール DESCRIPTION OF SYMBOLS 1, 1A ... Insulating layer 2, 2A ... 1st conductive layer 3 ... Bump hole 4, 4A ... Resin ball 6, 6A ... 2nd conductive layer 9, 9A ... Conductive ball

Claims

絶縁層上に第１導電層が形成された基板の前記第１導電層の一部を除去し、前記絶縁層に至る円筒状のバンプ穴を開孔する工程と、
前記バンプ穴に導電性ボールの少なくとも一部を挿入する工程と、
前記導電性ボール及び前記第１導電層上に第２導電層を形成する工程と
を含むことを特徴とするバンプ形成方法。 Removing a part of the first conductive layer of the substrate on which the first conductive layer is formed on the insulating layer, and opening a cylindrical bump hole reaching the insulating layer;
Inserting at least a part of a conductive ball into the bump hole;
Forming a second conductive layer on the conductive ball and the first conductive layer.

前記バンプ穴を形成する工程において、サブトラクティブ法、セミアディティブ法又はアディティブ法を用いて前記バンプ穴を開孔することを特徴とする請求項１記載のバンプ形成方法。 2. The bump forming method according to claim 1, wherein, in the step of forming the bump hole, the bump hole is formed using a subtractive method, a semi-additive method, or an additive method.

前記導電性ボールは、金属単体もしくは合金からなる導電体で形成されたものであることを特徴とする請求項１記載のバンプ形成方法。 2. The bump forming method according to claim 1, wherein the conductive ball is formed of a conductor made of a single metal or an alloy.

前記導電性ボールは、樹脂からなる絶縁性ボールの表面に導電被膜が形成されたものであることを特徴とする請求項１記載のバンプ形成方法。 The bump forming method according to claim 1, wherein the conductive ball is formed by forming a conductive film on a surface of an insulating ball made of resin.

前記第２導電層を形成する工程において、電解めっき、無電解めっき、スパッタ、蒸着により前記第２導電層を形成することを特徴とする請求項１記載のバンプ形成方法。 2. The bump forming method according to claim 1, wherein in the step of forming the second conductive layer, the second conductive layer is formed by electrolytic plating, electroless plating, sputtering, or vapor deposition.