JP2010231490A - Circuit board for control of failure transfer signal output due to cpu reset - Google Patents
Circuit board for control of failure transfer signal output due to cpu reset Download PDFInfo
- Publication number
- JP2010231490A JP2010231490A JP2009078215A JP2009078215A JP2010231490A JP 2010231490 A JP2010231490 A JP 2010231490A JP 2009078215 A JP2009078215 A JP 2009078215A JP 2009078215 A JP2009078215 A JP 2009078215A JP 2010231490 A JP2010231490 A JP 2010231490A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- output
- failure
- cpu reset
- failure transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Alarm Systems (AREA)
- Fire Alarms (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
本発明は、監視制御装置が他設備へ移報する際の故障出力制御に関するものである。 The present invention relates to failure output control when a monitoring control device transfers information to other equipment.
ウォッチドッグタイマにより、マイコンが正常に動作しているか否かをチェックし、異常動作を検出した場合には、ＣＰＵに割り込みをかける（ＣＰＵリセットを行う）回路を備えた監視制御装置がある（例えば特許文献１）。 There is a monitoring control device having a circuit that interrupts the CPU (performs CPU reset) when the microcomputer checks whether the microcomputer is operating normally by a watchdog timer and detects abnormal operation (for example, Patent Document 1).
ところで、異なるシステムの監視制御装置間においては、伝送形態などが異なるため、上位装置として設定された監視制御装置に対して、下位装置として設定された他方の監視制御装置が移信出力を行う構成を採る場合がある。例えば、火災受信装置が、防犯監視装置に対して火災移信出力や故障移信出力等を行う場合である。 By the way, since the transmission form and the like are different between the monitoring control devices of different systems, the other monitoring control device set as the lower device performs the transfer output with respect to the monitoring control device set as the higher device. May be used. For example, this is a case where the fire receiving device performs a fire transfer output, a failure transfer output, or the like to the security monitoring device.
ここで、上記火災受信装置にはウォッチドッグタイマが設けられており、火災受信装置および火災受信装置のＣＰＵの仕様に適したウオッチドッグタイマの機能によってＣＰＵが監視されている。すなわち、ＣＰＵが暴走などの機能不全に陥った場合、ウォッチドッグタイマによってＣＰＵはリセットされ、火災受信装置は、リレー駆動などによりＣＰＵリセット出力信号を防犯監視装置に故障移信出力する。 Here, the fire receiving device is provided with a watch dog timer, and the CPU is monitored by the function of the fire receiving device and the watch dog timer suitable for the CPU specifications of the fire receiving device. That is, when the CPU has a malfunction such as runaway, the CPU is reset by the watchdog timer, and the fire receiving device outputs a CPU reset output signal to the crime prevention monitoring device by means of relay driving or the like.
また、火災受信装置の設置環境によってはノイズなどの影響によりＣＰＵリセットが発生して頻繁に故障移信出力する場合がある。この場合、ＣＰＵリセットは瞬間的なものであり、故障移信出力しても瞬時復旧するので、移信入力側の他の監視制御装置（防犯監視装置）においてはノイズと判断するが、ノイズの度毎に故障移信出力の原因を確認しなければならず、煩雑かつ面倒であった。 In addition, depending on the installation environment of the fire receiving device, a CPU reset may occur due to the influence of noise or the like and frequent failure transfer output may occur. In this case, the CPU reset is instantaneous, and even if the failure transfer is output, it is recovered instantaneously. Therefore, other monitoring control devices (security monitoring devices) on the transfer input side determine that the noise is The cause of the failure transfer output had to be confirmed every time, which was cumbersome and troublesome.
また、このような監視制御システム上における故障要因とは認められないＣＰＵリセットによる故障移信出力を解決する方法として、火災受信装置の故障移信出力制御に関するプログラムを書き換えるなどのソフトウェア変更による対策が考えられるが、既設の監視制御装置であってソフトウェア変更が不可能なものにおいてはプログラムの書き換えが出来ないという問題がある。また、ソフトウェアの変更が可能な場合であっても、デバッグ作業やシステム再稼働時の検証作業などに多くの時間を費やさなければならず、面倒かつ高コストであるという問題があった。 In addition, as a method of solving failure transfer output due to CPU reset, which is not recognized as a cause of failure on such a supervisory control system, countermeasures by software change such as rewriting a program related to failure transfer output control of the fire receiving device are possible. Although it is conceivable, there is a problem that the program cannot be rewritten in an existing monitoring and control apparatus that cannot change software. Even when the software can be changed, a lot of time has to be spent on debugging work and verification work when the system is restarted, which is troublesome and expensive.
したがって、本発明は、監視制御装置の故障移信出力制御を安価かつ簡単に行うことが可能な回路基板を提供することを目的とする。 Therefore, an object of the present invention is to provide a circuit board capable of easily and inexpensively performing failure transfer output control of a monitoring control device.
上記目的を達成するために、請求項１記載の発明は、監視制御装置のＣＰＵ基板から出力されるＣＰＵリセットパルス入力の立ち上がり又は立ち下がりを検出して故障移信出力を行う故障移信出力制御回路基板であって、前記ＣＰＵリセットパルス入力によって駆動して電流を出力する電流出力回路部と、該電流出力回路部の出力電流を所定時間内に充電する充電回路部と、前記充電回路部の充電電圧が所定の基準電圧を越えるとＨＩＧＨの電圧を出力する比較回路部と、該比較回路部からの出力を受けて故障移信出力する移信出力回路部とを備えたことを特徴とする。
In order to achieve the above object, the invention according to
本発明の故障移信出力回路基板を監視制御装置に設けることにより、ソフトウェアの変更を行わずに確実な故障移信出力を行うことができる。 By providing the failure transfer output circuit board of the present invention in the monitoring control device, it is possible to perform reliable failure transfer output without changing software.
図１は、監視制御装置１０の構成図であり、ＣＰＵ基板２０とＣＰＵリセットによる故障移信出力制御回路基板１（以下、「故障出力対策基板１」という）の回路図である。また、図２は後述する故障対策基板１の回路素子の各動作状態を示す波形図である。
FIG. 1 is a configuration diagram of the
まず、監視制御装置１０（火災受信装置１０）のシステム構成について説明する。
監視制御装置１０（火災受信装置１０）には、図示しない火災感知器が回線を介して接続されており、火災感知器から火災感知信号を受信すると、監視制御装置１０（火災受信装置１０）は、火災警報制御およびその他の火災警報に必要な制御を行う。
First, the system configuration of the monitoring control device 10 (fire receiving device 10) will be described.
A fire detector (not shown) is connected to the monitoring control device 10 (fire receiving device 10) via a line. When a fire detection signal is received from the fire detector, the monitoring control device 10 (fire receiving device 10) , Fire alarm control and other control necessary for fire alarm.
また、監視制御装置１０（火災受信装置１０）は、他設備である防犯監視装置（図示せず）に移報回線を介して接続されており、火災警報時または監視制御装置１０（火災受信装置１０）がＣＰＵ暴走などにより故障した際に、防犯監視装置（他設備の監視制御装置）に対して火災移信出力または故障移信出力を行う。 Further, the monitoring control device 10 (fire receiving device 10) is connected to a crime prevention monitoring device (not shown) which is another facility through a transfer line, and at the time of a fire alarm or the monitoring control device 10 (fire receiving device) 10) When a failure occurs due to a CPU runaway or the like, a fire transfer output or a failure transfer output is performed to a crime prevention monitoring device (monitoring control device of another facility).
次に監視制御装置１０（火災受信装置１０）の内部の構成・動作について説明する。
監視制御装置１０（火災受信装置１０）は、ＣＰＵ基板２０を備えており、前述した火災警報などの各種制御処理を行う。
Next, the internal configuration and operation of the monitoring control device 10 (fire receiving device 10) will be described.
The monitoring control device 10 (fire receiving device 10) includes a
ＣＰＵ基板２０は、ＣＰＵ４０と、ウォッチドッグタイマ５０（以下、ＷＤＴ５０とする）を備えており、ＷＤＴ５０がＣＰＵ４０の正常・異常の監視を行っている。ＣＰＵ４０が暴走や異常動作などの故障状態になるとＷＤＴ５０はこれを検出し、故障状態のＣＰＵ４０に対して割り込み信号を送出してＣＰＵ４０をリセットする。
The
また、ＣＰＵ４０のｐｉｎの一つは、本発明の故障出力対策基板１に設けられた端子部２の入力端子と配線を介して電気的に接続されている（以下、ｐｉｎという）。そして、ＣＰＵ４０の正常時にＨＩＧＨの信号を、また異常時にはＬＯＷの信号を当該入力端子に対して出力する。以下、このｐｉｎから故障出力対策基板１に対してＨＩＧＨからＬＯＷの信号の立ち下がりの信号入力をＣＰＵリセット入力という。
Also, one of the pins of the
次に、故障対策基板１の回路素子の動作状態を主に図２（ｂ）を用いて説明する。
なお、図２（ａ）は、監視制御装置１０（火災受信装置１０）の電源投入時のＣＰＵリセット入力および充電コンデンサＣ１、Ｃ２の充電電圧および故障移信出力（トランジスタＤＴＣ−１のベース電圧）の波形図であり、図２（ｃ）は、ＣＰＵが故障状態から正常状態に復旧する場合の各波形図である。
Next, the operation state of the circuit elements of the
2A shows the CPU reset input and the charging voltage of the charging capacitors C1 and C2 and the failure transfer output (the base voltage of the transistor DTC-1) when the power of the monitoring control device 10 (fire receiving device 10) is turned on. FIG. 2C is a waveform diagram when the CPU recovers from a failure state to a normal state.
ＣＰＵ４０の暴走などの故障をＷＤＴ５０が検出すると、ＣＰＵ割り込みによってＣＰＵ４０はリセットされ、ＣＰＵ４０のｐｉｎから故障出力対策基板１の入力端子（端子部２）にＣＰＵリセット入力がある（図１および図２（ｂ））。
When the
ＣＰＵリセット入力により、故障出力対策基板１のトランジスタＤＴＡ１（本発明の電流出力回路部）がＯＮし（駆動して増幅電流を出力し）、Ｒ２およびＣ１からなる積分回路に充電される（本発明の充電回路部）。
図２（ｂ）のように、ＣＰＵリセット入力はパルス幅１００ｍｓのパルスであり、ＷＤＴ５０の設定により３秒ごとに入力する。また、積分回路のＲ２およびＣ１の定数は、最初のＣＰＵリセット入力から合計４回のＣＰＵリセット入力（ＣＰＵリセットパルス入力）がなされた場合であって、かつ、約１１．６秒間でＣ１が充電される（飽和状態になる）ように設定されている。
By the CPU reset input, the transistor DTA1 (current output circuit unit of the present invention) of the failure
As shown in FIG. 2B, the CPU reset input is a pulse having a pulse width of 100 ms, and is input every 3 seconds depending on the setting of the
Ｃ１が充電されるとコンパレータＣＭＰ１（本発明の比較回路部）の基準電圧を超えて、ＩＣ３に内蔵されたＣＭＰ１が出力（ＯＮ）し、ＣＭＰ１の出力により、続けてＤＴＡ２、ＣＭＰ２、ＤＴＡ３およびＤＴＣ１（本発明の移信出力回路部）が出力（ＯＮ）する（図１および図２）。 When C1 is charged, the reference voltage of the comparator CMP1 (comparison circuit unit of the present invention) exceeds the reference voltage, and the CMP1 built in the IC3 outputs (ON), and DTA2, CMP2, DTA3 and DTC1 are continuously output by the output of CMP1. (Transfer output circuit section of the present invention) outputs (ON) (FIGS. 1 and 2).
ＤＴＣ１が出力（ＯＮ）することにより（図２（ｂ）のＤＴＣ１−Ｂ）、リレーＲＬ１が駆動し、接点ＲＬ’１を閉じる（本発明の移信出力回路部）。 When DTC1 outputs (ON) (DTC1-B in FIG. 2B), relay RL1 is driven and contact RL'1 is closed (transfer output circuit section of the present invention).
したがって、本発明の故障出力対策基板１を監視制御装置１０に設けることにより、瞬間的なノイズ等により発生するＣＰＵリセット入力を除外し、連続してＣＰＵリセット入力があった場合のみ外部の防犯監視装置へ故障移信出力を行う構成としたため、確実なＣＰＵの故障検出を行うことができる。
Therefore, by providing the
また、本発明は、既設の監視制御装置やソフトウェア変更が容易ではないシステムの監視制御装置にＣＰＵ故障出力の不具合が生じた場合に本発明の故障出力対策基板１を設置することによっても効果が顕著である。
The present invention is also effective by installing the failure
なお、本実施例においては、ＣＰＵリセットパルスの立ち下がりを検出する回路構としたが、ＣＰＵリセットパルスの立ち上がりを検出する回路構成としてもよい。 In the present embodiment, the circuit structure for detecting the falling edge of the CPU reset pulse is used. However, the circuit structure for detecting the rising edge of the CPU reset pulse may be used.
１ 故障移信出力制御回路基板（故障出力対策基板）
２ 端子
３ ＩＣ３
１０ 監視制御装置
２０ ＣＰＵ基板
４０ ＩＣ２
1 Fault transfer output control circuit board (fault output countermeasure board)
2
10 Monitoring and
Claims (1)
前記ＣＰＵリセットパルス入力によって駆動して電流を出力する電流出力回路部と、該電流出力回路部の出力電流を所定時間内に充電する充電回路部と、前記充電回路部の充電電圧が所定の基準電圧を越えるとＨＩＧＨの電圧を出力する比較回路部と、該比較回路部からの出力を受けて故障移信出力する移信出力回路部とを備えたことを特徴とする故障移信出力制御回路基板。 A failure transfer output control circuit board that detects a rising or falling edge of a CPU reset pulse input that is output from the CPU board of the monitoring control device and performs a failure transfer output,
A current output circuit unit that outputs current by driving with the CPU reset pulse input, a charging circuit unit that charges the output current of the current output circuit unit within a predetermined time, and a charging voltage of the charging circuit unit is a predetermined reference A failure transfer output control circuit comprising: a comparison circuit unit that outputs a HIGH voltage when exceeding a voltage; and a transfer output circuit unit that receives an output from the comparison circuit unit and outputs a failure transfer output. substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009078215A JP2010231490A (en) | 2009-03-27 | 2009-03-27 | Circuit board for control of failure transfer signal output due to cpu reset |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009078215A JP2010231490A (en) | 2009-03-27 | 2009-03-27 | Circuit board for control of failure transfer signal output due to cpu reset |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010231490A true JP2010231490A (en) | 2010-10-14 |
Family
ID=43047238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009078215A Pending JP2010231490A (en) | 2009-03-27 | 2009-03-27 | Circuit board for control of failure transfer signal output due to cpu reset |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010231490A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101584009B1 (en) | 2014-11-12 | 2016-01-19 | 현대자동차주식회사 | Method for preventing malfunction of failure diagnosis circuit |
| CN108646715A (en) * | 2018-06-13 | 2018-10-12 | 中国北方发动机研究所(天津) | A kind of microcontroller failure restarts circuit automatically |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452900A (en) * | 1990-06-15 | 1992-02-20 | Nohmi Bosai Ltd | Apparatus for fire informing equipment |
-
2009
- 2009-03-27 JP JP2009078215A patent/JP2010231490A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452900A (en) * | 1990-06-15 | 1992-02-20 | Nohmi Bosai Ltd | Apparatus for fire informing equipment |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101584009B1 (en) | 2014-11-12 | 2016-01-19 | 현대자동차주식회사 | Method for preventing malfunction of failure diagnosis circuit |
| CN108646715A (en) * | 2018-06-13 | 2018-10-12 | 中国北方发动机研究所(天津) | A kind of microcontroller failure restarts circuit automatically |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633092B2 (en) | Microcomputer failure monitoring device | |
| US8495433B2 (en) | Microcomputer mutual monitoring system and a microcomputer mutual monitoring method | |
| CN111124827B (en) | Monitoring device and monitoring method for equipment fan | |
| US8259422B2 (en) | Switching power supply protection system, mother board and computer | |
| US20190052355A1 (en) | Network switching system | |
| US20200136428A1 (en) | Remote power unit, direct current power system and direct current power system fault detection method | |
| US20150241854A1 (en) | Controller having cpu abnormality detection function | |
| US9308820B2 (en) | Power-supply control device | |
| US20180276076A1 (en) | Monitoring circuit | |
| KR101448013B1 (en) | Fault-tolerant apparatus and method in multi-computer for Unmanned Aerial Vehicle | |
| JP2010231490A (en) | Circuit board for control of failure transfer signal output due to cpu reset | |
| US7093167B2 (en) | Control apparatus and self-diagnostic method for electronic control system | |
| US20160077161A1 (en) | Method for improved diagnostic in determining and preventing inverter faults | |
| CN107181235A (en) | Fault control for high-current pulse power supply | |
| JP5451273B2 (en) | Power monitoring circuit, power monitoring method and power monitoring control program used in the power monitoring circuit, and electronic device | |
| US6850396B1 (en) | Fail safe circuit with reset capability for a power supply | |
| US6615146B1 (en) | Failure detection of an isolation device with PFA signal generation in a redundant power supply system | |
| KR20230005603A (en) | Battery module, energy storage system and fire monitoring method for battery module | |
| US10749330B2 (en) | Device and method for monitoring the activity of processing units in an electric trip switch | |
| JP6681357B2 (en) | Semiconductor device | |
| KR200422495Y1 (en) | The time switch the terminating resistance is established for fire detection | |
| JP3457629B2 (en) | Overvoltage detection control system for parallel DC power supply | |
| JP5414817B2 (en) | Circuit protection device and protection method | |
| JP2003319547A (en) | Overcurrent detection control system | |
| JP2018097697A (en) | Processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121213 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20121218 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
| A02 | Decision of refusal |
Effective date: 20130716 Free format text: JAPANESE INTERMEDIATE CODE: A02 |