JP2010226919A - Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system - Google Patents
Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system Download PDFInfo
- Publication number
- JP2010226919A JP2010226919A JP2009073921A JP2009073921A JP2010226919A JP 2010226919 A JP2010226919 A JP 2010226919A JP 2009073921 A JP2009073921 A JP 2009073921A JP 2009073921 A JP2009073921 A JP 2009073921A JP 2010226919 A JP2010226919 A JP 2010226919A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- mos fet
- power
- diode
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、電力変換装置並びにこの電力変換装置を用いた冷凍空調システム及び太陽光発電システムに関するものである。 The present invention relates to a power converter, a refrigeration air conditioning system and a solar power generation system using the power converter.
可変電圧・可変周波数インバータが実用化されるに従って、各種の電力変換装置の応用分野が開拓されてきた。例えば、電動機駆動装置等に用いられる駆動回路には、三相電圧形インバータ等が用いられる。三相電圧形インバータは、サイリスタ、トランジスタ、IGBT、MOS FET等の電力用半導体スイッチング素子を用いた三相のブリッジ回路等で構成される。本回路において、各相のスイッチング素子は、正極端子および負極端子を直流電圧源の正極端子および負極端子にそれぞれ直接接続することで実現できる。近年、装置の高効率化が進むにつれ、このようなスタンダードな回路を改良し、更なる高効率化が推進されてきている。 As variable voltage / variable frequency inverters are put into practical use, various application fields of power converters have been developed. For example, a three-phase voltage source inverter or the like is used for a drive circuit used in an electric motor drive device or the like. The three-phase voltage source inverter includes a three-phase bridge circuit using a power semiconductor switching element such as a thyristor, transistor, IGBT, or MOS FET. In this circuit, the switching element for each phase can be realized by directly connecting the positive terminal and the negative terminal to the positive terminal and the negative terminal of the DC voltage source, respectively. In recent years, as the efficiency of devices has been improved, such standard circuits have been improved to further improve the efficiency.
従来、例えば、寄生ダイオード付きMOS FETと高速ダイオードとの直列接続回路に逆並列に還流ダイオードを接続し、寄生ダイオードでの逆回復損失の発生を防止する例が開示されている(例えば特許文献1参照)。 Conventionally, for example, an example in which a freewheeling diode is connected in antiparallel to a series connection circuit of a MOS FET with a parasitic diode and a high-speed diode to prevent occurrence of reverse recovery loss in the parasitic diode has been disclosed (for example, Patent Document 1). reference).
また例えば「スイッチ素子を直列に接続した上下アームを直流電源に対して複数個並列に接続し、前記スイッチ素子の直列接続点から交流電力を出力するインバータ回路を用いたモータ駆動装置において、上側スイッチ素子にPNP形の接合トランジスタを用い、前記接合トランジスタのエミッタを前記直流電源の正極側に接続し、前記接合トランジスタのコレクタに炭化シリコンを原料とするショットキーバリアダイオード(以下、SiC−SBD)のアノードを接続し、前記接合トランジスタのエミッタに前記SiC−SBDのカソードを接続した」ものが提案されている(例えば特許文献2参照)。 In addition, for example, in a motor drive device using an inverter circuit in which a plurality of upper and lower arms having switch elements connected in series are connected in parallel to a DC power source and AC power is output from a series connection point of the switch elements, A PNP-type junction transistor is used as an element, the emitter of the junction transistor is connected to the positive side of the DC power supply, and the collector of the junction transistor is a Schottky barrier diode (hereinafter referred to as SiC-SBD) made of silicon carbide. An anode is connected, and the SiC-SBD cathode is connected to the emitter of the junction transistor has been proposed (see, for example, Patent Document 2).
また例えば「開閉される主回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第1及び第2の主スイッチング素子が上記ボディダイオードが逆直列になるようにして直列に接続された直列回路と、上記直列回路に上記第1の主スイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、上記第1及び第2の主スイッチング素子をほぼ同じタイミングで開閉制御する制御信号を上記制御信号用端子に与える制御手段とを備えた」ものが提案されている(例えば特許文献3参照)。 Also, for example, “a series circuit in which first and second main switching elements each having a main circuit switching terminal to be opened and closed, a control signal terminal, and a body diode are connected in series so that the body diodes are in anti-series. An external diode connected in parallel to the series circuit in the same conduction direction as the body diode of the first main switching element, and the first and second main switching elements at substantially the same timing. And a control means for providing a control signal for opening / closing control to the control signal terminal has been proposed (see, for example, Patent Document 3).
また例えば「電圧の印加方向に沿って上流側となるおよび下流側となるMOS FET及び各IGBTとMOS FETのそれぞれに対し逆並列に接続された還流ダイオードを備えた直列回路を複数有し、これら直列回路におけるIGBTとMOS FETの相互接続点が誘導成分を含む負荷に接続されるスイッチング回路と、前記各直列回路のうち少なくとも1つの直列回路のIGBTをオン,オフして別の少なくとも1つの直列回路のMOS FETをオンする複数相通電を順次に切換える制御手段とを備えた」ものが提案されている(例えば特許文献4参照)。 Also, for example, “having a plurality of series circuits including MOS FETs that are upstream and downstream along the voltage application direction, and free-wheeling diodes connected in reverse parallel to each IGBT and MOS FET, A switching circuit in which an interconnection point between the IGBT and the MOS FET in the series circuit is connected to a load including an inductive component, and at least one other series in the series circuit by turning on / off the IGBT of at least one series circuit. And a control means for sequentially switching a plurality of phases of energization for turning on the MOS FET of the circuit ”has been proposed (see, for example, Patent Document 4).
特許文献1の場合、MOS FETに直列接続される高速ダイオードにより電力損失を生じインバータ効率の低下を伴った。また部品点数増加による回路の複雑化を伴った。
In the case of
また特許文献2の場合、PNP形接合トランジスタの逆バイアス対策を想定したものである。上側スイッチ素子を、PNP形接合トランジスタ、前記PNP型接合トランジスタに直列接続されたダイオード、これに逆並列接続されたSiC−SBDで構成するが、上側は張り付き制御とし、下側MOS FETでのスイッチをパルス幅変調して高効率化を図るため、下側のMOS FETのリカバリ損失を低減できず高効率化には限界があった。
In the case of
また特許文献3の場合、主MOS FETのボディダイオードに流れる電流を従MOS FETにより遮断するものである。従MOS FETの制御は主MOS FETと同一信号により制御されるため、制御部の増加はないものの、従MOS FETの分素子数が増加するため、コスト高となる課題があった。
In the case of
また特許文献4の場合、スイッチング素子のdv/dtばらつき等により逆電圧印加タイミングを制御するために、高機能・高価な制御装置が必要であった。また付加回路による逆電圧印加を行うため、付加回路故障時にインバータ効率が著しく低下する問題があった。
In the case of
本発明は、廉価で効率の高い電力変換装置並びにこの電力変換装置を用いた冷凍空調システム及び太陽光発電システムを提供することを目的とする。 An object of the present invention is to provide an inexpensive and highly efficient power conversion device, and a refrigeration air conditioning system and a solar power generation system using the power conversion device.
この発明に係る電力変換装置は、少なくとも1つの片側アームを備え、片側アームは、寄生ダイオードを内蔵するスイッチング素子と、スイッチング素子と直列接続されスイッチング素子への逆流を抑止する逆流防止ダイオードと、スイッチング素子と逆流防止ダイオードとの直列回路に逆並列接続された還流ダイオードとを具備するものである。 The power conversion device according to the present invention includes at least one one-side arm, and the one-side arm includes a switching element having a built-in parasitic diode, a backflow prevention diode connected in series with the switching element to prevent backflow to the switching element, and switching A free-wheeling diode connected in reverse parallel to a series circuit of an element and a backflow prevention diode is provided.
この発明に係る電力変換装置によれば、少なくとも1つの片側アームを備え、片側アームは、寄生ダイオードを内蔵するスイッチング素子と、スイッチング素子と直列接続されスイッチング素子への逆流を抑止する逆流防止ダイオードと、スイッチング素子と前記逆流防止ダイオードとの直列回路に逆並列接続された還流ダイオードとを具備するので、MOS FETのリカバリ損失が低減でき、システムを高効率に駆動することが可能となる。これにより、ヒートシンクなどの熱対策を軽減でき、システムの小型化を図ることが可能となる。 According to the power conversion device of the present invention, the power conversion device includes at least one one-side arm, and the one-side arm includes a switching element having a built-in parasitic diode, and a backflow prevention diode that is connected in series with the switching element and suppresses backflow to the switching element. Since the free-wheeling diode connected in reverse parallel to the series circuit of the switching element and the backflow prevention diode is provided, the recovery loss of the MOS FET can be reduced and the system can be driven with high efficiency. As a result, heat countermeasures such as a heat sink can be reduced, and the system can be downsized.
以下、本発明の実施の形態に係るインバータ駆動装置または電力変換装置(以下、まとめて電力変換装置と呼ぶ)について図面等を参照しながら説明する。 Hereinafter, an inverter drive device or a power conversion device (hereinafter collectively referred to as a power conversion device) according to an embodiment of the present invention will be described with reference to the drawings.
実施の形態1.
IGBTやMOS FET等のパワーデバイスは、民生機器から産業機器まで様々な用途に使われてきた。現在、SiC(炭化ケイ素)、GaN(窒化ガリウム)等を用いたデバイス開発が様々な形で行われてきている。一方、パワーMOS FETにおいても、SJ(Super Junction)構造のものが出現してきており、超低オン抵抗のデバイスが実現されている。
図2にSJ構造の構造概略図を示す。SJ構造は、p層25とn層26のチャージをバランスさせることで、低オン抵抗化、高耐圧化できるといったメリットを有する。
図3に、ドレイン−ソース間電圧とオン抵抗の関係の一例を示す。この図から分かるように、従来素子では、ドレイン−ソース間電圧が上がるにつれ、オン抵抗が増大するといった問題があったが、SJ構造のものではオン抵抗を低く抑えることが可能である。
しかしながら、SJ構造のMOS FETは、素子に内蔵する寄生ダイオードにより、逆回復時間が遅いといった問題が存在する。このため、SJ構造のMOS FETをインバータに適用する際、任意の片側アームのスイッチング素子がターンオフし、逆側アームのスイッチング素子がターンオンする際、主回路側とのループ経路にて等価的な短絡電流が流れるため(寄生ダイオードの電荷が放出し終わるまでの間)、この分だけ損失悪化を招くといった問題があった(図4参照)。
Power devices such as IGBTs and MOS FETs have been used for various applications from consumer equipment to industrial equipment. Currently, device development using SiC (silicon carbide), GaN (gallium nitride) and the like has been performed in various forms. On the other hand, power MOS FETs having an SJ (Super Junction) structure have appeared, and an ultra-low on-resistance device has been realized.
FIG. 2 shows a structural schematic diagram of the SJ structure. The SJ structure has an advantage that the on-resistance and the withstand voltage can be increased by balancing the charge of the
FIG. 3 shows an example of the relationship between the drain-source voltage and the on-resistance. As can be seen from this figure, the conventional element has a problem that the on-resistance increases as the drain-source voltage increases, but the on-resistance can be kept low in the SJ structure.
However, the SJ structure MOS FET has a problem that the reverse recovery time is slow due to the parasitic diode built in the element. Therefore, when applying an SJ-structure MOS FET to an inverter, when the switching element of any one arm is turned off and the switching element of the opposite arm is turned on, an equivalent short circuit is established in the loop path with the main circuit side. Since the current flows (until the charge of the parasitic diode is completely discharged), there is a problem that the loss is deteriorated by this amount (see FIG. 4).
そこで、MOS FETと、前記MOS FETへの逆流を抑止する逆流防止ダイオードと、還流ダイオードを用いて片側アームを構成し、上記短絡電流の発生を防止する方法を考案した。
図1は、寄生ダイオードを有するSJ構造MOS FET等をインバータに適用する場合の任意の片側アームの構成例を示した図である。
初めに、考案した片側アームについて動作説明する。
図1は、MOS FET等のスイッチング素子5a、逆流防止ダイオード7a、及び還流ダイオード8aで構成される。
逆流防止ダイオード7aについては、ショットキーバリアダイオード(SBD)等の高速タイプのものを想定している。上述の回路構成の特徴から、逆流防止ダイオードには、高耐圧のものが必須ではなく、低耐圧のものを用いても良い。
このような片側アームを少なくとも1つ用いてインバータを構成すれば、片側アーム内のスイッチング素子5aがオンからオフに切り替わる際、スイッチング素子5aの寄生ダイオード6aと逆流防止ダイオード7aの方向が逆であることと、逆流防止ダイオード7aの速度がスイッチング素子5aの寄生ダイオード6aと比較して十分に速いことの2つの効果により、短絡電流の経路がブロックされるため、短絡電流が十分に抑制される。
また、インバータは降圧チョッパの一種と見なせるので、還流経路は必要であるため、これについては還流ダイオード8aを用意しておく。
以上のような構成を取ることで、寄生ダイオードを有するSJ構造のMOS FET等のスイッチング素子のメリットを損なわずに、インバータ回路に対して比較的簡易でシステムの高効率化が行える。
上記は、SJ構造のMOS FETの場合を示したが、寄生インダクタンスが存在する全てのスイッチング素子において、本手法は有効となる。
また、このような構成とした片側アームを1モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能である。
In view of this, the inventors have devised a method for preventing the occurrence of the short-circuit current by forming a single-side arm using a MOS FET, a backflow prevention diode for preventing backflow to the MOS FET, and a freewheeling diode.
FIG. 1 is a diagram showing a configuration example of an arbitrary one-side arm when an SJ structure MOS FET having a parasitic diode or the like is applied to an inverter.
First, the operation of the devised one-side arm will be described.
FIG. 1 includes a
The
If an inverter is configured by using at least one such one-side arm, when the switching
Further, since the inverter can be regarded as a kind of step-down chopper, a return path is necessary, and therefore a
By adopting the configuration as described above, the efficiency of the system can be improved relatively easily with respect to the inverter circuit without impairing the merit of the switching element such as the SJ-structure MOS FET having the parasitic diode.
The above shows the case of the MOS FET having the SJ structure, but the present technique is effective for all the switching elements having the parasitic inductance.
In addition, it is possible to remove noise factors such as an increase in lead inductance by mounting the one-side arm having such a configuration in one module.
次に、上記考案した片側アームを電力変換装置に適用する実施例について述べる。
図5は、本発明の実施の形態1に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。図5に示すシステムは、直流電圧源12、インバータ回路2、電動機1、電動機1に流れる電動機巻線電流を検出する電流検出手段3(3a、3b)、電圧検出手段10、インバータ回路をPWM(Pulse Width Modulation:パルス幅変調)制御し電動機1を駆動するための、例えばCPU(Central Processing Unit )11等で構成される。インバータ回路2は各片側アーム4a〜4fで構成される。
Next, an embodiment in which the devised one-side arm is applied to a power converter will be described.
FIG. 5 is a diagram illustrating an example of a configuration of an electric motor drive system centering on the power conversion device according to the first embodiment of the present invention. The system shown in FIG. 5 includes a
本実施形態のインバータ回路2は、スイッチング素子5a〜5f、逆流防止ダイオード7a〜7f、及び還流ダイオード8a〜8fで構成される。スイッチング素子5a〜5fは、MOS FETの使用を想定している。逆流防止ダイオード7a〜7fは、スイッチング素子5a〜5fへの逆流を抑止すべく、スイッチング素子5a〜5fの寄生ダイオード6a〜6fと逆方向になるよう接続される。
The
また本実施形態の電流検出方法は、電流検出手段3a、3bより得られる両端電圧を、CPU11に取り込み、CPU11に内蔵されるA/D変換器等によりその電圧値を表す数値のデータに変換し、電動機電流のデータ(情報)に換算することで行うものとする(ただし、この方法に限定するものではない)。
In the current detection method of the present embodiment, the both-end voltage obtained from the current detection means 3a, 3b is taken into the
また本実施形態の電圧検出手段10は、抵抗・コンデンサ等から成る分圧回路、A/D変換器、増幅器等で構成される。母線電圧をCPU11に内蔵されるA/D変換器等により上記電流検出のケース同様数値データに変換し、直流母線電圧のデータ(情報)に換算することで行うものとする(上記同様、この場合も本方法に限定するものではない)。
Further, the voltage detection means 10 of the present embodiment is constituted by a voltage dividing circuit composed of a resistor / capacitor, an A / D converter, an amplifier, and the like. The bus voltage is converted into numerical data by the A / D converter or the like built in the
はじめに、PWM(Pulse Width Modulation:パルス幅変調)を用いた電動機駆動運転法について説明する。本実施の形態1では磁極位置センサを付加せず、巻線に流れる電流のデータ(情報)等に基づいて、CPU11が電動機1を駆動運転させるための制御を行う場合について説明する。
First, an electric motor drive operation method using PWM (Pulse Width Modulation) will be described. In the first embodiment, a case will be described in which the magnetic pole position sensor is not added, and the
図5に示すシステムでは、電流検出手段3a、3bにより電動機電流のデータを得ることができる。また、電圧検出手段10を介して母線電圧のデータも得ることができる。これらのデータに基づいて演算を行ってPWMデューティ信号(以下、PWM信号という)を生成し、片側アーム内におけるスイッチング素子5a〜5fを動作させて電動機1に電圧を印加させ、電動機1の駆動運転制御を行う。
In the system shown in FIG. 5, motor current data can be obtained by the current detection means 3a, 3b. Also, bus voltage data can be obtained via the voltage detection means 10. A calculation is performed based on these data to generate a PWM duty signal (hereinafter referred to as a PWM signal), the
図6はPWM信号を作成処理等する際のCPU11の動作を示すフローチャートを表す図であり、同時にCPUの機能を各機能手段で構成したブロック図を示している。CPU11の機能は、図6に示すように電流検出手段3a、3bによって得られた2つの相電流Iu、Iwから各相のインバータ出力電流Iu〜Iwを算出する相電流演算手段61と、インバータ出力電流Iu〜Iwから励磁電流とトルク電流を算出する励磁電流Iγ及びトルク電流Iδを求める手段62と、励磁電流Iγとトルク電流Iδと周波数指令f*とから次回の電圧指令ベクトルVγ*、Vδ*を演算する電圧指令ベクトル演算手段63と、電圧指令ベクトル演算手段63からの電圧指令ベクトルVγ*、Vδ*と母線電圧Vdcとから各相の電圧指令Vu*〜Vw*を算出する各相電圧指令演算手段64と、各相電圧指令演算手段64から出力された各相の電圧指令Vu*〜Vw*に基づいてPWM原信号Tup〜Twnを作成するPWM信号作成手段65と、PWM信号作成手段65からのPWM原信号Tup〜Twnに基づいてPWM信号Up〜Wnを発生するPWM発生手段66とから構成される。
次に、電動機電流Iu、Iv、Iwに基づいて、CPU11が、インバータ回路2に出力するPWMスイッチング信号を作成処理等する過程についてCPUの各機能手段を用いて説明する。
FIG. 6 is a flowchart showing the operation of the
Next, a process in which the
ステップS201において、相電流演算手段61は、電流検出手段3a、3bの検出に基づいて得られた2相電流から、「3相電流の総和が0になる」といった3相平衡インバータの特徴等を利用し、UVW各相に流れる電流量を算出する。
In step S201, the phase current calculation unit 61 obtains the characteristics of the three-phase balanced inverter such as “the sum of the three-phase currents is 0” from the two-phase currents obtained based on the detection by the
次に、ステップS202において、励磁電流とトルク電流を求める手段62は各相電流値を座標変換し、励磁電流成分(γ軸電流)Iγとトルク電流成分(δ軸電流)Iδを算出する。具体的には、次式(1)に示すような変換行列[C1]と電動機電流Iu、Iv、Iwとを乗算することにより励磁電流Iγおよびトルク電流Iδを算出することで行う。ただし、(1)式中のθはインバータ回転角で、回転方向が時計回りの場合を示す。
Next, in step S202, the
なお、パルスエンコーダ等の回転子位置を検出するセンサを用いる場合、回転子の電気角周波数とインバータ回路の回転周波数とはほぼ一致するので、回転子の電気角周波数と同一周波数でインバータ回路とが回転する座標系をdq座標系と一般的に称する。
一方、パルスエンコーダ等の回転子位置を検出するセンサを用いない場合は、CPU11はdq軸座標を正確に捉えることができず、実際にはdq座標系と位相差Δθだけずれてインバータ回路が回転している。このような場合を想定して、一般的にはインバータ回路の出力電圧と同一周波数で回転する座標系をγδ座標系と称し、回転座標系とは区別して扱うこととしている。本実施の形態1は、センサを用いない場合の例を示しているので、この慣例を踏襲してγおよびδを添え字としている。
When a sensor for detecting the rotor position such as a pulse encoder is used, the electrical angular frequency of the rotor and the rotational frequency of the inverter circuit substantially coincide with each other. Therefore, the inverter circuit has the same frequency as the electrical angular frequency of the rotor. A rotating coordinate system is generally referred to as a dq coordinate system.
On the other hand, when a sensor for detecting the rotor position such as a pulse encoder is not used, the
次にステップS203において、γ軸電圧・δ軸電圧指令演算手段63は、励磁電流Iγ、トルク電流Iδおよび周波数指令f*から速度制御を含む各種ベクトル制御を行い、例えば次式(2)を用いて次回のγ軸電圧指令Vγ*およびδ軸電圧指令Vδ*を求める。 Next, in step S203, the γ-axis voltage / δ-axis voltage command calculation means 63 performs various vector controls including speed control from the excitation current Iγ, torque current Iδ, and frequency command f *. For example, the following equation (2) is used. Next, the next γ-axis voltage command Vγ * and δ-axis voltage command Vδ * are obtained.
次にステップS204において、各相電圧指令演算手段64は、(1)式の逆行列[C1]-1である次式(3)を用いて各相電圧指令Vu*、Vv*、Vw*を求める。 Next, in step S204, each phase voltage command calculation means 64 uses the following equation (3) which is the inverse matrix [C1] -1 of equation (1) to obtain each phase voltage command Vu *, Vv *, Vw *. Ask.
次にステップS205において、PWM信号作成手段65は、インバータ回路2の各相電圧指令Vu*、Vv*、Vw*と電圧検出手段10から得られた母線電圧Vdcとの比率(Vdcに対する各相電圧指令の比率)に基づいて、各片側アーム内スイッチング素子のON時間(あるいはOFF時間)を示すPWM原信号Tup〜Twnを演算する。
なお、上記ではPWM原信号Tup〜Twnの演算に当たり、各片側アーム内スイッチング素子のON時間(あるいはOFF時間)算出の一例を示したが、従来の空間ベクトル変調等の手法を用いて行っても良い。
Next, in step S205, the PWM signal creating means 65 determines the ratio of each phase voltage command Vu *, Vv *, Vw * of the
In the above description, an example of calculating the ON time (or OFF time) of each single-side arm switching element has been shown in the calculation of the PWM original signals Tup to Twn. However, the conventional method such as space vector modulation may be used. good.
このようにして演算した1キャリア周期中のスイッチング時間を換算したPWM原信号を、PWM信号発生手段66により、PWM信号Up〜Wnとして発信し、これに基づき各片側アーム4a〜4f内のスイッチング素子5a〜5fが動作し、動作に対応するパルス電圧を印加し、電動機1を駆動運転する。一例として、図7にスイッチング素子のPWM信号の論理を示す。
The PWM original signal obtained by converting the switching time in one carrier cycle calculated in this way is transmitted as PWM signals Up to Wn by the PWM signal generating means 66, and based on this, the switching elements in the respective one
一方、従来のMOS FETインバータの回路構成は、図18に示すように各片側アームに1個ずつのスイッチング素子101a〜101fを有する回路がこれまで一般的であった。このような回路構成でPWMを用いた電動機駆動運転を行う場合、各スイッチング素子101a〜101fに付随する寄生ダイオード102a〜102fのリカバリ損失が無視できなくなる。
On the other hand, the circuit configuration of the conventional MOS FET inverter is generally a circuit having one
例えば今U相に着目して、U相下側スイッチング素子101dの寄生ダイオード102dに負荷電流が流れているときに、U相上側スイッチング素子101aをターンオンする場合について考察する。この場合、寄生ダイオードは一種のコンデンサとみなせるから、寄生ダイオード102dが蓄えた電荷量を放出し終えるまで、すなわちU相下側スイッチング素子101dの寄生ダイオード102dがオフするまでの間、主回路電圧を短絡する回路が形成される(本期間中にダイオード部は等価的に短絡回路と見なせる)。この時の等価的短絡回路形成の様子を図19に示す。この例のように本構成ではスイッチングの切替え時に寄生ダイオードの存在により等価的短絡回路が形成されるため、リカバリ損失が大きかった。
For example, paying attention to the U phase, consider a case where the U-phase
一方、図5の構成によれば、U相下側アーム4d内の還流ダイオード8dに負荷電流が流れているとき、スイッチング素子5dのMOS FETの寄生ダイオードを介して負荷電流は流れない。これは、逆流防止ダイオード7dにより導通経路をブロック(遮断)している効果による。すなわち、MOS FETのオフ時に寄生ダイオードを通した逆導通ができなくなり、還流ダイオード8d側に転流するため、寄生ダイオード6dによるリカバリ電流を減少させることが可能であり、高効率駆動が行える。
On the other hand, according to the configuration of FIG. 5, when a load current flows through the
また、逆流防止ダイオード7dに低耐圧タイプの素子を用いると、オン電圧の増加が低く抑えられ、素子数増加による効率低下は最小限に抑えることができる。
以上、SJ構造のMOS FETを用いたインバータの場合を示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いた3相インバータにおいて、本手法は有効となる。
また、本インバータの任意の少なくとも1つのアームまたは全アームを1モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。
Further, when a low breakdown voltage type element is used for the
The case of the inverter using the SJ structure MOS FET has been described above. However, the present technique is effective for a three-phase inverter using all switching elements in which parasitic inductance exists.
Further, by mounting any one or all of the arms of this inverter in a single module, it is possible to eliminate noise factors such as an increase in lead inductance, which is advantageous in terms of mounting area.
実施の形態2.
図8は、本発明の実施の形態2に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。図8の電動機駆動システムでは、インバータ主回路2において下アーム4d〜4fの構成が図5と異なる。4d〜4f内は、高速のスイッチング素子13a〜13c及び還流ダイオード8d〜8fで構成される。また、13a〜13cは、例えば複数タイプのIGBTの内でスイッチング速度が比較的遅いが安価なタイプのIGBT等の素子で構成することを想定している。これにより安価なインバータ回路を構成することができる。ただし、諸条件(キャリア周波数、スイッチング速度、リカバリ損失の程度、入手性等)を考慮してMOS FETを用いても良い。
FIG. 8 is a diagram illustrating an example of a configuration of an electric motor drive system centering on the power conversion device according to the second embodiment of the present invention. In the motor drive system of FIG. 8, the configurations of the
ここで、図8のような構成と併せて、PWMパターンの工夫で、素子数を増加させずに高効率化を図る方法を考案した。図8のような構成にて、上アーム内でのリカバリ損失を低減させ、さらに下アーム内において、スイッチング回数の少ない下張付方式の二相変調を用いることでスイッチング損失を低減させることができるため、システムの高効率化を図ることが可能である。下張付方式の二相変調時の各片側アームのゲート信号パターンの一例を図12に示す。
このような装置・方法を用いることで、システムの更なる高効率化を図ることが可能である。また、素子数増加を極力抑えることにより、コスト低減や地球環境負荷軽減に繋げられる。
Here, in conjunction with the configuration as shown in FIG. 8, a method for improving the efficiency without increasing the number of elements has been devised by devising the PWM pattern. With the configuration as shown in FIG. 8, the recovery loss in the upper arm can be reduced, and further, the switching loss can be reduced in the lower arm by using the two-phase modulation of the under-straining method with a small number of switching times. Therefore, it is possible to increase the efficiency of the system. FIG. 12 shows an example of the gate signal pattern of each one-side arm at the time of two-phase modulation of the underlaying method.
By using such an apparatus / method, it is possible to further increase the efficiency of the system. Further, by suppressing the increase in the number of elements as much as possible, it is possible to reduce the cost and reduce the global environmental load.
上記は、下張付方式の例を説明したが、上張付方式を用いても実現可能である。この場合、図9のような構成で行う。
図9の電動機駆動システムでは、インバータ主回路2において上アーム4a〜4cの構成が図5と異なる。4a〜4c内は、スイッチング素子14a〜14c及び還流ダイオード8a〜8cで構成される。また、14a〜14cは、例えばスイッチング速度が遅いIGBT等の素子で構成することを想定している。ただし、諸条件(キャリア周波数、スイッチング速度、リカバリ損失の程度、入手性等)を考慮してMOS FETを用いても良い。
The above has described an example of the underlaying method, but it can also be realized by using the upholstery method. In this case, the configuration is as shown in FIG.
In the motor drive system of FIG. 9, the configurations of the
本ケースでは、下アーム内でのリカバリ損失を低減させ、さらに上アーム内において、スイッチング回数の少ない上張付方式の二相変調を用いることでスイッチング損失を低減させることができるため、システムの高効率化を図ることが可能である。上張付方式の二相変調時の各片側アームのゲート信号パターンの一例を図13に示す。
このような装置・方法を用いることで、システムの更なる高効率化を図ることが可能である。また、素子数増加を極力抑えることにより、コスト低減や地球環境負荷軽減に繋げられる。
上記は、SJ構造のMOS FETを用いた場合の例を示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いた3相インバータにおいて、本手法は有効となる。
本実施例においても、本インバータの任意の少なくとも1つのアームまたは全アームを1モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。
In this case, the recovery loss in the lower arm can be reduced, and the switching loss can be reduced in the upper arm by using the two-phase modulation of the upper tension method with a small number of switching operations. It is possible to improve efficiency. FIG. 13 shows an example of the gate signal pattern of each one-side arm at the time of the two-phase modulation of the top-up type.
By using such an apparatus / method, it is possible to further increase the efficiency of the system. Further, by suppressing the increase in the number of elements as much as possible, it is possible to reduce the cost and reduce the global environmental load.
The above shows an example in which an SJ-structure MOS FET is used. However, this method is effective in a three-phase inverter using all switching elements in which parasitic inductance exists.
Also in this embodiment, it is possible to remove noise factors such as an increase in lead inductance by mounting any at least one arm or all arms of this inverter as one module, and in terms of mounting area, Become superior.
実施の形態3.
図14は、本発明の実施の形態3に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。図14に示すシステムは、直流電圧源12、インバータ回路2a(マスター側)及び2b(スレーブ側)、電動機1、電動機1に流れる電動機巻線電流を検出する電流検出手段3(3a、3b)、電圧検出手段10、インバータ回路をPWM制御し電動機1を駆動するための、例えばCPU(Central Processing Unit )11等で構成される。マスター側インバータ回路2aは各片側アーム4a〜4fで構成される。またスレーブ側インバータ回路2bは、各片側アーム15a〜15fで構成される。
FIG. 14 is a diagram illustrating an example of a configuration of an electric motor drive system centering on a power conversion device according to a third embodiment of the present invention. The system shown in FIG. 14 includes a
本実施形態のマスター側インバータ回路2aは、各片側アーム4a〜4fを有する回路である。各片側アーム内は、スイッチング素子5a〜5f、逆流防止ダイオード7a〜7f、及び還流ダイオード8a〜8fで構成される。スイッチング素子5a〜5fは、MOS FETの使用を想定している。逆流防止ダイオード7a〜7fは、スイッチング素子5a〜5fへの逆流を抑止すべく、スイッチング素子5a〜5fの寄生ダイオード6a〜6fと逆方向になるよう接続される。
本実施形態のスレーブ側インバータ回路2bは、各片側アーム15a〜15fを有する回路である。各片側アーム内は、スイッチング素子13a〜13f及び還流ダイオード8a〜8fで構成される。また、各片側アーム15a〜15fは、例えば複数タイプのIGBTの内でスイッチング速度が比較的遅いが安価なタイプのIGBT等の素子で構成することを想定している。これにより安価なインバータ回路を構成することができる。ただし、諸条件(キャリア周波数、スイッチング速度、リカバリ損失の程度、入手性等)を考慮してMOS FETを用いても良い。
The master-side inverter circuit 2a of the present embodiment is a circuit having each one-
The slave-
本実施形態において、マスター側インバータ回路のPWMは実施の形態1で示した方法でPWM信号の出力を行う。スレーブ側インバータは、マスター側インバータの各相出力電圧指令の極性に応じてP側電位またはN側電位に貼付けた二相変調を用いてPWM信号の出力を行う。例として、図15にU相出力指令電圧指令とスレーブ側インバータの指令電圧を示す。例えば、U相については、マスター側インバータの指令電圧が正の時、常時上アームをOFFする(N側に貼り付ける)。また、マスター側インバータの指令電圧が負の時、常時上アームをONする(P側に貼り付ける)。マスター側インバータの指令電圧が0の時は出力しないか、またはP側、N側のいずれかに貼り付けても良い。このように、マスター側インバータの各相出力電圧指令の極性に応じてP側電位またはN側電位に張り付かせた二相変調によるPWM信号の出力を行うことで、スレーブ側インバータのスイッチング回数を低減し、本システムの部品点数削減、コスト低減が行える。
なお、ここでは、SJ構造のMOS FETを用いた場合について示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いた複数台インバータの共調運転において、本手法は有効となる。
また、本実施の形態においても、マスター側インバータの任意の少なくとも1つのアームまたは全アーム、あるいはスレーブ側インバータを含めて少なくとも1モジュールに集約化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。
In the present embodiment, the PWM of the master-side inverter circuit outputs a PWM signal by the method shown in the first embodiment. The slave-side inverter outputs a PWM signal using two-phase modulation attached to the P-side potential or N-side potential according to the polarity of each phase output voltage command of the master-side inverter. As an example, FIG. 15 shows the U-phase output command voltage command and the command voltage of the slave inverter. For example, for the U phase, when the command voltage of the master-side inverter is positive, the upper arm is always turned off (attached to the N side). Further, when the command voltage of the master side inverter is negative, the upper arm is always turned on (applied to the P side). When the command voltage of the master-side inverter is 0, it may not be output, or may be attached to either the P side or the N side. As described above, by outputting the PWM signal by the two-phase modulation stuck to the P-side potential or the N-side potential according to the polarity of each phase output voltage command of the master-side inverter, the switching frequency of the slave-side inverter can be reduced. This reduces the number of parts and cost of this system.
Here, although the case where the SJ-structure MOS FET is used is shown, the present technique is effective in the cooperative operation of a plurality of inverters using all switching elements in which parasitic inductance exists.
Also, in this embodiment, noise factors such as an increase in lead inductance can be obtained by integrating and mounting on at least one or all arms of the master side inverter or at least one module including the slave side inverter. It can be removed, and is advantageous in terms of mounting area.
実施の形態4.
図16は、本発明の実施の形態4に係る電力変換装置の一例を表す図である。図16に示すシステムは、直流電圧源12、インバータ回路2、負荷装置16、負荷装置16に流れる負荷電流を検出する電流検出手段3、電圧検出手段10、インバータ回路をPWM制御し負荷装置を制御するための、例えばCPU11等で構成される。インバータ回路2は各片側アーム4a〜4dで構成される。
FIG. 16 is a diagram illustrating an example of a power converter according to
本実施形態のインバータ回路2は、各片側アーム4a〜4dを有する回路である。各片側アーム内は、スイッチング素子5a〜5d、逆流防止ダイオード7a〜7d、及び還流ダイオード8a〜8dで構成される。スイッチング素子5a〜5dは、MOS FETの使用を想定している。逆流防止ダイオード7a〜7dは、スイッチング素子5a〜5dへの逆流を抑止すべく、スイッチング素子5a〜5dの寄生ダイオード6a〜6dと逆方向になるよう接続される。
The
3相機器に限らず、本実施例の単相ブリッジ構成のインバータにおいても、MOS FETのリカバリ低減抑制については前述の実施形態同様の効果が認められ、システムの高効率化が行える。
また他の実施の形態同様、アームの限定相を本構成のようなアームで構成し、残りのアームをスイッチング素子1つ、また素子種類により必要に応じて還流ダイオード1つの素子構成で行い、これらを組み合わせた回路構成とすることで、必要な効率を維持しつつ、コスト最適化が図れる。
上記は、SJ構造のMOS FETを用いた場合の例について示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いたインバータにおいて、本手法は有効である。
本実施の形態においても、少なくとも1つのアームまたは全アームを1モジュールに集約化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。
Not only the three-phase equipment but also the single-phase bridge-structured inverter of the present embodiment has the same effect as that of the above-described embodiment for suppressing the recovery reduction of the MOS FET, and the system can be made highly efficient.
Further, as in the other embodiments, the limited phase of the arm is configured with an arm like this configuration, and the remaining arm is configured with one switching device, and depending on the type of the device, with one device configuration of a freewheeling diode. By combining the circuit configurations, cost optimization can be achieved while maintaining necessary efficiency.
The above shows an example in which an SJ-structure MOS FET is used. However, the present technique is effective in an inverter using all switching elements in which parasitic inductance exists.
Also in the present embodiment, it is possible to eliminate noise factors such as an increase in lead inductance by integrating at least one arm or all arms into one module, which is advantageous in terms of mounting area. Become.
実施の形態5.
上記実施の形態のインバータ回路は、空調冷凍システムで用いることができるだけでなく他にも用途がある。
図17は、本発明の実施の形態5に係る系統連系型太陽光発電システムの一例を表す図である。図17に示すシステムは、複数の太陽電池モジュールから構成される太陽電池アレイ51と、太陽電池アレイ51が発生する直流電力を交流電力へ変換し、単相商用電力系統52へ連系して電力供給を行う系統連系インバータ装置53と、で構成される。
The inverter circuit of the above embodiment can be used not only in an air conditioning refrigeration system but also has other uses.
FIG. 17 is a diagram illustrating an example of a grid-connected photovoltaic power generation system according to
系統連系インバータ装置53は、入力された直流電圧を昇圧する昇圧回路61と、直流電圧を高周波交流電圧へ変換するインバータ回路2と、インバータ回路2の出力電圧に含まれる高周波スイッチング成分を減衰させるフィルタ回路62と、フィルタ回路62の出力電圧を商用電力系統52へ接続、切り離しを行う連系リレー63と、インバータ回路2の出力電流を検出する電流検出手段3aと、フィルタ回路62の出力電流を検出する電流検出手段3cと、電流検出手段3a、3c等の情報を元にインバータ回路2を駆動するためのPWM信号を出力する演算処理装置64と、で構成される。
The grid-connected inverter device 53 attenuates a high-frequency switching component included in a booster circuit 61 that boosts an input DC voltage, an
本実施形態のインバータ回路2は、前記実施の形態4と同様、単相ブリッジ構成のインバータ回路であり、各アーム4a〜4dを有する。アーム内スイッチング素子5a〜5dにはSJ構造のMOS FETを、逆流防止ダイオード7a〜7dにはSBDなどの高速タイプのものを、還流ダイオード8a〜8dには、逆回復特性の良い高速タイプのものを用いた。
The
本実施形態では、インバータ回路2を前記のように構成したことにより、スイッチング時のリカバリ電流を小さくでき、高効率駆動が可能である。
太陽光発電システムにおいては、インバータ装置における電力変換効率の増加は発電電力量の増加につながり、使用者はより多くの発電電力量を得ることができる。また、電力変換時の損失を低減できることから、インバータ装置における発熱が抑えられ、放熱装置の小型化、温度上昇の低減による構成部品の信頼性向上などの利点がある。
In the present embodiment, since the
In the solar power generation system, an increase in power conversion efficiency in the inverter device leads to an increase in the amount of generated power, and the user can obtain a larger amount of generated power. Further, since loss during power conversion can be reduced, heat generation in the inverter device can be suppressed, and there are advantages such as downsizing of the heat dissipation device and improvement in reliability of components due to reduction in temperature rise.
以上のように、本発明は、実施の形態1〜4のような電動機や負荷装置などの独立負荷に接続されたインバータ装置だけでなく、実施の形態5のような商用電力系統に連系される系統連系インバータ装置にも用いることができ、同様の効果を得ることが出来る。
また本実施形態では単相商用電力系統に連系する系統連系型太陽光発電システムを示したが、3相商用電力系統へ連系する系統連系型太陽光発電システムや、系統へ連系せず独立負荷へ電力を供給する独立型太陽光発電システムにおいても同様に実施することができ、同様の効果が得られる。
さらに、本実施形態では発電要素として太陽電池モジュールを用いた太陽光発電システムを示したが、燃料電池や風力発電機など、直流電力を発生するいかなる発電要素を用いた発電システムにおいても同様に実施でき、同様の効果が得られることは言うまでもない。
As described above, the present invention is linked not only to an inverter device connected to an independent load such as an electric motor and a load device as in the first to fourth embodiments, but also to a commercial power system as in the fifth embodiment. It can be used for a grid-connected inverter device, and the same effect can be obtained.
In the present embodiment, a grid-connected photovoltaic power generation system linked to a single-phase commercial power system is shown. However, a grid-connected photovoltaic power generation system linked to a three-phase commercial power grid or a grid-connected grid The same effect can also be obtained in an independent solar power generation system that supplies power to an independent load without any problem.
Furthermore, in the present embodiment, a solar power generation system using a solar cell module as a power generation element is shown. However, the present invention is similarly applied to a power generation system using any power generation element that generates DC power, such as a fuel cell and a wind power generator. Needless to say, the same effect can be obtained.
1 電動機、2 インバータ回路、3、3a〜3c 電流検出手段、4、4a〜4f 各片側アームの構成、5、5a〜5f アーム内スイッチング素子(MOS FET)、6、6a〜6f 寄生ダイオード、7、7a〜7f 逆流防止ダイオード、8、8a〜8f 還流ダイオード、10 電圧検出手段、11 CPU、12 直流電圧源、13a〜13f スイッチング素子(IGBT他)、14a〜14c スイッチング素子(IGBT他)、15a〜15f IGBT等で構成したインバータの各片側アーム、16 負荷装置、21 ゲート、22 ソース、23 ドレイン、24 基板(極性n+)、25 p層、26 n層、51 太陽電池アレイ、52 単相商用電力系統、53 系統連系インバータ装置、61 昇圧チョッパ回路、62 フィルタ回路、63 連系リレー、64 演算処理装置、101a〜101f スイッチング素子、102a〜102f 寄生ダイオード。
DESCRIPTION OF
Claims (12)
前記片側アームは、寄生ダイオードを内蔵するスイッチング素子と、前記スイッチング素子と直列接続され前記スイッチング素子への逆流を抑止する逆流防止ダイオードと、前記スイッチング素子と前記逆流防止ダイオードとの直列回路に逆並列接続された還流ダイオードとを具備することを特徴とする電力変換装置。 Comprising at least one unilateral arm;
The one-side arm is antiparallel to a series circuit of a switching element having a built-in parasitic diode, a backflow prevention diode connected in series with the switching element to suppress backflow to the switching element, and the switching element and the backflow prevention diode. A power conversion device comprising a connected freewheeling diode.
前記逆流防止ダイオードは前記MOS FETと逆方向に直列接続されることを特徴とする請求項1記載の電力変換装置。 The switching element is a super junction structure MOSFET.
The power converter according to claim 1, wherein the backflow prevention diode is connected in series with the MOS FET in the reverse direction.
前記片側アームの一方は、MOS FETと、このMOS FETのソースとアノード側で接続するように直列接続され、前記MOS FETへの逆流を抑止するための逆流防止ダイオードと、前記MOS FETと前記逆流防止ダイオードとの直列回路に逆並列に接続された還流ダイオードとを具備し、
前記片側アームの他方は、IGBTまたはMOS FETと、このIGBTまたはMOS FETに並列に接続された還流ダイオードと、を具備することを特徴とする電力変換装置。 Comprising at least one arm consisting of two one-sided arms connected in series;
One of the one side arms is connected in series so as to be connected to the MOS FET, the source and the anode side of the MOS FET, a backflow prevention diode for suppressing backflow to the MOS FET, the MOS FET and the backflow A freewheeling diode connected in antiparallel to a series circuit with a prevention diode;
2. The power conversion device according to claim 1, wherein the other arm includes an IGBT or a MOS FET and a free-wheeling diode connected in parallel to the IGBT or the MOS FET.
前記第1のインバータは、MOS FETと、このMOS FETのソースとアノード側で接続するように直列接続され、前記MOS FETへの逆流を抑止するための逆流防止ダイオードと、前記MOS FETと前記逆流防止ダイオードとの直列回路に逆並列に接続された還流ダイオードとを具備した片側アームを少なくとも1つ以上有し、
前記第2のインバータは、スイッチング素子と、このスイッチング素子と並列に接続された還流ダイオードと、を具備した片側アームを少なくとも1つ有することを特徴とする電力変換装置。 A first inverter and a second inverter connected to the first inverter via a load;
The first inverter is connected in series so as to be connected to the MOS FET, the source and the anode side of the MOS FET, a backflow prevention diode for suppressing backflow to the MOS FET, the MOS FET and the backflow At least one arm having a free-wheeling diode connected in reverse parallel to a series circuit with a prevention diode;
The second inverter includes at least one one-side arm including a switching element and a free-wheeling diode connected in parallel with the switching element.
この制御手段は前記第1のインバータの各相電圧指令の電圧極性に応じて、前記第2のインバータの各相電圧を直流母線正側あるいは負側に張り付かせることを特徴とする請求項7に記載の電力変換装置。 With control means,
8. The control means for sticking each phase voltage of the second inverter to the positive side or the negative side of the DC bus according to the voltage polarity of each phase voltage command of the first inverter. The power converter device described in 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073921A JP2010226919A (en) | 2009-03-25 | 2009-03-25 | Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073921A JP2010226919A (en) | 2009-03-25 | 2009-03-25 | Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010226919A true JP2010226919A (en) | 2010-10-07 |
Family
ID=43043495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009073921A Pending JP2010226919A (en) | 2009-03-25 | 2009-03-25 | Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010226919A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103138572A (en) * | 2011-11-29 | 2013-06-05 | 株式会社东芝 | Semiconductor switch and power conversion apparatus |
JP2013247695A (en) * | 2012-05-23 | 2013-12-09 | Daikin Ind Ltd | Electric power conversion system |
JP2015089100A (en) * | 2013-09-26 | 2015-05-07 | 株式会社デンソー | Load drive device |
TWI514746B (en) * | 2014-04-03 | 2015-12-21 | Ind Tech Res Inst | Energy voltage regulator and control method applicable thereto |
JP2016116358A (en) * | 2014-12-16 | 2016-06-23 | 富士電機株式会社 | Semiconductor device and semiconductor package |
CN110906499A (en) * | 2019-11-29 | 2020-03-24 | 青岛海尔空调电子有限公司 | Control method of air conditioner under refrigeration working condition and air conditioner |
CN114123828A (en) * | 2020-08-28 | 2022-03-01 | 苏州捷芯威半导体有限公司 | Inverter circuit and modulation method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016507A (en) * | 2007-07-03 | 2009-01-22 | Denso Corp | Semiconductor apparatus |
-
2009
- 2009-03-25 JP JP2009073921A patent/JP2010226919A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016507A (en) * | 2007-07-03 | 2009-01-22 | Denso Corp | Semiconductor apparatus |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9893509B2 (en) | 2011-11-29 | 2018-02-13 | Kabushiki Kaisha Toshiba | Semiconductor switch and power conversion apparatus |
JP2013115933A (en) * | 2011-11-29 | 2013-06-10 | Toshiba Corp | Semiconductor switch and power conversion equipment |
TWI505626B (en) * | 2011-11-29 | 2015-10-21 | Toshiba Kk | Semiconductor switch and power conversion device |
CN105024546A (en) * | 2011-11-29 | 2015-11-04 | 株式会社东芝 | Semiconductor switch and power conversion apparatus |
CN103138572A (en) * | 2011-11-29 | 2013-06-05 | 株式会社东芝 | Semiconductor switch and power conversion apparatus |
US9257248B2 (en) | 2011-11-29 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor switch and power conversion apparatus |
JP2013247695A (en) * | 2012-05-23 | 2013-12-09 | Daikin Ind Ltd | Electric power conversion system |
JP2015089100A (en) * | 2013-09-26 | 2015-05-07 | 株式会社デンソー | Load drive device |
TWI514746B (en) * | 2014-04-03 | 2015-12-21 | Ind Tech Res Inst | Energy voltage regulator and control method applicable thereto |
US9680394B2 (en) | 2014-04-03 | 2017-06-13 | Industrial Technology Research Institute | Energy voltage regulator and control method applicable thereto |
JP2016116358A (en) * | 2014-12-16 | 2016-06-23 | 富士電機株式会社 | Semiconductor device and semiconductor package |
CN110906499A (en) * | 2019-11-29 | 2020-03-24 | 青岛海尔空调电子有限公司 | Control method of air conditioner under refrigeration working condition and air conditioner |
CN110906499B (en) * | 2019-11-29 | 2022-02-18 | 青岛海尔空调电子有限公司 | Control method of air conditioner under refrigeration working condition and air conditioner |
CN114123828A (en) * | 2020-08-28 | 2022-03-01 | 苏州捷芯威半导体有限公司 | Inverter circuit and modulation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5697591B2 (en) | Electric motor drive device and refrigeration air conditioner | |
US9281776B2 (en) | Power conversion apparatus including different voltage-type bridge circuits | |
US8299737B2 (en) | Motor driving circuit | |
JP5438004B2 (en) | Power converter | |
JP2010226919A (en) | Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system | |
JP5822773B2 (en) | Power converter | |
JP5873716B2 (en) | Motor control device | |
JP6477915B2 (en) | Power converter | |
JP5837229B2 (en) | AC motor generator for vehicles | |
JP2015065742A (en) | Inverter controller and control method for inverter device | |
US10090778B2 (en) | Multi-phase power device with two-phase modulation scheme | |
JP6402828B2 (en) | Charging shared inverter | |
JP5788540B2 (en) | Electric motor drive device and refrigeration air conditioner | |
Lee et al. | GaN-based single phase brushless DC motor drive for high-speed applications | |
JP2016001991A (en) | Motor drive device and air conditioner | |
JP2015033222A (en) | Drive unit of semiconductor device and power conversion device using the same | |
JP6641782B2 (en) | Power converter | |
JP5647558B2 (en) | Inverter device | |
JP4321444B2 (en) | Motor drive device with MOS FET, MOS FET, and motor with MOS FET | |
JP2013062937A (en) | Drive device for electric motor, and refrigeration cycle device | |
JP5857189B2 (en) | Inverter device | |
WO2001031786A1 (en) | Unipolar transistor and power converter comprising it | |
Hesener | GaN power ICs drive Efficiency and Size Improvements in BLDC Motor Drive Applications | |
JP2014212588A (en) | Power supply device and electric and electronic equipment coming with the same | |
JP2011024326A (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |