JP2010226033A - ノイズ対策コンデンサ実装方法 - Google Patents

Abstract

【課題】 ノイズ対策コンデンサ実装方法において、ノイズ対策が必要であると判断した後に、ラインのカットを行わずに２端子コンデンサ又は３端子コンデンサを選択して実装することでバイパスコンデンサとして有効に機能させること。
【解決手段】 回路基板１１上に形成された一対のグランドライン２と一つの信号ライン１３とに、２端子コンデンサ４又は３端子コンデンサ５を実装して接続するコンデンサ実装方法であって、信号ライン１３の一部に、３端子コンデンサ５よりもインピーダンスが高い高インピーダンス部１３ａが形成されており、３端子コンデンサ５を実装する際は、一対のグランドライン２上に一対のグランド電極５ａをそれぞれ配して接合すると共に、信号ライン１３上に高インピーダンス部１３ａを一対の信号電極５ｂの間に配してこれら信号電極５ｂを接合させる。
【選択図】図１

Description

本発明は、ＥＭＩ対策等のノイズ対策のために２端子コンデンサ又は３端子コンデンサを回路基板上に実装する際に好適なノイズ対策コンデンサ実装方法に関する。

従来、例えば特許文献１に記載されているように、ノイズ対策のために２端子コンデンサ等のコンデンサを電子回路部品等に実装することが行われている。
また、回路基板上でノイズ対策を行う場合、図６及び図７の（ａ）に示すように、高周波ノイズを除去するために回路基板１上のパターン配線であるグランドライン２と信号ライン（電源ライン）３とに２端子コンデンサ４の一対の端部電極４ａをそれぞれ接合させて、２端子コンデンサ４をバイパスコンデンサとして使用している。

この２端子コンデンサ４は、図７の（ｂ）に示すように、電極間の等価直列インダクタ（ＥＳＬ）が大きいため、２端子コンデンサ４内のインピーダンスが高くなり、高周波ノイズの除去に影響を及ぼす場合がある。

これに対して、図８及び図９の（ａ）に示すように、２端子コンデンサ４では十分に高周波ノイズを除去できないと判断される場合に、２端子コンデンサ４に比べて信号ライン３とグランドライン２との間のＥＳＬが小さい３端子コンデンサ５を高周波ノイズの除去用にバイパスコンデンサとして使用している。この３端子コンデンサ５を実装する場合、一対のグランドライン２上に一対のグランド電極５ａをそれぞれ配すると共に、信号ライン３上に一対の信号電極５ｂを配して接合させる。

この３端子コンデンサ５は、図９の（ｂ）に示すように、ＥＳＬが小さいので、３端子コンデンサ５内のインピーダンスの上昇を抑え、高周波ノイズを効率的に除去することが可能になる。
このように、電子回路実装において、積層コンデンサによるノイズ対策をすることが望ましい場合には、３端子コンデンサ５が使用できれば、より効果的な効果を期待することができる。

特開２００８−６０４３９号公報

上記従来の技術には、以下の課題が残されている。
従来、３端子コンデンサを実装する場合、信号ライン（電源ライン）に直列に信号電極を配置するが、電極実装位置に合わせて信号ラインを途中でカットして実装する必要がある。しかしながら、この実装方法では、ノイズ対策が必要かどうか判断できない段階においても３端子コンデンサを実装する必要があるため、３端子コンデンサ実装分のコストが増大してしまう不都合があった。
また、信号ラインを途中でカットしない場合には、信号ラインのインピーダンスが３端子コンデンサのインピーダンスよりも低いために、信号や高周波ノイズが３端子コンデンサをバイパスしないという問題が発生するおそれがあった。

本発明は、前述の課題に鑑みてなされたもので、ノイズ対策が必要であると判断した後に、ラインのカットを行わずに２端子コンデンサ又は３端子コンデンサを選択して実装することでバイパスコンデンサとして有効に機能させることができるノイズ対策コンデンサ実装方法を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のノイズ対策コンデンサ実装方法は、回路基板上に形成されたパターン配線である一対のグランドラインと一つの信号ラインとに、一対の端部電極を有した２端子コンデンサ又は一対のグランド電極と一対の信号電極とを有した３端子コンデンサを実装して接続するコンデンサ実装方法であって、前記信号ラインの一部に、前記３端子コンデンサよりもインピーダンスが高い高インピーダンス部が形成されており、前記２端子コンデンサを実装する際は、一対の前記グランドライン上の一方に一対の前記端部電極の一方を配して接合すると共に、前記信号ライン上に一対の前記端部電極の他方を配して接合させ、前記３端子コンデンサを実装する際は、一対の前記グランドライン上に一対の前記グランド電極をそれぞれ配して接合すると共に、前記信号ライン上に前記高インピーダンス部を一対の前記信号電極の間に配してこれら信号電極を接合させることを特徴とする。

このノイズ対策コンデンサ実装方法では、２端子コンデンサでは十分にノイズ除去ができないと判断されて３端子コンデンサを実装する際に、一対のグランドライン上に一対のグランド電極をそれぞれ配して接合すると共に、信号ライン上に高インピーダンス部を一対の信号電極の間に配してこれら信号電極を接合させるので、カットしなくても信号ラインが３端子コンデンサよりも高いインピーダンスを確保でき、信号が確実に３端子コンデンサ側に流れる。したがって、３端子コンデンサがバイパスコンデンサとして有効に機能して、３端子コンデンサの減衰帯域に応じたノイズを除去することができる。

また、本発明のノイズ対策コンデンサ実装方法は、前記高インピーダンス部が、ミアンダ形状部であることを特徴とする。
すなわち、このノイズ対策コンデンサ実装方法では、高インピーダンス部が、ミアンダ形状部であるので、複数折り返してジグザグ状に形成されたミアンダ形状部の長さや折り返し数で所望のインピーダンスに設定すること可能である。

また、本発明のノイズ対策コンデンサ実装方法は、前記高インピーダンス部が、前記信号ラインの他の部分よりも狭い線幅に形成されていることを特徴とする。すなわち、このノイズ対策コンデンサ実装方法では、高インピーダンス部が、信号ラインの他の部分よりも狭い線幅に形成されているので、線幅や長さに応じて所望のインピーダンスに設定することが可能である。

また、本発明のノイズ対策コンデンサ実装方法は、前記高インピーダンス部が、前記信号ライン上に磁性体材料が設置されて形成されていることを特徴とする。すなわち、このノイズ対策コンデンサ実装方法では、高インピーダンス部が、信号ライン上に磁性体材料が設置されて形成されているので、導体である信号ライン近傍に磁性体材料が配置されることで電流の変化によって誘導内部のインダクタが大きくなり、信号ラインの形状に関係なくインピーダンスが増加する。

さらに、本発明のノイズ対策コンデンサ実装方法は、前記磁性体材料を、前記３端子コンデンサの実装面に予め貼り付けてあることを特徴とする。
すなわち、このノイズ対策コンデンサ実装方法では、磁性体材料を、３端子コンデンサの実装面に予め貼り付けてあるので、実装前に信号ライン上に磁性体材料を設置しておく必要が無く、３端子コンデンサの実装と同時に信号ライン上に磁性体材料を位置決め及び設置することができる。

本発明によれば、以下の効果を奏する。
すなわち、本発明に係るノイズ対策コンデンサ実装方法によれば、２端子コンデンサでは十分にノイズ除去ができないと判断されて３端子コンデンサを実装する際に、一対のグランドライン上に一対のグランド電極をそれぞれ配して接合すると共に、信号ライン上に高インピーダンス部を一対の信号電極の間に配してこれら信号電極を接合させるので、カットしなくても信号ラインの高いインピーダンスを確保でき、３端子コンデンサをバイパスコンデンサとして有効に機能させることができる。
したがって、ノイズ対策時にコンデンサを実装しない場合と、安価な２端子コンデンサの実装で済む場合と、３端子コンデンサの実装が必要な場合との対策の場合分けが容易になり、実装上のフレキシビリティが上がると共にノイズ対策によるシステムの保全性を向上させることができる。

本発明に係るノイズ対策コンデンサ実装方法の第１実施形態において、２端子コンデンサを実装した状態及び３端子コンデンサを実装した状態を示す斜視図である。 第１実施形態において、回路基板上の信号ライン及びグランドラインを示す要部の平面図である。 第１実施形態において、回路基板上に２端子コンデンサを実装した状態及び３端子コンデンサを実装した状態を示す要部の平面図である。 本発明に係るノイズ対策コンデンサ実装方法の第２実施形態において、回路基板上の信号ライン及びグランドラインを示す要部の平面図である。 本発明に係るノイズ対策コンデンサ実装方法の第３実施形態において、回路基板上に３端子コンデンサを実装する工程を示す説明図である。 本発明に係るノイズ対策コンデンサ実装方法の従来例において、２端子コンデンサを実装する工程を示す説明図である。 本発明に係るノイズ対策コンデンサ実装方法の従来例において、２端子コンデンサを実装した状態を示す要部の平面図及び等価回路図である。 本発明に係るノイズ対策コンデンサ実装方法の従来例において、３端子コンデンサを実装する工程を示す説明図である。 本発明に係るノイズ対策コンデンサ実装方法の従来例において、３端子コンデンサを実装した状態を示す要部の平面図及び等価回路図である。

以下、本発明に係るノイズ対策コンデンサ実装方法の第１実施形態を、図１から図３を参照しながら説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために縮尺を適宜変更している。

本実施形態のノイズ対策コンデンサ実装方法は、図１から図３に示すように、ＩＣ６が実装された回路基板１１上に形成されたパターン配線である一対のグランドライン２と一つの電源ラインである信号ライン１３とに、一対の端部電極４ａを有した２端子コンデンサ４又は一対のグランド電極５ａと一対の信号電極５ｂとを有した３端子コンデンサ５を実装して接続するコンデンサ実装方法である。

上記回路基板１１には、一端にＩＣ６の端子が接続された一対のグランドライン２が互いに平行に銅箔等でパターン形成されていると共に、一対のグランドライン２の間にこれらに平行で一端にＩＣ６の端子が接続された信号ライン１３が銅箔等でパターン形成されている。

この回路基板１１は、図２に示すように、信号ライン１３の一部に、３端子コンデンサ５よりもインピーダンスが高い高インピーダンス部１３ａが予め形成されている。
上記高インピーダンス部１３ａは、信号ライン１３の途中から線幅が他の部分より狭くされていると共に複数折り返してジグザグ状に形成されたミアンダ形状部である。
また、上記２端子コンデンサ４及び３端子コンデンサ５は、例えば積層コンデンサである。

このノイズ対策コンデンサ実装方法では、ノイズ対策が必要と判断された場合、図１の（ａ）及び図３の（ａ）に示すように、まず２端子コンデンサ４を実装する際は、一対のグランドライン２上の一方に一対の端部電極４ａの一方を配して接合すると共に、信号ライン１３上に一対の端部電極４ａの他方を配して接合させる。なお、２端子コンデンサ４は、ＩＣ６の端子近傍の信号ライン１３及びグランドライン２に接続する。また、グランドライン２への接続は、一対のうちいずれか一方であればよい。

さらに、２端子コンデンサ４ではノイズ除去が十分でない場合に、３端子コンデンサ５を実装する際は、図１の（ｂ）及び図３の（ｂ）に示すように、一対のグランドライン２上に一対のグランド電極５ａをそれぞれ配して接合すると共に、信号ライン１３上に高インピーダンス部１３ａを一対の信号電極５ｂの間に配してこれら信号電極５ｂを接合させる。すなわち、３端子コンデンサ５の各信号電極５ｂと信号ライン１３とが平行になるように実装する。

このように本実施形態のノイズ対策コンデンサ実装方法では、２端子コンデンサ４では十分にノイズ除去ができないと判断されて３端子コンデンサ５を実装する際に、一対のグランドライン２上に一対のグランド電極５ａをそれぞれ配して接合すると共に、信号ライン１３上に高インピーダンス部１３ａを一対の信号電極５ｂの間に配してこれら信号電極５ｂを接合させるので、カットしなくても信号ライン１３が３端子コンデンサ５よりも高いインピーダンスを確保でき、信号が確実に３端子コンデンサ５側に流れる。すなわち、ノイズを含む信号（電源信号）が、３端子コンデンサ５を介してＩＣ６の端子側へ流れるため、ノイズが除去される。

したがって、３端子コンデンサ５がバイパスコンデンサとして有効に機能して、３端子コンデンサ５の減衰帯域に応じたノイズを除去することができる。
なお、ノイズ対策が必要なく、コンデンサが未実装な場合は、信号ライン１３はカットされずにＩＣ６に接続されているので、ＩＣ６の動作には問題はない。

また、高インピーダンス部１３ａが、ミアンダ形状部であるので、複数折り返してジグザグ状に形成されたミアンダ形状部の長さや折り返し数で所望のインピーダンスに設定すること可能である。特に、高インピーダンス部１３ａが、信号ライン１３の他の部分よりも狭い線幅に形成されているので、線幅に応じてもさらにインピーダンスを高く設定することが可能である。

次に、本発明に係るノイズ対策コンデンサ実装方法の第２実施形態及び第３実施形態について、図４及び図５を参照して以下に説明する。なお、以下の各実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。

第２実施形態と第１実施形態との異なる点は、第１実施形態では、高インピーダンス部１３ａがミアンダ形状部であるのに対し、第２実施形態のノイズ対策コンデンサ実装方法では、図４に示すように、高インピーダンス部２３ａが、信号ライン２３の他の部分よりも狭い線幅に形成された直線的な極細部とされている点である。なお、第２実施形態の高インピーダンス部２３ａは、第１実施形態の高インピーダンス部１３ａよりも狭い極細の線幅に設定されている。

すなわち、第２実施形態のノイズ対策コンデンサ実装方法では、高インピーダンス部２３ａが、信号ライン２３の他の部分よりも狭い線幅に形成されているので、線幅や長さに応じて所望のインピーダンスに設定することが可能である。

第３実施形態と第１実施形態との異なる点は、第１実施形態では、高インピーダンス部１３ａが信号ライン１３の形状を部分的にミアンダ形状部としたものであるのに対し、第３実施形態のノイズ対策コンデンサ実装方法では、図５に示すように、高インピーダンス部３３ａが、信号ライン３上に磁性体材料であるフェライトシートＦが設置されて形成されている点である。
また、上記フェライトシートＦは、３端子コンデンサ５の実装面に予め貼り付けてあり、３端子コンデンサ５の実装時に同時に信号ライン３上に設置される。

この第３実施形態のノイズ対策コンデンサ実装方法では、下記の式（１）に示すように、導体である信号ライン３近傍に磁性体材料であるフェライトシートＦが配置されることで、電流の変化によって誘導内部のインダクタＬが大きくなる。
Ｌ＝Ｎ（ｄΦ／ｄＩ） ・・・（１）
（Φ＝磁束、Ｉ＝電流）

このとき、インダクタＬによる電気抵抗は、以下の式（２）によって求められる。
ＺＬ＝ＸＬ＝２πｆＬ ・・・（２）
（ＺＬ＝インダクタのインピーダンス、ＸＬ＝誘導性リアクタンス、ｆ＝周波数）
これにより、導体である信号ライン３にフェライトシートＦを貼り付けることにより、電気的にインピーダンスが増加し、電源の直流成分に重畳されるノイズ（交流成分）は誘導性リアクタンスＸＬにより３端子コンデンサ５側へバイパスし、３端子コンデンサ５のフィルタ効果によってノイズの除去が可能となる。

このように第３実施形態のノイズ対策コンデンサ実装方法では、高インピーダンス部３３ａが、信号ライン３上にフェライトシートＦが設置されて形成されるので、導体である信号ライン３近傍に磁性体材料が配置されることで電流の変化によって誘導内部のインダクタが大きくなり、信号ライン３の形状に関係なくインピーダンスが増加する。
また、フェライトシートＦを、３端子コンデンサ５の実装面に予め貼り付けてあるので、実装前に信号ライン３上に磁性体材料を設置しておく必要が無く、３端子コンデンサ５の実装と同時に信号ライン３上にフェライトシートＦを位置決め及び設置することができる。

なお、本発明の技術範囲は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

１，１１…回路基板、２…グランドライン、３，１３…信号ライン、４…２端子コンデンサ、４ａ…端部電極、５…３端子コンデンサ、５ａ…グランド電極、５ｂ…信号電極、６…ＩＣ、１３ａ，２３ａ，３３ａ…高インピーダンス部、Ｆ…フェライトシート（磁性体材料）

Claims (5)

1. 回路基板上に形成されたパターン配線である一対のグランドラインと一つの信号ラインとに、一対の端部電極を有した２端子コンデンサ又は一対のグランド電極と一対の信号電極とを有した３端子コンデンサを実装して接続するコンデンサ実装方法であって、
   前記信号ラインの一部に、前記３端子コンデンサよりもインピーダンスが高い高インピーダンス部が形成されており、
   前記２端子コンデンサを実装する際は、一対の前記グランドライン上の一方に一対の前記端部電極の一方を配して接合すると共に、前記信号ライン上に一対の前記端部電極の他方を配して接合させ、
   前記３端子コンデンサを実装する際は、一対の前記グランドライン上に一対の前記グランド電極をそれぞれ配して接合すると共に、前記信号ライン上に前記高インピーダンス部を一対の前記信号電極の間に配してこれら信号電極を接合させることを特徴とするノイズ対策コンデンサ実装方法。
2. 請求項１に記載のノイズ対策コンデンサ実装方法において、
   前記高インピーダンス部が、ミアンダ形状部であることを特徴とするノイズ対策コンデンサ実装方法。
3. 請求項１又は２に記載のノイズ対策コンデンサ実装方法において、
   前記高インピーダンス部が、前記信号ラインの他の部分よりも狭い線幅に形成されていることを特徴とするノイズ対策コンデンサ実装方法。
4. 請求項１から３のいずれか一項に記載のノイズ対策コンデンサ実装方法において、
   前記高インピーダンス部が、前記信号ライン上に磁性体材料が設置されて形成されていることを特徴とするノイズ対策コンデンサ実装方法。
5. 請求項４に記載のノイズ対策コンデンサ実装方法において、
   前記磁性体材料を、前記３端子コンデンサの実装面に予め貼り付けてあることを特徴とするノイズ対策コンデンサ実装方法。

Images