JP2010224417A - Display device and electronic equipment - Google Patents
Display device and electronic equipment Download PDFInfo
- Publication number
- JP2010224417A JP2010224417A JP2009073979A JP2009073979A JP2010224417A JP 2010224417 A JP2010224417 A JP 2010224417A JP 2009073979 A JP2009073979 A JP 2009073979A JP 2009073979 A JP2009073979 A JP 2009073979A JP 2010224417 A JP2010224417 A JP 2010224417A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- emitting element
- extinction
- light emitting
- quenching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008033 biological extinction Effects 0.000 claims abstract description 113
- 239000003990 capacitor Substances 0.000 claims description 96
- 238000010791 quenching Methods 0.000 claims description 49
- 230000000171 quenching effect Effects 0.000 claims description 49
- 238000003860 storage Methods 0.000 claims description 33
- 238000005401 electroluminescence Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 26
- 230000007423 decrease Effects 0.000 description 25
- 230000008859 change Effects 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000007704 transition Effects 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、電子機器に関し、特に発光素子を画素に用いた表示装置、および、その表示装置を備える電子機器に関する。 The present invention relates to an electronic device, and more particularly to a display device using a light emitting element as a pixel and an electronic device including the display device.
発光素子として有機エレクトロスミネッセンス(EL:Electroluminescence)素子を用いた平面自発光型の表示装置の開発が近年盛んに行われている。この有機EL素子は、有機薄膜に電界をかけると発光するものであり、低電圧駆動により視認性もよいことから、表示装置の軽量薄膜化や低消費電力化などに寄与するものと期待されている。 In recent years, a flat self-luminous display device using an organic electroluminescence (EL) element as a light emitting element has been actively developed. This organic EL element emits light when an electric field is applied to the organic thin film, and has good visibility due to low voltage driving. Therefore, the organic EL element is expected to contribute to the reduction in the weight of the display device and the reduction in power consumption. Yes.
この有機EL素子を用いた表示装置においては、画素回路を構成する駆動トランジスタによって有機薄膜に印加する電界の制御を行うが、この駆動トランジスタが有する閾値電圧および移動度には個体ごとにばらつきがある。このため、これらの個体差を補正するための閾値補正処理および移動度補正処理が必要となることから、このような補正処理の機能を備えた表示装置が考案されている。例えば、画素回路に供給する電源信号およびデータ信号をスイッチングさせることによって、画素回路を構成する駆動トランジスタの閾値電圧および移動度のばらつきに対する補正機能を備える表示装置が提案されている(例えば、特許文献1参照。)。 In the display device using the organic EL element, the electric field applied to the organic thin film is controlled by the driving transistor constituting the pixel circuit. The threshold voltage and mobility of the driving transistor vary from individual to individual. . For this reason, a threshold correction process and a mobility correction process for correcting these individual differences are required, and thus a display device having such a correction process function has been devised. For example, there has been proposed a display device having a correction function for variations in threshold voltage and mobility of a driving transistor constituting a pixel circuit by switching a power supply signal and a data signal supplied to the pixel circuit (for example, Patent Documents). 1).
上述の従来技術では、画素回路を構成する駆動トランジスタの閾値電圧および移動度のばらつきを補正することができる。この場合、電源信号をスイッチングさせるため、電源信号を切り替えるためのドライバが1行ごとに必要となり、表示装置のコストが高くなる。これに対し、複数行ごとに電源信号を切り替える構成にすることによって、ドライバ数を削減することが考えられる。しかしながら、このような構成においては、電源信号の切り替えによらず、発光素子を消光させるため、発光素子の寄生容量などの影響によって発光素子を完全に消光させるのに時間を要する場合がある。このような場合には、表示画像にグラデーションが発生してしまうことがある。 In the above-described conventional technology, it is possible to correct variations in threshold voltage and mobility of the drive transistor that constitutes the pixel circuit. In this case, since the power supply signal is switched, a driver for switching the power supply signal is required for each row, which increases the cost of the display device. On the other hand, it is conceivable to reduce the number of drivers by adopting a configuration in which the power supply signal is switched every plural rows. However, in such a configuration, since the light emitting element is extinguished regardless of the switching of the power supply signal, it may take time to completely extinguish the light emitting element due to the influence of the parasitic capacitance of the light emitting element. In such a case, gradation may occur in the display image.
本発明はこのような状況に鑑みてなされたものであり、表示画像におけるグラデーションを軽減させることを目的とする。 The present invention has been made in view of such a situation, and an object thereof is to reduce gradation in a display image.
本発明は、上記課題を解決するためになされたものであり、その第1の側面は、複数の画素回路と、上記複数の画素回路の発光を停止するための停止電位を供給する停止電位供給回路とを具備し、上記複数の画素回路の各々は、映像信号に相当する電圧を保持するための保持容量と、上記保持容量に保持された電圧に応じた電流を供給する駆動トランジスタと、上記駆動トランジスタから供給された電流に応じて発光する発光素子と、上記発光素子を消光させるための消光電位を上記駆動トランジスタのゲート端子に与えた後に上記映像信号に相当する電圧を上記保持容量に書き込む書込みトランジスタと、上記停止電位供給回路により供給された停止電位が当該消光容量の一端に与えられることによって当該消光容量の他端に接続された上記発光素子の入力端子の電位を低下させる消光容量とを含み、上記停止電位供給回路は、上記発光素子を消光させるための消光期間において上記発光素子が発光していたときの電位に比べて低い電位を上記停止電位として上記消光容量の一端に供給する表示装置および電子機器である。これにより、消光期間において消光容量の一端に停止電位を与えることにより、消光容量の他端に接続された発光素子の入力端子の電位を低下させるという作用をもたらす。 The present invention has been made to solve the above problems, and a first aspect of the present invention is that a plurality of pixel circuits and a stop potential supply for supplying a stop potential for stopping light emission of the plurality of pixel circuits are provided. Each of the plurality of pixel circuits, a holding capacitor for holding a voltage corresponding to a video signal, a driving transistor for supplying a current corresponding to the voltage held in the holding capacitor, A light emitting element that emits light in response to a current supplied from the driving transistor, and a voltage corresponding to the video signal is written in the storage capacitor after applying a quenching potential for quenching the light emitting element to the gate terminal of the driving transistor. The write transistor and the stop potential supplied by the stop potential supply circuit are applied to one end of the extinction capacitor, and are connected to the other end of the extinction capacitor. A quenching capacitor that lowers the potential of the input terminal of the light emitting element, and the stop potential supply circuit has a lower potential than the potential when the light emitting element is emitting light during the quenching period for quenching the light emitting element. Display device and an electronic apparatus that supply the one end of the quenching capacitor as the stop potential. Thus, by providing a stop potential to one end of the quenching capacitor during the quenching period, the potential of the input terminal of the light emitting element connected to the other end of the quenching capacitor is lowered.
また、この第1の側面において、上記複数の画素回路に対して複数の行ごとに同じ電源電位を供給する電源供給回路をさらに具備し、上記駆動トランジスタは、上記電源電位を受けることによって上記保持容量に保持された電圧に応じた電流を供給するようにしてもよい。これにより、電源供給回路によって複数行の画素回路ごとに同じ電源電位を供給させるという作用をもたらす。 The first aspect further includes a power supply circuit for supplying the same power supply potential to each of the plurality of pixel circuits for each of a plurality of rows, and the driving transistor receives the power supply potential to hold the power supply circuit. You may make it supply the electric current according to the voltage hold | maintained at the capacity | capacitance. This brings about the effect that the same power supply potential is supplied to the pixel circuits in a plurality of rows by the power supply circuit.
また、この第1の側面において、上記複数の画素回路の各々の上記書込みトランジスタに対して線順次走査により割り当てられた期間に上記消光電位を出力する信号供給回路をさらに具備し、上記停止電位供給回路は、上記消光期間において上記信号供給回路から上記複数の画素回路に対して上記消光電位が出力されているときに上記停止電位を供給するようにしてもよい。これにより、消光期間において信号供給回路から複数の画素回路に対して消光電位が出力されているときに、上記停止電位供給回路により停止電位を供給させるという作用をもたらす。 In the first aspect, the signal processing circuit further includes a signal supply circuit that outputs the extinction potential in a period assigned by line-sequential scanning to each of the writing transistors of the plurality of pixel circuits, and the stop potential supply The circuit may supply the stop potential when the extinction potential is output from the signal supply circuit to the plurality of pixel circuits during the extinction period. Thus, when the extinction potential is output from the signal supply circuit to the plurality of pixel circuits during the extinction period, the stop potential is supplied by the stop potential supply circuit.
また、この第1の側面において、上記停止電位供給回路は、上記書込みトランジスタにより上記消光電位が上記駆動トランジスタのゲート端子に与えられているときに上記停止電位を供給するようにしてもよい。これにより、上記書込みトランジスタにより消光電位が駆動トランジスタのゲート端子に与えられているときに、停止電位供給回路により停止電位を供給させるという作用をもたらす。 In the first aspect, the stop potential supply circuit may supply the stop potential when the extinction potential is applied to the gate terminal of the drive transistor by the write transistor. Thus, when the extinction potential is applied to the gate terminal of the drive transistor by the writing transistor, the stop potential is supplied by the stop potential supply circuit.
また、この第1の側面において、上記発光素子を、有機エレクトロルミネッセンス素子により構成するようにしてもよい。これにより、有機エレクトロルミネッセンス素子により発光させるという作用をもたらす。 In the first aspect, the light emitting element may be composed of an organic electroluminescence element. This brings about the effect | action of making it light-emit by an organic electroluminescent element.
また、この第1の側面において、上記消光容量を、上記駆動トランジスタの移動度の補正を行う際における補正速度を調整するための容量を用いてもよい。これにより、駆動トランジスタの移動度の補正を行う際における補正速度を適切な速度にさせるという作用をもたらす。 In the first aspect, the quenching capacitor may be a capacitor for adjusting a correction speed when correcting the mobility of the driving transistor. As a result, there is an effect that the correction speed when the mobility of the driving transistor is corrected is set to an appropriate speed.
本発明によれば、表示画像におけるグラデーションを軽減させるという優れた効果を奏し得る。 According to the present invention, it is possible to achieve an excellent effect of reducing gradation in a display image.
以下、本発明を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(表示制御:画素に消光容量を設けた例)
2.第2の実施の形態(表示制御:電子機器への適用例)
Hereinafter, modes for carrying out the present invention (hereinafter referred to as embodiments) will be described. The description will be made in the following order.
1. First embodiment (display control: an example in which a pixel is provided with a quenching capacitor)
2. Second embodiment (display control: application example to an electronic device)
<1.第1の実施の形態>
[表示装置の構成例]
図1は、本発明の実施の形態の適用対象となる表示装置の基本構成例を示す概念図である。
<1. First Embodiment>
[Configuration example of display device]
FIG. 1 is a conceptual diagram illustrating a basic configuration example of a display device to which an embodiment of the present invention is applied.
表示装置100は、ライトスキャナ(WSCN:Write SCaNner)200と、水平セレクタ(HSEL:Horizontal SELector)300と、電源スキャナ(DSCN:Drive SCaNner)400とを備える。さらに、この表示装置100は、画素アレイ部500を備える。この画素アレイ部500は、n×mの二次元マトリックス状に配列された複数の画素600を備える。また、表示装置100には、走査線(WSL:Write Scan Line)210と、データ線(DTL:DaTa Line)310と、電源線(DSL:Drive Scan Line)410とが配線されている。 The display device 100 includes a write scanner (WSCN: Write SCaNner) 200, a horizontal selector (HSEL: Horizontal SELector) 300, and a power supply scanner (DSCN: Drive SCaNner) 400. Further, the display device 100 includes a pixel array unit 500. The pixel array unit 500 includes a plurality of pixels 600 arranged in an n × m two-dimensional matrix. Further, the display device 100 is provided with scanning lines (WSL: Write Scan Line) 210, data lines (DTL: DaTa Line) 310, and power supply lines (DSL: Drive Scan Line) 410.
走査線(WSL)210および電源線(DSL)410は、画素600の各行に対してそれぞれ配線され、ライトスキャナ(WSCN)200および電源スキャナ(DSCN)400にそれぞれ接続される。データ線(DTL)310は、画素600の各列に対してそれぞれ配線され、水平セレクタ(HSEL)300に接続される。また、この走査線(WSL)210、データ線(DTL)310および電源線(DSL)410の各々は、画素600の各々にそれぞれ接続される。 The scanning line (WSL) 210 and the power supply line (DSL) 410 are wired to each row of the pixels 600 and connected to the write scanner (WSCN) 200 and the power supply scanner (DSCN) 400, respectively. A data line (DTL) 310 is wired to each column of the pixels 600 and connected to the horizontal selector (HSEL) 300. Each of the scanning line (WSL) 210, the data line (DTL) 310, and the power supply line (DSL) 410 is connected to each of the pixels 600.
ライトスキャナ(WSCN)200は、2次元マトリック状に配列された複数の画素600を線順次走査するものである。このライトスキャナ(WSCN)200は、データ線(DTL)310から供給されるデータ信号を行単位により画素600に書き込む。すなわち、ライトスキャナ(WSCN)200は、データ線(DTL)310からのデータ信号を画素600に書き込むタイミングを行単位ごとに順次制御する。 The light scanner (WSCN) 200 performs line-sequential scanning of a plurality of pixels 600 arranged in a two-dimensional matrix. The write scanner (WSCN) 200 writes the data signal supplied from the data line (DTL) 310 to the pixel 600 in units of rows. That is, the write scanner (WSCN) 200 sequentially controls the timing of writing the data signal from the data line (DTL) 310 to the pixel 600 for each row.
このライトスキャナ(WSCN)200は、そのデータ信号が書き込まれるタイミングを順次制御するための制御信号を生成する。このライトスキャナ(WSCN)200は、データ信号を書き込むためのオン電位、データ信号の書き込みを停止させるためのオフ電位を制御信号として生成する。このライトスキャナ(WSCN)200は、そのオフ電位として、画素600を発光させるための第1オフ電位および画素600の初期化によるデータ線(DTL)310からの電流の漏れ込みを防止するための第2オフ電位を生成する。すなわち、このライトスキャナ(WSCN)200は、オン電位、第1オフ電位および第2オフ電位のうちいずれか1つの電位を制御信号として生成する。また、ライトスキャナ(WSCN)200は、その生成された制御信号を走査線(WSL)210に供給する。 The write scanner (WSCN) 200 generates a control signal for sequentially controlling the timing at which the data signal is written. The write scanner (WSCN) 200 generates an ON potential for writing a data signal and an OFF potential for stopping the writing of the data signal as control signals. The write scanner (WSCN) 200 has a first off-potential for causing the pixel 600 to emit light as its off-potential and a first leak for preventing leakage of current from the data line (DTL) 310 due to the initialization of the pixel 600. A 2 off potential is generated. That is, the write scanner (WSCN) 200 generates any one of the on potential, the first off potential, and the second off potential as a control signal. The write scanner (WSCN) 200 supplies the generated control signal to the scanning line (WSL) 210.
このライトスキャナ(WSCN)200は、画素600の各行にそれぞれ対応するドライバ201乃至205を備える。このドライバ201乃至205は、それぞれに対応する各行の画素600に対して、データ線(DTL)310から供給されるデータ信号を書き込むための制御信号を生成する。そして、このドライバ201乃至205は、その生成された制御信号を走査線(WSL)211乃至215にそれぞれ供給する。 The write scanner (WSCN) 200 includes drivers 201 to 205 corresponding to the respective rows of the pixels 600. The drivers 201 to 205 generate control signals for writing data signals supplied from the data lines (DTL) 310 to the pixels 600 in the corresponding rows. The drivers 201 to 205 supply the generated control signals to the scanning lines (WSL) 211 to 215, respectively.
水平セレクタ(HSEL)300は、映像信号の電位と、画素600を構成する駆動トランジスタの閾値電圧に対する補正(閾値補正)を行うための基準信号の電位と、画素600を消光させるための消光信号の電位(消光電位)とのいずれかを選択するものである。すなわち、この水平セレクタ(HSEL)300は、映像信号、基準信号および消光信号のうちいずれか1つの信号を選択する。そして、この水平セレクタ(HSEL)300は、その選択された信号をデータ信号としてデータ線(DTL)310に供給する。また、水平セレクタ(HSEL)300は、ライトスキャナ(WSCN)200による線順次走査に基づいてデータ信号を切り替える。なお、水平セレクタ(HSEL)300は、特許請求の範囲に記載の信号供給回路の一例である。 The horizontal selector (HSEL) 300 includes a potential of a video signal, a potential of a reference signal for performing correction (threshold correction) on a threshold voltage of a driving transistor included in the pixel 600, and a quenching signal for quenching the pixel 600. One of potential (quenching potential) is selected. That is, the horizontal selector (HSEL) 300 selects one of the video signal, the reference signal, and the extinction signal. The horizontal selector (HSEL) 300 supplies the selected signal to the data line (DTL) 310 as a data signal. The horizontal selector (HSEL) 300 switches data signals based on line sequential scanning by the write scanner (WSCN) 200. The horizontal selector (HSEL) 300 is an example of a signal supply circuit described in the claims.
電源スキャナ(DSCN)400は、複数の行(j行:jは2以上の整数)ごとに同じ電源信号を順次供給するものである。すなわち、この電源スキャナ(DSCN)400は、複数の電源線(DSL)410ごとに電源信号を順次供給する。この電源スキャナ(DSCN)400は、例えば、一定数の行単位により、画素600に電流を供給するための電源電位、または、画素600を初期化するための初期化電位のいずれか一方に電源信号を切り替える。また、この電源スキャナ(DSCN)400は、その電源信号を電源線(DSL)410に供給する。なお、電源スキャナ(DSCN)400は、特許請求の範囲に記載の電源供給回路の一例である。 The power scanner (DSCN) 400 sequentially supplies the same power signal for each of a plurality of rows (j rows: j is an integer of 2 or more). That is, the power scanner (DSCN) 400 sequentially supplies power signals to the plurality of power lines (DSL) 410. For example, the power supply scanner (DSCN) 400 supplies a power supply signal to either a power supply potential for supplying a current to the pixel 600 or an initialization potential for initializing the pixel 600 in a fixed number of rows. Switch. The power scanner (DSCN) 400 supplies the power signal to the power line (DSL) 410. The power scanner (DSCN) 400 is an example of a power supply circuit described in the claims.
この電源スキャナ(DSCN)400は、複数行(j行)ごとにそれぞれ対応するドライバ401乃至403を備える。このドライバ401乃至403は、それぞれに対応する一定数の行の画素600に対する電源信号を生成する。このドライバ401乃至403は、その生成された電源信号を電源線(DSL)411乃至413にそれぞれ供給する。すなわち、この電源線(DSL)411乃至413は、複数の画素600に対して複数行(j行)ごとに同じ電源電位を供給する。 The power supply scanner (DSCN) 400 includes drivers 401 to 403 respectively corresponding to a plurality of rows (j rows). The drivers 401 to 403 generate power supply signals for pixels 600 in a certain number of rows corresponding to the drivers 401 to 403, respectively. The drivers 401 to 403 supply the generated power supply signals to power supply lines (DSL) 411 to 413, respectively. That is, the power supply lines (DSL) 411 to 413 supply the same power supply potential to the plurality of pixels 600 for each of a plurality of rows (j rows).
画素600は、走査線(WSL)210からの制御信号に基づいて、データ線(DTL)310からの映像信号に相当する電圧に応じて所定の期間、発光するものである。 The pixel 600 emits light for a predetermined period according to a voltage corresponding to a video signal from the data line (DTL) 310 based on a control signal from the scanning line (WSL) 210.
このように、電源スキャナ(DSCN)400は、複数行の画素600ごとに同じ電源信号を供給することによって、電源スキャナ(DSCN)400のドライバの数を削減することができる。これにより、表示装置100の製造コストを削減することができる。次に、水平セレクタ(HSEL)300の一構成例について次図を参照して説明する。 As described above, the power supply scanner (DSCN) 400 can reduce the number of drivers of the power supply scanner (DSCN) 400 by supplying the same power supply signal to the pixels 600 in a plurality of rows. Thereby, the manufacturing cost of the display apparatus 100 can be reduced. Next, a configuration example of the horizontal selector (HSEL) 300 will be described with reference to the following diagram.
[電源スキャナにおけるドライバの構成例]
図2は、表示装置100における電源スキャナ(DSCN)400を構成するドライバ401乃至403による電源信号の生成手法の一例を示す図である。図2(a)は、表示装置100のドライバ401乃至403における一構成例を示す等価回路図である。図2(b)は、図2(a)に示した構成における制御信号線431および電源線(DSL)410の電位変化を示すタイミングチャートである。
[Example of driver configuration in power scanner]
FIG. 2 is a diagram illustrating an example of a method for generating a power signal by the drivers 401 to 403 constituting the power scanner (DSCN) 400 in the display device 100. FIG. 2A is an equivalent circuit diagram illustrating a configuration example of the drivers 401 to 403 of the display device 100. FIG. 2B is a timing chart showing potential changes of the control signal line 431 and the power supply line (DSL) 410 in the configuration shown in FIG.
図2(a)には、p型トランジスタ421およびn型トランジスタ422が互いに直列に接続されたCMOS(Complementary Metal Oxide Semiconductor)インバータが示されている。ここでは、電源線(DSL)410と、p型トランジスタ421と、n型トランジスタ422と、制御信号線431と、固定電位線491および492とが示されている。この構成においては、p型トランジスタ421は、そのゲート端子に制御信号線431が接続され、そのソース端子に固定電位線491が接続され、そのドレイン端子に電源線(DSL)410およびn型トランジスタ422のドレイン端子が接続される。また、n型トランジスタ422は、そのゲート端子に制御信号線431が接続され、そのソース端子に固定電位線492が接続される。 FIG. 2A shows a CMOS (Complementary Metal Oxide Semiconductor) inverter in which a p-type transistor 421 and an n-type transistor 422 are connected in series with each other. Here, a power supply line (DSL) 410, a p-type transistor 421, an n-type transistor 422, a control signal line 431, and fixed potential lines 491 and 492 are shown. In this configuration, the control signal line 431 is connected to the gate terminal of the p-type transistor 421, the fixed potential line 491 is connected to the source terminal, the power supply line (DSL) 410 and the n-type transistor 422 are connected to the drain terminal. Is connected to the drain terminal. The n-type transistor 422 has a gate terminal connected to the control signal line 431 and a source terminal connected to the fixed potential line 492.
制御信号線431には、電源線(DSL)410における電源信号を切り替えるための制御信号が供給される。固定電位線491および492には、電源線(DSL)410の電源信号を生成するための電位が供給される。固定電位線491および492には、画素600を発光させるための電源電位(Vcc)と、画素600を初期化させるための初期化電位(Vss)とがそれぞれ供給される。 The control signal line 431 is supplied with a control signal for switching the power signal in the power line (DSL) 410. The fixed potential lines 491 and 492 are supplied with a potential for generating a power signal of the power line (DSL) 410. The fixed potential lines 491 and 492 are supplied with a power supply potential (Vcc) for causing the pixel 600 to emit light and an initialization potential (Vss) for initializing the pixel 600, respectively.
図2(b)には、横軸を共通の時間軸とする制御信号線431および電源線(DSL)410の電位変化が示されている。ここでは、1フィールド期間(1F)におけるドライバ401乃至403の動作について説明する。 FIG. 2B shows potential changes of the control signal line 431 and the power supply line (DSL) 410 with the horizontal axis as a common time axis. Here, the operation of the drivers 401 to 403 in one field period (1F) will be described.
まず、1つ前のフィールド期間の終了直前において、制御信号線431における制御信号の電位がL(Low)レベルに設定されている。そして、1フィールド期間(1F)において、制御信号線431における制御信号の電位がH(High)レベルに遷移する。このとき、p型トランジスタ421がオン(導通)状態となるとともに、n型トランジスタ422がオフ(非導通)状態となる。これにより、電源線(DSL)410には、電源信号として固定電位線491の電源電位(Vcc)が供給される。 First, immediately before the end of the previous field period, the potential of the control signal in the control signal line 431 is set to L (Low) level. Then, in one field period (1F), the potential of the control signal in the control signal line 431 changes to the H (High) level. At this time, the p-type transistor 421 is turned on (conductive) and the n-type transistor 422 is turned off (non-conductive). As a result, the power supply line (DSL) 410 is supplied with the power supply potential (Vcc) of the fixed potential line 491 as a power supply signal.
次に、制御信号線431における制御信号の電位がLレベルからHレベルに遷移するため、p型トランジスタ421がオフ(非導通)状態となるとともに、n型トランジスタ422がオン(導通)状態となる。これにより、電源線(DSL)410には、電源信号として固定電位線492の初期化電位(Vss)が供給される。 Next, since the potential of the control signal in the control signal line 431 changes from the L level to the H level, the p-type transistor 421 is turned off (non-conducting) and the n-type transistor 422 is turned on (conducting). . Thus, the initialization potential (Vss) of the fixed potential line 492 is supplied to the power supply line (DSL) 410 as a power supply signal.
このように、p型トランジスタ421およびn型トランジスタ422を設けることによって、制御信号線431の制御信号に基づいて、電源電位(Vcc)および初期化電位(Vss)のいずれか一方の電位を電源線(DSL)410に供給することができる。 In this manner, by providing the p-type transistor 421 and the n-type transistor 422, one of the power supply potential (Vcc) and the initialization potential (Vss) is supplied to the power supply line based on the control signal of the control signal line 431. (DSL) 410.
[水平セレクタの構成例]
図3は、表示装置100における水平セレクタ(HSEL)300によるデータ線(DTL)311乃至313に供給されるデータ信号の生成手法の一例を示す図である。図3(a)は、表示装置100における水平セレクタ(HSEL)300における一構成例を示すブロック図である。図3(b)は、図3(a)に示した構成における切替制御線321乃至323およびデータ線(DTL)310の電位変化を示すタイミングチャートである。
[Configuration example of horizontal selector]
FIG. 3 is a diagram illustrating an example of a method for generating a data signal supplied to the data lines (DTL) 311 to 313 by the horizontal selector (HSEL) 300 in the display device 100. FIG. 3A is a block diagram illustrating a configuration example of the horizontal selector (HSEL) 300 in the display device 100. FIG. 3B is a timing chart showing potential changes of the switching control lines 321 to 323 and the data line (DTL) 310 in the configuration shown in FIG.
図3(a)には、映像信号線301乃至303と、基準信号線391と、消光信号線392と、切替制御線321乃至323と、切替回路351乃至353と、切替回路361乃至363と、切替回路371乃至373とが示されている。 3A, the video signal lines 301 to 303, the reference signal line 391, the extinction signal line 392, the switching control lines 321 to 323, the switching circuits 351 to 353, the switching circuits 361 to 363, Switching circuits 371 to 373 are shown.
映像信号線301乃至303には、各列の画素600の各々に対する映像信号(Vsig)が時分割により供給される。基準信号線391には、画素600を構成する駆動トランジスタの閾値に対する補正(閾値補正)を行うための基準信号(Vofs)が供給されている。消光信号線392には、画素600を消光させるための消光信号(Vers)が供給されている。切替制御線321には、切替回路351乃至353の切り替えを制御するための切替制御信号(Gsig)が供給される。切替制御線322には、切替回路361乃至363の切り替えを制御するための切替制御信号(Gofs)が供給される。切替制御線323には、切替回路371乃至373の切り替えを制御するための切替制御信号(Gers)が供給される。 Video signals (Vsig) for each of the pixels 600 in each column are supplied to the video signal lines 301 to 303 by time division. The reference signal line 391 is supplied with a reference signal (Vofs) for performing correction (threshold correction) with respect to the threshold value of the driving transistor constituting the pixel 600. A quenching signal (Vers) for quenching the pixel 600 is supplied to the quenching signal line 392. A switching control signal (Gsig) for controlling switching of the switching circuits 351 to 353 is supplied to the switching control line 321. A switching control signal (Gofs) for controlling switching of the switching circuits 361 to 363 is supplied to the switching control line 322. A switching control signal (Gers) for controlling switching of the switching circuits 371 to 373 is supplied to the switching control line 323.
切替回路351乃至353は、切替制御線321からの切替制御信号(Gsig)に基づいて、映像信号線301乃至303とデータ線(DTL)311乃至313との間の接続の有無をそれぞれ切り替えるものである。切替回路361乃至363は、切替制御線322からの切替制御信号(Gofs)に基づいて、基準信号線391とデータ線(DTL)311乃至313との間の接続の有無をそれぞれ切り替えるものである。切替回路371乃至373は、切替制御線323からの切替制御信号(Gers)に基づいて、消光信号線392とデータ線(DTL)311乃至313との間の接続の有無をそれぞれ切り替えるものである。 The switching circuits 351 to 353 respectively switch the presence / absence of connection between the video signal lines 301 to 303 and the data lines (DTL) 311 to 313 based on a switching control signal (Gsig) from the switching control line 321. is there. The switching circuits 361 to 363 respectively switch the presence / absence of connection between the reference signal line 391 and the data lines (DTL) 311 to 313 based on a switching control signal (Gofs) from the switching control line 322. The switching circuits 371 to 373 respectively switch the presence / absence of connection between the extinction signal line 392 and the data lines (DTL) 311 to 313 based on a switching control signal (Gers) from the switching control line 323.
図3(b)には、横軸を共通の時間軸とする切替制御線321乃至323およびデータ線(DTL)310の電位変化が示されている。また、本来、映像信号の電位(Vsig)は、表示装置100に入力される映像信号に応じて変化するが、この例では、一定の電位であることを想定している。ここでは、1水平走査期間(1H)における水平セレクタ(HSEL)300の動作について説明する。 FIG. 3B shows potential changes of the switching control lines 321 to 323 and the data line (DTL) 310 having the horizontal axis as a common time axis. Originally, the potential (Vsig) of the video signal changes according to the video signal input to the display device 100, but in this example, it is assumed to be a constant potential. Here, the operation of the horizontal selector (HSEL) 300 in one horizontal scanning period (1H) will be described.
まず、1つ前の水平走査期間の終了直前において、切替制御線321における切替制御信号(Gsig)の電位がLレベルに、切替制御線322における切替制御信号(Gofs)の電位がHレベルに設定されている。また、切替制御線323における切替制御信号(Gers)の電位がLレベルに設定されている。 First, immediately before the end of the previous horizontal scanning period, the potential of the switching control signal (Gsig) in the switching control line 321 is set to L level, and the potential of the switching control signal (Gofs) in the switching control line 322 is set to H level. Has been. Further, the potential of the switching control signal (Gers) in the switching control line 323 is set to L level.
次に、1水平走査期間において、切替制御線321における切替制御信号(Gsig)の電位がLレベルからHレベルに遷移するとともに、切替制御線322における切替制御信号(Gofs)の電位がHレベルからLレベルに切り替る。これにより、切替回路351乃至353により映像信号線301乃至303とデータ線(DTL)311乃至313とがそれぞれ接続されるため、データ線(DTL)310にデータ信号として映像信号(Vsig)が供給される。 Next, in one horizontal scanning period, the potential of the switching control signal (Gsig) in the switching control line 321 changes from the L level to the H level, and the potential of the switching control signal (Gofs) in the switching control line 322 is changed from the H level. Switch to L level. Accordingly, since the video signal lines 301 to 303 and the data lines (DTL) 311 to 313 are respectively connected by the switching circuits 351 to 353, the video signal (Vsig) is supplied to the data line (DTL) 310 as a data signal. The
次に、切替制御線321における切替制御信号(Gsig)の電位がHレベルからLレベルに切り替るとともに、切替制御線323における切替制御信号(Gers)の電位がLレベルからHレベルに切り替る。これにより、切替回路371乃至373により消光信号線392とデータ線(DTL)311乃至313とがそれぞれ接続されるため、データ線(DTL)311乃至313にデータ信号として消光信号(Vers)が供給される。 Next, the potential of the switching control signal (Gsig) in the switching control line 321 switches from H level to L level, and the potential of the switching control signal (Gers) in the switching control line 323 switches from L level to H level. Accordingly, the extinction signal line 392 and the data lines (DTL) 311 to 313 are respectively connected by the switching circuits 371 to 373, and thus the extinction signal (Vers) is supplied as a data signal to the data lines (DTL) 311 to 313. The
そして、切替制御線323における切替制御信号(Gers)の電位がHレベルからLレベルに遷移するとともに、切替制御線322における切替制御信号(Gofs)の電位がLレベルからHレベルに切り替る。これにより、切替回路361乃至363により基準信号線391とデータ線(DTL)311乃至313とがそれぞれ接続されるため、データ線(DTL)310にデータ信号として基準信号(Vofs)が供給される。 Then, the potential of the switching control signal (Gers) in the switching control line 323 transitions from the H level to the L level, and the potential of the switching control signal (Gofs) in the switching control line 322 switches from the L level to the H level. Accordingly, the reference signal line 391 and the data lines (DTL) 311 to 313 are connected by the switching circuits 361 to 363, respectively, and thus the reference signal (Vofs) is supplied to the data line (DTL) 310 as a data signal.
このように、データ線(DTL)310の各々に対して、3つの切替回路および3本の切替制御線321乃至323を用いることによって、3値化されたデータ信号を生成することができる。 As described above, by using the three switching circuits and the three switching control lines 321 to 323 for each of the data lines (DTL) 310, a ternary data signal can be generated.
[表示装置の基本動作の例]
図4は、表示装置100の基本動作の一例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、電源線(DSL)411および412と、データ線(DTL)310と、走査線(WSL)211乃至214との電位変化が示されている。
[Example of basic operation of display device]
FIG. 4 is a timing chart regarding an example of a basic operation of the display device 100. Here, potential changes of the power supply lines (DSL) 411 and 412, the data line (DTL) 310, and the scanning lines (WSL) 211 to 214 are shown with the horizontal axis as a common time axis.
データ線(DTL)310の電位変化は、図3(b)で述べたとおり、水平セレクタ(HSEL)300により生成されたデータ信号の電位変化である。電源線(DSL)411および412の電位変化は、図2(b)で述べたとおり、電源スキャナ(DSCN)400におけるドライバ401および402により生成された電源信号の電位変化である。 The potential change of the data line (DTL) 310 is a potential change of the data signal generated by the horizontal selector (HSEL) 300 as described in FIG. The change in potential of the power supply lines (DSL) 411 and 412 is a change in potential of the power supply signal generated by the drivers 401 and 402 in the power supply scanner (DSCN) 400 as described with reference to FIG.
走査線(WSL)211乃至214は、ライトスキャナ(WSCN)200におけるドライバ201乃至204によりそれぞれ生成された制御信号の電位変化である。この走査線(WSL)211乃至214には、制御信号として、上述のとおり、オン電位(Von)、第1オフ電位(Voff1)および第2オフ電位(Voff2)のいずれか1つの電位が供給される。これにより、この走査線(WSL)211乃至214には、それぞれ3つのパルス221乃至223が供給される。 Scanning lines (WSL) 211 to 214 are potential changes of control signals generated by the drivers 201 to 204 in the write scanner (WSCN) 200, respectively. As described above, any one of the on potential (Von), the first off potential (Voff1), and the second off potential (Voff2) is supplied to the scanning lines (WSL) 211 to 214 as a control signal. The Accordingly, three pulses 221 to 223 are supplied to the scanning lines (WSL) 211 to 214, respectively.
1つ目のパルス221は、画素600の発光を消光させるために消光信号の電位(Vers)を画素600に与えるためのパルスである。2つ目のパルス222は、閾値補正のために基準信号の電位(Vofs)を画素600に与えるためのパルスである。3つ目のパルス223は、画素600を構成する駆動トランジスタの移動度に対する補正を行うとともに映像信号(Vsig)を書き込むためのパルスである。また、走査線(WSL2)212には、走査線(WSL1)211を基準として1H(水平走査期間)後にそれぞれのパルスが供給される。また、ここでは図示していないが、走査線(WSL2)212の1行下の走査線には、走査線(WSL2)212を基準として1H後にそれぞれのパルスが供給される。 The first pulse 221 is a pulse for applying the extinction signal potential (Vers) to the pixel 600 in order to extinguish the light emission of the pixel 600. The second pulse 222 is a pulse for applying the potential (Vofs) of the reference signal to the pixel 600 for threshold correction. The third pulse 223 is a pulse for correcting the mobility of the driving transistor constituting the pixel 600 and writing the video signal (Vsig). Further, each pulse is supplied to the scanning line (WSL2) 212 after 1H (horizontal scanning period) with respect to the scanning line (WSL1) 211. Further, although not shown here, each pulse is supplied to the scanning line one row below the scanning line (WSL2) 212 after 1H with reference to the scanning line (WSL2) 212.
この場合、走査線(WSL)211乃至213に接続されている画素600に電源線(DSL)411の電源信号が同時に印加され、走査線(WSL)214に接続されている画素600に電源線(DSLj+1)412の電源信号が印加される。 In this case, the power supply signal of the power supply line (DSL) 411 is simultaneously applied to the pixels 600 connected to the scanning lines (WSL) 211 to 213, and the power supply line (DSL) is connected to the pixels 600 connected to the scanning lines (WSL) 214. DSLj + 1) 412 is applied.
[画素の構成例]
図5は、表示装置100における画素600の構成例を模式的に示す回路図である。画素600は、書込みトランジスタ610と、駆動トランジスタ620と、保持容量630と、発光素子640とを備える。ここでは、書込みトランジスタ610および駆動トランジスタ620がそれぞれnチャンネル型トランジスタである場合を想定する。
[Pixel configuration example]
FIG. 5 is a circuit diagram schematically illustrating a configuration example of the pixel 600 in the display device 100. The pixel 600 includes a writing transistor 610, a driving transistor 620, a storage capacitor 630, and a light emitting element 640. Here, it is assumed that the write transistor 610 and the drive transistor 620 are n-channel transistors.
書込みトランジスタ610のゲート端子およびドレイン端子には、それぞれ走査線(WSL)210およびデータ線(DTL)310が接続される。また、書込みトランジスタ610のソース端子には、保持容量630の一方の電極および駆動トランジスタ620のゲート端子(g)が接続される。ここでは、この接続部位を第1ノード(ND1)650とする。駆動トランジスタ620のドレイン端子(d)には、電源線(DSL)410が接続され、駆動トランジスタ620のソース端子(s)には、保持容量630の他方の電極および発光素子640の入力端子が接続される。ここでは、この接続部位を第2ノード(ND2)660とする。 A scanning line (WSL) 210 and a data line (DTL) 310 are connected to a gate terminal and a drain terminal of the writing transistor 610, respectively. In addition, one electrode of the storage capacitor 630 and the gate terminal (g) of the driving transistor 620 are connected to the source terminal of the writing transistor 610. Here, this connection part is referred to as a first node (ND1) 650. The power supply line (DSL) 410 is connected to the drain terminal (d) of the driving transistor 620, and the other electrode of the storage capacitor 630 and the input terminal of the light emitting element 640 are connected to the source terminal (s) of the driving transistor 620. Is done. Here, this connection part is referred to as a second node (ND2) 660.
書込みトランジスタ610は、走査線(WSL)210の制御信号に従って、データ線(DTL)310からのデータ信号を保持容量630に書き込むものである。この書込みトランジスタ610は、発光素子640を発光させるための電圧を保持容量630に加えるために、保持容量630の一方の電極にデータ信号の電位を与える。 The writing transistor 610 writes a data signal from the data line (DTL) 310 to the storage capacitor 630 in accordance with a control signal of the scanning line (WSL) 210. The writing transistor 610 applies a potential of a data signal to one electrode of the storage capacitor 630 in order to apply a voltage for causing the light emitting element 640 to emit light to the storage capacitor 630.
この書込みトランジスタ610は、保持容量630に対して、閾値補正により基準信号の電位(Vofs)に基づいて閾値電圧を保持させた後に、映像信号に相当する電圧を書き込む。また、この書込みトランジスタ610は、保持容量630の一方の電極に消光信号の電位(Vers)を与える。すなわち、この書込みトランジスタ610は、発光素子640を発光させるための駆動電流の供給を停止させるために、駆動トランジスタ620のゲート端子に消光信号の電位(Vers)を与える。なお、書込みトランジスタ610は、特許請求の範囲に記載の書込みトランジスタの一例である。 The write transistor 610 holds the threshold voltage in the holding capacitor 630 by threshold correction based on the potential (Vofs) of the reference signal, and then writes a voltage corresponding to the video signal. In addition, the writing transistor 610 applies an extinction signal potential (Vers) to one electrode of the storage capacitor 630. That is, the writing transistor 610 applies a quenching signal potential (Vers) to the gate terminal of the driving transistor 620 in order to stop the supply of the driving current for causing the light emitting element 640 to emit light. Note that the write transistor 610 is an example of a write transistor described in the claims.
駆動トランジスタ620は、電源線(DSL)410からの電源電位(Vcc)を受けることによって、保持容量630に書き込まれた映像信号の電位(Vsig)に基づく電圧に応じた駆動電流を発光素子640に出力するものである。また、この駆動トランジスタ620は、書込みトランジスタ610により、そのゲート端子に与えられた消光信号の電位(Vers)によって、発光素子640への駆動電流の供給を停止する。なお、駆動トランジスタ620は、特許請求の範囲に記載の駆動トランジスタの一例である。 The drive transistor 620 receives a power supply potential (Vcc) from the power supply line (DSL) 410, thereby causing the light emitting element 640 to generate a drive current corresponding to a voltage based on the potential (Vsig) of the video signal written in the storage capacitor 630. Output. In addition, the driving transistor 620 stops the supply of the driving current to the light emitting element 640 according to the potential (Vers) of the extinction signal given to the gate terminal by the writing transistor 610. The drive transistor 620 is an example of a drive transistor described in the claims.
保持容量630は、書込みトランジスタ610によって与えられたデータ信号に相当する電圧を保持するものである。この保持容量630は、例えば、書込みトランジスタ610によって書き込まれた映像信号に相当する電圧を保持する。なお、保持容量630は、特許請求の範囲に記載の保持容量の一例である。 The storage capacitor 630 holds a voltage corresponding to the data signal provided by the write transistor 610. For example, the storage capacitor 630 holds a voltage corresponding to the video signal written by the write transistor 610. The storage capacitor 630 is an example of a storage capacitor described in the claims.
発光素子640は、駆動トランジスタ620から供給された駆動電流の大きさに応じて発光するものである。この発光素子640は、例えば、有機EL素子により実現することができる。なお、発光素子640は、特許請求の範囲に記載の発光素子の一例である。 The light emitting element 640 emits light according to the magnitude of the drive current supplied from the drive transistor 620. The light emitting element 640 can be realized by, for example, an organic EL element. Note that the light-emitting element 640 is an example of a light-emitting element described in the claims.
なお、この例では、書込みトランジスタ610および駆動トランジスタ620がそれぞれnチャンネル型トランジスタである場合を想定したが、この組み合わせに限られるものではない。また、これらのトランジスタは、エンハンスメント型のものでもよく、デプレッション型やデュアルゲート型のものでもよい。 In this example, it is assumed that the write transistor 610 and the drive transistor 620 are n-channel transistors, but the present invention is not limited to this combination. Further, these transistors may be enhancement type transistors, depletion type transistors, or dual gate transistors.
[画素の基本動作の例]
図6は、表示装置100における画素600の基本動作の一例に関するタイミングチャートである。このタイミングチャートには、横軸を共通の時間軸として、走査線(WSL)210、データ線(DTL)310、電源線(DSL)410、第1ノード(ND1)650および第2ノード(ND2)660の電位変化が示されている。ここでは、第2ノード(ND2)660の電位変化が点線により示され、それ以外の電位変化が実線により示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
[Example of basic pixel operation]
FIG. 6 is a timing chart regarding an example of a basic operation of the pixel 600 in the display device 100. In this timing chart, the horizontal axis is a common time axis, the scanning line (WSL) 210, the data line (DTL) 310, the power supply line (DSL) 410, the first node (ND1) 650, and the second node (ND2). 660 potential changes are shown. Here, the potential change of the second node (ND2) 660 is indicated by a dotted line, and other potential changes are indicated by a solid line. In addition, the length of the horizontal axis indicating each period is a schematic one and does not indicate the ratio of the time length of each period.
このタイミングチャートでは、画素600の動作の遷移をTP1からTP8の期間に便宜的に区切っている。発光期間TP8では、発光素子640は発光状態にある。発光期間TP8の終了直前において、走査線(WSL)210の制御信号は第1オフ電位(Voff1)に、データ線(DTL)310は消光信号の電位(Vers)に設定されている。また、電源線(DSL)410の電源信号は電源電位(Vcc)に設定されている。 In this timing chart, the operation transition of the pixel 600 is divided into periods TP1 to TP8 for convenience. In the light emission period TP8, the light emitting element 640 is in a light emitting state. Immediately before the end of the light emission period TP8, the control signal of the scanning line (WSL) 210 is set to the first off potential (Voff1), and the data line (DTL) 310 is set to the potential of the quenching signal (Vers). The power signal of the power line (DSL) 410 is set to the power supply potential (Vcc).
この後、線順次走査の新しいフィールドに入り、消光期間TP1では、走査線(WSL)210の制御信号が第1オフ電位(Voff1)からオン電位(Von)に切り替えられる。これにより、第1ノード(ND1)650の電位が消光信号の電位(Vers)まで低下することに伴い、保持容量630によるカップリングの影響を受けることにより第2ノード(ND2)660の電位も低下する。 Thereafter, a new field of line sequential scanning is entered, and in the extinction period TP1, the control signal of the scanning line (WSL) 210 is switched from the first off potential (Voff1) to the on potential (Von). As a result, the potential of the first node (ND1) 650 decreases to the potential (Vers) of the extinction signal, and the potential of the second node (ND2) 660 also decreases due to the influence of the coupling by the storage capacitor 630. To do.
次に、消光期間TP2では、走査線(WSL)210の制御信号は第2オフ電位(Voff2)に切り替えられる。これにより、第2ノード(ND2)660の電位が発光素子640の閾値電位(Vthel+Vcat)まで低下するため、発光素子640は消光する。このとき、第1ノード(ND1)650の電位も保持容量630からのカップリングの影響を受けて低下する。なお、Vthelは発光素子640の閾値電圧であり、Vcatは発光素子640を構成するカソード電極に与えられる電位である。 Next, in the extinction period TP2, the control signal of the scanning line (WSL) 210 is switched to the second off potential (Voff2). Accordingly, the potential of the second node (ND2) 660 is reduced to the threshold potential (Vthel + Vcat) of the light emitting element 640, so that the light emitting element 640 is extinguished. At this time, the potential of the first node (ND1) 650 also decreases due to the influence of the coupling from the storage capacitor 630. Note that Vthel is a threshold voltage of the light emitting element 640, and Vcat is a potential applied to the cathode electrode constituting the light emitting element 640.
また、閾値補正準備期間TP3において第1ノード(ND1)650の電位が初期化電位(Vss)付近まで低下する。この場合、走査線(WSL)210の制御信号を第1オフ電位(Voff1)に設定すると、書込みトランジスタ610から第1ノード(ND1)650の方向に電流が漏れ込んでしまう。このため、閾値補正準備期間TP3における第1ノード(ND1)650の電位を考慮して、走査線(WSL)210の制御信号の第2オフ電位(Voff1)を第1オフ電位(Voff1)に比べて低い電位に設定する。 Further, in the threshold correction preparation period TP3, the potential of the first node (ND1) 650 decreases to near the initialization potential (Vss). In this case, when the control signal of the scanning line (WSL) 210 is set to the first off potential (Voff1), current leaks from the writing transistor 610 toward the first node (ND1) 650. Therefore, the second off potential (Voff1) of the control signal of the scanning line (WSL) 210 is compared with the first off potential (Voff1) in consideration of the potential of the first node (ND1) 650 in the threshold correction preparation period TP3. To set a low potential.
続いて、閾値補正準備期間TP3では、電源線(DSL)410の電源信号は電源電位(Vcc)から初期化電位(Vss)に切り替えられる。これにより、駆動トランジスタ620にはドレイン端子側に電流が流れることによって、第1ノード(ND1)650の電位が「Vss+Vthd」まで低下する。このとき、第2ノード(ND2)660の電位も低下する。すなわち、画素600が初期化される。なお、Vthdは、駆動トランジスタ620のドレイン端子とゲート端子との間の閾値電圧であり、ここではドレイン端子側の閾値電圧という。 Subsequently, in the threshold correction preparation period TP3, the power supply signal of the power supply line (DSL) 410 is switched from the power supply potential (Vcc) to the initialization potential (Vss). As a result, a current flows through the driving transistor 620 toward the drain terminal, so that the potential of the first node (ND1) 650 decreases to “Vss + Vthd”. At this time, the potential of the second node (ND2) 660 also decreases. That is, the pixel 600 is initialized. Note that Vthd is a threshold voltage between the drain terminal and the gate terminal of the driving transistor 620, and is herein referred to as a threshold voltage on the drain terminal side.
次に、閾値補正待機期間TP4では、電源線(DSL)410の電源信号は初期化電位(Vss)から電源電位(Vcc)に切り替えられる。これにより、駆動トランジスタ620にはソース端子側である保持容量630の他方の電極に電流が流れることによって、第1ノード(ND1)650および第2ノード(ND2)660の電位が上昇する。 Next, in the threshold correction standby period TP4, the power signal of the power line (DSL) 410 is switched from the initialization potential (Vss) to the power supply potential (Vcc). Accordingly, a current flows through the driving transistor 620 through the other electrode of the storage capacitor 630 on the source terminal side, and the potentials of the first node (ND1) 650 and the second node (ND2) 660 are increased.
次に、閾値補正期間TP5では、閾値補正動作が行われる。データ線(DTL)310のデータ信号が基準信号の電位(Vofs)において、走査線(WSL)210の制御信号は第2オフ電位(Voff2)からオン電位(Von)に切り替えられる。これにより、第1ノード(ND1)650と第2ノード(ND2)660との間に駆動トランジスタ620の閾値電圧(Vth)に相当する電圧が加えられる。その後、TP6では、一旦、走査線(WSL)210の制御信号が第1オフ電位(Voff1)に落とされ、データ線(DTL)310のデータ信号が基準信号の電位(Vofs)から映像信号の電位(Vsig)に切り替えられる。 Next, in the threshold correction period TP5, a threshold correction operation is performed. When the data signal of the data line (DTL) 310 is the potential (Vofs) of the reference signal, the control signal of the scanning line (WSL) 210 is switched from the second off potential (Voff2) to the on potential (Von). Thus, a voltage corresponding to the threshold voltage (Vth) of the driving transistor 620 is applied between the first node (ND1) 650 and the second node (ND2) 660. Thereafter, in TP6, the control signal of the scanning line (WSL) 210 is temporarily dropped to the first off potential (Voff1), and the data signal of the data line (DTL) 310 is changed from the potential of the reference signal (Vofs) to the potential of the video signal. (Vsig).
次に、書込み期間/移動度補正期間TP7では、走査線(WSL)210の制御信号がオン電位(Von)に上げられることによって、第1ノード(ND1)650の電位が映像信号の電位(Vsig)まで上昇する。これにより、駆動トランジスタ620から発光素子640の寄生容量641に電流が流れることから、寄生容量641の充電が開始される。これに対して、第2ノード(ND2)660の電位は、TP5において加えられた電位(Vofs−Vth)から移動度補正による上昇量(ΔV)だけ上昇する。すなわち、走査線(WSL)210の制御信号がオン電位(Von)になることによって、保持容量630の一方の電極には映像信号の電位(Vsig)が書き込まれる。それとともに、保持容量630の他方の電極には、TP5において加えられた電位(Vofs−Vth)から移動度補正による上昇量(ΔV)だけ上昇した電位((Vofs−Vth)+ΔV)が加えられる。これにより、保持容量630には、映像信号に相当する電圧として「Vsig−((Vofs−Vth)+ΔV)」の電圧が保持される。 Next, in the writing period / mobility correction period TP7, the control signal of the scanning line (WSL) 210 is raised to the ON potential (Von), so that the potential of the first node (ND1) 650 becomes the potential of the video signal (Vsig). ). As a result, a current flows from the driving transistor 620 to the parasitic capacitance 641 of the light emitting element 640, and charging of the parasitic capacitance 641 is started. On the other hand, the potential of the second node (ND2) 660 increases from the potential (Vofs−Vth) applied at TP5 by an increase amount (ΔV) due to mobility correction. That is, when the control signal of the scanning line (WSL) 210 is turned on (Von), the potential (Vsig) of the video signal is written to one electrode of the storage capacitor 630. At the same time, a potential ((Vofs−Vth) + ΔV) that is increased by the amount of increase (ΔV) by mobility correction from the potential (Vofs−Vth) applied at TP5 is applied to the other electrode of the storage capacitor 630. As a result, the storage capacitor 630 holds a voltage of “Vsig − ((Vofs−Vth) + ΔV)” as a voltage corresponding to the video signal.
この後、発光期間TP8では、走査線(WSL)210の制御信号が第1オフ電位(Voff1)に設定される。これにより、保持容量630に保持された電圧(Vsig−Vofs+Vth−ΔV)に応じた輝度により発光素子640が発光する。この場合、保持容量630に保持された電圧(Vsig−Vofs+Vth−ΔV)は、閾値電圧(Vth)および移動度補正による上昇量(ΔV)によって補正されている。このため、発光素子640の輝度は、駆動トランジスタ620における閾値電圧(Vth)および移動度のばらつきによる影響を受けない。なお、発光期間TP8の途中までの期間では、第1ノード(ND1)650および第2ノード(ND2)660の電位は上昇する。このとき、第1ノード(ND1)650と第2ノード(ND2)660との間の電位差(Vsig−Vofs+Vth−ΔV)は維持される。 Thereafter, in the light emission period TP8, the control signal of the scanning line (WSL) 210 is set to the first off potential (Voff1). Accordingly, the light emitting element 640 emits light with luminance according to the voltage (Vsig−Vofs + Vth−ΔV) held in the storage capacitor 630. In this case, the voltage (Vsig−Vofs + Vth−ΔV) held in the storage capacitor 630 is corrected by the threshold voltage (Vth) and the amount of increase (ΔV) due to mobility correction. Therefore, the luminance of the light-emitting element 640 is not affected by variations in threshold voltage (Vth) and mobility in the driving transistor 620. Note that the potentials of the first node (ND1) 650 and the second node (ND2) 660 rise during the period up to the middle of the light emission period TP8. At this time, the potential difference (Vsig−Vofs + Vth−ΔV) between the first node (ND1) 650 and the second node (ND2) 660 is maintained.
なお、ここでは、発光素子640における1回の発光に対して閾値補正動作を1回行う例について説明したが、閾値補正動作の回数はこれに限定されるものではなく、2回以上としてもよい。 Although an example in which the threshold correction operation is performed once for one light emission in the light emitting element 640 has been described here, the number of threshold correction operations is not limited to this, and may be two or more. .
[画素の動作状態の詳細]
次に、上述の画素600の動作について以下に図面を参照して詳細に説明する。以下の図面では、図6に示したタイミングチャートにおけるTP1乃至TP8の期間に対応する画素600の動作状態を示す。なお、便宜上、発光素子640の寄生容量641を図示する。また、書込みトランジスタ610をスイッチとして図示し、走査線(WSL)210については省略する。
[Details of pixel operation status]
Next, the operation of the above-described pixel 600 will be described in detail with reference to the drawings. In the following drawings, an operation state of the pixel 600 corresponding to a period from TP1 to TP8 in the timing chart shown in FIG. 6 is shown. For convenience, the parasitic capacitance 641 of the light emitting element 640 is illustrated. Further, the writing transistor 610 is illustrated as a switch, and the scanning line (WSL) 210 is omitted.
図7(a)乃至(c)は、TP8、TP1、TP2の期間にそれぞれ対応する画素600の動作状態を模式的に示す回路図である。発光期間TP8では、図7(a)に示すように、電源線(DSL)410の電源信号は電源電位(Vcc)に設定されており、駆動トランジスタ620は発光素子640に駆動電流(Ids)を供給している。 FIGS. 7A to 7C are circuit diagrams schematically showing the operation state of the pixel 600 corresponding to the periods TP8, TP1, and TP2. In the light emission period TP8, as shown in FIG. 7A, the power supply signal of the power supply line (DSL) 410 is set to the power supply potential (Vcc), and the drive transistor 620 supplies the drive current (Ids) to the light emitting element 640. Supply.
次に、消光期間TP1では、図7(b)に示すように、データ線(DTL)310のデータ信号が消光信号の電位(Vers)のときに、走査線(WSL)210の制御信号が第1オフ電位(Voff1)からオン電位(Von)に遷移する。これにより、書込みトランジスタ610がオン(導通)状態となることから、第1ノード(ND1)650の電位は消光信号の電位(Vers)まで低下する。このとき、第1ノード(ND1)650の電位低下による保持容量630を介したカップリングの影響によって第2ノード(ND2)660の電位も低下する。 Next, in the extinction period TP1, as shown in FIG. 7B, when the data signal of the data line (DTL) 310 is the potential (Vers) of the extinction signal, the control signal of the scanning line (WSL) 210 is the first. Transition from 1 off potential (Voff1) to on potential (Von). As a result, the writing transistor 610 is turned on (conductive), so that the potential of the first node (ND1) 650 is lowered to the potential (Vers) of the extinction signal. At this time, the potential of the second node (ND2) 660 also decreases due to the influence of the coupling through the storage capacitor 630 due to the potential decrease of the first node (ND1) 650.
続いて、消光期間TP2では、図7(c)に示すように、走査線(WSL)210の制御信号が第2オフ電位(Voff2)に遷移することによって、書込みトランジスタ610はオフ(非導通)状態となる。ここでは、第2ノード(ND2)660の電位が発光素子640の閾値電位(Vthel+Vcat)まで低下することにより、発光素子640は消光する。なお、第1ノード(ND1)650の電位も第2ノード(ND2)660の電位低下に倣うように低下する。 Subsequently, in the extinction period TP2, as shown in FIG. 7C, the write transistor 610 is turned off (non-conducted) by the transition of the control signal of the scanning line (WSL) 210 to the second off potential (Voff2). It becomes a state. Here, the light-emitting element 640 is extinguished when the potential of the second node (ND2) 660 decreases to the threshold potential (Vthel + Vcat) of the light-emitting element 640. Note that the potential of the first node (ND1) 650 also decreases to follow the potential decrease of the second node (ND2) 660.
図8(a)乃至(c)は、TP3乃至TP5の期間にそれぞれ対応する画素600の動作状態を模式的に示す回路図である。 FIGS. 8A to 8C are circuit diagrams schematically showing the operation states of the pixels 600 corresponding to the periods TP3 to TP5, respectively.
TP2に続いて、閾値補正準備期間TP3では、図8(a)に示すように、電源線(DSL)410の電源信号が電源電位(Vcc)から初期化電位(Vss)に切り替えられる。これにより、駆動トランジスタ620には電源線(DSL)410の方向に電流が流れるため、第2ノード(ND2)660の電位は低下する。それとともに、第1ノード(ND1)650が浮遊状態にあるため、第2ノード(ND2)660の電位低下に倣うように第1ノード(ND1)650の電位も低下する。このとき、第1ノード(ND1)650の電位と電源線(DSL)410の初期化電位(Vss)との間の電位差が駆動トランジスタ620におけるドレイン端子側の閾値電圧(Vthd)に相当する電圧となるまで第1ノード(ND1)650の電位は低下する。すなわち、第1ノード(ND1)650の電位は「Vss+Vthd」まで低下する。このようにして、画素600は初期化される。 Subsequent to TP2, in the threshold correction preparation period TP3, as shown in FIG. 8A, the power supply signal of the power supply line (DSL) 410 is switched from the power supply potential (Vcc) to the initialization potential (Vss). As a result, a current flows through the driving transistor 620 in the direction of the power supply line (DSL) 410, so that the potential of the second node (ND2) 660 decreases. At the same time, since the first node (ND1) 650 is in a floating state, the potential of the first node (ND1) 650 is also lowered to follow the potential drop of the second node (ND2) 660. At this time, the potential difference between the potential of the first node (ND1) 650 and the initialization potential (Vss) of the power supply line (DSL) 410 is a voltage corresponding to the threshold voltage (Vthd) on the drain terminal side of the driving transistor 620. Until this occurs, the potential of the first node (ND1) 650 decreases. That is, the potential of the first node (ND1) 650 decreases to “Vss + Vthd”. In this way, the pixel 600 is initialized.
次に、閾値補正待機期間TP4では、図8(b)に示すように、電源線(DSL)410の電源信号は初期化電位(Vss)から初期化電位(Vcc)に切り替えられる。これにより、駆動トランジスタ620には保持容量630の他方の電極の方向に微量の電流が流れるため、第1ノード(ND1)650および第2ノード(ND2)660の電位が若干上昇する。 Next, in the threshold correction standby period TP4, as shown in FIG. 8B, the power supply signal of the power supply line (DSL) 410 is switched from the initialization potential (Vss) to the initialization potential (Vcc). As a result, a small amount of current flows through the driving transistor 620 in the direction of the other electrode of the storage capacitor 630, so that the potentials of the first node (ND1) 650 and the second node (ND2) 660 slightly increase.
そして、閾値補正期間TP5では、図8(c)に示すように、データ線(DTL)310のデータ信号が基準信号の電位(Vofs)のときに、走査線(WSL)210の制御信号が第2オフ電位(Voff2)からオン電位(Von)に遷移する。これにより、第1ノード(ND1)650の電位は、基準信号の電位(Vofs)に設定されるため、駆動トランジスタ620から保持容量630の他方の電極に電流が流れることから、第2ノード(ND2)660の電位が上昇する。 In the threshold correction period TP5, as shown in FIG. 8C, when the data signal of the data line (DTL) 310 is the potential (Vofs) of the reference signal, the control signal of the scanning line (WSL) 210 is the first signal. 2. Transition from an off potential (Voff2) to an on potential (Von). Accordingly, the potential of the first node (ND1) 650 is set to the potential (Vofs) of the reference signal, so that a current flows from the driving transistor 620 to the other electrode of the storage capacitor 630, so that the second node (ND2) ) The potential of 660 increases.
そして、第1ノード(ND1)650と第2ノード(ND2)660との間の電位差が駆動トランジスタ620におけるソース端子とゲート端子との間の閾値電圧(Vth)に相当する電圧となったところにおいて電流が止まる(カットオフ状態となる)。このとき、第2ノード(ND2)の電位は、駆動トランジスタ620におけるソース端子側の閾値電位(Vofs−Vth)に達する。これにより、基準信号の電位(Vofs)を基準として駆動トランジスタ620の閾値電圧(Vth)に相当する電圧が保持容量630に保持されることによって、閾値補正動作が完了する。なお、ここでは、カソード電極の電位(Vcat)を駆動トランジスタ620からの電流が発光素子640に流れないように設定している。 Then, when the potential difference between the first node (ND1) 650 and the second node (ND2) 660 becomes a voltage corresponding to the threshold voltage (Vth) between the source terminal and the gate terminal in the driving transistor 620. Current stops (cuts off). At this time, the potential of the second node (ND2) reaches the threshold potential (Vofs−Vth) on the source terminal side of the driving transistor 620. As a result, a voltage corresponding to the threshold voltage (Vth) of the drive transistor 620 is held in the holding capacitor 630 with reference to the potential (Vofs) of the reference signal, whereby the threshold correction operation is completed. Here, the potential (Vcat) of the cathode electrode is set so that the current from the driving transistor 620 does not flow to the light emitting element 640.
図9(a)乃至(c)は、TP6乃至TP8の期間にそれぞれ対応する画素600の動作状態を模式的に示す回路図である。 FIGS. 9A to 9C are circuit diagrams schematically showing the operation states of the pixels 600 corresponding to the periods TP6 to TP8, respectively.
TP5に続いて、TP6では、図9(a)に示すように、走査線(WSL)210における制御信号がオン電位(Von)から第2オフ電位(Voff2)に遷移することによって、書込みトランジスタ610がオフ(非導通)状態となる。その後、データ線(DTL)310のデータ信号が基準信号の電位(Vofs)から映像信号の電位(Vsig)に切り替えられる。この場合、データ線(DTL)310においては、データ線(DTL)310に接続された複数の画素600内の書込みトランジスタ610により、映像信号の電位(Vsig)の立ち上がりが緩やかになる。このため、データ線(DTL)310のトランジェント特性を考慮し、データ信号が映像信号の電位(Vsig)に達するまでの間、書込みトランジスタ610をオフ状態にしている。 Following TP5, in TP6, as shown in FIG. 9A, the control signal in the scanning line (WSL) 210 transitions from the on potential (Von) to the second off potential (Voff2), whereby the writing transistor 610 is obtained. Is turned off (non-conducting). Thereafter, the data signal of the data line (DTL) 310 is switched from the potential (Vofs) of the reference signal to the potential (Vsig) of the video signal. In this case, in the data line (DTL) 310, the rise of the potential (Vsig) of the video signal is moderated by the write transistors 610 in the plurality of pixels 600 connected to the data line (DTL) 310. Therefore, in consideration of the transient characteristics of the data line (DTL) 310, the writing transistor 610 is turned off until the data signal reaches the potential (Vsig) of the video signal.
TP6に続いて書込み期間/移動度補正期間TP7では、図9(b)に示すように、走査線(WSL)210の制御信号がオン電位(Von)に遷移することにより、書込みトランジスタ610がオン状態となる。これにより、第1ノード(ND1)650の電位が映像信号の電位(Vsig)に設定される。それとともに、駆動トランジスタ620から保持容量630の他方の電極に電流が流れることにより、第2ノード(ND2)660の電位はTP5において加えられた電位(Vofs−Vth)から「ΔV」だけ上昇する。そして、第1ノード(ND1)650と第2ノード(ND2)660との間の電位差が「Vsig−Vofs+Vth−ΔV」となる。このように、映像信号の電位(Vsig)の書込み、および、移動度補正による上昇量(ΔV)の調整が行われる。 In the write period / mobility correction period TP7 subsequent to TP6, as shown in FIG. 9B, the write transistor 610 is turned on when the control signal of the scanning line (WSL) 210 transitions to the ON potential (Von). It becomes a state. As a result, the potential of the first node (ND1) 650 is set to the potential (Vsig) of the video signal. At the same time, a current flows from the driving transistor 620 to the other electrode of the storage capacitor 630, whereby the potential of the second node (ND2) 660 rises by “ΔV” from the potential (Vofs−Vth) applied at TP5. The potential difference between the first node (ND1) 650 and the second node (ND2) 660 is “Vsig−Vofs + Vth−ΔV”. Thus, the writing of the potential (Vsig) of the video signal and the adjustment of the increase amount (ΔV) by the mobility correction are performed.
この動作において、映像信号の電位(Vsig)が大きいほど駆動トランジスタから出力される電流が大きくなるため、移動度補正による上昇量(ΔV)も大きくなる。したがって、輝度レベル(映像信号の電位)に応じた移動度補正を行うことができるようになる。また、画素ごとの映像信号の電位(Vsig)を一定にした場合には、駆動トランジスタの移動度が大きい画素ほど移動度補正による上昇量(ΔV)も大きくなる。例えば、駆動トランジスタの移動度が大きい画素では、移動度が小さい画素に比べて保持容量の他方の電極に流れる電流量が大きくなるため、その分だけ駆動トランジスタのゲート−ソース間電圧が低くなる。したがって、駆動トランジスタの移動度が大きい画素では、発光期間において発光素子に供給される駆動電流が移動度の小さい画素と同程度の大きさに調整されるようになる。このようにして、画素ごとの駆動トランジスタにおける移動度のばらつきが取り除かれる。 In this operation, the larger the potential (Vsig) of the video signal, the larger the current output from the driving transistor, and the greater the amount of increase (ΔV) due to mobility correction. Therefore, mobility correction according to the luminance level (the potential of the video signal) can be performed. In addition, when the potential (Vsig) of the video signal for each pixel is made constant, the amount of increase (ΔV) due to mobility correction increases as the mobility of the drive transistor increases. For example, in a pixel where the mobility of the driving transistor is large, the amount of current flowing through the other electrode of the storage capacitor is larger than in a pixel where the mobility is small, and thus the gate-source voltage of the driving transistor is lowered accordingly. Therefore, in a pixel having a high mobility of the driving transistor, the driving current supplied to the light emitting element in the light emission period is adjusted to the same level as that of the pixel having a low mobility. In this way, variation in mobility in the drive transistor for each pixel is removed.
次に、発光期間TP8では、図9(c)に示すように、走査線(WSL)210の制御信号が第1オフ電位(Voff1)に遷移することにより、書込みトランジスタ610がオフ状態となる。これにより、駆動トランジスタ620からの駆動電流(Ids)に応じて第2ノード(ND2)660の電位が上昇するとともに、第1ノード(ND1)650の電位も連動して上昇する。このとき、ブートストラップ動作によって、第1ノード(ND1)650と第2ノード(ND2)660との間の電位差(Vsig−Vofs+Vth−ΔV)は維持される。 Next, in the light emission period TP8, as illustrated in FIG. 9C, the writing transistor 610 is turned off by the transition of the control signal of the scanning line (WSL) 210 to the first off potential (Voff1). As a result, the potential of the second node (ND2) 660 rises according to the drive current (Ids) from the drive transistor 620, and the potential of the first node (ND1) 650 also rises in conjunction with it. At this time, the potential difference (Vsig−Vofs + Vth−ΔV) between the first node (ND1) 650 and the second node (ND2) 660 is maintained by the bootstrap operation.
このように、閾値補正動作により閾値電圧(Vth)に相当する電圧を保持容量630に保持させた後に、保持容量630の他方の電極に移動度補正動作による上昇量(ΔV)が加えられる。これにより、画素600ごとの駆動トランジスタ620における閾値電圧および移動度のばらつきがキャンセルされるため、表示画像に現われるムラなどを防ぐことができる。 Thus, after the voltage corresponding to the threshold voltage (Vth) is held in the storage capacitor 630 by the threshold correction operation, the increase amount (ΔV) due to the mobility correction operation is applied to the other electrode of the storage capacitor 630. Accordingly, variations in threshold voltage and mobility in the drive transistor 620 for each pixel 600 are canceled, so that unevenness that appears in the display image can be prevented.
このような表示装置100においては、発光素子640の寄生容量641および駆動トランジスタ620の寄生容量などによって消光期間TP1において第2ノード(ND2)660の電位が十分に低下しないことが想定される。消光期間TP1において第2ノード(ND2)660の電位が十分に低下しない場合における画素600の動作について以下に図面を参照して説明する。 In such a display device 100, it is assumed that the potential of the second node (ND2) 660 is not sufficiently lowered in the extinction period TP1 due to the parasitic capacitance 641 of the light emitting element 640 and the parasitic capacitance of the driving transistor 620. An operation of the pixel 600 in the case where the potential of the second node (ND2) 660 is not sufficiently lowered in the extinction period TP1 is described below with reference to the drawings.
[消光期間における第2ノードの電位低下が緩やかな場合の例]
図10は、表示装置100における消光期間TP1において第2ノード(ND2)660の電位が緩やかに低下する場合における画素600の動作を例示するタイミングチャートである。なお、ここでは、点線により示す第2ノード(ND2)660の電位変化以外は、図6に示したものと同様である。また、鎖線により示す第2ノード(ND2)660の電位変化は、図6に示した第2ノード(ND2)660の電位変化である。
[Example in which the potential drop of the second node during the extinction period is gradual]
FIG. 10 is a timing chart illustrating the operation of the pixel 600 when the potential of the second node (ND2) 660 gradually decreases during the extinction period TP1 in the display device 100. Here, the configuration is the same as that shown in FIG. 6 except for the potential change of the second node (ND2) 660 indicated by the dotted line. Further, the potential change of the second node (ND2) 660 indicated by the chain line is the potential change of the second node (ND2) 660 shown in FIG.
この例では、点線により示される第2ノード(ND2)660の電位変化に着目して説明する。消光期間TP1では、第1ノード(ND1)650の電位低下に伴う保持容量630からのカップリングによって第2ノード(ND2)660の電位が低下する。この場合には、発光素子640の寄生容量641などの影響によって第2ノード(ND2)660の電位は急峻には低下せず、緩やかに低下する。そして、消光期間TP2では、主に保持容量630の放電により第2ノード(ND2)660の電位は徐々に低下していき、発光素子640の閾値電位(Vthel+Vcat)に達する前に閾値補正準備期間TP3に遷移する。 In this example, description will be given focusing on the potential change of the second node (ND2) 660 indicated by the dotted line. In the extinction period TP1, the potential of the second node (ND2) 660 decreases due to coupling from the storage capacitor 630 accompanying the potential decrease of the first node (ND1) 650. In this case, the potential of the second node (ND2) 660 does not decrease sharply but gradually decreases due to the influence of the parasitic capacitance 641 of the light emitting element 640 and the like. In the extinction period TP2, the potential of the second node (ND2) 660 gradually decreases mainly due to the discharge of the storage capacitor 630, and before reaching the threshold potential (Vthel + Vcat) of the light emitting element 640, the threshold correction preparation period TP3. Transition to.
このとき、第2ノード(ND2)660の電位が発光素子640の閾値電位(Vthel+Vcat)に比べて高いことから、発光素子640には電流が流れ続けてしまう。このため、消光期間TP2において徐々に輝度は低下するものの発光素子640は発光を継続してしまう。 At this time, since the potential of the second node (ND2) 660 is higher than the threshold potential (Vthel + Vcat) of the light emitting element 640, current continues to flow through the light emitting element 640. For this reason, although the luminance gradually decreases during the extinction period TP2, the light emitting element 640 continues to emit light.
その後、閾値補正準備期間TP3では、電源線(DSL)410の電源信号が電源電位(Vcc)から初期化電位(Vss)に切り替えられるため、第2ノード(ND2)660の電位は発光素子640の閾値電位(Vthel+Vcat)に比べて低くなる。これにより、発光素子640は完全に消光する。 Thereafter, in the threshold correction preparation period TP3, the power supply signal of the power supply line (DSL) 410 is switched from the power supply potential (Vcc) to the initialization potential (Vss), so that the potential of the second node (ND2) 660 is It becomes lower than the threshold potential (Vthel + Vcat). Thereby, the light emitting element 640 is completely quenched.
このように、消光期間TP1において第2ノード(ND2)660の電位が緩やかに低下する場合には、発光素子640は閾値補正準備期間TP3の直前まで発光を継続する。このような表示装置100においては、複数行単位により電源信号が同時に切り替わることから、図3に示したとおり、各行の画素600ごとに消光期間TP2が異なるため、各行の画素600ごとに発光素子640が発光する期間は異なってしまう。 As described above, when the potential of the second node (ND2) 660 gradually decreases in the extinction period TP1, the light emitting element 640 continues to emit light until immediately before the threshold correction preparation period TP3. In such a display device 100, since the power supply signals are switched simultaneously in units of a plurality of rows, as shown in FIG. 3, the extinction period TP2 is different for each pixel 600 in each row. Therefore, the light emitting element 640 is provided for each pixel 600 in each row. The period of light emission differs.
図11は、表示装置100における消光期間TP1において第2ノード(ND2)660の電位が緩やかに低下する場合における表示装置100に表示される表示画像に関する図である。図11(a)は、表示装置100に表示される表示画像の一例を示す図である。図11(b)は、表示画像に対する列方向の輝度特性を示す図である。ここでは、表示装置100に入力される入力画像を全体が灰色の画像と想定している。 FIG. 11 is a diagram related to a display image displayed on the display device 100 when the potential of the second node (ND2) 660 gradually decreases during the extinction period TP1 in the display device 100. FIG. FIG. 11A is a diagram illustrating an example of a display image displayed on the display device 100. FIG. 11B is a diagram illustrating the luminance characteristics in the column direction with respect to the display image. Here, it is assumed that the input image input to the display device 100 is a gray image as a whole.
図11(a)には、電源線共用領域451乃至453が示されている。電源線共用領域451乃至453は、同一の電源信号が供給される画素600によって表示されるそれぞれの領域を示す。この電源線共用領域451乃至453は、上の行から順番に徐々に暗くなっている。なお、この電源線共用領域451乃至453における最も暗い色が入力画像の色である。 FIG. 11A shows power line common areas 451 to 453. The power line common areas 451 to 453 indicate respective areas displayed by the pixels 600 to which the same power signal is supplied. The power line common areas 451 to 453 are gradually darkened in order from the upper row. Note that the darkest color in the power line common areas 451 to 453 is the color of the input image.
図11(b)には、輝度特性460が示されている。ここでは、縦軸を表示画像の水平ラインとし、横軸を輝度レベルとする。輝度特性460は、図11(a)に示された表示画像の水平ラインに対応する輝度レベルを示す輝度特性である。 FIG. 11B shows a luminance characteristic 460. Here, the vertical axis is the horizontal line of the display image, and the horizontal axis is the luminance level. The luminance characteristic 460 is a luminance characteristic indicating a luminance level corresponding to the horizontal line of the display image shown in FIG.
このように、消光期間TP1において第2ノード(ND2)660の電位が十分に低下しない場合には、1行ごとに異なる消光期間TP2における画素600の発光によって、表示画像にグラデーションが生じてしまう。すなわち、各行の画素600の消光期間TP2における発光素子640の発光量が異なるため、表示画像にグラデーションが生じてしまう。このため、表示画像に生じるグラデーションを軽減するために改良したものが、次に説明する本発明の第1の実施の形態である。 As described above, when the potential of the second node (ND2) 660 is not sufficiently lowered in the extinction period TP1, gradation is generated in the display image due to light emission of the pixels 600 in the extinction period TP2 which is different for each row. That is, since the light emission amount of the light emitting element 640 in the extinction period TP2 of the pixels 600 in each row is different, gradation is generated in the display image. For this reason, the first embodiment of the present invention to be described next is improved to reduce the gradation generated in the display image.
[表示装置の構成例]
図12は、本発明の第1の実施の形態における表示装置100の一構成例を示す概念図である。この表示装置100は、図1に示した表示装置100の構成に加えて、消光補助スキャナ(ESCN:Erase-auxiliary SCaNner)700を備えている。さらに、この表示装置100は、消光補助線(ESL:Erase-auxiliary Scan Line)710を備えている。また、この表示装置100における画素600は、図5に示した画素600の構成に加えて消光容量670を備えている。ここでは、消光補助スキャナ(ESCN)700、消光補助線(ESL)710および消光容量670以外の他の構成は、図1および図5に示したものと同様であるため、同一符号を付してここでの説明を省略する。なお、この画素600は、特許請求の範囲に記載の複数の画素回路の一例である。
[Configuration example of display device]
FIG. 12 is a conceptual diagram showing a configuration example of the display device 100 according to the first embodiment of the present invention. The display device 100 includes an extinction auxiliary scanner (ESCN: Erase-auxiliary SCaNner) 700 in addition to the configuration of the display device 100 shown in FIG. Further, the display device 100 includes an extinction auxiliary line (ESL) 710. Further, the pixel 600 in the display device 100 includes an extinction capacitor 670 in addition to the configuration of the pixel 600 shown in FIG. Here, the configuration other than the extinction auxiliary scanner (ESCN) 700, the extinction auxiliary line (ESL) 710, and the extinction capacitance 670 is the same as that shown in FIG. 1 and FIG. The description here is omitted. The pixel 600 is an example of a plurality of pixel circuits described in the claims.
この構成において、消光補助線(ESL)710は、画素600の各行に対してそれぞれ配線され、消光補助スキャナ(ESCN)700に接続される。この消光補助線(ESL)710は、各画素600における消光容量670の一端にそれぞれ接続される。また、消光容量670の他端は、画素600における発光素子640の入力端子に相当する第2ノード(ND2)660に接続される。 In this configuration, the extinction auxiliary line (ESL) 710 is wired to each row of the pixels 600 and connected to the extinction auxiliary scanner (ESCN) 700. The extinction auxiliary line (ESL) 710 is connected to one end of the extinction capacitor 670 in each pixel 600. The other end of the extinction capacitor 670 is connected to a second node (ND2) 660 corresponding to the input terminal of the light emitting element 640 in the pixel 600.
消光補助スキャナ(ESCN)700は、発光素子640を消光させるための消光期間において、発光素子640の発光を確実に停止させるための停止電位である補助電位を消光容量670の一端に与えるものである。この消光補助スキャナ(ESCN)700は、例えば、ライトスキャナ(WSCN)200による線順次走査に基づいて、行単位により補助電位を順次生成する。すなわち、この消光補助スキャナ(ESCN)700は、各行にそれぞれ対応するドライバを備えることによって補助電位を順次生成する。そして、消光補助スキャナ(ESCN)700は、その生成された補助電位を消光補助線(ESL)710に供給する。なお、消光補助スキャナ(ESCN)700は、特許請求の範囲に記載された停止電位供給回路の一例である。 The extinction auxiliary scanner (ESCN) 700 supplies an auxiliary potential, which is a stop potential for surely stopping the light emission of the light emitting element 640, to one end of the extinction capacitor 670 in the extinction period for extinguishing the light emitting element 640. . The extinction auxiliary scanner (ESCN) 700 sequentially generates auxiliary potentials in units of rows based on, for example, line sequential scanning by the write scanner (WSCN) 200. In other words, the extinction auxiliary scanner (ESCN) 700 sequentially generates auxiliary potentials by providing drivers corresponding to the respective rows. Then, the extinction auxiliary scanner (ESCN) 700 supplies the generated auxiliary potential to the extinction auxiliary line (ESL) 710. The extinction auxiliary scanner (ESCN) 700 is an example of a stop potential supply circuit described in the claims.
消光容量670は、消光補助スキャナ(ESCN)700から消光補助線(ESL)710を介して与えられた補助電位によって、第2ノード(ND2)660の電位を低下させるものである。すなわち、この消光容量670は、当該消光容量670の一端に補助電位が与えられることによって、当該消光容量670の他端に接続された発光素子640の入力端子の電位を低下させる。なお、消光容量670は、特許請求の範囲に記載の消光容量の一例である。 The extinction capacitor 670 lowers the potential of the second node (ND2) 660 by the auxiliary potential supplied from the extinction auxiliary scanner (ESCN) 700 via the extinction auxiliary line (ESL) 710. That is, the quenching capacitor 670 reduces the potential of the input terminal of the light emitting element 640 connected to the other end of the quenching capacitor 670 by applying an auxiliary potential to one end of the quenching capacitor 670. The quenching capacitor 670 is an example of the quenching capacitor described in the claims.
[画素の動作の例]
図13は、本発明の第1の実施の形態における画素600の動作の一例に関するタイミングチャートである。ここでは、第1ノード(ND1)650、第2ノード(ND2)660および消光補助線(ESL)710の電位変化以外は、図10に示したものと同様である。また、鎖線により示されている第2ノード(ND2)660の電位変化は、図10において点線により示した第2ノード(ND2)660の電位変化である。
[Example of pixel operation]
FIG. 13 is a timing chart relating to an example of the operation of the pixel 600 according to the first embodiment of the present invention. Here, the first node (ND1) 650, the second node (ND2) 660 and the extinction auxiliary line (ESL) 710 are the same as those shown in FIG. Further, the potential change of the second node (ND2) 660 indicated by the chain line is the potential change of the second node (ND2) 660 indicated by the dotted line in FIG.
ここでは、点線により示されている第2ノード(ND2)660および消光補助線(ESL)710の電位変化に着目して説明する。消光期間TP1では、走査線(WSL)210の制御信号が第1オフ電位(Voff1)からオン電位(Von)に切り替えられる。それとともに、消光補助線710の電位が、発光素子640が発光していたときの電位である通常電位(Vodn)から通常電位(Vodn)に比べて低い電位である上述の補助電位(Vaux)に切り替えられる。 Here, description will be made by paying attention to potential changes of the second node (ND2) 660 and the extinction auxiliary line (ESL) 710 indicated by dotted lines. In the extinction period TP1, the control signal of the scanning line (WSL) 210 is switched from the first off potential (Voff1) to the on potential (Von). At the same time, the potential of the extinction auxiliary line 710 is changed from the normal potential (Vodn) that is the potential when the light emitting element 640 emits light to the above-described auxiliary potential (Vaux) that is lower than the normal potential (Vodn). Can be switched.
これにより、書込みトランジスタ610により駆動トランジスタ620のゲート端子に消光信号の電位(Vers)が与えられるため、第1ノード(ND1)650の電位は消光信号の電位(Vers)まで低下する。これに対して、消光容量670の一端の電位が補助電位(Vaux)に下げられるため、発光素子640の寄生容量641などに蓄積された電荷が消光容量670に移動することによって、消光容量670の他端に相当する第2ノード(ND2)660が低下する。このため、第2ノード(ND2)660の電位は、発光素子640の閾値電位(Vthel+Vcat)に比べて低下することから、発光素子640は完全に消光する。なお、第2ノード(ND2)660の電位を発光素子640の閾値電位(Vthel+Vcat)まで低下させるためには、補助電位(Vaux)を通常電位(Vodn)に対して1V(ボルト)程度低い電位に設定することにより実現することができる。 Accordingly, the potential (Vers) of the extinction signal is applied to the gate terminal of the driving transistor 620 by the writing transistor 610, and thus the potential of the first node (ND1) 650 is lowered to the potential (Vers) of the extinction signal. On the other hand, since the potential at one end of the quenching capacitor 670 is lowered to the auxiliary potential (Vaux), the charge accumulated in the parasitic capacitor 641 of the light emitting element 640 moves to the quenching capacitor 670, so The second node (ND2) 660 corresponding to the other end is lowered. Therefore, the potential of the second node (ND2) 660 is lower than the threshold potential (Vthel + Vcat) of the light emitting element 640, and thus the light emitting element 640 is completely extinguished. Note that in order to reduce the potential of the second node (ND2) 660 to the threshold potential (Vthel + Vcat) of the light emitting element 640, the auxiliary potential (Vaux) is set to a potential lower by about 1 V (volt) than the normal potential (Vodn). It can be realized by setting.
この後、消光期間TP2では、走査線(WSL)210の制御信号がオン電位(Von)から第2オン電位(Voff2)に切り替えられる。それとともに、消光補助線710の電位が補助電位(Vaux)から通常電位(Vodn)に切り替えられる。これにより、消光期間TP1の終了時において第1ノード(ND1)650および第2ノード(ND2)660与えられたそれぞれの電位は、閾値補正準備期間TP3の開始直前まで維持される。 After that, in the extinction period TP2, the control signal of the scanning line (WSL) 210 is switched from the on potential (Von) to the second on potential (Voff2). At the same time, the potential of the extinction auxiliary line 710 is switched from the auxiliary potential (Vaux) to the normal potential (Vodn). Accordingly, the potentials applied to the first node (ND1) 650 and the second node (ND2) 660 at the end of the extinction period TP1 are maintained until immediately before the start of the threshold correction preparation period TP3.
このように、消光容量670を設けて、消光期間において当該消光容量670の一端に補助電位(Vaux)を与えることによって、発光素子640の入力端子の電位を発光素子640の閾値電位(Vthel+Vcat)以下に低下させることができる。すなわち、書込みトランジスタ610により消光信号の電位(Vers)が駆動トランジスタ620のゲート端子に与えられているときに補助電位(Vaux)を供給することによって、第2ノード(ND2)660の電位を低下させることができる。 In this manner, by providing the extinction capacitor 670 and applying an auxiliary potential (Vaux) to one end of the extinction capacitor 670 in the extinction period, the potential of the input terminal of the light-emitting element 640 is made lower than the threshold potential (Vthel + Vcat) of the light-emitting element 640. Can be lowered. That is, the potential of the second node (ND2) 660 is decreased by supplying the auxiliary potential (Vaux) when the extinction signal potential (Vers) is supplied to the gate terminal of the driving transistor 620 by the writing transistor 610. be able to.
これにより、消光期間において消光補助スキャナ(ESCN)700から補助電位(Vaux)を消光容量670に与えることによって、発光素子640の発光を確実に停止することができる。さらに、消光期間において発光素子640を消光させることができるため、表示装置100に表示された表示画像に生じるグラデーションを抑制することができる。また、消光補助スキャナ(ESCN)700において生成される通常電位(Vodn)および補助電位(Vaux)の電位差は1V程度と小さいことから、消光補助スキャナ(ESCN)700の製造コストを低く抑えることができる。 Thus, the light emission of the light emitting element 640 can be reliably stopped by applying the auxiliary potential (Vaux) from the extinction auxiliary scanner (ESCN) 700 to the extinction capacitor 670 during the extinction period. Furthermore, since the light-emitting element 640 can be extinguished during the extinction period, gradation that occurs in the display image displayed on the display device 100 can be suppressed. Further, since the potential difference between the normal potential (Vodn) and the auxiliary potential (Vaux) generated in the extinction auxiliary scanner (ESCN) 700 is as small as about 1 V, the manufacturing cost of the extinction auxiliary scanner (ESCN) 700 can be kept low. .
なお、この例では、消光補助スキャン(ESCN)700によって消光期間TP1において補助電位(Vaux)を消光容量670の一端に与える例について説明したが、これに限られるものではない。例えば、第2ノード(ND2)660の電位が発光素子640の閾値電位より高い消光期間において、補助電位(Vaux)を一定期間、消光容量670に与えるようにしてもよい。この場合においても、表示画像におけるグラデーションを軽減することができる。また、ここでは、消光容量670を設ける例について説明したが、以下に示す補助容量を消光容量670として用いるようにしてもよい。 In this example, the example in which the auxiliary potential (Vaux) is applied to one end of the extinction capacitor 670 in the extinction period TP1 by the extinction auxiliary scan (ESCN) 700 has been described, but the present invention is not limited thereto. For example, the auxiliary potential (Vaux) may be supplied to the quenching capacitor 670 for a certain period in the quenching period in which the potential of the second node (ND2) 660 is higher than the threshold potential of the light emitting element 640. Even in this case, gradation in the display image can be reduced. Although an example in which the quenching capacitor 670 is provided has been described here, an auxiliary capacitor described below may be used as the quenching capacitor 670.
[補助容量を備える画素の構成例]
図14は、補助容量を備える画素600の構成例を模式的に示す回路図である。ここでは、図5に示した画素600の構成に加えて補助容量680が示されている。
[Configuration Example of Pixel with Auxiliary Capacitance]
FIG. 14 is a circuit diagram schematically illustrating a configuration example of a pixel 600 including an auxiliary capacitor. Here, an auxiliary capacitor 680 is shown in addition to the configuration of the pixel 600 shown in FIG.
補助容量680は、その一端が発光素子640のカソード電極に接続され、その他端が発光素子640の入力端子に接続されている。この補助容量680は、図6で述べた書込み期間/移動度補正期間TP10における移動度補正動作において第2ノード(ND2)660の電位上昇の上昇速度(補正速度)を調整するための容量である。この補助容量680は、発光素子640の寄生容量641の容量値が小さいことに起因して、第2ノード(ND2)660の電位上昇が急峻となり過ぎることを抑制する役割を果たす。これにより、移動度補正動作の時間設定を適切に行うことができる。 The auxiliary capacitor 680 has one end connected to the cathode electrode of the light emitting element 640 and the other end connected to the input terminal of the light emitting element 640. The auxiliary capacitor 680 is a capacitor for adjusting the rising speed (correction speed) of the potential increase of the second node (ND2) 660 in the mobility correction operation in the writing period / mobility correction period TP10 described in FIG. . The auxiliary capacitor 680 plays a role of preventing the potential rise of the second node (ND2) 660 from becoming too steep due to the small capacitance value of the parasitic capacitor 641 of the light emitting element 640. Thereby, the time setting of a mobility correction | amendment operation | movement can be performed appropriately.
このように、書込み期間/移動度補正期間TP10における第2ノード(ND2)660の電位上昇度合いを抑制するために、画素600には補助容量680が設けられる。この構造においては、n×mの画素600における発光素子640のカソード電極は表示画面上に一体となって形成され、その下層には行ごとに左端から右端まで配線されたアルミニウム(Al)による接続線がそれぞれ形成されている。また、この各行に配線された接続線の各々には、画素600ごとに形成された補助容量680が接続されている。さらに、画素600ごとに設けられたコンタクトによって、各行の接続線と発光素子640のカソード電極とがそれぞれ接続されている。 As described above, the auxiliary capacitor 680 is provided in the pixel 600 in order to suppress the potential increase degree of the second node (ND2) 660 in the writing period / mobility correction period TP10. In this structure, the cathode electrode of the light emitting element 640 in the n × m pixel 600 is integrally formed on the display screen, and the lower layer is connected by aluminum (Al) wired from the left end to the right end for each row. Each line is formed. Further, an auxiliary capacitor 680 formed for each pixel 600 is connected to each connection line wired in each row. Further, the connection line of each row is connected to the cathode electrode of the light emitting element 640 by a contact provided for each pixel 600.
この場合において、各行に配線された接続線の各々と発光素子640のカソード電極との間のコンタクトを取り除くことにより、各行の接続線と発光素子640のカソード電極との間の接続を分離する。そして、各行に配線された接続線は終端において1本の接続線として集約されているため、この接続線の終端に消光補助スキャナ(ESCN)700を接続する。これにより、各画素600に設けられた補助容量680を図12に示した消光容量670として用いることができる。 In this case, the connection between the connection line of each row and the cathode electrode of the light emitting element 640 is separated by removing the contact between each of the connection lines wired in each row and the cathode electrode of the light emitting element 640. Since the connection lines wired in each row are aggregated as one connection line at the end, an extinction auxiliary scanner (ESCN) 700 is connected to the end of the connection line. Thus, the auxiliary capacitor 680 provided in each pixel 600 can be used as the extinction capacitor 670 shown in FIG.
この例では、全ての画素600における消光容量670の一端に補助電位(Vaux)が同じタイミングにより供給される。このため、消光補助スキャナ(ESCN)700は、水平セレクタ(HSEL)300から消光信号の電位(Vers)が出力されるタイミングに合わせて、消光補助スキャナ(ESCN)700から補助電位(Vaux)を出力する。すなわち、複数の画素600に対して線順次走査により割り当てられた期間において水平セレクタ(HSEL)300から消光電位(Vers)が出力されているときに、消光補助スキャナ(ESCN)700は補助電位(Vaux)を供給する。このように消光信号(Vers)の出力タイミングに限定するのは、基準信号(Vofs)または映像信号(Vsig)の出力期間に補助電位(Vaux)を供給すると、閾値補正動作または移動度補正動作を行う画素600に影響を与えてしまうからである。 In this example, the auxiliary potential (Vaux) is supplied to one end of the extinction capacitor 670 in all the pixels 600 at the same timing. Therefore, the extinction auxiliary scanner (ESCN) 700 outputs the auxiliary potential (Vaux) from the extinction auxiliary scanner (ESCN) 700 in accordance with the timing at which the extinction signal potential (Vers) is output from the horizontal selector (HSEL) 300. To do. That is, when the extinction potential (Vers) is output from the horizontal selector (HSEL) 300 during the period assigned to the plurality of pixels 600 by line-sequential scanning, the extinction auxiliary scanner (ESCN) 700 has the auxiliary potential (Vaux). ). As described above, when the auxiliary potential (Vaux) is supplied during the output period of the reference signal (Vofs) or the video signal (Vsig), the threshold correction operation or the mobility correction operation is limited to the output timing of the extinction signal (Vers). This is because it affects the pixel 600 to be performed.
このように、補助容量680を消光容量670として用いることによって、補助容量680として移動度補正における電位上昇度合いを抑制しつつ、発光素子640の発光を停止させることができる。また、各行に配線された接続線を転用することによって、消光補助線(ESL)710を新たに設ける必要が無いため、表示装置100の歩留まりの低下を抑制することができる。 As described above, by using the auxiliary capacitor 680 as the extinction capacitor 670, the auxiliary capacitor 680 can stop the light emission of the light emitting element 640 while suppressing the potential increase in mobility correction. In addition, by diverting connection lines wired in each row, it is not necessary to newly provide an extinction auxiliary line (ESL) 710, and thus a reduction in yield of the display device 100 can be suppressed.
また、消光信号(Vers)の出力タイミングに合わせて補助電位(Vaux)を供給することにより、消光補助スキャナ(ESCN)700におけるドライバを1つに削減することができるため、製造コストを抑制することができる。なお、このとき、発光期間においても補助電位(Vaux)を与えることになるが、消光信号の電位(Vers)が出力される期間は極めて短いため、発光素子640に与える影響は軽微である。 Further, by supplying the auxiliary potential (Vaux) in accordance with the output timing of the extinction signal (Vers), the number of drivers in the extinction auxiliary scanner (ESCN) 700 can be reduced to one, thereby suppressing the manufacturing cost. Can do. Note that at this time, the auxiliary potential (Vaux) is applied even in the light emission period, but since the period during which the potential (Vers) of the extinction signal is output is extremely short, the influence on the light emitting element 640 is slight.
このように、本発明の第1の実施の形態によれば、複数行の画素ごとに同一の電源信号を供給する場合であっても、消光期間において消光容量670の一端に補助電位(Vaux)を与えることによって、表示画像に現われるグラデーションを軽減することができる。これにより、入力画像の再現性を維持しつつ、電源スキャナ(WSCN)400のドライバ数の削減によりコストの低減を図ることができる。 As described above, according to the first embodiment of the present invention, even when the same power supply signal is supplied to each pixel in a plurality of rows, the auxiliary potential (Vaux) is applied to one end of the extinction capacitor 670 during the extinction period. By providing the above, gradation appearing in the display image can be reduced. Thus, the cost can be reduced by reducing the number of drivers of the power supply scanner (WSCN) 400 while maintaining the reproducibility of the input image.
なお、本発明の第1の実施の形態における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラなどのディスプレイに適用することができる。また、電子機器に入力された映像信号や電子機器内で生成した映像信号を画像または映像として表示するあらゆる分野の電子機器のディスプレイに適用することができる。このような表示装置が適用された電子機器の例を以下に示す。 Note that the display device according to the first embodiment of the present invention has a flat panel shape, and is applied to various electronic devices such as digital cameras, notebook personal computers, mobile phones, video cameras, and the like. Can do. Further, the present invention can be applied to a display of an electronic device in any field that displays a video signal input to the electronic device or a video signal generated in the electronic device as an image or video. Examples of electronic devices to which such a display device is applied are shown below.
<2.第2の実施の形態>
[電子機器への適用例]
図15は、本発明の第2の実施の形態におけるテレビジョンセットの例である。このテレビジョンセットは、本発明の第1の実施の形態が適用されたテレビジョンセットである。このテレビジョンセットは、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の第1の実施の形態における表示装置をその映像表示画面11に用いることにより作製される。
<2. Second Embodiment>
[Application example to electronic equipment]
FIG. 15 is an example of a television set according to the second embodiment of the present invention. This television set is a television set to which the first embodiment of the present invention is applied. This television set includes a video display screen 11 including a front panel 12, a filter glass 13, and the like, and is manufactured by using the display device according to the first embodiment of the present invention for the video display screen 11. .
図16は、本発明の第2の実施の形態におけるデジタルスチルカメラの例である。このデジタルスチルカメラは、本発明の第1の実施の形態が適用されたデジタルスチルカメラである。ここでは、上にデジタルスチルカメラの正面図を示し、下にデジタルスチルカメラの背面図を示す。このデジタルスチルカメラは、撮像レンズ15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の第1の実施の形態における表示装置をその表示部16に用いることにより作製される。 FIG. 16 is an example of a digital still camera according to the second embodiment of the present invention. This digital still camera is a digital still camera to which the first embodiment of the present invention is applied. Here, a front view of the digital still camera is shown above, and a rear view of the digital still camera is shown below. This digital still camera includes an imaging lens 15, a display unit 16, a control switch, a menu switch, a shutter 19, and the like, and is manufactured by using the display device according to the first embodiment of the present invention for the display unit 16. .
図17は、本発明の第2の実施の形態におけるノート型パーソナルコンピュータの例である。このノート型パーソナルコンピュータは、本発明の第1の実施の形態が適用されたノート型パーソナルコンピュータである。このノート型パーソナルコンピュータは、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の第1の実施の形態における表示装置をその表示部22に用いることにより作製される。 FIG. 17 is an example of a notebook personal computer according to the second embodiment of the present invention. This notebook personal computer is a notebook personal computer to which the first embodiment of the present invention is applied. The notebook personal computer includes a main body 20 including a keyboard 21 that is operated when characters and the like are input, and a main body cover includes a display unit 22 that displays an image. The display according to the first embodiment of the present invention. It is manufactured by using the device for the display portion 22.
図18は、本発明の第2の実施の形態における携帯端末装置の例である。この携帯端末装置は、本発明の第1の実施の形態が適用された携帯端末装置である。ここでは、左側に携帯端末装置の開いた状態を示し、右側に携帯端末装置の閉じた状態を示している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含む。また、この携帯端末装置は、本発明の第1の実施の形態における表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。 FIG. 18 is an example of a mobile terminal device according to the second embodiment of the present invention. This portable terminal device is a portable terminal device to which the first embodiment of the present invention is applied. Here, the opened state of the portable terminal device is shown on the left side, and the closed state of the portable terminal device is shown on the right side. The portable terminal device includes an upper housing 23, a lower housing 24, a connecting portion (here, a hinge portion) 25, a display 26, a sub display 27, a picture light 28, a camera 29, and the like. The portable terminal device is manufactured by using the display device according to the first embodiment of the present invention for the display 26 or the sub display 27.
図19は、本発明の第2の実施の形態におけるビデオカメラの例である。このビデオカメラは、本発明の第1の実施の形態が適用されたビデオカメラである。このビデオカメラは、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の第1の実施の形態における表示装置をそのモニター36に用いることにより作製される。 FIG. 19 is an example of a video camera according to the second embodiment of the present invention. This video camera is a video camera to which the first embodiment of the present invention is applied. This video camera includes a main body 30, a lens 34 for photographing an object on a side facing forward, a start / stop switch 35 at the time of photographing, a monitor 36, and the like, and includes the display device according to the first embodiment of the present invention. It is manufactured by using it for the monitor 36.
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、上述のように特許請求の範囲における発明特定事項とそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。 The embodiment of the present invention is an example for embodying the present invention, and has a corresponding relationship with the invention-specific matters in the claims as described above. However, the present invention is not limited to the embodiments, and various modifications can be made without departing from the scope of the present invention.
100 表示装置
200 ライトスキャナ
201〜205、401〜403 ドライバ
210〜215 走査線
300 水平セレクタ
310〜313 データ線
321〜323 切替制御線
351〜353、361〜363、371〜373 切替回路
391 基準信号線
392 消光信号線
400 電源スキャナ
410〜413 電源線
421 p型トランジスタ
422 n型トランジスタ
431 制御信号線
491〜492 固定電位線
500 画素アレイ部
600 画素
610 書込みトランジスタ
620 駆動トランジスタ
630 保持容量
640 発光素子
641 寄生容量
670 消光容量
680 補助容量
700 消光補助スキャナ
710 消光補助線
DESCRIPTION OF SYMBOLS 100 Display apparatus 200 Light scanner 201-205, 401-403 Driver 210-215 Scan line 300 Horizontal selector 310-313 Data line 321-323 Switching control line 351-353, 361-363, 371-373 Switching circuit 391 Reference signal line 392 extinction signal line 400 power supply scanner 410-413 power supply line 421 p-type transistor 422 n-type transistor 431 control signal line 491-492 fixed potential line 500 pixel array portion 600 pixel 610 writing transistor 620 driving transistor 630 holding capacitor 640 light emitting element 641 parasitic Capacity 670 Quenching capacity 680 Auxiliary capacity 700 Quenching auxiliary scanner 710 Quenching auxiliary line
Claims (7)
前記複数の画素回路の発光を停止するための停止電位を供給する停止電位供給回路とを具備し、
前記複数の画素回路の各々は、
映像信号に相当する電圧を保持するための保持容量と、
前記保持容量に保持された電圧に応じた電流を供給する駆動トランジスタと、
前記駆動トランジスタから供給された電流に応じて発光する発光素子と、
前記発光素子を消光させるための消光電位を前記駆動トランジスタのゲート端子に与えた後に前記映像信号に相当する電圧を前記保持容量に書き込む書込みトランジスタと、
前記停止電位供給回路により供給された停止電位が当該消光容量の一端に与えられることによって当該消光容量の他端に接続された前記発光素子の入力端子の電位を低下させる消光容量とを含み、
前記停止電位供給回路は、前記発光素子を消光させるための消光期間において前記発光素子が発光していたときの電位に比べて低い電位を前記停止電位として前記消光容量の一端に供給する
表示装置。 A plurality of pixel circuits;
A stop potential supply circuit for supplying a stop potential for stopping light emission of the plurality of pixel circuits,
Each of the plurality of pixel circuits is
A holding capacitor for holding a voltage corresponding to the video signal;
A drive transistor for supplying a current according to the voltage held in the holding capacitor;
A light emitting element that emits light in response to a current supplied from the driving transistor;
A write transistor for writing a voltage corresponding to the video signal to the storage capacitor after applying a quenching potential for quenching the light emitting element to the gate terminal of the drive transistor;
A quenching capacitor that lowers the potential of the input terminal of the light emitting element connected to the other end of the quenching capacitor by applying the halt potential supplied by the stop potential supply circuit to one end of the quenching capacitor,
The display device in which the stop potential supply circuit supplies, as the stop potential, one end of the quenching capacitor, which is lower than the potential when the light emitting element emits light during a quenching period for quenching the light emitting element.
前記駆動トランジスタは、前記電源電位を受けることによって前記保持容量に保持された電圧に応じた電流を供給する
請求項1記載の表示装置。 A power supply circuit for supplying the same power supply potential for each of the plurality of rows to the plurality of pixel circuits;
The display device according to claim 1, wherein the driving transistor supplies a current corresponding to a voltage held in the storage capacitor by receiving the power supply potential.
前記停止電位供給回路は、前記消光期間において前記信号供給回路から前記複数の画素回路に対して前記消光電位が出力されているときに前記停止電位を供給する
請求項1記載の表示装置。 A signal supply circuit that outputs the extinction potential in a period allocated by line-sequential scanning to the writing transistor of each of the plurality of pixel circuits;
The display device according to claim 1, wherein the stop potential supply circuit supplies the stop potential when the extinction potential is output from the signal supply circuit to the plurality of pixel circuits in the extinction period.
前記複数の画素回路の発光を停止するための停止電位を供給する停止電位供給回路とを具備し、
前記複数の画素回路の各々は、
映像信号に相当する電圧を保持するための保持容量と、
前記保持容量に保持された電圧に応じた電流を供給する駆動トランジスタと、
前記駆動トランジスタから供給された電流に応じて発光する発光素子と、
前記発光素子を消光させるための消光電位を前記駆動トランジスタのゲート端子に与えた後に前記映像信号に相当する電圧を前記保持容量に書き込む書込みトランジスタと、
前記停止電位供給回路により供給された停止電位が当該消光容量の一端に与えられることによって当該消光容量の他端に接続された前記発光素子の入力端子の電位を低下させる消光容量とを含み、
前記停止電位供給回路は、前記発光素子を消光させるための消光期間において前記発光素子が発光していたときの電位に比べて低い電位を前記停止電位として前記消光容量の一端に供給する
電子機器。 A plurality of pixel circuits;
A stop potential supply circuit for supplying a stop potential for stopping light emission of the plurality of pixel circuits,
Each of the plurality of pixel circuits is
A holding capacitor for holding a voltage corresponding to the video signal;
A drive transistor for supplying a current according to the voltage held in the holding capacitor;
A light emitting element that emits light in response to a current supplied from the driving transistor;
A write transistor that writes a voltage corresponding to the video signal to the storage capacitor after applying a quenching potential for quenching the light emitting element to the gate terminal of the drive transistor;
A quenching capacitor that lowers the potential of the input terminal of the light emitting element connected to the other end of the quenching capacitor by applying the halt potential supplied by the stop potential supply circuit to one end of the quenching capacitor,
The stop potential supply circuit is an electronic device that supplies, as the stop potential, one end of the quenching capacitor that has a lower potential than the potential when the light emitting element emits light during a quenching period for quenching the light emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073979A JP2010224417A (en) | 2009-03-25 | 2009-03-25 | Display device and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073979A JP2010224417A (en) | 2009-03-25 | 2009-03-25 | Display device and electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010224417A true JP2010224417A (en) | 2010-10-07 |
Family
ID=43041637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009073979A Pending JP2010224417A (en) | 2009-03-25 | 2009-03-25 | Display device and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010224417A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012237805A (en) * | 2011-05-10 | 2012-12-06 | Sony Corp | Display device and electronic apparatus |
-
2009
- 2009-03-25 JP JP2009073979A patent/JP2010224417A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012237805A (en) * | 2011-05-10 | 2012-12-06 | Sony Corp | Display device and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5493733B2 (en) | Display device and electronic device | |
TWI473060B (en) | Pixel circuit, display device, electronic apparatus, and method for driving pixel circuit | |
JP4600780B2 (en) | Display device and driving method thereof | |
JP2010250267A (en) | Display apparatus and electronic device | |
JP2009294635A (en) | Display device, method for driving display device thereof, and electronic equipment | |
JP2010145579A (en) | Display device, method of driving display device, and electronic apparatus | |
JP2010281914A (en) | Display, method for driving display, and electronic device | |
JP2008257085A (en) | Display device, driving method of display device, and electronic equipment | |
JP2008241855A (en) | Display device, method for driving display device and electronic equipment | |
JP2008286953A (en) | Display device, its driving method, and electronic equipment | |
JP2011175103A (en) | Pixel circuit, display device and method for driving the same, and electronic equipment | |
WO2019087950A1 (en) | Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus | |
US8823692B2 (en) | Display device, driving method for the display device, and electronic apparatus | |
JP2010145446A (en) | Display device, method of driving display device, and electronic apparatus | |
JP2016057359A (en) | Display device and drive method of the same | |
KR101685203B1 (en) | Display apparatus and electronic instrument | |
JP2008310127A (en) | Display device, driving method of display device and electronic equipment | |
JP5716292B2 (en) | Display device, electronic device, and driving method of display device | |
JP4666016B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP2011069943A (en) | Display device and electronic equipment | |
JP2010139926A (en) | Electronic equipment and display device | |
US20110001741A1 (en) | Display device and electronic apparatus | |
JP2010224417A (en) | Display device and electronic equipment | |
JP2011221202A (en) | Display device, electronic device, and driving method of display device | |
JP2009282191A (en) | Display device, method for driving display device, and electronic equipment |