JP2010224154A - アクティブマトリクス基板及び映像表示装置 - Google Patents
アクティブマトリクス基板及び映像表示装置 Download PDFInfo
- Publication number
- JP2010224154A JP2010224154A JP2009070501A JP2009070501A JP2010224154A JP 2010224154 A JP2010224154 A JP 2010224154A JP 2009070501 A JP2009070501 A JP 2009070501A JP 2009070501 A JP2009070501 A JP 2009070501A JP 2010224154 A JP2010224154 A JP 2010224154A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- substrate
- video
- liquid crystal
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】分割された各画面において映像の品質を維持すること
【解決手段】アクティブマトリクス基板11は、1枚の基板上に格子状に配置された複数の画素102と、画素102に設けられたスイッチング素子104と、格子の一方向に沿って設けられた画素102のスイッチング素子104に接続された走査信号線106A(1)〜(m)、106B(1)〜(m)とを備えている。このアクティブマトリクス基板11の走査信号線106A(1)〜(m)、106B(1)〜(m)は基板の中間部分Cを境にして分かれている。
【選択図】図5
【解決手段】アクティブマトリクス基板11は、1枚の基板上に格子状に配置された複数の画素102と、画素102に設けられたスイッチング素子104と、格子の一方向に沿って設けられた画素102のスイッチング素子104に接続された走査信号線106A(1)〜(m)、106B(1)〜(m)とを備えている。このアクティブマトリクス基板11の走査信号線106A(1)〜(m)、106B(1)〜(m)は基板の中間部分Cを境にして分かれている。
【選択図】図5
Description
本発明は、アクティブマトリクス基板及びアクティブマトリクス基板を備えた映像表示装置に関する。特に、一つの基板で構成される一の画面を複数の画面に分割して、各画面にそれぞれ異なる映像を表示することができる映像表示装置に関する。
映像表示装置には、一の画面を複数の画面に分割して、各画面にそれぞれ異なる映像を表示する機能を備えた映像表示装置がある。このような映像表示装置では、例えば、テレビ放送の異なるチャンネルの映像を、同時に表示させることができる。かかる映像表示装置は、例えば、特開平6−181556号公報(特許文献1)に開示されている。同公報には、チャンネル毎に割り当てられた位置に順次間引き画像データを書き込む技術が開示されている。
映像情報は、静止画の情報が時系列に並べられている。映像表示装置は、静止画(フレーム)を更新しつつ映像を表示する。アクティブマトリクス型の映像表示装置は、画素が格子状に並び、各画素にスイッチング素子を備えている。かかるアクティブマトリクス型の映像表示装置では、格子の一方向に沿って走査信号線が配線されている。そして、かかる走査信号線に入力された信号に基づいて、スイッチング素子がONされ、当該スイッチング素子を通じて画素に映像情報が書き込まれる。すなわち、格子の一方向に沿って並べられた画素毎に映像情報が書き込まれて行く。そして、全ての画素の映像情報が書き換えられることによって、映像のフレーム(静止画)が進んで行く。映像を表示する場合には単位時間毎にフレームが更新される。映像情報において、単位時間あたり何度フレームが更新されるかを表す指標は、フレーム周波数とよばれる。
テレビ放送では、受信チャンネルが異なる映像は、各映像のフレーム周波数が微妙に異なっている。例えば、受信チャンネルが異なる映像では、フレーム周波数が同じ60Hzに設定されていても、厳密には、60.00・・・1Hzであったり、60.00・・・2Hzであったりする。一の画面を分割した複数の画面に、フレーム周波数が異なる映像を同時に映す場合には、あるタイミングでいずれかの映像のフレームを間引く処理や、一方の映像のフレームを二度書きしつつ、他方の映像のフレームを書き換える処理が必要になる。しかしながら、分割された各画面において映像の品質を維持するためには、フレームの間引きや二度書きは行われないことが望ましい。
本発明に係るアクティブマトリクス基板は、1枚の基板上に格子状に配置された複数の画素と、画素に設けられたスイッチング素子と、格子の一方向に沿って設けられた画素のスイッチング素子に接続された走査信号線とを備えている。このアクティブマトリクス基板の走査信号線は基板の中間部分を境にして分かれている。
かかるアクティブマトリクス基板によれば、走査信号線が基板の中間部分を境にして分かれている。このため、基板の中間部分を境にしてそれぞれ異なるフレーム周波数で走査することができる。従って、例えば、基板の中間部分を境にして一の画面を分割した複数の画面に、フレーム周波数が異なる映像を同時に映す場合に、フレーム周波数が異なる映像をそれぞれのフレーム周波数に従って処理することができる。
以下、まず一般的なアクティブマトリクス型の映像表示装置について、上述したフレームを間引く手法や二度書きを行う手法を説明する。ここでは、中間部分Cを境にして一の画面を左右に分割した2つの画面に映像を表示する場合を例に挙げて説明する。図1(a)〜(c)は、フレームを間引く手法を示す工程図である。図2(a)〜(c)は、二度書きを行う手法を示す工程図である。
一般的なアクティブマトリクス型の映像表示装置では、図1(a)に示すように、スイッチング素子を通じて、格子の一方向に並べられた画素毎に映像情報が書き込まれて行く。図1(a)〜(c)において、左側に映される映像をA、右側に映される映像をBとし、それぞれ映像のフレームを時系列にA1,A2,A3・・・・、B1,B2,B3・・・・と数字を添えて示している。また、図1(a)〜(c)は、それぞれ映像情報が書き換えられるところを示しており、図中の直線Lは、スイッチング素子を通じて画素に映像情報が書き込まれている走査ラインを示している。走査ラインLは、フレーム周期内に上から下に移動する。走査ラインLが一画面内を上から下に移動することによって、当該一画面内の映像が書き換わる。図1(a)〜(c)は、それぞれ左右の映像A,Bの映像情報が書き換えられるところを時系列に順に示している。
図1(a)では、画面の左側において映像Aが「A1」のフレームから「A2」のフレームの映像情報に書き換えられるところを示している。また、同図では、画面の右側において映像Bが「B1」のフレームから「B2」のフレームの映像情報に書き換えられるところを示している。
図1(b)では、画面の左側において映像Aが「A2」のフレームから「A3」のフレームの映像情報に書き換えられている。また、画面の右側において映像Bが「B2」のフレームから「B4」のフレームの映像情報に書き換えられている。さらに、図1(c)では、画面の左側において映像Aが「A3」のフレームから「A4」のフレームの映像情報に書き換えられている。また、画面の右側において映像Bが「B4」のフレームから「B5」のフレームの映像情報に書き換えられている。
すなわち、この例では、映像Aよりも映像Bのフレーム周波数が速い。このため、映像Aでは、順番にフレームが書き換えられたのに対して、映像Bでは、あるタイミングでフレームが間引かれている。すなわち、図1(a)〜(c)では、図1(b)のタイミングで、右側の映像Bにおいて「B3」のフレームが間引かれて「B2」のフレームから「B4」の情報に映像が変えられているのである。
また、他の手法として、映像のフレームを間引くことに変えて、一方の画像は変更せずに他方の画像を書き換えるように処理してもよい。図2(a)〜(c)は、一方の画像は変更せずに他方の画像を書き換えるように処理する例を示している。
すなわち、図2(a)では、画面の左側において映像Aが「A1」のフレームから「A2」のフレームの映像情報に書き換えられるところを示している。また、同図では、画面の右側において映像Bが「B1」のフレームから「B2」のフレームの映像情報に書き換えられるところを示している。
図2(b)では、画面の左側において映像Aが「A2」のフレームから「A3」のフレームの映像情報に書き換えられている。また、画面の右側において映像Bが「B2」のフレームが上書きされている(二度書き)。さらに、図2(c)では、画面の左側において映像Aが「A3」のフレームから「A4」のフレームの映像情報に書き換えられている。また、画面の右側において映像Bが「B2」のフレームから「B3」のフレームの映像情報に書き換えられている。
すなわち、この例では、映像Aよりも映像Bのフレーム周波数が遅い。このため、映像Aでは、図2(a)〜(c)において順番にフレームが書き換えられているのに対して、映像Bでは、図2(b)のタイミングで、右側の映像Bにおいて「B2」のフレームが二度書きされているのである。
ここで、かかるアクティブマトリクス型の映像表示装置として、一般的なアクティブマトリクス型の液晶表示装置の構成を説明する。図3は、一般的なアクティブマトリクス型の映像表示装置(ここでは、液晶表示装置)の構成を模式的に示している。図4は、液晶表示装置の各画素に構成される回路図を示している。アクティブマトリクス型の液晶表示装置100は、図3に示すように、液晶パネル10と、液晶パネル10を制御する制御部200とを備えている。
液晶パネル10は、対向する一対の基板(アレイ基板11とカラーフィルタ基板12)に液晶層13が挟まれた構造を備えている。かかる液晶パネル10には、画素102が格子状に並んでいる。各画素102にはスイッチング素子104が設けられている。スイッチング素子104は、アクティブマトリクス基板としてのアレイ基板11に設けられている。また、アレイ基板11には、かかるスイッチング素子104に接続される格子状(マトリクス状)に信号線が配線されている。
すなわち、アレイ基板11には、図3に示すように、複数の走査信号線106(1)〜(m)と複数のデータ信号線108(1)〜(n)とが格子状(マトリクス状)に配線されている。()内の添え字は、走査信号線106、データ信号線108を区別するために付与している。走査信号線106、データ信号線108については、適宜に()内に添え字を付して説明する。走査信号線106(1)〜(m)とデータ信号線108(1)〜(n)とは、それぞれ各画素102のスイッチング素子104に接続されている。()内の添え字の意味は、後述する補助容量配線118についても同様である。
図3及び図4に示す例では、スイッチング素子104は、薄膜トランジスタ(TFT:thin film transistor)で構成されている。格子状に配線された走査信号線106とデータ信号線108は、図4に示すように、それぞれ各画素102のスイッチング素子104に接続されている。すなわち、走査信号線106は、スイッチング素子104のゲート電極104aに接続されている。データ信号線108は、スイッチング素子104のソース電極104bに接続されている。スイッチング素子104のドレイン電極104cには、画素電極112が接続されている。
各画素102には、液晶層13を挟んで画素電極112と対向電極114が対向している。画素電極112と対向電極114は、液晶層13を操作するコンデンサClcを構成している。また、画素電極112の一部112aは補助容量電極116と対向している。補助容量電極116は、補助容量配線118に接続されている。画素電極112の一部112aと補助容量電極116とは、画素102に印加された電圧を維持する補助容量Ccsを構成している。
走査信号線106(1)〜(m)は、ゲートドライバ141に接続されている。データ信号線108(1)〜(n)は、ソースドライバ142に接続されている。また、ゲートドライバ141、ソースドライバ142は、それぞれ制御部200に接続されている。制御部200は、IC、LSI、CPU、不揮発性メモリーなどを組み合わせて構成されている。制御部200は、予め設定されたプログラムに沿って種々の電子的な処理を行い、所要の機能を奏する。液晶パネル10の駆動は、制御部200によって制御される。この制御部200は、信号入力部201と、タイミングコントローラ202と、電源203とを備えている。
信号入力部201は、外部システム(図示せず)から複数の制御信号が入力される。外部システムから入力される制御信号には、液晶パネル10に表示させる映像に関する信号が含まれる。この実施形態では、信号入力部201に入力された制御信号を基に、タイミングコントローラ202を通じてゲートドライバ141、ソースドライバ142に制御信号が送られる。タイミングコントローラ202は、外部システム(図示せず)から入力された複数の制御信号に基づいて、ゲートドライバ141とソースドライバ142を駆動させるための制御信号を生成する。電源203は、液晶表示装置100の各構成部に動作電源を供給するとともに液晶パネル10の共通電極電圧(Vcom)を生成して対向電極114(図4参照)に供給する。
この液晶表示装置100では、走査信号線106(1)〜(m)は、図3に示すように、所定の間隔をあけて並列に配線されている。すなわち、走査信号線106(1)〜(m)は、それぞれ格子の一方向に向けて配設されている。さらに、液晶パネル10に格子状に設けられた各画素102に、走査信号線106が接続されるように、走査信号線106(1)〜(m)は格子の他の一方向に所定の間隔をあけて並列に配線されている。補助容量配線118(1)〜(m)についても同様に、図3に示すように、格子の一方向に沿って配線されている。さらに、液晶パネル10に格子状に設けられた各画素102の補助容量電極116が補助容量配線118に接続されるように、補助容量配線118(1)〜(m)は格子の他の一方向に所定の間隔をあけて並列に配線されている。
この液晶表示装置100では、図3に示すように、走査信号線106(1)〜(m)に順番に走査信号が送られる。走査信号線106に入力される走査信号に伴って、当該走査信号線106に接続された画素102のスイッチング素子104がONになる。すなわち、液晶パネル10は、格子の一方向に並べられた一列の画素102毎にスイッチング素子104がONになる。そして、スイッチング素子104がONになるタイミングで、当該画素102に入力されるデータ信号(映像信号)がデータ信号線108(1)〜(n)に送られる。これによって、格子の一方向に並べられた画素102毎に映像情報が書き込まれて行く。また、補助容量配線118にもタイミングを合わせて制御信号が送られる。これにより補助容量Ccsの作用によって画素102に印加された電圧は、スイッチング素子104がOFFになった後も維持される。
このようにアクティブマトリクス型の液晶表示装置100では、同じ走査信号線106上に接続された画素102は、同じタイミングで映像情報が書き込まれる。走査信号線106(1)〜(m)は、それぞれ液晶パネル10の格子の一方向に配線されている。一の画面を分割して複数の画面にフレーム周波数が異なる映像を表示する場合には、異なる映像のフレーム周波数の相違を調整する必要がある。このため、図1(a)〜(c)、図2(a)〜(c)に示すように、あるタイミングでフレームを間引いたり、二度書きを行ったりする処理が必要になる。
本発明者は、かかるアクティブマトリクス型の映像表示装置の問題点を鑑みて本発明を創案した。以下、本発明の一実施形態に係る映像表示装置を図面に基づいて説明する。なお、実質的に同じ作用を奏する部材、部位には同じ符号を付して説明する。また、各図は、図示の便宜上模式的に描かれている。このため、例えば、寸法関係(長さ、幅、厚さ等)は必ずしも実際の寸法関係を正確に反映するものではない。
本発明の一実施形態に係るアクティブマトリクス基板の走査信号線は、基板の中間部分を境にして分かれている。かかるアクティブマトリクス基板を映像表示装置に用いることによって、画面を分割してフレーム周波数が異なる映像を映す際に、映像の品質を維持することが容易になる。
すなわち、例えば、図5に示す映像表示装置100Aを例に挙げると、アクティブマトリクス基板はアレイ基板11に相当する。かかるアレイ基板11は、1枚の基板上に複数の画素102が格子状に配置されている。画素102にはスイッチング素子104が設けられている。本発明の一実施形態に係る映像表示装置100Aでは、走査信号線106A(1)〜(m)と106B(1)〜(m)とが基板の中間部分Cを境にして分かれている。そして、各スイッチング素子104は、基板の中間部分を境にして、それぞれ走査信号線106A(1)〜(m)又は106B(1)〜(m)に接続されている。
このため、基板11の中間部分Cを境にして、それぞれフレーム周波数が異なる映像を写すことができる。この際、基板11の中間部分Cを境にして、走査信号線106A(1)〜(m)と106B(1)〜(m)にそれぞれ制御信号を走査できる。このため、フレームを間引く処理や、二度書きを行う処理が不要であり、映像の品質を維持することができる。
また、この実施形態では、アレイ基板11は、格子の他の一方向に沿って設けられた画素102のスイッチング素子104に接続されたデータ信号線108(1)〜(n)を備えている。この実施形態では、図5に示す映像表示装置100Aでは、基板11の中間部分Cを境にして左側のデータ信号線108(1)〜(i)は、当該左側の画素102のスイッチング素子104に接続されている。また、当該左側の画素102のスイッチング素子104は、当該左側に配線された走査信号線106A(1)〜(m)に接続されている。また、基板11の中間部分Cを境にして右側のデータ信号線108(i+1)〜(n)は、当該右側の画素102のスイッチング素子104に接続されている。また、当該右側の画素102のスイッチング素子104は、当該右側に配線された走査信号線106B(1)〜(m)に接続されている。
この実施形態では、映像表示装置100Aは、図5に示すように、液晶パネル10Aを備えている。アクティブマトリクス基板としてのアレイ基板11には、カラーフィルタ基板12(対向基板)が対向して配置されている。アレイ基板11とカラーフィルタ基板12との間には、液晶層13が挟まれている。カラーフィルタ基板12には対向電極114(図4参照)が形成されている。この実施形態では、アレイ基板11は、補助容量電極116(図4参照)と、補助容量配線118A(1)〜(m)、118B(1)〜(m)を備えている。補助容量電極116は、図4に示すように、各画素102に設けられている。
この実施形態では、図5に示すように、補助容量配線118A(1)〜(m)、118B(1)〜(m)が基板の中間部分Cを境にして分かれている。また、基板11の中間部分Cを境にして左側の画素102の補助容量電極116は、当該左側に配線された補助容量配線118A(1)〜(m)に接続されている。中間部分Cを境にして右側の画素102の補助容量電極116は、当該右側に配線された補助容量配線118B(1)〜(m)に接続されている。
また、この実施形態では、映像表示装置100Aのタイミングコントローラ202Aは、アレイ基板11に対して、基板の中間部分Cを境にして、それぞれ異なるタイミングで制御信号を送る機能を備えていると良い。すなわち、信号入力部201には、外部システム(図示せず)から複数の制御信号が入力される。この際、例えば、テレビ放送では、受信チャンネルが異なる映像は、各映像のフレーム周波数が微妙に異なっている。この映像表示装置100Aは、基板の中間部分Cを境にして、一の画面を分割した複数の画面に、フレーム周波数が異なる映像を同時に映すことができる。タイミングコントローラ202Aは、フレーム周波数が異なる映像をそれぞれのフレーム周波数に従って処理する。そして、基板の中間部分Cを境にして、左右の画面にそれぞれ異なる映像を表示させる。
すなわち、この液晶パネル10Aは、走査信号線106A(1)〜(m)、106B(1)〜(m)が、基板の中間部分Cを境にして左右に分かれている。さらに、補助容量配線118A(1)〜(m)、118B(1)〜(m)がアクティブマトリクス基板の中間部分Cを境にして分かれている。このため、基板の中間部分Cを境にして、一の画面を分割した複数の画面に、フレーム周波数が異なる映像を同時に映すことができる。この際、基板の中間部分Cを境にして左右の画面では、別々のタイミングで走査信号を送ることができる。フレーム周波数が異なる映像を同時に映すのに、フレームを間引く処理や二度書きを行う処理が不要である。この場合、映像表示装置100Aは、かかる液晶パネル10Aに対して、アレイ基板11の中間部分Cを境にして、それぞれ異なるタイミングで制御信号を送るタイミングコントローラ202Aを備えているとよい。
図6(a)〜(c)は、かかる映像表示装置100Aで、中間部分Cを境にして左右に分割した2つの画面に、フレーム周波数が異なる映像を同時に映す処理を示している。
この映像表示装置100Aでは、図6(a)〜(c)において、中間部分Cを境にして左側に映される映像をA、右側に映される映像をBとし、それぞれ映像のフレームを時系列にA1,A2,A3・・・・、B1,B2,B3・・・・と数字を添えて示している。また、図6(a)〜(c)は、それぞれ映像情報が書き換えられるところを示している。図中の直線Lは、走査ラインを示している。走査ラインLは、フレーム周期内に上から下に移動する。走査ラインLが一画面内を上から下に移動することによって、当該一画面内の映像が書き換わる。
図6(a)では、画面の左側において映像Aが「A1」のフレームから「A2」のフレームの映像情報に書き換えられるところを示している。また、同図では、画面の右側において映像Bが「B1」のフレームから「B2」のフレームの映像情報に書き換えられるところを示している。
図6(b)では、画面の左側において映像Aが「A2」のフレームから「A3」のフレームの映像情報に書き換えられている。また、画面の右側において映像Bが「B2」のフレームから「B3」のフレームの映像情報に書き換えられている。さらに、図6(c)では、画面の左側において映像Aが「A3」のフレームから「A4」のフレームの映像情報に書き換えられている。また、画面の右側において映像Bが「B3」のフレームから「B4」のフレームの映像情報に書き換えられている。
このように、この映像表示装置100Aは、中間部分Cを境にして左右の画面でそれぞれ異なるタイミングで画面を走査できる。このため、映像Aと映像Bのフレーム周波数の違いに関わらず、中間部分Cを境にして左右の画面でそれぞれ適切に映像を表示することができる。すなわち、フレーム周波数が異なる映像を同時に映すのに、フレームを間引く処理や二度書きを行う処理が不要である。このように、この映像表示装置100Aによれば、中間部分Cを境にして画面を分けて、それぞれ適切に映像を表示することができる。
以上、本発明の一実施形態に係る映像表示装置100Aを説明した。上述した実施形態では、映像表示装置100Aは、液晶表示装置を構成している。ここで、図7は映像表示装置100Aの分解斜視図であり、図8は映像表示装置100Aの断面図である。映像表示装置100Aは、図7に示されるように、液晶パネル10と、バックライト装置40とを備えている。バックライト装置40は、液晶パネル10の背面側に対向しており、液晶パネル10の背面に光を照射する装置である。液晶パネル10とバックライト装置40とは、図8に示すように、ベゼル(枠体)20によって組み付けられることで一体的に保持されている。液晶パネル10には、周縁部を除く中央部分に表示領域1を有している。
表示領域1には、画像を表示させるための画素(図示せず)が格子状(マトリクス状)に設けられている。液晶パネル10の各画素は、RGBの3色のサブ画素から一つの画素が構成されている。なお、各サブ画素はさらに複数に分割された副画素が形成されている場合もある。この液晶パネル10は、上述したように互いに対向するアレイ基板11と、カラーフィルタ基板12とを有している。かかる一対の基板11,12の間には液晶層13が挟まれている。液晶層13は、液晶分子を含む液晶材料によって構成されており、一対の基板11,12の周縁部に装着されたシール材17によって封止されている。
この実施形態では、アレイ基板11には、図5に示すように、走査信号線106(ゲート配線)とデータ信号線108(ソース配線)と補助容量配線118が所定のパターンをなすように形成されている。この実施形態では、走査信号線106(ゲート配線)と補助容量配線118は、基板11の中間部分Cを境にして分かれている。また、データ信号線108と走査信号線106とで区画される各格子領域に、画素電極112及びスイッチング素子104としての薄膜トランジスタ(TFT:thin film transistor)が形成されている。これにより、各画素102が形成されている。画素電極112は、例えば、透明な導電材料であるITO(Indium Tin Oxide:インジウム酸化スズ)で構成されている。なお、配線の形成や薄膜トランジスタの形成などアレイ基板11(アクティブマトリクス基板)の製造技術は、スパッタリングやフォトレジストなどの種々の公知の技術を援用できるので、ここでは説明を省略する。
上記液晶パネル10の背面側に配置されるバックライト装置40は、図7及び図8に示されるように、複数本の線状の光源42と、光源42を収納するケース(シャーシ)44とから構成されている。ケース44と光源42との間には、光源42の光を反射する反射部材46が配置されている。また、上記ケース44の開口部には、複数のシート状の光学部材48が積層されて該開口部を覆うように配置されている。光学部材48の構成としては、例えば、バックライト装置40側から液晶パネル10側に向かって順に、拡散板、拡散シート、レンズシート、及び輝度上昇シートから構成されている。光学部材48の種類、組合せ及び順序は上記に限定されない。さらに、図示例では、光学部材48をケース44に挟んで保持するために、ケース44には、略枠状のフレーム30が設けられている。なお、図示は省略するが、ケース44の裏側には、インバータ回路基板や、各光源42に電力を供給する昇圧回路としてのインバータトランスなどが設けられる。
上述のように、バックライト装置40の前面側には光学部材48が配置されている。フレーム30は、上記光学部材48をバックライト装置40との間で狭持している。さらに、フレーム30の前面には液晶パネル10が載置され、さらに当該液晶パネル10の前面に、ベゼル20が装着されている。この実施形態では、上記ベゼル20とフレーム30との間には、緩衝材50(図8参照)が挟まれている。また、この実施形態では、液晶パネル10の両側には、図8に示すように、偏光板18、19が配置されている。なお、図7及び図8に示す実施形態では、液晶パネル10の周縁部には、フレキシブル基板14及び接続基板16が設けられている。そして、これらの基板に駆動回路が構成されている。
以上のように、上述した実施形態では、映像表示装置として液晶表示装置を例に挙げて説明した。本発明に係る映像表示装置は、上記の液晶表示装置には限定されない。液晶表示装置には、液晶パネルの背面にバックライトを設けて液晶パネルの前面に映像を表示する装置の他、液晶パネルに光を透過させてスクリーンに映像を表示する液晶プロジェクタもある。また、アクティブマトリクス型の映像表示装置としては、液晶表示装置の他、有機ELディスプレイ(有機EL:Organic Electro-Luminescence; OEL)などがある。有機ELディスプレイに適用する場合、アクティブマトリクス基板は、アクティブマトリクス型の有機ELディスプレイ用に構成される。
アクティブマトリクス型の有機ELディスプレイ用のアクティブマトリクス基板は、基板上に複数の画素が格子状に配置されている。図9は、かかるアクティブマトリクス基板400に形成される画素402の一例を示している。図9に示すように、各画素402には、スイッチング素子404が設けられている。また、格子の一方向に沿って走査信号線406が配線されている。また、格子の他の一方向に沿ってデータ信号線408が配線されている。画素402のスイッチング素子404は、薄膜トランジスタ(TFT:thin film transistor)で形成されている。スイッチング素子404のゲート電極404aは、走査信号線406が接続されている。スイッチング素子404のソース電極404bには、データ信号線408が接続されている。スイッチング素子404のドレイン電極404cには、駆動用トランジスタ410のゲート電極410aと、コンデンサ412の一方の電極412aに接続されている。コンデンサ412の他方の電極412bは、電源ライン414と、駆動用トランジスタ410のソース電極410bとに接続されている。駆動用トランジスタ410のドレイン電極410bには、有機EL素子420が接続されている。各画素102は、走査信号線406、データ信号線408及び電源ライン414から送られる制御信号によって、スイッチング素子404、駆動用トランジスタ410及びコンデンサ412が操作され、有機EL素子420の点灯が制御される。
かかる有機ELディスプレイ用のアクティブマトリクス基板400においても、走査信号線406は、基板の中間部分を境にして分かれているとよい。この場合、図6(a)〜(c)に示すように、かかるアクティブマトリクス基板400に対して、基板の中間部分Cを境にして、それぞれ異なるタイミングで制御信号を送るタイミングコントローラを備えているとよい。この場合、基板400の中間部分Cを境にしてそれぞれ異なるフレーム周波数で走査することができる。従って、有機ELディスプレイにおいて、例えば、基板400の中間部分Cを境にして一の画面を分割した複数の画面に、フレーム周波数が異なる映像を同時に映す場合に、フレーム周波数が異なる映像をそれぞれのフレーム周波数に従って処理することができる。
このように、本発明に係るアクティブマトリクス基板は、液晶パネルに限らず、種々のアクティブマトリクス型の映像表示装置に適用できる。
以上、本発明に係るアクティブマトリクス基板及びかかるアクティブマトリクス基板を備えた映像表示装置を説明したが、本発明は、上記の実施形態に限定されない。
例えば、基板の中間部分Cは、基板の幅方向の真ん中に設定される必要はない。例えば、左右に偏った位置に設けられていても良い。また、上記のように映像表示装置は、基板の中間部分Cで分けられる画面において、異なるフレーム周波数で走査することができる。また、映像表示装置は、基板の中間部分Cで分けられる画面において走査するタイミングを合わせることもできる。
10、10A 液晶パネル
11 アレイ基板(アクティブマトリクス基板)
12 カラーフィルタ基板
13 液晶層
17 シール材
20 ベゼル
30 フレーム
40 バックライト装置
42 光源
44 ケース
46 反射部材
48 光学部材
50 緩衝材
100、100A 映像表示装置
102 画素
104 スイッチング素子
104a ゲート電極
104b ソース電極
104c ドレイン電極
106、106A、106B 走査信号線
108 データ信号線
112 画素電極
112a 画素電極の一部
114 対向電極
116 補助容量電極
118、118A、118B 補助容量配線
141 ゲートドライバ
142 ソースドライバ
200 制御部
201 信号入力部
202、202A タイミングコントローラ
203 電源
400 アクティブマトリクス基板
402 画素
404 スイッチング素子
404a ゲート電極
404b ソース電極
404c ドレイン電極
406 走査信号線
408 データ信号線
410 駆動用トランジスタ
410a ゲート電極
410b ソース電極
410b ドレイン電極
412 コンデンサ
412a コンデンサの電極
412b コンデンサの電極
414 電源ライン
420 素子
C 中間部分
Ccs 補助容量
Clc コンデンサ
L 走査ライン
11 アレイ基板(アクティブマトリクス基板)
12 カラーフィルタ基板
13 液晶層
17 シール材
20 ベゼル
30 フレーム
40 バックライト装置
42 光源
44 ケース
46 反射部材
48 光学部材
50 緩衝材
100、100A 映像表示装置
102 画素
104 スイッチング素子
104a ゲート電極
104b ソース電極
104c ドレイン電極
106、106A、106B 走査信号線
108 データ信号線
112 画素電極
112a 画素電極の一部
114 対向電極
116 補助容量電極
118、118A、118B 補助容量配線
141 ゲートドライバ
142 ソースドライバ
200 制御部
201 信号入力部
202、202A タイミングコントローラ
203 電源
400 アクティブマトリクス基板
402 画素
404 スイッチング素子
404a ゲート電極
404b ソース電極
404c ドレイン電極
406 走査信号線
408 データ信号線
410 駆動用トランジスタ
410a ゲート電極
410b ソース電極
410b ドレイン電極
412 コンデンサ
412a コンデンサの電極
412b コンデンサの電極
414 電源ライン
420 素子
C 中間部分
Ccs 補助容量
Clc コンデンサ
L 走査ライン
Claims (6)
- 1枚の基板上に格子状に配置された複数の画素と、
前記画素に設けられたスイッチング素子と、
前記格子の一方向に沿って設けられた画素のスイッチング素子に接続された走査信号線と、
を備え、
前記走査信号線は前記基板の中間部分を境にして分かれている、アクティブマトリクス基板。 - 前記格子の他の一方向に沿って設けられた画素のスイッチング素子に接続されたデータ信号線を備えた、請求項1に記載されたアクティブマトリクス基板。
- 請求項1又は2に記載されたアクティブマトリクス基板と、
前記アクティブマトリクス基板に対して、前記基板の中間部分を境にして、それぞれ異なるタイミングで制御信号を送るタイミングコントローラと、
を備えた、映像表示装置。 - 請求項1に記載されたアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向して配置された対向基板と、
前記アクティブマトリクス基板と対向基板との間に挟まれた液晶層と、
前記アクティブマトリクス基板に対向して、前記対向基板に形成された対向電極と、
を備えた、液晶パネル。 - アクティブマトリクス基板は、
前記画素に設けられた補助容量電極と、
前記格子の一方向に沿って設けられた前記補助容量電極に接続された補助容量配線と、
を備え、
前記補助容量配線は前記アクティブマトリクス基板の中間部分を境にして分かれている、請求項4に記載の液晶パネル。 - 請求項4又は5に記載された液晶パネルと、前記液晶パネルに対して前記アクティブマトリクス基板の中間部分を境にして、それぞれ異なるタイミングで制御信号を送るタイミングコントローラとを備えた、映像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070501A JP2010224154A (ja) | 2009-03-23 | 2009-03-23 | アクティブマトリクス基板及び映像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070501A JP2010224154A (ja) | 2009-03-23 | 2009-03-23 | アクティブマトリクス基板及び映像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010224154A true JP2010224154A (ja) | 2010-10-07 |
Family
ID=43041422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009070501A Withdrawn JP2010224154A (ja) | 2009-03-23 | 2009-03-23 | アクティブマトリクス基板及び映像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010224154A (ja) |
-
2009
- 2009-03-23 JP JP2009070501A patent/JP2010224154A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5059299B2 (ja) | Ipsモードの液晶表示装置 | |
JP5024110B2 (ja) | 電気光学装置及び電子機器 | |
US20130120466A1 (en) | Display panel and method of driving the same | |
JP2005234544A (ja) | 液晶表示装置およびその駆動方法 | |
US20070103631A1 (en) | Thin film transistor panel for liquid crystal display and liquid crystal display comprising the same | |
US9691343B2 (en) | Display device comprising display panel with bridge patterns | |
JP2009181100A (ja) | 液晶表示装置 | |
JP5238826B2 (ja) | 液晶表示装置 | |
JP2015041235A (ja) | タッチパネル付液晶表示装置 | |
US9188824B2 (en) | Display device | |
WO2018126684A1 (zh) | 一种显示基板、显示装置及驱动方法 | |
JP5172212B2 (ja) | 液晶表示装置 | |
US20210295750A1 (en) | Special-shaped display panel and display device capable of improving mura effect | |
WO2015064252A1 (ja) | 透明液晶表示装置 | |
JP6087956B2 (ja) | 薄膜トランジスタアレイ基板、及び、液晶表示装置 | |
US20060158408A1 (en) | Liquid crystal display device | |
JP2010224154A (ja) | アクティブマトリクス基板及び映像表示装置 | |
JP4974029B2 (ja) | 液晶表示装置 | |
JP4617861B2 (ja) | 液晶表示装置 | |
JP2010134162A (ja) | 表示装置 | |
JP2009198601A (ja) | 液晶表示装置 | |
JP2000075840A5 (ja) | 表示装置 | |
KR101761412B1 (ko) | 액정표시장치 | |
US8665248B2 (en) | Drive circuit | |
JP5041448B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |