JP2010223647A - 電気的接続状態の検査装置および検査方法 - Google Patents
電気的接続状態の検査装置および検査方法 Download PDFInfo
- Publication number
- JP2010223647A JP2010223647A JP2009069365A JP2009069365A JP2010223647A JP 2010223647 A JP2010223647 A JP 2010223647A JP 2009069365 A JP2009069365 A JP 2009069365A JP 2009069365 A JP2009069365 A JP 2009069365A JP 2010223647 A JP2010223647 A JP 2010223647A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- electrical connection
- connection state
- oscillation circuits
- subject
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【課題】被検体の多数の回路網の電気的接続状態を高速で検査できるようにする。
【解決手段】複数の発振回路12−1〜12−nとして、回路構成が簡単で、高密度実装が可能な例えばクラップ発振回路を用いる。そして、これらクラップ発振回路12−1〜12−nを第1の基板30上に高密度に実装することにより、多数の回路網をコンタクトプローブ11−1〜11−nによる一度のコンタクトで非常に高速に検査できるようにする。
【選択図】図1
【解決手段】複数の発振回路12−1〜12−nとして、回路構成が簡単で、高密度実装が可能な例えばクラップ発振回路を用いる。そして、これらクラップ発振回路12−1〜12−nを第1の基板30上に高密度に実装することにより、多数の回路網をコンタクトプローブ11−1〜11−nによる一度のコンタクトで非常に高速に検査できるようにする。
【選択図】図1
Description
本発明は、電気的接続状態の検査装置および検査方法に関し、特に半導体チップやプリント基板などの被検体の回路網の電気的接続状態を検査する検査装置および検査方法に関する。
電気的接続状態の検査対象が半導体チップの場合、パッケージ内部の電気的接続状態の検査に関し、従来は、図Aに示すように、ウェハ内部の静電気保護のために端子に接続された保護ダイオードに電流を流し、そのときの直流抵抗を基に検査するようにしている。ところが、半導体によっては、保護ダイオードを持たない端子があり、このような半導体については、保護ダイオードに電流を流す検査方法を用いることができない。
また、電気的接続状態の検査対象がプリント基板の場合には、電極を電界メッキするために、全端子がショートされた基板があり、このようなプリント基板については、保護ダイオードに電流を流す検査方法を用いることができない。
そのため、保護ダイオードに電流を流す検査方法に代えて、測定対象体を発振回路構成部品に接続して発振回路を構成し、当該発振回路の発振周波数を測定し、その測定結果を基に検査対象の良否を判定する検査方法が提案されている(例えば、特許文献1参照)。
この検査方法は、より具体的には、発振回路の発振周波数の測定結果と、発振回路構成部品の電気的定数とに基づいて測定対象体の電気的定数を算出し、当該測定対象体の電気的定数を基準値と比較することによって良否の判定(検査)を行うというものである。
しかしながら、特許文献1記載の従来の検査方法を用いた場合、測定対象体(被検体)の電気的定数であるインダクタンスと静電容量の計測に大掛かりな装置を必要とするために、被検体の多数の回路網の電気的接続状態を高速で検査することが困難である。
そこで、本発明は、被検体の多数の回路網の電気的接続状態を高速で検査することが可能な検査装置および検査方法を提供することを目的とする。
上記目的を達成するために、本発明は、
被検体の複数の端子の各々に複数の接触子の各々を電気的に接触させ、
前記複数の接触子の各々に直列に接続された複数の発振回路の各発振周波数を選択的に取り出し、
この選択的に取り出した発振周波数を基に前記被検体の電気的接続状態を判断するようにする。
被検体の複数の端子の各々に複数の接触子の各々を電気的に接触させ、
前記複数の接触子の各々に直列に接続された複数の発振回路の各発振周波数を選択的に取り出し、
この選択的に取り出した発振周波数を基に前記被検体の電気的接続状態を判断するようにする。
複数の接触子の直列に接続された複数の発振回路の各発振周波数を選択的に取り出してその周波数を基に検査を行うことで、被検体の複数の端子に関する電気的接続状態の検査を、1つの接触子を通して端子個々に行う場合よりも高速に行うことができる。ここで、被検体の複数の端子に関する電気的接続状態とは、半導体チップのワイヤーボンディングなどの内部配線長、端子容量、プリント基板の各端子に繋がる回路網(伝送路)の配線長などである。
本発明によれば、複数の接触子の直列に接続された複数の発振回路の各発振周波数を選択的に取り出してその周波数を基に検査を行うことで、被検体の多数の回路網の電気的接続状態を高速で検査することができる。
以下、発明を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
1.検査装置
2.クラップ発振回路
3.検査方法
1.検査装置
2.クラップ発振回路
3.検査方法
[1.検査装置]
図1は、本発明の一実施形態に係る電気的接続状態の検査装置のシステム構成を示すブロック図である。図1に示すように、本実施形態に係る検査装置10は、複数の接触子11−1〜11−nと、複数の発振回路12−1〜12−nと、選択スイッチ13と、周波数計測部14と、制御部15と、電源スイッチ16とを有する構成となっている。
図1は、本発明の一実施形態に係る電気的接続状態の検査装置のシステム構成を示すブロック図である。図1に示すように、本実施形態に係る検査装置10は、複数の接触子11−1〜11−nと、複数の発振回路12−1〜12−nと、選択スイッチ13と、周波数計測部14と、制御部15と、電源スイッチ16とを有する構成となっている。
複数の接触子11−1〜11−nは、コンタクトプローブと呼称され、被検体50の複数の端子の各々に電気的に接触するためのものである。以下、接触子11−1〜11−nをコンタクトプローブ11−1〜11−nと記述するものとする。コンタクトプローブ11−1〜11−nは、被検体50の端子の数だけ用意される。
ここで、被検体50としては、半導体チップやプリント基板などが挙げられる。被検体50が半導体チップの場合には、電気的接続状態として、ワイヤーボンディングなどの内部配線長や端子(ピン)容量などが検査される。被検体20がプリント基板の場合には、各端子に繋がる回路網(伝送路)の配線長などが検査される。
複数の発振回路12−1〜12−nは、選択スイッチ13と共に第1の基板30上に実装される。そして、複数の発振回路12−1〜12−nは、複数のコンタクトプローブ11−1〜11−nの各々に対して第1の基板30上に例えばプリント配線された配線パターンを介して電気的に接続される。
複数の発振回路12−1〜12−nとしては、回路構成が簡単で、高密度に実装することが可能な発振回路、例えば周知のコルピッツ発振回路や水晶発振回路などを用いることができる。
特に、コルピッツ発振回路の一種であるクラップ発振回路はC/Nに優れており、水晶発振回路などに比べて高密度に実装することが可能であるために、複数の発振回路12−1〜12−nとして有用なものとなる。クラップ発振回路の具体的な回路構成については後述する。
ここでは、複数の発振回路12−1〜12−nとしてクラップ発振回路を用いる場合を例に挙げて説明する。以下、発振回路12−1〜12−nをクラップ発振回路12−1〜12−nと記述するものとする。
複数のクラップ発振回路12−1〜12−nを第1の基板30上に高密度に実装できることで、これらクラップ発振回路12−1〜12−nをコンタクトプローブ11−1〜11−nの各々に対して電気的に接続する配線パターンの配線長を短くできる。図1では、この配線パターンのリアクタンス成分(インダクタンスおよび静電容量)をLC直列回路で模式的に示している。
クラップ発振回路12−1〜12−nをコンタクトプローブ11−1〜11−nと繋ぐ配線パターンの配線長を短くできることで、1つのコンタクトプローブを用いて端子個々に対して接触させて検査を行う従来装置に比べて配線パターンのリアクタンス成分を小さくできる。
一例として、被検体20が半導体チップの場合を考えると、半導体チップの各端子に繋がるチップ内の配線のインダクタンスは、1[nH]程度である。これに対して、複数のクラップ発振回路12−1〜12−nを高密度に実装できることで、配線パターンのインダクタンスをチップ内のインダクタンスの例えば1000倍程度(例えば、1[μH]程度)に抑えることができる。
複数のクラップ発振回路12−1〜12−nの各発振周波数は、コンタクトプローブ11−1〜11−nとその配線経路と被検体20すべての伝送路(回路網)によって決定される。したがって、クラップ発振回路12−1〜12−nの各発振周波数は、被検体20の複数の端子ごとのリアクタンス成分(インダクタンスLおよび静電容量C)によって変化する。
図1に示すコンデンサC0とコイルL0は、半導体チップやプリント基板等の被検体20の端子のリアクタンス成分であり、複数のクラップ発振回路12−1〜12−nの各発振周波数を決める要素である。特に、複数のクラップ発振回路12−1〜12−nの各発振周波数は、被検体20の回路網のインダクタンスと相関があり、伝送路の長さによって変化する。
複数のクラップ発振回路12−1〜12−nは、第1の基板30上に相互に近接して実装されることになることから、同時に発振状態になると発振回路同士が干渉し合うことになる。この発振回路同士の干渉を避け、検査を確実に行えるようにするために、複数のクラップ発振回路12−1〜12−nの各々には、制御部15による制御の下に、電源スイッチ16から選択的に(択一的に)電源が供給される。これにより、複数のクラップ発振回路12−1〜12−nが同時に発振状態になることはなく、所定の順番で順次発振状態になる。
選択スイッチ13は、電源スイッチ16の複数のクラップ発振回路12−1〜12−nの各々に対する電源供給動作に連動して複数のクラップ発振回路12−1〜12−nの各発振周波数を選択的に出力する。
具体的には、選択スイッチ13は、電源スイッチ16からクラップ発振回路12−1に電源が供給されているときは当該発振回路12−1の発振周波数を選択する。電源スイッチ16からクラップ発振回路12−2に電源が供給されているときは当該発振回路12−2の発振周波数を選択する。以下、この選択動作をクラップ発振回路12−3以降について順に繰り返して実行する。
このように、選択スイッチ13が電源スイッチ16の電源供給動作に連動する動作については、換言すれば、選択スイッチ13の選択動作に電源スイッチ16が連動するということもできる。選択スイッチ13および電源スイッチ16のいずれの動作も、制御部15による制御の下に実行される。選択スイッチ13から択一的に出力される発振周波数は、次段の周波数計測部14に供給される。
複数のクラップ発振回路12−1〜12−nおよび選択スイッチ13が第1の基板30上に実装されるのに対して、周波数計測部14、制御部15および電源スイッチ16は、第1の基板30とは別の第2の基板40上に実装される。
周波数計測部14は、周知の周波数カウンタからなり、複数のクラップ発振回路12−1〜12−nから選択スイッチ13を介して択一的に供給される発振周波数を計測(カウント)する。先述したように、クラップ発振回路12−1〜12−nの各発振周波数は、被検体20の各端子ごとのリアクタンス成分(インダクタンスLおよび静電容量C)によって変化する。
したがって、クラップ発振回路12−1〜12−nの各発振周波数を計測することで、被検体20の各端子ごとのリアクタンス成分を検出することができる。そして、この検出したリアクタンス成分、即ち周波数計測部14の計測結果から被検体の各端子ごとの電気的接続状態を知ることができる。その詳細については後述する。
制御部15は、例えばマイクロコンピュータからなり、周波数計測部14からクラップ発振回路12−1〜12−nの各発振周波数の計測データ(計測結果)を内部メモリに保存する。そして、制御部15は、保持した計測データがあらかじめ設定された規定範囲内に入るか否かによって被検体20が良品であるか不良品であるかを判断する。
すなわち、制御部15は、被検体20の電気的接続状態を判断する判断部としての機能を持っている。制御部15はさらに、選択スイッチ13および電源スイッチ16の制御も行う。
電源スイッチ16は、先述したように、複数のクラップ発振回路12−1〜12−nが同時に発振状態になることによる発振回路同士の干渉を避けるために、制御部16による制御の下に、クラップ発振回路12−1〜12−nに対して択一的に電源を供給する。
上述したように、本実施形態に係る検査装置10では、複数の発振回路12−1〜12−nとして、回路構成が簡単で、高密度実装が可能な発振回路、例えばクラップ発振回路を用いたことで、次のような作用効果を得ることができる。
すなわち、複数のクラップ発振回路12−1〜12−nを第1の基板30上に高密度実装できることで、これらクラップ発振回路12−1〜12−nをコンタクトプローブ11−1〜11−nと電気的に接続する配線パターンのリアクタンス成分を小さくすることができる。
ここで、1つのコンタクトプローブを用いて端子個々に対して接触させて検査を行う従来装置を考える。この従来装置では、コンタクトプローブと検査装置とを電気的に接続する配線コードのリアクタンス成分は非常に大きくなるために、チップ内の小さなリアクタンス成分がノイズに埋もれてしまい、検査を確実に行うことができない。
これに対して、クラップ発振回路12−1〜12−nを第1の基板30上に高密度に実装する構成を採ることで、配線パターンのリアクタンス成分を小さくできるため、リアクタンス成分が1/1000程度と小さい被検体の回路網の検査について確実に行うことができる。
しかも、従来装置のように、1つのコンタクトプローブを用いて端子個々に対して接触させて検査を行う必要はなく、多数の回路網をコンタクトプローブ11−1〜11−nによる一度のコンタクトで検査できるために非常に高速な検査を行うことができる。特に、クラップ発振回路12−1〜12−nの発振周波数に基づいてリアクタンス情報で検査を行うことで、検査品質の向上を図ることができる。
また、複数のクラップ発振回路12−1〜12−nを高密度で実装し、その制御系・計測系をすべて基板(30,40)上に実装した、いわゆるオールインワンにしたことで、非常に小型で安価な検査装置の実現が可能になる。図3に、本実施形態の係る検査装置20の実装構造を示す。
さらに、複数のクラップ発振回路12−1〜12−nに対して電源スイッチ16によって択一的に電源を供給する構成を採っていることで、クラップ発振回路12−1〜12−nが同時に発振状態になって相互に干渉することがないために検査を確実に行うことができる。
[2.クラップ発振回路]
続いて、複数のクラップ発振回路12−1〜12−nとして用いられる周知のクラップ発振回路の具体的な回路構成について説明する。図2は、周知のクラップ発振回路の基本的な回路構成を示す回路図である。
続いて、複数のクラップ発振回路12−1〜12−nとして用いられる周知のクラップ発振回路の具体的な回路構成について説明する。図2は、周知のクラップ発振回路の基本的な回路構成を示す回路図である。
複数の発振回路12−1〜12−nとして用いられるクラップ発振回路50は、1つのトランジスタ(例えば、バイポーラトランジスタ)51と正帰還回路とから構成されている。具体的には、図2に示すように、クラップ発振回路50は、バイポーラトランジスタ51に加えて、1つのインダクタ52と3つのキャパシタ53〜55を有する構成となっている。
バイポーラトランジスタ51のコレクタは正側電源に接続されている。インダクタ52は、回路入力端56と負側電源との間に接続されている。キャパシタ53は、回路入力端56とバイポーラトランジスタ51のベースとの間に接続されている。
2つのキャパシタ54,55は、バイポーラトランジスタ51のベースと負側電源との間に直列に接続されて分圧回路を構成し、バイポーラトランジスタ51への入力へ加えるフィードバック電圧を決定している。キャパシタ54,55の共通接続ノードNには、バイポーラトランジスタ51のエミッタが接続されている。
上記構成のクラップ発振回路50の入力端、即ち回路入力端56には、被検体20の各端子に繋がる回路網が、コンタクトプローブ11−1〜11−nを介して電気的に接続されることになる。ここで、被検体20の各端子ごとのリアクタンス成分であるたとえば容量成分のキャパシタンスをCsとする。
そして、クラップ発振回路50において、インダクタ52のインダクタンスをL、キャパシタ54,55の各キャパシタンスをC1,C2とすると、クラップ発振回路50の発振周波数f0は、次式(1)で表わされる。
上記式(1)から明らかなように、クラップ発振回路50の発振周波数f0は、被検体20の各端子ごとのリアクタンス成分(インダクタンスLおよび静電容量C)によって変化する。一例として、C1=33[pF]、C2=43[pF]、L=60[nH]としたときの発振周波数f0を146[MHz]とすると、被検体20のキャパシタンスCsが1[pF]程度変化すると、発振周波数f0が300[KHz]程度変化する。
[3.検査方法]
次に、上記構成の検査装置10を用いて半導体チップやプリント基板などの被検体20の回路網の電気的接続状態を検査する検査方法について説明する。図4は、本発明に係る電気的接続状態の検査方法の処理手順の一例を示すフローチャートである。
次に、上記構成の検査装置10を用いて半導体チップやプリント基板などの被検体20の回路網の電気的接続状態を検査する検査方法について説明する。図4は、本発明に係る電気的接続状態の検査方法の処理手順の一例を示すフローチャートである。
先ず、複数のクラップ発振回路12−1〜12−nの管理番号iをインクリメントする(ステップS11)。今回は検査の開始段階であるために管理番号iはi=1となる。i=1は、1番目のクラップ発振回路12−1を意味する。これにより、電源スイッチ16によって1番目のクラップ発振回路12−1に電源を供給し、当該クラップ発振回路12−1を起動する(ステップS12)。
次に、選択スイッチ13によってクラップ発振回路12−1の発振周波数を選択して周波数計測部14に供給する(ステップS13)。続いて、周波数計測部14によってクラップ発振回路12−1の発振周波数を計測し(ステップS14)、次いで、その計測データを制御部15の内部メモリに保存する(ステップS15)。
そして、複数のクラップ発振回路12−1〜12−nの全てについて選択を完了したか否か、即ちi=nであるか否かを判断し(ステップS16)、i=nであれば、上述した一連の処理を終了する。i≠nであれば、ステップS11に戻って一連の処理をステップS16でi=nと判定するまで繰り返して実行する。
上述した一連の処理が完了した時点で、制御部15の内部メモリには、被検体20の全ての端子に対応した複数のクラップ発振回路12−1〜12−nの発振周波数の計測データが格納される。これらの計測データについては、制御部15による判断処理により、あらかじめ設定された規定範囲内に入るか否かによって被検体20が良品であるか不良品であるかの判断が行われる。
なお、ここでは、被検体20の良否の判断処理を、上述した一連の処理が完了した時点で一括して行なうようにしているが、一括判断処理に限られるものではない。例えば、クラップ発振回路12−1〜12−nの発振周波数の計測データを制御部15の内部メモリに格納せずに、発振周波数の計測データを取り込む度に良否の判断処理を行って、その判断結果を制御部15の内部メモリに格納するようにすることも可能である。
上述した一連の処理によれば、被検体20の複数の端子に関する電気的接続状態の検査を、コンタクトプローブ11−1〜11−nによる一度のコンタクトにて選択スイッチ13および電源スイッチ16を切り替えるだけの簡単な制御で非常に高速に行うことができる。
ここで、被検体20の複数の端子に関する電気的接続状態の検査としては、半導体チップのワイヤーボンディングなどの内部配線長、端子容量、プリント基板の各端子に繋がる回路網(伝送路)の配線長などが挙げられる。
特に、複数のクラップ発振回路12−1〜12−nの各発振周波数は、被検体20の回路網のインダクタンスと相関があり、伝送路の長さによって変化する。したがって、クラップ発振回路12−1〜12−nの各発振周波数から半導体チップのワイヤーボンディングなどの内部配線長を検査することができる。半導体チップのワイヤーボンディングの内部配線長を計測できることで、本発明に係る検査方法はパッケージ後の特性検査や不良解析技術に応用できる。特に、近年の公衆巣は半導体に有効である。
また、本発明による検査方法は、周波数での交流的検査であるために、インターポーザー基板など、電界金メッキのために全回路網がショートされた基板でも、その配線の電気的接続状態を検査することができる。因みに、背景技術で説明した、保護ダイオードに電流を流す検査方法は、周波数ではなく直流抵抗を見る検査方法である。
10…本実施形態に係る電気的接続状態の検査装置、11−1〜11−n…接触子、12−1〜12−n…発振回路、13…選択スイッチ、14…周波数カウンタ、15…制御部、16…電源スイッチ、20…被検体、30…第1の基板、40…第2の基板
Claims (6)
- 被検体の複数の端子の各々に電気的に接触するための複数の接触子と、
前記複数の接触子の各々に直列に接続された複数の発振回路と、
前記複数の発振回路の各発振周波数を選択的に出力する選択スイッチと、
前記選択スイッチによって選択された発振周波数を計測する周波数計測部と、
前記周波数計測部の計測結果を基に前記被検体の電気的接続状態を判断する判断部と
を備える電気的接続状態の検査装置。 - 前記複数の発振回路の各発振周波数は、前記被検体の回路網のリアクタンス成分によって決定される
請求項1記載の電気的接続状態の検査装置。 - 前記複数の発振回路は、コルピッツ発振回路である
請求項2記載の電気的接続状態の検査装置。 - 前記複数の発振回路は、クラップ発振回路である
請求項3記載の電気的接続状態の検査装置。 - 前記選択スイッチの選択動作に連動して前記複数の発振回路の各々に選択的に電源を供給する電源スイッチを有する
請求項1記載の電気的接続状態の検査装置。 - 被検体の複数の端子の各々に複数の接触子の各々を電気的に接触させ、
前記複数の接触子の各々に直列に接続された複数の発振回路の各発振周波数を選択的に取り出し、
この選択的に取り出した発振周波数を基に前記被検体の電気的接続状態を判断する
電気的接続状態の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069365A JP2010223647A (ja) | 2009-03-23 | 2009-03-23 | 電気的接続状態の検査装置および検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069365A JP2010223647A (ja) | 2009-03-23 | 2009-03-23 | 電気的接続状態の検査装置および検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010223647A true JP2010223647A (ja) | 2010-10-07 |
Family
ID=43041004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009069365A Pending JP2010223647A (ja) | 2009-03-23 | 2009-03-23 | 電気的接続状態の検査装置および検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010223647A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013185978A (ja) * | 2012-03-08 | 2013-09-19 | Mitsubishi Electric Corp | 長さ測定装置および長さ測定方法 |
CN109856491A (zh) * | 2017-11-30 | 2019-06-07 | 中国飞机强度研究所 | 一种分体式可视化多通路信号智能检测装置 |
JP2020003293A (ja) * | 2018-06-27 | 2020-01-09 | 矢崎総業株式会社 | 電気的接続部の劣化度合診断装置、及び、劣化度合診断方法 |
JPWO2019146258A1 (ja) * | 2018-01-26 | 2020-07-30 | 三菱電機株式会社 | 半導体装置及び電力変換装置 |
-
2009
- 2009-03-23 JP JP2009069365A patent/JP2010223647A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013185978A (ja) * | 2012-03-08 | 2013-09-19 | Mitsubishi Electric Corp | 長さ測定装置および長さ測定方法 |
CN109856491A (zh) * | 2017-11-30 | 2019-06-07 | 中国飞机强度研究所 | 一种分体式可视化多通路信号智能检测装置 |
JPWO2019146258A1 (ja) * | 2018-01-26 | 2020-07-30 | 三菱電機株式会社 | 半導体装置及び電力変換装置 |
JP2020003293A (ja) * | 2018-06-27 | 2020-01-09 | 矢崎総業株式会社 | 電気的接続部の劣化度合診断装置、及び、劣化度合診断方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3228982B2 (ja) | インサーキット試験装置 | |
US5254953A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
US10928422B2 (en) | Semiconductor testing apparatus | |
US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
US8922233B2 (en) | Apparatus for testing a semiconductor device and method of testing a semiconductor device | |
JP2009244077A (ja) | 基板検査装置及びその方法 | |
JPH07191080A (ja) | 電気接続の完全性を測定するための装置と方法 | |
JP2010223647A (ja) | 電気的接続状態の検査装置および検査方法 | |
KR101467383B1 (ko) | 커패시터가 구비된 반도체 검사 장치 | |
JP2018194356A (ja) | デバイスの検査方法 | |
KR20090031663A (ko) | 기판 검사 방법 및 기판 검사 장치 | |
JPWO2008072639A1 (ja) | 試験装置、試験方法、及び接続部 | |
KR20130092462A (ko) | 부품내장기판의 검사방법 | |
JP2007322127A (ja) | 基板検査方法及び基板検査装置 | |
TWI278603B (en) | Methods and apparatus for characterizing board test coverage | |
TW202040155A (zh) | 短路檢查系統以及短路檢查方法 | |
KR20140009027A (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JP2002131365A (ja) | 検査方法及び検査装置 | |
TWI461711B (zh) | 決定電裝置特性之裝置與方法 | |
TWI834728B (zh) | 檢查指示資訊產生裝置、基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式 | |
JP2013205026A (ja) | 基板検査装置および基板検査方法 | |
JP2004117247A (ja) | 半導体試験装置のプローバインタフェース装置及び半導体試験装置のデバイスインターフェース装置 | |
US6771089B1 (en) | Test fixture having an adjustable capacitance and method for testing a semiconductor component | |
JP5343454B2 (ja) | 半導体装置の検査方法 |