JP2010222187A

JP2010222187A - Production method of group iii nitride semiconductor layer

Info

Publication number: JP2010222187A
Application number: JP2009071635A
Authority: JP
Inventors: Norihiko Washimi; 紀彦鷲見; Haruo Sunakawa; 晴夫砂川; Kazutomi Yamamoto; 一富山本; Yujiro Ishihara; 裕次郎石原; Akira Usui; 彰碓井
Original assignee: Furukawa Co Ltd
Current assignee: Furukawa Co Ltd
Priority date: 2009-03-24
Filing date: 2009-03-24
Publication date: 2010-10-07
Anticipated expiration: 2029-03-24
Also published as: JP5129186B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a production method of a group III nitride semiconductor layer, by which generation of warpage can be reduced. <P>SOLUTION: The production method of the group III nitride semiconductor layer includes steps of: forming a carbide layer 11 selected from titanium carbide, zirconium carbide, hafnium carbide, vanadium carbide and tantalum carbide on a base substrate 10; growing a group III nitride semiconductor layer 12 above the carbide layer 11; and removing the base substrate 10 by inducing cracks in the group III nitride semiconductor layer 12 to obtain the group III nitride semiconductor layer. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、III族窒化物半導体層の製造方法に関する。 The present invention relates to a method for manufacturing a group III nitride semiconductor layer.

近年、窒化ガリウム（ＧａＮ）結晶を窒化物系光デバイスや電子デバイス作製用基板として用いることが提案されており、この基板を得るためにバルク結晶を作製する試みが多くの研究機関で行われている。しかしながら、ＧａＮの解離圧が高いために、ＧａＡｓのように融液から大きなバルク結晶を得ることが難しく、ＧａＮ基板として利用できるＧａＮバルク結晶の作製は非常に困難である。 In recent years, it has been proposed to use a gallium nitride (GaN) crystal as a substrate for producing a nitride-based optical device or an electronic device, and many research institutions have attempted to produce a bulk crystal to obtain this substrate. Yes. However, since the dissociation pressure of GaN is high, it is difficult to obtain a large bulk crystal from a melt like GaAs, and it is very difficult to produce a GaN bulk crystal that can be used as a GaN substrate.

このため、ＧａＮ基板を作製する方法として、サファイア（Ａｌ_２Ｏ_３）等の異種材料基板にＨＶＰＥ（ＨｙｄｒｉｄｅＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙ）法によってＧａＮ基板となるＧａＮ層を成長させた後、異種材料基板を分離除去することにより、ＧａＮ基板を得る方法が広く採用されている。このようなＧａＮ基板の作製方法に関連する従来技術として、特許文献１には、ＨＶＰＥ法を用いたＧａＮ半導体基板の製造方法が開示されている。この方法は、いわゆるＦＩＥＬＯ（Facet-Initiated Epitaxial Lateral Ｏvergrowth）法である。
まず、サファイア（Ａｌ₂Ｏ₃）基板上に、ストライプ状に配置された断面矩形形状の被覆部および被覆部間に形成された開口部を有するマスクを形成する。
マスク形成後、その開口部からＧａＮ層を成長させ、ファセット構造を形成させながらIII族窒化物半導体を選択横方向成長させる。そして、前記マスクの被覆部の上面を完全には覆わない状態で成長を止める。これにより、マスクの被覆部上面の一部が露出した露出部が形成される。
次に、マスクをドライエッチングにより除去して空隙を形成し、さらにＧａＮ層を成長させる。その後、サファイア基板を剥離し、ＧａＮ層を有するＧａＮ半導体基板を得る。 For this reason, as a method of manufacturing a GaN substrate, a GaN layer to be a GaN substrate is grown on a dissimilar material substrate such as sapphire (Al ₂ O ₃ ) by an HVPE (Hydride Vapor Phase Epitaxy) method, and then the dissimilar material substrate is separated. A method of obtaining a GaN substrate by removing it is widely adopted. As a conventional technique related to such a GaN substrate manufacturing method, Patent Document 1 discloses a GaN semiconductor substrate manufacturing method using the HVPE method. This method is a so-called FIELO (Facet-Initiated Epitaxial Lateral Overgrowth) method.
First, on a sapphire (Al ₂ O ₃ ) substrate, a mask having a rectangular cross-section covering portion arranged in a stripe shape and an opening formed between the covering portions is formed.
After forming the mask, a GaN layer is grown from the opening, and a group III nitride semiconductor is selectively grown in the lateral direction while forming a facet structure. Then, the growth is stopped without completely covering the upper surface of the covering portion of the mask. Thereby, an exposed portion in which a part of the upper surface of the covering portion of the mask is exposed is formed.
Next, the mask is removed by dry etching to form a void, and a GaN layer is grown. Thereafter, the sapphire substrate is peeled off to obtain a GaN semiconductor substrate having a GaN layer.

特開平１０−３１２９７１号公報Japanese Patent Laid-Open No. 10-312971

近年、ＧａＮ半導体基板の反りのさらなる低減が求められているが、特許文献１に記載された方法でＧａＮ半導体基板を製造した場合には、このような反り低減に対する要求に応えることが難しかった。 In recent years, there has been a demand for further reduction of warpage of the GaN semiconductor substrate. However, when a GaN semiconductor substrate is manufactured by the method described in Patent Document 1, it has been difficult to meet the demand for such warpage reduction.

本発明の目的は、反りの発生を低減させることができるIII族窒化物半導体層の製造方法を提供することである。 An object of the present invention is to provide a method for producing a group III nitride semiconductor layer capable of reducing the occurrence of warpage.

本発明者は、鋭意検討を行った結果、特許文献１に記載された方法でＧａＮ半導体基板を製造した場合には、以下のような問題があることがわかった。
ＦＩＥＬＯ法により、III族窒化物半導体を形成する場合、ＧａＮ層の成長の初期段階にてファセットが形成される。ファセットの出現により転位がファセットに向かって進み、下地基板に対し垂直に伸びていた転位が垂直な方向へ伸びることができなくなる。結晶欠陥はファセットの成長とともに横方向に曲げられ、ＧａＮ層の膜厚増加に伴い、成長領域では結晶欠陥が減少していくこととなる。
そのため、ＧａＮ層の下地基板側では結晶欠陥が多く、ＧａＮ層の表面側では結晶欠陥が少なくなる。このようなＧａＮ層の厚み方向における結晶欠陥の発生率の違いがＧａＮ層の反りの発生を招くこととなる。 As a result of intensive studies, the present inventor has found that there are the following problems when a GaN semiconductor substrate is manufactured by the method described in Patent Document 1.
When a group III nitride semiconductor is formed by the FIELO method, facets are formed at the initial stage of growth of the GaN layer. Due to the appearance of the facet, the dislocation advances toward the facet, and the dislocation extending perpendicularly to the base substrate cannot extend in the vertical direction. Crystal defects are bent laterally as the facet grows, and as the film thickness of the GaN layer increases, crystal defects decrease in the growth region.
Therefore, there are many crystal defects on the base substrate side of the GaN layer, and there are fewer crystal defects on the surface side of the GaN layer. Such a difference in the rate of occurrence of crystal defects in the thickness direction of the GaN layer causes the warpage of the GaN layer.

本発明は、このような課題を解決すべく発案されたものであり、本発明によれば、下地基板上に、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成する工程と、前記炭化物層の上部にIII族窒化物半導体層を成長させる工程と、前記炭化物層の前記III族窒化物半導体層側の表面よりも上方の領域であり、前記III族窒化物半導体層中の領域で亀裂を生じさせて、前記下地基板を除去し、前記III族窒化物半導体層を得る工程とを含むIII族窒化物半導体層の製造方法が提供される。 The present invention has been devised to solve such problems, and according to the present invention, any one selected from titanium carbide, zirconium carbide, hafnium carbide, vanadium carbide, or tantalum carbide on the base substrate. A step of forming a carbide layer, a step of growing a group III nitride semiconductor layer on the carbide layer, a region above the surface of the carbide layer on the group III nitride semiconductor layer side, and There is provided a method of manufacturing a group III nitride semiconductor layer, including a step of generating a crack in a region in the group III nitride semiconductor layer, removing the base substrate, and obtaining the group III nitride semiconductor layer.

この発明によれば、下地基板上に、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成している。
このような炭化物層を形成することで、III族窒化物半導体層の成長初期段階から、転位密度を低減させることができる。そのため、III族窒化物半導体層の厚み方向での転位密度の差が小さくなり、III族窒化物半導体層の反りの発生を低減させることができる。
さらに、本発明では、III族窒化物半導体層中で亀裂を生じさせて、下地基板を除去している。このようにすることで、III族窒化物半導体層の表面側に比べ比較的転位が多く存在する下地基板側の領域を下地基板とともに除去することができる。そのため、III族窒化物半導体層の厚み方向における転位密度差を小さくすることができ、III族窒化物半導体層の反りの発生を低減させることができる。 According to this invention, any carbide layer selected from titanium carbide, zirconium carbide, hafnium carbide, vanadium carbide or tantalum carbide is formed on the base substrate.
By forming such a carbide layer, the dislocation density can be reduced from the initial growth stage of the group III nitride semiconductor layer. Therefore, the difference in dislocation density in the thickness direction of the group III nitride semiconductor layer is reduced, and the occurrence of warpage of the group III nitride semiconductor layer can be reduced.
Furthermore, in the present invention, the base substrate is removed by causing a crack in the group III nitride semiconductor layer. By doing in this way, the area | region on the base substrate side in which a comparatively many dislocation exists compared with the surface side of a group III nitride semiconductor layer can be removed with a base substrate. Therefore, the difference in dislocation density in the thickness direction of the group III nitride semiconductor layer can be reduced, and the occurrence of warpage of the group III nitride semiconductor layer can be reduced.

詳細な原理は明らになっていないが、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウム、炭化タンタルは、いずれも面心立方構造の炭化物で（111）面がIII族窒化物半導体と良好な格子整合性を有するため、格子不整合に起因した欠陥を低減したIII族窒化物半導体層を成膜できる。なお、これら炭化物表面は水分または酸素の存在する雰囲気中に暴露すると酸化皮膜を形成する。この酸化皮膜は、炭化物と結晶構造が異なるため炭化物から結晶情報の引き継ぎが難しく、種々の異なった方位の多結晶からなる皮膜となる。酸化皮膜上ではIII族窒化物半導体層の成長は抑制されてしまうが、酸化皮膜がIII族窒化物半導体層の成長時に高温に加熱されたり、還元性ガスと接触することによって酸化皮膜に微細な空隙が形成され、その空隙を通して下部の炭化物層からIII族窒化物半導体層が選択的に成長すると考えられる。いずれの炭化物層を使用しても、III族窒化物半導体層の成長初期段階から、転位密度を低減させることができる。
なお、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウム、炭化タンタルは、一般的に非化学量論組成であることが知られており、Ｃ／Ｍモル比は１／１以下である(以下、Ｍは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｔａ)。Ｃ／Ｍモル比が１／1を超えると、Ｃが遊離するため炭化物層はＭＣ混合Ｃ膜となる。 Although the detailed principle has not been clarified, titanium carbide, zirconium carbide, hafnium carbide, vanadium carbide, and tantalum carbide are all face-centered cubic carbides, and the (111) surface is a good group III nitride semiconductor. Since it has lattice matching, a group III nitride semiconductor layer with reduced defects due to lattice mismatch can be formed. When these carbide surfaces are exposed to an atmosphere containing moisture or oxygen, an oxide film is formed. Since this oxide film has a crystal structure different from that of carbide, it is difficult to transfer crystal information from the carbide, and it becomes a film made of polycrystals having various different orientations. Although the growth of the group III nitride semiconductor layer is suppressed on the oxide film, the oxide film is heated to a high temperature during the growth of the group III nitride semiconductor layer, or when the oxide film comes into contact with a reducing gas, It is considered that a void is formed, and the group III nitride semiconductor layer is selectively grown from the lower carbide layer through the void. Whichever carbide layer is used, the dislocation density can be reduced from the initial growth stage of the group III nitride semiconductor layer.
Titanium carbide, zirconium carbide, hafnium carbide, vanadium carbide, and tantalum carbide are generally known to have a non-stoichiometric composition, and the C / M molar ratio is 1/1 or less (hereinafter, M is Ti, Zr, Hf, V, Ta). When the C / M molar ratio exceeds 1/1, C is liberated and the carbide layer becomes an MC mixed C film.

ここで、III族窒化物半導体層を成長させる前記工程では、III族窒化物半導体層中に、前記III族窒化物半導体層中で亀裂を生じさせるための亀裂促進層を形成することが好ましい。 Here, in the step of growing the group III nitride semiconductor layer, it is preferable to form a crack promoting layer for generating a crack in the group III nitride semiconductor layer in the group III nitride semiconductor layer.

さらに、前記炭化物層の上部にIII族窒化物半導体層を成長させる前記工程では、前記亀裂促進層となり、不純物を含む第一のIII族窒化物半導体層を形成する工程と、前記第一のIII族窒化物半導体層上に前記第一のIII族窒化物半導体層とは、不純物濃度が異なる第二のIII族窒化物半導体層を形成する工程とを含むことが好ましい。 Further, in the step of growing a group III nitride semiconductor layer on the carbide layer, the step of forming a first group III nitride semiconductor layer containing an impurity that becomes the crack promoting layer and the first group III The first group III nitride semiconductor layer preferably includes a step of forming a second group III nitride semiconductor layer having a different impurity concentration on the group nitride semiconductor layer.

III族窒化物半導体層を、不純物濃度が異なる少なくとも２つの層を含むものとすることで、２つの層間では弾性率が異なるものとなる。
この場合には、III族窒化物半導体層を冷却する過程で、III族窒化物半導体層の各層の弾性率の違いに起因してIII族窒化物半導体層中で亀裂を生じさせることが可能となる。 When the group III nitride semiconductor layer includes at least two layers having different impurity concentrations, the elastic modulus differs between the two layers.
In this case, in the process of cooling the group III nitride semiconductor layer, it is possible to cause cracks in the group III nitride semiconductor layer due to the difference in elastic modulus of each layer of the group III nitride semiconductor layer. Become.

さらには、前記炭化物層の上部にIII族窒化物半導体層を成長させる前記工程は、不純物がドーピングされていない第一アンドープIII族窒化物半導体層を形成する工程と、この第一アンドープIII族窒化物半導体層上に不純物をドープしたIII族窒化物半導体層を前記第一のIII族窒化物半導体層として形成する工程と、不純物をドープした前記III族窒化物半導体層上に、不純物がドーピングされていない第二アンドープIII族窒化物半導体層を前記第二のIII族窒化物半導体層として形成する工程とを含むことが好ましい。 Further, the step of growing the group III nitride semiconductor layer on the carbide layer includes the step of forming a first undoped group III nitride semiconductor layer that is not doped with impurities, and the first undoped group III nitride. A step of forming a group III nitride semiconductor layer doped with an impurity on the oxide semiconductor layer as the first group III nitride semiconductor layer; and an impurity doped on the group III nitride semiconductor layer doped with the impurity Forming a second undoped group III nitride semiconductor layer as the second group III nitride semiconductor layer.

第一アンドープIII族窒化物半導体層、不純物をドープしたIII族窒化物半導体層、第二アンドープIII族窒化物半導体層を形成することで、III族窒化物半導体層で亀裂が生じやすい領域が複数形成されることとなる。具体的には、第一アンドープIII族窒化物半導体層と不純物をドープした前記III族窒化物半導体層との界面、不純物をドープしたIII族窒化物半導体層中、あるいは、不純物をドープしたIII族窒化物半導体層と第二アンドープIII族窒化物半導体層との界面といった領域で亀裂が生じやすくなる。 By forming the first undoped group III nitride semiconductor layer, the group III nitride semiconductor layer doped with impurities, and the second undoped group III nitride semiconductor layer, there are a plurality of regions where the group III nitride semiconductor layer is likely to be cracked. Will be formed. Specifically, the interface between the first undoped group III nitride semiconductor layer and the group III nitride semiconductor layer doped with impurities, in the group III nitride semiconductor layer doped with impurities, or group III doped with impurities Cracks are likely to occur in a region such as an interface between the nitride semiconductor layer and the second undoped group III nitride semiconductor layer.

さらには、第一のIII族窒化物半導体層を形成する前記工程は、ピットを形成しながら、３次元成長によりIII族窒化物半導体層を形成する工程を含み、第二のIII族窒化物半導体層を形成する前記工程では、前記第一のIII族窒化物半導体層よりもピット密度が低い、第二のIII族窒化物半導体層を２次元成長により形成することが好ましい。 Furthermore, the step of forming the first group III nitride semiconductor layer includes a step of forming a group III nitride semiconductor layer by three-dimensional growth while forming pits, and the second group III nitride semiconductor is formed. In the step of forming the layer, it is preferable to form a second group III nitride semiconductor layer having a pit density lower than that of the first group III nitride semiconductor layer by two-dimensional growth.

ピット形成にともなう３次元成長では、結晶成長時に雰囲気から不純物を取り込みやすい。したがって、ピット形成による３次元成長部分からなる層を含む第一のIII族窒化物半導体層を形成し、その上に第一のIII族窒化物半導体層よりもピット密度が低い、第二のIII族窒化物半導体層を成長させると、不純物濃度の異なる第一のIII族窒化物半導体層と第二のIII族窒化物半導体層を形成することができる。これにより、第一のIII族窒化物半導体層と第二のIII族窒化物半導体層との界面近傍で亀裂が生じやすくなる。
また、ピットを形成しながら、３次元成長によりIII族窒化物半導体層を形成する工程では、炭化物層上に成長したIII族窒化物半導体層に多く含まれる転位は３次元長で現れるファセットで横方向に折り曲げられるため、欠陥の低減にも有効に作用する。
ここで、３次元成長とは、下地基板表面に沿った水平方向の成長よりも、下地基板表面と垂直な空間に向かって、優先的に結晶核が成長するこという。
また、２次元成長とは、下地基板表面に沿って、水平方向に成長していくことをいう。２次元成長の場合には、水平方向の成長が基板垂直方向の成長よりも非常に速い。 In the three-dimensional growth accompanying pit formation, impurities are easily taken from the atmosphere during crystal growth. Therefore, a first group III nitride semiconductor layer including a layer composed of a three-dimensionally grown portion by pit formation is formed, and a second group III having a pit density lower than that of the first group III nitride semiconductor layer is formed thereon. When the group nitride semiconductor layer is grown, a first group III nitride semiconductor layer and a second group III nitride semiconductor layer having different impurity concentrations can be formed. Thereby, cracks are likely to occur near the interface between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer.
Also, in the process of forming a group III nitride semiconductor layer by three-dimensional growth while forming pits, dislocations contained in a large amount in the group III nitride semiconductor layer grown on the carbide layer are laterally represented by facets that appear in a three-dimensional length. Since it is bent in the direction, it effectively works to reduce defects.
Here, the three-dimensional growth means that crystal nuclei grow preferentially toward a space perpendicular to the base substrate surface rather than a horizontal growth along the base substrate surface.
The two-dimensional growth means growing in the horizontal direction along the surface of the base substrate. In the case of two-dimensional growth, the growth in the horizontal direction is much faster than the growth in the vertical direction of the substrate.

この際、前記不純物は、ＳｉまたはＯであることが好ましい。Ｓｉは、ｎ型ドーパントとして作用し、III族窒化物半導体のドーパントとしてＳｉは一般的に使用されているので、利便性がある。Ｏは、結晶成長の際に石英構造部材などの腐食により入り易い不純物であり、特別なドーパント剤を準備せずにドーピングすることも可能である。 At this time, the impurity is preferably Si or O. Si acts as an n-type dopant, and since Si is generally used as a dopant for a group III nitride semiconductor, it is convenient. O is an impurity that easily enters due to corrosion of a quartz structural member or the like during crystal growth, and can be doped without preparing a special dopant agent.

さらに、本発明では、前記下地基板上に、開口部からIII族窒化物半導体層を成長させるためのマスクを形成する工程を含まない。
これにより、マスクを形成するための手間を省くことができ、III族窒化物半導体層の製造を簡略化することができる。
開口部からIII族窒化物半導体層を成長させるためのマスクを形成した場合には、III族窒化物半導体層のうち、マスク直上の領域と、開口部直上の領域とで転位密度にばらつきが生じたりする可能性がある。
これに対し、本発明では、マスクを使用しないため、III族窒化物半導体層の面方向における転位密度のばらつきを抑制することができる。 Furthermore, the present invention does not include a step of forming a mask for growing a group III nitride semiconductor layer from the opening on the base substrate.
Thereby, the labor for forming the mask can be saved, and the production of the group III nitride semiconductor layer can be simplified.
When a mask for growing a group III nitride semiconductor layer from an opening is formed, dislocation density varies between the region immediately above the mask and the region immediately above the opening in the group III nitride semiconductor layer. There is a possibility.
On the other hand, in the present invention, since no mask is used, variation in dislocation density in the surface direction of the group III nitride semiconductor layer can be suppressed.

また、前記炭化物層は、炭化チタンの層であることが好ましい。炭化チタンは、下地基板（たとえばサファイア）やIII族窒化物との格子整合性や下地基板と熱膨張係数がほぼ同じであることから格子不整合に起因した欠陥を低減したIII族窒化物半導体層を成膜できる。このようにすることで、III族窒化物半導体層の成長初期段階から、転位密度を確実に低減させることができる。 The carbide layer is preferably a titanium carbide layer. Titanium carbide has a group III nitride semiconductor layer with reduced defects due to lattice mismatch because the lattice matching with the base substrate (eg sapphire) and group III nitride and the thermal expansion coefficient of the base substrate are almost the same. Can be formed. In this way, the dislocation density can be reliably reduced from the initial growth stage of the group III nitride semiconductor layer.

前記炭化物層の厚みは、２０ｎｍ以上、５００ｎｍ以下であることが好ましい。
炭化物層の厚みを２０ｎｍ以上とすることで、炭化物層は良好な結晶性が得られ、III族窒化物半導体層の結晶性向上という効果がある。
また、炭化物層の厚みを５００ｎｍより厚くしても炭化物層の結晶性は向上しがたく、成膜に長時間を費やすため生産性が低下する課題が発生するので、５００nm以下とすることで良好な結晶性を有する炭化物層を生産性の低下なく成膜できるという効果がある。 The thickness of the carbide layer is preferably 20 nm or more and 500 nm or less.
By setting the thickness of the carbide layer to 20 nm or more, the carbide layer has good crystallinity and has the effect of improving the crystallinity of the group III nitride semiconductor layer.
In addition, even if the thickness of the carbide layer is greater than 500 nm, the crystallinity of the carbide layer is difficult to improve, and a problem occurs in that productivity decreases due to the long time required for film formation. There is an effect that a carbide layer having excellent crystallinity can be formed without a decrease in productivity.

本発明によれば、反りの発生を低減させることができるIII族窒化物半導体層の製造方法が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the group III nitride semiconductor layer which can reduce generation | occurrence | production of curvature is provided.

本発明の一実施形態にかかるＧａＮ層の製造工程を示す図である。It is a figure which shows the manufacturing process of the GaN layer concerning one Embodiment of this invention. 本発明の一実施形態にかかるＧａＮ層の製造工程を示す図である。It is a figure which shows the manufacturing process of the GaN layer concerning one Embodiment of this invention. 本発明の一実施形態にかかるＧａＮ層の製造工程を示す図である。It is a figure which shows the manufacturing process of the GaN layer concerning one Embodiment of this invention. 本発明の一実施形態にかかるＧａＮ層の製造工程を示す図である。It is a figure which shows the manufacturing process of the GaN layer concerning one Embodiment of this invention. 本発明の一実施形態にかかるＧａＮ層の製造工程を示す図である。It is a figure which shows the manufacturing process of the GaN layer concerning one Embodiment of this invention. 本発明の一実施形態にかかるＧａＮ層の製造工程を示す図である。It is a figure which shows the manufacturing process of the GaN layer concerning one Embodiment of this invention. 本発明の実施例９で剥離したＧａＮ層とサファイア基板に残留したＧａＮ層の写真である。It is a photograph of the GaN layer peeled off in Example 9 of the present invention and the GaN layer remaining on the sapphire substrate. 本発明の実施例９の剥離したＧａＮ層とＧａＮ層剥離後のサファイア基板の蛍光顕微鏡写真である。It is the fluorescence-microscope photograph of the sapphire substrate after peeling the GaN layer of Example 9 of this invention, and a GaN layer. 本発明の実施例１０〜１７、および比較例２にかかるＴｉＣ層膜厚とＧａＮ層の転位密度の関係を示す図である。It is a figure which shows the relationship between the dislocation density of the TiC layer film thickness concerning Examples 10-17 of this invention, and the comparative example 2, and a GaN layer. 本発明の実施例１９、および比較例３にかかるＧａＮ層膜厚と転位密度の関係を示す図である。It is a figure which shows the relationship between the GaN layer film thickness concerning Example 19 of this invention, and the comparative example 3, and a dislocation density.

以下、本発明の実施形態を図面に基づいて説明する。
はじめに、本実施形態のIII族窒化物半導体層の製造方法の概要について説明する。本実施形態では、III族窒化物半導体層はＧａＮ層である。
本実施形態のIII族窒化物半導体層の製造方法は、下地基板上に、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成する工程と、炭化物層の上部にIII族窒化物半導体層を成長させる工程と、III族窒化物半導体層中で亀裂を生じさせて、前記下地基板を除去し、前記III族窒化物半導体層を得る工程とを含む。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, an outline of a method for manufacturing a group III nitride semiconductor layer of the present embodiment will be described. In the present embodiment, the group III nitride semiconductor layer is a GaN layer.
The method for producing a group III nitride semiconductor layer according to the present embodiment includes a step of forming any carbide layer selected from titanium carbide, zirconium carbide, hafnium carbide, vanadium carbide, or tantalum carbide on a base substrate; A step of growing a group III nitride semiconductor layer on top of the layer, and a step of generating a crack in the group III nitride semiconductor layer to remove the base substrate to obtain the group III nitride semiconductor layer. .

次に、本実施形態のＧａＮ層の製造方法について詳細に説明する。
（炭化物層を形成する工程）
はじめに、図１（Ａ）に示すように、下地基板を用意する。下地基板としては、たとえば、厚さ５５０μｍの３インチφのサファイア（Ａｌ_２Ｏ_３）基板１０を用意する。
次に、このサファイア基板１０上に炭化チタン層１１を形成する。
炭化チタン層１１の成膜条件は、たとえば、以下のようにする。
成膜方法：反応性スパッタリング
成膜温度：５００〜１０００℃
成膜時間：４．５〜１１４分
圧力：０．３Ｐａ〜０．５Ｐａ
スパッタガス：Ａｒガス
反応性ガス：ＣＨ_４
反応性ガス流量：１．９ｓｃｃｍ
ターゲット：Ｔｉ
膜厚：２０ｎｍ〜５００ｎｍ
成膜温度は、５００℃以上、１０００℃以下であることが好ましいが、６００℃以上であることが好ましく、また、９００℃以下であることが好ましい。
また、炭化チタン層１１の厚みは、２０ｎｍ以上、５００ｎｍ以下であることが好ましいが、なかでも、結晶性を向上するという観点から、４０ｎｍ以上とすることが好ましい。また、炭化チタン層の形成に長時間を費やさないという観点から、２００ｎｍ以下とすることが好ましい。 Next, the manufacturing method of the GaN layer of this embodiment will be described in detail.
(Step of forming a carbide layer)
First, as shown in FIG. 1A, a base substrate is prepared. As the base substrate, for example, a 3-inch φ sapphire (Al ₂ O ₃ ) substrate 10 having a thickness of 550 μm is prepared.
Next, the titanium carbide layer 11 is formed on the sapphire substrate 10.
The conditions for forming the titanium carbide layer 11 are, for example, as follows.
Film forming method: reactive sputtering film forming temperature: 500 to 1000 ° C.
Deposition time: 4.5 to 114 minutes Pressure: 0.3 Pa to 0.5 Pa
Sputtering gas: Ar gas reactive gas: CH ₄
Reactive gas flow rate: 1.9sccm
Target: Ti
Film thickness: 20 nm to 500 nm
The film formation temperature is preferably 500 ° C. or more and 1000 ° C. or less, preferably 600 ° C. or more, and preferably 900 ° C. or less.
In addition, the thickness of the titanium carbide layer 11 is preferably 20 nm or more and 500 nm or less. In particular, from the viewpoint of improving crystallinity, the thickness is preferably 40 nm or more. Moreover, it is preferable to set it as 200 nm or less from a viewpoint of not spending a long time for formation of a titanium carbide layer.

（ＧａＮ層の成膜）
次に、炭化チタン層１１上に、ＧａＮ層１２（図２（Ｂ）参照）をエピタキシャル成長させる。ここでは、ＦＩＥＬＯ法等のようにＧａＮ層を成長させるためのマスクは使用しない。また、炭化チタン層１１を窒化させる工程を設けることなく、ＧａＮ層１２を形成する工程を実施する。
はじめに、図１（Ｂ）に示すように、炭化チタン層１１上に第一のＧａＮ層１２１をエピタキシャル成長させる。
第一のＧａＮ層１２１の成長条件は、たとえば、以下のようにすることができる。 (Deposition of GaN layer)
Next, a GaN layer 12 (see FIG. 2B) is epitaxially grown on the titanium carbide layer 11. Here, a mask for growing a GaN layer, such as the FIELO method, is not used. Further, the step of forming the GaN layer 12 is performed without providing the step of nitriding the titanium carbide layer 11.
First, as shown in FIG. 1B, a first GaN layer 121 is epitaxially grown on the titanium carbide layer 11.
The growth conditions of the first GaN layer 121 can be set as follows, for example.

成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：９００℃〜１０５０℃
膜厚：５０μｍ〜１００μｍ
不純物ドーピング：なし Film forming method: HVPE (hydride vapor phase epitaxy) film forming temperature: 900 ° C. to 1050 ° C.
Film thickness: 50 μm to 100 μm
Impurity doping: None

この第一のＧａＮ層１２１の厚みは、５０〜１００μｍであることが好ましいが、なかでも、６５μｍ以上、８５μｍ以下であることが特に好ましい。このようにすることで炭化チタン層１１上に成長したＧａＮ層１２１から結晶欠陥を低減することができるという効果がある。 The thickness of the first GaN layer 121 is preferably 50 to 100 μm, particularly preferably 65 μm or more and 85 μm or less. By doing so, there is an effect that crystal defects can be reduced from the GaN layer 121 grown on the titanium carbide layer 11.

次に、図１（Ｃ）に示すように、第一のＧａＮ層１２１上に第二のＧａＮ層１２２を形成する。
第二のＧａＮ層１２２の成長条件は、たとえば、以下のようにすることができる。 Next, as shown in FIG. 1C, a second GaN layer 122 is formed on the first GaN layer 121.
The growth conditions of the second GaN layer 122 can be set as follows, for example.

成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０００℃〜１０５０℃
膜厚：５０μｍ〜３５０μｍ
不純物ドーピング：あり（Ｓｉ）
この第二のＧａＮ層１２２の厚みは、５０〜３５０μｍであることが好ましいが、なかでも、１５０μｍ以上、２５０μｍ以下であることが特に好ましい。このような膜厚にすることでＧａＮ層１２１と弾性率などの物理的性状の差が明確に表れ、亀裂が入り易いという効果がある。
ここで、不純物のドーピング方法としては、たとえば、ジクロロシランを用いてＳｉをドーピングすることができる。不純物濃度は１×１０^１８ｃｍ^―3以上、５×１０^１８ｃｍ^―3以下であることが好ましい。不純物濃度を１×１０^１８ｃｍ^―3以上とすることでドーピングなしのＧａＮ層１２１と弾性率に差をつけることができるという利点がある。また、不純物濃度を５×１０^１８ｃｍ^―3以下とすることでＧａＮ層の結晶品質低下を抑制できるという利点がある。
第二のＧａＮ層１２２は、下地基板であるサファイア基板１０を分離するために、ＧａＮ層１２中で亀裂を発生させるための亀裂促進層となっている。 Film forming method: HVPE (hydride vapor phase epitaxy) film forming temperature: 1000 ° C. to 1050 ° C.
Film thickness: 50 μm to 350 μm
Impurity doping: Yes (Si)
The thickness of the second GaN layer 122 is preferably 50 to 350 μm, and particularly preferably 150 μm or more and 250 μm or less. With such a film thickness, there is an effect that a difference in physical properties such as the elastic modulus and the GaN layer 121 appears clearly, and cracks are easily generated.
Here, as a method for doping impurities, for example, Si can be doped using dichlorosilane. The impurity concentration is preferably 1 × 10 ¹⁸ cm ⁻³ or more and 5 × 10 ¹⁸ cm ⁻³ or less. By setting the impurity concentration to 1 × 10 ¹⁸ cm ⁻³ or more, there is an advantage that the elastic modulus can be made different from that of the undoped GaN layer 121. Moreover, there is an advantage that the crystal quality deterioration of the GaN layer can be suppressed by setting the impurity concentration to 5 × 10 ¹⁸ cm ⁻³ or less.
The second GaN layer 122 is a crack promoting layer for generating a crack in the GaN layer 12 in order to separate the sapphire substrate 10 as the base substrate.

次に、図２（Ａ）に示すように、第二のＧａＮ層１２２上に第三のＧａＮ層１２３を形成する。
第三のＧａＮ層１２３の成長条件は、たとえば、以下のようにすることができる。 Next, as shown in FIG. 2A, a third GaN layer 123 is formed on the second GaN layer 122.
The growth conditions of the third GaN layer 123 can be set as follows, for example.

成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０００℃〜１０５０℃
膜厚：５０μｍ〜３５０μｍ
不純物ドーピング：なし
この第三のＧａＮ層１２３の厚みは、５０〜３５０μｍであることが好ましいが、なかでも、１５０μｍ以上、２５０μｍ以下であることが特に好ましい。このようにすることでＧａＮ層１２２との弾性率などの物理的性質の差が明確になり、亀裂が誘発されやすいという効果がある。 Film forming method: HVPE (hydride vapor phase epitaxy) film forming temperature: 1000 ° C. to 1050 ° C.
Film thickness: 50 μm to 350 μm
Impurity doping: none The thickness of the third GaN layer 123 is preferably 50 to 350 μm, particularly preferably 150 μm or more and 250 μm or less. By doing so, a difference in physical properties such as elastic modulus with the GaN layer 122 becomes clear, and there is an effect that cracks are easily induced.

その後、図２（Ｂ）に示すように、第三のＧａＮ層１２３上に第四のＧａＮ層１２４を成膜する。これにより、第一のＧａＮ層１２１〜第四のＧａＮ層１２４を含むＧａＮ層１２が形成されることとなる。
第四のＧａＮ層１２４の成長条件は、たとえば、以下のようにすることができる。 Thereafter, as shown in FIG. 2B, a fourth GaN layer 124 is formed on the third GaN layer 123. As a result, the GaN layer 12 including the first GaN layer 121 to the fourth GaN layer 124 is formed.
The growth conditions of the fourth GaN layer 124 can be set as follows, for example.

成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０００℃〜１０５０℃
膜厚：２００μｍ〜１５００μｍ
不純物ドーピング：あり（Ｓｉ）
この第四のＧａＮ層１２４の厚みは、２００〜１５００μｍであることが好ましいが、なかでも、８００μｍ以上、１２００μｍ以下であることが特に好ましい。このようにすることでクラックなしにＧａＮ層１２４が剥がれる確立が高くなるという効果がある。
ここで、不純物のドーピング方法としては、たとえば、ジクロロシランを用いてＳｉをドーピングすることができる。不純物濃度は０．５×１０^１８ｃｍ^―3以上、３×１０^１８ｃｍ^―3以下であることが好ましい。不純物濃度を０．５×１０^１８ｃｍ^―3以上とすることでｎ型ＧａＮ基板として必要な導電性を確保できるという利点がある。また、不純物濃度を３×１０^１８ｃｍ^―3以下とすることでＧａＮの結晶性低下を抑制できるという利点がある。 Film forming method: HVPE (hydride vapor phase epitaxy) film forming temperature: 1000 ° C. to 1050 ° C.
Film thickness: 200 μm to 1500 μm
Impurity doping: Yes (Si)
The thickness of the fourth GaN layer 124 is preferably 200 to 1500 μm, and particularly preferably 800 μm or more and 1200 μm or less. By doing in this way, there exists an effect that the probability that the GaN layer 124 will peel without a crack becomes high.
Here, as a method for doping impurities, for example, Si can be doped using dichlorosilane. The impurity concentration is preferably 0.5 × 10 ¹⁸ cm ⁻³ or more and 3 × 10 ¹⁸ cm ⁻³ or less. By setting the impurity concentration to 0.5 × 10 ¹⁸ cm ⁻³ or more, there is an advantage that necessary conductivity as an n-type GaN substrate can be secured. Moreover, there is an advantage that GaN crystallinity deterioration can be suppressed by setting the impurity concentration to 3 × 10 ¹⁸ cm ⁻³ or less.

（サファイア基板の剥離工程）
次に、図３に示すように、ＧａＮ層１２中で亀裂を生じさせ、サファイア基板１０を除去する。具体的には、ＧａＮ層１２を形成したＨＶＰＥ装置の温度を降温し、前記ＧａＮ層１２を常温まで、冷却する。
ＧａＮ層１２は、Ｓｉがドーピングされた第二のＧａＮ層１２２と、Ｓｉがドーピングされていないアンドープである第一のＧａＮ層１２１，第三のＧａＮ層１２３を有している。そのため、第二のＧａＮ層１２２と第一のＧａＮ層１２１との間、第二のＧａＮ層１２２と第三のＧａＮ層１２３との間で弾性率が異なるものとなっている。すなわち、第二のＧａＮ層１２２の弾性率が、第一のＧａＮ層１２１，第三のＧａＮ層１２３の弾性率よりも小さくなっている。
ＧａＮ層１２を冷却する過程で、サファイア基板１０と、ＧａＮ層１２との熱膨張係数の違いによりＧａＮ層１２に凸状の反りが発生する。この反りの影響と、第二のＧａＮ層１２２の弾性率と第一のＧａＮ層１２１，第三のＧａＮ層１２３の弾性率との差とにより、第二のＧａＮ層１２２内部、第二のＧａＮ層１２２と第一のＧａＮ層１２１との界面、あるいは、第二のＧａＮ層１２２と第三のＧａＮ層１２３との界面といった領域に亀裂が生じる。
これにより、ＧａＮ層１２中で亀裂が生じ、図３に示すように、サファイア基板１０が除去されることとなる。
その後、サファイア基板１０から剥離したＧａＮ層１２’の表面および裏面を研磨することで、平坦化した自立基板であるＧａＮ基板を作製することができる。 (Sapphire substrate peeling process)
Next, as shown in FIG. 3, a crack is generated in the GaN layer 12, and the sapphire substrate 10 is removed. Specifically, the temperature of the HVPE apparatus on which the GaN layer 12 is formed is lowered, and the GaN layer 12 is cooled to room temperature.
The GaN layer 12 includes a second GaN layer 122 doped with Si, an undoped first GaN layer 121 that is not doped with Si, and a third GaN layer 123. Therefore, the elastic modulus is different between the second GaN layer 122 and the first GaN layer 121 and between the second GaN layer 122 and the third GaN layer 123. That is, the elastic modulus of the second GaN layer 122 is smaller than the elastic modulus of the first GaN layer 121 and the third GaN layer 123.
In the process of cooling the GaN layer 12, a convex warpage occurs in the GaN layer 12 due to a difference in thermal expansion coefficient between the sapphire substrate 10 and the GaN layer 12. Due to the influence of this warp and the difference between the elastic modulus of the second GaN layer 122 and the elastic modulus of the first GaN layer 121 and the third GaN layer 123, the second GaN layer is formed inside the second GaN layer 122. Cracks occur in a region such as the interface between the layer 122 and the first GaN layer 121 or the interface between the second GaN layer 122 and the third GaN layer 123.
As a result, a crack occurs in the GaN layer 12, and the sapphire substrate 10 is removed as shown in FIG.
Thereafter, by polishing the front and back surfaces of the GaN layer 12 ′ peeled from the sapphire substrate 10, a GaN substrate that is a flattened self-standing substrate can be produced.

次に、本実施形態の作用効果について説明する。
本実施形態では、下地基板であるサファイア基板１０上に、炭化チタン層１１を形成している。
このような炭化物層を形成することで、ＧａＮ層１２の成長段階で、転位密度を低減させることができる。そのため、ＧａＮ層１２の厚み方向での転位密度の差が小さくなり、ＧａＮ層１２の反りの発生を低減させることができる。
さらに、本実施形態では、ＧａＮ層１２中で亀裂を生じさせて、サファイア基板１０を除去している。このようにすることで、ＧａＮ層１２の表面側に比べ比較的転位が多く存在するサファイア基板１０側の領域をサファイア基板１０とともに除去することができる。そのため、サファイア基板１０から分離したＧａＮ層１２’の厚み方向における転位密度差を小さくすることができ、ＧａＮ層の反りの発生を低減させることができる。 Next, the effect of this embodiment is demonstrated.
In this embodiment, the titanium carbide layer 11 is formed on the sapphire substrate 10 which is a base substrate.
By forming such a carbide layer, the dislocation density can be reduced in the growth stage of the GaN layer 12. Therefore, the difference in dislocation density in the thickness direction of the GaN layer 12 is reduced, and the occurrence of warpage of the GaN layer 12 can be reduced.
Furthermore, in this embodiment, a crack is generated in the GaN layer 12 to remove the sapphire substrate 10. By doing in this way, the area | region by the side of the sapphire substrate 10 in which comparatively many dislocations exist compared with the surface side of the GaN layer 12 can be removed with the sapphire substrate 10. Therefore, the dislocation density difference in the thickness direction of the GaN layer 12 ′ separated from the sapphire substrate 10 can be reduced, and the occurrence of warpage of the GaN layer can be reduced.

また、本実施形態では、ＧａＮ層１２を、複数の異なる弾性率の層で構成している。具体的には、Ｓｉをドーピングした第二のＧａＮ層１２２と、アンドープ層である第一のＧａＮ層１２１，第三のＧａＮ層１２３とを形成し、これらの各層の弾性率を異なるものとしている。
ＧａＮ層１２を冷却する過程で、サファイア基板１０と、ＧａＮ層１２との熱膨張係数の違いによりＧａＮ層１２に凸状の反りが発生する。この反りの影響と、第二のＧａＮ層１２２の弾性率と第一のＧａＮ層１２１，第三のＧａＮ層１２３の弾性率との差とにより、第二のＧａＮ層１２２内部、第二のＧａＮ層１２２と第一のＧａＮ層１２１との界面、あるいは、第二のＧａＮ層１２２と第三のＧａＮ層１２３との界面に亀裂が生じる。これによりサファイア基板１０とともに、ＧａＮ層１２のサファイア基板１０側の領域を容易に除去することができる。 In the present embodiment, the GaN layer 12 is composed of a plurality of layers having different elastic moduli. Specifically, the second GaN layer 122 doped with Si, the first GaN layer 121 and the third GaN layer 123 which are undoped layers are formed, and the elastic moduli of these layers are different. .
In the process of cooling the GaN layer 12, a convex warpage occurs in the GaN layer 12 due to a difference in thermal expansion coefficient between the sapphire substrate 10 and the GaN layer 12. Due to the influence of this warp and the difference between the elastic modulus of the second GaN layer 122 and the elastic modulus of the first GaN layer 121 and the third GaN layer 123, the second GaN layer is formed inside the second GaN layer 122. Cracks occur at the interface between the layer 122 and the first GaN layer 121 or at the interface between the second GaN layer 122 and the third GaN layer 123. Thus, the sapphire substrate 10 and the sapphire substrate 10 side region of the GaN layer 12 can be easily removed.

また、炭化チタン層１１は、ＧａＮ層１２を形成する工程にて、表面が窒素を含むガスにより窒化されることとなる。すなわち、炭化チタン層１１の表面にＴｉＮが形成され、このＴｉＮは、ＴｉＣと同じ面心立方晶で格子定数も近似していることから、ＧａＮ層１２をエピタキシャル成長するのに適している。 Further, the titanium carbide layer 11 is nitrided with a gas containing nitrogen in the process of forming the GaN layer 12. That is, TiN is formed on the surface of the titanium carbide layer 11, and this TiN is suitable for epitaxial growth of the GaN layer 12 because it is the same face-centered cubic crystal as TiC and has a lattice constant approximating.

さらに、本実施形態では、炭化チタン層１１の厚みを、２０ｎｍ以上、５００ｎｍ以下としている。炭化チタン層の厚みを２０ｎｍ以上とすることで、炭化チタン層の結晶性を向上させることができるという効果がある。また、炭化チタン層の厚みを５００ｎｍ以下とすることで、炭化チタン層の形成に長時間を費やさないという効果がある。 Furthermore, in this embodiment, the thickness of the titanium carbide layer 11 is 20 nm or more and 500 nm or less. By setting the thickness of the titanium carbide layer to 20 nm or more, there is an effect that the crystallinity of the titanium carbide layer can be improved. In addition, when the thickness of the titanium carbide layer is 500 nm or less, there is an effect that it does not take a long time to form the titanium carbide layer.

また、従来のＦＩＥＬＯ法により、ＧａＮ層を形成する場合には、サファイア基板を被覆するマスクを形成する必要がある。このようにマスクを使用するため、コストがかかるという問題がある。また、マスクを形成する際には、一般にＳｉＯ_２膜を形成し、この膜をエッチングにより選択的に除去して開口を形成する。そのため、マスクの形成に手間を要する。
これに対し、本実施形態では、マスクを必要とせず、炭化チタン層を形成すればよいので、コストの低減を図ることができるとともに、マスクを形成するためエッチング等の手間を省くことができる。
また、開口部からＧａＮ層を成長させるためのマスクを形成した場合には、ＧａＮ層のうち、マスク直上の領域と、開口部直上の領域とで転位密度にばらつきが生じたりする可能性がある。
これに対し、本実施形態では、マスクを使用しないため、ＧａＮ層１２の面方向における転位密度のばらつきを抑制することができる。 Further, when a GaN layer is formed by the conventional FIELO method, it is necessary to form a mask that covers the sapphire substrate. Since the mask is used in this way, there is a problem that costs are increased. In forming the mask, generally, an SiO ₂ film is formed, and this film is selectively removed by etching to form an opening. Therefore, it takes time to form the mask.
On the other hand, in this embodiment, a mask is not required and a titanium carbide layer may be formed, so that the cost can be reduced and the time for etching or the like can be saved because the mask is formed.
In addition, when a mask for growing a GaN layer from an opening is formed, there is a possibility that dislocation density varies between the region immediately above the mask and the region immediately above the opening in the GaN layer. .
On the other hand, in this embodiment, since no mask is used, variation in dislocation density in the plane direction of the GaN layer 12 can be suppressed.

なお、前記実施形態では、炭化チタン層１１、ＧａＮ層１２等を特定の製造条件で製造したが、特に限定する趣旨ではない。すなわち、上記の膜厚、製造条件は単なる例示に過ぎず、形成する半導体層の組成、構造に応じて適宜変更可能である。 In the above-described embodiment, the titanium carbide layer 11, the GaN layer 12, and the like are manufactured under specific manufacturing conditions, but there is no particular limitation. That is, the above-described film thickness and manufacturing conditions are merely examples, and can be appropriately changed according to the composition and structure of the semiconductor layer to be formed.

例えば、炭化チタン層１１上に、ＴｉＣと、Ｃとを含有する層（以下、ＴｉＣ分散Ｃ膜）１１２を形成してもよい。
図４（Ａ）に示すようにサファイア基板１０上に前記実施形態の炭化チタン層１１と同様の炭化チタン層１１１を成膜し、次に、図４（Ｂ）に示すように炭化チタン層１１１の上にＣ／Ｔｉ比が１を超える組成を有するＴｉＣ分散Ｃ膜１１２を成膜した２層構造とする。
その後、前記実施形態と同様に、炭化チタン層１１や、ＴｉＣ分散Ｃ膜１１２を窒化させる工程を設けることなく、ＴｉＣ分散Ｃ膜１１２上にＧａＮ層を形成する。図４（Ｃ）に示すように、ＧａＮ層１２１を成長させるときに、ＴｉＣ分散Ｃ膜１１２中のＣは窒化ガス中の水素と反応しＣＨ_４として気化するためＴｉＣ分散Ｃ膜１１２には炭化チタン層１１１に通じる空隙が発生する。また、ＴｉＣ分散Ｃ膜１１２の中のＴｉＣは結晶方位がランダムな粒子であり、大気に暴露されたときに酸化皮膜を形成しているためＧａＮ層１２１の成長は抑制されるので、炭化チタン層１１１からＴｉＣ分散Ｃ膜の空隙を通じてＧａＮ層１２１の選択成長が再現性よく実現できる。
図４（Ｃ）に示すように、ＧａＮ層１２１は、結晶核からファセット構造を形成しながら、３次元成長する。
その後、成長条件を調整しながらＧａＮ層１２１を厚くしてゆくと図５（Ａ）のようにピットＰの形成を伴ったＧａＮの３次元成長が起こる。このとき、ファセット同士が衝突して、結合しながら、成長し、ＧａＮ層１２１は、凹凸のある表面状態となっていく。その後、３次元成長のサファイア基板垂直方向の成長速度を低減させ、３次元成長から、２次元成長に移行させて、ＧａＮ層１２１が完成する。このＧａＮ層１２１を前記第一のＧａＮ層とし、その上に図５（Ｂ）のようにピット形成を抑制した成長条件で成長したＧａＮ層１２２を第二のＧａＮ層を成長させる。
ＧａＮ層１２２は、２次元成長により、形成される層であり、ＧａＮ層１２２のピット密度は、ＧａＮ層１２１のピット密度よりも少ない。ＧａＮ層１２１、１２２を形成する際には、不純物ドーピングするが、このとき、ピットに、不純物が取り込まれることとなるので、不純物濃度の異なる第一のＧａＮ層と第二のＧａＮ層を容易に形成することができる。
ＧａＮ層１２１、１２２を形成したＨＶＰＥ装置の温度を降温し、前記ＧａＮ層１２１、１２２を常温まで冷却する間に、ＧａＮ層１２1とＧａＮ層１２２の界面近傍で亀裂が生じ、図６に示すように、サファイア基板１０が除去されることとなる。
なお、ＧａＮの３次元成長、２次元成長は、ＧａＮの成長速度を調整することで、コントロールすることができる。成長速度が速くなることで、３次元成長しやすくなり、この際、ピットが形成されやすくなる。成長速度を遅くすることで、２次元成長しやすくなり、ピット形成は抑制される。
この場合おいても、開口部からＧａＮ層を成長させるためのマスクは使用しない。 For example, a layer containing TiC and C (hereinafter, TiC-dispersed C film) 112 may be formed on the titanium carbide layer 11.
As shown in FIG. 4 (A), a titanium carbide layer 111 similar to the titanium carbide layer 11 of the above embodiment is formed on the sapphire substrate 10, and then the titanium carbide layer 111 is shown in FIG. 4 (B). A two-layer structure is formed in which a TiC-dispersed C film 112 having a composition with a C / Ti ratio exceeding 1 is formed.
Thereafter, a GaN layer is formed on the TiC-dispersed C film 112 without providing a step of nitriding the titanium carbide layer 11 and the TiC-dispersed C film 112 as in the above embodiment. As shown in FIG. 4C, when the GaN layer 121 is grown, C in the TiC-dispersed C film 112 reacts with hydrogen in the nitriding gas and vaporizes as CH ₄ , so that the TiC-dispersed C film 112 is carbonized. Voids communicating with the titanium layer 111 are generated. Further, since TiC in the TiC-dispersed C film 112 is a particle having a random crystal orientation and forms an oxide film when exposed to the atmosphere, the growth of the GaN layer 121 is suppressed, so that the titanium carbide layer The selective growth of the GaN layer 121 can be realized with good reproducibility from the gap 111 to the TiC-dispersed C film.
As shown in FIG. 4C, the GaN layer 121 grows three-dimensionally while forming a facet structure from crystal nuclei.
Thereafter, when the GaN layer 121 is made thicker while adjusting the growth conditions, three-dimensional growth of GaN accompanied by formation of pits P occurs as shown in FIG. At this time, the facets collide and grow while being bonded, and the GaN layer 121 becomes an uneven surface state. Thereafter, the growth rate in the vertical direction of the three-dimensional growth sapphire substrate is reduced, and the GaN layer 121 is completed by shifting from the three-dimensional growth to the two-dimensional growth. The GaN layer 121 is used as the first GaN layer, and a GaN layer 122 grown under growth conditions in which pit formation is suppressed as shown in FIG. 5B is grown thereon.
The GaN layer 122 is a layer formed by two-dimensional growth, and the pit density of the GaN layer 122 is less than the pit density of the GaN layer 121. When the GaN layers 121 and 122 are formed, impurities are doped. At this time, since impurities are taken into the pits, the first GaN layer and the second GaN layer having different impurity concentrations can be easily formed. Can be formed.
While the temperature of the HVPE apparatus in which the GaN layers 121 and 122 are formed is lowered and the GaN layers 121 and 122 are cooled to room temperature, cracks occur near the interface between the GaN layer 121 and the GaN layer 122, as shown in FIG. In addition, the sapphire substrate 10 is removed.
The three-dimensional growth and two-dimensional growth of GaN can be controlled by adjusting the growth rate of GaN. By increasing the growth rate, three-dimensional growth is facilitated, and pits are easily formed at this time. By slowing the growth rate, two-dimensional growth is facilitated and pit formation is suppressed.
Even in this case, a mask for growing the GaN layer from the opening is not used.

さらに、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、上記各実施形態では、下地基板としてサファイア基板１０を使用したが、スピネル基板、ＳｉＣ基板、ＺｎＯ基板、シリコン基板、ＧａＡｓ基板、ＧａＰ基板等を用いてもよい。
また、前記実施形態では、炭化物層として炭化チタン層を形成したが、これに限らず、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルであってもよい。
これらの炭化物層は面心立方構造で、窒化後によって結晶構造が変化せず、炭化物および窒化した炭化物の（１１１）面がIII族窒化物半導体層と格子整合に優れるという共通点を有し、ＧａＮ層１２のエピタキシャル成長が可能であるという観点から、いずれも炭化チタン層と同様の効果を奏することができる。 Furthermore, the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
For example, in each of the above embodiments, the sapphire substrate 10 is used as the base substrate, but a spinel substrate, SiC substrate, ZnO substrate, silicon substrate, GaAs substrate, GaP substrate, or the like may be used.
Moreover, in the said embodiment, although the titanium carbide layer was formed as a carbide | carbonized_material layer, not only this but a zirconium carbide, hafnium carbide, vanadium carbide, or a tantalum carbide may be sufficient.
These carbide layers have a face-centered cubic structure, the crystal structure does not change after nitriding, and the (111) plane of carbide and nitrided carbide has a common point that it is excellent in lattice matching with the group III nitride semiconductor layer, From the viewpoint that the GaN layer 12 can be epitaxially grown, any of the effects similar to the titanium carbide layer can be achieved.

また、前記実施形態のサファイア基板１０を剥離する工程では、サファイア基板１０、ＧａＮ層１２等を冷却することで、サファイア基板１０が分離されるとしたが、これに限らず、ＧａＮ層１２にダメージが加わらない程度の力を加えることで、サファイア基板１０を剥離してもよい。
ただし、前記実施形態のように、冷却することにより、ほとんど外力を加えずに、サファイア基板１０が分離除去されれば、前記ＧａＮ層に加わるダメージを確実に抑制することができる。このため、損傷の少ない高品質のＧａＮ半導体基板が安定的に得られる。 In the step of peeling the sapphire substrate 10 of the above embodiment, the sapphire substrate 10 is separated by cooling the sapphire substrate 10 and the GaN layer 12. The sapphire substrate 10 may be peeled off by applying a force to such an extent that does not apply.
However, as in the above embodiment, if the sapphire substrate 10 is separated and removed with little external force applied by cooling, damage to the GaN layer can be reliably suppressed. For this reason, a high-quality GaN semiconductor substrate with little damage can be stably obtained.

このようなIII族窒化物半導体基板上にIII族窒化物系素子構造を作製すれば、上下にアップダウン電極構造を有する発光ダイオードまたはレーザーダイオード等の発光素子を作ることが可能であり、高性能トランジスタ等の電子デバイスへの適用も可能である。III族窒化物半導体基板は、鏡面に研摩し、ドライエッチングまたはケミカルメカニカルポリッシング（ＣＭＰ）を施した後に発光ダイオードまたはレーザーダイオード等の発光素子、さらにはトランジスタ等の電子デバイスを作製するのが最良である。また、III族窒化物半導体基板を種結晶として、ＨＶＰＥ法、フラックス法、アモノサーマル法などにより高品質ＧａＮ結晶を成長させることが可能である。 By producing a group III nitride element structure on such a group III nitride semiconductor substrate, it is possible to produce a light emitting element such as a light emitting diode or a laser diode having an up / down electrode structure on the top and bottom. Application to electronic devices such as transistors is also possible. The III-nitride semiconductor substrate is best polished to a mirror surface, dry etching or chemical mechanical polishing (CMP), and then a light emitting element such as a light emitting diode or a laser diode, and an electronic device such as a transistor. is there. Further, it is possible to grow a high-quality GaN crystal by using a group III nitride semiconductor substrate as a seed crystal by an HVPE method, a flux method, an ammonothermal method, or the like.

さらに、前記実施形態では、炭化物層をスパッタリングにより成膜したがこれに限らず、他の方法にて成膜してもよい。
たとえば、真空蒸着により炭化物層を成膜してもよい。さらには、たとえば、下地基板を加熱しながら、金属膜と、カーボン膜とを重ねて成膜することで炭化物層を形成してもよい。また、金属塩化物と炭化水素を原料に用いてＣＶＤ（Chemical Vapor Deposition）で成膜することも可能である。 Furthermore, in the said embodiment, although the carbide | carbonized_material layer was formed into a film by sputtering, you may form into a film by not only this but another method.
For example, the carbide layer may be formed by vacuum deposition. Further, for example, the carbide layer may be formed by stacking a metal film and a carbon film while heating the base substrate. It is also possible to form a film by CVD (Chemical Vapor Deposition) using metal chloride and hydrocarbon as raw materials.

次に、本発明の実施例について説明する。
（実施例１）
前記実施形態と同様の方法でＧａＮ半導体基板を製造した。なお、基板としては、サファイア基板を使用した。
（炭化物層を形成する工程）
成膜方法：反応性スパッタリング
成膜温度：８００℃
圧力：０．４Ｐａ
スパッタガス：Ａｒガス
反応性ガス：ＣＨ_４
反応性ガス流量：１．９ｓｃｃｍ
ターゲット：Ｔｉ
膜厚：１２０ｎｍ Next, examples of the present invention will be described.
Example 1
A GaN semiconductor substrate was manufactured by the same method as in the previous embodiment. A sapphire substrate was used as the substrate.
(Step of forming a carbide layer)
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Pressure: 0.4Pa
Sputtering gas: Ar gas reactive gas: CH ₄
Reactive gas flow rate: 1.9sccm
Target: Ti
Film thickness: 120nm

（ＧａＮ層を形成する工程）
（第一のＧａＮ層）
第一のＧａＮ層は、ＧａＮバッファ層と高温成長層とから構成した。第一のＧａＮ層は、アンドープである。
（ＧａＮバッファ層）
成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：９７０℃
成膜ガス：ＧａＣｌガス１８０ｃｃ／min、ＮＨ_３ガス３３００ｃｃ／min（Ｖ／ＩＩＩ比＝１０）
厚み：５μｍ
（高温成長層）
成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０４０℃
成膜ガス：ＧａＣｌガス２００ｃｃ／min、ＮＨ_３ガス２０００ｃｃ／min（Ｖ／ＩＩＩ比＝１０）
厚み：７０μｍ (Step of forming GaN layer)
(First GaN layer)
The first GaN layer was composed of a GaN buffer layer and a high temperature growth layer. The first GaN layer is undoped.
(GaN buffer layer)
Film formation method: HVPE (hydride vapor phase epitaxy) film formation temperature: 970 ° C.
Deposition gas: GaCl gas 180 cc / min, NH ₃ gas 3300 cc / min (V / III ratio = 10)
Thickness: 5μm
(High temperature growth layer)
Film formation method: HVPE (hydride vapor phase epitaxy) film formation temperature: 1040 ° C.
Deposition gas: GaCl gas 200 cc / min, NH ₃ gas 2000 cc / min (V / III ratio = 10)
Thickness: 70 μm

（第二のＧａＮ層）
成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０４０℃
成膜ガス：ＧａＣｌガス２００ｃｃ／min、ＮＨ_３ガス２０００ｃｃ／min（Ｖ／ＩＩＩ比＝１０）
ドーピング：Ｓｉドープ（含有量３０００ｐｐｍのジクロロシラン（Ｓｉ_２Ｈ_２Ｃｌ_２）９ｃｃ／minにＨＣｌ３ｃｃ／minを混合し、ＨＶＰＥ装置に導入する。）
厚み：１７５μｍ (Second GaN layer)
Film formation method: HVPE (hydride vapor phase epitaxy) film formation temperature: 1040 ° C.
Deposition gas: GaCl gas 200 cc / min, NH ₃ gas 2000 cc / min (V / III ratio = 10)
Doping: Si doping (HCl 3 cc / min is mixed with 9 cc / min of dichlorosilane (Si ₂ H ₂ Cl ₂ ) having a content of 3000 ppm and introduced into the HVPE apparatus.)
Thickness: 175 μm

（第三のＧａＮ層）
成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０４０℃
成膜ガス：ＧａＣｌガス２００ｃｃ／min、ＮＨ_３ガス２０００ｃｃ／min（Ｖ／ＩＩＩ比＝１０）
厚み：１７５μｍ
第三のＧａＮ層は、アンドープである。 (Third GaN layer)
Film formation method: HVPE (hydride vapor phase epitaxy) film formation temperature: 1040 ° C.
Deposition gas: GaCl gas 200 cc / min, NH ₃ gas 2000 cc / min (V / III ratio = 10)
Thickness: 175 μm
The third GaN layer is undoped.

（第四のＧａＮ層）
成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０４０℃
成膜ガス：ＧａＣｌガス１８０ｃｃ／min、ＮＨ_３ガス１８００ｃｃ／min（Ｖ／ＩＩＩ比＝１０）
ドーピング：Ｓｉドープ（含有量３０００ｐｐｍのジクロロシラン（Ｓｉ_２Ｈ_２Ｃｌ_２）３ｃｃ／minにＨＣｌ３ｃｃ／minを混合し、ＨＶＰＥ装置に導入する。）
厚み：１１００μｍ (Fourth GaN layer)
Film formation method: HVPE (hydride vapor phase epitaxy) film formation temperature: 1040 ° C.
Deposition gas: GaCl gas 180 cc / min, NH ₃ gas 1800 cc / min (V / III ratio = 10)
Doping: Si-doped (3 cc / min of dichlorosilane (Si ₂ H ₂ Cl ₂ ) having a content of 3000 ppm is mixed with 3 cc / min of HCl and introduced into the HVPE apparatus.)
Thickness: 1100μm

（剥離方法）
ＧａＮ層を形成したＨＶＰＥ装置中の温度を降温させて、サファイア基板、炭化物層、ＧａＮ層を、常温まで冷却した。 (Peeling method)
The temperature in the HVPE apparatus in which the GaN layer was formed was lowered, and the sapphire substrate, carbide layer, and GaN layer were cooled to room temperature.

（実施例２）
実施例１において、炭化物層の厚みを２０ｎｍとした。その他は実施例１と同じにした。 (Example 2)
In Example 1, the thickness of the carbide layer was 20 nm. Others were the same as in Example 1.

（実施例３）
実施例１において、炭化物層の厚みを５００ｎｍとした。その他は実施例１と同じにした。 Example 3
In Example 1, the thickness of the carbide layer was 500 nm. Others were the same as in Example 1.

（比較例1）
ＦＩＥＬＯ法により、ＧａＮ層を形成した。
具体的には、以下のようにしてＧａＮ層を得た。
下地基板として、（０００１）面サファイア基板を用意した。このサファイア基板上に、１．５μｍのＧａＮ膜を形成した。
次に、このＧａＮ膜上に、ＳｉＯ₂膜を形成し、フォトリソグラフィー法とウエットエッチングにより開口を有するマスクを形成した。マスクは幅３μｍのストライプ状であり、ストライプの延在方向は<１１−２０>方向とした。また、開口の幅（短辺）は４μｍとした。 (Comparative Example 1)
A GaN layer was formed by the FIELO method.
Specifically, a GaN layer was obtained as follows.
A (0001) plane sapphire substrate was prepared as a base substrate. On this sapphire substrate, a 1.5 μm GaN film was formed.
Next, an SiO ₂ film was formed on the GaN film, and a mask having an opening was formed by photolithography and wet etching. The mask was in the form of a stripe having a width of 3 μm, and the extending direction of the stripe was the <11-20> direction. The width (short side) of the opening was 4 μm.

次に、以下のＨＶＰＥ法により、ファセット構造を成長させた。
具体的には、ＩＩＩ族原料にガリウム（Ｇａ）と塩化水素（ＨＣｌ）の反応生成物である塩化ガリウム（ＧａＣｌ）を使用し、Ｖ族原料にアンモニア（ＮＨ₃ ）ガスを使用した。
サファイア基板をハイドライド成長装置にセットし、水素雰囲気で成長温度１０４０℃に昇温した。成長温度が安定してから、ＨＣｌ流量を２００ｃｃ／毎分で供給し、ＮＨ₃流量２０００ｃｃ／毎分で５分供給することで、｛１−１０１｝面からなるＧａＮのファセット構造を成長させた。
さらに、エピタキシャル成長を続け、マスクの表面が一部露出した状態で成長を一旦止めた。そして、エッチャント（10％ＨＦ水溶液）により、マスクの除去を行った。
その後、再度、基板を、ハイドライドの成長装置にセットし、水素雰囲気で成長温度１０４０℃に昇温した。成長温度が安定してから、ＨＣｌ流量を１８０ｃｃ／毎分、ＮＨ₃流量１８００ｃｃ／毎分で３００分供給することでＧａＮ層のエピタキシャル成長を行った。ＧａＮ層の厚みは１１００μｍであった。
ＧａＮ層を形成したＨＶＰＥ装置中の温度を降温させて、サファイア基板を含むＧａＮ層を、常温まで冷却した。 Next, a facet structure was grown by the following HVPE method.
Specifically, gallium chloride (GaCl), which is a reaction product of gallium (Ga) and hydrogen chloride (HCl), was used as the group III material, and ammonia (NH ₃ ) gas was used as the group V material.
The sapphire substrate was set in a hydride growth apparatus and heated to a growth temperature of 1040 ° C. in a hydrogen atmosphere. After the growth temperature was stabilized, an HCl flow rate was supplied at 200 cc / min and an NH ₃ flow rate was supplied at 2000 cc / min for 5 minutes to grow a GaN facet structure consisting of {1-101} planes. .
Further, the epitaxial growth was continued, and the growth was temporarily stopped with a part of the mask surface exposed. Then, the mask was removed with an etchant (10% HF aqueous solution).
Thereafter, the substrate was set again in a hydride growth apparatus, and the temperature was raised to a growth temperature of 1040 ° C. in a hydrogen atmosphere. After the growth temperature was stabilized, the GaN layer was epitaxially grown by supplying an HCl flow rate of 180 cc / min and an NH ₃ flow rate of 1800 cc / min for 300 minutes. The thickness of the GaN layer was 1100 μm.
The temperature in the HVPE apparatus in which the GaN layer was formed was lowered, and the GaN layer including the sapphire substrate was cooled to room temperature.

（実施例１〜３、および比較例１の結果）
実施例１〜３では、ＨＶＰＥ装置での冷却中にＧａＮ層中で亀裂が生じ、サファイア基板と、ＧａＮ層とが分離された。
また、比較例１では、ＨＶＰＥ装置での冷却中にサファイア基板と、ＧａＮ層とが分離された。
表１に、実施例１〜３、および比較例１の転位密度と曲率半径の結果を示した。
転位密度は、カソードルミネッセンス（CL）法で単位観察面積当たりの暗点数を観察する方法で調べた。日立製作所製走査型電子顕微鏡S-3000Nに取り付けた堀場製作所製カソードルミネッセンス測定システムMP-10を使用し、電子線を照射したＧａＮ層から発せられる362nmの発光像から10μｍ四方に存在する暗点数を調べ、その暗点密度を転位密度（ｃｍ⁻²）とした。
また、曲率半径は、4軸X線回折装置（フィリップス製X'Pert MRD）を使用し測定した。GaN結晶のｃ面において中心と、中心から20mm離れた位置でチルト角（ｃ軸の傾き）の変化を計測し、曲率半径を算出した。 (Results of Examples 1 to 3 and Comparative Example 1)
In Examples 1 to 3, cracks occurred in the GaN layer during cooling in the HVPE apparatus, and the sapphire substrate and the GaN layer were separated.
In Comparative Example 1, the sapphire substrate and the GaN layer were separated during cooling in the HVPE apparatus.
Table 1 shows the results of dislocation density and radius of curvature of Examples 1 to 3 and Comparative Example 1.
The dislocation density was examined by a method of observing the number of dark spots per unit observation area by the cathodoluminescence (CL) method. Using the Horiba Cathode Luminescence Measurement System MP-10 attached to Hitachi's scanning electron microscope S-3000N, the number of dark spots existing in the 10μm square from the 362nm emission image emitted from the GaN layer irradiated with the electron beam The dark spot density was determined as the dislocation density (cm ⁻² ).
The radius of curvature was measured using a 4-axis X-ray diffractometer (Philips X'Pert MRD). The change in tilt angle (c-axis tilt) was measured at a position 20 mm away from the center on the c-plane of the GaN crystal, and the radius of curvature was calculated.

実施例１〜３で得られたＧａＮ層の転位密度は、７×１０^６ｃｍ^−２以下であり、曲率半径は８ｍ以上を示した。それに対し比較例１で得られたＧａＮ層の転位密度は１×１０^７ｃｍ^−２、曲率半径は２ｍであった。 The dislocation density of the GaN layers obtained in Examples 1 to 3 was 7 × 10 ⁶ cm ⁻² or less, and the radius of curvature was 8 m or more. In contrast, the dislocation density of the GaN layer obtained in Comparative Example 1 was 1 × 10 ⁷ cm ⁻² and the radius of curvature was 2 m.

（実施例４）
実施例１において、炭化チタンを炭化ジルコニウムに変更した。
その他は、実施例１と同じにした。
炭化ジルコニウム層の形成条件は、以下の通りである。
（炭化物層を形成する工程）
成膜方法：反応性スパッタリング
成膜温度：８００℃
圧力：０．４Ｐａ
スパッタガス：Ａｒガス
反応性ガス：ＣＨ_４
反応性ガス流量：１．９ｓｃｃｍ
ターゲット：Ｚｒ
膜厚：１２０ｎｍ Example 4
In Example 1, titanium carbide was changed to zirconium carbide.
Others were the same as Example 1.
The conditions for forming the zirconium carbide layer are as follows.
(Step of forming a carbide layer)
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Pressure: 0.4Pa
Sputtering gas: Ar gas reactive gas: CH ₄
Reactive gas flow rate: 1.9sccm
Target: Zr
Film thickness: 120nm

（実施例５）
実施例１において、炭化チタンを炭化ハフニウムに変更した。
その他は、実施例１と同じにした。
炭化ハフニウム層の形成条件は、以下の通りである。
（炭化物層を形成する工程）
成膜方法：反応性スパッタリング
成膜温度：８００℃
圧力：０．４Ｐａ
スパッタガス：Ａｒガス
反応性ガス：ＣＨ_４
反応性ガス流量：１．９ｓｃｃｍ
ターゲット：Ｈｆ
膜厚：１２０ｎｍ (Example 5)
In Example 1, titanium carbide was changed to hafnium carbide.
Others were the same as Example 1.
The conditions for forming the hafnium carbide layer are as follows.
(Step of forming a carbide layer)
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Pressure: 0.4Pa
Sputtering gas: Ar gas reactive gas: CH ₄
Reactive gas flow rate: 1.9sccm
Target: Hf
Film thickness: 120nm

（実施例６）
実施例１において、炭化チタンを炭化バナジウムに変更した。
その他は、実施例１と同じにした。
炭化バナジウム層の形成条件は、以下の通りである。
（炭化物層を形成する工程）
成膜方法：反応性スパッタリング
成膜温度：８００℃
圧力：０．４Ｐａ
スパッタガス：Ａｒガス
反応性ガス：ＣＨ_４
反応性ガス流量：１．９ｓｃｃｍ
ターゲット：Ｖ
膜厚：１２０ｎｍ (Example 6)
In Example 1, titanium carbide was changed to vanadium carbide.
Others were the same as Example 1.
The conditions for forming the vanadium carbide layer are as follows.
(Step of forming a carbide layer)
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Pressure: 0.4Pa
Sputtering gas: Ar gas reactive gas: CH ₄
Reactive gas flow rate: 1.9sccm
Target: V
Film thickness: 120nm

（実施例７）
実施例１において、炭化チタンを炭化タンタルに変更した。
その他は、実施例１と同じにした。
炭化タンタル層の形成条件は、以下の通りである。
（炭化物層を形成する工程）
成膜方法：反応性スパッタリング
成膜温度：８００℃
圧力：０．４Ｐａ
スパッタガス：Ａｒガス
反応性ガス：ＣＨ_４
反応性ガス流量：１．９ｓｃｃｍ
ターゲット：Ｔａ
膜厚：１２０ｎｍ (Example 7)
In Example 1, titanium carbide was changed to tantalum carbide.
Others were the same as Example 1.
The conditions for forming the tantalum carbide layer are as follows.
(Step of forming a carbide layer)
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Pressure: 0.4Pa
Sputtering gas: Ar gas reactive gas: CH ₄
Reactive gas flow rate: 1.9sccm
Target: Ta
Film thickness: 120nm

（実施例４〜７の結果）
実施例４〜７では、ＨＶＰＥ装置での冷却中にＧａＮ層中で亀裂が生じ、サファイア基板と、ＧａＮ層とが分離された。
表２に、実施例４〜７の転位密度と曲率半径の結果を実施例１を含めて示した。転位密度、曲率半径の測定方法は、前述したものと同じである。 (Results of Examples 4 to 7)
In Examples 4 to 7, cracks occurred in the GaN layer during cooling in the HVPE apparatus, and the sapphire substrate and the GaN layer were separated.
Table 2 shows the results of dislocation density and curvature radius of Examples 4 to 7, including Example 1. The method for measuring the dislocation density and the radius of curvature is the same as described above.

実施例４〜７、実施例１で得られたＧａＮ層の転位密度は、８×１０^６ｃｍ^−２以下であり、曲率半径は８ｍ以上を示した。 The dislocation density of the GaN layers obtained in Examples 4 to 7 and Example 1 was 8 × 10 ⁶ cm ⁻² or less, and the radius of curvature was 8 m or more.

（実施例８）
図４〜６に示した方法で、ＧａＮ層を得た。
下地基板としては、厚さ５５０μｍの３インチφのサファイア（Ａｌ_２Ｏ_３）基板１０を使用した。
次に、このサファイア基板１０上に炭化チタン層１１を形成した。
炭化チタン層１１の成膜条件は、以下のようにした。 (Example 8)
A GaN layer was obtained by the method shown in FIGS.
As the base substrate, a sapphire (Al ₂ O ₃ ) substrate 10 having a thickness of 550 μm and a diameter of 3 inches was used.
Next, a titanium carbide layer 11 was formed on the sapphire substrate 10.
The film forming conditions for the titanium carbide layer 11 were as follows.

（炭化物層を形成する工程）
成膜方法：反応性スパッタリング
成膜温度：８００℃
圧力：０．４Ｐａ
スパッタガス：Ａｒガス
反応性ガス：ＣＨ_４
反応性ガス流量：１．９ｓｃｃｍ
ターゲット：Ｔｉ
膜厚：１２０ｎｍ (Step of forming a carbide layer)
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Pressure: 0.4Pa
Sputtering gas: Ar gas reactive gas: CH ₄
Reactive gas flow rate: 1.9sccm
Target: Ti
Film thickness: 120nm

（ＧａＮ層１２１を形成する工程）
（第一のＧａＮ層）
第一のＧａＮ層は、ＧａＮバッファ層（３次元成長）、３次元成長初期層および３次元成長制御層とから構成した。
（ＧａＮバッファ層）
成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：９７０℃
成膜ガス：ＧａＣｌガス１８０ｃｃ／min、ＮＨ_３ガス３３００ｃｃ／min（Ｖ／ＩＩＩ比＝１０）
厚み：５μｍ
（3次元初期層）
成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０４０℃
成膜ガス：ＧａＣｌガス８０ｃｃ／min、ＮＨ_３ガス２４００ｃｃ／min（Ｖ／ＩＩＩ比＝１０）
厚み：１０μｍ
３次元初期層は、ファセットを形成しながら、３次元成長した。
（3次元成長制御層）
成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０４０℃
成膜ガス：ＧａＣｌガス１８０ｃｃ／min、ＮＨ_３ガス１８００ｃｃ／min（Ｖ／ＩＩＩ比＝１０）
厚み：２５０μｍ
この３時点成長抑制層は、３次元成長を止めるために設けられた層であり、結晶の成長は、３次元成長から２次元成長に移行した。 (Step of forming the GaN layer 121)
(First GaN layer)
The first GaN layer was composed of a GaN buffer layer (three-dimensional growth), a three-dimensional growth initial layer, and a three-dimensional growth control layer.
(GaN buffer layer)
Film formation method: HVPE (hydride vapor phase epitaxy) film formation temperature: 970 ° C.
Deposition gas: GaCl gas 180 cc / min, NH ₃ gas 3300 cc / min (V / III ratio = 10)
Thickness: 5μm
(3D initial layer)
Film formation method: HVPE (hydride vapor phase epitaxy) film formation temperature: 1040 ° C.
Deposition gas: GaCl gas 80 cc / min, NH ₃ gas 2400 cc / min (V / III ratio = 10)
Thickness: 10 μm
The three-dimensional initial layer grew three-dimensionally while forming facets.
(3D growth control layer)
Film formation method: HVPE (hydride vapor phase epitaxy) film formation temperature: 1040 ° C.
Deposition gas: GaCl gas 180 cc / min, NH ₃ gas 1800 cc / min (V / III ratio = 10)
Thickness: 250 μm
The three-point growth suppression layer is a layer provided to stop the three-dimensional growth, and the crystal growth has shifted from the three-dimensional growth to the two-dimensional growth.

（第二のＧａＮ層１２２）
第二のＧａＮ層は、２次元成長により成長させたものであり、３次元成長を抑制し、平坦な成長（基板水平方向に沿った成長が優先的に行われる成長）となるような条件で成長を実施した。第一のＧａＮ層のピット密度は３２個／ｃｍ^２であったのに対し、第二のＧａＮ層では２個／ｃｍ^２まで減少した。ピット密度は顕微鏡により測定した。
成膜方法：ＨＶＰＥ（ｈｙｄｒｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法
成膜温度：１０４０℃
成膜ガス：ＧａＣｌガス１８０ｃｃ／min、ＮＨ_３ガス１８００ｃｃ／min（Ｖ／ＩＩＩ比＝１０）
ドーピング：Ｓｉドープ（含有量３０００ｐｐｍのジクロロシラン（Ｓｉ_２Ｈ_２Ｃｌ_２）３ｃｃ／minにＨＣｌ３ｃｃ／minを混合し、ＨＶＰＥ装置に導入した。）
厚み：１１００μｍ (Second GaN layer 122)
The second GaN layer is grown by two-dimensional growth, under the condition that the three-dimensional growth is suppressed and flat growth (growth in which the growth along the horizontal direction of the substrate is preferentially performed) is performed. Implemented growth. The pit density of the first GaN layer was 32 pieces / cm ² , whereas it decreased to 2 pieces / cm ² in the second GaN layer. The pit density was measured with a microscope.
Film formation method: HVPE (hydride vapor phase epitaxy) film formation temperature: 1040 ° C.
Deposition gas: GaCl gas 180 cc / min, NH ₃ gas 1800 cc / min (V / III ratio = 10)
Doping: Si-doped (dichlorosilane content _{_{_{3000ppm (Si 2 H 2 Cl 2}}} ) were mixed HCl3cc / min to 3 cc / min, was introduced into the HVPE apparatus.)
Thickness: 1100μm

（実施例９）
実施例８において、炭化物層上にＴｉＣ分散Ｃ膜を形成した。その他は、実施例８と同じにした。なお、第一のＧａＮ層のピット密度は５０個／ｃｍ^２であったのに対し、第二のＧａＮ層では９個／ｃｍ^２まで減少した。ピット密度は顕微鏡より測定した。 Example 9
In Example 8, a TiC-dispersed C film was formed on the carbide layer. Others were the same as in Example 8. The pit density of the first GaN layer was 50 / cm ² , whereas it decreased to 9 / cm ² in the second GaN layer. The pit density was measured with a microscope.

（炭化物層）
成膜方法：反応性スパッタリング
成膜温度：８００℃
圧力：０．４Ｐａ
スパッタガス：Ａｒガス
反応性ガス：ＣＨ_４
反応性ガス流量：１．９ｓｃｃｍ
ターゲット：Ｔｉ
膜厚：１２０ｎｍ
膜質：ＴｉＣ (Carbide layer)
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Pressure: 0.4Pa
Sputtering gas: Ar gas reactive gas: CH ₄
Reactive gas flow rate: 1.9sccm
Target: Ti
Film thickness: 120nm
Film quality: TiC

（ＴｉＣ含有Ｃ膜）
成膜方法：反応性スパッタリング
成膜温度：８００℃
圧力：０．４Ｐａ
スパッタガス：Ａｒガス
反応性ガス：ＣＨ_４
反応性ガス流量：７．４ｓｃｃｍ
ターゲット：Ｔｉ
膜厚：２０ｎｍ
膜質：ＴｉＣ分散Ｃ膜 (TiC-containing C film)
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Pressure: 0.4Pa
Sputtering gas: Ar gas reactive gas: CH ₄
Reactive gas flow rate: 7.4 sccm
Target: Ti
Film thickness: 20nm
Film quality: TiC-dispersed C film

（実施例８〜９の結果）
実施例８〜９では、ＨＶＰＥ装置での冷却中にＧａＮ層中で亀裂が生じ、サファイア基板と、ＧａＮ層とが分離された。
表３に、実施例８〜９の転位密度と曲率半径の結果を示した。転位密度、曲率半径の測定方法は、前述したものと同じである。 (Results of Examples 8 to 9)
In Examples 8 to 9, cracks occurred in the GaN layer during cooling with the HVPE apparatus, and the sapphire substrate and the GaN layer were separated.
Table 3 shows the results of dislocation density and radius of curvature of Examples 8 to 9. The method for measuring the dislocation density and the radius of curvature is the same as described above.

実施例８〜９で得られたＧａＮ層の転位密度は、５×１０^６ｃｍ^−２以下であり、曲率半径は１０ｍ以上を示した。
図７は、実施例９で剥離したＧａＮ層とＧａＮ層が残留したサファイア基板の写真である。サファイア基板に残留したＧａＮ層はＴｉＣ層の色調を受け、黒色を示している。
図８は、実施例９の剥離したＧａＮ層とサファイア基板側に残留したＧａＮ層の断面の蛍光顕微鏡写真である。サファイア基板側に残留したＧａＮ層は暗領域で示されるようにピット形成による３次元成長で占められており、剥離したＧａＮ層は暗領域の末端部を含む状態で亀裂が入り、剥離に至ったと判断される。 The dislocation density of the GaN layers obtained in Examples 8 to 9 was 5 × 10 ⁶ cm ⁻² or less, and the radius of curvature was 10 m or more.
FIG. 7 is a photograph of the GaN layer peeled in Example 9 and the sapphire substrate on which the GaN layer remains. The GaN layer remaining on the sapphire substrate receives the color tone of the TiC layer and is black.
FIG. 8 is a fluorescence micrograph of a cross section of the peeled GaN layer of Example 9 and the GaN layer remaining on the sapphire substrate side. The GaN layer remaining on the sapphire substrate side is occupied by three-dimensional growth by pit formation as shown in the dark region, and the peeled GaN layer cracked in a state including the end portion of the dark region, leading to peeling. To be judged.

表４は、図８に示されるサファイア基板側に残留したＧａＮ層の暗領域（３次元成長部分）と剥離したＧａＮ層の明領域（平坦成長（２次元成長）部分）のＳｉおよびＯのＳＩＭＳ分析結果を示す。ＳＩＭＳ分析は、所定の部分の深さ３μｍで測定した。 Table 4 shows SIMS of Si and O in the dark region (three-dimensional growth portion) of the GaN layer remaining on the sapphire substrate side and the bright region (flat growth (two-dimensional growth) portion) of the separated GaN layer shown in FIG. The analysis results are shown. The SIMS analysis was performed at a predetermined part depth of 3 μm.

剥離したＧａＮ層は、ＯおよびＳｉがバックグランドレベルでそれぞれ1×10¹⁶ｃｍ^―3および1×10¹⁷ｃｍ^―3であったのに対し、サファイア基板側に残留したＧａＮ層では、Ｏが4×10¹⁸ｃｍ^―3のように高濃度で検出された。Ｏは、ＨＶＰＥ装置内部の石英構造部材や原料ガス中に含まれる酸素が発生源であると考えられる。
また、第一のＧａＮ層中のピット密度は、第二のＧａＮ層中のピット密度よりも高い。 In the peeled GaN layer, O and Si were 1 × 10 ¹⁶ cm ⁻³ and 1 × 10 ¹⁷ cm ⁻³ at the background level, respectively, whereas in the GaN layer remaining on the sapphire substrate side, O was 4 It was detected at a high concentration such as × 10 ¹⁸ cm ⁻³ . O is considered to be generated from oxygen contained in the quartz structural member and the raw material gas inside the HVPE apparatus.
The pit density in the first GaN layer is higher than the pit density in the second GaN layer.

表５には、実施例９のサファイア基板側に残留したＧａＮ層と剥離したＧａＮ層の弾性率及びダイナミック硬さを示した。
また、サファイア基板側に残留したＧａＮ層の弾性率およびダイナミック硬さは、図８の暗領域で示される３次元成長部分を測定した値である。剥離したＧａＮ層の弾性率およびダイナミック硬さは、図８の明領域で示される平坦成長部分を測定した値である。
弾性率及びダイナミック硬さは、島津製作所製ダイナミック微小硬度計（DUH−W201）を使用し、115°三角錐の圧子を用いて一定の試験力P（mＮ）による負荷−除荷試験から求めた。ダイナミック硬さ（DH）はDH=α・P／D²で与えられ、また弾性率（ヤング率E）はE＝σ／εで求められる。αは圧子固有の係数で3.8584、Dは圧子の押し込み深さ（μm）、σは単位面積当りの力（Pa）、εは長さの変化の割合を指す。試験条件は、試験力250mＮ、負荷速度71mＮ／秒、負荷保持時間2秒とした。 Table 5 shows the elastic modulus and dynamic hardness of the GaN layer remaining on the sapphire substrate side of Example 9 and the separated GaN layer.
Further, the elastic modulus and dynamic hardness of the GaN layer remaining on the sapphire substrate side are values obtained by measuring a three-dimensionally grown portion shown in the dark region of FIG. The elastic modulus and dynamic hardness of the peeled GaN layer are values obtained by measuring the flat growth portion shown in the bright region of FIG.
The elastic modulus and dynamic hardness were obtained from a load-unloading test with a constant test force P (mN) using a 115 ° triangular pyramid indenter using a Shimadzu dynamic micro hardness tester (DUH-W201). . The dynamic hardness (DH) is given by DH = α · P / D ² , and the elastic modulus (Young's modulus E) is obtained by E = σ / ε. α is a coefficient unique to the indenter, 3.8584, D is the indentation depth (μm), σ is the force per unit area (Pa), and ε is the rate of change in length. The test conditions were a test force of 250 mN, a load speed of 71 mN / second, and a load holding time of 2 seconds.

サファイア基板側に残留したＧａＮ層は、剥離したＧａＮ層に比べて弾性率が１／１０以下に低下し、ダイナミック硬さは１．６倍増加した。表４からも明らかなようにサファイア基板側に残留したＧａＮ層では、３次元成長部分に不純物としてＯがドーピングされたことによって弾性率およびダイナミック硬さが変化し、これら物理的性質の相違がＧａＮ層内で水平方向への亀裂を誘発し、良好な剥離に至ったと推測される。 The elastic modulus of the GaN layer remaining on the sapphire substrate side decreased to 1/10 or less and the dynamic hardness increased 1.6 times compared to the peeled GaN layer. As apparent from Table 4, in the GaN layer remaining on the sapphire substrate side, the elastic modulus and dynamic hardness are changed by doping O as an impurity in the three-dimensionally grown portion. It is presumed that a crack in the horizontal direction was induced in the layer, leading to good peeling.

（実施例１０）
実施例９において、炭化物層の膜厚を２０ｎｍとした。
その他は、実施例９と同じである。 (Example 10)
In Example 9, the thickness of the carbide layer was 20 nm.
Others are the same as in the ninth embodiment.

（実施例１１）
実施例９において、炭化物層の膜厚を４０ｎｍとした。
その他は、実施例９と同じにした。 (Example 11)
In Example 9, the thickness of the carbide layer was 40 nm.
Others were the same as Example 9.

（実施例１２）
実施例９において、炭化物層の膜厚を６０ｎｍとした。
その他は、実施例９と同じにした。 Example 12
In Example 9, the thickness of the carbide layer was 60 nm.
Others were the same as Example 9.

（実施例１３）
実施例９において、炭化物層の膜厚を１００ｎｍとした。
その他は、実施例９と同じにした。 (Example 13)
In Example 9, the thickness of the carbide layer was 100 nm.
Others were the same as Example 9.

（実施例１４）
実施例９において、炭化物層の膜厚を１５０ｎｍとした。
その他は、実施例９と同じにした。 (Example 14)
In Example 9, the thickness of the carbide layer was 150 nm.
Others were the same as Example 9.

（実施例１５）
実施例９において、炭化物層の膜厚を２００ｎｍとした。
その他は、実施例９と同じにした。 (Example 15)
In Example 9, the thickness of the carbide layer was 200 nm.
Others were the same as Example 9.

（実施例１６）
実施例９において、炭化物層の膜厚を３００ｎｍとした。
その他は、実施例９と同じにした。 (Example 16)
In Example 9, the thickness of the carbide layer was 300 nm.
Others were the same as Example 9.

（実施例１７）
実施例９において、炭化物層の膜厚を５００ｎｍとした。
その他は、実施例９と同じにした。 (Example 17)
In Example 9, the thickness of the carbide layer was 500 nm.
Others were the same as Example 9.

（実施例１８）
実施例９において、炭化物層の膜厚を１０ｎｍとした。
その他は、実施例９と同じにした。 (Example 18)
In Example 9, the thickness of the carbide layer was 10 nm.
Others were the same as Example 9.

（実施例１０〜１８の結果）
実施例１０〜１８では、ＨＶＰＥ装置での冷却中にＧａＮ層中で亀裂が生じ、サファイア基板と、ＧａＮ層とが分離された。
図９に、実施例９〜１８にかかるＴｉＣ層膜厚とＧａＮ層の転位密度の関係を示した。転位密度の測定方法は、前述したとおりである。実施例９〜１７のＧａＮ層の転位密度は４×１０^６ｃｍ^−２以下であるのに対し、実施例１８では１．７×１０^７ｃｍ^−２であった。ただし、曲率半径は、比較例１よりも大きいものとなった。 (Results of Examples 10 to 18)
In Examples 10 to 18, cracks occurred in the GaN layer during cooling in the HVPE apparatus, and the sapphire substrate and the GaN layer were separated.
FIG. 9 shows the relationship between the thickness of the TiC layer according to Examples 9 to 18 and the dislocation density of the GaN layer. The method for measuring the dislocation density is as described above. The dislocation density of the GaN layers in Examples 9 to 17 was 4 × 10 ⁶ cm ⁻² or less, whereas in Example 18, it was 1.7 × 10 ⁷ cm ⁻² . However, the radius of curvature was larger than that of Comparative Example 1.

（実施例１９）
実施例９において、ＧａＮ層膜厚を１００〜１５００μｍの範囲で任意に設定し、ＧａＮ層を成長した。
その他は、実施例９と同じにした。 (Example 19)
In Example 9, the GaN layer thickness was arbitrarily set in the range of 100 to 1500 μm, and the GaN layer was grown.
Others were the same as Example 9.

（比較例２）
比較例１において、ＧａＮ層膜厚を１００〜３０００μｍの範囲で任意に設定し、ＧａＮ層を成長した。
その他は、比較例１と同じにした。 (Comparative Example 2)
In Comparative Example 1, the GaN layer thickness was arbitrarily set in the range of 100 to 3000 μm, and the GaN layer was grown.
Others were the same as those in Comparative Example 1.

（実施例１９、および比較例２の結果）
実施例１９ではＧａＮ層膜厚が９５０μｍ以上の場合に、ＨＶＰＥ装置での冷却中にＧａＮ層中で外部から力を加えることなく亀裂が生じ、サファイア基板とＧａＮ層とが分離された。一方で比較例２ではＧａＮ層膜厚が７００μｍ以上の場合に、ＨＶＰＥ装置での冷却中にＧａＮ層中で亀裂が生じ、サファイア基板とＧａＮ層が分離されたが、クラックが入った。
図１０には、実施例１９にかかるＧａＮ層膜厚と転位密度の関係を比較例２の場合と比較し示した。転位密度の測定方法は、前述したとおりである。実施例１９におけるＧａＮ層膜厚が２６５μｍ以下では、第一のＧａＮ層のみであるためピットが多数存在したので、ピット間の平坦領域で評価した。実施例１９では、ＧａＮ層膜厚が薄い段階で、転位密度は低減し、ＧａＮ層膜厚の増加に対し転位密度の変化が小さいことがわかる。 (Results of Example 19 and Comparative Example 2)
In Example 19, when the film thickness of the GaN layer was 950 μm or more, cracks occurred in the GaN layer without applying external force during cooling in the HVPE apparatus, and the sapphire substrate and the GaN layer were separated. On the other hand, in Comparative Example 2, when the GaN layer film thickness was 700 μm or more, cracks occurred in the GaN layer during cooling with the HVPE apparatus, and the sapphire substrate and the GaN layer were separated, but cracks occurred.
FIG. 10 shows the relationship between the GaN layer thickness and the dislocation density according to Example 19 in comparison with the case of Comparative Example 2. The method for measuring the dislocation density is as described above. When the film thickness of the GaN layer in Example 19 was 265 μm or less, since it was only the first GaN layer, a large number of pits existed. In Example 19, it can be seen that the dislocation density decreases when the GaN layer film thickness is thin, and the change in the dislocation density is small as the GaN layer film thickness increases.

１０下地基板（サファイア基板）
１１炭化チタン層（炭化物層）
１１１第一の炭化チタン層
１１２第二の炭化チタン層（ＴｉＣ分散Ｃ膜）
１２ＧａＮ層（III族窒化物半導体層）
１２’ＧａＮ層（III族窒化物半導体層）
１２１第一のＧａＮ層
１２２第二のＧａＮ層
１２３第三のＧａＮ層
１２４第四のＧａＮ層 10 Ground substrate (sapphire substrate)
11 Titanium carbide layer (carbide layer)
111 First titanium carbide layer 112 Second titanium carbide layer (TiC-dispersed C film)
12 GaN layer (Group III nitride semiconductor layer)
12'GaN layer (Group III nitride semiconductor layer)
121 First GaN layer 122 Second GaN layer 123 Third GaN layer 124 Fourth GaN layer

Claims

下地基板上に、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成する工程と、
前記炭化物層の上部にIII族窒化物半導体層を成長させる工程と、
前記炭化物層の前記III族窒化物半導体層側の表面よりも上方の領域であり、前記III族窒化物半導体層中で亀裂を生じさせて、前記下地基板を除去し、前記III族窒化物半導体層を得る工程とを含むIII族窒化物半導体層の製造方法。 Forming a carbide layer selected from titanium carbide, zirconium carbide, hafnium carbide, vanadium carbide or tantalum carbide on a base substrate;
Growing a group III nitride semiconductor layer on the carbide layer;
A region above the surface of the group III nitride semiconductor layer of the carbide layer, causing cracks in the group III nitride semiconductor layer, removing the base substrate, and removing the group III nitride semiconductor And a method for producing a group III nitride semiconductor layer.

請求項１に記載のIII族窒化物半導体層の製造方法において、
III族窒化物半導体層を成長させる前記工程では、
III族窒化物半導体層中に、前記III族窒化物半導体層中で亀裂を生じさせるための亀裂促進層を形成するIII族窒化物半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 1,
In the step of growing the group III nitride semiconductor layer,
A method for producing a group III nitride semiconductor layer, wherein a crack promoting layer for forming a crack in the group III nitride semiconductor layer is formed in the group III nitride semiconductor layer.

請求項２に記載のIII族窒化物半導体層の製造方法において、
前記炭化物層の上部にIII族窒化物半導体層を成長させる前記工程では、
前記亀裂促進層となり、不純物を含む第一のIII族窒化物半導体層を形成する工程と、
前記第一のIII族窒化物半導体層上に前記第一のIII族窒化物半導体層とは、不純物濃度が異なる第二のIII族窒化物半導体層を形成する工程とを含むIII族窒化物半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 2,
In the step of growing a group III nitride semiconductor layer on the carbide layer,
Forming the first group III nitride semiconductor layer containing the impurity and the crack promoting layer;
Forming a second group III nitride semiconductor layer having a different impurity concentration from the first group III nitride semiconductor layer on the first group III nitride semiconductor layer; Layer manufacturing method.

請求項３に記載のIII族窒化物半導体層の製造方法において、
前記炭化物層の上部にIII族窒化物半導体層を成長させる前記工程は、
不純物がドーピングされていない第一アンドープIII族窒化物半導体層を形成する工程と、
この第一アンドープIII族窒化物半導体層上に不純物をドープしたIII族窒化物半導体層を前記第一のIII族窒化物半導体層として形成する工程と、
不純物をドープした前記III族窒化物半導体層上に、不純物がドーピングされていない第二アンドープIII族窒化物半導体層を前記第二のIII族窒化物半導体層として形成する工程とを含むIII族窒化物半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 3,
The step of growing a group III nitride semiconductor layer on the carbide layer includes:
Forming a first undoped group III nitride semiconductor layer that is not doped with impurities;
Forming a group III nitride semiconductor layer doped with impurities on the first undoped group III nitride semiconductor layer as the first group III nitride semiconductor layer;
Forming a second undoped group III nitride semiconductor layer, which is not doped with impurities, as the second group III nitride semiconductor layer on the group III nitride semiconductor layer doped with impurities. Method for manufacturing a semiconductor layer.

請求項３に記載のIII族窒化物半導体層の製造方法において、
第一のIII族窒化物半導体層を形成する前記工程は、
ピットを形成しながら、３次元成長によりIII族窒化物半導体層を形成する工程を含み、
第二のIII族窒化物半導体層を形成する前記工程では、前記第一のIII族窒化物半導体層よりもピット密度が低い、第二のIII族窒化物半導体層を２次元成長により形成するIII族窒化物半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 3,
The step of forming the first group III nitride semiconductor layer includes:
Forming a group III nitride semiconductor layer by three-dimensional growth while forming pits,
In the step of forming the second group III nitride semiconductor layer, the second group III nitride semiconductor layer having a pit density lower than that of the first group III nitride semiconductor layer is formed by two-dimensional growth III. A method for manufacturing a group nitride semiconductor layer.

請求項３乃至５のいずれかに記載のIII族窒化物半導体層の製造方法において、
前記不純物は、ＳｉまたはＯであるIII族窒化物半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to any one of claims 3 to 5,
The method for producing a group III nitride semiconductor layer, wherein the impurity is Si or O.

請求項１乃至６のいずれかに記載のIII族窒化物半導体層の製造方法において、
前記下地基板上に、開口部からIII族窒化物半導体層を成長させるためのマスクを形成する工程を含まないIII族窒化物半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to any one of claims 1 to 6,
A method of manufacturing a group III nitride semiconductor layer that does not include a step of forming a mask for growing a group III nitride semiconductor layer from an opening on the base substrate.

請求項１乃至７のいずれかに記載のIII族窒化物半導体層の製造方法において、
前記炭化物層は、炭化チタンの層であるIII族窒化物半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to any one of claims 1 to 7,
The method for manufacturing a group III nitride semiconductor layer, wherein the carbide layer is a titanium carbide layer.

請求項１乃至８のいずれかに記載のIII族窒化物半導体層の製造方法において、
前記炭化物層の厚みは、２０ｎｍ以上、５００ｎｍ以下であるIII族窒化物半導体層の
製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to any one of claims 1 to 8,
The thickness of the said carbide layer is a manufacturing method of the group III nitride semiconductor layer which is 20 nm or more and 500 nm or less.