JP2010217128A - Impulse generator - Google Patents
Impulse generator Download PDFInfo
- Publication number
- JP2010217128A JP2010217128A JP2009067209A JP2009067209A JP2010217128A JP 2010217128 A JP2010217128 A JP 2010217128A JP 2009067209 A JP2009067209 A JP 2009067209A JP 2009067209 A JP2009067209 A JP 2009067209A JP 2010217128 A JP2010217128 A JP 2010217128A
- Authority
- JP
- Japan
- Prior art keywords
- impulse
- serializer
- differential signal
- digital pattern
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
Description
本発明は、高い時間分解能と高い出力電圧のインパルスを生成するインパルス生成装置に関するものである。 The present invention relates to an impulse generator that generates impulses with high time resolution and high output voltage.
従来より、PLD(Programmable Logic Device) などの高速入出力部(高速インターフェイス)の出力を用いてパルス幅の短いインパルスを生成し、このインパルスでミキサを駆動させるパルスレーダが知られており、例えば特許文献1に開示されているものがある。特許文献1では、図8に示すように、パルス生成部901でインパルスを生成し、このインパルスがミキサ904に入力される。スイッチ903は、インパルスのパルス幅より若干長い時間だけ閉じられ、これにより発振器902で発振された搬送波を切り取って出力している。スイッチ903の出力は、ミキサ904で上記のインパルスとミキシングされ、送信アンテナ905から送信信号として送出される構成となっている。
Conventionally, there has been known a pulse radar that generates an impulse with a short pulse width by using an output of a high-speed input / output unit (high-speed interface) such as a PLD (Programmable Logic Device), and drives a mixer with this impulse. Some are disclosed in Document 1. In Patent Document 1, as shown in FIG. 8, an impulse is generated by a
また、ミキサに代えてスイッチを用いて送信パルスを生成するパルスレーダも従来より知られており、例えば特許文献2に開示されているものがある。特許文献2に記載のパルスレーダの構成を図9に示す。同図に示すパルスレーダでは、パルス源911で生成されたパルスが、送信ゲート912を通過してパルスモジュレータ913aに入力される。また、マイクロ波源914で生成されたマイクロ波またはミリ波が、搬送波としてパルスモジュレータ913aに入力される。パルスモジュレータ913aでは、送信ゲート912から入力されたパルスがマイクロ波源914から入力された搬送波でアップコンバートされ、送信アンテナ915から空間に送出される。ここでは、パルスモジュレータ913aとしてスイッチが用いられている例が記載されており、スイッチを駆動するために高電圧のインパルスが必要となっている。このような高電圧のインパルスの生成には、SRD(Step Recovery Diode)などが用いられる。
In addition, a pulse radar that generates a transmission pulse using a switch instead of a mixer has been conventionally known. For example, there is one disclosed in
しかし、特許文献1に記載の送信回路では、送信パルスをミキサを用いて生成しているため、通過電力損失が大きく効率が悪いといった問題がある。また、ミキサを用いた場合は、搬送波を入力するLO側のポートと送信信号を出力するRF側のポートとの間で高いアイソレーションを実現するのが困難なため、LO側からRF側へのキャリアリークが問題となっていた。このような点からも、ミキサに代えてスイッチを用いる方式が強く望まれていた。 However, since the transmission circuit described in Patent Document 1 generates transmission pulses using a mixer, there is a problem that the passing power loss is large and the efficiency is low. In addition, when a mixer is used, it is difficult to achieve high isolation between the LO-side port that inputs a carrier wave and the RF-side port that outputs a transmission signal. Carrier leak was a problem. From this point of view, a method using a switch instead of a mixer has been strongly desired.
スイッチを用いて送信信号を生成する特許文献2に記載の構成では、スイッチ(パルスモジュレータ)を駆動するのにSRDといったアナログ素子を用いているが、タイミング調整をより正確に行う必要がある場合には、このようなアナログ素子は不向きである。そこで、タイミング調整の精度を高めるために、PLDなどを用いてデジタル処理を行うのが好ましく、その高速入出力部を利用してインパルスを生成するのが望ましい。しかしながら、このようなデジタル処理により生成されるインパルスは、差動信号のLVDS(Low Voltage Differential Signaling)などで出力され、その振幅が500mV程度と小さい。そのため、このインパルスを用いてスイッチを駆動させるためには、電力増幅器などを用いて振幅を2V〜3V程度に増幅させる必要があるという問題があった。
In the configuration described in
本発明は、上記課題に鑑みてなされたものであり、ps(ピコ秒)オーダーの時間分解能を有し、かつスイッチ駆動が可能な電圧のインパルスを生成するインパルス生成装置を提供することを目的とする。 The present invention has been made in view of the above problems, and has an object to provide an impulse generator that generates a voltage impulse having a time resolution of the order of ps (picoseconds) and capable of being driven by a switch. To do.
上記課題を解決するため、本発明のインパルス生成装置の第1の態様は、所定ビット数のパラレルデータからなるデジタルパターンを生成するデジタルパターン生成部と、前記デジタルパターン生成部から入力した前記デジタルパターンをシリアルデータに変換して差動信号を出力するシリアライザと、前記シリアライザから前記差動信号を入力して”0”または”1”からなるシングルエンドのデータストリームに変換する差動信号受信部と、前記差動信号受信部から入力した前記データストリームと固定データ”0”とを切り替えて通過させるスイッチと、前記スイッチの切り替えを制御する制御部と、前記スイッチから入力したデータが”1”のときに2V以上の尖頭電圧を有するインパルスを出力する出力部と、を備えることを特徴とする。 In order to solve the above problems, a first aspect of an impulse generator of the present invention includes a digital pattern generator that generates a digital pattern composed of parallel data of a predetermined number of bits, and the digital pattern that is input from the digital pattern generator. A serializer that converts the data into serial data and outputs a differential signal; and a differential signal receiver that inputs the differential signal from the serializer and converts it into a single-ended data stream consisting of “0” or “1”; , A switch for switching and passing the data stream input from the differential signal receiving unit and the fixed data “0”, a control unit for controlling switching of the switch, and a data input from the switch being “1” An output unit that outputs an impulse having a peak voltage of 2 V or more sometimes. To.
本発明のインパルス生成装置の第1の態様によれば、シリアライザからps(ピコ秒)オーダーの時間分解能を有する作動信号を出力させ、差動信号の持つパルス幅1nsやパルス繰り返し周期1μsといった時間情報は保持したまま、出力部から2V以上の尖頭電圧を有するインパルスを出力することが可能となる。 According to the first aspect of the impulse generator of the present invention, an operation signal having a time resolution on the order of ps (picoseconds) is output from the serializer, and time information such as a pulse width of 1 ns and a pulse repetition period of 1 μs that the differential signal has. It is possible to output an impulse having a peak voltage of 2 V or more from the output unit while maintaining the voltage.
本発明のインパルス生成装置の他の態様は、前記制御部は、前記シリアライザの電源投入直後、リセット後またはパワーダウン後の所定時間に、前記スイッチを前記固定データ”0”側に切り替えることを特徴とする。これにより、シリアライザの電源投入直後の所定時間、あるいはリセット後の所定時間に不要な信号が発生して出力部から出力されるのを防止することができる。 In another aspect of the impulse generating device of the present invention, the control unit switches the switch to the fixed data “0” side immediately after power-on of the serializer, after a reset or after a power-down, for a predetermined time. And Thereby, it is possible to prevent an unnecessary signal from being generated and output from the output unit at a predetermined time immediately after the serializer is powered on or at a predetermined time after reset.
本発明のインパルス生成装置の他の態様は、前記シリアライザは、1Gbps以上の転送速度で前記差動信号を出力する。これにより、パルス幅1ns程度のパルスを生成することが可能となる。 In another aspect of the impulse generator of the present invention, the serializer outputs the differential signal at a transfer rate of 1 Gbps or more. This makes it possible to generate a pulse with a pulse width of about 1 ns.
本発明のインパルス生成装置の他の態様は、前記デジタルパターン生成部は、前記パラレルデータの”1”のビットを連続して並べる個数によって前記インパルスのパルス幅を調整可能であることを特徴とする。この態様によれば、インパルスのパルス幅を、パラレルデータの”1”のビット数を変更するだけで容易に変更できる。 In another aspect of the impulse generator of the present invention, the digital pattern generator can adjust the pulse width of the impulse according to the number of consecutively arranged “1” bits of the parallel data. . According to this aspect, the pulse width of the impulse can be easily changed simply by changing the number of “1” bits of the parallel data.
本発明のインパルス生成装置の他の態様は、前記デジタルパターン生成部は、前記パラレルデータを所定個数連続的に出力して1つの前記デジタルパターンを形成し、これを繰り返し作成して前記シリアライザに出力していることを特徴とする。この態様によれば、デジタルパターンを構成するパラレルデータの個数を変更するだけでパルス繰り返し周期を容易に変更することができる。 In another aspect of the impulse generating apparatus of the present invention, the digital pattern generating unit continuously outputs a predetermined number of the parallel data to form one digital pattern, and repeatedly generates and outputs the digital pattern to the serializer. It is characterized by that. According to this aspect, it is possible to easily change the pulse repetition period simply by changing the number of parallel data constituting the digital pattern.
本発明のインパルス生成装置の他の態様は、前記デジタルパターン生成部と、前記シリアライザと、前記差動信号受信部と、前記スイッチと、前記制御部と、前記出力部とが、PLD(Programmable Logic Device)を用いて構成されていることを特徴とする。PLDを用いることで、簡単な構成でかつ低価格なインパルス生成装置を提供することができる。 In another aspect of the impulse generating device of the present invention, the digital pattern generating unit, the serializer, the differential signal receiving unit, the switch, the control unit, and the output unit include a PLD (Programmable Logic). Device). By using the PLD, it is possible to provide an impulse generator with a simple configuration and a low price.
本発明のインパルス生成装置の他の態様は、前記シリアライザは、前記PLDに備えられたパラレル・シリアル変換トランシーバを用いて構成されていることを特徴とする。 In another aspect of the impulse generator of the present invention, the serializer is configured using a parallel-serial conversion transceiver provided in the PLD.
本発明によれば、ps(ピコ秒)オーダーの時間分解能を有し、かつスイッチ駆動が可能な電圧のインパルスを生成するインパルス生成装置を提供することが可能となる。
ことができる。
ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the impulse generator which produces | generates the impulse of the voltage which has a time resolution of ps (picosecond) order, and can drive a switch.
be able to.
本発明の好ましい実施の形態におけるインパルス生成装置について、図面を参照して詳細に説明する。同一機能を有する各構成部については、図示及び説明簡略化のため、同一符号を付して示す。以下では、本発明のインパルス生成装置をPLD(Programmable Logic Device)を用いて構成した実施形態について説明するが、本発明のインパルス生成装置は、PLDに限定されず、同等の機能を有するデバイスを用いて構成することが可能である。 An impulse generator according to a preferred embodiment of the present invention will be described in detail with reference to the drawings. Each component having the same function is denoted by the same reference numeral for simplification of illustration and description. Below, although the embodiment which constituted the impulse generator of the present invention using PLD (Programmable Logic Device) is described, the impulse generator of the present invention is not limited to PLD, and uses the device which has an equivalent function. Can be configured.
本発明の実施の形態に係るインパルス生成装置の構成を、図1を用いて説明する。図1は、本実施形態のインパルス生成装置100の構成を示すブロック図である。
インパルス生成装置100は、PLD101を用いて構成されており、所定のデジタルパターンを生成するデジタルパターン生成部110がシリアライザ120に接続されている。デジタルパターン生成部110は、例えば100MHzの頻度でパラレルデータを生成し、これをシリアライザ120に出力する。
The configuration of the impulse generator according to the embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram illustrating a configuration of an
The
シリアライザ120は、パラレルデータをシリアルデータに変換するシリアライザ機能を有しており、デジタルパターン生成部110から入力したパラレルデータをシリアルデータに変換する。シリアライザ120は、数Gbpsの高速転送が可能な差動出力バッファ121を備えており、変換されたシリアルデータに従って差動信号を外部に出力することが可能となっている。差動出力バッファ121から出力される差動信号は、高レベルと低レベルをそれぞれ”1”と”0”で表すポジティブ信号と、その対称であるネガティブ信号で構成されている。差動出力バッファ121の出力電圧は低電圧であり、高レベルと低レベルとの電圧差は高々500mV程度である。PLD101は、LVDSのような差動出力バッファを有するパラレル・シリアル変換トランシーバ(SERDES)を備えており、これをシリアライザ120に用いてPLD101の外部に差動信号を出力することができる。
The
シリアライザ120の差動出力バッファ121は、差動信号線122で差動信号受信部130に接続されており、シリアライザ120から外部に出力された差動信号を、差動信号受信部130で再び取り込むように構成されている。差動信号受信部130は、LVDSのような作動入力バッファで構成されており、差動信号をシングルエンドの信号に変換する。差動信号受信部130の構成を、図2のブロック図に示す。シリアライザ120に接続された差動信号線122は、差動信号受信部130との接続点の直前で、100Ωの抵抗131を用いて終端されてインピーダンス調整されている。差動信号受信部130は、逐次入力される差動信号を”1”と”0”のロジックデータ(データストリーム)に変換し、差動信号が有する1nsのパルス幅や1μsのパルス繰り返し周期の時間は保持されている。
The
スイッチ140は、2つの入力端141、142を有しており、一方の入力端141に差動信号受信部130が接続されている。また、他方の入力端142には、常にデータ”0”が入力されるように構成されている。スイッチ140は、2つの入力端141、142のいずれかと出力端143とを切り替えて接続しており、この切り替えを制御部145によって制御されている。制御部145は、インパルスの生成が必要とされる所定の期間だけ入力端141側に切り替え、それ以外の期間は入力端142側に切り替えるようにスイッチ140を制御している。
The
特に、シリアライザ120に電源が投入された瞬間、あるいはリセットされたとき、またはシリアライザがパワーダウンされたときに、シリアライザ120の出力が不安定となり、入力データとは関係のない不要な信号を出力するという問題がある。図3は、シリアライザ120が不要な信号を出力している一例を説明するための説明図である。同図に示すように、シリアライザ120がリセットされると、入力したデジタルデータがすべて”0”であるにもかかわらず、あたかも”1”が入力されているような差動信号を出力してしまう。
In particular, when the
図3に示すような不要信号は、予期せぬ信号となるため除去する必要がある。そこで、このようなシリアライザ120の不安定時には、スイッチ140に入力されるデータを無視して強制的にデータ”0”を出力するように、制御部145によりスイッチ120を制御させる。このような不要信号は、電源投入時、パワーダウン時またはリセット時にも発生し、特に電源投入時に発生する不要信号は、インパルス生成装置100の後段に接続される高周波(RF)スイッチを破壊してしまうおそれがあるため、上記のスイッチ140は、必須の機構となる。
An unnecessary signal as shown in FIG. 3 becomes an unexpected signal and needs to be removed. Therefore, when the
出力部150は、スイッチ140からの出力データに従って”1”または”0”に相当する電圧信号を出力する。出力部150の構成を、図4のブロック図に示す。出力部150は、出力電圧(尖頭電圧)が2V以上の出力バッファ151で構成されている。出力部150の出力電圧は、供給される電圧等によって異なっているが、通常、2.5Vまたは3.3Vといった比較的高電圧となっている。出力部150は、入力したデータを単に通過させているだけであり、入力データの持つパルス幅1nsやパルス繰り返し周期1μsといった時間情報を保持したまま所定電圧の信号を出力している。
The
上記構成の本実施形態のインパルス生成装置100において、所望のインパルスを生成するまでの処理を、以下で詳細に説明する。
まず、デジタルパターン生成部110では、所定のビット数のパラレルデータを所定のパターンに従って作成する。デジタルパターン生成部110で作成されるパラレルデータの一例を、図5に示す。ここでは、パラレルデータ11のビット数を20とし、100MHzの頻度で連続的に出力される100個のパラレルデータ11を一つのデジタルパターン10としている。
In the
First, the digital
このようなデジタルパターン10をシリアライザ120に入力すると、シリアライザ120では、入力したパラレルデータ11をシリアルデータに変換し、差動信号として差動出力バッファ121から差動信号線122に出力される。シリアライザ120において、図5に示したパラレルデータ11をシリアル変換して得られるシリアルデータ20、及びシリアルデータ20に従って出力される差動信号30の一例を図6に示す。
When such a
図6において、シリアルデータ20で”1”が立っているビットに対して、差動信号30として高レベルの信号31が出力される。シリアライザ120は、デジタルパターン生成部110から例えば100MHzの頻度で20ビットからなるパラレルデータ11を入力すると、差動信号30を2Gbpsのデータ転送率で出力することになる。従って、1ビット当たりの信号を出力する時間は500psとなり、図6に示すような”1”が立っているビットが連続して2つある場合には、時間幅1nsのパルス状の波形を生成することができる。
In FIG. 6, a high-
図5に示した100個のパラレルデータ11からなるデジタルパターン10を、デジタルパターン生成部110で繰り返し作成してシリアライザ120に出力すると、シリアライザ120からは、1μs毎にパルス幅1nsのパルス状の差動信号30が繰り返し出力されることになる。
差動信号受信部130が上記の差動信号30を入力すると、これを逐次”1”と”0”のロジック信号40に変換してスイッチ140に出力する。差動信号受信部130は、差動信号が有する1nsのパルス幅や1μsのパルス繰り返し周期の時間情報を保持した状態で、ロジック信号40をスイッチ140に出力することができる。
When the
When the differential
スイッチ140は、インパルスの生成が要求される期間、制御部145からの制御によって入力端141側に切り替えられている。この状態で差動信号受信部130からシングルエンドのロジック信号40を入力すると、これを出力部150に出力する。また、制御部141からの制御によって入力端142側に切り替えられると、出力部150にデータ”0”を連続して出力する。
The
出力部150は、スイッチ140を経由して差動信号受信部130からロジック信号40が入力されると、ロジック信号40の”0”または”1”に対応する電圧信号50を出力する。この出力信号50は、”1”を入力したときに2V以上の比較的高い電圧の信号となっている。また、出力部150は、ロジック信号40が有する1nsのパルス幅や1μsのパルス繰り返し周期の時間情報を保持した電圧信号50を出力する。
When the
上記のように、本実施形態のインパルス生成装置100では、シリアライザ機能を持ったシリアライザ(トランシーバ)120を用いることで、PLD101が有する通常のロジック処理だけでは生成できなかったpsオーダーの時間分解能を持つ差動信号30を生成している。そして、この差動信号30を再度PLD101内の差動信号受信部130に入力し、時間分解能を保持したまま出力部150からRFスイッチ等の駆動に必要な電圧レベルの信号を出力することが可能となっている。
なお、図5、6において、”1”を連続して並べる個数を調整することにより、出力されるインパルスのパルス幅を調整することが可能である。
As described above, the
5 and 6, it is possible to adjust the pulse width of the impulse to be output by adjusting the number of “1” s that are continuously arranged.
次に、本実施形態のインパルス生成装置100の使用例を、以下に説明する。
インパルス生成装置100は、例えばHEMT(High Electron Mobility Transistor)を用いて構成されたRFスイッチを駆動させるのに用いることができる。HEMTを駆動させるためには、通常2V程度の電圧を供給する必要があるが、従来のシリアライザ(SERDES)の出力レベルは500mV程度しかなく電圧が不足するため、従来は電力増幅器を用いて2V程度の電圧に高めていた。そのため、部品点数が増加するとともに消費電力も大きくなるといった問題があった。これに対し、本実施形態のインパルス生成装置100は、PLD101を用いて出力電圧を変換するように構成しているため、部品点数を増加させることなく、かつ消費電力も増大しないように構成されている。
Next, a usage example of the
The
本実施形態のインパルス生成装置100の別の使用例として、インパルスレーダのインパルス源に用いることも可能である。本実施形態のインパルス生成装置100を用いたインパルスレーダの一例を図7に示す。図7は、インパルスレーダの一構成例を示すブロック図である。同図に示すインパルスレーダ200は、デジタル信号処理部210、送信部220、受信部230、発振器201、送信アンテナ202、及び受信アンテナ203で構成されている。本実施形態のインパルス生成装置100は、デジタル信号処理部210に第1のインパルス生成部211、第2のインパルス生成部212、及び第3のインパルス生成部213として備えられている。
As another example of use of the
インパルスレーダ200では、パルス幅が例えば1ns程度の送信信号を生成するために、送信部220にRFスイッチ221が用いられている。RFスイッチ221は、発振器201で発振された搬送波を1ns程度の時間幅に切り出し、これを送信信号として送信アンテナ202に出力している。RFスイッチ221には、例えばHEMTを用いることができる。本実施形態のインパルス生成装置100である第1のインパルス生成部211は、上記説明のように、RFスイッチ221を1ns程度だけオンとするように高精度に制御することができる。
In the
また、インパルスレーダ200をできるだけ安価なデバイスを用いて構成するために、発振器201の周波数を下げ、送信部220及び受信部230において低周波で所定の処理を行えるようにしている。この処理を終えると、逓倍器222、231を用いて所望の周波数に変換し、所望の周波数で必要な処理を行っている。本実施形態第2のインパルス生成部212は、逓倍器222、231を1ns程度の時間幅で動作させるのに用いることができる。
Further, in order to configure the
さらに、受信部230では、受信信号をA/Dコンバータ232を用いてサンプリング処理しており、第3のインパルス生成部213は、A/Dコンバータ232を動作させるためのクロック源として用いることができる。第1のインパルス生成部211、第2のインパルス生成部212、及び第3のインパルス生成部213は、制御対象であるRFスイッチ221、逓倍器222、231、及びA/Dコンバータ232のそれぞれの使用電圧に対応して、必要な電圧を供給するように構成することが可能である。本実施形態のインパルス生成装置は、高い時間分解能を有していることから、1ns程度のパルス幅のパルスを用いるインパルスレーダに好適なインパルス源を提供することができる。
Further, the
上記のインパルスレーダ200では、第1のインパルス生成部211、第2のインパルス生成部212、及び第3のインパルス生成部213を備えたデジタル信号処理部210を、PLDを用いて構成することができる。従来、PLDの汎用入出力部からRFスイッチ等を駆動させるための出力、すなわち1ns程度の時間幅を持ちかつ出力電圧が2.5〜3.3V程度の電圧出力を得ることは困難であった。
In the above-described
これに対し、本実施形態のインパルス生成装置100では、PLD101(PLD204)に内蔵される高速シリアライザ(シリアライザ120)のトランシーバ(差動出力バッファ121)を用いることにより、1ns程度の時間分解能を容易に得ることができ、この出力信号を再度PLD101に入力させ、その時間分解能を保持させたまま、より電圧の高い出力を出力部140から出力させることができる。これにより、電圧を増幅させるためのSRDや電力増幅器を用いることなく、簡単な構成で所望の電圧をもつインパルスを生成することができる。
On the other hand, in the
本発明のインパルス生成装置は、図7に示したレーダ装置に限定されず、種々のパルスレーダ装置に適用することが可能である。本実施の形態における記述は、本発明に係るインパルス生成装置の一例を示すものであり、これに限定されるものではない。本実施の形態におけるインパルス生成装置の細部構成及び詳細な動作などに関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。 The impulse generator of the present invention is not limited to the radar device shown in FIG. 7, and can be applied to various pulse radar devices. The description in the present embodiment shows an example of the impulse generator according to the present invention, and the present invention is not limited to this. The detailed configuration and detailed operation of the impulse generator in the present embodiment can be changed as appropriate without departing from the spirit of the present invention.
100 インパルス生成装置
101、204 PLD
110 デジタルパターン生成部
120 シリアライザ
121 差動出力バッファ
122 差動信号線
130 差動信号受信部
131 抵抗
140 スイッチ
141、142 入力端
143 出力端
145 制御部
150 出力部
151 出力バッファ
200 インパルスレーダ
201 発振器
202 送信アンテナ
203 受信アンテナ
210 デジタル信号処理部
211 第1のインパルス生成部
212 第2のインパルス生成部
213 第3のインパルス生成部
220 送信部
221 RFスイッチ
222、231 逓倍器
230 受信部
232 A/Dコンバータ
100
110 Digital
Claims (7)
前記デジタルパターン生成部から入力した前記デジタルパターンをシリアルデータに変換して差動信号を出力するシリアライザと、
前記シリアライザから前記差動信号を入力して”0”または”1”からなるシングルエンドのデータストリームに変換する差動信号受信部と、
前記差動信号受信部から入力した前記データストリームと固定データ”0”とを切り替えて通過させるスイッチと、
前記スイッチの切り替えを制御する制御部と、
前記スイッチから入力したデータが”1”のときに2V以上の尖頭電圧を有するインパルスを出力する出力部と、を備える
ことを特徴とするインパルス生成装置。 A digital pattern generation unit that generates a digital pattern composed of parallel data of a predetermined number of bits;
A serializer that converts the digital pattern input from the digital pattern generation unit into serial data and outputs a differential signal;
A differential signal receiving unit that inputs the differential signal from the serializer and converts it into a single-ended data stream consisting of “0” or “1”;
A switch for switching and passing the data stream input from the differential signal receiver and the fixed data “0”;
A control unit for controlling switching of the switch;
And an output unit that outputs an impulse having a peak voltage of 2 V or more when data input from the switch is “1”.
ことを特徴とする請求項1に記載のインパルス生成装置。 2. The impulse generation device according to claim 1, wherein the control unit switches the switch to the fixed data “0” side at a predetermined time immediately after power-on of the serializer, reset, or power-down.
ことを特徴とする請求項1または2に記載のインパルス生成装置。 The impulse generator according to claim 1 or 2, wherein the serializer outputs the differential signal at a transfer rate of 1 Gbps or more.
ことを特徴とする請求項1乃至3のいずれか1項に記載のインパルス生成装置。 4. The pulse width of the impulse according to claim 1, wherein the digital pattern generation unit is capable of adjusting a pulse width of the impulse according to the number of consecutively arranged “1” bits of the parallel data. 5. Impulse generator.
ことを特徴とする請求項1乃至4のいずれか1項に記載のインパルス生成装置。 5. The digital pattern generation unit according to claim 1, wherein the digital pattern generation unit continuously outputs a predetermined number of the parallel data to form one digital pattern, repeatedly generates the digital pattern, and outputs the digital pattern to the serializer. The impulse generator according to any one of the preceding claims.
ことを特徴とする請求項1乃至5のいずれか1項に記載のインパルス生成装置。 The digital pattern generation unit, the serializer, the differential signal reception unit, the switch, the control unit, and the output unit are configured using a PLD (Programmable Logic Device). The impulse generator according to any one of claims 1 to 5.
ことを特徴とする請求項6に記載のインパルス生成装置。 The impulse generator according to claim 6, wherein the serializer is configured using a parallel-serial conversion transceiver provided in the PLD.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009067209A JP5027177B2 (en) | 2009-03-19 | 2009-03-19 | Impulse generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009067209A JP5027177B2 (en) | 2009-03-19 | 2009-03-19 | Impulse generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010217128A true JP2010217128A (en) | 2010-09-30 |
JP5027177B2 JP5027177B2 (en) | 2012-09-19 |
Family
ID=42976122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009067209A Expired - Fee Related JP5027177B2 (en) | 2009-03-19 | 2009-03-19 | Impulse generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5027177B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120593A (en) * | 2012-12-17 | 2014-06-30 | Renesas Electronics Corp | Semiconductor integrated circuit |
JP2019521365A (en) * | 2016-04-08 | 2019-07-25 | ジェネラル レーダー コーポレイション | Beamforming Reconfigurable Correlator (Pulse Compression Receiver) Based on Multi-Gigabit Serial Transceiver (SERDES) |
KR102077619B1 (en) * | 2019-05-22 | 2020-02-14 | 한화시스템(주) | Apparatus and method for processing digital signal |
KR102144984B1 (en) * | 2020-01-29 | 2020-08-14 | 한화시스템(주) | Apparatus and method for processing digital signal for next generation active phase ladar |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006191484A (en) * | 2005-01-07 | 2006-07-20 | Furukawa Electric Co Ltd:The | Pulse generator |
-
2009
- 2009-03-19 JP JP2009067209A patent/JP5027177B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006191484A (en) * | 2005-01-07 | 2006-07-20 | Furukawa Electric Co Ltd:The | Pulse generator |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120593A (en) * | 2012-12-17 | 2014-06-30 | Renesas Electronics Corp | Semiconductor integrated circuit |
JP2019521365A (en) * | 2016-04-08 | 2019-07-25 | ジェネラル レーダー コーポレイション | Beamforming Reconfigurable Correlator (Pulse Compression Receiver) Based on Multi-Gigabit Serial Transceiver (SERDES) |
JP7267911B2 (en) | 2016-04-08 | 2023-05-02 | ジェネラル レーダー コーポレイション | Beamforming Reconfigurable Correlator (Pulse Compression Receiver) Based on Multi-Gigabit Serial Transceiver (SERDES) |
KR102077619B1 (en) * | 2019-05-22 | 2020-02-14 | 한화시스템(주) | Apparatus and method for processing digital signal |
KR102144984B1 (en) * | 2020-01-29 | 2020-08-14 | 한화시스템(주) | Apparatus and method for processing digital signal for next generation active phase ladar |
Also Published As
Publication number | Publication date |
---|---|
JP5027177B2 (en) | 2012-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Marsden et al. | Low power CMOS re-programmable pulse generator for UWB systems | |
JP5027177B2 (en) | Impulse generator | |
CN105874715B (en) | Phase interpolation and rotation apparatus and method | |
CN104101866A (en) | Pulse modulating system of radar system | |
WO2008112348A1 (en) | Mixer/dac chip and method | |
JP2008092549A5 (en) | ||
CN203840287U (en) | High-frequency pulse modulation circuit | |
US20140043083A1 (en) | Pulse generator | |
US7804347B2 (en) | Pulse generator circuit and communication apparatus | |
CA2761092C (en) | Pulse shaping module and generator for use with a pulsed laser oscillator | |
JP4532289B2 (en) | Pulse generator | |
US7970075B2 (en) | Apparatus and method for up-conversion of radio signals | |
JP6755093B2 (en) | Wireless transmitter and wireless transmission method | |
CN114567337A (en) | Ultra-wideband transmitter based on FPGA | |
JP2008092285A (en) | Mobile communication terminal and control method therefor | |
KR101258209B1 (en) | Apparatus and method for generating all-digital pulse | |
JP5077147B2 (en) | Signal generator | |
CN112421376B (en) | High-power high-speed laser waveform generating device with synchronization function | |
JP2006237852A (en) | Radio transmission circuit and radio transmitter | |
CN219577031U (en) | Direct pulse generating circuit | |
KR102020574B1 (en) | Apparatus and method for generating high voltage and high efficiency signal | |
JP5698624B2 (en) | Small amplitude differential pulse transmission circuit | |
JP4444781B2 (en) | Radio transmitter, transmission signal power adjustment device, and transmission signal power adjustment method | |
JP4992927B2 (en) | Serial parallel converter | |
JP2006237661A (en) | Wireless transmission circuit and wireless transmission apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5027177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |