JP2010213445A - Charge/discharge controller incorporated in battery and semiconductor integrated circuit used for the same - Google Patents
Charge/discharge controller incorporated in battery and semiconductor integrated circuit used for the same Download PDFInfo
- Publication number
- JP2010213445A JP2010213445A JP2009056382A JP2009056382A JP2010213445A JP 2010213445 A JP2010213445 A JP 2010213445A JP 2009056382 A JP2009056382 A JP 2009056382A JP 2009056382 A JP2009056382 A JP 2009056382A JP 2010213445 A JP2010213445 A JP 2010213445A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection
- current
- modulator
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Abstract
Description
本発明は、リチウム・イオン2次電池等の電池に内蔵される充放電制御装置およびそれに使用される半導体集積回路に関し、特に電圧検出および電流検出のための回路規模を低減するのに有効な技術に関するものである。 The present invention relates to a charge / discharge control device built in a battery such as a lithium ion secondary battery and a semiconductor integrated circuit used therefor, and in particular, a technique effective for reducing the circuit scale for voltage detection and current detection. It is about.
リチウム・イオン2次電池は、体積当たりのエネルギー密度が高く、例えば、ノート型パーソナルコンピュータ、デジタルカメラ、デジタルビデオ、携帯電話等の様々な携帯電子機器の小型軽量化と長時間動作の両立を実現するキーとなっている。エネルギー密度は年々増加しており、火災等の大事故も発生することもある。 Lithium-ion secondary batteries have a high energy density per volume. For example, various portable electronic devices such as notebook personal computers, digital cameras, digital videos, and mobile phones can be made compact and light and compatible with long-term operation. It is the key to do. Energy density is increasing year by year, and major accidents such as fires may occur.
リチウム・イオン2次電池は過充電や過放電によって電池寿命が短くなり、電極での金属リチウムの析出成長によって電池内部で短絡が発生して発火することもある。従って、リチウム・イオン2次電池を内部に内蔵した電池パックでは、過充電や過放電を防止する保護回路が必要とされる。 Lithium-ion secondary batteries have a short battery life due to overcharge and overdischarge, and may cause a short circuit inside the battery due to the deposition and growth of metallic lithium on the electrode, resulting in ignition. Therefore, a battery pack incorporating a lithium ion secondary battery requires a protection circuit that prevents overcharge and overdischarge.
下記非特許文献1には、リチウム電池のセルの電圧および電流をモニターするリチャージャブルリチウム電池安全ICが記載されている。その保護回路は、プログラマブル回路アーキテクチャーによって、4個の直列接続セルの各セル電池を±1%のセル電圧制限精度で保護することが可能である。電池セルを過放電と過充電から保護するために、1個のセルが下限電圧または上限電圧に到達するかまたは電流制限状態が検出されると、電流を遮断するようにセルの電流経路に2個のFETが直列に接続される。4個の直列接続セルの各セルの電圧は、マルチプレクサーとバンドギャップコンパレータとを使用して測定される。尚、マルチプレクサーは、各セルの電圧をコンパレータのレベルにレベルシフトするものである。4個の直列接続セルには電流検出抵抗が直列に接続され、電流検出抵抗の両端間の電圧降下の検出により電流制限が実行される。過電流状態が検出されると、ICのロジックは適切なFETをオフにして電流を遮断するものである。 Non-Patent Document 1 below describes a rechargeable lithium battery safety IC that monitors the voltage and current of a lithium battery cell. The protection circuit can protect each cell battery of four series-connected cells with a cell voltage limiting accuracy of ± 1% by a programmable circuit architecture. In order to protect the battery cell from overdischarge and overcharge, when one cell reaches the lower limit voltage or the upper limit voltage or a current limit state is detected, the current path of the cell is switched to 2 so as to cut off the current. FETs are connected in series. The voltage of each of the four series connected cells is measured using a multiplexer and a bandgap comparator. The multiplexer shifts the voltage of each cell to the level of the comparator. A current detection resistor is connected in series to the four series-connected cells, and current limiting is executed by detecting a voltage drop across the current detection resistor. When an overcurrent condition is detected, the logic of the IC is to turn off the appropriate FET and cut off the current.
下記非特許文献2には、過充電保護、過放電保護、短絡回路電流制限等の機能を持つデュアルセル・リチウムイオン電池制御ICが記載されている。2個のセル電池の中間タップの電圧はA/D変換器の入力端子に供給され、A/D変換器の出力信号は制御ロジックに供給される。2個のセル電池の電流経路には、電流センス抵抗を介して2個のFETが直列に接続され、電流センス抵抗の両端間の電圧降下はコンパレータに供給され、コンパレータの出力信号は制御ロジックに供給され、2個のFETは制御ロジックによって制御される。
Non-Patent
下記特許文献1には、複数チャンネルのアナログ入力信号を処理可能なA/D変換器が記載されている。A/D変換器は、積分器、比較器、フィードバック系を含むΔΣ変調器から構成されている。A/D変換器の入力と出力に切換器と分離器とがそれぞれ接続され、切換器では2チャンネルのアナログ入力信号を順次に切り換えて時分割入力が実行されて、分離器は2つの時分割出力信号を2つのディジタルフィルタに供給するものである。 Patent Document 1 below describes an A / D converter that can process analog input signals of a plurality of channels. The A / D converter is composed of a ΔΣ modulator including an integrator, a comparator, and a feedback system. A switch and a separator are connected to the input and output of the A / D converter, respectively. In the switch, two channels of analog input signals are sequentially switched to execute time division input, and the separator is divided into two time divisions. The output signal is supplied to two digital filters.
本発明者等は、本発明に先立って携帯電子機器に使用される電池パックとしてのリチウム・イオン2次電池に内蔵される充放電制御ICの開発に従事した。 Prior to the present invention, the present inventors engaged in the development of a charge / discharge control IC incorporated in a lithium ion secondary battery as a battery pack used in a portable electronic device.
本発明に先立った開発の過程で、本発明者等は上記非特許文献1および上記非特許文献2に記載の技術に関して、検討を行った。
In the course of development prior to the present invention, the present inventors examined the techniques described in Non-Patent Document 1 and Non-Patent
上記非特許文献1に記載の技術では、セルの電圧の検出にコンパレータが使用され、セルの電流の検出にロジックが使用される。また上記非特許文献2に記載の技術では、セルの電圧の検出にA/D変換器が使用され、セルの電流の検出にコンパレータが使用される。このように上記非特許文献1および上記非特許文献2に記載の技術では、セル電圧の検出とセル電流の検出とに異なる回路が使用されているので、回路規模が大きいと言う問題が本発明者等の検討によって明らかとされた。
In the technique described in Non-Patent Document 1, a comparator is used to detect a cell voltage, and a logic is used to detect a cell current. In the technique described in
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。 The present invention has been made as a result of the study of the present inventors prior to the present invention as described above.
従って、本発明の目的とするところは、2次電池に内蔵される充放電制御装置において、電圧検出と電流検出のための回路規模を低減することにある。 Accordingly, an object of the present invention is to reduce the circuit scale for voltage detection and current detection in a charge / discharge control device built in a secondary battery.
ところで、2次電池に内蔵される充放電制御装置において、回路規模の低減のためには、電圧検出と電流検出とに同一の検出回路を共用することが有効となる。この際に回路規模の小さな同一の検出回路としては、上記特許文献1に記載のように、アナログ入力信号の微分処理と積分処理を実行して1ビット等の小ビットのディジタル出力信号をΔΣ変調器の出力から生成して、ΔΣ変調器の出力の小ビットのディジタル出力信号をディジタルフィルタ等のデジメーション回路から生成するA/D変換器を使用することが好適である。 By the way, in the charge / discharge control device built in the secondary battery, it is effective to share the same detection circuit for voltage detection and current detection in order to reduce the circuit scale. At this time, as the same detection circuit having a small circuit scale, as described in Patent Document 1, differential processing and integration processing of an analog input signal are executed, and a small bit digital output signal such as 1 bit is subjected to ΔΣ modulation. It is preferable to use an A / D converter that generates a small-bit digital output signal of the output of the ΔΣ modulator from a decimating circuit such as a digital filter.
この方式のA/D変換器を携帯電子機器に使用される電池パックとしてのリチウム・イオン2次電池に内蔵される充放電制御装置の電圧検出と電流検出に使用すると、以下のような問題が発生することが、本発明者等の検討の結果、明らかとされた。 When this type of A / D converter is used for voltage detection and current detection of a charge / discharge control device built in a lithium ion secondary battery as a battery pack used in a portable electronic device, the following problems occur. As a result of studies by the present inventors, it has been clarified that this occurs.
すなわち、携帯電子機器の電源電圧は略7.2〜24ボルトが必要であるので、携帯電子機器に使用される電池パックは略1.8〜6ボルトの電圧のセルの4個直列接続によって構成されて、電池パックの電圧は略7.2〜24ボルトとされる。従って、電池パックとしてのリチウム・イオン2次電池に内蔵される充放電制御装置の電圧検出は、各セルの電圧を検出する必要があるので、略1.8〜6ボルトの比較的高いレベルの電圧を検出することが必要となる。 That is, since the power supply voltage of the portable electronic device needs to be approximately 7.2 to 24 volts, the battery pack used for the portable electronic device is configured by connecting four cells having a voltage of approximately 1.8 to 6 volts in series. Thus, the voltage of the battery pack is approximately 7.2 to 24 volts. Therefore, since the voltage detection of the charge / discharge control device built in the lithium ion secondary battery as the battery pack needs to detect the voltage of each cell, it is a relatively high level of about 1.8 to 6 volts. It is necessary to detect the voltage.
一方、携帯電子機器は、最大で略20アンペアの消費電流を電池パックとしてのリチウム・イオン2次電池から供給される。一方、充放電制御装置の電流検出は検出抵抗の両端間の大きな消費電流による電圧降下を検出するものであるので、電流検出の際の消費電力を低減するためには、電流検出抵抗は相当低い抵抗値に設定される。例えば、電流検出抵抗は5mΩに設定されて、20アンペアの消費電流が流れると、電流検出抵抗の両端間の電圧降下は100ミリボルトと相当低いレベルとなる。 On the other hand, the portable electronic device is supplied with a maximum consumption current of approximately 20 amperes from a lithium ion secondary battery as a battery pack. On the other hand, since the current detection of the charge / discharge control device detects a voltage drop due to a large current consumption between both ends of the detection resistor, the current detection resistor is considerably low in order to reduce the power consumption during the current detection. Set to resistance value. For example, when the current detection resistor is set to 5 mΩ and a current consumption of 20 amperes flows, the voltage drop across the current detection resistor is at a considerably low level of 100 millivolts.
一方、上記特許文献1に記載のΔΣ変調器を使用するA/D変換器では、積分器はモノリシック集積回路に形成容易なスイッチド・キャパシタによって一般的に構成される。スイッチド・キャパシタでは、サンプリングクロックによって制御されるスイッチ素子を介してアナログ入力信号がキャパシタにサンプリングされる。サンプリングの過程の反復によってキャパシタの電荷が累積加算され、累積加算によるキャパシタの端子電圧が量子化器としての比較器の基準電圧に到達すると、比較器の出力パルス信号がフィードバック系のD/A変換器の入力端子に供給され、D/A変換器の出力信号がアナログ入力にフィードバックされる。 On the other hand, in the A / D converter using the ΔΣ modulator described in Patent Document 1, the integrator is generally configured by a switched capacitor that can be easily formed in a monolithic integrated circuit. In a switched capacitor, an analog input signal is sampled into the capacitor via a switching element controlled by a sampling clock. By repeating the sampling process, the charge of the capacitor is cumulatively added. When the terminal voltage of the capacitor resulting from the cumulative addition reaches the reference voltage of the comparator as a quantizer, the output pulse signal of the comparator is converted into a D / A conversion of the feedback system. The output signal of the D / A converter is fed back to the analog input.
従って、積分器をスイッチド・キャパシタにより構成したΔΣ変調器を具備するA/D変換器を使用すると、アナログ入力信号電圧としての高レベルのセルの電圧と電流検出抵抗の両端間の低レベルの電圧が供給される際には、高レベルのセル電圧が供給される場合には、積分器の出力振幅を超過して積算結果が失われ、A/D変換結果に誤差が生じると言う問題も、本発明者等の検討の結果、明らかとされた。 Therefore, when an A / D converter including a ΔΣ modulator having an integrator formed of a switched capacitor is used, a low level voltage between the high voltage of the cell as an analog input signal voltage and both ends of the current detection resistor is used. When a voltage is supplied, if a high level cell voltage is supplied, the output amplitude of the integrator will be exceeded and the integration result will be lost, causing an error in the A / D conversion result. As a result of the study by the present inventors, it has been clarified.
従って、本発明の他の目的とするところは、2次電池に内蔵される充放電制御装置の電圧検出と電流検出とにΔΣ変調器によるA/D変換器を使用する際、異なる2つの入力振幅に対応することにある。 Accordingly, another object of the present invention is to use two different inputs when an A / D converter using a ΔΣ modulator is used for voltage detection and current detection of a charge / discharge control device built in a secondary battery. It corresponds to the amplitude.
冒頭で説明したようにリチウム・イオン2次電池は過充電や過放電によって電池寿命が短くなるので、過充電や過放電を防止する保護が必要である。従って、携帯電子機器が電池パックの動作電源電圧によって動作する場合に、直列接続された4個のセルのいずれかのセルの検出電圧により過放電状態を検出した際はセルの電流経路に直列接続されたFETをオフにして電流を遮断する必要がある。また、携帯電子機器が商用のAC電源で動作して、電池パックがAC電源の整流・平滑電圧によって充電されている場合に、直列接続された4個のセルのいずれかのセルの検出電圧によって過充電状態を検出した際はセルの電流経路に直列接続されたFETをオフにして電流を遮断する必要がある。 As described at the beginning, since the battery life of a lithium ion secondary battery is shortened due to overcharge or overdischarge, protection to prevent overcharge or overdischarge is necessary. Therefore, when the portable electronic device is operated by the operating power supply voltage of the battery pack, when an overdischarge state is detected by the detection voltage of one of the four cells connected in series, it is connected in series to the current path of the cell. It is necessary to cut off the current by turning off the FET. In addition, when the portable electronic device is operated with a commercial AC power source and the battery pack is charged with the rectified / smoothed voltage of the AC power source, the detected voltage of one of the four cells connected in series When an overcharged state is detected, it is necessary to turn off the FET connected in series to the current path of the cell to cut off the current.
また、携帯電子機器が商用AC電源で動作している場合に、電池パックが充電されている場合に、電池パックのセルが短絡された際に電流検出抵抗の両端間の電圧による過電流状態を検出して、セルの電流経路に直列接続されたFETをオフにして電流を遮断する必要がある。更に携帯電子機器が電池パックの動作電源電圧によって動作する場合に、携帯電子機器の電源端子が接地端子に短絡された際には電流検出抵抗の両端間の電圧による過電流状態を検出して、セルの電流経路に直列接続されたFETをオフにして電流を遮断する必要がある。 In addition, when the portable electronic device is operated with a commercial AC power source, when the battery pack is charged, when the cell of the battery pack is short-circuited, an overcurrent state due to a voltage between both ends of the current detection resistor is set. It is necessary to detect and shut off the current by turning off the FET connected in series to the current path of the cell. Furthermore, when the portable electronic device operates with the operating power supply voltage of the battery pack, when the power supply terminal of the portable electronic device is short-circuited to the ground terminal, an overcurrent state due to the voltage across the current detection resistor is detected, It is necessary to cut off the current by turning off the FET connected in series to the current path of the cell.
従って、リチウム・イオン2次電池の電池パックの過充電や過放電の防止保護のためには、電池パックの4個のセルの過充電電圧検出および過放電電圧検出が必要となる。また、リチウム・イオン2次電池の電池パックの過電流保護のために、携帯電子機器から電池パックへの充電電流の過電流検出と、電池パックから携帯電子機器への放電電流の過電流検出とが必要となる。また充電電流の過電流検出と放電電流の過電流検出に際して、過電流を超過する電流によって携帯電子機器や電池パックの発火の危険もあるので、2次電池に内蔵される充放電制御装置の電流検出は電圧検出よりも高い精度が必要になり、電流検出と電圧検出の検出時間が著しく増大すると言う問題も、本発明者等の検討の結果、明らかとされた。 Therefore, in order to prevent overcharge and overdischarge of the battery pack of the lithium ion secondary battery, it is necessary to detect overcharge voltage and overdischarge voltage of the four cells of the battery pack. In addition, for overcurrent protection of battery packs of lithium ion secondary batteries, overcurrent detection of charging current from the portable electronic device to the battery pack, and overcurrent detection of discharge current from the battery pack to the portable electronic device, Is required. In addition, when charging current overcurrent detection and discharge current overcurrent detection are detected, there is a risk of ignition of portable electronic devices or battery packs due to current exceeding the overcurrent. The detection requires higher accuracy than the voltage detection, and the problem that the detection time of the current detection and the voltage detection is remarkably increased has been clarified as a result of the study by the present inventors.
従って、本発明の更に他の目的とするところは、2次電池に内蔵される充放電制御装置において高精度の電流検出と低精度の電圧検出の検出時間の著しい増大を軽減することにある。 Accordingly, still another object of the present invention is to reduce a significant increase in detection time of high-accuracy current detection and low-accuracy voltage detection in a charge / discharge control device built in a secondary battery.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。 A typical one of the inventions disclosed in the present application will be briefly described as follows.
すなわち、本発明の代表的な実施の形態は、電池(BP)に内蔵される充放電制御装置(BC)である。 That is, a typical embodiment of the present invention is a charge / discharge control device (BC) built in a battery (BP).
前記電池(BP)に内蔵される電池セル(C1〜C4)の電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器(22)を利用するA/D変換器(2、図2参照)を使用することを特徴とする(図1参照)。
The same detection circuit is shared for voltage detection and current detection of the battery cells (C1 to C4) built in the battery (BP),
An A / D converter (2, see FIG. 2) using a ΔΣ modulator (22) is used for the same detection circuit (see FIG. 1).
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
すなわち、充放電制御装置において、電圧検出と電流検出のための回路規模を低減することができる。 That is, in the charge / discharge control device, the circuit scale for voltage detection and current detection can be reduced.
1.実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明の代表的な実施の形態は、電池(BP)に内蔵される充放電制御装置(BC)である。
1. First, an outline of a typical embodiment of the invention disclosed in the present application will be described. The reference numerals of the drawings referred to with parentheses in the outline description of the representative embodiments merely exemplify what are included in the concept of the components to which the reference numerals are attached.
A typical embodiment of the present invention is a charge / discharge control device (BC) built in a battery (BP).
前記電池(BP)に内蔵される電池セル(C1〜C4)の電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器(22)を利用するA/D変換器(2、図2参照)を使用することを特徴とする(図1参照)。
The same detection circuit is shared for voltage detection and current detection of the battery cells (C1 to C4) built in the battery (BP),
An A / D converter (2, see FIG. 2) using a ΔΣ modulator (22) is used for the same detection circuit (see FIG. 1).
前記実施の形態によれば、充放電制御装置において、電圧検出と電流検出のための回路規模を低減することができる。 According to the embodiment, in the charge / discharge control device, the circuit scale for voltage detection and current detection can be reduced.
好適な実施の形態では、前記電流検出は、前記電池セル(C1〜C4)の電流経路に直列接続された電流検出抵抗(R)の両端間の電圧降下を利用するものである。 In a preferred embodiment, the current detection uses a voltage drop across the current detection resistor (R) connected in series to the current path of the battery cells (C1 to C4).
前記電流検出抵抗(R)の前記両端間の前記電圧降下の電圧は、前記電圧検出によって検出される前記電池セル(C1〜C4)の電圧よりも低いものである。 The voltage of the voltage drop across the current detection resistor (R) is lower than the voltage of the battery cells (C1 to C4) detected by the voltage detection.
前記A/D変換器(2)の前記ΔΣ変調器(22)が前記電流検出に際して前記電流検出抵抗(R)の前記両端間の前記電圧降下の前記電圧をサンプリングする際の電流サンプリングキャパシタ(C0、C1)の値は、前記A/D変換器(2)の前記ΔΣ変調器(22)が前記電圧検出に際して前記電池セル(C1〜C4)の前記電圧をサンプリングする際の電圧サンプリングキャパシタ(C1)の値よりも大きくされることを特徴とする(図4(A)、(B)参照)。 A current sampling capacitor (C0) when the ΔΣ modulator (22) of the A / D converter (2) samples the voltage of the voltage drop across the current detection resistor (R) during the current detection. , C1) is a voltage sampling capacitor (C1) when the ΔΣ modulator (22) of the A / D converter (2) samples the voltage of the battery cells (C1 to C4) when the voltage is detected. ) Is larger than the value (see FIGS. 4A and 4B).
前記好適な実施の形態によれば、電池に内蔵される充放電制御装置の電圧検出と電流検出とにΔΣ変調器によるA/D変換器を使用する際、異なる2つの入力振幅に対応することができる。 According to the preferred embodiment, when the A / D converter using the ΔΣ modulator is used for voltage detection and current detection of the charge / discharge control device built in the battery, it corresponds to two different input amplitudes. Can do.
他の好適な実施の形態では、前記電圧検出は、前記電池(BP)に内蔵される複数の電池セル(C1〜C4)の複数の電圧を検出するものである。 In another preferred embodiment, the voltage detection detects a plurality of voltages of a plurality of battery cells (C1 to C4) built in the battery (BP).
前記ΔΣ変調器(22)を利用する前記A/D変換器(2)による前記電流検出のディジタル変換出力信号(DA)のビット数は、前記ΔΣ変調器(22)を利用する前記A/D変換器(2)による前記複数の電池セル(C1〜C4)の前記複数の電圧の前記電圧検出のディジタル変換出力信号(DB)のビット数よりも大きく設定されたものである。 The number of bits of the digital conversion output signal (DA) of the current detection by the A / D converter (2) using the ΔΣ modulator (22) is the A / D using the ΔΣ modulator (22). The number of bits of the digital detection output signal (DB) for the voltage detection of the plurality of voltages of the plurality of battery cells (C1 to C4) by the converter (2) is set.
前記ΔΣ変調器(22)の前記電流検出でのサンプリング周波数(fA(AIin))は、前記ΔΣ変調器(22)の前記複数の電池セル(C1〜C4)の前記複数の電圧の前記電圧検出でのサンプリング周波数(fB(VIin))よりも低く設定されることが可能とされている。 The sampling frequency (f A (AIin)) in the current detection of the ΔΣ modulator (22) is the voltage of the plurality of voltages of the battery cells (C1 to C4) of the ΔΣ modulator (22). It can be set lower than the sampling frequency (f B (VIin)) in detection.
前記ΔΣ変調器(22)の前記電流検出のサンプリングによる電流検出期間(TA(AIin))は、前記ΔΣ変調器(22)の前記複数の電池セル(C1〜C4)の前記複数の電圧の前記電圧検出のサンプリングによる電圧検出期間(TB(VIin))よりも長く設定されることが可能とされている(図5参照)。 It said current current detection period by the sampling of the detection of the ΔΣ modulator (22) (T A (AIin )) is a plurality of voltages of the plurality of battery cells of the ΔΣ modulator (22) (C1~C4) It can be set longer than the voltage detection period (T B (VIin)) by the voltage detection sampling (see FIG. 5).
前記他の好適な実施の形態によれば、電池に内蔵される充放電制御装置において高精度の電流検出と低精度の電圧検出の検出時間の著しい増大を軽減することができる。 According to the other preferred embodiment, it is possible to reduce a significant increase in detection time of high-accuracy current detection and low-accuracy voltage detection in the charge / discharge control device built in the battery.
より好適な実施の形態は、前記電池セル(C1〜C4)の電流経路に直列接続された少なくとも2個のトランジスタ(Q1、Q2)を更に含む。 A more preferred embodiment further includes at least two transistors (Q1, Q2) connected in series to the current paths of the battery cells (C1-C4).
前記ΔΣ変調器(22)を利用する前記A/D変換器(2)による前記電池セル(C1〜C4)の前記電圧検出と前記電流検出とのいずれかの検出結果に応答して前記2個のトランジスタ(Q1、Q2)のいずれか一方のトランジスタがオフに制御されることを特徴とする。 In response to a detection result of either the voltage detection or the current detection of the battery cells (C1 to C4) by the A / D converter (2) using the ΔΣ modulator (22). Any one of the transistors (Q1, Q2) is controlled to be turned off.
具体的な一つの実施の形態では、前記2個のトランジスタ(Q1、Q2)のそれぞれはPチャンネルMOSトランジスタであることを特徴とする。 In a specific embodiment, each of the two transistors (Q1, Q2) is a P-channel MOS transistor.
より具体的な一つの実施の形態は、前記電池セル(C1〜C4)はリチウム・イオン電池であることを特徴とする。 In a more specific embodiment, the battery cells (C1 to C4) are lithium ion batteries.
〔2〕本発明の別の観点の代表的な実施の形態は、電池(BP)に内蔵される充放電制御装置(BC)に使用される半導体集積回路である。 [2] A typical embodiment of another aspect of the present invention is a semiconductor integrated circuit used in a charge / discharge control device (BC) built in a battery (BP).
前記電池(BP)に内蔵される電池セル(C1〜C4)の電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器(22)を利用するA/D変換器(2、図2参照)を使用することを特徴とする(図1参照)。
The same detection circuit is shared for voltage detection and current detection of the battery cells (C1 to C4) built in the battery (BP),
An A / D converter (2, see FIG. 2) using a ΔΣ modulator (22) is used for the same detection circuit (see FIG. 1).
前記実施の形態によれば、充放電制御装置において、電圧検出と電流検出のための回路規模を低減することができる。
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
According to the embodiment, in the charge / discharge control device, the circuit scale for voltage detection and current detection can be reduced.
2. Details of Embodiment Next, the embodiment will be described in more detail. In all the drawings for explaining the best mode for carrying out the invention, components having the same functions as those in the above-mentioned drawings are denoted by the same reference numerals, and repeated description thereof is omitted.
[実施の形態1]
《充放電制御装置の全体構成》
図1は、リチウム・イオン2次電池等の電池に内蔵される本発明の実施の形態1による充放電制御装置の全体構成を示すブロック図である。
[Embodiment 1]
<< Overall configuration of charge / discharge control device >>
FIG. 1 is a block diagram showing an overall configuration of a charge / discharge control apparatus according to Embodiment 1 of the present invention built in a battery such as a lithium ion secondary battery.
図1に示した充放電制御装置BCは、リチウム・イオン2次電池等の電池パックBPに内蔵されている。電池パックBPは、4個の直列接続の電池セルC1、C2、C3、C4からなる電池Batを含んでいる。電池セルC1、C2、C3、C4のそれぞれの電圧は略1.8〜6ボルトであるので、電池Batは略7.2〜24ボルトの電源電圧を携帯電子機器10に供給可能とされている。電池パックBPには携帯電子機器10が接続され、このPC10は中央処理ユニット(CPU)11と充電ユニット(CGU)12とを含んでいる。充電ユニット(CGU)12には、AC電源線AC_LNとAC電源プラグAC_PGとを介して商用AC電源電圧が供給される。
The charge / discharge control device BC shown in FIG. 1 is built in a battery pack BP such as a lithium ion secondary battery. The battery pack BP includes a battery Bat composed of four battery cells C1, C2, C3, and C4 connected in series. Since each voltage of the battery cells C1, C2, C3, and C4 is approximately 1.8 to 6 volts, the battery Bat can supply a power supply voltage of approximately 7.2 to 24 volts to the portable
図1に示す充放電制御装置BCは、例えばモノリシック半導体集積回路によって構成され、中央処理ユニット(CPU)1と、コントローラ(Cnt)3と、電圧検出と電流検出とに共用の同一の検出回路としてのΔΣ変調器を使用するA/D変換器2とを含んでいる。また、図1に示した充放電制御装置BCは、直列接続の2個のPチャンネルMOSトランジスタQ1、Q2とバックツーバック接続の直列接続の2個のダイオードD1、D2と電流検出抵抗Rとを含んでいる。ダイオードD1のアノードとカソードとは実際にはPチャンネルMOSトランジスタQ1のP型ソース領域とN型ウェル領域の寄生PN接合によって形成され、ダイオードD2のアノードとカソードとは実際にはPチャンネルMOSトランジスタQ2のP型ソース領域とN型ウェル領域の寄生PN接合によって形成されている。PC10の充電ユニット(CGU)12から電池パックBPの電池Batを充電する際には、寄生ダイオードD2とオン状態のPチャンネルMOSトランジスタQ1とを介して充電電流ICが流れる。逆に、電池パックBPの電池Batから中央処理ユニット(CPU)11に放電による動作電源電圧が供給される際には、寄生ダイオードD1とオン状態のPチャンネルMOSトランジスタQ2とを介して放電電流IDが流れる。
The charge / discharge control device BC shown in FIG. 1 is constituted by, for example, a monolithic semiconductor integrated circuit, and is used as a common detection circuit shared by a central processing unit (CPU) 1, a controller (Cnt) 3, and voltage detection and current detection. And an A /
また図1に示すように、電池パックBPの端子T1はPC10の充電ユニット(CGU)12に接続され、電池パックBPの端子T2はPC10の中央処理ユニット(CPU)11に接続され、電池パックBPの中央処理ユニット(CPU)1は端子T3を介してPC10の中央処理ユニット(CPU)11に接続されている。
As shown in FIG. 1, the terminal T1 of the battery pack BP is connected to the charging unit (CGU) 12 of the
図1に示す充放電制御装置BCでは、電池パックBPの電池Batの各電池セルC1、C2、C3、C4の各検出電圧はA/D変換器2に供給される一方、電流検出結果としての電流検出抵抗Rの両端間電圧降下もA/D変換器2に供給される。例えば、電流検出抵抗Rは5mΩに設定されて、20アンペアの消費電流が流れると、電流検出抵抗Rの両端間の電圧降下は100ミリボルトと相当低いレベルとなる。
In the charge / discharge control device BC shown in FIG. 1, each detection voltage of each battery cell C1, C2, C3, C4 of the battery Bat of the battery pack BP is supplied to the A /
A/D変換器2に供給される電池パックBPの電池Batの各電池セルC1、C2、C3、C4の各検出電圧は、電池Batの各電池セルC1、C2、C3、C4の過充電電圧検出と過放電電圧検出に利用されるものである。すなわち、A/D変換器2によって過充電状態が検出されると、中央処理ユニット(CPU)1とコントローラ(Cnt)3との制御によって充電用PチャンネルMOSトランジスタQ1がオフとされて、充電電流ICが遮断される。また更に、A/D変換器2によって過放電状態が検出されると、中央処理ユニット(CPU)1とコントローラ(Cnt)3との制御によって放電用PチャンネルMOSトランジスタQ2がオフとされて、放電電流IDが遮断される。
The detection voltages of the battery cells C1, C2, C3, C4 of the battery Bat of the battery pack BP supplied to the A /
またA/D変換器2に供給される電流検出抵抗Rの両端間の電圧降下は、電池パックの充電電流の過電流検出と放電電流の過電流検出とに利用されるものである。すなわち、A/D変換器2によって充電電流の過電流状態が検出されると、中央処理ユニット(CPU)1とコントローラ(Cnt)3との制御によって充電用PチャンネルMOSトランジスタQ1の充電電流ICが所定の過電流以下の電流に制限されることができる。また、A/D変換器2によって放電電流の過電流状態が検出されると、中央処理ユニット(CPU)1とコントローラ(Cnt)3との制御によって放電用PチャンネルMOSトランジスタQ2の放電電流IDが所定の過電流以下の電流に制限されることができる。
The voltage drop across the current detection resistor R supplied to the A /
また、電池パックBPのCPU1とPC10のCPU11とは、A/D変換器2による電池Batの電池セルC1、C2、C3、C4の各検出電圧の情報と電流検出抵抗Rの両端間電圧の検出電流の情報とを使用して、PC10の充電ユニット(CGU)12の充電動作を制御することも可能である。
Further, the CPU 1 of the battery pack BP and the CPU 11 of the
従って、図1に示した本発明の実施の形態1による充放電制御装置によれば、A/D変換器2を使用することによって電圧検出と電流検出のための回路規模を低減することが可能となる。その際の電圧検出と電流検出用の同一の検出回路として、ΔΣ変調器を利用するA/D変換器を使用することによって、回路規模の小さな同一の検出回路とすることが可能となる。
Therefore, according to the charge / discharge control apparatus according to the first embodiment of the present invention shown in FIG. 1, it is possible to reduce the circuit scale for voltage detection and current detection by using the A /
《ΔΣ変調器を利用するA/D変換器の構成》
図2は、図1に示した本発明の実施の形態1による充放電制御装置において電圧検出と電流検出とに共用される同一の検出回路としてのΔΣ変調器を使用するA/D変換器2の構成を示すブロック図である。
<< Configuration of A / D Converter Using ΔΣ Modulator >>
2 shows an A /
図2に示すA/D変換器2は、制御回路20と、入力切り換え回路21と、ΔΣ変調器22と、出力切り換え回路23と、ディジタルフィルタ等のデジメーション回路24、25とによって構成されている。
The A /
また更に、ΔΣ変調器22は、差分器221と、累積加算器222と、量子化器としての比較器223と、D/A変換器224とを含んでいる。
Furthermore, the
入力切り換え回路21には、図1に示した電池パックBPの電流検出のための電流検出抵抗Rの両端間の電流検出アナログ信号A(AIin)と、電池Batの電池セルC1、C2、C3、C4の電圧検出のための電圧検出アナログ信号B(AVin)とが供給される。制御回路20からハイレベルの第1入力選択信号ΦAが入力切り換え回路21に供給されている期間では、電流検出アナログ信号A(AIin)が入力切り換え回路21によって選択されてΔΣ変調器22の差分器221の一方の入力端子に供給される。制御回路20からハイレベルの第2入力選択信号ΦBが入力切り換え回路21に供給されている期間では、電圧検出アナログ信号B(AVin)が入力切り換え回路21によって選択されてΔΣ変調器22の差分器221の一方の入力端子に供給される。
The
差分器221の出力信号は累積加算器222の信号入力端子に供給されて、累積加算器222の制御入力端子とD/A変換器224の制御入力端子には制御回路20から第1入力選択信号ΦAと第2入力選択信号ΦBと相互に逆位相のクロック信号ΦC、ΦDが供給される。累積加算器222の出力信号は量子化器としての比較器223の信号入力端子に供給され、比較器223の制御入力端子に制御回路20から相互に逆位相のクロック信号ΦC、ΦDが供給される。量子化器としての比較器223の出力信号ΦEはD/A変換器224のディジタル信号入力端子に供給されて、D/A変換器224のアナログ変換出力信号は差分器221の他方の入力端子に供給される。
The output signal of the
量子化器としての比較器223の出力信号ΦEは出力切り換え回路23の信号入力端子に供給され、出力切り換え回路23の制御入力端子には制御回路20から第1入力選択信号ΦAと第2入力選択信号ΦBとが供給される。制御回路20からハイレベルの第1入力選択信号ΦAが出力切り換え回路23に供給されている期間では、電流検出ディジタル変換信号A(DIout)としてのΔΣ変調器22の出力信号ΦEがディジタルフィルタで構成されたデジメーション回路24の入力端子に供給される。このデジメーション回路24では、ΔΣ変調器22の出力信号ΦEのパルス列のハイレベルパルス“1”の数をカウントしてその積算値をバイナリコードに変換することによって間引き処理を行い、デジメーション回路24の出力から15ビットの電流検出ディジタル出力信号DAが生成される。また制御回路20からハイレベルの第2入力選択信号ΦBが出力切り換え回路23に供給されている期間では、電圧検出ディジタル変換信号B(DVout)としてのΔΣ変調器22の出力信号ΦEがディジタルフィルタにて構成されたデジメーション回路25の入力端子に供給される。このデジメーション回路25では、ΔΣ変調器22の出力信号ΦEのパルス列のハイレベルパルス“1”の数をカウントしてその積算値をバイナリコードに変換することによって間引き処理を行い、デジメーション回路25の出力から12ビットの電圧検出ディジタル出力信号DBが生成される。
The output signal Φ E of the
《ΔΣ変調器の詳細な構成》
図3は、図2に示したA/D変換器2を構成するΔΣ変調器22の詳細な構成を示すブロック図である。
《Detailed configuration of ΔΣ modulator》
FIG. 3 is a block diagram showing a detailed configuration of the
図3では、図2に示したA/D変換器2を構成するΔΣ変調器22の差分器221、累積加算器222、D/A変換器224の詳細な構成が示されている。
FIG. 3 shows detailed configurations of the
図3に示すように、差分器221、累積加算器222は、7個の制御スイッチSW0〜SW3、SW8〜SW11と4個のキャパシタC0、C1、C4、C5と演算増幅器OPAを含んでいる。D/A変換器224は、6個の制御スイッチSW4〜SW6、SW12、SW13と2個のキャパシタC12、C13を含んでいる。
As shown in FIG. 3, the
ハイレベルの第1入力選択信号ΦAに応答して制御スイッチSW8、SW9がオン状態とされて、2個のキャパシタC0、C1は並列接続される。ハイレベルの第2入力選択信号ΦBに応答して制御スイッチSW10、SW11、SW12、SW13がオン状態とされて、2個のキャパシタC4、C5は並列接続され、2個のキャパシタC2、C3は並列接続される。 In response to the high-level first input selection signal Φ A , the control switches SW8 and SW9 are turned on, and the two capacitors C0 and C1 are connected in parallel. In response to the high-level second input selection signal Φ B , the control switches SW10, SW11, SW12, SW13 are turned on, the two capacitors C4, C5 are connected in parallel, and the two capacitors C2, C3 are Connected in parallel.
ハイレベルのクロック信号ΦCに応答して制御スイッチSW0、SW2、SW5、SW7がそれぞれオン状態とされる一方、逆にハイレベルのクロック信号ΦDに応答して制御スイッチSW1、SW3、SW6、がそれぞれオン状態とされる。 High level of the clock signal [Phi control switch in response to the C SW0, SW2, SW5, SW7 is one which is respectively turned on, the control switch SW1 in response back to the clock signal [Phi D of high level, SW3, SW6, Are turned on.
2個のキャパシタC0、C1と5個の制御スイッチSW0、SW1、SW2、SW8、SW9とは、ハイレベルのクロック信号ΦCに応答してアナログ入力電圧を2個のキャパシタC0、C1の両端間にサンプリングする機能を持つものである。また2個のキャパシタC4、C5と3個の制御スイッチSW3、SW10、SW11と演算増幅器OPAとは、2個のキャパシタC0、C1の両端間にアナログ入力電圧によってサンプリングされた電荷を、ハイレベルのクロック信号ΦDに応答して2個のキャパシタC4、C5に転送する機能を持つものである。 The two capacitors C0 and C1 and the five control switches SW0, SW1, SW2, SW8, and SW9 send an analog input voltage between both ends of the two capacitors C0 and C1 in response to the high level clock signal Φ C. It has a function of sampling. The two capacitors C4 and C5, the three control switches SW3, SW10, and SW11 and the operational amplifier OPA are charged with a high-level charge sampled by the analog input voltage between both ends of the two capacitors C0 and C1. in response to the clock signal [Phi D are those having a function of transferring the two capacitors C4, C5.
D/A変換器224の6個の制御スイッチSW4〜SW7、SW12、SW13と2個のキャパシタC12、C13は、量子化器としての比較器223の出力信号ΦEの反転信号ΦEBのハイレベルとハイレベルのクロック信号ΦCに応答して電源電圧Vccを2個のキャパシタC2、C3の両端間にサンプリングする機能を持つものである。またD/A変換器224の6個の制御スイッチSW4〜SW7、SW12、SW13と2個のキャパシタC12、C13は、量子化器としての比較器223の出力信号ΦEのハイレベルとハイレベルのクロック信号ΦCとに応答して接地電圧Vssを2個のキャパシタC2、C3の両端間にサンプリングする機能を持つものである。更に、2個のキャパシタC4、C5と3個の制御スイッチSW3、SW10、SW11と演算増幅器OPAとは、D/A変換器224の2個のキャパシタC2、C3の両端間に電源電圧Vccと接地電圧Vssとによってサンプリングされた電荷を、ハイレベルのクロック信号ΦDに応答して2個のキャパシタC4、C5に転送する機能を持つものである。
D /
《ΔΣ変調器の差分器、累積加算器、D/A変換器の動作》
図4は、図3に示したΔΣ変調器22の差分器221、累積加算器222、D/A変換器224の動作を説明する図である。
<< Operation of ΔΣ Modulator Differencer, Cumulative Adder, D / A Converter >>
FIG. 4 is a diagram for explaining operations of the
図4(A)は、図3に示すΔΣ変調器22の差分器221、累積加算器222にハイレベルの第1入力選択信号ΦAに応答して入力切り換え回路21から電流検出アナログ信号A(AIin)が供給される際の動作を説明する図である。
FIG. 4A shows the current detection analog signal A (() from the
図4(A)に示すように、アナログ入力信号としての低レベルのアナログ電圧の電流検出抵抗Rの両端間の電流検出アナログ信号A(AIin)が供給される際には、低レベルのアナログ電圧のサンプリングキャパシタは2個のキャパシタC0、C1の並列接続とされている。また、D/A変換器224の電源電圧Vcc、接地電圧Vssのサンプリングキャパシタは、2個のキャパシタC2、C3の並列接続とされるのではなく、単一のキャパシタC3とされる。更に演算増幅器OPAの反転入力端子と出力端子との間の積分容量は、2個のキャパシタC4、C5の並列接続とされるのではなく、単一のキャパシタC5とされる。従って、低レベルのアナログ電圧の電流検出アナログ信号A(AIin)に応答して、大きな充電電荷が2個のキャパシタC0、C1の並列接続のサンプリングキャパシタにサンプリングされる。また、演算増幅器OPAは、ハイレベルのクロック信号ΦDに応答して2個のキャパシタC0、C1の両端間の大きなサンプリング電荷を、単一のキャパシタC5に高転送電圧で転送するものとなる。従って、図4(A)に示す動作によれば、低電圧レベルの電流検出アナログ信号A(AIin)のA/D変換に対応することができる。
As shown in FIG. 4A, when the current detection analog signal A (AIin) between both ends of the current detection resistor R of the low level analog voltage as the analog input signal is supplied, the low level analog voltage The sampling capacitor is a parallel connection of two capacitors C0 and C1. Further, the sampling capacitor of the power supply voltage Vcc and the ground voltage Vss of the D /
図4(B)は、図3に示すΔΣ変調器22の差分器221、累積加算器222にハイレベルの第2入力選択信号ΦBに応答して入力切り換え回路21から電池Batの電池セルC1、C2、C3、C4の電圧検出のための電圧検出アナログ信号B(AVin)が供給される際の動作を説明する図である。
4B shows a battery cell C1 of the battery Bat from the
図4(B)に示すように、アナログ入力信号としての高レベルのアナログ電圧の電圧検出のための電圧検出アナログ信号B(AVin)が供給される際には、高レベルのアナログ電圧のサンプリングキャパシタは単一のキャパシタC1とされる。また、D/A変換器224の電源電圧Vcc、接地電圧Vssのサンプリングキャパシタは、単一のキャパシタC3とされるのではなく2個のキャパシタC2、C3の並列接続とされる。更に演算増幅器OPAの反転入力端子と出力端子との間の積分容量は、単一のキャパシタC5とされるのではなく2個のキャパシタC4、C5の並列接続とされる。従って、高レベルのアナログ電圧の電圧検出アナログ信号B(AVin)に応答して、小さな充電電荷が単一のキャパシタC1のサンプリングキャパシタにサンプリングされる。また、演算増幅器OPAはハイレベルのクロック信号ΦDに応答して単一のキャパシタC1の両端間の小さなサンプリング電荷を、2個の並列接続キャパシタC4、C5に低転送電圧で転送するものとなる。従って、図4(B)に示す動作によれば、高電圧レベルの電圧検出アナログ信号B(AVin)のA/D変換に際して、演算増幅器OPAの反転入力端子の入力電圧が演算増幅器OPAのダイナミック・レンジを超過すると言う問題を解消することができる。
As shown in FIG. 4B, when a voltage detection analog signal B (AVin) for voltage detection of a high level analog voltage as an analog input signal is supplied, a high level analog voltage sampling capacitor is used. Is a single capacitor C1. In addition, the sampling capacitor of the power supply voltage Vcc and the ground voltage Vss of the D /
《ΔΣ変調器の差分器、累積加算器、D/A変換器の動作》
図5は、図2に示した図1の充放電制御装置BCに含まれたΔΣ変調器22を使用するA/D変換器2の各部の波形を示す図である。
<< Operation of ΔΣ Modulator Differencer, Cumulative Adder, D / A Converter >>
FIG. 5 is a diagram showing waveforms of respective parts of the A /
図5では、1番目と2番目とに、第1入力選択信号ΦAの波形と第2入力選択信号ΦBの波形とがそれぞれ示されている。第1入力選択信号ΦAは250mSecと相当長い時間のハイレベル期間TA(AIin)を持つ一方、第2入力選択信号ΦBは1mSecと相当短い時間のハイレベル期間TB(AVin)を持つものである。 In FIG. 5, the waveform of the first input selection signal Φ A and the waveform of the second input selection signal Φ B are shown in the first and second, respectively. The first input selection signal Φ A has a high level period T A (AIin) of 250 mSec and a considerably long time, while the second input selection signal Φ B has a high level period T B (AVin) of 1 mSec and a considerably short time. Is.
図5の3番目と4番目とに、非反転クロック信号ΦCの波形と反転クロック信号ΦDの波形とがそれぞれ示されている。第1入力選択信号ΦAの250mSecと相当長い時間のハイレベル期間TA(AIin)では、非反転クロック信号ΦCと反転クロック信号ΦDとは131kHzと比較的低いクロック周波数fA(AIin)を持つものである。また、第2入力選択信号ΦBの1mSecと相当短い時間のハイレベル期間TB(AVin)では、非反転クロック信号ΦCと反転クロック信号ΦDとは1MHzと比較的高いクロック周波数fB(AVin)を持つものである。 The third and fourth in FIG. 5 show the waveform of the non-inverted clock signal Φ C and the waveform of the inverted clock signal Φ D , respectively. During the high level period T A (AIin) of 250 mSec of the first input selection signal Φ A and a considerably long time, the non-inverted clock signal Φ C and the inverted clock signal Φ D are 131 kHz, which is a relatively low clock frequency f A (AIin). It has something. Further, in the high level period TB (AVin) of 1 mSec of the second input selection signal Φ B and a considerably short time, the non-inverted clock signal Φ C and the inverted clock signal Φ D have a relatively high clock frequency f B (AVin ).
図5の5番目と6番目とに、ΔΣ変調器22の量子化器としての比較器223の出力信号ΦEの波形と反転信号ΦEBの波形とがそれぞれ示されている。
The fifth and sixth and 5, the waveform of the output signal [Phi E of the
図5の7番目には、ΔΣ変調器22の差分器、累積加算器221、222に含まれる最初のサンプリングキャパシタC0、C1の入力ノードXの波形が示されている。入力ノードXの波形は、第1入力選択信号ΦAの250mSecと相当長い時間のハイレベル期間TA(AIin)では、電流検出抵抗Rの両端間での電流検出アナログ信号A(AIin)となる。また入力ノードXの波形は、第2入力選択信号ΦBの1mSecと相当短い時間のハイレベル期間TB(AVin)では、電池Batの電池セルC1、C2、C3、C4の電圧検出のための電圧検出アナログ信号B(AVin)となる。
The seventh waveform in FIG. 5 shows the waveform of the input node X of the first sampling capacitors C0 and C1 included in the differencer of the
図5の8番目と9番目とに、A/D変換器2のデジメーション回路24の15ビットの電流検出ディジタル出力信号DAの波形とA/D変換器2のデジメーション回路25の12ビットの電圧検出ディジタル出力信号DBとがそれぞれ示されている。
The waveform of the 15-bit current detection digital output signal DA of the decimating
またデジメーション回路24の15ビットの電流検出ディジタル出力信号DAは、出力切り換え回路23からの電流検出ディジタル変換信号A(DIout)としてのΔΣ変調器22の量子化器としての比較器223の出力信号ΦEの処理結果である。更に、デジメーション回路25の12ビットの電圧検出ディジタル出力信号DBは、出力切り換え回路23からの電圧検出ディジタル変換信号B(DVout)としてのΔΣ変調器22の量子化器としての比較器223の出力信号ΦEの処理結果である。
Further, the 15-bit current detection digital output signal DA of the dimming
以上図5を用いて説明したΔΣ変調器22を使用するA/D変換器2の動作方法によれば、高精度が必要とされる電流検出抵抗Rでの電流検出と電池Batで低精度であるが検出個所の多い多数の電池セルC1、C2、C3、C4での電圧検出を、比較的短い時間で完了することができる。それは、高精度の15ビットの電流検出ディジタル出力信号DAを、比較的低いクロック周波数fA(AIin)を持つクロック信号ΦC、ΦDを使用して相当長い時間のハイレベル期間TA(AIin)で処理するために、高精度の電流検出が可能となる。また、低精度の12ビットの電圧検出ディジタル出力信号DBを、比較的高いクロック周波数fB(AVin)を持つクロック信号ΦC、ΦDを使用して相当短い時間のハイレベル期間TB(AVin)で処理するために、低精度であるが検出個所の多い多数の電流検出が可能となる。
According to the operation method of the A /
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on various embodiments. However, the present invention is not limited thereto, and various modifications can be made without departing from the scope of the invention. Needless to say.
例えば、図4(A)において、低レベルのアナログ電圧がサンプリングされるキャパシタは2個のキャパシタC0、C1の並列接続に限定されるものではなく、3個以上のキャパシタの並列接続とすることもできる。また、並列接続される2個のキャパシタC0、C1の容量値に、異なったウェイトを持たせることも可能である。 For example, in FIG. 4A, a capacitor for sampling a low-level analog voltage is not limited to the parallel connection of two capacitors C0 and C1, but may be a parallel connection of three or more capacitors. it can. It is also possible to give different weights to the capacitance values of the two capacitors C0 and C1 connected in parallel.
更に、図4(B)において、D/A変換器224の電源電圧Vcc、接地電圧Vssのサンプリングキャパシタは2個のキャパシタC2、C3の並列接続に限定されるものではなく、3個以上のキャパシタの並列接続とすることもできる。また同様に並列接続される2個のキャパシタC2、C3の容量値に、異なったウェイトを持たせることも可能である。更に、演算増幅器OPAの反転入力端子と出力端子との間の積分容量は2個のキャパシタC4、C5の並列接続に限定されるものではなく、3個以上のキャパシタの並列接続とすることもできる。また並列接続される2個のキャパシタC4、C5の容量値に、異なったウェイトを持たせることも可能である。
Further, in FIG. 4B, the sampling capacitor of the power supply voltage Vcc and the ground voltage Vss of the D /
更に、図1に示す電池パックBPにおいて、2個のPチャンネルMOSトランジスタQ1、Q2は、2個のPNPディスクリートバイポーラトランジスタに置換されることも可能である。その際には、バックツーバック接続の直列接続の2個のダイオードD1、D2は、同様に2個のディスクリート・ダイオードに置換されることになる。 Further, in the battery pack BP shown in FIG. 1, the two P-channel MOS transistors Q1 and Q2 can be replaced with two PNP discrete bipolar transistors. In that case, the two diodes D1 and D2 connected in series in the back-to-back connection are similarly replaced with two discrete diodes.
[実施の形態2]
《具体的な充放電制御装置の全体構成》
図6は、リチウム・イオン2次電池に内蔵される本発明の実施の形態2による具体的な充放電制御装置の全体構成を示すブロック図である。
[Embodiment 2]
<< Specific overall configuration of charge / discharge control apparatus >>
FIG. 6 is a block diagram showing the overall configuration of a specific charge / discharge control apparatus according to
図6に示す充放電制御装置BCは、リチウム・イオン2次電池パックBPに内蔵されている。電池パックBPは、4個の直列接続の電池セルC1、C2、C3、C4からなる電池Batを含んでいる。電池セルC1、C2、C3、C4のそれぞれの電圧は略1.8〜6ボルトであるので、電池Batは略7.2〜24ボルトの電源電圧を携帯電子機器10に供給可能とされている。電池パックBPには携帯電子機器10が接続される。図6のPC10は、図示されていないが図1と同様に中央処理ユニット(CPU)と充電ユニット(CGU)とを含んでいる。充電ユニット(CGU)には、AC電源線とAC電源プラグとを介して商用AC電源電圧が供給される。
The charge / discharge control device BC shown in FIG. 6 is built in the lithium ion secondary battery pack BP. The battery pack BP includes a battery Bat composed of four battery cells C1, C2, C3, and C4 connected in series. Since each voltage of the battery cells C1, C2, C3, and C4 is approximately 1.8 to 6 volts, the battery Bat can supply a power supply voltage of approximately 7.2 to 24 volts to the portable
図6に示す充放電制御装置BCは、例えばシステム・イン・パッケージ(SIP:System In Package)中に内蔵されたマイクロコントローラユニット(MCU:Micro Controller Unit)の半導体チップとアナログフロントエンド(AFE:Analog Front End)の半導体チップとによって構成されている。
マイクロコントローラユニット(MCU)の半導体チップは、中央処理ユニット(CPU)1、電圧検出と電流検出とに共用の同一の検出回路としてのΔΣ変調器を使用するA/D変換器2、フラッシュ不揮発性メモリ4、インターフェースユニット5、過電流検出ユニット6を含んでいる。フラッシュ不揮発性メモリ4には、中央処理ユニット(CPU)1の種々の動作プログラムが格納されることが可能である。また更に、このフラッシュ不揮発性メモリ4には、図2、図3、図4、図5で説明した電圧検出と電流検出に共用されるA/D変換器2としてCPU1が動作させる動作プログラムが格納されることことも可能である。
The charge / discharge control device BC shown in FIG. 6 includes a semiconductor chip and an analog front end (AFE: Analog) of a microcontroller unit (MCU) built in, for example, a system in package (SIP). Front End) semiconductor chip.
The semiconductor chip of the microcontroller unit (MCU) includes a central processing unit (CPU) 1, an A /
アナログフロントエンド(AFE)の半導体チップは、コントローラ(Cnt)3、電圧レギュレータ7、電圧検出ユニット8を含んでいる。
The semiconductor chip of the analog front end (AFE) includes a controller (Cnt) 3, a voltage regulator 7, and a
また、図6に示したリチウム・イオン2次電池パックBPは、直列接続の2個のPチャンネルMOSトランジスタQ1、Q2とバックツーバック接続の直列接続の2個のダイオードD1、D2と電流検出抵抗Rとを含んでいる。ダイオードD1のアノードとカソードとは実際にはPチャンネルMOSトランジスタQ1のP型ソース領域とN型ウェル領域の寄生PN接合によって形成され、ダイオードD2のアノードとカソードとは実際にはPチャンネルMOSトランジスタQ2のP型ソース領域とN型ウェル領域の寄生PN接合によって形成されている。 The lithium ion secondary battery pack BP shown in FIG. 6 includes two P-channel MOS transistors Q1 and Q2 connected in series and two diodes D1 and D2 connected in series in a back-to-back connection and a current detection resistor. R is included. The anode and cathode of the diode D1 are actually formed by a parasitic PN junction of the P-type source region and N-type well region of the P-channel MOS transistor Q1, and the anode and cathode of the diode D2 are actually P-channel MOS transistor Q2. The P-type source region and the N-type well region are formed by a parasitic PN junction.
PC10の充電ユニットから電池パックBPの電池Batを充電する際には、寄生ダイオードD2とオン状態のPチャンネルMOSトランジスタQ1を介して充電電流ICが流れる。逆に、電池パックBPの電池BatからPC10の中央処理ユニット(CPU)に放電による動作電源電圧が供給される際には、寄生ダイオードD1とオン状態のPチャンネルMOSトランジスタQ2とを介して放電電流IDが流れる。
When charging the battery Bat of the battery pack BP from the charging unit of PC10 is the charging current I C flows through the P-channel MOS transistor Q1 of the parasitic diode D2 and the on state. On the contrary, when the operation power supply voltage is supplied from the battery Bat of the battery pack BP to the central processing unit (CPU) of the
また電池パックBPの端子T1はPC10の充電ユニットに接続され、電池パックBPの端子T2はPC10の中央処理ユニット(CPU)に接続されている。電池パックBPのマイクロコントローラユニット(MCU)の中央処理ユニット(CPU)1は、インターフェースユニット5と端子T3とを介してPC10の中央処理ユニット(CPU)に接続され、双方向でデータDATAを通信する。また電池パックBPの端子T4は、双方向データDATAのシリアル通信時に使用されるシリアル・クロックSCLの双方向転送に利用されるものである。
The terminal T1 of the battery pack BP is connected to the charging unit of the
電池パックBPの電池Batの各電池セルC1〜C4の各検出電圧はアナログフロントエンド(AFE)の半導体チップの電圧検出ユニット8を介してマイクロコントローラユニット(MCU)のA/D変換器2に供給される。一方、電流検出結果としての電流検出抵抗Rの両端間電圧降下も、マイクロコントローラユニット(MCU)のA/D変換器2に供給される。例えば、電流検出抵抗Rは5mΩに設定されて、20アンペアの消費電流が流れると、電流検出抵抗Rの両端間の電圧降下は100ミリボルトと相当低いレベルとなる。
The detection voltages of the battery cells C1 to C4 of the battery Bat of the battery pack BP are supplied to the A /
MCUのA/D変換器2に供給される電池パックBPの電池Batの各電池セルC1〜C4の各検出電圧は、電池Batの各電池セルC1、C2、C3、C4の過充電電圧検出と過放電電圧検出に利用されるものである。すなわちMCUのA/D変換器2によって過充電状態が検出されると、MCUの中央処理ユニット(CPU)1とAFEのコントローラ(Cnt)3との制御によって充電用PチャンネルMOSトランジスタQ1がオフとされて、充電電流ICが遮断される。また更に、MCUのA/D変換器2によって過放電状態が検出されると、MCUの中央処理ユニット(CPU)1とAFEのコントローラ(Cnt)3との制御によって放電用PチャンネルMOSトランジスタQ2がオフとされて、放電電流IDが遮断される。
The detection voltages of the battery cells C1 to C4 of the battery Bat of the battery pack BP supplied to the A /
またMCUのA/D変換器2に供給される電流検出抵抗Rの両端間の電圧降下は、電池パックの充電電流の過電流検出と放電電流の過電流検出とに利用されるものである。すなわち、MCUのA/D変換器2と過電流検出ユニット6とによって充電電流の過電流状態が検出されると、MCUの中央処理ユニット(CPU)1とAFEのコントローラ(Cnt)3との制御によって充電用PチャンネルMOSトランジスタQ1の充電電流ICが所定の過電流以下の電流に制限されることができる。また、MCUのA/D変換器2と過電流検出ユニット6とによって放電電流の過電流状態が検出されると、MCUの中央処理ユニット(CPU)1とMCUのコントローラ(Cnt)3との制御によって放電用PチャンネルMOSトランジスタQ2の放電電流IDが所定の過電流以下の電流に制限されることができる。
The voltage drop across the current detection resistor R supplied to the A /
また、電池パックBPのCPU1とPC10のCPUとは、A/D変換器2による電池Batの電池セルC1、C2、C3、C4の各検出電圧の情報と電流検出抵抗Rの両端間電圧の検出電流の情報とを使用して、PC10の充電ユニットの充電動作を制御することも可能である。
In addition, the CPU 1 of the battery pack BP and the CPU of the
更にまた、図6に示した本発明の実施の形態2によるSIPで構成された充放電制御装置BCによれば、MCUのA/D変換器2を使用することによって電圧検出と電流検出とのための回路規模を低減することが可能となる。その際の電圧検出と電流検出用の同一の検出回路として、ΔΣ変調器を利用するA/D変換器を使用することによって、回路規模の小さな同一の検出回路とすることが可能となる。
Furthermore, according to the charge / discharge control device BC configured by SIP according to the second embodiment of the present invention shown in FIG. 6, by using the A /
更にまた、図6に示した本発明の実施の形態2によるSIPで構成された充放電制御装置BCのマイクロコントローラユニット(MCU)に内蔵されるA/D変換器2も、図2、図3、図4、図5で説明した本発明の実施の形態1によるA/D変換器2と全く同様に構成して動作させることができる。
Furthermore, the A /
また、本発明は、リチウム・イオン2次電池等の電池に内蔵される充放電制御装置に広く採用することが可能である。 Further, the present invention can be widely applied to a charge / discharge control device built in a battery such as a lithium ion secondary battery.
BP…電池パック
BC…充放電制御装置BC
Bat…電池
C1、C2、C3、C4…電池セル
10…携帯電子機器
11…中央処理ユニット(CPU)
12…充電ユニット(CGU)
1…中央処理ユニット(CPU)
2…ΔΣ変調器を使用するA/D変換器
3…コントローラ(Cnt)
Q1、Q2…PチャンネルMOSトランジスタ
D1、D2…ダイオード
R…電流検出抵抗
20…制御回路
21…入力切り換え回路
22…ΔΣ変調器
23…出力切り換え回路
24、25…ディジタルフィルタ等のデジメーション回路
221…差分器
222…累積加算器
223…量子化器としての比較器
224…D/A変換器
C0〜C5…キャパシタ
OPA…演算増幅器
BP ... Battery pack BC ... Charge / discharge control device BC
Bat ... Battery C1, C2, C3, C4 ...
12 ... Charging unit (CGU)
1. Central processing unit (CPU)
2 ... A / D converter using
Q1, Q2 ... P channel MOS transistors D1, D2 ... Diode R ...
Claims (12)
前記電池に内蔵される電池セルの電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器を利用するA/D変換器を使用することを特徴とする充放電制御装置。 A charge / discharge control device built in the battery,
The same detection circuit is shared for voltage detection and current detection of battery cells built in the battery,
An A / D converter that uses a ΔΣ modulator is used for the same detection circuit.
前記電流検出抵抗の前記両端間の前記電圧降下の電圧は、前記電圧検出によって検出される前記電池セルの電圧よりも低いものであり、
前記A/D変換器の前記ΔΣ変調器が前記電流検出に際して前記電流検出抵抗の前記両端間の前記電圧降下の前記電圧をサンプリングする際の電流サンプリングキャパシタの値は、前記A/D変換器の前記ΔΣ変調器が前記電圧検出に際して前記電池セルの前記電圧をサンプリングする際の電圧サンプリングキャパシタの値よりも大きくされることを特徴とする請求項1に記載の充放電制御装置。 The current detection uses a voltage drop across a current detection resistor connected in series to the current path of the battery cell,
The voltage of the voltage drop across the current detection resistor is lower than the voltage of the battery cell detected by the voltage detection;
The value of the current sampling capacitor when the ΔΣ modulator of the A / D converter samples the voltage of the voltage drop across the current detection resistor when the current is detected is the value of the A / D converter. The charge / discharge control apparatus according to claim 1, wherein the ΔΣ modulator is made larger than a value of a voltage sampling capacitor when the voltage of the battery cell is sampled when the voltage is detected.
前記ΔΣ変調器を利用する前記A/D変換器による前記電流検出のディジタル変換出力信号のビット数は、前記ΔΣ変調器を利用する前記A/D変換器による前記複数の電池セルの前記複数の電圧の前記電圧検出のディジタル変換出力信号のビット数よりも大きく設定されたものであり、
前記ΔΣ変調器の前記電流検出でのサンプリング周波数は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出でのサンプリング周波数よりも低く設定されることが可能とされており、
前記ΔΣ変調器の前記電流検出のサンプリングによる電流検出期間は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出のサンプリングによる電圧検出期間よりも長く設定されることが可能とされていることを特徴とする請求項2に記載の充放電制御装置。 The voltage detection is to detect a plurality of voltages of a plurality of battery cells built in the battery,
The number of bits of the current detection digital conversion output signal by the A / D converter using the ΔΣ modulator is the plurality of battery cells of the plurality of battery cells by the A / D converter using the ΔΣ modulator. The voltage is set to be larger than the number of bits of the digital detection output signal of the voltage detection,
The sampling frequency at the current detection of the ΔΣ modulator can be set lower than the sampling frequency at the voltage detection of the plurality of voltages of the plurality of battery cells of the ΔΣ modulator. ,
The current detection period by the current detection sampling of the ΔΣ modulator may be set longer than the voltage detection period by the voltage detection sampling of the plurality of voltages of the plurality of battery cells of the ΔΣ modulator. The charge / discharge control apparatus according to claim 2, wherein
前記ΔΣ変調器を利用する前記A/D変換器による前記電池セルの前記電圧検出と前記電流検出とのいずれかの検出結果に応答して前記2個のトランジスタのいずれか一方のトランジスタがオフに制御されることを特徴とする請求項3に記載の充放電制御装置。 And further comprising at least two transistors connected in series to the current path of the battery cell,
One of the two transistors is turned off in response to a detection result of the voltage detection or the current detection of the battery cell by the A / D converter using the ΔΣ modulator. The charge / discharge control apparatus according to claim 3, wherein the charge / discharge control apparatus is controlled.
前記電池に内蔵される電池セルの電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器を利用するA/D変換器を使用することを特徴とする半導体集積回路。 A semiconductor integrated circuit used in a charge / discharge control device built in a battery,
The same detection circuit is shared for voltage detection and current detection of battery cells built in the battery,
A semiconductor integrated circuit, wherein an A / D converter using a ΔΣ modulator is used for the same detection circuit.
前記電流検出抵抗の前記両端間の前記電圧降下の電圧は、前記電圧検出によって検出される前記電池セルの電圧よりも低いものであり、
前記A/D変換器の前記ΔΣ変調器が前記電流検出に際して前記電流検出抵抗の前記両端間の前記電圧降下の前記電圧をサンプリングする際の電流サンプリングキャパシタの値は、前記A/D変換器の前記ΔΣ変調器が前記電圧検出に際して前記電池セルの前記電圧をサンプリングする際の電圧サンプリングキャパシタの値よりも大きくされることを特徴とする請求項7に記載の半導体集積回路。 The current detection uses a voltage drop across a current detection resistor connected in series to the current path of the battery cell,
The voltage of the voltage drop across the current detection resistor is lower than the voltage of the battery cell detected by the voltage detection;
The value of the current sampling capacitor when the ΔΣ modulator of the A / D converter samples the voltage of the voltage drop across the current detection resistor when the current is detected is the value of the A / D converter. The semiconductor integrated circuit according to claim 7, wherein the ΔΣ modulator is set larger than a value of a voltage sampling capacitor when the voltage of the battery cell is sampled when the voltage is detected.
前記ΔΣ変調器を利用する前記A/D変換器による前記電流検出のディジタル変換出力信号のビット数は、前記ΔΣ変調器を利用する前記A/D変換器による前記複数の電池セルの前記複数の電圧の前記電圧検出のディジタル変換出力信号のビット数よりも大きく設定されたものであり、
前記ΔΣ変調器の前記電流検出でのサンプリング周波数は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出でのサンプリング周波数よりも低く設定されることが可能とされており、
前記ΔΣ変調器の前記電流検出のサンプリングによる電流検出期間は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出のサンプリングによる電圧検出期間よりも長く設定されることが可能とされていることを特徴とする請求項8に記載の半導体集積回路。 The voltage detection is to detect a plurality of voltages of a plurality of battery cells built in the battery,
The number of bits of the current detection digital conversion output signal by the A / D converter using the ΔΣ modulator is the plurality of battery cells of the plurality of battery cells by the A / D converter using the ΔΣ modulator. The voltage is set to be larger than the number of bits of the digital detection output signal of the voltage detection,
The sampling frequency at the current detection of the ΔΣ modulator can be set lower than the sampling frequency at the voltage detection of the plurality of voltages of the plurality of battery cells of the ΔΣ modulator. ,
The current detection period by the current detection sampling of the ΔΣ modulator may be set longer than the voltage detection period by the voltage detection sampling of the plurality of voltages of the plurality of battery cells of the ΔΣ modulator. The semiconductor integrated circuit according to claim 8, wherein:
前記ΔΣ変調器を利用する前記A/D変換器による前記電池セルの前記電圧検出と前記電流検出とのいずれかの検出結果に応答して前記2個のトランジスタのいずれか一方のトランジスタがオフに制御されることを特徴とする請求項9に記載の半導体集積回路。 And further comprising at least two transistors connected in series to the current path of the battery cell,
One of the two transistors is turned off in response to a detection result of the voltage detection or the current detection of the battery cell by the A / D converter using the ΔΣ modulator. The semiconductor integrated circuit according to claim 9, wherein the semiconductor integrated circuit is controlled.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009056382A JP5593036B2 (en) | 2009-03-10 | 2009-03-10 | Charge / discharge control device built in battery and semiconductor integrated circuit used therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009056382A JP5593036B2 (en) | 2009-03-10 | 2009-03-10 | Charge / discharge control device built in battery and semiconductor integrated circuit used therefor |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010213445A true JP2010213445A (en) | 2010-09-24 |
JP2010213445A5 JP2010213445A5 (en) | 2012-03-29 |
JP5593036B2 JP5593036B2 (en) | 2014-09-17 |
Family
ID=42973016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009056382A Expired - Fee Related JP5593036B2 (en) | 2009-03-10 | 2009-03-10 | Charge / discharge control device built in battery and semiconductor integrated circuit used therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5593036B2 (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103516005A (en) * | 2012-06-15 | 2014-01-15 | 美国博通公司 | Charger external power device gain sampling |
CN104009514A (en) * | 2013-02-27 | 2014-08-27 | 蔡富生 | Control circuit and method of battery branch in battery system |
CN104267352A (en) * | 2014-09-28 | 2015-01-07 | 苏州克兰兹电子科技有限公司 | Multifunctional electric vehicle battery management system |
CN104345281A (en) * | 2014-10-11 | 2015-02-11 | 苏州克兰兹电子科技有限公司 | Battery management system of electric automobile |
US9887608B2 (en) | 2013-01-24 | 2018-02-06 | Asmo Co., Ltd. | Rotor, stator and motor |
CN107765149A (en) * | 2017-10-13 | 2018-03-06 | 上海钛昕电气科技有限公司 | The insulation detection device of integrated multifunction |
WO2018218972A1 (en) * | 2017-06-01 | 2018-12-06 | 深圳源创智能照明有限公司 | Solar power supply system and charging and discharging detection and regulating circuit thereof |
CN109444529A (en) * | 2018-12-07 | 2019-03-08 | 上海辛格林纳新时达电机有限公司 | A kind of current sample method and servo-driver based on Σ Δ type ADC |
JP2020506650A (en) * | 2017-02-08 | 2020-02-27 | ライテック・ラボラトリーズ・エルエルシー | Monitoring system for series-connected battery cells |
CN110927582A (en) * | 2019-11-13 | 2020-03-27 | 上海理工大学 | Lithium battery SOC estimation method based on multiple sigma points |
US11209488B2 (en) | 2017-12-22 | 2021-12-28 | Litech Laboratories, Inc. | Energy delivery system |
US11990591B2 (en) | 2017-02-08 | 2024-05-21 | Litech Laboratories, Inc. | Method for monitoring series-connected battery cells |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106124994A (en) * | 2016-06-12 | 2016-11-16 | 北京长城华冠汽车科技股份有限公司 | The battery parameter detection device of a kind of electric automobile and electric automobile |
JP6922533B2 (en) * | 2017-08-04 | 2021-08-18 | 株式会社デンソー | Voltage detector |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007240524A (en) * | 2006-02-13 | 2007-09-20 | Mitsumi Electric Co Ltd | Remaining battery charge detection circuit |
-
2009
- 2009-03-10 JP JP2009056382A patent/JP5593036B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007240524A (en) * | 2006-02-13 | 2007-09-20 | Mitsumi Electric Co Ltd | Remaining battery charge detection circuit |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103516005A (en) * | 2012-06-15 | 2014-01-15 | 美国博通公司 | Charger external power device gain sampling |
CN103516005B (en) * | 2012-06-15 | 2015-09-23 | 美国博通公司 | Charger external power device gain is sampled |
US9887608B2 (en) | 2013-01-24 | 2018-02-06 | Asmo Co., Ltd. | Rotor, stator and motor |
CN104009514A (en) * | 2013-02-27 | 2014-08-27 | 蔡富生 | Control circuit and method of battery branch in battery system |
JP2014166141A (en) * | 2013-02-27 | 2014-09-08 | Fu-Sheng Tsai | Control circuit and control method for battery branch of battery system |
TWI511416B (en) * | 2013-02-27 | 2015-12-01 | 蔡富生 | Control circuit and method of battery branch in battery system |
CN104009514B (en) * | 2013-02-27 | 2016-08-17 | 蔡富生 | The control circuit of battery branch and control method for a battery system |
CN104267352A (en) * | 2014-09-28 | 2015-01-07 | 苏州克兰兹电子科技有限公司 | Multifunctional electric vehicle battery management system |
CN104345281A (en) * | 2014-10-11 | 2015-02-11 | 苏州克兰兹电子科技有限公司 | Battery management system of electric automobile |
US11121415B2 (en) | 2017-02-08 | 2021-09-14 | Litech Laboratories, Inc. | Monitoring system for series-connected battery cells |
JP2020506650A (en) * | 2017-02-08 | 2020-02-27 | ライテック・ラボラトリーズ・エルエルシー | Monitoring system for series-connected battery cells |
JP2022089830A (en) * | 2017-02-08 | 2022-06-16 | ライテック・ラボラトリーズ・エルエルシー | Monitoring system for series-connected battery cells |
JP7094289B2 (en) | 2017-02-08 | 2022-07-01 | ライテック・ラボラトリーズ・エルエルシー | Monitoring system for series-connected battery cells |
JP7471337B2 (en) | 2017-02-08 | 2024-04-19 | ライテック・ラボラトリーズ・エルエルシー | Monitoring system for series-connected battery cells |
US11990591B2 (en) | 2017-02-08 | 2024-05-21 | Litech Laboratories, Inc. | Method for monitoring series-connected battery cells |
WO2018218972A1 (en) * | 2017-06-01 | 2018-12-06 | 深圳源创智能照明有限公司 | Solar power supply system and charging and discharging detection and regulating circuit thereof |
CN107765149A (en) * | 2017-10-13 | 2018-03-06 | 上海钛昕电气科技有限公司 | The insulation detection device of integrated multifunction |
US11209488B2 (en) | 2017-12-22 | 2021-12-28 | Litech Laboratories, Inc. | Energy delivery system |
CN109444529A (en) * | 2018-12-07 | 2019-03-08 | 上海辛格林纳新时达电机有限公司 | A kind of current sample method and servo-driver based on Σ Δ type ADC |
CN109444529B (en) * | 2018-12-07 | 2021-06-01 | 上海辛格林纳新时达电机有限公司 | Current sampling method and servo driver based on sigma delta type ADC |
CN110927582A (en) * | 2019-11-13 | 2020-03-27 | 上海理工大学 | Lithium battery SOC estimation method based on multiple sigma points |
Also Published As
Publication number | Publication date |
---|---|
JP5593036B2 (en) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5593036B2 (en) | Charge / discharge control device built in battery and semiconductor integrated circuit used therefor | |
JP4450817B2 (en) | Voltage conversion circuit and battery device | |
JP5350479B2 (en) | Apparatus and method for measuring cell voltage of battery pack | |
US6774831B2 (en) | Analog switch circuit | |
US7629917B2 (en) | Integrator and cyclic AD converter using the same | |
US7705563B2 (en) | Charging control semiconductor integrated circuit and secondary battery charging apparatus using the same | |
US20160094065A1 (en) | Battery protection circuit and device, battery pack, and battery protection method | |
US20100194345A1 (en) | Multi-cell battery pack protection circuit | |
CN107315107B (en) | Semiconductor device, battery monitoring system and detection method | |
EP1798838A2 (en) | Low pass filter | |
EP2355303A2 (en) | Battery pack | |
TW201400838A (en) | Battery management system | |
TW200410432A (en) | Charging-type electric potential balancing device | |
WO1998034316A1 (en) | Power supply monitoring integrated circuit device and battery pack | |
JP4340514B2 (en) | Battery voltage measuring device and battery pack | |
US8378868B2 (en) | Systems and methods for analog to digital converter charge storage device measurement | |
Farah et al. | A new Li-ion battery charger with charge mode selection based on 0.18 um CMOS for phone applications | |
JP5187040B2 (en) | Rechargeable battery charger | |
Chen et al. | A Battery Interconnect Module with high voltage transceiver using 0.25 µm 60V BCD process for Battery Management Systems | |
CN219085102U (en) | Detection gating module, battery management system and battery management chip | |
JP5329840B2 (en) | Overvoltage protection circuit and power management circuit and electronic equipment using the same | |
KR102320110B1 (en) | Battery proction circuit using a currnt sensing resistor | |
US9391464B2 (en) | External battery for determining the amplitude of charge current | |
CN116718935B (en) | Battery detection device and battery detection method | |
US20220365141A1 (en) | Voltage sensing circuit, battery pack, and battery system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5593036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |