JP2010206949A - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP2010206949A
JP2010206949A JP2009050099A JP2009050099A JP2010206949A JP 2010206949 A JP2010206949 A JP 2010206949A JP 2009050099 A JP2009050099 A JP 2009050099A JP 2009050099 A JP2009050099 A JP 2009050099A JP 2010206949 A JP2010206949 A JP 2010206949A
Authority
JP
Japan
Prior art keywords
power supply
switching
output
oscillator
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009050099A
Other languages
Japanese (ja)
Other versions
JP5384973B2 (en
Inventor
Junya Wakiguchi
純弥 湧口
Osamu Saito
修 齊藤
Shigeru Hisada
茂 久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2009050099A priority Critical patent/JP5384973B2/en
Publication of JP2010206949A publication Critical patent/JP2010206949A/en
Application granted granted Critical
Publication of JP5384973B2 publication Critical patent/JP5384973B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To further suppress electric power in at a standby mode, and to prevent buzzing of a transformer at intermittent operation of an oscillator. <P>SOLUTION: The phase of a current flowing an MOS-FET for switching is detected to discriminate whether the operation mode is a normal mode or a standby mode. If the mode is determined as being standby mode, a burst-mode operation is started; and the on-width of high-side MOS-FET is limited and the on-width of high-side MOS-FET is set to be asymmetric with respect to the on-width of low-side MOS-FET. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は電流共振型のスイッチング電源に関し、特に、スタンバイ時の消費電力の軽減を実現するスイッチング電源に関する。   The present invention relates to a current resonance type switching power supply, and more particularly to a switching power supply that realizes reduction of power consumption during standby.

図１１に示すように、電流共振型のスイッチング電源は、ハイサイド側のスイッチング用のＭＯＳ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)５０１と、ローサイド側のスイッチング用のＭＯＳ−ＦＥＴ５０２と、共振コンデンサ５０３と、トランス５０４と、出力整流用のダイオード５０５、５０６とを有し、トランス５０４の一次側の巻線をＭＯＳ−ＦＥＴ５０１及び５０２でスイッチングし、二次側巻線からの出力を、ダイオード５０５、５０６で整流して、取り出している。   As shown in FIG. 11, a current resonance type switching power supply includes a high-side switching MOS-FET (Metal Oxide Field Effect Transistor) 501, a low-side switching MOS-FET 502, and a resonant capacitor 503. And a transformer 504 and output rectifying diodes 505 and 506, the primary winding of the transformer 504 is switched by the MOS-FETs 501 and 502, and the output from the secondary winding is connected to the diode 505, Rectified at 506 and taken out.

このような電流共振型のスイッチング電源は、疑似共振型のスイッチング電源と比べて高効率である。つまり、図１２は、電流共振型のスイッチング電源と、疑似共振型のスイッチング電源との効率を比較したものであり、図１２において、横軸は負荷を示し、縦軸は効率を示している。図１２に示すグラフからわかるように、電流共振型のスイッチング電源は、疑似共振型のスイッチング電源に比べて、高効率である。   Such a current resonance type switching power supply is more efficient than a pseudo resonance type switching power supply. That is, FIG. 12 compares the efficiency of the current resonance type switching power supply and the pseudo resonance type switching power supply. In FIG. 12, the horizontal axis indicates the load, and the vertical axis indicates the efficiency. As can be seen from the graph shown in FIG. 12, the current resonance type switching power supply is more efficient than the pseudo resonance type switching power supply.

ところが、電流共振型のスイッチング電源は、負荷が小さくなると、二次側で出力する電流に対する励磁電流の割合が大きくなり、効率が低下する。   However, in the current resonance type switching power supply, when the load is reduced, the ratio of the excitation current to the current output on the secondary side increases, and the efficiency decreases.

すなわち、電流共振型のスイッチング電源では、二次側に伝えるエネルギーとなる電流の他に、共振により一次側だけを流れている励磁電流が流れる。この共振による励磁電流は、負荷で消費される電流に係わらず流れ続ける。したがって、軽負荷のときには、共振による励磁電流による効率の低下が大きくなる。   That is, in the current resonance type switching power supply, an excitation current flowing only on the primary side due to resonance flows in addition to a current serving as energy transmitted to the secondary side. The excitation current due to this resonance continues to flow regardless of the current consumed by the load. Therefore, when the load is light, the reduction in efficiency due to the excitation current due to resonance becomes large.

また、一般的な電流共振型のスイッチング電源では、ハイサイド側のスイッチング用のＭＯＳ−ＦＥＴ５０１がオンになる期間と、ローサイド側のスイッチング用のＭＯＳ−ＦＥＴ５０２がオンになる期間が等しくなるように設定されている。この場合には、上述のように、電流共振型のスイッチング電源では、負荷が小さくなると、二次側で出力する電流に対する励磁電流の割合が大きくなり、効率が低下するという問題が生じる。   In a general current resonance type switching power supply, the period during which the high-side switching MOS-FET 501 is turned on is set to be equal to the period during which the low-side switching MOS-FET 502 is turned on. Has been. In this case, as described above, in the current resonance type switching power supply, when the load is reduced, the ratio of the excitation current to the current output on the secondary side is increased, resulting in a problem that the efficiency is lowered.

そこで、従来、例えば特許文献１及び特許文献２に示されるように、軽負荷か重負荷かを検出し、軽負荷か重負荷かに応じて、スイッチング用のＭＯＳ−ＦＥＴのオン期間を制御して、二次側巻線の出力に応じて、効率の低下を防ぐようにしたものが提案されている。すなわち、通常時には、ハイサイド側のＭＯＳ−ＦＥＴとローサイド側のＭＯＳ−ＦＥＴのオン期間が等しくなるように制御し、軽負荷時には、ハイサイド側のＭＯＳ−ＦＥＴのオン期間を短く、ローサイド側のＭＯＳ−ＦＥＴのオン期間を長くして、共振の励磁電流による効率の低下を防ぐようにする。   Therefore, conventionally, as shown in, for example, Patent Document 1 and Patent Document 2, it is detected whether the load is light or heavy, and the ON period of the switching MOS-FET is controlled according to whether the load is light or heavy. In accordance with the output of the secondary winding, one that prevents a decrease in efficiency has been proposed. That is, during normal operation, the ON period of the high-side MOS-FET and the low-side MOS-FET are controlled to be equal, and during light load, the ON period of the high-side MOS-FET is shortened to reduce the low-side side MOS-FET. The on-period of the MOS-FET is lengthened to prevent a reduction in efficiency due to resonance excitation current.

一般的な電子機器では、スタンバイ時に、最低限の回路以外への電流の供給が停止され、軽負荷となる。このとき、電流共振型のスイッチング電源を用いた電子機器では、共振による励磁電流が流れ続け、スタンバイ時の消費電力が大きくなるという問題を生じさせる。   In a general electronic device, current supply to a circuit other than the minimum circuit is stopped during standby, resulting in a light load. At this time, in an electronic device using a current resonance type switching power supply, an excitation current due to resonance continues to flow, causing a problem that power consumption during standby increases.

こうした問題を解決するために、スタンバイ時に発振器を間欠動作させる方法が考えられる。図８は、上記の方法を実現するための発振器の基本構成を示すものである。   In order to solve such a problem, a method of intermittently operating the oscillator during standby can be considered. FIG. 8 shows a basic configuration of an oscillator for realizing the above method.

図８において、演算増幅器３０１はボルテージフォロワ回路を構成しており、演算増幅器３０１の非反転入力には、トランジスタ３０２のベースが接続されると共に、基準電源３００が接続されており、トランジスタ３０２のエミッタには、ＦＢ端子が接続されている。また、演算増幅器３０１の出力端に、トランジスタ３０３のベースが接続されている。   In FIG. 8, an operational amplifier 301 constitutes a voltage follower circuit. A non-inverting input of the operational amplifier 301 is connected to a base of a transistor 302 and a reference power supply 300, and an emitter of the transistor 302. Is connected to the FB terminal. Further, the base of the transistor 303 is connected to the output terminal of the operational amplifier 301.

演算増幅器３０１と、演算増幅器３０１の非反転入力側のトランジスタ３０２と、演算増幅器３０１の出力側のトランジスタ３０３と、カレントミラー回路を構成するトランジスタ３０４及び３０５と、同様に、カレントミラー回路を構成するトランジスタ３０６及び３０７とからなる回路により、フォトカプラ２２からの検出電流に応じた充電電流が形成される。この充電電流により、Ｃｔ端子に接続されたコンデンサ２３が充電され、Ｃｔ端子の電圧が上昇していく。このときの時定数は、端子Ｒｔに接続された抵抗２４の抵抗値と、端子Ｃｔに接続されたコンデンサ２３の静電容量により設定できる。   Similarly, the operational amplifier 301, the non-inverting input side transistor 302 of the operational amplifier 301, the output side transistor 303 of the operational amplifier 301, and the transistors 304 and 305 constituting the current mirror circuit constitute a current mirror circuit. A charging current corresponding to the detection current from the photocoupler 22 is formed by a circuit including the transistors 306 and 307. With this charging current, the capacitor 23 connected to the Ct terminal is charged, and the voltage at the Ct terminal increases. The time constant at this time can be set by the resistance value of the resistor 24 connected to the terminal Rt and the capacitance of the capacitor 23 connected to the terminal Ct.

Ｃｔ端子の電圧は、コンパレータ３１１及び３１２により検出される。コンパレータ３１１には、例えば３．０Ｖのリファレンス電圧が供給される。また、コンパレータ３１２には、例えば１．５Ｖのリファレンス電圧が供給される。   The voltage at the Ct terminal is detected by the comparators 311 and 312. For example, a reference voltage of 3.0 V is supplied to the comparator 311. The comparator 312 is supplied with a reference voltage of 1.5V, for example.

フォトカプラ２２からの検出電流に応じた充電電流によりコンデンサ２３が充電され、Ｃｔ端子の電圧は、図９（Ａ）に示すように、上昇していく。Ｃｔ端子の電圧が例えば３．０Ｖを越えると、図９（Ｂ）に示すように、コンパレータ３１１の出力がハイレベルになる。   The capacitor 23 is charged by the charging current corresponding to the detected current from the photocoupler 22, and the voltage at the Ct terminal rises as shown in FIG. 9A. When the voltage at the Ct terminal exceeds 3.0 V, for example, the output of the comparator 311 becomes high level as shown in FIG. 9B.

コンパレータ３１１の出力は、ＲＳフリップフロップ３１３のセット入力に供給され、Ｃｔ端子の電圧が例えば３．０Ｖを越えてコンパレータ３１１の出力がハイレベルになると、図９（Ｄ）に示すように、ＲＳフリップフロップ３１３がセットされる。   The output of the comparator 311 is supplied to the set input of the RS flip-flop 313. When the voltage of the Ct terminal exceeds 3.0 V, for example, and the output of the comparator 311 becomes high level, as shown in FIG. The flip-flop 313 is set.

ＲＳフリップフロップ３１３の出力は、カウンタ３１４のＣＬＫ端子に供給されると共に、抵抗３１８を介して、トランジスタ３１５のベースに供給される。   The output of the RS flip-flop 313 is supplied to the CLK terminal of the counter 314 and also supplied to the base of the transistor 315 via the resistor 318.

Ｃｔ端子の電圧が例えば３．０Ｖを越えてコンパレータ３１１の出力がハイレベルになると、図９（Ｄ）に示すように、ＲＳフリップフロップ３１３がセットされ、トランジスタ３１５がオンする。これにより、電流源３１７により、コンデンサ２３の電荷が放電され、図６（Ａ）に示すように、Ｃｔ端子の電圧が下降していく。   When the voltage of the Ct terminal exceeds, for example, 3.0 V and the output of the comparator 311 becomes high level, the RS flip-flop 313 is set and the transistor 315 is turned on as shown in FIG. 9D. As a result, the charge of the capacitor 23 is discharged by the current source 317, and the voltage at the Ct terminal decreases as shown in FIG.

Ｃｔ端子の電圧が例えば１．５Ｖより下がると、図９（Ｃ）に示すように、コンパレータ３１２の出力がハイレベルになり、ＲＳフリップフロップ３１３がリセットされる。ＲＳフリップフロップ３１３がリセットされると、トランジスタ３１５がオフする。これにより、図９（Ａ）に示すように、コンデンサ２３に充電電流が流れ、Ｃｔ端子の電圧が上昇していく。以下、同様の動作が繰り返される。   When the voltage at the Ct terminal falls below 1.5 V, for example, as shown in FIG. 9C, the output of the comparator 312 becomes high level, and the RS flip-flop 313 is reset. When the RS flip-flop 313 is reset, the transistor 315 is turned off. As a result, as shown in FIG. 9A, a charging current flows through the capacitor 23, and the voltage at the Ct terminal increases. Thereafter, the same operation is repeated.

また、ＲＳフリップフロップ３１３の出力は、カウンタ３１４のＣＬＫ端子に供給される。カウンタ３１４のビットＱＡ（最下位ビット）の出力は、ＲＳフリップフロップ３２１のセット入力に供給されると共に、インバータ３１６を介して、ＲＳフリップフロップ３２２のセット入力に供給される。ＲＳフリップフロップ３２１及び３２２のリセット入力には、ＲＳフリップフロップ３１３の出力が供給される。   The output of the RS flip-flop 313 is supplied to the CLK terminal of the counter 314. The output of the bit QA (least significant bit) of the counter 314 is supplied to the set input of the RS flip-flop 321 and is also supplied to the set input of the RS flip-flop 322 via the inverter 316. The reset input of the RS flip-flops 321 and 322 is supplied with the output of the RS flip-flop 313.

ＲＳフリップフロップ３１３の出力により、図９（Ｅ）に示すようなタイミングで、カウンタ３１４のビットＱＡの出力が変化する。カウンタ３１４のビットＱＡの出力がハイレベルに変化するタイミングで、図９（Ｆ）に示すように、ＲＳフリップフロップ３２１の出力がハイレベルになる。ＲＳフリップフロップ３２１は、ＲＳフリップフロップ３１３の出力（図９（Ｄ））でリセットされる。このＲＳフリップフロップ３２１の出力は、ハイサイド側のスイッチングパルスＶＧＨとして出力される。   With the output of the RS flip-flop 313, the output of the bit QA of the counter 314 changes at the timing as shown in FIG. At the timing when the output of the bit QA of the counter 314 changes to high level, the output of the RS flip-flop 321 becomes high level as shown in FIG. The RS flip-flop 321 is reset by the output of the RS flip-flop 313 (FIG. 9D). The output of the RS flip-flop 321 is output as a high-side switching pulse VGH.

また、カウンタ３１４のビットＱＡの出力がローレベルに変化するタイミングで、図９（Ｇ）に示すように、ＲＳフリップフロップ３２２の出力がハイレベルになる。ＲＳフリップフロップ３２２は、ＲＳフリップフロップ３１３の出力（図９（Ｄ））でリセットされる。このＲＳフリップフロップ３２２の出力は、ローサイド側のスイッチングパルスＶＧＬとして出力される。   Further, at the timing when the output of the bit QA of the counter 314 changes to the low level, as shown in FIG. 9G, the output of the RS flip-flop 322 becomes the high level. The RS flip-flop 322 is reset by the output of the RS flip-flop 313 (FIG. 9D). The output of the RS flip-flop 322 is output as a low-side switching pulse VGL.

以下、上述の動作が繰り返されることで、図９（Ｆ）及び図９（Ｇ）に示すように、ＭＯＳ−ＦＥＴ１１及び１２に対するスイッチングパルスＶＧＨ及びＶＧＬが出力される。   Thereafter, by repeating the above-described operation, switching pulses VGH and VGL for the MOS-FETs 11 and 12 are output as shown in FIGS. 9 (F) and 9 (G).

特開２００６−２０４０４４号公報JP 2006-204044 A 特開２００１−３３３５７６号公報JP 2001-333576 A

しかしながら、上記の方法によって、スタンバイモード時の無負荷状態における入力電力を低減することは可能であるが、無負荷時における消費電力は、依然として、無視できないレベルにあり、さらなる電力の抑制が求められる。   However, although it is possible to reduce the input power in the no-load state in the standby mode by the above method, the power consumption in the no-load state is still at a level that cannot be ignored, and further power suppression is required. .

また、発振器の間欠動作時には、図１０に示すように、発振時にメインスイッチであるＭＯＳ−ＦＥＴのドレイン電流が大きくなるため、トランスの鳴きなどが発生する恐れがあるという問題がある。   Further, when the oscillator is intermittently operated, as shown in FIG. 10, the drain current of the MOS-FET, which is the main switch, increases during oscillation, which may cause a transformer to squeal.

そこで、本発明は、上述の課題に鑑みてなされたものであり、スタンバイモード時における更なる電力の抑制を実現するとともに、発振器の間欠動作時におけるトランスの鳴き等を防止するスイッチング電源を提供することを目的とする。   Accordingly, the present invention has been made in view of the above-described problems, and provides a switching power supply that realizes further power suppression in the standby mode and prevents the transformer from squeaking during the intermittent operation of the oscillator. For the purpose.

本発明は、上記の課題を解決するために、以下の事項を提案している。   The present invention proposes the following matters in order to solve the above problems.

（１）本発明は、電流共振型のスイッチング電源において、発振器を連続的に動作させて電源制御を行う通常モードと、前記発振器を間欠的に動作させて電源制御を行うバーストモードとを設定する設定手段と、前記バーストモードに設定したときに、二次側の出力電圧を検出し、前記二次側の出力電圧が低下すると、前記スイッチングパルスの発振器の発振動作を開始させ、前記二次側の出力電圧が復帰すると、前記スイッチングパルスの発振器の発振動作を停止させるバースト動作設定手段と、スイッチングトランジスタに流れる電流の位相を検出して予め任意に設定した基準により、重負荷か軽負荷かを判別する判別手段と、を備え、前記スイッチングトランジスタに流れる電流の位相から軽負荷と判別されたときに、前記バーストモードに設定するとともに、ハイサイド側のスイッチングトランジスタのオン期間の幅と、ローサイド側のスイッチングトランジスタのオン期間の幅とが非対称となるようなスイッチングを行うことを特徴とするスイッチング電源を提案している。   (1) In the current resonance type switching power supply, the present invention sets a normal mode in which the oscillator is operated continuously to perform power supply control and a burst mode in which the oscillator is operated intermittently to perform power supply control. And when setting the burst mode, the output voltage on the secondary side is detected, and when the output voltage on the secondary side decreases, the oscillation operation of the oscillator of the switching pulse is started, and the secondary side When the output voltage is restored, burst operation setting means for stopping the oscillation operation of the oscillator of the switching pulse and whether the load is heavy load or light load based on an arbitrary preset reference by detecting the phase of the current flowing through the switching transistor Discriminating means for discriminating, and when the light load is determined from the phase of the current flowing through the switching transistor, And a switching power supply that performs switching such that the width of the on-period of the switching transistor on the high side and the width of the on-period of the switching transistor on the low side are asymmetric. Yes.

この発明によれば、スイッチングトランジスタに流れる電流の位相から、重負荷か軽負荷を判別して、通常動作モードかスタンバイモードかを判定し、スタンバイモードであるときに、発振器をバースト動作に設定するとともに、ハイサイド側のスイッチングトランジスタのオン期間の幅と、ローサイド側のスイッチングトランジスタのオン期間の幅とが非対称となるようなスイッチングを行う。これにより、バースト動作では、出力電圧が設定値まで達していないため、ローサイド側のスイッチングトランジスタのオン幅はソフトスタート期間を通過して最低発振周波数まで低下し、ハイサイド側の上下のスイッチングトランジスタのオン幅小さくなる。これにより、入力からのエネルギーが小さくなる。また、入力からのエネルギーが小さくなることから、スイッチングトランジスタのドレイン電流ピークが低減でき、トランスの鳴きを抑制することができる。   According to the present invention, the heavy load or the light load is discriminated from the phase of the current flowing through the switching transistor to determine whether the operation mode is the normal operation mode or the standby mode, and the oscillator is set to the burst operation in the standby mode. At the same time, switching is performed such that the width of the ON period of the switching transistor on the high side and the width of the ON period of the switching transistor on the low side are asymmetric. As a result, in the burst operation, since the output voltage does not reach the set value, the ON width of the switching transistor on the low side decreases to the lowest oscillation frequency through the soft start period, and the upper and lower switching transistors on the high side switch. The on width becomes smaller. This reduces the energy from the input. Further, since the energy from the input is reduced, the drain current peak of the switching transistor can be reduced, and the squealing of the transformer can be suppressed.

（２）本発明は、（１）のスイッチング電源について、前記判別手段が、発振出力の所定のタイミングで、前記スイッチングトランジスタに流れる電流が正方向か負方向かを検出して、前記スイッチングトランジスタに流れる電流の位相を判別することを特徴とするスイッチング電源を提案している。   (2) According to the present invention, in the switching power supply of (1), the determination unit detects whether a current flowing through the switching transistor is positive or negative at a predetermined timing of oscillation output. A switching power supply characterized by determining the phase of a flowing current has been proposed.

この発明によれば、発振出力の所定のタイミングで、スイッチングトランジスタに流れる電流が正方向か負方向かを検出することで、スイッチングトランジスタに流れる電流の位相を検出し、重負荷か軽負荷かを確実に検出できる。   According to the present invention, by detecting whether the current flowing through the switching transistor is positive or negative at a predetermined timing of the oscillation output, the phase of the current flowing through the switching transistor is detected, and whether the load is heavy or light is determined. It can be detected reliably.

（３）本発明は、（１）のスイッチング電源について、前記スイッチングトランジスタに流れる電流の位相から軽負荷と判別されたときに、ローサイド側のスイッチングトランジスタを最低周波数で最大のオン幅まで広げることを特徴とするスイッチング電源を提案している。   (3) In the switching power supply of (1), the present invention extends the low-side switching transistor to the maximum ON width at the lowest frequency when it is determined that the load is light from the phase of the current flowing through the switching transistor. We have proposed a switching power supply.

この発明によれば、軽負荷時に、ローサイド側のスイッチングトランジスタを最低周波数で最大のオン幅まで広げることで、励磁電流による効率の低下を抑えることができる。また、スイッチングトランジスタのスイッチング周波数が低下するので、ドライブ損失及びスイッチング損失を小さくできる。   According to the present invention, when the load is light, the low-side switching transistor is expanded to the maximum on-width at the lowest frequency, so that a decrease in efficiency due to the excitation current can be suppressed. Further, since the switching frequency of the switching transistor is lowered, drive loss and switching loss can be reduced.

（４）本発明は、（１）のスイッチング電源について、前記バースト動作設定手段が、フィードバック電圧を第１の閾値と比較する第１の比較手段と、前記フィードバック電圧を第２の閾値と比較する第２の比較手段とを備え、前記二次側の出力電圧が低下して前記フィードバック電圧が前記第１の閾値まで上昇したときに、前記スイッチングパルスの発振器の動作を開始させ、前記二次側の出力電圧が復帰して前記フィードバック電圧が前記第２の閾値まで下降したときに、前記スイッチングパルスの発振器の動作を停止させることを特徴とするスイッチング電源を提案している。   (4) In the switching power supply of (1), the burst operation setting unit compares the feedback voltage with a second threshold, and the first comparison unit that compares the feedback voltage with a first threshold. A second comparing means, and when the secondary side output voltage decreases and the feedback voltage rises to the first threshold value, the operation of the switching pulse oscillator is started, and the secondary side The switching power supply is characterized in that the operation of the oscillator of the switching pulse is stopped when the output voltage of the switching pulse is restored and the feedback voltage falls to the second threshold value.

この発明によれば、フィードバック電圧を検出することにより、二次側の出力電圧を検出して、電源制御を間欠的に停止させることができる。   According to the present invention, by detecting the feedback voltage, it is possible to detect the output voltage on the secondary side and stop the power supply control intermittently.

（５）本発明は、（１）のスイッチング電源について、前記バーストモードでスイッチングパルスの発振器の動作を開始させるときに、ソフトスタート時間を通常の起動時より短くすることを特徴とするスイッチング電源を提案している。   (5) In the switching power supply of (1), the present invention provides a switching power supply characterized in that when starting the operation of the switching pulse oscillator in the burst mode, the soft start time is made shorter than that at the normal startup time. is suggesting.

この発明によれば、ソフトスタート時間を通常の起動時より短くすることにより、出力電圧の変動幅を小さくすることができる。   According to the present invention, it is possible to reduce the fluctuation range of the output voltage by shortening the soft start time compared to the normal startup time.

本発明によれば、スタンバイモード時における更なる電力の抑制を実現することができるという効果がある。また、発振器の間欠動作時におけるトランスの鳴き等を防止することができるという効果がある。   According to the present invention, there is an effect that it is possible to realize further power suppression in the standby mode. Further, there is an effect that it is possible to prevent the transformer from squeaking during the intermittent operation of the oscillator.

本実施形態に係るスイッチング電源の構成を示す図である。It is a figure which shows the structure of the switching power supply which concerns on this embodiment. 本実施形態に係る電源制御回路の構成を示す図である。It is a figure which shows the structure of the power supply control circuit which concerns on this embodiment. 本実施形態の構成を示す接続図である。It is a connection diagram which shows the structure of this embodiment. Ｒｔの抵抗値とオン時間の関係を示す図である。It is a figure which shows the resistance value of Rt, and the relationship of ON time. 本実施形態に係るスイッチング波形を示す図である。It is a figure which shows the switching waveform which concerns on this embodiment. 従来例に係る発振器の間欠動作時におけるメインＭＯＳ−ＦＥＴのドレイン電流を示した図である。It is the figure which showed the drain current of main MOS-FET at the time of the intermittent operation | movement of the oscillator which concerns on a prior art example. 本実施形態に係る発振器の間欠動作時におけるメインＭＯＳ−ＦＥＴのドレイン電流を示した図である。It is the figure which showed the drain current of main MOS-FET at the time of the intermittent operation | movement of the oscillator which concerns on this embodiment. 従来例に係る発振器の構成を示した図である。It is the figure which showed the structure of the oscillator which concerns on a prior art example. 図８に示す発振器の各部波形を示した図である。It is the figure which showed each part waveform of the oscillator shown in FIG. 従来例に係る発振器の間欠動作時におけるメインＭＯＳ−ＦＥＴのドレイン電流を示した図である。It is the figure which showed the drain current of main MOS-FET at the time of the intermittent operation | movement of the oscillator which concerns on a prior art example. 従来のスイッチング電源の説明に用いる接続図である。It is a connection diagram used for description of the conventional switching power supply. 従来の電流共振型のスイッチング電源の効率の説明に用いるグラフである。It is a graph used for description of the efficiency of the conventional current resonance type switching power supply.

以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the constituent elements in the present embodiment can be appropriately replaced with existing constituent elements and the like, and various variations including combinations with other existing constituent elements are possible. Therefore, the description of the present embodiment does not limit the contents of the invention described in the claims.

＜スイッチング電源の構成＞
図１は、本発明が適用できるスイッチング電源の一例である。
図１において、電源入力端子１ａと電源入力端子１ｂとの間に、平滑コンデンサ２が接続され、電源入力端子１ａは、入力電源ライン３に接続され、電源入力端子１ｂは接地されている。また、入力電源ライン３と接地間に、ＭＯＳ−ＦＥＴ１１と、ＭＯＳ−ＦＥＴ１２とが直列に接続されている。 <Configuration of switching power supply>
FIG. 1 is an example of a switching power supply to which the present invention can be applied.
In FIG. 1, a smoothing capacitor 2 is connected between a power input terminal 1a and a power input terminal 1b, the power input terminal 1a is connected to an input power line 3, and the power input terminal 1b is grounded. A MOS-FET 11 and a MOS-FET 12 are connected in series between the input power supply line 3 and the ground.

また、ＭＯＳ−ＦＥＴ１１とＭＯＳ−ＦＥＴ１２との接続点がトランス４の一次側巻線Ｎｐ１の一端に接続されており、トランス４の一次側巻線Ｎｐ１の他端は、共振コンデンサ５、抵抗６を介して接地されている。   The connection point between the MOS-FET 11 and the MOS-FET 12 is connected to one end of the primary side winding Np1 of the transformer 4, and the other end of the primary side winding Np1 of the transformer 4 is connected to the resonance capacitor 5 and the resistor 6. Is grounded.

ＭＯＳ−ＦＥＴ１１のゲートには、電源制御回路７のＶＧＨ端子から、ハイサイド側のスイッチングパルスＶＧＨが供給される。ＭＯＳＦＥＴ−１２のゲートには、電源制御回路７のＶＧＬ端子から、ローサイド側のスイッチングパルスＶＧＬが供給される。ＭＯＳ−ＦＥＴ１１とＭＯＳＦＥＴ−１２との接続点は、電源制御回路７のＶｓ端子に接続されている。   A high-side switching pulse VGH is supplied to the gate of the MOS-FET 11 from the VGH terminal of the power supply control circuit 7. A low-side switching pulse VGL is supplied from the VGL terminal of the power supply control circuit 7 to the gate of the MOSFET-12. The connection point between the MOS-FET 11 and the MOSFET-12 is connected to the Vs terminal of the power supply control circuit 7.

入力電源ライン３と接地間には、抵抗８と抵抗９とが直列接続されている。この抵抗８と抵抗９との接続点からの入力検出電圧が電源制御回路７のＶｓｅｎ端子に供給されている。   A resistor 8 and a resistor 9 are connected in series between the input power line 3 and the ground. An input detection voltage from a connection point between the resistor 8 and the resistor 9 is supplied to the Vsen terminal of the power supply control circuit 7.

トランス４の二次側巻線Ｎｓ１の一端は、ダイオード１３のアノードに接続され、トランス４の二次側巻線Ｎｓ２の一端は、ダイオード１４のアノードに接続されている。また、ダイオード１３のカソードとダイオード１４のカソードとが出力電源ライン１５に接続されている。   One end of the secondary winding Ns 1 of the transformer 4 is connected to the anode of the diode 13, and one end of the secondary winding Ns 2 of the transformer 4 is connected to the anode of the diode 14. The cathode of the diode 13 and the cathode of the diode 14 are connected to the output power supply line 15.

トランス４の二次側巻線Ｎｓ１とＮｓ２との接続点は、出力電源ライン１６に接続されており、出力電源ライン１５と出力電源ライン１６との間に、平滑コンデンサ１７が接続されている。また、出力電源ライン１５と出力電源ライン１６との間に、負荷回路２０が接続されている。   A connection point between the secondary windings Ns1 and Ns2 of the transformer 4 is connected to the output power supply line 16, and a smoothing capacitor 17 is connected between the output power supply line 15 and the output power supply line 16. A load circuit 20 is connected between the output power supply line 15 and the output power supply line 16.

出力電源ライン１５と出力電源ライン１６との間の出力は、出力検出回路２１で検出される。出力検出回路２１からの検出出力は、フォトカプラ２２を介して、電源制御回路７のＦＢ端子にフィードバックされる。   An output between the output power supply line 15 and the output power supply line 16 is detected by the output detection circuit 21. The detection output from the output detection circuit 21 is fed back to the FB terminal of the power supply control circuit 7 via the photocoupler 22.

また、電源制御回路７のＣｔ端子と接地間には、発振調整用のコンデンサ２３が接続される。電源制御回路７のＲｔ端子と接地間には、発振調整用の抵抗２４が接続され、電源制御回路７の接地端子ＧＮＤは接地されている。さらに、電源制御回路７のＳＳ端子と接地間に、コンデンサ２５が接続される。   An oscillation adjusting capacitor 23 is connected between the Ct terminal of the power supply control circuit 7 and the ground. An oscillation adjusting resistor 24 is connected between the Rt terminal of the power supply control circuit 7 and the ground, and the ground terminal GND of the power supply control circuit 7 is grounded. Further, a capacitor 25 is connected between the SS terminal of the power supply control circuit 7 and the ground.

本実施形態に係るスイッチング電源では、電源制御回路７のＶＧＨ端子及びＶＧＬ端子から、ハイサイド側のＭＯＳＦＥＴ−１１及びローサイド側のＭＯＳＦＥＴ−１２に対するスイッチングパルスＶＧＨ及びＶＧＬが出力される。このスイッチングパルスＶＧＨ及びＶＧＬにより、ハイサイド側のＭＯＳＦＥＴ１１及びローサイド側のＭＯＳＦＥＴ１２が交互にスイッチングされ、トランス４の一次側巻線Ｎｐ１に電磁エネルギーが蓄えられ、この電磁エネルギーが二次側巻線Ｎｓ１、Ｎｓ２に伝えられる。   In the switching power supply according to the present embodiment, switching pulses VGH and VGL for the high-side MOSFET-11 and the low-side MOSFET-12 are output from the VGH terminal and the VGL terminal of the power supply control circuit 7. With the switching pulses VGH and VGL, the high-side MOSFET 11 and the low-side MOSFET 12 are alternately switched, and electromagnetic energy is stored in the primary winding Np1 of the transformer 4, and this electromagnetic energy is stored in the secondary winding Ns1, To Ns2.

トランス４の二次側の出力は、ダイオード１３，１４で整流され、負荷回路２０に送られる。また、トランス４の二次側の出力は、出力検出回路２１で検出される。この検出出力は、フォトカプラ２２を介して、電源制御回路７のＦＢ端子にフィードバックされる。電源制御回路７では、このＦＢ端子にフィードバックされてきた検出電流に基づいて、スイッチングパルスの周波数が制御される。   The output on the secondary side of the transformer 4 is rectified by the diodes 13 and 14 and sent to the load circuit 20. The output on the secondary side of the transformer 4 is detected by the output detection circuit 21. This detection output is fed back to the FB terminal of the power supply control circuit 7 via the photocoupler 22. In the power supply control circuit 7, the frequency of the switching pulse is controlled based on the detected current fed back to the FB terminal.

＜電源制御回路の構成＞
図２は、上述のスイッチング電源回路の電源制御回路７の構成を示すものである。
電源制御回路７は集積回路化されており、図２に示すように、発振器１０１と、ソフトスタート回路１０２と、ＯＣＰ回路１０３と、電圧検出回路１０４と、制御回路１０５とを含んでいる。 <Configuration of power supply control circuit>
FIG. 2 shows the configuration of the power supply control circuit 7 of the switching power supply circuit described above.
The power supply control circuit 7 is an integrated circuit and includes an oscillator 101, a soft start circuit 102, an OCP circuit 103, a voltage detection circuit 104, and a control circuit 105, as shown in FIG.

発振器１０１は、ＦＢ端子の検出出力に応じた発振周波数で、スイッチングパルスを生成するための信号を発振している。この発振器１０１の時定数は、Ｃｔ端子に接続される抵抗と、ＲＴ端子に接続されるコンデンサにより設定できる。なお、発振器の構成は、従来と同様のものであってもよいし、他の構成によるものであってもよい。   The oscillator 101 oscillates a signal for generating a switching pulse at an oscillation frequency corresponding to the detection output of the FB terminal. The time constant of the oscillator 101 can be set by a resistor connected to the Ct terminal and a capacitor connected to the RT terminal. Note that the configuration of the oscillator may be the same as that of the conventional one, or may be another configuration.

ソフトスタート回路１０２は、ＳＳ端子の電圧により、発振器１０１の発振周波数を高い周波数から徐々に低い周波数に設定して、ソフトスタートを行っている。ソフトスタート回路１０２の時定数は、ＳＳ端子に接続されるコンデンサにより設定できる。   The soft start circuit 102 performs soft start by setting the oscillation frequency of the oscillator 101 gradually from a high frequency to a low frequency by the voltage of the SS terminal. The time constant of the soft start circuit 102 can be set by a capacitor connected to the SS terminal.

ＯＣＰ回路１０３は、スイッチング用のＭＯＳ−ＦＥＴを流れる電流を検出している。電圧検出回路１０４は、Ｖｓｅｎ端子の電圧に応じて、発振器１０１の動作をオン／オフさせている。制御回路１０５は、発振器１０１の信号から、スイッチングパルスＶＧＨ及びＶＧＬを生成している。   The OCP circuit 103 detects a current flowing through the switching MOS-FET. The voltage detection circuit 104 turns on / off the operation of the oscillator 101 in accordance with the voltage at the Vsen terminal. The control circuit 105 generates switching pulses VGH and VGL from the signal of the oscillator 101.

図３は、本発明の実施形態を示すものである。
図３に示す本発明の実施形態は、上述のスイッチング電源は、スタンバイ時にスイッチング電源をバーストモードで動作させるバースト動作設定回路および、ハイサイド側のスイッチングトランジスタのオン期間の幅と、ローサイド側のスイッチングトランジスタのオン期間の幅とが非対称となるようなスイッチングを行うスイッチング回路として機能し、スタンバイモード時の消費電力の低減を図る。 FIG. 3 shows an embodiment of the present invention.
In the embodiment of the present invention shown in FIG. 3, the above-described switching power supply includes a burst operation setting circuit that operates the switching power supply in a burst mode during standby, the width of the ON period of the high-side switching transistor, and the low-side switching. It functions as a switching circuit that performs switching such that the width of the on period of the transistor is asymmetrical, thereby reducing power consumption in the standby mode.

図３において、バーストオン／オフ端子２０１と接地間には、スイッチ２０２が設けられており、スイッチ２０２の一端は、電源と接地間に設けられた抵抗２０５とツェナダイオード２０６の接続点に接続されている。   In FIG. 3, a switch 202 is provided between the burst on / off terminal 201 and the ground, and one end of the switch 202 is connected to a connection point between a resistor 205 and a Zener diode 206 provided between the power source and the ground. ing.

抵抗２０５とツェナダイオード２０６との接続点の出力は、インバータ２０７で反転されて、ＡＮＤゲート２０８の一方の入力端に供給されると共に、ＡＮＤゲート２０９の一方の入力端に供給されている。また、この出力は、ＭＯＳ−ＦＥＴ２１０のゲートに供給される。   An output at a connection point between the resistor 205 and the Zener diode 206 is inverted by the inverter 207 and supplied to one input terminal of the AND gate 208 and also supplied to one input terminal of the AND gate 209. Further, this output is supplied to the gate of the MOS-FET 210.

スイッチ２０２は、通常モードでの動作時にはオフされ、バーストモードでの動作時には、オンされる。このバーストモードのオン／オフ信号は、ＭＯＳＦＥＴ１１及び１２に流れる電流の位相を検出して重負荷か軽負荷かを判別することによって実現される。   The switch 202 is turned off when operating in the normal mode, and is turned on when operating in the burst mode. This burst mode on / off signal is realized by detecting the phase of the current flowing through the MOSFETs 11 and 12 to determine whether the load is heavy or light.

例えば、電子機器がスタンバイ状態となると、バーストオン／オフ信号がローレベルになる。このバーストオン／オフ信号は、インバータ２０７で反転され、インバータ２０７から信号が出力される。   For example, when the electronic device enters a standby state, the burst on / off signal becomes low level. This burst on / off signal is inverted by the inverter 207, and a signal is output from the inverter 207.

ＭＯＳ−ＦＥＴ２３０は、図２に示した電源制御回路７のＶｓｅｎ端子と接地間に設けられている。Ｖｓｅｎ端子は、電源制御回路７の電圧検出回路１０４に接続されており、ＭＯＳ−ＦＥＴ２３０のゲートにハイレベルが供給され、ＭＯＳ−ＦＥＴ２３０がオンすると、電源制御回路７のゲート出力ＶＧＨ、ＶＧＬ（図２参照）の出力が停止される。   The MOS-FET 230 is provided between the Vsen terminal of the power supply control circuit 7 shown in FIG. 2 and the ground. The Vsen terminal is connected to the voltage detection circuit 104 of the power supply control circuit 7. When a high level is supplied to the gate of the MOS-FET 230 and the MOS-FET 230 is turned on, the gate outputs VGH and VGL of the power supply control circuit 7 (FIG. 2) is stopped.

電源制御回路７のＦＢ端子と接地間には、抵抗２１６とフォトカプラ２２とが接続されており、抵抗２１６とフォトカプラ２２との接続点と接地間に、抵抗２１７と抵抗２１８とが接続されている。また、抵抗２１７と抵抗２１８との接続点と接地間に、コンデンサ２１９が接続されている。   A resistor 216 and a photocoupler 22 are connected between the FB terminal of the power supply control circuit 7 and the ground, and a resistor 217 and a resistor 218 are connected between a connection point between the resistor 216 and the photocoupler 22 and the ground. ing. A capacitor 219 is connected between the connection point of the resistor 217 and the resistor 218 and the ground.

そして、抵抗２１７と抵抗２１８との接続点の出力がコンパレータ２２０の一方の入力に供給されると共に、コンパレータ２２１の一方の入力に供給される。   The output at the connection point between the resistor 217 and the resistor 218 is supplied to one input of the comparator 220 and also supplied to one input of the comparator 221.

コンパレータ２２０の他方の入力には、例えば３．２Ｖのリファレンス電圧（第１の閾値）が供給される。コンパレータ２２０の出力は、Ｄフリップフロップ２１５のＣＬＫ端子に供給される。Ｄフリップフロップ２１５のＤ端子には、ハイレベルが供給される。   For example, a reference voltage (first threshold value) of 3.2 V is supplied to the other input of the comparator 220. The output of the comparator 220 is supplied to the CLK terminal of the D flip-flop 215. A high level is supplied to the D terminal of the D flip-flop 215.

コンパレータ２２１の他方の入力には、例えば２．６Ｖのリファレンス電圧（第２の閾値）が供給される。コンパレータ２２１の出力は、ＡＮＤゲート２０８の他方の入力に供給される。   For example, a reference voltage (second threshold) of 2.6 V is supplied to the other input of the comparator 221. The output of the comparator 221 is supplied to the other input of the AND gate 208.

ＶＧＨ端子と接地間には、抵抗２４０とツェナダイオード２４１とが直列接続され、抵抗２４０とツェナダイオード２４１との接続点は、ＡＮＤゲート２４２の一方の入力端に供給され、ＡＮＤゲート２４２の他方の入力端は、インバータ２０７の出力端に接続されている。   A resistor 240 and a Zener diode 241 are connected in series between the VGH terminal and the ground. A connection point between the resistor 240 and the Zener diode 241 is supplied to one input terminal of the AND gate 242, and the other terminal of the AND gate 242 is connected. The input end is connected to the output end of the inverter 207.

ＡＮＤゲート２４２の出力端は、ＭＯＳ−ＦＥＴ２４３のゲートに接続され、ソースは接地され、ソース−ドレイン間には、抵抗２４４、２４５が直列に接続されている。また、抵抗２４４、２４５の接続点は、電源制御回路７のＲｔ端子に接続されている。   The output terminal of the AND gate 242 is connected to the gate of the MOS-FET 243, the source is grounded, and resistors 244 and 245 are connected in series between the source and drain. The connection point of the resistors 244 and 245 is connected to the Rt terminal of the power supply control circuit 7.

＜スイッチング電源の動作＞
次に、図２、３を用いて、本実施形態に係るスイッチング電源の動作について説明する。
まず、ＯＣＰ回路１０３が、スイッチング用のＭＯＳ−ＦＥＴを流れる電流の位相を検出して、動作モードが通常モードであるか、スタンバイモードであるかを判別する。
その結果、スタンバイモードであると判定した場合には、スイッチ２０２がオンし、インバータ２０７の入力がローレベルになると、バーストモードの動作を開始する。バーストモードの動作の開始時には、インバータ２０７の出力がハイレベルとなり、ＡＮＤゲート２０９の出力がハイレベルになり、ＭＯＳ−ＦＥＴ２３０がオンし、Ｖｓｅｎがローレベルとなり、電源制御回路７のゲート出力ＶＧＨ、ＶＧＬが停止する。 <Operation of switching power supply>
Next, the operation of the switching power supply according to the present embodiment will be described with reference to FIGS.
First, the OCP circuit 103 detects the phase of the current flowing through the switching MOS-FET and determines whether the operation mode is the normal mode or the standby mode.
As a result, when it is determined that the standby mode is set, when the switch 202 is turned on and the input of the inverter 207 becomes a low level, the operation in the burst mode is started. At the start of the burst mode operation, the output of the inverter 207 becomes high level, the output of the AND gate 209 becomes high level, the MOS-FET 230 is turned on, Vsen becomes low level, the gate output VGH of the power supply control circuit 7, VGL stops.

電源制御回路７のゲート出力ＶＧＨ、ＶＧＬが停止されると、電源制御がオープンになり、二次側の出力電圧が下降する。二次側の出力電圧が下降するに従って、ＦＢ端子のフィードバック電圧が上昇していく。   When the gate outputs VGH and VGL of the power supply control circuit 7 are stopped, the power supply control is opened and the output voltage on the secondary side decreases. As the secondary output voltage decreases, the feedback voltage at the FB terminal increases.

ＦＢ端子の電圧が所定のリファレンス電圧（例えば３．２Ｖ）より高くなると、コンパレータ２２０の出力はハイレベルになる。   When the voltage at the FB terminal becomes higher than a predetermined reference voltage (for example, 3.2 V), the output of the comparator 220 becomes high level.

コンパレータ２２０の出力が立ち上がると、Ｄフリップフロップ２１５にハイレベルが取り込まれ、Ｄフリップフロップ２１５の反転出力は、ローレベルになる。   When the output of the comparator 220 rises, a high level is taken into the D flip-flop 215, and the inverted output of the D flip-flop 215 becomes a low level.

Ｄフリップフロップ２１５の反転出力がローレベルになると、ＡＮＤゲート２０９の出力はローレベルとなり、ＭＯＳ−ＦＥＴ２３０がオフし、電源制御回路７の発振器１０１の発振動作が再開される。   When the inverted output of the D flip-flop 215 becomes low level, the output of the AND gate 209 becomes low level, the MOS-FET 230 is turned off, and the oscillation operation of the oscillator 101 of the power supply control circuit 7 is resumed.

これにより、バーストモードの動作が実行される。また、ＶＧＨの電圧がツェナダイオード２４１のツェナ電圧よりも高くなると、ＡＮＤゲート２４２の出力がハイレベルとなり、これにより、ＭＯＳ−ＦＥＴ２４３がオンすることによって、抵抗２４４、２４５が並列接続となるために、Ｒｔ端子に接続される抵抗値が小さくなる。なお、Ｒｔの値とオン時間（ＴＯＮ）との間には、図４に示すような関係がある。 Thereby, the operation in the burst mode is executed. Further, when the voltage of VGH becomes higher than the Zener voltage of the Zener diode 241, the output of the AND gate 242 becomes a high level, whereby the MOS-FET 243 is turned on and the resistors 244 and 245 are connected in parallel. , The resistance value connected to the Rt terminal becomes small. Note that there is a relationship as shown in FIG. 4 between the value of Rt and the ON time (T ON ).

その結果、ハイサイドのＭＯＳ−ＦＥＴのオン幅が制限されて、ハイサイドのＭＯＳ−ＦＥＴのオン幅とローサイドのＭＯＳ−ＦＥＴのオン幅が図５に示すように、非対称になる。   As a result, the ON width of the high-side MOS-FET is limited, and the ON width of the high-side MOS-FET and the ON width of the low-side MOS-FET become asymmetric as shown in FIG.

このように、ハイサイドのＭＯＳ−ＦＥＴのオン幅を小さくすることにより、入力からのエネルギーが小さくなるため、従来よりもさらに、スタンバイモード時の消費電力を抑制することができる。   In this way, by reducing the ON width of the high-side MOS-FET, the energy from the input is reduced, so that the power consumption in the standby mode can be further suppressed than in the prior art.

また、図６に示すように、バーストモードの発振時には、メインＭＯＳ−ＦＥＴのドレイン電流が大きくなり、トランスの鳴き等が発生する可能性があるが、上記のように、ハイサイド側のＭＯＳ−ＦＥＴのオン幅を小さくすることにより、入力からのエネルギーを小さく抑えることができるため、図７に示すように、メインＭＯＳ−ＦＥＴのドレイン電流のピークを低く抑えることができる。そのため、トランスの鳴き等の発生を防止することができる。   Further, as shown in FIG. 6, during the burst mode oscillation, the drain current of the main MOS-FET becomes large, and there is a possibility that the squealing of the transformer or the like occurs. By reducing the ON width of the FET, the energy from the input can be reduced, so that the peak of the drain current of the main MOS-FET can be kept low as shown in FIG. As a result, it is possible to prevent the occurrence of transformer noise and the like.

スイッチ２０２がオンしている場合は、インバータ２０７の出力はハイレベルであるため、ＭＯＳ−ＦＥＴ２１０がオンし、コンデンサ２５の充電時間が速くなり、ソフトスタートの時間が速くなる。   When the switch 202 is on, the output of the inverter 207 is at a high level. Therefore, the MOS-FET 210 is turned on, the charging time of the capacitor 25 is increased, and the soft start time is increased.

つまり、コンデンサ２５は、ソフトスタート用のコンデンサであり、図２に示したように、ＳＳ端子は、電源制御回路７のソフトスタート回路１０２に接続されている。通常のスタート時には、インバータ２０７の出力はローレベルであり、ＭＯＳ−ＦＥＴ２１０はオフしている。このときには、電流源２１２からの電流がソフトスタート用のコンデンサ２５の充電電流となる。   That is, the capacitor 25 is a soft start capacitor, and the SS terminal is connected to the soft start circuit 102 of the power supply control circuit 7 as shown in FIG. At the normal start, the output of the inverter 207 is at a low level, and the MOS-FET 210 is off. At this time, the current from the current source 212 becomes the charging current of the capacitor 25 for soft start.

バーストモードで発振動作を開始するときには、インバータ２０７の出力はハイレベルになる。このため、ＭＯＳ−ＦＥＴ２１０がオンする。ＭＯＳ−ＦＥＴ２１０がオンすると、電流源２１１の電流と、電流源２１２からの電流とがソフトスタート用のコンデンサ２５の充電電流となる。このため、コンデンサ２５の充電時間が速くなり、ソフトスタートの時間が速くなる。   When the oscillation operation is started in the burst mode, the output of the inverter 207 becomes a high level. For this reason, the MOS-FET 210 is turned on. When the MOS-FET 210 is turned on, the current from the current source 211 and the current from the current source 212 become the charging current of the capacitor 25 for soft start. For this reason, the charging time of the capacitor 25 is increased, and the soft start time is increased.

図３において、図２の電源制御回路７のゲート出力ＶＧＨ、ＶＧＬが出力開始すると、二次側の出力電圧が上昇し、ＦＢ端子の電圧が下降していく。   In FIG. 3, when the gate outputs VGH and VGL of the power supply control circuit 7 in FIG. 2 start to output, the output voltage on the secondary side increases and the voltage on the FB terminal decreases.

ＦＢ端子の電圧が２．６Ｖ以下まで下降すると、コンパレータ２２１の出力がローレベルになる。このため、ＡＮＤゲート２０８の出力がローレベルになる。これにより、Ｄフリップフロップ２１５がクリアされる。   When the voltage at the FB terminal drops to 2.6 V or less, the output of the comparator 221 goes low. For this reason, the output of the AND gate 208 becomes a low level. Thereby, the D flip-flop 215 is cleared.

Ｄフリップフロップ２１５がクリアされると、Ｄフリップフロップ２１５の反転出力がハイレベルになり、ＡＮＤゲート２０９の出力はハイレベルになる。ＡＮＤゲート２０９の出力がハイレベルとなると、ＭＯＳ−ＦＥＴ２３０がオンし、電源制御回路７の発振器１０１の発振動作が停止される。   When the D flip-flop 215 is cleared, the inverted output of the D flip-flop 215 becomes high level, and the output of the AND gate 209 becomes high level. When the output of the AND gate 209 becomes high level, the MOS-FET 230 is turned on, and the oscillation operation of the oscillator 101 of the power supply control circuit 7 is stopped.

以下、同様に、バーストモードでの動作時には、ＦＢ端子の電圧が２．６Ｖより下がると、電源制御回路７のゲート出力ＶＧＨ、ＶＧＬの出力が停止され、ＦＢ端子の電圧が３．２Ｖを越えると、電源制御回路７のゲート出力ＶＧＨ、ＶＧＬの出力が再開する動作が繰り返される。あわせて、Ｒｔ端子に接続される抵抗値を変化させることによって、ハイサイド側のＭＯＳ−ＦＥＴのオン幅を制限して、ハイサイド側のＭＯＳ−ＦＥＴのオン幅とローサイド側のＭＯＳ−ＦＥＴのオン幅とを非対称にする。   Similarly, when operating in the burst mode, when the voltage at the FB terminal falls below 2.6V, the output of the gate outputs VGH and VGL of the power supply control circuit 7 is stopped, and the voltage at the FB terminal exceeds 3.2V. Then, the operation of restarting the output of the gate outputs VGH and VGL of the power supply control circuit 7 is repeated. At the same time, by changing the resistance value connected to the Rt terminal, the on-width of the high-side MOS-FET is limited, and the on-width of the high-side MOS-FET and the low-side MOS-FET Make the on width asymmetric.

以上説明したように、本発明の実施形態では、バーストモードでの動作時には、二次側の出力電圧が低下して、ＦＢ端子の電圧が第１の閾値である３．２Ｖまで上昇したら、ゲート出力ＶＧＨ、ＶＧＬの出力を開始させ、二次側の出力電圧が復帰して、ＦＢ端子の電圧が第２の閾値２．６Ｖまで下降したら、ゲート出力ＶＧＨ、ＶＧＬの出力を停止させる動作を繰り返すようにしている。このように、本発明の実施の形態では、スタンバイ時には、バーストモードに設定して、発振器１０１を間欠的に停止させ、しかも、ハイサイド側のＭＯＳ−ＦＥＴのオン幅を制限して、ハイサイド側のＭＯＳ−ＦＥＴのオン幅とローサイド側のＭＯＳ−ＦＥＴのオン幅とを非対称にしているため、スタンバイ時の消費電力の低減を図ることができる。また、入力からのエネルギーを小さく抑えることができるため、メインＭＯＳ−ＦＥＴのドレイン電流のピークを低く抑えることができる。そのため、トランスの鳴き等の発生を防止することや、入出力ノイズを低減することができる。   As described above, in the embodiment of the present invention, when operating in the burst mode, when the output voltage on the secondary side decreases and the voltage of the FB terminal increases to the first threshold value of 3.2 V, the gate When the output of the outputs VGH and VGL is started and the output voltage on the secondary side is restored and the voltage of the FB terminal falls to the second threshold value 2.6V, the operation of stopping the output of the gate outputs VGH and VGL is repeated. I am doing so. As described above, in the embodiment of the present invention, at the time of standby, the burst mode is set, the oscillator 101 is intermittently stopped, and the ON width of the high-side MOS-FET is limited so that the high-side Since the ON width of the side MOS-FET and the ON width of the low side MOS-FET are asymmetric, it is possible to reduce power consumption during standby. In addition, since the energy from the input can be kept small, the peak of the drain current of the main MOS-FET can be kept low. Therefore, it is possible to prevent the occurrence of transformer noise and the like, and to reduce input / output noise.

なお、電源制御回路７の発振器１０１の発振動作が動作し、通常の電源制御動作を行っているときには、ＦＢ端子からの電流を検出して制御を行っている。通常の動作時には、ＦＢ端子からの電流検出であるから、ＦＢ端子の電圧変化で誤動作することはない。したがって、本発明の実施形態では、誤動作が防げ、信頼性が向上する。   When the oscillation operation of the oscillator 101 of the power supply control circuit 7 is operating and performing a normal power supply control operation, control is performed by detecting the current from the FB terminal. During normal operation, the current is detected from the FB terminal, so that no malfunction occurs due to a voltage change at the FB terminal. Therefore, in the embodiment of the present invention, malfunction is prevented and reliability is improved.

また、上述のように、発振動作を再開させるときには、ＭＯＳ−ＦＥＴ２１０をオンさせて、ソフトスタートの起動時間を短くするようにしている。ソフトスタートでは、発振器１０１の発振周波数を高い周波数から徐々に低い周波数に設定しているが、このとき、共振外れを起こさないように、通常の起動時には、ソフトスタートの時間を長くしている。ただし、発振周波数が高くなっている期間は、２次側に供給可能な電力も制限されるため、出力電圧の上昇が緩やかになる。これに対して、バースト制御を行うときには、ソフトスタートの起動時間を短くしている。このため、ソフトスタート時の発振周波数が高くなっている時間が短くなり、出力電圧の上昇が早くなるため、出力電圧の変動幅を小さくすることができる。   In addition, as described above, when restarting the oscillation operation, the MOS-FET 210 is turned on to shorten the soft start activation time. In the soft start, the oscillation frequency of the oscillator 101 is gradually set from a high frequency to a low frequency. At this time, the soft start time is extended at the normal start-up so as not to cause a resonance off. However, during the period when the oscillation frequency is high, the power that can be supplied to the secondary side is also limited, so that the output voltage rises gradually. On the other hand, when performing burst control, the start time of soft start is shortened. For this reason, since the time during which the oscillation frequency is high at the time of soft start is shortened and the output voltage is increased quickly, the fluctuation range of the output voltage can be reduced.

１ａ，１ｂ・・・電源入力端子
２・・・平滑コンデンサ
４・・・トランス
５・・・共振コンデンサ
７・・・電源制御回路
１７・・・平滑コンデンサ
２０・・・負荷回路
２１・・・出力検出回路
２２・・・フォトカプラ
１０１・・・発振器
１０２・・・ソフトスタート回路
２０２・・・バーストモード切替スイッチ
２２０・・・コンパレータ
２１５・・・フリップフロップ
２２１・・・コンパレータ
２４３・・・ＭＯＳ−ＦＥＴ
２４４・・・抵抗
２４５・・・抵抗
３０１ コンパレータ
３０２ フリップフロップ
３０９ ワンショットマルチバイブレータ
３１０ Ｄフリップフロップ
３１２ Ｄフリップフロップ
３１３ コンパレータ
３２０ コンパレータ

DESCRIPTION OF SYMBOLS 1a, 1b ... Power supply input terminal 2 ... Smoothing capacitor 4 ... Transformer 5 ... Resonance capacitor 7 ... Power supply control circuit 17 ... Smoothing capacitor 20 ... Load circuit 21 ... Output Detection circuit 22 ... Photocoupler 101 ... Oscillator 102 ... Soft start circuit 202 ... Burst mode switch 220 ... Comparator 215 ... Flip-flop 221 ... Comparator 243 ... MOS- FET
244... Resistor 245... Resistor 301 comparator 302 flip-flop 309 one-shot multivibrator 310 D flip-flop 312 D flip-flop 313 comparator 320 comparator

Claims (5)

電流共振型のスイッチング電源において、
発振器を連続的に動作させて電源制御を行う通常モードと、前記発振器を間欠的に動作させて電源制御を行うバーストモードとを設定する設定手段と、
前記バーストモードに設定したときに、二次側の出力電圧を検出し、前記二次側の出力電圧が低下すると、前記スイッチングパルスの発振器の発振動作を開始させ、前記二次側の出力電圧が復帰すると、前記スイッチングパルスの発振器の発振動作を停止させるバースト動作設定手段と、
スイッチングトランジスタに流れる電流の位相を検出して予め任意に設定した基準により、重負荷か軽負荷かを判別する判別手段と、
を備え、
前記スイッチングトランジスタに流れる電流の位相から軽負荷と判別されたときに、前記バーストモードに設定するとともに、ハイサイド側のスイッチングトランジスタのオン期間の幅と、ローサイド側のスイッチングトランジスタのオン期間の幅とが非対称となるようなスイッチングを行うことを特徴とするスイッチング電源。 In the current resonance type switching power supply,
Setting means for setting a normal mode for performing power control by continuously operating an oscillator and a burst mode for performing power control by intermittently operating the oscillator;
When the burst mode is set, the output voltage on the secondary side is detected, and when the output voltage on the secondary side decreases, the oscillation operation of the oscillator of the switching pulse is started, and the output voltage on the secondary side When returning, burst operation setting means for stopping the oscillation operation of the oscillator of the switching pulse,
A discriminating means for discriminating whether a heavy load or a light load according to a reference arbitrarily set in advance by detecting the phase of the current flowing through the switching transistor;
With
When it is determined that the load is light from the phase of the current flowing through the switching transistor, the burst mode is set, and the width of the on-period of the high-side switching transistor and the width of the on-period of the low-side switching transistor Switching power supply characterized by performing switching that becomes asymmetric. 前記判別手段が、発振出力の所定のタイミングで、前記スイッチングトランジスタに流れる電流が正方向か負方向かを検出して、前記スイッチングトランジスタに流れる電流の位相を判別することを特徴とする請求項１に記載のスイッチング電源。   2. The determination unit according to claim 1, wherein the phase of the current flowing through the switching transistor is determined by detecting whether the current flowing through the switching transistor is positive or negative at a predetermined timing of the oscillation output. Switching power supply described in 前記スイッチングトランジスタに流れる電流の位相から軽負荷と判別されたときに、上下非対称動作時にローサイド側のスイッチングトランジスタを最低周波数で最大のオン幅まで広げることを特徴とする請求項１に記載のスイッチング電源。   2. The switching power supply according to claim 1, wherein when a light load is determined from a phase of a current flowing through the switching transistor, the switching transistor on the low side is widened to the maximum ON width at the lowest frequency during up-down asymmetric operation. . 前記バースト動作設定手段が、フィードバック電圧を第１の閾値と比較する第１の比較手段と、
前記フィードバック電圧を第２の閾値と比較する第２の比較手段とを備え、
前記二次側の出力電圧が低下して前記フィードバック電圧が前記第１の閾値まで上昇したときに、前記スイッチングパルスの発振器の動作を開始させ、前記二次側の出力電圧が復帰して前記フィードバック電圧が前記第２の閾値まで下降したときに、前記スイッチングパルスの発振器の動作を停止させることを特徴とする請求項１に記載のスイッチング電源。 The burst operation setting means includes a first comparison means for comparing a feedback voltage with a first threshold;
Second comparing means for comparing the feedback voltage with a second threshold;
When the output voltage on the secondary side decreases and the feedback voltage rises to the first threshold value, the operation of the oscillator of the switching pulse is started, and the output voltage on the secondary side returns to the feedback 2. The switching power supply according to claim 1, wherein when the voltage falls to the second threshold value, the operation of the oscillator of the switching pulse is stopped. 前記バーストモードでスイッチングパルスの発振器の動作を開始させるときに、ソフトスタート時間を通常の起動時より短くすることを特徴とする請求項１に記載のスイッチング電源。   2. The switching power supply according to claim 1, wherein when the operation of the switching pulse oscillator is started in the burst mode, a soft start time is made shorter than that at a normal startup time.
JP2009050099A 2009-03-04 2009-03-04 Switching power supply Active JP5384973B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009050099A JP5384973B2 (en) 2009-03-04 2009-03-04 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009050099A JP5384973B2 (en) 2009-03-04 2009-03-04 Switching power supply

Publications (2)

Publication Number Publication Date
JP2010206949A true JP2010206949A (en) 2010-09-16
JP5384973B2 JP5384973B2 (en) 2014-01-08

Family

ID=42967872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009050099A Active JP5384973B2 (en) 2009-03-04 2009-03-04 Switching power supply

Country Status (1)

Country Link
JP (1) JP5384973B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102570776A (en) * 2010-12-28 2012-07-11 通嘉科技股份有限公司 power supply control circuit and method
EP3404817A1 (en) 2017-05-18 2018-11-21 Onkyo Corporation Switching power supply and amplification device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323258B2 (en) * 2014-08-29 2018-05-16 サンケン電気株式会社 Current resonance type power supply
JP6631277B2 (en) 2016-01-28 2020-01-15 富士電機株式会社 Switching power supply
US9979297B2 (en) 2016-08-08 2018-05-22 Sanken Electric Co., Ltd. Current resonant power supply device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442771A (en) * 1990-06-06 1992-02-13 Fujitsu Ltd High efficiency type dc/dc converter
JPH08130871A (en) * 1994-10-31 1996-05-21 Sanken Electric Co Ltd Dc-dc converter
JPH0956151A (en) * 1995-08-09 1997-02-25 Sony Corp Drive pulse output limiter circuit
JPH11275857A (en) * 1998-03-20 1999-10-08 Sharp Corp Switching power source circuit
JP2007135277A (en) * 2005-11-08 2007-05-31 Sanken Electric Co Ltd Switching power supply device
JP2009189108A (en) * 2008-02-05 2009-08-20 Shindengen Electric Mfg Co Ltd Switching power supply

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442771A (en) * 1990-06-06 1992-02-13 Fujitsu Ltd High efficiency type dc/dc converter
JPH08130871A (en) * 1994-10-31 1996-05-21 Sanken Electric Co Ltd Dc-dc converter
JPH0956151A (en) * 1995-08-09 1997-02-25 Sony Corp Drive pulse output limiter circuit
JPH11275857A (en) * 1998-03-20 1999-10-08 Sharp Corp Switching power source circuit
JP2007135277A (en) * 2005-11-08 2007-05-31 Sanken Electric Co Ltd Switching power supply device
JP2009189108A (en) * 2008-02-05 2009-08-20 Shindengen Electric Mfg Co Ltd Switching power supply

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102570776A (en) * 2010-12-28 2012-07-11 通嘉科技股份有限公司 power supply control circuit and method
CN102570776B (en) * 2010-12-28 2015-03-18 通嘉科技股份有限公司 power supply control circuit and method
EP3404817A1 (en) 2017-05-18 2018-11-21 Onkyo Corporation Switching power supply and amplification device

Also Published As

Publication number Publication date
JP5384973B2 (en) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5179893B2 (en) Switching power supply
JP5485390B2 (en) Switching power supply device and semiconductor device
JP5733605B2 (en) Switching power supply
JP5928506B2 (en) Switching power supply
JP6665573B2 (en) Switching power supply
JP6323258B2 (en) Current resonance type power supply
JP4033850B2 (en) Switching power supply control semiconductor device
US20100157629A1 (en) Semiconductor laser apparatus
JP2011004550A (en) Switching power supply apparatus and semiconductor device
US20090201705A1 (en) Energy converting apparatus, and semiconductor device and switching control method used therein
JP5293006B2 (en) Half-wave rectified current resonance type switching power supply device and starting method thereof
JP2010124678A (en) Switching power supply apparatus and switching power supply control circuit
JP2007006614A (en) Switching power supply unit
JP2010142071A (en) Power supply apparatus and image forming apparatus
US7639516B2 (en) Switching power source device
CN111684697B (en) Control device for switching power supply device
JP2010045939A (en) Switching power supply device
JP2005287260A (en) Semiconductor device for controlling switching power supply
US11437913B2 (en) Switching control circuit and power supply circuit
JP7279852B2 (en) integrated circuit, power supply
US9985536B2 (en) Current resonant power supply device
JP5384973B2 (en) Switching power supply
JP2010124573A (en) Switching power supply unit and semiconductor apparatus used for the same
JP5016511B2 (en) Switching power supply
JP4173115B2 (en) Switching power supply control semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131003

R150 Certificate of patent or registration of utility model

Ref document number: 5384973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150