JP2010205938A - Variable inductor, and voltage-controlled oscillator - Google Patents
Variable inductor, and voltage-controlled oscillator Download PDFInfo
- Publication number
- JP2010205938A JP2010205938A JP2009049948A JP2009049948A JP2010205938A JP 2010205938 A JP2010205938 A JP 2010205938A JP 2009049948 A JP2009049948 A JP 2009049948A JP 2009049948 A JP2009049948 A JP 2009049948A JP 2010205938 A JP2010205938 A JP 2010205938A
- Authority
- JP
- Japan
- Prior art keywords
- line
- terminal
- point
- capacitive element
- symmetry axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
本発明は、可変インダクタ及び電圧制御発振器に関する。 The present invention relates to a variable inductor and a voltage controlled oscillator.
近年の通信トラフィックの増加に伴い通信機器の動作周波数は増加し、それに伴って通信機器で用いられる電圧制御発振器の動作周波数も高くなる一方である。 With the increase in communication traffic in recent years, the operating frequency of communication devices has increased, and accordingly, the operating frequency of voltage controlled oscillators used in communication devices has been increasing.
この様な状況の中、電圧制御発振器の構成要素であり、その物理的大きさ及び素子値可変の容易さから、ほとんどの電圧制御発振器において周波数可変素子として用いられている容量性素子の等価回路を図20(a)及び(b)に示す。この図から容量性素子の良さを表すQ値Qcを求めると、
Qc=1/(RSA×w×CSA)=RPA×w×CPA (1)
となり、ここで、wは周波数であり、
CSA=CPA=CA (2)
RPA=1/(RSA×(w×CA)2) (3)
である。
Under such circumstances, it is a component of a voltage controlled oscillator, and because of its physical size and ease of variable element value, an equivalent circuit of a capacitive element used as a frequency variable element in most voltage controlled oscillators Is shown in FIGS. 20 (a) and 20 (b). From this figure, when obtaining the Q value Qc representing the goodness of the capacitive element,
Qc = 1 / (R SA × w × C SA ) = R PA × w × C PA (1)
Where w is the frequency,
C SA = C PA = C A (2)
R PA = 1 / (R SA × (w × C A ) 2 ) (3)
It is.
さらに、もう一つの構成要素のインダクタに関しても、その等価回路図21(a)及び(b)を基に、インダクタの良さの指数Qlを求めると以下の式(4)〜(6)を得る。 Further, regarding the inductor of another constituent element, the following formulas (4) to (6) are obtained when the index Ql of the goodness of the inductor is obtained based on the equivalent circuit diagrams 21 (a) and (b).
Ql=(w×LSB)/RSB=RPB/(w×LPB) (4)
LSB=LPB=LB (5)
RPB=(w×LB)2/RSB (6)
Ql = (w × L SB) / R SB = R PB / (w × L PB) (4)
L SB = L PB = L B (5)
R PB = (w × L B ) 2 / R SB (6)
これらの式(1)〜(6)より、Qcは周波数に比例して低くなり、Qlは周波数に比例して大きくなることが分かった。このことを図示したのが図22である。従ってLC(インダクタと容量性素子)の並列共振による電圧制御発振器を想定した場合、ある周波数より高い領域では容量性素子(キャパシタ)のQ値QcがLC共振器のQ値の支配的要因となることが分かった。なお、5〜10GHzでQc=Qlの点が存在すると言われているが(非特許文献1参照)、これはインダクタンスの値・構成法、キャパシタの種類、形状等によって変化する多次元の関数であり製造条件に依存する。 From these formulas (1) to (6), it was found that Qc decreases in proportion to the frequency and Ql increases in proportion to the frequency. This is illustrated in FIG. Therefore, assuming a voltage controlled oscillator based on parallel resonance of LC (inductor and capacitive element), the Q value Qc of the capacitive element (capacitor) becomes the dominant factor of the Q value of the LC resonator in a region higher than a certain frequency. I understood that. In addition, although it is said that there is a point of Qc = Ql at 5 to 10 GHz (see Non-Patent Document 1), this is a multidimensional function that varies depending on the inductance value / configuration method, capacitor type, shape, etc. Yes, depending on manufacturing conditions.
周波数可変素子として、容量性素子ではなくインダクタを用いることは、特にIC分野では従来ほとんど行われてこなかった。その理由としては、容量性素子は実装面積が小さいため一定面積の制約条件の中で共振周波数範囲をインダクタよりも広く取ることができる等が挙げられるが、非特許文献2に可変インダクタの一例が開示されている。非特許文献2に記載の可変インダクタは、インダクタにタップを設けて、そのタップと直列に切り替えスイッチを挿入したものであり、共振周波数の調整を容易にするインダクタンスの単調性が保証されているものの、直列に挿入された切り替えスイッチの抵抗成分がインダクタのQ値を劣化させるので電圧制御発振器の用途には適していない。
The use of an inductor instead of a capacitive element as a frequency variable element has been rarely performed particularly in the IC field. The reason for this is that since the capacitive element has a small mounting area, the resonance frequency range can be made wider than that of the inductor under the constraint condition of a constant area. It is disclosed. The variable inductor described in Non-Patent
また、特許文献1に記載の技術では、可変インダクタを得るために1つのインダクタ間の相互インダクタンスを用いているため、回路規模およびそれに伴うコストの上昇といった問題がある。
Further, the technique described in
本発明は、このような問題点に鑑みてなされたものであり、第1の目的は、LC(インダクタと容量性素子)の並列共振による電圧制御発振器を構成するための可変インダクタであって、小型かつQ値の劣化を抑制した可変インダクタを提供することにある。 The present invention has been made in view of such problems, and a first object thereof is a variable inductor for constituting a voltage controlled oscillator by parallel resonance of LC (inductor and capacitive element), An object of the present invention is to provide a variable inductor that is small and suppresses deterioration of the Q value.
また、本発明の第2の目的は、小型かつQ値の劣化を抑制した可変インダクタを備えるLCの並列共振による電圧制御発振器を提供することにある。 A second object of the present invention is to provide a voltage-controlled oscillator based on parallel resonance of an LC having a small-sized variable inductor that suppresses deterioration of the Q value.
このような目的を達成するために、本発明の第1の態様は、線対称軸を有する可変インダクタであって、前記線対称軸に関して線対称な共有部と、前記共有部の第1の端子に接続された第1及び第2の線路と、前記共有部の第2の端子に接続された第3及び第4の線路とを備え、前記第2の端子、前記第3の線路、および前記第4の線路はそれぞれ、前記第1の端子、前記第1の線路、および前記第2の線路と前記線対称軸に関して線対称であり、前記共有部、前記第1の線路、および前記第3の線路は、第1のインダクタ部を構成し、前記共有部、前記第2の線路、および前記第4の線路は、第2のインダクタ部を構成し、前記第1のインダクタ部の線路長は、前記第2のインダクタ部の線路長よりも長いことを特徴とする。 In order to achieve such an object, a first aspect of the present invention is a variable inductor having a line symmetry axis, the share part being line symmetric with respect to the line symmetry axis, and the first terminal of the share part. First and second lines connected to each other, and third and fourth lines connected to a second terminal of the sharing unit, the second terminal, the third line, and the The fourth lines are line symmetric with respect to the first terminal, the first line, and the second line with respect to the line symmetry axis, respectively, and the shared portion, the first line, and the third line The line comprises a first inductor section, the shared section, the second line, and the fourth line comprise a second inductor section, and the line length of the first inductor section is The second inductor section is longer than the line length.
また、本発明の第2の態様は、第1の態様において、前記共有部は、前記線対称軸上の第1の点(Z)を中心点とした第1の円周上の円弧であり、前記第1の線路および前記第3の線路は、それぞれ前記線対称軸上の第2の点(ZD)を中心点とした、前記第1の端子および前記第2の端子を通る第2の円周上の円弧であり、前記第2の線路および前記第4の線路は、それぞれ前記線対称軸上の第3の点(ZE)を中心点とした、前記第1の端子および前記第2の端子を通る第3の円周上の円弧であり、前記第2の円周の半径は、前記第3の円周の半径よりも短いことを特徴とする。 According to a second aspect of the present invention, in the first aspect, the shared portion is a circular arc on a first circumference with a first point (Z) on the line symmetry axis as a center point. The first line and the third line are second points passing through the first terminal and the second terminal, respectively, with the second point (ZD) on the line symmetry axis as a center point. A circular arc on the circumference, and the second line and the fourth line are respectively centered on a third point (ZE) on the line symmetry axis, and the first terminal and the second line And a radius of the second circumference is shorter than a radius of the third circumference.
また、本発明の第3の態様は、インダクタと容量性素子の並列共振による電圧制御発振器において、第2の態様の可変インダクタと、前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部とを備え、前記第1の容量性素子部は前記第2の容量性素子部と同一であり、前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする。 According to a third aspect of the present invention, there is provided a voltage controlled oscillator based on parallel resonance of an inductor and a capacitive element. The variable inductor according to the second aspect is connected between the first line and the third line. A first capacitive element unit and a first negative resistance generating unit that are controlled to be switched between an operating state and a non-operating state by a first control signal; the second line; and the fourth line A second capacitive element portion and a second negative resistance generating portion, which are connected to each other and controlled to be switched between an operating state and a non-operating state by a second control signal, The first capacitive element unit is the same as the second capacitive element unit, and the first negative resistance generation unit is the same as the second negative resistance generation unit. .
また、本発明の第4の態様は、第3の態様において、前記共有部と前記線対称軸との接点に正電源電圧が供給されていることを特徴とする。 According to a fourth aspect of the present invention, in the third aspect, a positive power supply voltage is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第5の態様は、第3の態様において、前記共有部と前記線対称軸との接点に電流が供給されていることを特徴とする。 According to a fifth aspect of the present invention, in the third aspect, a current is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第6の態様は、第3の態様において、前記共有部の第1の端子に接続された第5の線路と、前記共有部の第2の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部とをさらに備え、前記共有部、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、前記第5の線路および前記第6の線路は、それぞれ前記線対称軸上の第4の点(ZF)を中心点とした、前記第1の端子および前記第2の端子を通る第4の円周上の円弧であり、前記第3の円周の半径は、前記第4の円周の半径よりも短く、前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする。 According to a sixth aspect of the present invention, in the third aspect, the fifth line connected to the first terminal of the shared portion and the second line connected to the second terminal of the shared portion. 5 line, a sixth line line symmetric with respect to the line symmetric axis, and a line connected between the fifth line and the sixth line, and an operating state and a non-operating state by a third control signal A third capacitive element unit and a third negative resistance generating unit that are controlled to switch between, wherein the shared unit, the fifth line, and the sixth line include a third inductor And the fifth line and the sixth line have the first terminal and the second terminal with the fourth point (ZF) on the line symmetry axis as the center point, respectively. An arc on a fourth circumference passing, the radius of the third circumference being shorter than the radius of the fourth circumference, 3 capacitive element sections are the same as the first and second capacitive element sections, and the third negative resistance generating section is the same as the first and second negative resistance generating sections. It is characterized by.
また、本発明の第7の態様は、第1の態様において、前記共有部は、第1の点(ZL)を中心点とした第1の円周上の円弧、および、前記第1の点(ZL)と前記線対称軸に関して線対称な第2の点(ZR)を中心点とした、前記第1の円周と同一半径の第2の円周上の円弧を有し、前記第1の円周上の円弧と前記第2の円周上の円弧とは、前記線対称軸上の第3の点(B)で結合しており、前記第1の線路は、前記線対称軸上の第4の点(D)および前記共有部の前記第1の端子を通る第3の円周上の円弧であり、前記第2の線路は、前記線対称軸上の第5の点(E)および前記共有部の前記第1の端子を通る第4の円周上の円弧であり、前記第4の点(D)と前記第3の点(B)との間の距離は、前記第5の点(E)と前記第3の点(B)との間の距離よりも長いことを特徴とする。 According to a seventh aspect of the present invention, in the first aspect, the shared portion includes a first circular arc centered on the first point (ZL), and the first point. (ZL) and a second point (ZR) that is line-symmetric with respect to the line-symmetry axis, and having a circular arc on a second circumference having the same radius as the first circumference, The arc on the circumference of the circle and the arc on the second circumference are coupled at a third point (B) on the line symmetry axis, and the first line is on the line symmetry axis. The fourth point (D) of the first and second arcs on the third circumference passing through the first terminal of the shared portion, and the second line is a fifth point (E ) And a fourth circular arc passing through the first terminal of the shared portion, and the distance between the fourth point (D) and the third point (B) is 5 point (E) and the third point (B And wherein the longer than the distance between the.
また、本発明の第8の態様は、インダクタと容量性素子の並列共振による電圧制御発振器において、第7の態様の可変インダクタと、前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部とを備え、前記第1の容量性素子部は前記第2の容量性素子部と同一であり、前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする。 According to an eighth aspect of the present invention, there is provided a voltage-controlled oscillator based on parallel resonance of an inductor and a capacitive element, the variable inductor according to the seventh aspect being connected between the first line and the third line. A first capacitive element unit and a first negative resistance generating unit that are controlled to be switched between an operating state and a non-operating state by a first control signal; the second line; and the fourth line A second capacitive element portion and a second negative resistance generating portion, which are connected to each other and controlled to be switched between an operating state and a non-operating state by a second control signal, The first capacitive element unit is the same as the second capacitive element unit, and the first negative resistance generation unit is the same as the second negative resistance generation unit. .
また、本発明の第9の態様は、第8の態様において、前記共有部と前記線対称軸との接点に正電源電圧が供給されていることを特徴とする。 According to a ninth aspect of the present invention, in the eighth aspect, a positive power supply voltage is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第10の態様は、第8の態様において、前記共有部と前記線対称軸との接点に電流が供給されていることを特徴とする。 According to a tenth aspect of the present invention, in the eighth aspect, a current is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第11の態様は、第8の態様において、前記共有部の第1の端子に接続された第5の線路と、前記共有部の第2の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部とをさらに備え、前記共有部、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、前記第5の線路は、前記線対称軸上の第6の点(F)および前記共有部の前記第1の端子を通る第5の円周上の円弧であり、前記第6の線路は、前記第5の線路と前記線対称軸に関して線対称であり、前記第5の点(E)と前記第3の点(B)との間の距離よりは、前記第6の点(F)と前記第3の点(B)との間の距離よりも長く、前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする。 An eleventh aspect of the present invention is the eighth aspect, wherein the fifth line connected to the first terminal of the sharing unit and the second terminal of the sharing unit are connected to the second terminal of the sharing unit. 5 line, a sixth line line symmetric with respect to the line symmetric axis, and a line connected between the fifth line and the sixth line, and an operating state and a non-operating state by a third control signal A third capacitive element unit and a third negative resistance generating unit that are controlled to switch between, wherein the shared unit, the fifth line, and the sixth line include a third inductor The fifth line is an arc on a fifth circumference passing through the sixth point (F) on the line symmetry axis and the first terminal of the shared part, The line 6 is line-symmetric with respect to the fifth line and the line symmetry axis, and the fifth point (E) and the third point (B). Is longer than the distance between the sixth point (F) and the third point (B), and the third capacitive element portion includes the first and second capacitors. The third negative resistance generation unit is the same as the first negative resistance generation unit, and the third negative resistance generation unit is the same as the first negative resistance generation unit.
また、本発明の第12の態様は、第1の態様において、前記共有部は、第1の点(ZL)を中心点とした第1のソレノイド、および、前記第1の点(ZL)と前記線対称軸に関して線対称な第2の点(ZR)を中心点とした、前記第1のソレノイドと同一半径の第2のソレノイドを有し、前記第1のソレノイドと前記第2のソレノイドとは、それぞれの始点が、前記線対称軸上の第3の点(B)を通って前記線対称軸と直交する結線部を介して結合しており、前記第1の線路は、前記線対称軸上の第4の点(D)および前記共有部の前記第1の端子を通る第1の円周上の円弧であり、前記第2の線路は、前記線対称軸上の第5の点(E)および前記共有部の前記第1の端子を通る第2の円周上の円弧であり、前記第4の点(D)と前記第3の点(B)との間の距離は、前記第5の点(E)と前記第3の点(B)との間の距離よりも長いことを特徴とする。 Further, a twelfth aspect of the present invention is that, in the first aspect, the shared portion includes a first solenoid centered on the first point (ZL), and the first point (ZL). A second solenoid having the same radius as the first solenoid and having a second point (ZR) that is line-symmetric with respect to the line-symmetric axis as a center point; and the first solenoid and the second solenoid; Are connected to each other through a connection portion orthogonal to the line symmetry axis through the third point (B) on the line symmetry axis, and the first line is line symmetrical. A fourth point (D) on the axis and a first circular arc passing through the first terminal of the shared portion, and the second line is a fifth point on the line symmetry axis (E) and a circular arc on a second circumference passing through the first terminal of the shared portion, and the fourth point (D) and the third point The distance between the (B) is characterized by longer than the distance between said fifth point (E) and the third point (B).
また、本発明の第13の態様は、インダクタと容量性素子の並列共振による電圧制御発振器において、第12の態様の可変インダクタと、前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部とを備え、前記第1の容量性素子部は前記第2の容量性素子部と同一であり、前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする。 According to a thirteenth aspect of the present invention, there is provided a voltage controlled oscillator based on parallel resonance of an inductor and a capacitive element, the variable inductor according to the twelfth aspect being connected between the first line and the third line. A first capacitive element unit and a first negative resistance generating unit that are controlled to be switched between an operating state and a non-operating state by a first control signal; the second line; and the fourth line A second capacitive element portion and a second negative resistance generating portion, which are connected to each other and controlled to be switched between an operating state and a non-operating state by a second control signal, The first capacitive element unit is the same as the second capacitive element unit, and the first negative resistance generation unit is the same as the second negative resistance generation unit. .
また、本発明の第14の態様は、第13の態様において、前記共有部と前記線対称軸との接点に正電源電圧が供給されていることを特徴とする。 According to a fourteenth aspect of the present invention, in the thirteenth aspect, a positive power supply voltage is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第15の態様は、第13の態様において、前記共有部と前記線対称軸との接点に電流が供給されていることを特徴とする。 According to a fifteenth aspect of the present invention, in the thirteenth aspect, a current is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第16の態様は、第13の態様において、前記共有部の第1の端子に接続された第5の線路と、前記共有部の第2の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部とをさらに備え、前記共有部、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、前記第5の線路は、前記線対称軸上の第6の点(F)および前記共有部の前記第1の端子を通る第3の円周上の円弧であり、前記第6の線路は、前記第5の線路と前記線対称軸に関して線対称であり、前記第5の点(E)と前記第3の点(B)との間の距離よりは、前記第6の点(F)と前記第3の点(B)との間の距離よりも長く、前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする。 According to a sixteenth aspect of the present invention, in the thirteenth aspect, the fifth line connected to the first terminal of the sharing unit and the second line connected to the second terminal of the sharing unit. 5 line, a sixth line line symmetric with respect to the line symmetric axis, and a line connected between the fifth line and the sixth line, and an operating state and a non-operating state by a third control signal A third capacitive element unit and a third negative resistance generating unit that are controlled to switch between, wherein the shared unit, the fifth line, and the sixth line include a third inductor The fifth line is an arc on a third circumference passing through the sixth point (F) on the line symmetry axis and the first terminal of the shared part, The line 6 is line-symmetric with respect to the fifth line and the axis of line symmetry, and the fifth point (E) and the third point (B Is longer than the distance between the sixth point (F) and the third point (B), and the third capacitive element portion includes the first and second capacitive elements. The third negative resistance generation unit is the same as the capacitive element unit, and the third negative resistance generation unit is the same as the first and second negative resistance generation units.
また、本発明の第17の態様は、第1の態様において、前記共有部は、前記線対称軸上の第1の点(B)を通って前記線対称軸と直交する、前記線対称軸に関して線対称な第1の線分部、前記第1の線分部の一端と接続され、前記線対称軸と平行に延在する第2の線分部、および、前記第1の線分部の他端と接続され、前記線対称軸と平行に延在する第3の線分部を有し、前記第1の線路および前記第3の線路は、それぞれ前記線対称軸上の第2の点(D)を通って前記線対称軸と直交する直線上の線分を有し、前記第2の線路および前記第4の線路は、それぞれ前記線対称軸上の第3の点(E)を通って前記線対称軸と直交する直線上の線分を有し、前記第2の点(D)と前記第1の点(B)との間の距離は、前記第3の点(E)と前記第1の点(B)との間の距離よりも長いことを特徴とする。
また、本発明の第18の態様は、インダクタと容量性素子の並列共振による電圧制御発振器において、第17の態様の可変インダクタと、前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部とを備え、前記第1の容量性素子部は前記第2の容量性素子部と同一であり、前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする。
According to a seventeenth aspect of the present invention, in the first aspect, the shared portion passes through the first point (B) on the line symmetry axis and is orthogonal to the line symmetry axis. A first line segment that is symmetrical with respect to the first line segment, a second line segment that is connected to one end of the first line segment and extends parallel to the axis of line symmetry, and the first line segment And a third line segment extending in parallel with the line symmetry axis, wherein the first line and the third line are each a second line on the line symmetry axis. A straight line passing through the point (D) and perpendicular to the line symmetry axis, and the second line and the fourth line are respectively third points (E) on the line symmetry axis. And the distance between the second point (D) and the first point (B) is the third point (E ) And the above Wherein longer than the distance between the the point (B).
According to an eighteenth aspect of the present invention, in a voltage controlled oscillator based on parallel resonance of an inductor and a capacitive element, the variable inductor according to the seventeenth aspect is connected between the first line and the third line. A first capacitive element unit and a first negative resistance generating unit that are controlled to be switched between an operating state and a non-operating state by a first control signal; the second line; and the fourth line A second capacitive element portion and a second negative resistance generating portion, which are connected to each other and controlled to be switched between an operating state and a non-operating state by a second control signal, The first capacitive element unit is the same as the second capacitive element unit, and the first negative resistance generation unit is the same as the second negative resistance generation unit. .
また、本発明の第19の態様は、第18の態様において、前記共有部と前記線対称軸との接点に正電源電圧が供給されていることを特徴とする。 According to a nineteenth aspect of the present invention, in the eighteenth aspect, a positive power supply voltage is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第20の態様は、第18の態様において、前記共有部と前記線対称軸との接点に電流が供給されていることを特徴とする。 According to a twentieth aspect of the present invention, in the eighteenth aspect, a current is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第21の態様は、第18の態様において、前記共有部の第1の端子に接続された第5の線路と、前記共有部の第2の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部とをさらに備え、前記共有部、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、前記第5の線路および前記第6の線路は、それぞれ前記線対称軸上の第4の点(F)を通って前記線対称軸と直交する直線上の線分を有し、前記第3の点(E)と前記第1の点(B)との間の距離は、前記第4の点(F)と前記第1の点(B)との間の距離よりも長く、前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする。 In addition, a twenty-first aspect of the present invention is that, in the eighteenth aspect, the fifth line connected to the first terminal of the sharing unit and the second line connected to the second terminal of the sharing unit, 5 line, a sixth line line symmetric with respect to the line symmetric axis, and a line connected between the fifth line and the sixth line, and an operating state and a non-operating state by a third control signal A third capacitive element unit and a third negative resistance generating unit that are controlled to switch between, wherein the shared unit, the fifth line, and the sixth line include a third inductor The fifth line and the sixth line each have a straight line segment that passes through the fourth point (F) on the line symmetry axis and is orthogonal to the line symmetry axis. , The distance between the third point (E) and the first point (B) is the fourth point (F) and the first point (B The third capacitive element unit is the same as the first and second capacitive element units, and the third negative resistance generating unit is the first and second capacitive unit units. It is the same as that of the negative resistance generating part.
また、本発明の第22の態様は、線対称軸を有する可変インダクタであって、前記線対称軸に関して線対称な共有部であって、第1の点(ZL)を中心点とした第1のソレノイド、および、前記第1の点(ZL)と前記線対称軸に関して線対称な第2の点(ZR)を中心点とした、前記第1のソレノイドと同一半径の第2のソレノイドを有し、前記第1のソレノイドと前記第2のソレノイドとは、それぞれの始点が、前記線対称軸上の第3の点(B)を通って前記線対称軸と直交する結線部を介して結合するものである共有部と、前記第1のソレノイドの前記始点より下層に存在する第1の端子(A)に接続された第1の線路と、前記第1のソレノイドの前記第1の端子(A)より下層に存在する第2の端子(G)に接続された第2の線路と、前記第2のソレノイドの前記始点より下層に存在する第3の端子(C)に接続された第3の線路と、前記第2のソレノイドの前記第3の端子(C)より下層に存在する第4の端子(H)に接続された第4の線路とを備え、前記第3の端子(C)、前記第4の端子(H)、前記第3の線路、および前記第4の線路はそれぞれ、前記第1の端子(A)、前記第2の端子(G)、前記第1の線路、および前記第2の線路と前記線対称軸に関して線対称であり、前記共有部のうちの前記第1の端子(A)から前記第3の端子(C)の間の部分、前記第1の線路、および前記第3の線路は、第1のインダクタ部を構成し、前記共有部のうちの前記第2の端子(G)から前記第4の端子(H)の間の部分、前記第3の線路、および前記第4の線路は、第2のインダクタ部を構成し、前記第2のインダクタ部の線路長は、前記第1のインダクタ部の線路長よりも長いことを特徴とする。 According to a twenty-second aspect of the present invention, there is provided a variable inductor having a line symmetry axis, a shared portion that is line symmetric with respect to the line symmetry axis, and a first point centered on the first point (ZL). And a second solenoid having the same radius as that of the first solenoid, with the first point (ZL) and a second point (ZR) symmetric with respect to the line symmetry axis as a center point. The first solenoid and the second solenoid are coupled to each other through a connection portion whose starting point passes through the third point (B) on the line symmetry axis and is orthogonal to the line symmetry axis. The first line connected to the first terminal (A) existing below the starting point of the first solenoid, and the first terminal of the first solenoid ( A) a second line connected to the second terminal (G) existing below the lower layer; A third line connected to a third terminal (C) existing below the starting point of the second solenoid and a second line existing below the third terminal (C) of the second solenoid. A fourth line connected to the fourth terminal (H), and the third terminal (C), the fourth terminal (H), the third line, and the fourth line are respectively The first terminal (A), the second terminal (G), the first line, and the second line and the second line are symmetric with respect to the axis of line symmetry, and the first of the shared portions The portion between the first terminal (A) and the third terminal (C), the first line, and the third line constitute a first inductor part, and the part of the shared part The portion between the second terminal (G) and the fourth terminal (H), the third line, and the fourth line are Inductor portion constitutes a line length of the second inductor section is characterized longer than the line length of the first inductor section.
また、本発明の第23の態様は、インダクタと容量性素子の並列共振による電圧制御発振器において、第22の態様の可変インダクタと、前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部とを備え、前記第1の容量性素子部は前記第2の容量性素子部と同一であり、前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする。 According to a twenty-third aspect of the present invention, in the voltage controlled oscillator based on parallel resonance of the inductor and the capacitive element, the variable inductor according to the twenty-second aspect is connected between the first line and the third line. A first capacitive element unit and a first negative resistance generating unit that are controlled to be switched between an operating state and a non-operating state by a first control signal; the second line; and the fourth line A second capacitive element portion and a second negative resistance generating portion, which are connected to each other and controlled to be switched between an operating state and a non-operating state by a second control signal, The first capacitive element unit is the same as the second capacitive element unit, and the first negative resistance generation unit is the same as the second negative resistance generation unit. .
また、本発明の第24の態様は、第23の態様において、前記共有部と前記線対称軸との接点に正電源電圧が供給されていることを特徴とする。 According to a twenty-fourth aspect of the present invention, in the twenty-third aspect, a positive power supply voltage is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第25の態様は、第23の態様において、前記共有部と前記線対称軸との接点に電流が供給されていることを特徴とする。 According to a twenty-fifth aspect of the present invention, in the twenty-third aspect, a current is supplied to a contact point between the shared portion and the line symmetry axis.
また、本発明の第26の態様は、第23の態様において、前記第1のソレノイドの前記第2の端子(G)より下層に存在する第5の端子に接続された第5の線路と、前記第2のソレノイドの前記第4の端子(H)より下層に存在する第6の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部とを備え、前記共有部のうちの前記第5の端子から前記第6の端子の間の部分、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、前記第3のインダクタ部の線路長は、前記第2のインダクタ部の線路長よりも長く、前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする。 According to a twenty-sixth aspect of the present invention, in the twenty-third aspect, a fifth line connected to a fifth terminal existing below the second terminal (G) of the first solenoid; The fifth line connected to a sixth terminal existing below the fourth terminal (H) of the second solenoid, and a sixth line axisymmetric with respect to the line symmetry axis; A third capacitive element connected between the fifth line and the sixth line and controlled to switch between the operating state and the non-operating state by a third control signal; A portion of the shared portion between the fifth terminal and the sixth terminal, the fifth line, and the sixth line constitute a third inductor portion. The line length of the third inductor portion is longer than the line length of the second inductor portion, The third capacitive element section is the same as the first and second capacitive element sections, and the third negative resistance generation section is the same as the first and second negative resistance generation sections. It is characterized by being.
本発明によれば、複数のインダクタ部に共有される共有部を有する可変インダクタにおいて、共有されない複数の線路の間に容量性素子部を接続し、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、LCの並列共振による電圧制御発振器の構成要素として使用でき、このとき、可変インダクタに直列に抵抗成分が挿入されることがないため、Q値の劣化を抑制した可変インダクタとして機能させることができる。さらに、共有部の存在により小型の可変インダクタが得られる。 According to the present invention, in a variable inductor having a shared portion shared by a plurality of inductor portions, the capacitive element portion is connected between a plurality of lines that are not shared, and the capacitive element portion connected to which inductor portion is By switching whether to operate according to the control signal, it can be used as a component of a voltage controlled oscillator by LC parallel resonance. At this time, a resistance component is not inserted in series with the variable inductor, so that the Q value is deteriorated. It can function as a suppressed variable inductor. Furthermore, a small variable inductor can be obtained due to the presence of the shared portion.
以下、本発明の実施の形態について図面を参照して説明する。本明細書において、同一の符号は、同一または対応する構成要素を指す。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In this specification, the same code | symbol points out the same or corresponding component.
(第1の実施形態)
図1は、本発明の第1の実施形態の可変インダクタ構成を示している。可変インダクタ100は、線対称軸Y−Y’を有し、線対称軸Y−Y’に関して線対称な共有部である円弧ABCと、円弧ABCの第1の端子Aに接続された第1の線路AD’及び第2の線路AE’と、円弧の第2の端子Cに接続された第3の線路CD’’及び第4の線路CE’’とを備える。第2の端子Cと第1の端子Aは、線対称軸Y−Y’に関して線対称である。また、第3の線路CD’’及び第4の線路CE’’はそれぞれ、第1の線路AD’及び第2の線路AE’と線対称軸Y−Y’に関して線対称である。円弧ABC、第1の線路AD’、および第3の線路CD’’は、第1のインダクタ部Ind1を構成し、円弧ABC、第2の線路AE’、および第4の線路CE’’は、第2のインダクタ部Ind2を構成する。
(First embodiment)
FIG. 1 shows a variable inductor configuration according to a first embodiment of the present invention. The
第1の実施形態において、共有部である円弧ABCは、線対称軸Y−Y’上の第1の点Zを中心点とした第1の円周上の円弧である。第1の線路AD’および第3の線路CD’’は、それぞれ線対称軸Y−Y’上の第2の点ZDと中心点とした第1の端子Aおよび第2の端子Cを通る第2の円周上の円弧であり、第2の線路AE’および第4の線路CE’’は、それぞれ線対称軸Y−Y’上の第3の点ZEと中心点とした、第1の端子Aおよび第2の端子Cを通る第3の円周上の円弧である。図1には、線対称軸Y−Y’上の第4の点ZFと中心点とした第4の円周上の円弧と共有部である円弧ABCで構成される第3のインダクタ部Ind3も示されており、可変インダクタ100は3つのインダクタ部を有するが、インダクタ部の数は2以上であればよい。
In the first embodiment, the arc ABC that is the shared portion is a circular arc on the first circumference with the first point Z on the line symmetry axis Y-Y ′ as the center point. The first line AD ′ and the third line CD ″ pass through the first terminal A and the second terminal C, respectively, which are centered on the second point ZD on the line symmetry axis YY ′. The second line AE ′ and the fourth line CE ″ have a third point ZE and a center point on the line symmetry axis YY ′, respectively. A circular arc on the third circumference passing through the terminal A and the second terminal C. FIG. 1 also shows a third inductor portion Ind3 including a fourth point ZF on the line symmetry axis YY ′, a fourth circular arc on the center of the circle, and a circular arc ABC which is a common portion. Although the
可変インダクタ100は、第1の線路AD’と第3の線路CD’’との間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号(詳細は後述する。)により切り替えることにより、LCの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献2に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。さらに、いずれのインダクタ部も円弧ABCを共有部として用いるため小型の可変インダクタが得られる。
The
なお、隣接するインダクタ部の線路長が単調に変化するように円弧ABC以外の線路を設計すると、制御信号により動作状態にあるインダクタ部を1つずつ隣接するものに切り替えたときに、インダクタンスも単調に変化する。可変インダクタが制御信号に対して単調性を有すれば、制御信号を大から小(又は小から大)へと単純にスイープして共振周波数を調整できるのに対し、単調性がない可変インダクタを使用した場合は、探索結果をすべて保存したりする手間が増える。線路長とインダクタンスの関係は非特許文献3で説明されており、l=導体の長さ[mm]、r=導体の半径[mm]とした時の線路の自己インダクタンスLselfは、
Lself=(l/5)×{Ln(2×l/r)-0.75+(r/l)} [nH] (7)
で表される。すなわち、太さ一定の線路の自己インダクタンスは線路長lのみの関数となる。
In addition, when a line other than the arc ABC is designed so that the line length of the adjacent inductor part changes monotonously, when the inductor part in the operating state is switched to the adjacent one by the control signal, the inductance is also monotonous. To change. If the variable inductor has monotonicity with respect to the control signal, the control signal can be simply swept from large to small (or small to large) to adjust the resonance frequency. If it is used, the trouble of saving all the search results increases. The relationship between the line length and the inductance is described in
Lself = (l / 5) × {Ln (2 × l / r) -0.75+ (r / l)} [nH] (7)
It is represented by That is, the self-inductance of a line having a constant thickness is a function of only the line length l.
隣接するインダクタ部の線路長が単調に変化するような円弧ABC以外の線路の設計としては、図1において中心点ZD、ZE、ZFが異なり、それぞれの円周の半径が異なるようにすればよい。第1の線路AD’と第3の線路CD’’との間等に接続する容量性素子部(図2参照)はすべてのインダクタ部で同一のものを使用するので、第1のインダクタ部Ind1、第2のインダクタ部Ind2、第3のインダクタ部Ind3の順で線路長が短くなる。 As the design of the lines other than the arc ABC in which the line length of the adjacent inductor portion changes monotonously, the center points ZD, ZE, ZF in FIG. 1 are different, and the radii of the respective circumferences may be different. . Since the capacitive element portion (see FIG. 2) connected between the first line AD ′ and the third line CD ″ and the like is the same for all inductor portions, the first inductor portion Ind1 is used. The line length becomes shorter in the order of the second inductor portion Ind2 and the third inductor portion Ind3.
本実施形態の可変インダクタは、差動構成の回路への適用を想定しているため線対称軸を有するが、この線対称軸で折り返して得られる構成をシングルエンド回路に対して応用することも可能である。この点は、以下の実施形態において同様である。 Since the variable inductor of the present embodiment is assumed to be applied to a circuit having a differential configuration, it has a line symmetry axis. However, the configuration obtained by folding back along this line symmetry axis may be applied to a single-ended circuit. Is possible. This point is the same in the following embodiments.
(第2の実施形態)
図2は、第1の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO200は、インダクタと容量性素子の並列共振によるものであり、第1の実施形態の可変インダクタ100と、第1の線路AD’と第3の線路CD’’との間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、第2の線路AE’と第4の線路CE’’との間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。第3のブロックB3も示してあり、これも同一の構成とする。円弧ABC上の点Bが正電源VDDに接続してある。
(Second Embodiment)
FIG. 2 shows a voltage controlled oscillator (VCO) comprising the variable inductor of the first embodiment. The
各ブロックは、負性抵抗発生部および容量性素子部を有する。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第1の実施形態で上述したように、ブロックB1〜B3を接続しても可変インダクタ100に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
Each block has a negative resistance generating part and a capacitive element part. By switching the block to be operated by the control signal, the inductor unit to be used is selected and the resonance frequency is changed. As described above in the first embodiment, no resistance component is inserted in series with the
図3に、ブロックの回路例を示す。第1のブロックB1を例に考えると、容量性素子部310および負性抵抗発生部320がそれぞれ可変インダクタ100と並列に接続され、制御信号CONTROL_1が第1のブロックB1の動作状態を決定する。容量性素子部310は、容量性素子311及び312を備え、負性抵抗発生部320は、負性抵抗素子321及び322を備える。容量性素子311及び312は同一の構成であり、線対称軸Y−Y’に関して線対称の位置に配置されている。負性抵抗素子321及び322は同一の構成であり、線対称軸Y−Y’に関して線対称の位置に配置されている。LC並列共振器をVCOのタンク回路として用いる場合、VCOの発振には、図20に示す容量性素子の損失分RSAまたはRPAと、図21に示すインダクタの損失成分RSBまたはRPBでの損失を補うことが発振持続の条件となる。負性抵抗発生部はこの損失を補い、VCOの発振を持続させる為に存在する。以下、容量性素子部310および負性抵抗発生部320の詳細を説明する。
FIG. 3 shows a circuit example of the block. Taking the first block B1 as an example, the
負性抵抗発生部320について
図4に、図3に示した負性抵抗発生部の回路例を示す。負性抵抗発生部に対する制御信号とスイッチの開閉状態に関する真理値表を表1に示す。この例では、CONTROL_1がHの時にSA1及びSC1がONするので、NMOSトランジスタMA及びMCのゲートは最も低い電位である基準電位に固定され、MA及びMCは遮断される。この時、SA1B及びSC1BはOFFしている。他方、CONTROL_1がLの時にSA1B及びSC1BがONで、NMOSトランジスタMAのゲートはMCのドレインと短絡し、MCのゲートはMAのドレインと短絡され、MA及びMCは負性抵抗を生成する。このときSA1及びSC1はOFFしている。
FIG. 4 shows a circuit example of the
負性抵抗発生部320は、図5に示されるような構成でも構わない。図5の負性抵抗発生部の動作を表2の真理値表を用いつつ説明する。NMOSトランジスタMA及びMCのソースは短絡され、VLOW端子を形成する。このVLOW端子は、スイッチS2を介して基準電位VSSとつながっている。他方、MAのゲートはMCのドレインと、MCのゲートはMAのドレインと繋がりS2がONしている時に負性抵抗を発生する。すなわち、CONTROL_1がLの時にS2はOFFしているためMA及びMCとの基準電位への電流パスは遮断され、負性抵抗発生部は遮断状態となる。逆に、CONTROL_1がHになるとS2はONし電流パスが形成されるので、図5の回路は負性抵抗を発生する。
The
また、図6のような構成でも実現できる。図6の負性抵抗発生部の動作を表3の真理値表を用いつつ説明する。NMOSトランジスタMA及びMCのソースは短絡されてAC_COM端子を形成する。このAC_COM端子と基準電位VSSとの間に電流源動作をするMI1が挿入され、MI1とMI0はカレントミラーを形成する。正電源VDDとMI0のドレインとの間には電流源が挿入され、MI0のドレインとゲートとの間にスイッチS3Aが、またMI0のゲートと基準電位との間にスイッチS3Bが挿入されている。 Also, the configuration as shown in FIG. 6 can be realized. The operation of the negative resistance generator in FIG. 6 will be described using the truth table in Table 3. The sources of the NMOS transistors MA and MC are short-circuited to form an AC_COM terminal. MI1 that performs a current source operation is inserted between the AC_COM terminal and the reference potential VSS, and MI1 and MI0 form a current mirror. A current source is inserted between the positive power supply VDD and the drain of MI0, a switch S3A is inserted between the drain and gate of MI0, and a switch S3B is inserted between the gate of MI0 and the reference potential.
図6において、CONTROL_1がLになるとS3AがONするのでMI0のドレイン−ゲートが短絡されMI0のダイオード接続を形成する。従ってMI0とMI1のペア間で電流がミラーされる。このときS3BはOFFなので回路動作に影響を与えない。従ってMI1はMAとMCに電流を供給し、この回路は負性抵抗を発生する。逆にCONTROL_1がHになると、S3BがONするのでMI0とMI1のゲート電位は、基準電位に固定されるため遮断状態となる。従ってMAとMCにも電流が供給されずMA及びMCも遮断状態となる。この時、S3AはOFFなので回路動作に影響を与えない。 In FIG. 6, when CONTROL_1 becomes L, S3A is turned ON, so that the drain-gate of MI0 is short-circuited to form a diode connection of MI0. Thus, the current is mirrored between the pair MI0 and MI1. At this time, since S3B is OFF, the circuit operation is not affected. Therefore, MI1 supplies current to MA and MC, and this circuit generates a negative resistance. On the other hand, when CONTROL_1 becomes H, S3B is turned ON, so that the gate potentials of MI0 and MI1 are fixed to the reference potential, so that they are cut off. Therefore, no current is supplied to MA and MC, and MA and MC are also cut off. At this time, since S3A is OFF, the circuit operation is not affected.
容量性素子部310について
図7(a)及び(b)に、図3に示した容量性素子部の回路例を示し、その動作を説明する。図7(a)は、制御信号CONTROL_1としてアナログ信号を用いる場合の回路例で、可変容量性素子の代表としてMOSバラクタを用いて説明する。MOSバラクタVCAのゲートを端子D’、MOSバラクタVCCのゲートを端子D’’とし、VCAのソースとドレインを短絡して制御信号CONTROL_1と接続し、VCCのソースとドレインを短絡して同じく制御信号CONTROL_1と接続する。端子D’及びD’’を可変インダクタ100と並列に接続されることでLCの共振回路となる。このLC共振回路は、CONTROL_1の電圧を変えることでVCA及びVCCの動作状態が変化し、それに伴って端子D’及びD’’から見たキャパシタンスが変化して、その共振周波数を可変することができる。しかしながら、VCA及びVCCのQ値が、並列の可変インダクタ100のQ値より低い周波数領域においては、バラクタのQ値が最大となる動作状態を取るよう制御信号CONTROL_1の電圧を固定し、インダクタを切り替える方がVCOの位相ノイズ最適化の観点からは好ましい。
The
バラクタとして、MOSバラクタ以外にもダイオード、BJTおよび任意の可変容量性素子を使うことも可能である。 As the varactor, a diode, BJT, and any variable capacitive element can be used in addition to the MOS varactor.
なお、この回路例も差動構成の回路用途であるため、図7(a)の線対称軸Y−Y’で折り返すことで、シングルエンド用途に適用することもできる。 Since this circuit example is also used for a circuit having a differential configuration, it can be applied to a single-ended application by folding back along the line symmetry axis Y-Y ′ in FIG.
次に、図7(b)を参照して、制御信号としてデジタル信号を用いる場合の回路例を説明する。デジタル制御信号2本の場合を代表例として以下で説明していくが、並列パスを増やすことでN本のデジタル制御信号にも対応することができる。まず、キャパシタC0Aの一方を端子D’とし他方をC0Cの一方と接続し、C0Cのもう一方の端子を端子D’’とする。この端子D’にスイッチS1Aの片側を接続し、他方をキャパシタC1Aに接続する。C1Aのもう一方をキャパシタC1Cの片側に接続し、C1Cのもう一方の端子をスイッチS1Cの片側に接続し、S1Cの残りの端子を端子D’’に接続する。スイッチS1A及びS1Cは同一の制御信号CNT_1でその開閉が制御される。同様に、端子D’にスイッチS2Aの片側接続し、他方をキャパシタC2Aに接続する。C2Aのもう一方をキャパシタC2Cの片方に接続し、C2Cのもう一方をスイッチS2Cの片側に接続し、S2Cの残りの端子を端子D’’に接続する。スイッチS2A及びS2Cは同一の制御信号CNT_2でその開閉が制御される。 Next, a circuit example in the case of using a digital signal as a control signal will be described with reference to FIG. Although the case of two digital control signals will be described below as a representative example, N digital control signals can be handled by increasing the number of parallel paths. First, one end of the capacitor C0A is connected to the terminal D ', the other end is connected to one end of the C0C, and the other end of the C0C is set to the terminal D ". One side of the switch S1A is connected to the terminal D ', and the other side is connected to the capacitor C1A. The other end of C1A is connected to one side of capacitor C1C, the other terminal of C1C is connected to one side of switch S1C, and the remaining terminal of S1C is connected to terminal D ″. The switches S1A and S1C are controlled to be opened and closed by the same control signal CNT_1. Similarly, one side of the switch S2A is connected to the terminal D ', and the other side is connected to the capacitor C2A. The other side of C2A is connected to one side of capacitor C2C, the other side of C2C is connected to one side of switch S2C, and the remaining terminal of S2C is connected to terminal D ″. The switches S2A and S2C are controlled to be opened and closed by the same control signal CNT_2.
換言すると、図7の容量性素子部は、制御信号が入力される入力端子と、第12の出力端子D’および第2の出力端子D’’と、入力端子からの制御信号CNT_1、CNT_2によりオンオフ制御されるスイッチS1A、S2AとキャパシタC1A、C2Aとからなり、一方の端子が第1の出力端子D’に接続される2つの第1の容量部と、入力端子からの制御信号CNT_1、CNT_2によりオンオフ制御されるスイッチS1C、S2CとキャパシタC1C、C2Cとからなり、一方の端子が第2の出力端子D’’に接続され、他方の端子が第1の容量部の他方の端子に接続される2つの第2の容量部とを備え、第1および第2の容量部は、線対称軸Y−Y’に関して線対称の位置に配置されている。 In other words, the capacitive element unit in FIG. 7 is based on an input terminal to which a control signal is input, a twelfth output terminal D ′ and a second output terminal D ″, and control signals CNT_1 and CNT_2 from the input terminals. The switch includes switches S1A and S2A that are on / off controlled and capacitors C1A and C2A, one terminal having one terminal connected to the first output terminal D ′, and control signals CNT_1 and CNT_2 from the input terminals. Switch S1C, S2C and capacitors C1C, C2C controlled on and off by one of them, one terminal is connected to the second output terminal D '', the other terminal is connected to the other terminal of the first capacitor unit And the first and second capacitor portions are arranged in line-symmetric positions with respect to the line symmetry axis YY ′.
スイッチ制御の真理値表は表4の通りである。この切り替えによって端子D’及びD’’から見たキャパシタンス、すなわちインピーダンスが変化することが分かる。 The truth table of switch control is as shown in Table 4. It can be seen that the capacitance as viewed from the terminals D ′ and D ″, that is, the impedance changes by this switching.
図7(b)に示すキャパシタ及びスイッチの場所は可換であり、また、アナログ制御の場合と同様に図7(b)の線対称軸Y−Y’で折り返すことでシングルエンド用途に適用することもできる。 The location of the capacitor and the switch shown in FIG. 7B is interchangeable, and similarly to the case of analog control, it is applied to a single end application by folding back along the line symmetry axis YY ′ of FIG. 7B. You can also.
(第3の実施形態)
図8は、第3の実施形態の電圧制御発振器(VCO)を示している。VCO800は、可変インダクタ100及び第1〜第3のブロックB1〜B3に関しては第2の実施形態のVCO200と同様であるが、点Bに電流が供給されている点で異なる。円弧ABCと線対称軸Y−Y’との交点Bは、VCO200では低インピーダンス点であったが、VCO800では、点Bに正電源VDDではなく電流源MP1を接続することで正電源VDDからの電圧信号除去比(Power Supply Rejection Ratio)を向上させ、高インピーダンス点となっている。
(Third embodiment)
FIG. 8 shows a voltage controlled oscillator (VCO) of the third embodiment. The
電流源MP1は、正電源VDDにPMOSトランジスタMP0のソースを接続し、MP0のゲートとドレインを短絡して端子VBP1とし、MP0のドレインと基準電位VSSとの間に電流源I0を挿入し、正電源VDDにソースを接続したもう1つのPMOSトランジスタMP1のゲートに端子VBP1を接続することで得られる、MP0・MP1間のカレントミラーで構成されている。カレントミラーの出力は一般に、インピーダンスが高いことで知られており、第3の実施形態ではMP1のドレインがそれにあたる。なお、交流グランドとも呼ばれるAC_COM1は、直流的には接地ではないものの信号に対しては接地点と同様の働きをする。図8におけるAC_COM1端子はLCタンクの最低次の共振状態では信号振幅がゼロとなる点であることから、ここは交流的に接地と等価であると言える。 The current source MP1 connects the source of the PMOS transistor MP0 to the positive power supply VDD, short-circuits the gate and drain of MP0 to form a terminal VBP1, inserts the current source I0 between the drain of MP0 and the reference potential VSS, It is composed of a current mirror between MP0 and MP1 obtained by connecting the terminal VBP1 to the gate of another PMOS transistor MP1 whose source is connected to the power supply VDD. The output of the current mirror is generally known to have a high impedance, and in the third embodiment, it corresponds to the drain of MP1. Note that AC_COM1, also referred to as an AC ground, works in the same way as a ground point for signals that are not grounded in terms of DC. Since the AC_COM1 terminal in FIG. 8 is a point where the signal amplitude becomes zero in the lowest resonance state of the LC tank, it can be said that this is equivalent to grounding in terms of AC.
(第4の実施形態)
図9は、本発明の第4の実施形態の可変インダクタを示している。可変インダクタ900は、線対称軸Y−Y’を有し、線対称軸Y−Y’に関して線対称な共有部ABCと、共有部ABCの第1の端子Aに接続された第1の線路AD’及び第2の線路AE’と、円弧の第2の端子Cに接続された第3の線路CD’’及び第4の線路CE’’とを備える。第2の端子Cと第1の端子Aは、線対称軸Y−Y’に関して線対称である。また、第3の線路CD’’及び第4の線路CE’’はそれぞれ、第1の線路AD’及び第2の線路AE’と線対称軸Y−Y’に関して線対称である。共有部ABC、第1の線路AD’、および第3の線路CD’’は、第1のインダクタ部Ind1を構成し、共有部ABC、第2の線路AE’、および第4の線路CE’’は、第2のインダクタ部Ind2を構成する。
(Fourth embodiment)
FIG. 9 shows a variable inductor according to a fourth embodiment of the present invention. The
第4の実施形態において、共有部ABCは、第1の点ZLを中心点とした第1の円周上の円弧、および、第1の点ZLと線対称軸Y−Y’に関して線対称な第2の点ZRを中心点とした、第1の円周と同一半径の第2の円周上の円弧を有する。第1の円周上の円弧と第2の円周上の円弧とは、線対称軸Y−Y’上の第3の点Bで結合している。第1の線路AD’は、線対称軸Y−Y’上の第4の点Dおよび第1の端子Aを通る第3の円周上の円弧であり、第3の線路CD’’は、第1の線路AD’と線対称軸Y−Y’に関して線対称な円弧である。第2の線路AE’は、線対称軸Y−Y’上の第5の点Eおよび第1の端子Aを通る第4の円周上の円弧であり、第4の線路CE’’は、第2の線路AE’と線対称軸Y−Y’に関して線対称な円弧である。図9には、線対称軸Y−Y’上の第6の点Fとおよび第1の端子Aを通る第5の円周上の円弧であって、第1の端子Aに接続された第5の線路AF’と、第2の端子Cに接続され、第5の線路AF’と線対称軸Y−Y’に関して線対称な第6の線路CF’’と、共有部ABCとで構成される第3のインダクタ部Ind3も示されており、可変インダクタ900は3つのインダクタ部を有するが、インダクタ部の数は2以上であればよい。
In the fourth embodiment, the shared portion ABC is line-symmetric with respect to the first circular arc centered on the first point ZL and the first point ZL and the line symmetry axis YY ′. It has an arc on the second circumference having the same radius as the first circumference, with the second point ZR as the center point. The arc on the first circumference and the arc on the second circumference are connected at a third point B on the line symmetry axis Y-Y ′. The first line AD ′ is a third circular arc passing through the fourth point D on the line symmetry axis YY ′ and the first terminal A, and the third line CD ″ is The arc is line-symmetric with respect to the first line AD ′ and the line symmetry axis YY ′. The second line AE ′ is a fourth circular arc passing through the fifth point E on the line symmetry axis YY ′ and the first terminal A, and the fourth line CE ″ is The arc is line symmetric with respect to the second line AE ′ and the line symmetry axis YY ′. FIG. 9 shows a fifth circular arc passing through the sixth point F on the line symmetry axis YY ′ and the first terminal A, and connected to the first terminal A. 5 line AF ′, a sixth line CF ″ connected to the second terminal C and symmetric about the fifth line AF ′ and the line symmetry axis YY ′, and a shared part ABC. A third inductor section Ind3 is also shown, and the
可変インダクタ900は、第1の実施形態で説明した可変インダクタ100と同様に、第1の線路AD’と第3の線路CD’’との間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、LCの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献2に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。さらに、いずれのインダクタ部もABCを共有部として用いるため小型の可変インダクタが得られる。
Similar to the
なお、BF間、BE間、BD間の線対称軸Y−Y’上の距離がこの順で長くなる場合、隣接するインダクタ部の線路長が単調に変化する。ここで、単調性が保証されるためには、第1〜第6の線路が共有部ABCに対して上に凸か下に凸かのいずれかである必要があり、混在してはならない。 When the distance on the line symmetry axis Y-Y ′ between BF, BE, and BD becomes longer in this order, the line length of the adjacent inductor portion changes monotonously. Here, in order to ensure monotonicity, the first to sixth lines need to be either convex upward or convex downward with respect to the shared part ABC and should not be mixed.
(第5の実施形態)
図10は、第4の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO1000は、インダクタと容量性素子の並列共振によるものであり、第4の実施形態の可変インダクタ900と、第1の線路AD’と第3の線路CD’’との間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、第2の線路AE’と第4の線路CE’’との間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。第3のブロックB3も示してあり、これも同一の構成とする。共有部ABC上の点Bが正電源VDDに接続してある。各ブロックの詳細は、第2の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第1の実施形態で上述したのと同様に、ブロックB1〜B3を接続しても可変インダクタ900に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
(Fifth embodiment)
FIG. 10 shows a voltage controlled oscillator (VCO) including the variable inductor of the fourth embodiment. The
(第6の実施形態)
図11は、第6の実施形態の電圧制御発振器(VCO)を示している。VCO1100は、可変インダクタ900及び第1〜第3のブロックB1〜B3に関しては第5の実施形態のVCO1000と同様であるが、点Bに電流が供給されている点で異なる。共有部ABCと線対称軸Y−Y’との交点Bは、VCO1000では低インピーダンス点であったが、VCO1100では、点Bに正電源VDDではなく電流源MP1を接続することで正電源VDDからの電圧信号除去比(Power Supply Rejection Ratio)を向上させ、高インピーダンス点となっている。電流源MP1の構造は、第3の実施形態で説明したものと同一であり、ここでは説明しない。
(Sixth embodiment)
FIG. 11 shows a voltage controlled oscillator (VCO) of the sixth embodiment. The
(第7の実施形態)
図12は、第7の実施形態の可変インダクタで使用するソレノイドを説明するための図である。ソレノイドとは、図12に示すような、一本の導体から構成されるインダクタで、巻き始めの点Wと巻き終りの点WWを有し、その間を中心を同じくする半径rの平面インダクタをn回巻きした縦積み構造である。半径rの平面インダクタの自己インダクタンスがLのとき、半径rの平面インダクタをn回巻いたソレノイドの自己インダクタンスがn2×Lとなるような特徴を有するインダクタの一種と定義する。ただし、基準となる1回巻き部分の形は特に円形でなくても良いが、平面図上は同一の(identical)インダクタで構成されなければならない。
(Seventh embodiment)
FIG. 12 is a diagram for explaining a solenoid used in the variable inductor of the seventh embodiment. A solenoid is an inductor composed of a single conductor as shown in FIG. 12, which has a winding start point W and a winding end point WW, and a planar inductor having a radius r and having the same center between them. It is a vertically stacked structure. When the self-inductance of a planar inductor having a radius r is L, it is defined as a kind of inductor having a characteristic that the self-inductance of a solenoid wound n times by a planar inductor having a radius r is n 2 × L. However, the shape of the reference one-turn part does not have to be particularly circular, but it must be composed of identical inductors on the plan view.
図13は、第7の実施形態の可変インダクタを示している。可変インダクタ1300は、図9に示した可変インダクタ900と共有部が異なるものである。共有部ABCは、第1の点ZLを中心点とした第1のソレノイド、および、第1の点ZLと線対称軸Y−Y’に関して線対称な第2の点ZRを中心点とした、第1のソレノイドと同一半径の第2のソレノイドを有する。そして、第1のソレノイドと第2のソレノイドとは、それぞれの始点B’及びB’’が、線対称軸Y−Y’上の第3の点Bを通って線対称軸Y−Y’と直交する結線部を介して結合している。図13では、始点B’及びB’’からソレノイドの最上層が始まり、その一層だけ下に存在する点を共有部ABCの第1の端子A及び第2の端子Cとしているが、より下の層に存在する点を選んでもよい。
FIG. 13 shows a variable inductor according to the seventh embodiment. The
可変インダクタ1300は、第1の実施形態で説明した可変インダクタ100と同様に、第1の線路AD’と第3の線路CD’’との間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、LCの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献2に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。さらに、いずれのインダクタ部もABCを共有部として用いるため小型の可変インダクタが得られる。
Similar to the
なお、第7の実施形態では、上層の始点B’及びB’’を結線部で結合したが、始点B’及びB’’の下層に存在する点A及びCを結線部で結合し、点B’及びB’’をそれぞれ共有部の第1及び第2の端子としてもよい。 In the seventh embodiment, the starting points B ′ and B ″ of the upper layer are connected by the connecting portion, but the points A and C existing below the starting points B ′ and B ″ are connected by the connecting portion, B ′ and B ″ may be used as the first and second terminals of the sharing unit, respectively.
(第8の実施形態)
図14は、第7の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO1400は、インダクタと容量性素子の並列共振によるものであり、第7の実施形態の可変インダクタ1300と、第1の線路AD’と第3の線路CD’’との間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、第2の線路AE’と第4の線路CE’’との間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。第3のブロックB3も示してあり、これも同一の構成とする。共有部ABC上の点Bが正電源VDDに接続してある。各ブロックの詳細は、第2の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第1の実施形態で上述したのと同様に、ブロックB1〜B3を接続しても可変インダクタ1300に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
(Eighth embodiment)
FIG. 14 shows a voltage controlled oscillator (VCO) including the variable inductor of the seventh embodiment. The
(第9の実施形態)
図15は、第9の実施形態の電圧制御発振器(VCO)を示している。VCO1500は、可変インダクタ1300及び第1〜第3のブロックB1〜B3に関しては第8の実施形態のVCO1400と同様であるが、点Bに電流が供給されている点で異なる。点Bは、VCO1400では低インピーダンス点であったが、VCO1500では、点Bに正電源VDDではなく電流源MP1を接続することで正電源VDDからの電圧信号除去比(Power Supply Rejection Ratio)を向上させ、高インピーダンス点となっている。電流源MP1の構造は、第3の実施形態で説明したものと同一であり、ここでは説明しない。
(Ninth embodiment)
FIG. 15 shows a voltage controlled oscillator (VCO) of the ninth embodiment. The
(第10の実施形態)
図16は、第10の実施形態の可変インダクタを示している。インダクタ1600は、線対称軸Y−Y’を有し、線対称軸Y−Y’に関して線対称な共有部ABCと、共有部ABCの第1の端子Aに接続された第1の線路AD’及び第2の線路AE’と、共有部ABCの第2の端子Cに接続された第3の線路CD’’及び第4の線路CE’’とを備える。第2の端子Cと第1の端子Aは、線対称軸Y−Y’に関して線対称である。また、第3の線路CD’’及び第4の線路CE’’はそれぞれ、第1の線路AD’及び第2の線路AE’と線対称軸Y−Y’に関して線対称である。共有部ABC、第1の線路AD’、および第3の線路CD’’は、第1のインダクタ部Ind1を構成し、共有部ABC、第2の線路AE’、および第4の線路CE’’は、第2のインダクタ部Ind2を構成する。
(Tenth embodiment)
FIG. 16 shows the variable inductor of the tenth embodiment. The
第10の実施形態において、共有部ABCは、線対称軸Y−Y’上の第1の点Bを通って線対称軸Y−Y’と直交する、線対称軸Y−Y’に関して線対称な第1の線分部A’C’、第1の線分部A’C’の一端A’と接続され、線対称軸Y−Y’と平行に延在する第2の線分部A’A、および、第1の線分部A’C’の他端C’と接続され、線対称軸Y−Y’と平行に延在する第3の線分部C’Cを有する。第1の線路AD’および第3の線路CD’’は、それぞれ線対称軸Y−Y’上の第2の点Dを通って線対称軸と直交する直線IJ上の線分を有し、第2の線路AE’および前記第4の線路CE’’は、それぞれ線対称軸Y−Y’上の第3の点Eを通って線対称軸Y−Y’と直交する直線GH上の線分を有する。第2の点Dと第1の点Bとの間の距離は、第3の点Eと第1の点Bとの間の距離よりも長い。図16には、直線AC上の線分である第5の線路AF’および第6の線路AF’’と、共有部ABCで構成される第3のインダクタ部Ind3も示されており、可変インダクタ1600は3つのインダクタ部を有するが、インダクタ部の数は2以上であればよい。 In the tenth embodiment, the shared portion ABC is line symmetric with respect to the line symmetry axis YY ′ that is orthogonal to the line symmetry axis YY ′ through the first point B on the line symmetry axis YY ′. The first line segment A′C ′ and the second line segment A connected to one end A ′ of the first line segment A′C ′ and extending in parallel with the line symmetry axis YY ′ 'A and a third line segment C'C connected to the other end C' of the first line segment A'C 'and extending in parallel with the line symmetry axis YY'. The first line AD ′ and the third line CD ″ each have a line segment on the straight line IJ that passes through the second point D on the line symmetry axis YY ′ and is orthogonal to the line symmetry axis. The second line AE ′ and the fourth line CE ″ pass through the third point E on the line symmetry axis YY ′, and the lines on the straight line GH orthogonal to the line symmetry axis YY ′. Have minutes. The distance between the second point D and the first point B is longer than the distance between the third point E and the first point B. FIG. 16 also shows a fifth inductor AF ′ and a sixth conductor AF ″, which are line segments on the straight line AC, and a third inductor part Ind3 composed of the shared part ABC. Although 1600 has three inductor parts, the number of inductor parts should just be two or more.
可変インダクタ1600は、第1の実施形態で説明した可変インダクタ100と同様に、第1の線路AD’と第3の線路CD’’との間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、LCの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献2に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。さらに、いずれのインダクタ部もABCを共有部として用いるため小型の可変インダクタが得られる。
Similar to the
なお、BF間、BE間、BD間の線対称軸Y−Y’上の距離がこの順で長くなる場合、隣接するインダクタ部の線路長が単調に変化する。 When the distance on the line symmetry axis Y-Y ′ between BF, BE, and BD becomes longer in this order, the line length of the adjacent inductor portion changes monotonously.
また、図16では、面積の有効利用の観点から各線分が直交する実施形態を示してあるが、必ずしも線分ID’等が線分A’I等と直交している必要はない。 FIG. 16 shows an embodiment in which each line segment is orthogonal from the viewpoint of effective use of the area, but the line segment ID ′ and the like do not necessarily have to be orthogonal to the line segment A′I and the like.
(第11の実施形態)
図17は、第10の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO1700は、インダクタと容量性素子の並列共振によるものであり、第10の実施形態の可変インダクタ1600と、第1の線路AD’と第3の線路CD’’との間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、第2の線路AE’と第4の線路CE’’との間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。第3のブロックB3も示してあり、これも同一の構成とする。共有部ABC上の点Bが正電源VDDに接続してある。各ブロックの詳細は、第2の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第1の実施形態で上述したのと同様に、ブロックB1〜B3を接続しても可変インダクタ1600に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
(Eleventh embodiment)
FIG. 17 shows a voltage controlled oscillator (VCO) including the variable inductor of the tenth embodiment. The
なお、第11の実施形態では、点Bを低インピーダンス端子の正電源VDDに接続したが、この点に高インピーダンス素子の電流源をつないでも構わない。 In the eleventh embodiment, the point B is connected to the positive power supply VDD of the low impedance terminal, but a current source of a high impedance element may be connected to this point.
また、第11の実施形態では差動構成の回路への適用を想定しているため線対称軸を有するが、この線対称軸で折り返して得られる構成をシングルエンド回路に対して応用することも可能である。 Further, in the eleventh embodiment, since it is assumed to be applied to a circuit with a differential configuration, it has a line symmetry axis. However, the configuration obtained by folding back with this line symmetry axis may be applied to a single-ended circuit. Is possible.
(第12の実施形態)
図18(a)及び(b)は、第12の実施形態の可変インダクタを示している。図18(a)は平面図、(b)は線対称軸Y−Y’の左側部分の斜視図である。本実施形態では、図12に示したソレノイドを用いるものの、1つのタップから複数のインダクタを構成した第7の実施形態とは異なり、各ソレノイド上に複数のタップ(線路)を配置する。可変インダクタ1800は、線対称軸Y−Y’を有する共有部を備え、この共有部は、第1の点ZLを中心点とした第1のソレノイドSOLL、および、第1の点ZLと線対称軸Y−Y’に関して線対称な第2の点ZRを中心点とした、第1のソレノイドSOLLと同一半径の第2のソレノイドSOLRを有し、第1のソレノイドSOLLと第2のソレノイドSOLRとは、それぞれの始点WL及びWRが、線対称軸Y−Y’上の第3の点Bを通って線対称軸Y−Y’と直交する結線部を介して結合する。可変インダクタ1800はさらに、第1のソレノイドSOLLの始点WLより下層に存在する第1の端子Aに接続された第1の線路AD’と、第1のソレノイドSOLLの第1の端子Aより下層に存在する第2の端子Gに接続された第2の線路GE’と、第2のソレノイドSOLRの始点WRより下層に存在する第3の端子Cに接続された第3の線路CD’’と、第2のソレノイドSOLRの第3の端子Cより下層に存在する第4の端子Hに接続された第4の線路HE’’とを備える。第3の端子C、第4の端子H、第3の線路CD’’、および第4の線路HE’’はそれぞれ、第1の端子A、第2の端子G、第1の線路AD’、および第2の線路GE’と線対称軸Y−Y’に関して線対称である。共有部のうちの第1の端子Aから第3の端子Cの間の部分、第1の線路AD’、および第3の線路CD’’は、第1のインダクタ部Ind1を構成し、共有部のうちの第2の端子Gから第4の端子Hの間の部分、第3の線路GE’、および第4の線路HE’’は、第2のインダクタ部Ind2を構成する。第2のインダクタ部Ind2の線路長は、第1のインダクタ部Ind1の線路長よりも長い。図18に示されたインダクタ部の数は2であるが、2より多くてもよい。
(Twelfth embodiment)
FIGS. 18A and 18B show a variable inductor according to the twelfth embodiment. 18A is a plan view, and FIG. 18B is a perspective view of the left side portion of the line symmetry axis YY ′. In the present embodiment, although the solenoid shown in FIG. 12 is used, unlike the seventh embodiment in which a plurality of inductors are configured from one tap, a plurality of taps (lines) are arranged on each solenoid. The
可変インダクタ1800は、第1の実施形態で説明した可変インダクタ100と同様に、D’D’’間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、LCの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献2に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。さらに、いずれのインダクタ部もソレノイドの一部を共有するため小型の可変インダクタが得られる。
As with the
ソレノイドは原理的に1本の導体から構成されているため、物理的に異なる2点のインダクタンスは等しくないことが保証されると共に、自己インダクタンス=(平面インダクタのインダクタンス)×(巻数)2という特徴も有していて、最上層に存在する始点WL及びWRを基準とした場合の自己インダクタンスが下層に下りていくほど大きくなり、単調性も保証される。 Since the solenoid is composed of one conductor in principle, it is guaranteed that the two physically different inductances are not equal, and the self-inductance = (inductance of the planar inductor) × (number of turns) 2 The self-inductance with reference to the starting points WL and WR existing in the uppermost layer increases as it goes down to the lower layer, and monotonicity is also guaranteed.
第12の本実施形態は、インダクタンスの単調性に起因する回路制御の簡便性のみならず、面積の縮小・コスト低減の観点からも好ましい実施形態である。ソレノイドを用いると、巻いた数の二乗に比例して自己インダクタンスが増える。これによって面積の縮小、すなわちコストの削減が図れる。また、同一の自己インダクタンスを得るための銅線長を短縮できるので、Q値の増大が図れる。インダクタのQ値は配線の抵抗値で制限を受ける為、自己インダクタンスが同じで配線抵抗が減ればQ値は高くなるからである。 The twelfth embodiment is a preferred embodiment from the viewpoint of not only the simplicity of circuit control due to the monotonicity of inductance but also the reduction of area and cost. Using a solenoid increases the self-inductance in proportion to the square of the number of turns. As a result, the area can be reduced, that is, the cost can be reduced. Further, since the copper wire length for obtaining the same self-inductance can be shortened, the Q value can be increased. This is because the Q value of the inductor is limited by the resistance value of the wiring, so that the self-inductance is the same and the Q value increases if the wiring resistance decreases.
なお、図18(a)及び(b)では、点Aで段差を有するソレノイドを図示したが、このような構造に限らず、導線を巻いたソレノイドと等価のものであればよい。段差なく導線を巻いたソレノイドを用いる場合は、第1の端子Aが第2の端子Gよりも始点WLに近いという関係にあればよい。 18 (a) and 18 (b), the solenoid having a step at point A is shown, but the invention is not limited to such a structure, and any solenoid equivalent to a solenoid wound with a conducting wire may be used. When using a solenoid wound with a conductive wire without a step, the first terminal A may be closer to the start point WL than the second terminal G.
(第13の実施形態)
図19は、第12の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO1900は、インダクタと容量性素子の並列共振によるものであり、第12の実施形態の可変インダクタ1800と、D’D’’間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、E’E’’間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。共有部上の点Bが正電源VDDに接続してある。各ブロックの詳細は、第2の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第1の実施形態で上述したのと同様に、ブロックB1及びB2を接続しても可変インダクタ1800に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
(13th Embodiment)
FIG. 19 shows a voltage controlled oscillator (VCO) comprising the variable inductor of the twelfth embodiment. The
100 可変インダクタ
B1、B2、B3 ブロック(「容量性素子部」および「負性抵抗発生部」に対応)
Ind1、Ind2、Ind3 インダクタ部
Y−Y’ 線線対称軸
CONTROL_1、CONTROL_2、CONTROL_3 制御信号
VDD 正電源
100 variable inductor B1, B2, B3 block (corresponding to "capacitive element part" and "negative resistance generating part")
Ind1, Ind2, Ind3 Inductor section YY 'Line symmetry axis CONTROL_1, CONTROL_2, CONTROL_3 Control signal VDD Positive power supply
Claims (32)
前記線対称軸に関して線対称な共有部と、
前記共有部の第1の端子に接続された第1及び第2の線路と、
前記共有部の第2の端子に接続された第3及び第4の線路と
を備え、
前記第2の端子、前記第3の線路、および前記第4の線路はそれぞれ、前記第1の端子、前記第1の線路、および前記第2の線路と前記線対称軸に関して線対称であり、
前記共有部、前記第1の線路、および前記第3の線路は、第1のインダクタ部を構成し、
前記共有部、前記第2の線路、および前記第4の線路は、第2のインダクタ部を構成し、
前記第1のインダクタ部の線路長は、前記第2のインダクタ部の線路長よりも長いことを特徴とする可変インダクタ。 A variable inductor having an axis of line symmetry,
A shared portion that is line-symmetric with respect to the line-symmetric axis;
First and second lines connected to the first terminal of the sharing unit;
A third line and a fourth line connected to the second terminal of the sharing unit;
The second terminal, the third line, and the fourth line are line symmetric with respect to the first terminal, the first line, and the second line and the line symmetry axis, respectively.
The shared part, the first line, and the third line constitute a first inductor part,
The shared part, the second line, and the fourth line constitute a second inductor part,
The variable inductor, wherein a line length of the first inductor section is longer than a line length of the second inductor section.
前記第1の線路および前記第3の線路は、それぞれ前記線対称軸上の第2の点(ZD)を中心点とした、前記第1の端子および前記第2の端子を通る第2の円周上の円弧であり、
前記第2の線路および前記第4の線路は、それぞれ前記線対称軸上の第3の点(ZE)を中心点とした、前記第1の端子および前記第2の端子を通る第3の円周上の円弧であり、
前記第2の円周の半径は、前記第3の円周の半径よりも短いことを特徴とする請求項1に記載の可変インダクタ。 The shared portion is a circular arc on a first circumference centered on a first point (Z) on the line symmetry axis,
The first line and the third line are second circles that pass through the first terminal and the second terminal, respectively, with a second point (ZD) on the line symmetry axis as a center point. A circular arc on the circumference,
The second line and the fourth line are third circles passing through the first terminal and the second terminal, respectively, with a third point (ZE) on the line symmetry axis as a center point. A circular arc on the circumference,
The variable inductor according to claim 1, wherein a radius of the second circumference is shorter than a radius of the third circumference.
請求項2に記載の可変インダクタと、
前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、
前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部と
を備え、
前記第1の容量性素子部は前記第2の容量性素子部と同一であり、
前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。 In a voltage controlled oscillator with parallel resonance of an inductor and a capacitive element,
A variable inductor according to claim 2;
A first capacitive element connected between the first line and the third line and controlled to switch between an operating state and a non-operating state by a first control signal; A negative resistance generator,
A second capacitive element connected between the second line and the fourth line and controlled to be switched between an operating state and a non-operating state by a second control signal; A negative resistance generator,
The first capacitive element portion is identical to the second capacitive element portion;
The voltage controlled oscillator according to claim 1, wherein the first negative resistance generator is the same as the second negative resistance generator.
前記共有部の第2の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、
前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部と
をさらに備え、
前記共有部、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、
前記第5の線路および前記第6の線路は、それぞれ前記線対称軸上の第4の点(ZF)を中心点とした、前記第1の端子および前記第2の端子を通る第4の円周上の円弧であり、
前記第3の円周の半径は、前記第4の円周の半径よりも短く、
前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、
前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする請求項3に記載の電圧制御発振器。 A fifth line connected to the first terminal of the sharing unit;
A sixth line which is connected to the second terminal of the shared portion and which is line-symmetric with respect to the fifth line and the line-symmetric axis;
A third capacitive element connected between the fifth line and the sixth line and controlled to switch between an operating state and a non-operating state by a third control signal; A negative resistance generator,
The shared part, the fifth line, and the sixth line constitute a third inductor part,
The fifth line and the sixth line are respectively a fourth circle passing through the first terminal and the second terminal, with the fourth point (ZF) on the line symmetry axis as the center point. A circular arc on the circumference,
The radius of the third circumference is shorter than the radius of the fourth circumference,
The third capacitive element portion is identical to the first and second capacitive element portions;
4. The voltage controlled oscillator according to claim 3, wherein the third negative resistance generator is the same as the first and second negative resistance generators.
前記第1の円周上の円弧と前記第2の円周上の円弧とは、前記線対称軸上の第3の点(B)で結合しており、
前記第1の線路は、前記線対称軸上の第4の点(D)および前記共有部の前記第1の端子を通る第3の円周上の円弧であり、
前記第2の線路は、前記線対称軸上の第5の点(E)および前記共有部の前記第1の端子を通る第4の円周上の円弧であり、
前記第4の点(D)と前記第3の点(B)との間の距離は、前記第5の点(E)と前記第3の点(B)との間の距離よりも長いことを特徴とする請求項1に記載の可変インダクタ。 The shared portion includes an arc on a first circumference centered on a first point (ZL), and a second point (symmetrical with respect to the first point (ZL) and the line symmetry axis ( ZR) having an arc on the second circumference having the same radius as the first circumference, with the center point being ZR),
The arc on the first circumference and the arc on the second circumference are joined at a third point (B) on the axis of line symmetry,
The first line is an arc on a third circumference passing through the fourth point (D) on the axis of line symmetry and the first terminal of the shared portion;
The second line is an arc on a fourth circumference passing through the fifth point (E) on the line symmetry axis and the first terminal of the shared part,
The distance between the fourth point (D) and the third point (B) is longer than the distance between the fifth point (E) and the third point (B). The variable inductor according to claim 1.
請求項7に記載の可変インダクタと、
前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、
前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部と
を備え、
前記第1の容量性素子部は前記第2の容量性素子部と同一であり、
前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。 In a voltage controlled oscillator with parallel resonance of an inductor and a capacitive element,
A variable inductor according to claim 7,
A first capacitive element connected between the first line and the third line and controlled to switch between an operating state and a non-operating state by a first control signal; A negative resistance generator,
A second capacitive element connected between the second line and the fourth line and controlled to be switched between an operating state and a non-operating state by a second control signal; A negative resistance generator,
The first capacitive element portion is identical to the second capacitive element portion;
The voltage controlled oscillator according to claim 1, wherein the first negative resistance generator is the same as the second negative resistance generator.
前記共有部の第2の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、
前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部と
をさらに備え、
前記共有部、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、
前記第5の線路は、前記線対称軸上の第6の点(F)および前記共有部の前記第1の端子を通る第5の円周上の円弧であり、
前記第6の線路は、前記第5の線路と前記線対称軸に関して線対称であり、
前記第5の点(E)と前記第3の点(B)との間の距離よりは、前記第6の点(F)と前記第3の点(B)との間の距離よりも長く、
前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、
前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする請求項8に記載の電圧制御発振器。 A fifth line connected to the first terminal of the sharing unit;
A sixth line which is connected to the second terminal of the shared portion and which is line-symmetric with respect to the fifth line and the line-symmetric axis;
A third capacitive element connected between the fifth line and the sixth line and controlled to switch between an operating state and a non-operating state by a third control signal; A negative resistance generator,
The shared part, the fifth line, and the sixth line constitute a third inductor part,
The fifth line is an arc on a fifth circumference passing through the sixth point (F) on the axis of line symmetry and the first terminal of the shared part,
The sixth line is line symmetric with respect to the fifth line and the line symmetric axis;
The distance between the fifth point (E) and the third point (B) is longer than the distance between the sixth point (F) and the third point (B). ,
The third capacitive element portion is identical to the first and second capacitive element portions;
9. The voltage controlled oscillator according to claim 8, wherein the third negative resistance generator is the same as the first and second negative resistance generators.
前記第1のソレノイドと前記第2のソレノイドとは、それぞれの始点が、前記線対称軸上の第3の点(B)を通って前記線対称軸と直交する結線部を介して結合しており、
前記第1の線路は、前記線対称軸上の第4の点(D)および前記共有部の前記第1の端子を通る第1の円周上の円弧であり、
前記第2の線路は、前記線対称軸上の第5の点(E)および前記共有部の前記第1の端子を通る第2の円周上の円弧であり、
前記第4の点(D)と前記第3の点(B)との間の距離は、前記第5の点(E)と前記第3の点(B)との間の距離よりも長いことを特徴とする請求項1に記載の可変インダクタ。 The shared portion is centered on a first solenoid centered on a first point (ZL) and a second point (ZR) that is line-symmetric with respect to the first point (ZL) and the line-symmetry axis. Having a second solenoid of the same radius as the first solenoid,
The first solenoid and the second solenoid are coupled to each other at a starting point passing through a third point (B) on the line symmetry axis via a connection portion orthogonal to the line symmetry axis. And
The first line is an arc on a first circumference passing through the fourth point (D) on the axis of line symmetry and the first terminal of the shared part,
The second line is an arc on a second circumference passing through the fifth point (E) on the line symmetry axis and the first terminal of the shared part,
The distance between the fourth point (D) and the third point (B) is longer than the distance between the fifth point (E) and the third point (B). The variable inductor according to claim 1.
請求項12に記載の可変インダクタと、
前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、
前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部と
を備え、
前記第1の容量性素子部は前記第2の容量性素子部と同一であり、
前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。 In a voltage controlled oscillator with parallel resonance of an inductor and a capacitive element,
A variable inductor according to claim 12,
A first capacitive element connected between the first line and the third line and controlled to switch between an operating state and a non-operating state by a first control signal; A negative resistance generator,
A second capacitive element connected between the second line and the fourth line and controlled to be switched between an operating state and a non-operating state by a second control signal; A negative resistance generator,
The first capacitive element portion is identical to the second capacitive element portion;
The voltage controlled oscillator according to claim 1, wherein the first negative resistance generator is the same as the second negative resistance generator.
前記共有部の第2の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、
前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部と
をさらに備え、
前記共有部、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、
前記第5の線路は、前記線対称軸上の第6の点(F)および前記共有部の前記第1の端子を通る第3の円周上の円弧であり、
前記第6の線路は、前記第5の線路と前記線対称軸に関して線対称であり、
前記第5の点(E)と前記第3の点(B)との間の距離よりは、前記第6の点(F)と前記第3の点(B)との間の距離よりも長く、
前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、
前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする請求項13に記載の電圧制御発振器。 A fifth line connected to the first terminal of the sharing unit;
A sixth line which is connected to the second terminal of the shared portion and which is line-symmetric with respect to the fifth line and the line-symmetric axis;
A third capacitive element connected between the fifth line and the sixth line and controlled to switch between an operating state and a non-operating state by a third control signal; A negative resistance generator,
The shared part, the fifth line, and the sixth line constitute a third inductor part,
The fifth line is an arc on a third circumference passing through the sixth point (F) on the axis of line symmetry and the first terminal of the shared portion,
The sixth line is line symmetric with respect to the fifth line and the line symmetric axis;
The distance between the fifth point (E) and the third point (B) is longer than the distance between the sixth point (F) and the third point (B). ,
The third capacitive element portion is identical to the first and second capacitive element portions;
The voltage controlled oscillator according to claim 13, wherein the third negative resistance generator is the same as the first and second negative resistance generators.
前記第1の線路および前記第3の線路は、それぞれ前記線対称軸上の第2の点(D)を通って前記線対称軸と直交する直線上の線分を有し、
前記第2の線路および前記第4の線路は、それぞれ前記線対称軸上の第3の点(E)を通って前記線対称軸と直交する直線上の線分を有し、
前記第2の点(D)と前記第1の点(B)との間の距離は、前記第3の点(E)と前記第1の点(B)との間の距離よりも長いことを特徴とする請求項1に記載の可変インダクタ。 The shared portion passes through a first point (B) on the line symmetry axis and is orthogonal to the line symmetry axis, and is a first line segment symmetrical about the line symmetry axis, the first line segment. Connected to one end of the part and connected to the second line segment extending parallel to the line symmetry axis and the other end of the first line segment extending parallel to the line symmetry axis Having a third line segment;
Each of the first line and the third line has a straight line segment that passes through the second point (D) on the line symmetry axis and is orthogonal to the line symmetry axis,
The second line and the fourth line each have a line segment on a straight line that passes through the third point (E) on the line symmetry axis and is orthogonal to the line symmetry axis,
The distance between the second point (D) and the first point (B) is longer than the distance between the third point (E) and the first point (B). The variable inductor according to claim 1.
請求項17に記載の可変インダクタと、
前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、
前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部と
を備え、
前記第1の容量性素子部は前記第2の容量性素子部と同一であり、
前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。 In a voltage controlled oscillator with parallel resonance of an inductor and a capacitive element,
A variable inductor according to claim 17,
A first capacitive element connected between the first line and the third line and controlled to switch between an operating state and a non-operating state by a first control signal; A negative resistance generator,
A second capacitive element connected between the second line and the fourth line and controlled to be switched between an operating state and a non-operating state by a second control signal; A negative resistance generator,
The first capacitive element portion is identical to the second capacitive element portion;
The voltage controlled oscillator according to claim 1, wherein the first negative resistance generator is the same as the second negative resistance generator.
前記共有部の第2の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、
前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部と
をさらに備え、
前記共有部、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、
前記第5の線路および前記第6の線路は、それぞれ前記線対称軸上の第4の点(F)を通って前記線対称軸と直交する直線上の線分を有し、
前記第3の点(E)と前記第1の点(B)との間の距離は、前記第4の点(F)と前記第1の点(B)との間の距離よりも長く、
前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、
前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする請求項18に記載の電圧制御発振器。 A fifth line connected to the first terminal of the sharing unit;
A sixth line which is connected to the second terminal of the shared portion and which is line-symmetric with respect to the fifth line and the line-symmetric axis;
A third capacitive element connected between the fifth line and the sixth line and controlled to switch between an operating state and a non-operating state by a third control signal; A negative resistance generator,
The shared part, the fifth line, and the sixth line constitute a third inductor part,
The fifth line and the sixth line each have a straight line segment that passes through the fourth point (F) on the line symmetry axis and is orthogonal to the line symmetry axis,
The distance between the third point (E) and the first point (B) is longer than the distance between the fourth point (F) and the first point (B),
The third capacitive element portion is identical to the first and second capacitive element portions;
19. The voltage controlled oscillator according to claim 18, wherein the third negative resistance generator is the same as the first and second negative resistance generators.
前記線対称軸に関して線対称な共有部であって、第1の点(ZL)を中心点とした第1のソレノイド、および、前記第1の点(ZL)と前記線対称軸に関して線対称な第2の点(ZR)を中心点とした、前記第1のソレノイドと同一半径の第2のソレノイドを有し、前記第1のソレノイドと前記第2のソレノイドとは、それぞれの始点が、前記線対称軸上の第3の点(B)を通って前記線対称軸と直交する結線部を介して結合するものである共有部と、
前記第1のソレノイドの前記始点より下層に存在する第1の端子(A)に接続された第1の線路と、
前記第1のソレノイドの前記第1の端子(A)より下層に存在する第2の端子(G)に接続された第2の線路と、
前記第2のソレノイドの前記始点より下層に存在する第3の端子(C)に接続された第3の線路と、
前記第2のソレノイドの前記第3の端子(C)より下層に存在する第4の端子(H)に接続された第4の線路と
を備え、
前記第3の端子(C)、前記第4の端子(H)、前記第3の線路、および前記第4の線路はそれぞれ、前記第1の端子(A)、前記第2の端子(G)、前記第1の線路、および前記第2の線路と前記線対称軸に関して線対称であり、
前記共有部のうちの前記第1の端子(A)から前記第3の端子(C)の間の部分、前記第1の線路、および前記第3の線路は、第1のインダクタ部を構成し、
前記共有部のうちの前記第2の端子(G)から前記第4の端子(H)の間の部分、前記第3の線路、および前記第4の線路は、第2のインダクタ部を構成し、
前記第2のインダクタ部の線路長は、前記第1のインダクタ部の線路長よりも長いことを特徴とする可変インダクタ。 A variable inductor having an axis of line symmetry,
A shared portion that is line symmetric with respect to the line symmetry axis, the first solenoid having a first point (ZL) as a center point, and line symmetry with respect to the first point (ZL) and the line symmetry axis A second solenoid having the same radius as the first solenoid with the second point (ZR) as a center point, the first solenoid and the second solenoid have their respective starting points A shared portion that is coupled through a third portion (B) on the line symmetry axis through a connection portion orthogonal to the line symmetry axis;
A first line connected to a first terminal (A) existing below the starting point of the first solenoid;
A second line connected to a second terminal (G) existing below the first terminal (A) of the first solenoid;
A third line connected to a third terminal (C) existing below the starting point of the second solenoid;
A fourth line connected to a fourth terminal (H) existing below the third terminal (C) of the second solenoid,
The third terminal (C), the fourth terminal (H), the third line, and the fourth line are respectively the first terminal (A) and the second terminal (G). Axisymmetric with respect to the line symmetry axis with respect to the first line and the second line,
The portion of the shared portion between the first terminal (A) and the third terminal (C), the first line, and the third line constitute a first inductor portion. ,
The portion of the shared portion between the second terminal (G) and the fourth terminal (H), the third line, and the fourth line constitute a second inductor portion. ,
The variable inductor, wherein a line length of the second inductor section is longer than a line length of the first inductor section.
請求項22に記載の可変インダクタと、
前記第1の線路と前記第3の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、
前記第2の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部と
を備え、
前記第1の容量性素子部は前記第2の容量性素子部と同一であり、
前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。 In a voltage controlled oscillator with parallel resonance of an inductor and a capacitive element,
A variable inductor according to claim 22,
A first capacitive element connected between the first line and the third line and controlled to switch between an operating state and a non-operating state by a first control signal; A negative resistance generator,
A second capacitive element connected between the second line and the fourth line and controlled to be switched between an operating state and a non-operating state by a second control signal; A negative resistance generator,
The first capacitive element portion is identical to the second capacitive element portion;
The voltage controlled oscillator according to claim 1, wherein the first negative resistance generator is the same as the second negative resistance generator.
前記第2のソレノイドの前記第4の端子(H)より下層に存在する第6の端子に接続された、前記第5の線路と前記線対称軸に関して線対称な第6の線路と、
前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部と
を備え、
前記共有部のうちの前記第5の端子から前記第6の端子の間の部分、前記第5の線路、および前記第6の線路は、第3のインダクタ部を構成し、
前記第3のインダクタ部の線路長は、前記第2のインダクタ部の線路長よりも長く、
前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、
前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを
特徴とする請求項23に記載の電圧制御発振器。 A fifth line connected to a fifth terminal existing below the second terminal (G) of the first solenoid;
A sixth line that is line-symmetric with respect to the fifth line and the line-symmetry axis, connected to a sixth terminal located below the fourth terminal (H) of the second solenoid;
A third capacitive element connected between the fifth line and the sixth line and controlled to switch between an operating state and a non-operating state by a third control signal; A negative resistance generator,
The portion of the shared portion between the fifth terminal and the sixth terminal, the fifth line, and the sixth line constitute a third inductor part,
The line length of the third inductor portion is longer than the line length of the second inductor portion,
The third capacitive element portion is identical to the first and second capacitive element portions;
24. The voltage controlled oscillator according to claim 23, wherein the third negative resistance generator is the same as the first and second negative resistance generators.
前記第1および第2の容量性素子部はそれぞれ、前記線対称軸に関して線対称の位置にある第1および第2の容量性素子を備えることを特徴とする請求項3、8、13、18及び23のいずれかに記載の電圧制御発振器。 Each of the first and second negative resistance generators includes first and second negative resistance elements that are in line-symmetric positions with respect to the line-symmetric axis,
The said 1st and 2nd capacitive element part is respectively provided with the 1st and 2nd capacitive element in a line-symmetrical position with respect to the said line symmetry axis, The 3, 8, 13, 18 characterized by the above-mentioned. 24. The voltage controlled oscillator according to any one of items 23 and 23.
制御信号が入力される入力端子と、
第1の出力端子および第2の出力端子と、
ドレインが前記第1の出力端子に接続され、ソースが接地され、ゲートが前記第2の出力端子に接続され、入力された前記制御信号によりオンオフ制御される第1のトランジスタと、
ドレインが前記第2の出力端子に接続され、ソースが接地され、ゲートが前記第1の出力端子に接続され、前記入力端子からの前記制御信号によりオンオフ制御される第2のトランジスタと
を備え、
前記第1および第2のトランジスタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項3、8、13、18及び23のいずれかに記載の電圧制御発振器。 The first and second negative resistance generators are respectively
An input terminal to which a control signal is input;
A first output terminal and a second output terminal;
A first transistor having a drain connected to the first output terminal, a source grounded, a gate connected to the second output terminal, and being turned on and off by the input control signal;
A drain connected to the second output terminal, a source grounded, a gate connected to the first output terminal, and a second transistor that is turned on and off by the control signal from the input terminal,
24. The voltage controlled oscillator according to claim 3, wherein the first and second transistors are arranged at positions symmetrical with respect to the line symmetry axis.
制御信号が入力される入力端子と、
第1および第2の出力端子と、
ドレインが前記第1の出力端子に接続され、ゲートが前記第2の出力端子に接続される第1のトランジスタと、
ドレインが前記第2の出力端子に接続され、ソースが前記第1のトランジスタのソースに接続され、ゲートが前記第1の出力端子に接続される第2のトランジスタと、
前記第1および第2のトランジスタの前記ソースと接地との間に接続され、前記入力端子からの前記制御信号によりオンオフ制御されるスイッチと
を備え、
前記第1および第2のトランジスタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項3、8、13、18及び23のいずれかに記載の電圧制御発振器。 The first and second negative resistance generators are respectively
An input terminal to which a control signal is input;
First and second output terminals;
A first transistor having a drain connected to the first output terminal and a gate connected to the second output terminal;
A second transistor having a drain connected to the second output terminal, a source connected to the source of the first transistor, and a gate connected to the first output terminal;
A switch connected between the source of the first and second transistors and the ground and controlled to be turned on and off by the control signal from the input terminal;
24. The voltage controlled oscillator according to claim 3, wherein the first and second transistors are arranged at positions symmetrical with respect to the line symmetry axis.
制御信号が入力される入力端子と、
第1および第2の出力端子と、
ドレインが前記第1の出力端子に接続され、ゲートが前記第2の出力端子に接続される第1のトランジスタと、
ドレインが前記第2の出力端子に接続され、ソースが前記第1のトランジスタのソースに接続され、ゲートが前記第1の出力端子に接続される第2のトランジスタと、
ドレインが前記第1および第2のトランジスタのソースに接続されてAC_COM端子を形成し、ソースが接地され、ゲートに前記入力端子からの前記制御信号により制御される制御電圧が印加された第3のトランジスタと
を備え、
前記第1および第2のトランジスタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項3、8、13、18及び23のいずれかに記載の電圧制御発振器。 The first and second negative resistance generators are respectively
An input terminal to which a control signal is input;
First and second output terminals;
A first transistor having a drain connected to the first output terminal and a gate connected to the second output terminal;
A second transistor having a drain connected to the second output terminal, a source connected to the source of the first transistor, and a gate connected to the first output terminal;
A drain is connected to the sources of the first and second transistors to form an AC_COM terminal, a source is grounded, and a gate is applied with a control voltage controlled by the control signal from the input terminal With a transistor,
24. The voltage controlled oscillator according to claim 3, wherein the first and second transistors are arranged at positions symmetrical with respect to the line symmetry axis.
制御信号が入力される入力端子と、
第1および第2の出力端子と、
一方の端子が前記第1の出力端子に接続され、他方の端子に前記入力端子が接続される第1のMOSバラクタと、
一方の端子が前記第2の出力端子に接続され、他方の端子に前記第1のバラクタの他方の端子及び前記入力端子が接続される第2のMOSバラクタと
を備え、
前記第1および第2のバラクタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項3、8、13、18及び23のいずれかに記載の電圧制御発振器。 Each of the first and second capacitive element portions is respectively
An input terminal to which a control signal is input;
First and second output terminals;
A first MOS varactor having one terminal connected to the first output terminal and the other terminal connected to the input terminal;
A second MOS varactor having one terminal connected to the second output terminal and the other terminal connected to the other terminal of the first varactor and the input terminal;
The voltage controlled oscillator according to any one of claims 3, 8, 13, 18 and 23, wherein the first and second varactors are arranged at positions symmetrical with respect to the line symmetry axis.
制御信号が入力される入力端子と、
第1および第2の出力端子と、
前記入力端子からの前記制御信号にオンオフ制御されるスイッチとキャパシタとからなり、一方の端子が前記第1の出力端子に接続される1つ以上の第1の容量部と、
前記入力端子からの前記制御信号にオンオフ制御されるスイッチとキャパシタとからなり、一方の端子が前記第2の出力端子に接続され、他方の端子が前記第1の容量部の他方の端子に接続される1つ以上の第2の容量部と
を備え、
前記第1および第2の容量部は、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項3、8、13、18及び23のいずれかに記載の電圧制御発振器。 Each of the first and second capacitive element portions is respectively
An input terminal to which a control signal is input;
First and second output terminals;
One or more first capacitance units, each of which includes a switch and a capacitor that are controlled to be turned on / off by the control signal from the input terminal, one terminal of which is connected to the first output terminal;
The switch includes a switch and a capacitor that are on / off controlled by the control signal from the input terminal, and one terminal is connected to the second output terminal, and the other terminal is connected to the other terminal of the first capacitor unit. One or more second capacity parts to be provided,
24. The voltage-controlled oscillator according to claim 3, wherein the first and second capacitors are arranged at positions symmetrical with respect to the line symmetry axis. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049948A JP5114793B2 (en) | 2009-03-03 | 2009-03-03 | Variable inductor and voltage controlled oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049948A JP5114793B2 (en) | 2009-03-03 | 2009-03-03 | Variable inductor and voltage controlled oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205938A true JP2010205938A (en) | 2010-09-16 |
JP5114793B2 JP5114793B2 (en) | 2013-01-09 |
Family
ID=42967148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009049948A Expired - Fee Related JP5114793B2 (en) | 2009-03-03 | 2009-03-03 | Variable inductor and voltage controlled oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5114793B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015159547A (en) * | 2015-03-12 | 2015-09-03 | ラピスセミコンダクタ株式会社 | semiconductor device |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11144964A (en) * | 1997-11-11 | 1999-05-28 | Murata Mfg Co Ltd | Variable inductor device |
JPH11260646A (en) * | 1998-03-10 | 1999-09-24 | Oki Electric Ind Co Ltd | Control structure of inductance |
JP2001291615A (en) * | 2000-04-06 | 2001-10-19 | Murata Mfg Co Ltd | Three-terminal variable inductor |
JP2002016493A (en) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | Semiconductor integrated circuit and transmitting circuit for optical transmission |
US20020013134A1 (en) * | 2000-07-31 | 2002-01-31 | Armand Castillejo | Integrated structure of inductances with shared values on a semiconductor substrate |
JP2003229718A (en) * | 2002-02-01 | 2003-08-15 | Nec Electronics Corp | Voltage-controlled oscillator |
JP2003229485A (en) * | 2002-02-01 | 2003-08-15 | Nec Electronics Corp | Semiconductor integrated circuit |
JP2003347844A (en) * | 2002-05-29 | 2003-12-05 | Fujitsu Ltd | Voltage-controlled oscillator, pll circuit and semiconductor device |
JP2005303839A (en) * | 2004-04-14 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Voltage controlled oscillation apparatus |
JP2005534218A (en) * | 2002-07-23 | 2005-11-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Multi tap coil |
JP2008148210A (en) * | 2006-12-13 | 2008-06-26 | Sharp Corp | Voltage controlled oscillator, and pll circuit |
-
2009
- 2009-03-03 JP JP2009049948A patent/JP5114793B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11144964A (en) * | 1997-11-11 | 1999-05-28 | Murata Mfg Co Ltd | Variable inductor device |
JPH11260646A (en) * | 1998-03-10 | 1999-09-24 | Oki Electric Ind Co Ltd | Control structure of inductance |
JP2001291615A (en) * | 2000-04-06 | 2001-10-19 | Murata Mfg Co Ltd | Three-terminal variable inductor |
JP2002016493A (en) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | Semiconductor integrated circuit and transmitting circuit for optical transmission |
US20020013134A1 (en) * | 2000-07-31 | 2002-01-31 | Armand Castillejo | Integrated structure of inductances with shared values on a semiconductor substrate |
JP2003229718A (en) * | 2002-02-01 | 2003-08-15 | Nec Electronics Corp | Voltage-controlled oscillator |
JP2003229485A (en) * | 2002-02-01 | 2003-08-15 | Nec Electronics Corp | Semiconductor integrated circuit |
JP2003347844A (en) * | 2002-05-29 | 2003-12-05 | Fujitsu Ltd | Voltage-controlled oscillator, pll circuit and semiconductor device |
JP2005534218A (en) * | 2002-07-23 | 2005-11-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Multi tap coil |
JP2005303839A (en) * | 2004-04-14 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Voltage controlled oscillation apparatus |
JP2008148210A (en) * | 2006-12-13 | 2008-06-26 | Sharp Corp | Voltage controlled oscillator, and pll circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015159547A (en) * | 2015-03-12 | 2015-09-03 | ラピスセミコンダクタ株式会社 | semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5114793B2 (en) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6509805B2 (en) | LC resonance circuit and voltage-controlled oscillation circuit | |
US8058938B2 (en) | Voltage controlled oscillator | |
US7547970B2 (en) | Semiconductor device | |
US20180019757A1 (en) | Passive phased injection locked circuit | |
US8665030B2 (en) | Voltage-controlled oscillator | |
KR20040078533A (en) | Oscillator circuit and l load differential circuit achieving a wide oscillation frequency range and low phase noise characteristics | |
US20100019300A1 (en) | Multilayer integrated circuit having an inductor in stacked arrangement with a distributed capacitor | |
CN102780453A (en) | Switched capacitor array for voltage controlled oscillator | |
JP3892383B2 (en) | Voltage controlled oscillator | |
JP2010272815A (en) | Variable inductor | |
WO2017023529A1 (en) | Circuits for and methods of implementing a dual-mode oscillator | |
US8098109B2 (en) | Differential varactor circuit for a voltage controlled oscillator | |
CN107017842B (en) | Signal generator and resonance circuit | |
KR20050053779A (en) | Circular geometry oscillators | |
US20160036382A1 (en) | Low power wide tuning range oscillator | |
JP2008252774A (en) | Voltage-controlled oscillator and voltage controlled oscillation method | |
JP4390105B2 (en) | Variable capacitance circuit with on / off switch of variable capacitance function, and voltage controlled oscillator using this variable capacitance circuit | |
JP5114793B2 (en) | Variable inductor and voltage controlled oscillator | |
CN110350870B (en) | Class-F2 voltage-controlled oscillator | |
JP5114794B2 (en) | Variable inductor and voltage controlled oscillator | |
JP2012253561A (en) | Voltage-controlled oscillator | |
CN112970181B (en) | Integrated circuit comprising resonant circuit | |
JP2015012571A (en) | Oscillator and phase-locked loop | |
JP5126614B2 (en) | Variable inductor and voltage controlled oscillator | |
JP4676894B2 (en) | Resonator type oscillator and tuning capacitor circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |