JP2010199762A - トライアック制御・安定化電源回路を有する電子式スイッチ - Google Patents

Abstract

【課題】フォト・トライアック・カプラや双方向性ダイオードを用いずに、安定した制御回路電源を供給し、待機電力がゼロであり、雑音端子電圧が、電源ラインに帰還することを低減できる小型で、低コストの電子式スイッチを提供する
【解決手段】交流電源に接続される負荷と、この負荷に直列接続される電子式スイッチにおいて、無接点制御素子として使われるトライアックＱ２と、トライアック制御・安定化電源回路として、ツェナ・ダイオードＺＤ２と、ダイオードブリッジＤ１、Ｄ２と、サイリスタＱ３と、三端子レギュレータＱ５で構成するトライアック制御・安定化電源回路と、雑音端子電圧抑制回路ＬＰＦを構成する雑音端子電圧抑制用アクロス・ザ・ライン・コンデンサＣ１と直列に接続したフォトＭＯＳＦＥＴカプラＱ１のＯＮ−ＯＦＦを制御し、待機電力がゼロであり、雑音端子電圧が、電源ラインに帰還することを低減できる手段を設けた。


【選択図】図２

Description

本発明は、電子遅れスイッチ装置として使用するトライアック制御・電源回路、特に、２線式配線器具の電子化に伴う制御素子としてのトライアックを用いたドライブするトライアック制御・安定化電源回路に関する。

従来、この種の電子遅れスイッチ装置としては、特許文献１に見られるようなものがある。
この特許文献１に示す電子遅れスイッチ装置は、図３に示すように、トライアックＱ１１のトリガ・タイミングを調整するツェナ・ダイオードＺＤ１２が、ブリッジ整流ダイオードＤ１１の二次側（直流側）に配設されて、前記ツェナ・ダイオードＺＤ１２がフォト・トライアック・カプラＱ１２を介して、前記トライアックＱ１１のゲート回路を間接的に位相制御駆動するものである。そして、スイッチＳ１１をＯＮすると、ブリッジ整流ダイオードＤ１１−平滑コンデンサＣ１３−スイッチＳ１１と流れ直流電圧回路を形成する。
このときこの電源回路から抵抗Ｒ１３を通して、ツェナ・ダイオードＺＤ１２のツェナ電圧に達するとフォト・トライアック・カプラＱ１２に電流が流れ、トライアックＱ１１のゲートがオンする。従って、開閉する負荷の電力に関係なく、電源回路の電源電圧は、フォト・トライアック・カプラＱ１２のダイオード部の順方向電圧＋ツェナ・ダイオードのツェナ電圧に保持される。そのために、トライアックＱ１１を制御するトライアック制御回路電圧は、安定され、安定したゲート電流を流すことができるために、低温時でも、トライアックをドライブできるようになる。

特許第４１３８９１６号 特開平７−２９６６９６号公報

しかしながら、特許文献１の場合、図３に示すように、負荷のオン・オフ時に発生するサージ電圧を考慮すると、フォト・トライアック・カプラＱ１２の耐電圧は、充分に余裕を見て選択する必要がある。従って、現状のフォト・トライアック・カプラの耐電圧は充分に満足するものを選択することは、困難な状況にあり、その状況を回避するために、通常２個のフォト・トライアック・カプラを直列接続し、耐電圧を上げる方法が採られていた。その為、部品コストがアップするという課題を有していた。

また、トライアックＱ１１のＴ２−Ｔ１間に発生した電圧を整流してＤＣ電源を得るこの方法は、交流電源に接続される負荷が大きくなると、トライアックに流れる電流も大きくなり、トライアックが自己発熱すると、トライアックの特性上、素子温度の上昇にともない、トライアックＱ１１のターン・オン時間が早くなり、その結果、Ｔ２−Ｔ１間に発生する実効値電圧が低減することになり、ＤＣ電源の生成電圧が低減するという課題を持っていた。

更に、ＤＣ電源を生成するために、トライアックＱ１１のトリガ・タイミングを位相制御して遅らして電圧を大きくとることが出来る。しかし、この場合には、トライアックのオン時に高い雑音端子電圧が発生し、ノイズの問題が大きくなり、雑音端子電圧が、電源ラインに帰還してしまうという課題を併せ持っていた。

一方、特許文献２に見られるような、双方向性ダイオード（ダイアック等）を用いトライアックのゲートをスイッチングさせ、トライアックの両端電圧を整流してＤＣ電源を生成し、そのスイッチング時に発生する雑音端子電圧が交流電源路に漏れ出ないようにチョークコイルおよびラッチングリレーとコンデンサを直列配列した回路を双方向性サイリスタに並列接続して、ＤＣ電源の生成およびノイズ対策を図っている。そして、この電子遅れスイッチ装置においては、負荷の通電をオン／オフする方法として、双方向性ダイオード（ダイアック等）のブレークオーバー電圧を超えたときに発生するパルス信号により強制的にトライアックのゲートをスイッチングさせ、トライアックの両端電圧を整流してＤＣ電源を生成しているが、双方向性ダイオード（ダイアック等）のブレークオーバーするタイミングは、抵抗とコンデンサ（リアクタンス）で構成された時定数回路で決定されているため、商用交流電源周波数が、５０Ｈｚの時と、６０Ｈｚの場合では、トライアックのゲートをトリガするタイミングが異なり、その結果、ＤＣ電源の生成に電位差が出るという欠点を持っている。

また、トライアックのゲートのスイッチング時に発生する雑音端子電圧が、交流電源路に漏れ出ないように、チョークコイルおよびラッチングリレーとコンデンサを直列配列した回路を双方向性サイリスタに並列接続して、ＤＣ電源の生成およびノイズ対策を図っているが、主要構成要素であるラッチングリレーは、高価でサイズも大きく、配線器具の内部に実装するには困難があり、また、その周辺駆動回路も複雑になり、コストアップになるという欠点を併せ持っている。

更に、負荷と交流電源ＡＣとの間にはダイオードブリッジ回路を通じて電源回路部が接続されているため、負荷には微小電流が流れ、電源回路部は抵抗で降圧した脈流電圧をツェナ・ダイオードとコンデンサとで所定電圧の直流電圧に変換して電源として印加供給することになっているので、負荷の通電をオフにした待機状態においても、回路内部には絶えず交流電源ＡＣの高電圧が印加されており、微小電流が流れているため、省エネ効果、等を損なうという欠点を持っている。

次に、前述したようにトライアックＱ１１のトリガ・タイミングを位相制御して遅らして電圧を大きくとるとノイズの問題が大きくなることになるため、特許文献２においても使用しているが、電子機器において一般的に使用している、雑音端子電圧抑制回路について説明する。
例えば、雑音端子電圧抑制回路としては、電子機器は、図４に示すように一般的に雑音端子電圧抑制回路は、アクロス・ザ・ライン・コンデンサＣ２１とチョークコイルＬ２１による雑音端子電圧防止回路が構成され、電子機器から、電源ラインに帰還する雑音端子電圧を低減している。

しかしながら、図４に示すように、図４（ａ）において、トライアックが、オフ時においても、白熱電球にアクロス・ザ・ライン・コンデンサＣ１を介して微小電流が流れてしまうことになる。また、図４（ｂ）は、同様にシャッター付き小型換気扇の例であるが、この場合もアクロス・ザ・ライン・コンデンサＣ１を介して微小電流が流れシャッターが作動してしまうことがある。
更に、図４（ｃ）のグロー式蛍光灯の例においては、アクロス・ザ・ライン・コンデンサＣ１を介して微小電流が流れてしまい、グローランプが点灯してしまうことになる。
同様にその他のインピーダンスを持つ負荷（図４（ｄ））であっても、上記例と同様であり、アクロス・ザ・ライン・コンデンサＣ１を介して微小電流が流れてしまうことになる。

従って、図４（ｅ）に示すように、スイッチを用いて雑音端子電圧の発生時にはスイッチをオンとして雑音端子電圧抑制回路を構成することが望ましいが、メカニカル・スイッチＳＷ２１では、装置の小型化が困難となる。

本発明は、前記従来の問題及び欠点を解消するためになされたもので、フォト・トライアック・カプラや双方向性ダイオード（ダイアック等）を用いずに、安定して制御回路電源を供給し、誤作動ノイズに強いトライアック制御・安定化電源回路を提供すると共に、メカニカル・スイッチＳＷの代わりにフォトＭＯＳＦＥＴカプラを採用することで、トライアックがオフ時に、負荷がオフのときは、フォトＭＯＳＦＥＴカプラが、高インピーダンスで、アクロス・ザ・ライン・コンデンサＣ１に漏れ電流を流さず、待機電力をゼロとすると共に、負荷がオンした時にフォトＭＯＳＦＥＴカプラをオンさせて、フォトＭＯＳＦＥＴカプラの低オン抵抗インピーダンスによる雑音端子電圧抑制回路として機能させ、雑音端子電圧が、電源ラインに帰還することを低減でき、雑音端子電圧が、国内電気用品安全法の規格はもとより、より基準の厳しいヨーロッパのシスプル（ＣＩＳＰＲ）１５規格をもクリアする雑音端子電圧抑制回路を設けた小型で安価な電子式スイッチの提供を目的とする。

前記目的を達成するため、本発明の請求項１に記載の発明は、交流電源に接続される負荷と、この負荷に直列接続される電子式スイッチにおいて、無接点制御素子として使われるトライアックと、トライアック制御・安定化電源回路として、ツェナ・ダイオードと、ダイオードブリッジと、サイリスタと、三端子レギュレータで構成するトライアック制御・安定化電源回路を有する電子式スイッチであって、トライアック制御回路として、トライアックＱ２のＴ２−ゲート間に第一のダイオードブリッジＤ１の一次側（交流入力側）に接続すると共に、ダイオードブリッジＤ１の二次側に設けたサイリスタＱ３を、第二のダイオードブリッジＤ２の二次側に配置された、ツェナ・ダイオードＺＤ２のツェナ電圧により作動させることで、トライアックＱ２のゲートを間接的にトリガするトライアック制御回路を用いたことを特徴とする。
また、請求項２に記載の発明は、交流電源に接続される負荷と、この負荷に直列接続される電子式スイッチにおいて、雑音端子電圧抑制用アクロス・ザ・ライン・コンデンサと直列に接続したフォトＭＯＳＦＥＴカプラと、負荷の通電をオン・オフするスイッチと並列に接続した自己保持用フォトＭＯＳＦＥＴカプラで構成したことを特徴とする。
更に、請求項３に記載の発明は、交流電源に接続される負荷と、この負荷に直列接続され、無接点制御素子として使われるトライアックと、トライアック制御回路と、定電圧電源回路とを含む電子式スイッチであって、トライアック制御回路として、第一のダイオードブリッジの１次側がトライアックのＴ２−ゲート間に接続されると共に抵抗を介して該トライアックのＴ１端子に接続され、前記第一のダイオードブリッジの２次側に設けたサイリスタを、第２のダイオードブリッジの２次側にスイッチを介し接続したツェナ・ダイオードのツェナ電圧を利用し作動させることで、トライアックのゲートを間接的にトリガするトライアック制御回路を用いると共に、トライアックの両端に、雑音端子電圧抑制用アクロス・ザ・ライン・コンデンサと直列に接続したフォトＭＯＳＦＥＴカプラと、負荷の通電をオン・オフするスイッチと並列に接続した自己保持用フォトＭＯＳＦＥＴカプラで構成した雑音端子電圧抑制回路を有することを特徴とする。

本発明によれば、トライアックＱ２のゲート回路には、第一のダイオードブリッジＤ１を採用したことにより、充分な高耐電圧性能を持つ素子の選択肢が広がり、回路設計が容易にできるように作用する。また、トライアックＱ２のゲートを間接的にトリガする素子にサイリスタＱ３を採用したことにより、ノイズで誤トリガすることを防止することが出来る。
また、第二のダイオードブリッジＤ２の全波整流出力を平滑コンデンサＣ５である程度、平滑された脈流出力電圧が、ツェナ・ダイオードＺＤ２のツェナ電圧に達する毎にサイリスタＱ３がオンすることでトライアックＱ２は、導通するので、開閉する負荷の電力に関係なく作動させることが出来る。即ち、商用電源の半サイクルごとに、定電圧ツェナ・ダイオードＺＤ２により、サイリスタＱ３はツェナ電圧でトリガされるため、安定したゲート電流を流すことができるために、低温時でも、トライアックをドライブできるようになる。

電源回路のピーク電圧は、（ダイオード３の順方向電圧）＋（ツェナ・ダイオードＺＤ２のツェナ電圧）に保持され、その、ある程度、平滑された脈流出力電圧が三端子レギュレータＱ５に入力され、三端子レギュレータＱ５の出力には、安定化された定電圧ＤＣ電源が生成される。

また、交流電源に接続される負荷が大きくなると、トライアックに流れる電流も大きくなり、トライアックが自己発熱すると、トライアックの特性上、素子温度の上昇にともない、トライアックＱ２のターン・オン時間が早くなり、その結果、Ｔ２−Ｔ１間に発生する実効値電圧が低減することとなり、ＤＣ電源の生成電圧が低減するという欠点を持っていたが、三端子レギュレータを採用し安定化電源としているため、交流電源に接続される負荷が大きくなっても、安定化電源として供給されるので、電源電圧にシビアなマイコン回路からなるタイマ制御回路も、安定した動作ができるようになる。

以上説明したように、本発明によれば、フォト・トライアック・カプラや双方向性ダイオード（ダイアック等）を用いずに、安定して制御回路電源を供給し、誤作動ノイズに強いトライアック制御・安定化電源回路と、トライアックがオフ時に、負荷にアクロス・ザ・ライン・コンデンサを介して電流を流さず、待機電力がゼロであり、雑音端子電圧が、電源ラインに帰還することを低減でき、国内電気用品安全法の規格はもとより、より基準の厳しいヨーロッパのシスプル（ＣＩＳＰＲ）１５規格をもクリアする雑音端子電圧抑制回路を設けた小型で安価な電子式スイッチの提供ができるようになった。

本発明に係るトライアック制御・安定化電源回路を有する電子式スイッチ具体例の回路図。 図１の一実施例のブロック図。 従来のフォト・トライアック・カプラを使用したトライアック制御回路図。 図４はトライアックがオフ時の時の回路説明図で、（ａ）は白熱電球を用いた説明図、（ｂ）は、シャッター付き小型換気扇を用いた回路説明図、（ｃ）は、グロー式蛍光灯を用いた回路説明図、（ｄ）は、その他のインピーダンスを用いた回路説明図、（ｅ）は、メカニカル・スイッチを用いた回路説明図。 雑音端子電圧抑制回路が充分な効果を発揮していない状態説明図。 雑音端子電圧抑制回路が充分効果を発揮している時の状態説明図。

本発明にかかるトライアック制御・安定化電源回路を有すタイマ・スイッチＴＳは、交流電源ＡＣに直列に接続されたスイッチ素子Ｓ１と、スイッチ素子Ｓ１に並列に接続された全波整流部ＢＤと、全波整流部ＢＤの出力をＯＮ，ＯＦＦを操作するスイッチＳＷと、スイッチＳＷと並列に接続され、スイッチＳＷをＯＦＦにしてもタイマ設定時間の間ＯＮの状態を自己保持するために設けられたスイッチ素子Ｓ２と、所定のタイミングでスイッチ素子Ｓ１のトライアックをトリガするトライアック制御回路ＴＣと、タイマ制御部ＴＭのタイマ・スタート時期を検出するオフ検出部ＯＦＦと、タイマ制御部ＴＭを安定に動作させるための安定化電源部ＤＣと、トライアックのオン時に発生する雑音端子電圧が、電源ラインに帰還しないように設けられた雑音端子電圧抑制回路ＬＰＦで構成されている。
以下、本発明に係るトライアック駆動・安定化電源回路を備えた一例のタイマ回路を図１に示すと共に、回路交流電源ＡＣ（１００Ｖ）に接続された負荷Ｌ（蛍光灯照明器具）と、これに接続されるタイマ・スイッチＴＳとを接続した例を図２に基づいて詳細に説明する。

＜スイッチ素子Ｓ１＞
本発明に係る電子式スイッチの心臓部となるスイッチ素子Ｓ１は、本発明ではトライアックを用いており、交流電源ＡＣ（１００Ｖ）に接続された負荷Ｌ（蛍光灯照明器具）と、直列に接続されている。
そして、後述するトライアック制御回路ＴＣにより、トライアックＱ２のゲートはトリガされる。

＜トライアック制御回路ＴＣ＞
トライアック制御回路ＴＣは、前述のスイッチ素子Ｓ１のトライアックのゲートを制御する回路で、具体的には、コンデンサＣ２、Ｃ３，抵抗Ｒ３、Ｒ４，Ｒ５と第一のダイオードブリッジＤ１と、トライアックのトリガ・タイミングを決定するツェナ・ダイオードＺＤ２と逆流防止用ダイオードＤ３と、トライアックＱ２のトリガを間接的に行うサイリスタＱ３とでトライアック制御回路ＴＣが構成されている。

＜スイッチ素子Ｓ２＞
スイッチ素子Ｓ２は、負荷の通電をＯＮ，ＯＦＦ操作するスイッチＳＷと並列に接続されていて、スイッチＳＷがオフになった時に、オン状態を保持するフォトＭＯＳＦＥＴカプラＱ４と抵抗Ｒ８とからなる自己保持回路により構成されている。

＜安定化電源部ＤＣ＞
安定化電源部ＤＣは、（ダイオードＤ３の順方向電圧）＋（ツェナ・ダイオードＺＤ２の順方向電圧）で決定された脈流電圧を入力する三端子レギュレータ、及び入力側には平滑コンデンサＣ５と、出力レギュレーションの改善用コンデンサＣ６を設けている。

＜タイマ制御部ＴＭ＞
タイマ制御部ＴＭは、オフ検出部ＯＦＦで検出した信号に基づいて、タイマ・スタート時期の制御を行い、タイマの設定されている時間が過ぎるとマイコンはフォトＭＯＳＦＥＴカプラＱ４のＬＥＤドライブ電流供給を停止する。そして、タイマ制御部ＴＭの回路構成は、前記安定化電源部ＤＣの出力電圧に接続したワンチップマイコンと、タイマ時間設定用ボリュームＶＲ１からなるタイマ制御回路で構成されている。

＜雑音端子電圧抑制回路部ＬＰＦ＞
雑音端子電圧抑制回路部ＬＰＦは、トライアックのオン時に発生する雑音端子電圧が、電源ラインに帰還しないように設けられたもので、アクロス・ザ・ラインコンデンサＣ１、チョークコイルＬ１、双方向ツェナ・ダイオードＺＤ１とフォトＭＯＳＦＥＴカプラＱ１、抵抗Ｒ１から雑音端子電圧抑制回路を構成されている。
本発明に係る、雑音端子電圧抑制回路部ＬＰＦは、トライアックのオン時に発生する雑音端子電圧に対し特に有効であると共に、負荷がオフのときは、フォトＭＯＳＦＥＴカプラが、高インピーダンスで、アクロス・ザ・ライン・コンデンサＣ１に漏れ電流を流さず、待機電力をゼロとする省エネ効果に対しても適用できる。

次に、前記タイマ回路に負荷として蛍光灯を接続し、タイマ制御する場合の例を、以下に説明する。
スイッチＳＷをオンさせると、蛍光灯に流れる電流は、負荷Ｌから第二のダイオードブリッジＤ２_１、スイッチＳＷ、逆流防止用ダイオードＤ３、平滑コンデンサＣ５と流れ、定電圧電源回路ＤＣの三端子レギュレータＱ５の入力側に脈流電圧が発生する。そして、その脈流電圧が抵抗Ｒ４を通してツェナ・ダイオードＺＤ２に印加され、その電圧が、ツェナ電圧に達すると、抵抗Ｒ５を通して定電圧電源回路ＤＣのマイナス側に電流が流れ、抵抗Ｒ５の両端電圧が所定電圧、例えば０．６Ｖ以上になると、スイッチ素子のサイリスタＱ３のゲートをオンさせる。このとき、第一のダイオードブリッジＤ１には、タイマ・スイッチＴＳの０側が交流電圧の正側である場合、第一のダイオードブリッジＤ１_１から抵抗Ｒ３、スイッチ素子のサイリスタＱ３、ダイオードブリッジＤ１_３、抵抗Ｒ２、フィルター用チョークコイルＬ１、タイマ・スイッチＴＳの１側へと流れ、抵抗Ｒ２の両端電圧が０．６Ｖ以上になるので、トライアックＱ２のゲートをオンさせる。同様に、逆の半波で、タイマ・スイッチＴＳの０側が交流電圧の負側である場合もツェナ・ダイオードＺＤ２に電流が流れ、同様にトライアックＱ２がオンし、負荷Ｌの蛍光灯に電流が流れて点灯する。
この時の安定化電源部ＤＣには、ダイオードＤ３の順方向電圧＋ツェナ・ダイオードＺＤ２の順方向電圧で決定された脈流電圧が入力され、その出力は安定化されたＤＣ電源となり、タイマ制御部ＴＭのマイコンに供給されることになる。

負荷Ｌの蛍光灯に電流が流れて全波整流部ＢＤを通じ、安定化電源部ＤＣで安定した電源が生成されたことにより、タイマ制御部ＴＭのマイコンが動作を開始する。そして出力電圧は、ＯＮ，ＯＦＦを操作するスイッチＳＷの状態監視を始め、タイマ・スタート時期を検出するオフ検出部ＯＦＦの出力が‘Ｈ’となった時点で、マイコンはカウントアップを開始すると同時に、スイッチＳＷをＯＦＦにしてもタイマ設定時間の間、ＯＮの状態を自己保持するために設けられたフォトＭＯＳＦＥＴカプラＱ４のＬＥＤに、抵抗Ｒ８を通してドライブ電流を流し、フォトＭＯＳＦＥＴカプラＱ４をタイマの設定されている間、負荷Ｌのオン状態を継続することになる。

タイマの設定されている時間が過ぎるとマイコンは、フォトＭＯＳＦＥＴカプラＱ４のＬＥＤドライブ電流供給を停止する。その結果、フォトＭＯＳＦＥＴカプラＱ４はオフとなり、サイリスタＱ３がオフとなり、トライアックＱ２のトリガ電流も供給されなくなり、負荷Ｌの蛍光灯に電流が流れず、動作を停止することになり、次にスイッチＳＷがオンされるまで、待機電力ゼロのまま、現状を維持することになる。
なお、メカニカル・スイッチのスイッチＳＷがオフになった時に、一般的に半導体でのスイッチ動作時にノイズが生ずる。しかし、本発明に示すスイッチ素子Ｓ２では、自己保持回路として、フォトＭＯＳＦＥＴカプラＱ４を使用していることで、スイッチＳＷの両端に低オン抵抗のフォトＭＯＳＦＥＴカプラＱ４を接続している為、ノイズの発生を抑制することが出来る。

また、安定化電源部ＤＣで安定した電源が生成されたことにより、抵抗Ｒ１を通してフォトＭＯＳＦＥＴカプラＱ１をオンとすることで、トライアックのオン時に発生する雑音端子電圧が、電源ラインに帰還しないように設けられた雑音端子電圧抑制回路ＬＰＦ回路網を構築する。この雑音端子電圧抑制回路ＬＰＦ回路網を構築することで、コンデンサＣ１と直列に接続されている高インピーダンスのフォトＭＯＳＦＥＴカプラＱ１が低インピーダンスになることにより、雑音端子電圧抑制回路ＬＰＦが構成され、雑音端子電圧を電源ラインに帰還させないように最大効果を発揮することになる。

この様子を図５および図６で説明すると、図５は、雑音端子電圧抑制回路ＬＰＦが充分な効果を発揮していない状態を示し、国内電気用品安全法の規格をもクリアしていない様子を示している。
図６は、雑音端子電圧抑制回路ＬＰＦのコンデンサＣ１と直列に接続されている高インピーダンスのフォトＭＯＳＦＥＴカプラＱ１が、低インピーダンスになることにより、雑音端子電圧抑制回路ＬＰＦが雑音端子電圧を電源ラインに帰還しないように最大効果を発揮し、国内電気用品安全法の規格はもとより、より基準の厳しいヨーロッパのシスプル（ＣＩＳＰＲ）１５規格をもクリアしている様子を示している。
なお、図６に示す実施例では、０．１５μＦアクロス・ザ・ラインコンデンサＣ１、５０μＨのチョークコイルＬ１と直列に接続し使用した。

ＡＣ ：交流電源
ＴＳ ：タイマ・スイッチ
Ｓ１ ：スイッチ素子１
Ｓ２ ：スイッチ素子２
ＢＤ ：全波整流部
ＳＷ ：スイッチ
ＴＣ ：トライアック制御回路
ＴＭ ：タイマ制御部
ＤＣ ：安定化電源部
ＬＰＦ：雑音端子電圧抑制回路
Ｄ１ ：第一のダイオードブリッジ
Ｄ２ ：第二のダイオードブリッジ
Ｑ２ ：トライアック
Ｑ３ ：サイリスタ
Ｑ１，Ｑ４：フォトＭＯＳＦＥＴカプラ
Ｑ５ ：三端子レギュレータ
ＺＤ２：ツェナ・ダイオード
Ｄ３ ：ダイオード

Claims (3)

1. 交流電源に接続される負荷と、この負荷に直列接続され、無接点制御素子として使われるトライアックと、トライアック制御回路と、定電圧電源回路とを含む電子式スイッチであって、
   トライアック制御回路として、トライアックのＴ２−ゲート間に第一のダイオードブリッジＤ１の一次側（交流入力側）に接続され、前記第一のダイオードブリッジの２次側に設けたサイリスタを、第２のダイオードブリッジの２次側にスイッチを介し接続したツェナ・ダイオードのツェナ電圧を利用し作動させることで、トライアックのゲートを間接的にトリガするトライアック制御回路を用いたことを特徴とする電子式スイッチ。
   
2. 交流電源に接続される負荷と、この負荷に直列接続される電子式スイッチにおいて、
   雑音端子電圧抑制用アクロス・ザ・ライン・コンデンサと直列に接続したフォトＭＯＳＦＥＴカプラと、負荷の通電をオン・オフするスイッチと並列に接続した自己保持用フォトＭＯＳＦＥＴカプラで構成したことを特徴とする雑音端子電圧抑制回路を有する電子式スイッチ。
   
3. 交流電源に接続される負荷と、この負荷に直列接続され、無接点制御素子として使われるトライアックと、トライアック制御回路と、定電圧電源回路とを含む電子式スイッチであって、
   トライアック制御回路として、トライアックのＴ２−ゲート間に第一のダイオードブリッジＤ１の一次側（交流入力側）に接続され、前記第一のダイオードブリッジの２次側に設けたサイリスタを、第２のダイオードブリッジの２次側にスイッチを介し接続したツェナ・ダイオードのツェナ電圧を利用し作動させることで、トライアックのゲートを間接的にトリガするトライアック制御回路を用いると共に、
   トライアックの両端に、雑音端子電圧抑制用アクロス・ザ・ライン・コンデンサと直列に接続したフォトＭＯＳＦＥＴカプラと、負荷の通電をオン・オフするスイッチと並列に接続した自己保持用フォトＭＯＳＦＥＴカプラで構成した雑音端子電圧抑制回路を有することを特徴とする雑音端子電圧抑制回路を有する電子式スイッチ。