JP2010183135A - Rf power amplifier circuit and rf power module using the same - Google Patents
Rf power amplifier circuit and rf power module using the same Download PDFInfo
- Publication number
- JP2010183135A JP2010183135A JP2009022266A JP2009022266A JP2010183135A JP 2010183135 A JP2010183135 A JP 2010183135A JP 2009022266 A JP2009022266 A JP 2009022266A JP 2009022266 A JP2009022266 A JP 2009022266A JP 2010183135 A JP2010183135 A JP 2010183135A
- Authority
- JP
- Japan
- Prior art keywords
- current
- power
- stage amplifier
- transistor
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、ＲＦ電力増幅回路およびそれを使用したＲＦパワーモジュールに関し、特に多段増幅段を含むＲＦ電力増幅回路の低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下を軽減するのに有効な技術に関するものである。 The present invention relates to an RF power amplifier circuit and an RF power module using the RF power amplifier circuit, and is particularly effective for reducing a decrease in power added efficiency (PAE) at low power and intermediate power of an RF power amplifier circuit including a multistage amplifier stage. Technology.
ＧＳＭ(Global System for Mobile Communications)やＧＰＲＳ(General Packet Radio Service)等に代表される移動体通信システムは略全世界で使用されており、今後も利用され続けると予測されている。ＧＳＭやＧＰＲＳ等の移動体通信システムでは、基地局と携帯端末機器との間の通信距離に応じて、携帯端末機器の送信出力電力を制御することが要求される。この送信出力の電力制御は、携帯端末機器に搭載されるＲＦ電力増幅器の電力利得を制御電圧で制御することによって実現されている。 Mobile communication systems such as GSM (Global System for Mobile Communications) and GPRS (General Packet Radio Service) are used almost all over the world, and are expected to continue to be used in the future. In mobile communication systems such as GSM and GPRS, it is required to control the transmission output power of a mobile terminal device according to the communication distance between the base station and the mobile terminal device. The power control of the transmission output is realized by controlling the power gain of the RF power amplifier mounted on the portable terminal device with the control voltage.
下記特許文献１には、無線通信システムのＲＦ電力増幅回路の多段増幅段の各段のトランジスタのゲート・バイアス電圧を出力電力制御電圧に応答して変化させることが記載されている。 Japanese Patent Application Laid-Open No. 2004-228561 describes that the gate bias voltage of each stage of the multistage amplifier stage of the RF power amplifier circuit of the wireless communication system is changed in response to the output power control voltage.
下記特許文献２には、下記特許文献１と同様に無線通信システムのＲＦ電力増幅回路の多段増幅段の各段のトランジスタのゲート・バイアス電圧を出力電力制御電圧に応答して変化させることが記載されている。多段増幅段の各段のＮチャンネルＭＯＳトランジスタのゲート・バイアス電圧を発生するバイアス回路は、各ＮチャンネルＭＯＳトランジスタとカレントミラー接続されるバイアス用トランジスタを含む。バイアス用トランジスタのゲートとドレインが接続されることによって、バイアス用トランジスタはダイオード接続されている。各バイアス用トランジスタには、ＰチャンネルＭＯＳトランジスのドレインからバイアス電流が供給される。ＰチャンネルＭＯＳトランジスのソースは電源電圧に接続される一方、ＰチャンネルＭＯＳトランジスのゲートは演算増幅器の出力端子の電圧によって制御される。ＰチャンネルＭＯＳトランジスのバイアス電流は、演算増幅器の非反転入力端子に接続された抵抗の電圧降下によって制御される。この抵抗の電圧降下は、演算増幅器の反転入力端子に供給される出力電力制御電圧によって制御される。
下記特許文献３には、ローパワー時における電力効率を向上するために、出力レベル制御信号に応答して制御される電源電圧が供給されるＲＦ電力増幅器の多段増幅器の最終増幅段のトランジスタのゲート・バイアス電圧を出力レベル制御信号に応じて段階的に切り換えて、ローパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くすることが記載されている。
In
また、下記特許文献２に記載のＲＦ電力増幅回路では、バイアス電流設定用のＰチャンネルＭＯＳトランジスのドレイン電流は２乗根回路の入力端子に供給され、この２乗根回路の出力端子から生成される２乗根変換された出力電流がバイアス電流設定用の抵抗に供給される。従って、ＲＦ電力増幅回路の多段増幅段の各段のトランジスタのバイアス電流は出力電力制御電圧の２乗に比例した値となるので、出力電力制御電圧の変化に応答する送信出力電力の急峻な変化を緩和することが可能となる。
In the RF power amplifier circuit described in
ＧＳＭやＧＰＲＳ等の移動体通信システムでは、ディジタル変調方式にはＧＭＳＫ(Gaussian filtered Minimum Shift Keying)が使用され、多重化方式にはＴＤＭＡ(Time Division Multiple Access：時分割多重アクセス)が使用されている。従って、ディジタル変調された信号は、所定の周期の矩形状パルスとして携帯端末機器に搭載されるＲＦ電力増幅器から基地局へ送出される必要がある。また、ＲＦ電力増幅器が送信信号を送出する際のパルスの形状およびパルスの立ち上り／立ち下り時の変調スペクトルの形状は、その許容値が移動体通信システムの規格によって規格化されている。制御電圧に対する電力利得の変化率に不連続点が存在すると、この規格を逸脱するようなパルス形状となることや、変調スペクトルに不要信号が発生することが知られている。これを避けるためには、ＲＦ電力増幅器の電力利得を制御電圧の増加に対して連続的に単調増加させることが有効である。上記特許文献３に記載されたＲＦ電力増幅器によればローパワー時の電力効率を向上することが可能であるが、最終増幅段のトランジスタのバイアス電圧が不連続的に段階的に切り換えられる。その結果、上記特許文献３に記載のＲＦ電力増幅器では、ランプアップ時およびランプダウン時にスプリアスが発生すると言う問題が本発明者等の検討によって明らかとされた。
In mobile communication systems such as GSM and GPRS, GMSK (Gaussian filtered Minimum Shift Keying) is used as a digital modulation scheme, and TDMA (Time Division Multiple Access) is used as a multiplexing scheme. . Therefore, the digitally modulated signal needs to be transmitted to the base station from an RF power amplifier mounted on the portable terminal device as a rectangular pulse having a predetermined period. Further, the allowable values of the shape of the pulse when the RF power amplifier transmits the transmission signal and the shape of the modulation spectrum at the rising / falling of the pulse are standardized by the standard of the mobile communication system. It is known that if there is a discontinuous point in the rate of change of the power gain with respect to the control voltage, the pulse shape deviates from this standard, and an unnecessary signal is generated in the modulation spectrum. In order to avoid this, it is effective to continuously increase the power gain of the RF power amplifier with respect to the increase of the control voltage. According to the RF power amplifier described in
本発明者等は本発明に先立って、携帯端末機器に搭載されるＲＦ電力増幅回路の研究・開発に従事した。 Prior to the present invention, the present inventors engaged in research and development of an RF power amplifier circuit mounted on a portable terminal device.
図２は、本発明に先立って本発明者等によって検討された３段増幅段のＲＦ電力増幅回路の構成を示す図である。 FIG. 2 is a diagram showing a configuration of a three-stage RF power amplifier circuit studied by the present inventors prior to the present invention.
図２に示すＲＦ電力増幅回路では、入力端子103に供給されるＲＦ送信入力信号Ｐinは各段増幅器105、106、107で増幅され、出力端子104からＲＦ送信出力信号Ｐoutが生成される。各段増幅器105、106、107の入出力インピーダンスの変換を行ってインピーダンス不整合による送信信号の反射損失を低減させるために、各増幅トランジスタ105、106、107には受動素子で構成された整合回路(ＭＮ)108、109、110が接続されている。電源電圧Ｖddは、電源電圧供給端子101、101A、101B、101Cから供給される。多段増幅段のＲＦ電力増幅器の電力利得は、端子102に供給される出力電力制御電圧Ｖapcを線形電圧電流変換器118が電流に変換して、この変換電流をダイオード接続されたバイアストランジスタ112、113、114に供給して、増幅トランジスタ105、106、107にアイドリング電流(バイアス電流)の値を設定することによって行われる。また低インピーダンスのダイオード接続のバイアストランジスタ112、113、114に高レベルのＲＦ増幅信号が流入するのを軽減するため、ダイオード接続のバイアストランジスタ112、113、114に抵抗115、116、117が接続されている。
In the RF power amplifier circuit shown in FIG. 2, the RF transmission input signal Pin supplied to the
次に、図２に示した３段増幅段のＲＦ電力増幅回路におけるＲＦ送信出力電力の制御機能について、説明する。 Next, the RF transmission output power control function in the RF power amplifier circuit of the three-stage amplification stage shown in FIG. 2 will be described.
ＲＦ送信出力電力の制御は、各増幅トランジスタ105、106、107の増幅利得が各アイドリング電流(バイアス電流)の値に依存する性質を利用して次に説明する機構で実行されるものである。
The control of the RF transmission output power is executed by the mechanism described below using the property that the amplification gain of each
まず出力電力制御電圧Ｖapcが電圧電流変換器118の入力端子102に印加されると、分圧抵抗129、130によって生成される分圧電圧が演算増幅器128の反転入力端子に供給される。すると、演算増幅器128と、ＰチャンネルＭＯＳトランジスタ126と、抵抗127とで構成された回路は、分圧電圧に比例した電流をＰチャンネルＭＯＳトランジスタ126と抵抗127との直列回路に流入するように動作する。ＰチャンネルＭＯＳトランジスタ126、122とＮチャンネルＭＯＳトランジスタ124、125とＰチャンネルＭＯＳトランジスタ123、119、120、121とはそれぞれカレントミラー回路を構成しており、ＰチャンネルＭＯＳトランジスタ126に流れる電流のミラー比倍された電流がダイオード接続されたバイアストランジスタ112、113、114に流れるものとなる。各バイアストランジスタ112、113、114と各増幅トランジスタ105、106、107もまた、カレントミラー回路を構成しており、各ミラー比倍の電流が各増幅トランジスタ105、106、107に流れて、アイドリング電流(バイアス電流)の値が設定される。
First, when the output power control voltage Vapc is applied to the
上述した複数のカレントミラー回路の各々のミラー比は、通常、出力電力制御電圧Ｖapcが最大となった際に、移動体通信システムの規格の最大出力電力Ｐout(max)が図２に示した３段増幅段のＲＦ電力増幅回路によって得られるような各アイドリング電流(バイアス電流)となるように選定される。 As for the mirror ratio of each of the plurality of current mirror circuits described above, when the output power control voltage Vapc is maximized, the maximum output power Pout (max) of the standard of the mobile communication system is generally shown in FIG. Each idling current (bias current) as obtained by the RF power amplifier circuit of the stage amplification stage is selected.
図３は、図２に示した本発明に先立って本発明者等によって検討されたＲＦ電力増幅回路の３段増幅段の各増幅段の各増幅トランジスタ105、106、107に流れるアイドリング電流(バイアス電流)の電流密度Jqの出力電力制御電圧Ｖapcに応答する依存性を示す図である。尚、図３にて、縦軸は各増幅トランジスタに流れるアイドリング電流(バイアス電流)の電流密度Jqの値を示し、横軸は出力電力制御電圧Ｖapcの値を示し、出力電力制御電圧Ｖapcの最大値Ｖapc(max)に対応してアイドリング電流(バイアス電流)の電流密度の最大値Jq_maxが各増幅トランジスタに流れるものである。
FIG. 3 shows an idling current (bias bias) flowing through each
この図３に示すように、同一の出力電力制御電圧Ｖapcの値に応答して第１段目の増幅トランジスタ105と第２段目の増幅トランジスタ106と第３段目の増幅トランジスタ107にそれぞれ流れるアイドリング電流(バイアス電流)の電流密度Jqの値は同一の値となっている。
As shown in FIG. 3, in response to the value of the same output power control voltage Vapc, the current flows through the first
一方、多段増幅段によって構成されたＲＦ電力増幅回路においては、第１段目の増幅トランジスタ105は比較的小さなデバイス・サイズとされ、第２段目の増幅トランジスタ106は中間のデバイス・サイズとされ、最終段の第３段目の増幅トランジスタ107は比較的大きなデバイス・サイズとされている。すなわち、ＲＦ電力増幅回路では、初段増幅段から中間増幅段を介して最終増幅段まで各ＲＦ入力信号の信号レベルの増加に対応して各増幅段の増幅トランジスタのデバイス・サイズが増加され、ＲＦ電力増幅回路の電力付加効率(ＰＡＥ：Power Added Efficiency)が改善される。もしも初段増幅段および中間増幅段の増幅トランジスタが最終増幅段の増幅トランジスタのような大きなデバイス・サイズを有していたとすると、各ＲＦ入力信号の小さな信号レベルと比較して必要以上に大きなアイドリング電流(バイアス電流)が初段増幅段および中間増幅段の増幅トランジスタに流れ、ＲＦ電力増幅回路の電力付加効率(ＰＡＥ)が低下するものとなる。また、ＲＦ電力増幅回路の第１段目の増幅トランジスタ105と第２段目の増幅トランジスタ106と第３段目の増幅トランジスタ107の各デバイス・サイズは、ＲＦ電力増幅回路が規格の最大出力電力Ｐout(max)を生成する際に各増幅段の電力効率が最大となるように設定される。ＲＦ電力増幅回路の各増幅段の増幅トランジスタの各デバイス・サイズと各アイドリング電流(バイアス電流)の電流密度Jqの値を適切に設定することよって、最大出力電力Ｐout(max)を生成する際の各増幅段のインピーダンス不整合による信号損失が最小化されて、各増幅段の電力効率が最大化される。
On the other hand, in an RF power amplifier circuit composed of multi-stage amplifier stages, the first
このようにＲＦ電力増幅回路の初段、中間段、最終段の順序で各増幅段の増幅トランジスタのデバイス・サイズを増加させて最適化することによって、最大出力電力Ｐout(max)を生成する際のＲＦ電力増幅回路の電力付加効率(ＰＡＥ)を改善することができる。 As described above, by optimizing the device size of the amplification transistor of each amplification stage in the order of the first stage, the intermediate stage, and the final stage of the RF power amplifier circuit, the maximum output power Pout (max) is generated. The power added efficiency (PAE) of the RF power amplifier circuit can be improved.
しかし、最大出力電力Ｐout(max)よりも低い出力電力ＰoutをＲＦ電力増幅回路が生成する際に電力付加効率(ＰＡＥ)の低下が発生することが、本発明者等の検討によって明らかとされた。この低パワー時および中間パワー時の電力付加効率(ＰＡＥ)の低下の原因は、下記のように説明される。 However, it has been clarified by the present inventors that the power added efficiency (PAE) decreases when the RF power amplifier circuit generates output power Pout lower than the maximum output power Pout (max). . The cause of the decrease in power added efficiency (PAE) at the time of low power and intermediate power is explained as follows.
すなわち、ＲＦ電力増幅回路から生成される出力電力Ｐoutが最大出力電力Ｐout(max)よりも低下すると、第１段目と第２段目との前段増幅段のインピーダンス不整合による信号損失が増加するので第３段目の最終増幅段の入力電圧振幅Ｖminが低下する。この時には、第３段目の最終増幅段のアイドリング電流(バイアス電流)の値も低下しているが、それ以上に第３段目の最終増幅段の入力電圧振幅Ｖminの低下が顕著となっている。従って、低パワー時および中間パワー時には第３段目の最終増幅段の電力効率が低下するので、ＲＦ電力増幅回路の電力付加効率(ＰＡＥ)が低下するものである。このメカニズムは、更に下記のように詳細に説明される。 That is, when the output power Pout generated from the RF power amplifier circuit is lower than the maximum output power Pout (max), signal loss due to impedance mismatch between the first stage and the second stage is increased. Therefore, the input voltage amplitude Vmin of the third final amplification stage is lowered. At this time, the idling current (bias current) value of the third final amplification stage also decreases, but the input voltage amplitude Vmin of the third final amplification stage decreases more than that. Yes. Accordingly, at the time of low power and intermediate power, the power efficiency of the final amplification stage of the third stage is lowered, so that the power added efficiency (PAE) of the RF power amplifier circuit is lowered. This mechanism is further described in detail as follows.
ＲＦ電力増幅回路の第１段目と第２段目と第３段目の各増幅トランジスタがアイドリング電流(バイアス電流)の電流密度Jqにおいて正のサイクルと負のサイクルの出力信号振幅の電流密度Ｊcmを生成するＡ級動作を行っている際の各増幅トランジスタの電力効率ηは、下記(１)式によって与えられることができる。 The first, second, and third stage amplification transistors of the RF power amplifier circuit have positive and negative output signal amplitude current density Jcm at idling current (bias current) current density Jq. The power efficiency η of each amplifying transistor when performing the class A operation for generating can be given by the following equation (1).
一方、各増幅トランジスタの相互コンダクタンスと入力電圧振幅とをそれぞれｇmとＶminとすると、各増幅トランジスタの出力信号振幅の電流密度Ｊcmは、下記(２)式によって与えられることができる。 On the other hand, if the mutual conductance and input voltage amplitude of each amplification transistor are gm and Vmin, respectively, the current density Jcm of the output signal amplitude of each amplification transistor can be given by the following equation (2).
上記(２)式を上記(１)式に代入することによって、下記(３)式を得ることができる。 By substituting the above equation (2) into the above equation (1), the following equation (3) can be obtained.
上記(３)式から、第３段目の最終増幅段のアイドリング(バイアス)電流密度Jqの低下よりもその入力電圧振幅Ｖminの低下が顕著となると、第３段目の最終増幅段の増幅トランジスタの電力効率ηが低下することが理解される。 From the above equation (3), when the decrease of the input voltage amplitude Vmin becomes more significant than the decrease of the idling (bias) current density Jq of the third final amplification stage, the amplification transistor of the third final amplification stage It is understood that the power efficiency η of the power supply decreases.
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。 The present invention has been made as a result of the study of the present inventors prior to the present invention as described above.
従って、本発明の目的とするところは、多段増幅段を含むＲＦ電力増幅回路の低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下を軽減することにある。 Accordingly, an object of the present invention is to reduce a decrease in power added efficiency (PAE) at low power and intermediate power of an RF power amplifier circuit including a multistage amplifier stage.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。 A typical one of the inventions disclosed in the present application will be briefly described as follows.
すなわち、本発明の代表的なＲＦ電力増幅回路(313)は、前段増幅器(310)と、後段増幅器(311)と、制御部(312)とを具備する。 That is, a typical RF power amplifier circuit (313) of the present invention includes a front-stage amplifier (310), a rear-stage amplifier (311), and a control unit (312).
前記前段増幅器(310)の入力端子はＲＦ送信入力信号(Ｐin)に応答可能とされ、前記前段増幅器(310)の出力端子に生成される増幅信号に前記後段増幅器(311)の入力端子が応答可能とされる。 The input terminal of the pre-stage amplifier (310) can respond to the RF transmission input signal (Pin), and the input terminal of the post-stage amplifier (311) responds to the amplified signal generated at the output terminal of the pre-stage amplifier (310). It is possible.
前記制御部(312)は、電力制御電圧(Ｖapc)に応答して、前記前段増幅器(310)のアイドリング電流と前記後段増幅器(311)のアイドリング電流とを制御することによって前記前段増幅器(310)の利得と前記後段増幅器(311)の利得とを制御可能とされる(図１参照)。 The controller (312) controls the idling current of the pre-stage amplifier (310) and the idling current of the post-stage amplifier (311) in response to a power control voltage (Vapc), thereby controlling the pre-stage amplifier (310). And the gain of the subsequent amplifier (311) can be controlled (see FIG. 1).
前記電力制御電圧(Ｖapc)に応答して、前記前段増幅器(310)の前記アイドリング電流と前記利得とは第１の連続関数(2ndAmp)に従って連続的に変化して、前記後段増幅器(311)の前記アイドリング電流と前記利得とは第２の連続関数(3rdAmp)に従って連続的に変化する。 In response to the power control voltage (Vapc), the idling current and the gain of the pre-stage amplifier (310) continuously change according to a first continuous function (2ndAmp), and the post-stage amplifier (311) The idling current and the gain change continuously according to a second continuous function (3rdAmp).
前記第２の連続関数(3rdAmp)は、前記第１の連続関数(2ndAmp)よりも１次以上高次の関数であることを特徴とする(図４参照)。 The second continuous function (3rdAmp) is a first-order or higher-order function than the first continuous function (2ndAmp) (see FIG. 4).
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、多段増幅段を含むＲＦ電力増幅回路の低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下を軽減することができる。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, it is possible to reduce a decrease in power added efficiency (PAE) at the time of low power and intermediate power of an RF power amplifier circuit including a multistage amplifier stage.
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
1. First, an outline of a typical embodiment of the invention disclosed in the present application will be described. The reference numerals of the drawings referred to with parentheses in the outline description of the representative embodiments merely exemplify what are included in the concept of the components to which the reference numerals are attached.
〔１〕本発明の代表的な実施の形態によるＲＦ電力増幅回路(313)は、前段増幅器(310)と、後段増幅器(311)と、制御部(312)とを具備する。 [1] An RF power amplifier circuit (313) according to a typical embodiment of the present invention includes a front-stage amplifier (310), a rear-stage amplifier (311), and a control unit (312).
前記前段増幅器(310)の入力端子はＲＦ送信入力信号(Ｐin)に応答可能とされ、前記前段増幅器(310)の出力端子に生成される増幅信号に前記後段増幅器(311)の入力端子が応答可能とされている。 The input terminal of the pre-stage amplifier (310) can respond to the RF transmission input signal (Pin), and the input terminal of the post-stage amplifier (311) responds to the amplified signal generated at the output terminal of the pre-stage amplifier (310). It is possible.
前記制御部(312)は、制御入力端子に供給される電力制御電圧(Ｖapc)に応答して、前記前段増幅器(310)のアイドリング電流と前記後段増幅器(311)のアイドリング電流とを制御することによって前記前段増幅器(310)の利得と前記後段増幅器(311)の利得とを制御可能とされている(図１参照)。 The control unit (312) controls an idling current of the pre-stage amplifier (310) and an idling current of the post-stage amplifier (311) in response to a power control voltage (Vapc) supplied to a control input terminal. Thus, the gain of the front-stage amplifier (310) and the gain of the rear-stage amplifier (311) can be controlled (see FIG. 1).
前記電力制御電圧(Ｖapc)に応答して、前記前段増幅器(310)の前記アイドリング電流と前記利得とは第１の連続関数(2ndAmp)に従って連続的に変化して、前記後段増幅器(311)の前記アイドリング電流と前記利得とは第２の連続関数(3rdAmp)に従って連続的に変化するものである。 In response to the power control voltage (Vapc), the idling current and the gain of the pre-stage amplifier (310) continuously change according to a first continuous function (2ndAmp), and the post-stage amplifier (311) The idling current and the gain change continuously according to a second continuous function (3rdAmp).
前記第２の連続関数(3rdAmp)は、前記第１の連続関数(2ndAmp)よりも１次以上高次の関数であることを特徴とする(図４参照)。 The second continuous function (3rdAmp) is a first-order or higher-order function than the first continuous function (2ndAmp) (see FIG. 4).
前記実施の形態によれば、多段増幅段を含むＲＦ電力増幅回路の低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下を軽減することができる。 According to the embodiment, it is possible to reduce a decrease in power added efficiency (PAE) at the time of low power and intermediate power of an RF power amplifier circuit including a multistage amplifier stage.
好適な実施の形態では、前記前段増幅器(310)の増幅トランジスタのデバイス・サイズよりも前記後段増幅器(311)の増幅トランジスタのデバイス・サイズが大きく設定されている。 In a preferred embodiment, the device size of the amplification transistor of the post-stage amplifier (311) is set larger than the device size of the amplification transistor of the pre-stage amplifier (310).
所定のレベルの前記電力制御電圧(Ｖapc)に応答して、前記前段増幅器(310)の前記アイドリング電流の電流密度よりも前記後段増幅器(311)の前記アイドリング電流の電流密度が低く設定されることを特徴とする(図４参照)。 In response to the power control voltage (Vapc) at a predetermined level, the current density of the idling current of the post-stage amplifier (311) is set lower than the current density of the idling current of the pre-stage amplifier (310). (Refer to FIG. 4).
前記好適な実施の形態によれば、ＲＦ電力増幅回路が低パワーおよび中間パワーのＲＦ送信出力信号を生成する際に、前段増幅段のインピーダンス不整合による信号損失増大によって後段増幅段の入力電圧振幅の低下が後段増幅段のアイドリング電流密度の低下よりも顕著となることが軽減されることができる。 According to the preferred embodiment, when the RF power amplifier circuit generates the RF transmission output signal of low power and intermediate power, the input voltage amplitude of the subsequent amplifier stage is increased due to an increase in signal loss due to impedance mismatch of the previous amplifier stage. It can be mitigated that the decrease in is more significant than the decrease in the idling current density in the subsequent amplification stage.
他の好適な実施の形態では、前記電力制御電圧(Ｖapc)に応答して、前記前段増幅器(309)の前記アイドリング電流と前記利得とは第１の連続関数(1stAmp)としての線形特性に従って連続的に変化するものであり、
前記電力制御電圧(Ｖapc)に応答して、前記後段増幅器(310、311)の前記アイドリング電流と前記利得とは第２の連続関数(2ndAmp、3rdAmp)としての２乗特性または３乗特性に従って連続的に変化することを特徴とする(図４参照)。
In another preferred embodiment, in response to the power control voltage (Vapc), the idling current and the gain of the preamplifier (309) are continuous according to a linear characteristic as a first continuous function (1stAmp). Change
In response to the power control voltage (Vapc), the idling current and the gain of the post-stage amplifier (310, 311) are continuous according to a square characteristic or a third characteristic as a second continuous function (2ndAmp, 3rdAmp). (See FIG. 4).
更に他の好適な実施の形態では、前記制御部(610、620、630)は、前記電力制御電圧(Ｖapc)に応答して前記線形特性に従って連続的に変化する第１のバイアス電流と前記２乗特性または前記３乗特性に従って連続的に変化する第２のバイアス電流とを生成するものである。 In still another preferred embodiment, the controller (610, 620, 630) includes the first bias current continuously changing according to the linear characteristic in response to the power control voltage (Vapc) and the 2 A second bias current that continuously changes in accordance with the power characteristic or the cube characteristic is generated.
前記ＲＦ電力増幅回路(313)は、第１のバイアス用トランジスタ(631)と第２のバイアス用トランジスタ(632、633)とを更に具備する。 The RF power amplifier circuit (313) further includes a first bias transistor (631) and a second bias transistor (632, 633).
前記第１のバイアス用トランジスタ(631)は前記前段増幅器の前記増幅トランジスタ(641)とカレントミラー接続されており、前記第２のバイアス用トランジスタ(632、633)は前記後段増幅器の前記増幅トランジスタ(642、643)とカレントミラー接続されている。 The first bias transistor (631) is current-mirror connected to the amplification transistor (641) of the pre-stage amplifier, and the second bias transistor (632, 633) is the amplification transistor ( 642, 643) and current mirror connection.
前記制御部(610、620、630)から生成される前記第１のバイアス電流と前記第２のバイアス電流は、前記第１のバイアス用トランジスタ(631)と前記第２のバイアス用トランジスタ(632、633)とにそれぞれ供給されることを特徴とする(図６参照)。 The first bias current and the second bias current generated from the control unit (610, 620, 630) are the first bias transistor (631) and the second bias transistor (632, 633) (see FIG. 6).
より好適な実施の形態では、前記制御部(610、620)はＣＭＯＳトランジスタを含むモノリシック集積回路で構成されたことを特徴とする(図６参照)。 In a more preferred embodiment, the control unit (610, 620) is formed of a monolithic integrated circuit including a CMOS transistor (see FIG. 6).
更により好適な実施の形態では、前記前段増幅器の前記増幅トランジスタ(641)と前記後段増幅器の前記増幅トランジスタ(642、643)と前記第１のバイアス用トランジスタ(631)と前記第２のバイアス用トランジスタ(632、633)とは、ＭＯＳトランジスタで構成されたことを特徴とする(図６参照)。 In an even more preferred embodiment, the amplification transistor (641) of the pre-stage amplifier, the amplification transistor (642, 643) of the post-stage amplifier, the first bias transistor (631), and the second bias transistor The transistors (632, 633) are composed of MOS transistors (see FIG. 6).
具体的な一つの実施の形態では、前記前段増幅器の前記増幅トランジスタ(641)と前記後段増幅器の前記増幅トランジスタ(642、643)と前記第１のバイアス用トランジスタ(631)と前記第２のバイアス用トランジスタ(632、633)とは、バイポーラ・トランジスタで構成されたことを特徴とする(図１２参照)。 In a specific embodiment, the amplification transistor (641) of the pre-stage amplifier, the amplification transistor (642, 643) of the post-stage amplifier, the first biasing transistor (631), and the second bias The transistor for use (632, 633) is a bipolar transistor (see FIG. 12).
より具体的な一つの実施の形態は、前記ＭＯＳトランジスタはＬＤＭＯＳトランジスタであることを特徴とする。 In a more specific embodiment, the MOS transistor is an LDMOS transistor.
更により具体的な一つの実施の形態は、前記バイポーラ・トランジスタはヘテロ接合バイポーラ・トランジスタであることを特徴とする。 An even more specific embodiment is characterized in that the bipolar transistor is a heterojunction bipolar transistor.
〔２〕本発明の別の観点の代表的な実施の形態によるＲＦパワーモジュールは、第１の周波数帯域のＲＦ送信入力信号(Ｐin_GSM)を増幅する第１のＲＦ電力増幅回路(911)と、第２の周波数帯域のＲＦ送信入力信号(Ｐin_DCS)を増幅する第２のＲＦ電力増幅回路(921)と、出力電力制御部(930、915)とを具備する。 [2] An RF power module according to a representative embodiment of another aspect of the present invention includes a first RF power amplifier circuit (911) for amplifying an RF transmission input signal (Pin_GSM) in a first frequency band; A second RF power amplifier circuit (921) for amplifying the RF transmission input signal (Pin_DCS) in the second frequency band and an output power control unit (930, 915) are provided.
前記出力電力制御部(930、915)は、第１の電力検波器(932)と、第２の電力検波器(933)と、誤差増幅器(934)とを含むものである。 The output power control unit (930, 915) includes a first power detector (932), a second power detector (933), and an error amplifier (934).
前記第１の電力検波器(932)は、前記第１のＲＦ電力増幅回路(911)の出力端子から生成される第１のＲＦ送信信号のレベルを検出する。 The first power detector (932) detects the level of the first RF transmission signal generated from the output terminal of the first RF power amplifier circuit (911).
前記第２の電力検波器(933)は、前記第２のＲＦ電力増幅回路(921)の出力端子から生成される第２のＲＦ送信信号のレベルを検出する。 The second power detector (933) detects the level of the second RF transmission signal generated from the output terminal of the second RF power amplifier circuit (921).
前記誤差増幅器(934)は、外部制御電圧(Ｖramp)と前記第１の電力検波器(932)および前記第２の電力検波器(933)の検波出力電圧(Ｖdet)との差に応答して電力制御電圧(Ｖapc)を生成する(図９参照)。 The error amplifier (934) is responsive to the difference between the external control voltage (Vramp) and the detection output voltage (Vdet) of the first power detector (932) and the second power detector (933). A power control voltage (Vapc) is generated (see FIG. 9).
前記第１のＲＦ電力増幅回路(911)と前記第２のＲＦ電力増幅回路(921)の各ＲＦ電力増幅回路(313)は、前段増幅器(310)と、後段増幅器(311)と、制御部(312)とを有する。 Each RF power amplifier circuit (313) of the first RF power amplifier circuit (911) and the second RF power amplifier circuit (921) includes a front-stage amplifier (310), a rear-stage amplifier (311), and a control unit. (312).
前記前段増幅器(310)の入力端子はＲＦ送信入力信号(Ｐin)に応答可能とされ、前記前段増幅器(310)の出力端子に生成される増幅信号に前記後段増幅器(311)の入力端子が応答可能とされている。 The input terminal of the pre-stage amplifier (310) can respond to the RF transmission input signal (Pin), and the input terminal of the post-stage amplifier (311) responds to the amplified signal generated at the output terminal of the pre-stage amplifier (310). It is possible.
前記制御部(312)は、制御入力端子に供給される前記電力制御電圧(Ｖapc)に応答して、前記前段増幅器(310)のアイドリング電流と前記後段増幅器(311)のアイドリング電流とを制御することによって前記前段増幅器(310)の利得と前記後段増幅器(311)の利得とを制御可能とされている(図１参照)。 The control unit (312) controls an idling current of the pre-stage amplifier (310) and an idling current of the post-stage amplifier (311) in response to the power control voltage (Vapc) supplied to a control input terminal. Thus, the gain of the front-stage amplifier (310) and the gain of the rear-stage amplifier (311) can be controlled (see FIG. 1).
前記電力制御電圧(Ｖapc)に応答して、前記前段増幅器(310)の前記アイドリング電流と前記利得とは第１の連続関数(2ndAmp)に従って連続的に変化して、前記後段増幅器(311)の前記アイドリング電流と前記利得とは第２の連続関数(3rdAmp)に従って連続的に変化するものである。 In response to the power control voltage (Vapc), the idling current and the gain of the pre-stage amplifier (310) continuously change according to a first continuous function (2ndAmp), and the post-stage amplifier (311) The idling current and the gain change continuously according to a second continuous function (3rdAmp).
前記第２の連続関数(3rdAmp)は、前記第１の連続関数(2ndAmp)よりも１次以上高次の関数であることを特徴とする(図４参照)。 The second continuous function (3rdAmp) is a first-order or higher-order function than the first continuous function (2ndAmp) (see FIG. 4).
前記実施の形態によれば、多段増幅段を含むＲＦ電力増幅回路の低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下を軽減することができる。
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
According to the embodiment, it is possible to reduce a decrease in power added efficiency (PAE) at the time of low power and intermediate power of an RF power amplifier circuit including a multistage amplifier stage.
2. Details of Embodiment Next, the embodiment will be described in more detail. In all the drawings for explaining the best mode for carrying out the invention, components having the same functions as those in the above-mentioned drawings are denoted by the same reference numerals, and repeated description thereof is omitted.
［実施の形態１］
《ＲＦ電力増幅回路の構成》
図１は、本発明の実施の形態１によるＲＦ電力増幅回路の構成を示すブロック図である。
[Embodiment 1]
<< Configuration of RF power amplifier circuit >>
FIG. 1 is a block diagram showing a configuration of an RF power amplifier circuit according to
図１に示すＲＦ電力増幅回路313には、アイドリング電流制御部312が接続されている。まず、ＲＦ電力増幅回路313は、多段接続された第１段増幅器309と第２段増幅器310と第３段増幅器311を含んでいる。第１段増幅器309の入力端子にＲＦ送信入力信号Ｐinが供給され、第１段増幅器309の出力端子のＲＦ増幅信号は第２段増幅器310の入力端子に供給され、第２段増幅器310の出力端子のＲＦ増幅信号は第３段増幅器311の入力端子に供給され、第３段増幅器311の出力端子からはＲＦ送信出力信号Ｐoutが生成される。このＲＦ電力増幅回路313でも初段の第１段増幅器309、中間段の第２段増幅器310、最終段の第３段増幅器311の順序で、各増幅段の増幅トランジスタのデバイス・サイズが増加されている。増幅トランジスタが電界効果トランジスタであればデバイス・サイズはチャンネル幅(Ｗ)とチャンネル長(Ｌ)の比(Ｗ／Ｌ)で決定される一方、増幅トランジスタがバイポーラ・トランジスタであればデバイス・サイズはエミッタ面積(ＡE)で決定される。
An idling
アイドリング電流制御部312には出力電力制御電圧Ｖapcが供給され、アイドリング電流制御部312から生成される第１バイアス電圧と第２バイアス電圧と第３バイアス電圧とが第１段増幅器309と第２段増幅器310と第３段増幅器311とにそれぞれ供給される。アイドリング電流制御部312は、電圧-電流線形変換部301と、電圧-電流変換係数設定部302、303、304と、電流-電流２乗変換部305と、電流-電流３乗変換部306と、電流-電流２乗変換係数設定部307と、電流-電流３乗変換係数設定部308とで構成されている。
The idling
《ＲＦ電力増幅回路の動作》
上述した構成を有する図１に示したＲＦ電力増幅回路313は、下記のように動作する。
<< Operation of RF power amplifier circuit >>
The RF
第１段増幅器309の入力端子に供給されたＲＦ送信入力信号Ｐinは第１段増幅器309によって増幅されて、その出力端子に第１ＲＦ増幅信号が生成される。第１ＲＦ増幅信号は第２段増幅器310によって増幅されて、その出力端子に第２ＲＦ増幅信号が生成される。第２ＲＦ増幅信号は第３段増幅器311によって増幅されて、その出力端子にＲＦ送信出力信号Ｐoutが生成される。
The RF transmission input signal Pin supplied to the input terminal of the
また、出力電力制御電圧Ｖapcが供給されるアイドリング電流制御部312は下記のように動作することによって、３段従属接続されたＲＦ電力増幅器313の第１段増幅器309と第２段増幅器310と第３段増幅器311の各段のアイドリング電流を制御する。
Further, the idling
出力電力制御電圧Ｖapcがアイドリング電流制御部312に供給されると、電圧-電流線形変換部301は出力電力制御電圧Ｖapcに比例した変換出力電流を生成する。
When the output power control voltage Vapc is supplied to the idling
電圧-電流線形変換部301の変換出力電流に応答して第１段増幅器309のアイドリング電流が所望の値に設定されるように、電圧-電流変換係数設定部302で変換係数が設定される。電圧-電流変換係数設定部302は、この変換係数に応答して、電圧-電流線形変換部301の変換出力電流を線形特性で倍増する。電圧-電流変換係数設定部302の線形特性の倍増出力電流は第１段増幅器309に供給され、第１段増幅器309の内部で線形特性の倍増出力電流は第１バイアス用トランジスタにより第１バイアス電圧に変換される。第１段増幅器309の内部で第１バイアス用トランジスタと第１段増幅トランジスタとはカレントミラー接続されているので、第１段増幅トランジスタのアイドリング電流は出力電力制御電圧Ｖapcに応答して線形特性で制御される。
The conversion coefficient is set by the voltage-current conversion
電圧-電流線形変換部301の変換出力電流に応答して第２段増幅器310のアイドリング電流が所望の値に設定されるように、電圧-電流変換係数設定部303で変換係数が設定される。電圧-電流変換係数設定部303は、この変換係数に応答して、電圧-電流線形変換部301の変換出力電流を線形特性で倍増する。電圧-電流変換係数設定部303の線形特性の倍増出力電流は電流-電流２乗変換部305に供給され、電流-電流２乗変換部305では電圧-電流線形変換部301からの変換出力電流は電流-電流２乗変換部305の２乗特性で倍増される。電流-電流２乗変換係数設定部307では、電流-電流２乗変換部305での２乗特性の変換係数が設定される。電流-電流２乗変換部305と電流-電流２乗変換係数設定部307の２乗特性の倍増出力電流は第２段増幅器310に供給され、第２段増幅器310の内部では２乗特性の倍増出力電流は第２バイアス用トランジスタにより第２バイアス電圧に変換される。第２段増幅器310の内部では第２バイアス用トランジスタと第２段増幅トランジスタはカレントミラー接続されているので、第２段増幅トランジスタのアイドリング電流は出力電力制御電圧Ｖapcに応答して２乗特性で制御される。
The conversion coefficient is set by the voltage-current conversion
電圧-電流線形変換部301の変換出力電流に応答して第３段増幅器311のアイドリング電流が所望の値に設定されるように、電圧-電流変換係数設定部304で変換係数が設定される。電圧-電流変換係数設定部304は、この変換係数に応答して、電圧-電流線形変換部301の変換出力電流を線形特性で倍増する。電圧-電流変換係数設定部304の線形特性の倍増出力電流は電流-電流３乗変換部306供給されて、電流-電流３乗変換部306では電圧-電流線形変換部301からの変換出力電流は電流-電流３乗変換部306の３乗特性で倍増される。電流-電流３乗変換係数設定部308では、電流-電流３乗変換部306での３乗特性の変換係数が設定される。電流-電流３乗変換部306と電流-電流３乗変換係数設定部308の３乗特性の倍増出力電流は第３段増幅器311に供給され、第３段増幅器311の内部では３乗特性の倍増出力電流は第３バイアス用トランジスタにより第３バイアス電圧に変換される。第３段増幅器311の内部では第３バイアス用トランジスタと第３段増幅トランジスタはカレントミラー接続されているので、第３段増幅トランジスタのアイドリング電流は出力電力制御電圧Ｖapcに応答して３乗特性で制御される。
The conversion coefficient is set by the voltage-current conversion
図４は、図１に示したＲＦ電力増幅回路313の第１段増幅器309と第２段増幅器310と第３段増幅器311の各アイドリング電流の電流密度Ｊqの出力電力制御電圧Ｖapcに対する特性を示す図である。
FIG. 4 shows characteristics of the current density Jq of each idling current of the
図４にて、縦軸は各増幅トランジスタに流れるアイドリング電流(バイアス電流)の電流密度Jqの値を示し、横軸は出力電力制御電圧Ｖapcの値を示している。図４で、実線1stAmpは初段の第１段増幅器309のアイドリング電流密度Ｊqを示し、粗い破線2ndAmpは中間段の第２段増幅器310のアイドリング電流密度Ｊqを示し、細かい破線3rdAmpは最終段の第３段増幅器311のアイドリング電流密度Ｊqを示している。
In FIG. 4, the vertical axis represents the value of the current density Jq of the idling current (bias current) flowing through each amplification transistor, and the horizontal axis represents the value of the output power control voltage Vapc. In FIG. 4, a solid line 1stAmp indicates the idling current density Jq of the first-stage first-
図４に示すように低パワーおよび中間パワーのＲＦ送信出力信号Ｐoutを生成する際の同一レベルの出力電力制御電圧Ｖapcに応答して、初段の第１段増幅器309のアイドリング電流密度Ｊq(＝1stAmp)が最大値を、中間段の第２段増幅器310のアイドリング電流密度Ｊq(＝2ndAmp)が中間値を、最終段の第３段増幅器311のアイドリング電流密度Ｊq(＝3rdAmp)が最小値を、それぞれ有するように設定されている。尚、図４の例では、最大出力電力Ｐout(max)を生成する際の最大レベルの出力電力制御電圧Ｖapc_maxに応答して、初段の第１段増幅器309のアイドリング電流密度Ｊq(＝1stAmp)と、中間段の第２段増幅器310のアイドリング電流密度Ｊq(＝2ndAmp)と、最終段の第３段増幅器311のアイドリング電流密度Ｊq(＝3rdAmp)とは、略等しい最大値Ｊq_maxとされている。
As shown in FIG. 4, the idling current density Jq (= 1stAmp) of the first-
図４に示した図１のＲＦ電力増幅回路313の各段のアイドリング電流密度の制御方法では、同一レベルの出力電力制御電圧Ｖapcに応答して、初段よりも中間段、中間段よりも最終段と、後段になるにつれてアイドリング電流密度の値が低くなるよう設定されている。従って、低パワーおよび中間パワーのＲＦ送信出力信号Ｐoutを生成する際に、前段増幅段のインピーダンス不整合による信号損失増大によって後段増幅段の入力電圧振幅の低下が後段増幅段のアイドリング電流密度の低下よりも顕著となることが軽減されることができる。このようにして、図１に示した本発明の実施の形態１のＲＦ電力増幅回路によれば、多段増幅段を含むＲＦ電力増幅回路の低パワーおよび中間パワー時での電力付加効率(ＰＡＥ)の低下を軽減することが可能となる。
In the method of controlling the idling current density at each stage of the RF
また、図１に示した本発明の実施の形態１のＲＦ電力増幅回路のアイドリング電流制御部312に含まれた電流-電流２乗変換部305と電流-電流３乗変換部306とは、入力電流に応答して２乗および３乗に比例して連続関数となる特性の電流をそれぞれ出力する機能を持てば良く、その回路構成は問題とされない。
Further, the current-current
図１０は、図１に示す本発明の実施の形態１のＲＦ電力増幅回路と図２に示す本発明に先立って本発明者等によって検討されたＲＦ電力増幅回路の出力電力制御電圧Ｖapc対ＲＦ送信出力信号Ｐoutの特性を示す図である。 FIG. 10 shows the output power control voltage Vapc vs. RF of the RF power amplifier circuit according to the first embodiment of the present invention shown in FIG. 1 and the RF power amplifier circuit examined by the present inventors prior to the present invention shown in FIG. It is a figure which shows the characteristic of the transmission output signal Pout.
図１０において、特性Ｌ1は図２の本発明に先立って本発明者等によって検討されたＲＦ電力増幅回路の出力電力制御電圧Ｖapc対ＲＦ送信出力信号Ｐoutの特性であり、特性Ｌ2は図１の本発明の実施の形態１のＲＦ電力増幅回路の出力電力制御電圧Ｖapc対ＲＦ送信出力信号Ｐoutの特性である。 10, the characteristic L1 is the characteristic of the output power control voltage Vapc versus the RF transmission output signal Pout of the RF power amplifier circuit examined by the present inventors prior to the present invention of FIG. 2, and the characteristic L2 is the characteristic L2 of FIG. This is a characteristic of the output power control voltage Vapc versus the RF transmission output signal Pout of the RF power amplifier circuit according to the first embodiment of the present invention.
図１０の特性Ｌ2に示した図１の本発明の実施の形態１のＲＦ電力増幅回路の出力電力制御電圧Ｖapc対ＲＦ送信出力信号Ｐoutの特性では、その変化特性で不連続点が存在しないことがまず理解される。次に、図１０の特性Ｌ2は、図１０の特性Ｌ1と比較して、出力電力制御電圧Ｖapcの変化に応答するＲＦ送信出力信号Ｐoutの急峻な変化を緩和できることが理解される。 The characteristic of the output power control voltage Vapc versus the RF transmission output signal Pout of the RF power amplifier circuit according to the first embodiment of the present invention of FIG. 1 shown in the characteristic L2 of FIG. Is first understood. Next, it is understood that the characteristic L2 in FIG. 10 can alleviate a steep change in the RF transmission output signal Pout in response to the change in the output power control voltage Vapc as compared with the characteristic L1 in FIG.
図１１は、図１に示す本発明の実施の形態１のＲＦ電力増幅回路と図２に示す本発明に先立って本発明者等によって検討されたＲＦ電力増幅回路のＲＦ送信出力信号Ｐout対電力付加効率(ＰＡＥ)の特性を示す図である。 FIG. 11 shows the RF transmission output signal Pout vs. power of the RF power amplifier circuit according to the first embodiment of the present invention shown in FIG. 1 and the RF power amplifier circuit examined by the inventors prior to the present invention shown in FIG. It is a figure which shows the characteristic of additional efficiency (PAE).
図１１において、特性Ｌ1は図２の本発明に先立って本発明者等によって検討されたＲＦ電力増幅回路のＲＦ送信出力信号Ｐout対電力付加効率(ＰＡＥ)の特性であるのに対して、特性Ｌ2は図１の本発明の実施の形態１のＲＦ電力増幅回路のＲＦ送信出力信号Ｐout対電力付加効率(ＰＡＥ)の特性である。 In FIG. 11, a characteristic L1 is a characteristic of the RF transmission output signal Pout versus power added efficiency (PAE) of the RF power amplifier circuit examined by the present inventors prior to the present invention of FIG. L2 is a characteristic of the RF transmission output signal Pout versus power added efficiency (PAE) of the RF power amplifier circuit according to the first embodiment of the present invention shown in FIG.
図１１の特性Ｌ2は、図１１の特性Ｌ1と比較してＲＦ送信出力信号Ｐoutが略３０ｄＢｍ以下の低パワーおよび中間パワー時の電力付加効率(ＰＡＥ)が改善されることが理解される。 It is understood that the characteristic L2 in FIG. 11 improves the power added efficiency (PAE) at the time of low power and intermediate power when the RF transmission output signal Pout is approximately 30 dBm or less as compared with the characteristic L1 of FIG.
［実施の形態２］
《ＲＦ電力増幅回路の他の構成》
図５は、変形の実施の形態である本発明の実施の形態２によるＲＦ電力増幅回路の構成を示すブロック図である。
[Embodiment 2]
<< Other configuration of RF power amplifier circuit >>
FIG. 5 is a block diagram showing a configuration of an RF power amplifier circuit according to the second embodiment of the present invention, which is a modified embodiment.
図５に示した本発明の実施の形態２によるＲＦ電力増幅回路が図１に示した本発明の実施の形態１のＲＦ電力増幅回路と相違するのは、図１のアイドリング電流制御部312の電圧-電流変換係数設定部303の出力とＲＦ電力増幅回路313の第２段増幅器310との間に接続された電流-電流２乗変換部305と電流-電流２乗変換係数設定部307とが、図５のアイドリング電流制御部312では省略されていることである。
The RF power amplifier circuit according to the second embodiment of the present invention shown in FIG. 5 is different from the RF power amplifier circuit according to the first embodiment of the present invention shown in FIG. 1 in the idling
従って、図５に示す本発明の実施の形態２によるＲＦ電力増幅回路では、第１段増幅器309の第１段増幅トランジスタのアイドリング電流と第２段増幅器310の第２段増幅トランジスタのアイドリング電流は出力電力制御電圧Ｖapcに応答して線形特性で制御される。しかし、低パワーおよび中間パワーのＲＦ送信出力信号Ｐoutを生成する際の同一レベルの出力電力制御電圧Ｖapcに応答して、第１段増幅器309に含まれる第１段増幅トランジスタのアイドリング電流の電流密度Ｊqと比較して第２段増幅器310に含まれる第２段増幅トランジスタのアイドリング電流の電流密度Ｊqは小さな値に設定される。
Therefore, in the RF power amplifier circuit according to the second embodiment of the present invention shown in FIG. 5, the idling current of the first stage amplifier transistor of the
次に、図５に示した本発明の実施の形態２によるＲＦ電力増幅回路が図１に示した本発明の実施の形態１のＲＦ電力増幅回路と相違するのは、図１に示すアイドリング電流制御部312の電流-電流２乗変換部305と電流-電流２乗変換係数設定部307とが、図５に示したアイドリング電流制御部312では電圧-電流変換係数設定部304の出力とＲＦ電力増幅回路313の第３段増幅器311との間に接続されていることである。
Next, the RF power amplifier circuit according to the second embodiment of the present invention shown in FIG. 5 is different from the RF power amplifier circuit according to the first embodiment of the present invention shown in FIG. 1 in that the idling current shown in FIG. The current-current
従って、図５に示す本発明の実施の形態２によるＲＦ電力増幅回路では、第３段増幅器311の第３段増幅トランジスタのアイドリング電流は出力電力制御電圧Ｖapcに応答して２乗特性で制御される。しかし、低パワーおよび中間パワーのＲＦ送信出力信号Ｐoutを生成する際の同一レベルの出力電力制御電圧Ｖapcに応答して、第１段増幅器309の第１段増幅トランジスタのアイドリング電流の電流密度Ｊqや第２段増幅器310の第２段増幅トランジスタのアイドリング電流の電流密度Ｊqと比較して、第３段増幅器311の第３段増幅トランジスタのアイドリング電流の電流密度Ｊqは小さな値に設定される。
Therefore, in the RF power amplifier circuit according to the second embodiment of the present invention shown in FIG. 5, the idling current of the third stage amplifier transistor of the
図５に示す本発明の実施の形態２でも、図１に示した本発明の実施の形態１と同様に低パワーおよび中間パワーのＲＦ送信出力信号を生成する際に前段増幅段のインピーダンス不整合による信号損失増大によって後段増幅段の入力電圧振幅の低下が後段増幅段のアイドリング電流密度の低下よりも顕著となることが軽減されることができる。また、図５に示す本発明の実施の形態２は、図１に示す本発明の実施の形態１と比較して、回路が簡略化されて、回路の小型化が達成されると言う効果を有するものである。 In the second embodiment of the present invention shown in FIG. 5 as well, in the same manner as in the first embodiment of the present invention shown in FIG. It can be reduced that the decrease in the input voltage amplitude of the subsequent amplification stage becomes more significant than the decrease in the idling current density of the subsequent amplification stage due to the increase in the signal loss due to. In addition, the second embodiment of the present invention shown in FIG. 5 has the effect that the circuit is simplified and the circuit is reduced in size as compared with the first embodiment of the present invention shown in FIG. It is what you have.
［実施の形態３］
《ＲＦ電力増幅回路の具体的な構成》
図６は、具体的な実施の形態である本発明の実施の形態３によるＲＦ電力増幅回路の構成を示すブロック図である。
[Embodiment 3]
<< Specific configuration of RF power amplifier circuit >>
FIG. 6 is a block diagram showing a configuration of an RF power amplifier circuit according to
図１に示すＲＦ電力増幅回路と同様に、図６に示すＲＦ電力増幅回路640には、アイドリング電流制御部610、620、630が接続されている。まず、ＲＦ電力増幅回路640は、多段接続された第１段増幅器641と第２段増幅器642と第３段増幅器643を含んでいる。ＲＦ電力増幅回路640の入力端子604にはＲＦ送信入力信号Ｐinが供給され、ＲＦ電力増幅回路640の出力端子605からＲＦ送信出力信号Ｐoutが生成され、ＲＦ電力増幅回路640の電源電圧供給端子600A、600B、600Cには電源電圧Ｖddが供給される。
Similar to the RF power amplifier circuit shown in FIG. 1, the idling
第１段増幅器641の入力端子には入力段入力整合回路(ＭＮ)を介してＲＦ送信入力信号Ｐinが供給され、第１段増幅器641の出力端子のＲＦ増幅信号は中間段入力整合回路(ＭＮ)を介して第２段増幅器642の入力端子に供給され、第２段増幅器642の出力端子のＲＦ増幅信号は出力段入力整合回路(ＭＮ)を介して第３段増幅器643の入力端子に供給され、第３段増幅器643の出力端子からＲＦ送信出力信号Ｐoutが生成される。このＲＦ電力増幅回路640でも初段の第１段増幅器641、中間段の第２段増幅器642、最終段の第３段増幅器643の順序で、各増幅段の増幅トランジスタのデバイス・サイズが増加されている。
An RF transmission input signal Pin is supplied to an input terminal of the
図６に示したアイドリング電流制御部610、620、630は、電圧-電流線形変換回路610と、電圧-電流線形変換係数設定回路620と、電流-電流連続関数生成回路630とによって構成されている。特に、図６の電流-電流-連続関数生成回路630は、図１のアイドリング電流制御部312の電流-電流２乗変換部305、電流-電流３乗変換部306、電流-電流２乗変換係数設定部307、電流-電流３乗変換係数設定部308と同等の動作機能を有するものである。
The idling
図６の電圧-電流線形変換回路610は抵抗611、612、614、618、ＰチャンネルＭＯＳトランジスタ613、615、617、カレントミラー回路619、演算増幅器616によって構成され、図１のアイドリング電流制御部312の電圧-電流線形変換部301と同等の動作機能を有するものである。
The voltage-current
図６の電圧-電流線形変換回路610では、入力端子602から供給される出力電力制御電圧Ｖapcが分圧抵抗611、612によって分圧され、この分圧電圧はＰチャンネルＭＯＳトランジスタ613を介して演算増幅器616の反転入力端子に供給され、演算増幅器616の出力電圧はＰチャンネルＭＯＳトランジスタ617に供給され、ＰチャンネルＭＯＳトランジスタ617には出力電力制御電流Iapcが流れる。また、更に、カレントミラー回路619と、同一デバイス・サイズのＰチャンネルＭＯＳトランジスタ613、615と、オフセット抵抗614とによって、演算増幅器616の反転入力端子にオフセット電圧Ｖoffsetが生成される。このオフセット電圧Ｖoffsetは、抵抗614の抵抗値Ｒoffsetとカレントミラー回路619に流れる参照電流Ｉrefとの積となる。
In the voltage-current
また、電圧-電流線形変換回路610の出力電力制御電流Ｉapcは、以下のようにして求めることができる。カレントミラー回路619の入力端子601に流れる参照入力電流Ｉrefに応答して、ＰチャンネルＭＯＳトランジスタ613、615、抵抗614にそれぞれ参照出力電流Ｉrefを流れるので、演算増幅器616の非反転入力端子の電位Ｖ+と、反転入力端子の電位Ｖ-とはそれぞれ、下記の式(４)と式(５)とで与えられる。
Further, the output power control current Iapc of the voltage-current
式(４)と式(５)とで、R3は抵抗618の抵抗値、Iapcは抵抗618およびＰチャンネルＭＯＳトランジスタ617に流れる電流、ＶSGはＰチャンネルＭＯＳトランジスタ613、615のソース-ゲート間電圧、Ｒoffsetは抵抗614の抵抗値、Ｉrefはカレントミラー回路619の参照出力電流、Ｒ1、Ｒ2はそれぞれ抵抗611、612の抵抗値、Ｖapcは入力端子602の出力電力制御電圧Ｖapcである。演算増幅器616は、両入力端子の電位Ｖ+、電位Ｖ-とが相互に等しくなるような出力電圧をＰチャンネルＭＯＳトランジスタ617に供給するので、式(４)と式(５)とから出力電力制御電流Iapcは次式(６)のように求められるようになり、出力電力制御電流Iapcは出力電力制御電圧Ｖapcに対して1次の連続関数となる。
In Equations (4) and (5), R3 is the resistance value of
式(６)から、オフセット電圧Ｖoffset(＝Ｒoffset・Ｉref)に比例した式(６)の第２項の絶対値よりも出力電力制御電圧Ｖapcに比例した式(６)の第１項の絶対値が大きくなる動作領域でのみ、出力電力制御電流Iapcと出力電力制御電圧Ｖapcが線形特性(1次の連続関数)となることが理解される。これによって、出力電力制御電圧Ｖapcに含まれる微弱な雑音成分によって、ＲＦ電力増幅回路から生成されるＲＦ送信出力信号Ｐoutが変動することが解消されるものとなる。 From the equation (6), the absolute value of the first term of the equation (6) proportional to the output power control voltage Vapc rather than the absolute value of the second term of the equation (6) proportional to the offset voltage Voffset (= Roffset · Iref). It is understood that the output power control current Iapc and the output power control voltage Vapc have a linear characteristic (first-order continuous function) only in the operation region where the current becomes large. As a result, the fluctuation of the RF transmission output signal Pout generated from the RF power amplifier circuit due to the weak noise component included in the output power control voltage Vapc is eliminated.
電圧-電流線形変換係数設定回路620は複数のカレントミラー回路を含んでおり、ＲＦ電力増幅回路640の初段の第１段増幅器641のアイドリング電流はＰチャンネルＭＯＳトランジスタ617、624のミラー比と、ＮチャンネルＭＯＳトランジスタ625、626のミラー比と、ＰチャンネルＭＯＳトランジスタ627、621のミラー比との乗算で決定される。
The voltage-current linear conversion
まず電圧-電流線形変換係数設定回路620のＰチャンネルＭＯＳトランジスタ621の出力電流は電流-電流連続関数生成回路630に含まれるゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタ631に供給される。バイアス用ＮチャンネルＭＯＳトランジスタ631とＲＦ電力増幅回路640の初段の第１段増幅器641のソース接地ＮチャンネルＭＯＳトランジスタはカレントミラー接続されているので、初段の第１段増幅器641のソース接地ＮチャンネルＭＯＳトランジスタのアイドリング電流はＰチャンネルＭＯＳトランジスタ621からの出力電流によって設定される。従って、初段の第１段増幅器641のアイドリング電流は、出力電力制御電圧Ｖapcの線形の連続関数となる。
First, the output current of the P-
次に電圧-電流線形変換係数設定回路620の他のＰチャンネルＭＯＳトランジスタ623の出力電流は電流-電流連続関数生成回路630に含まれる電流２乗回路636の電流入力端子Ｉinに供給され、電流２乗回路636の電流出力端子Ｉoutから生成される入力電流の２乗に比例する出力電流は電流-電流連続関数生成回路630に含まれるゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタ632に供給される。バイアス用ＮチャンネルＭＯＳトランジスタ632とＲＦ電力増幅回路640の中間段の第２段増幅器642のソース接地ＮチャンネルＭＯＳトランジスタとはカレントミラー接続されているので、中間段の第２段増幅器642のソース接地ＮチャンネルＭＯＳトランジスタのアイドリング電流はＰチャンネルＭＯＳトランジスタ621の出力電流によって設定される。従って、中間段の第２段増幅器642のアイドリング電流は、出力電力制御電圧Ｖapcの２乗の連続関数となる。
Next, the output current of the other P-
更に電圧-電流線形変換係数設定回路620の別のＰチャンネルＭＯＳトランジスタ622の出力電流は電流-電流連続関数生成回路630に含まれる電流３乗回路635の電流入力端子Ｉinに供給され、電流３乗回路635の電流出力端子Ｉoutから生成される入力電流の３乗に比例する出力電流は電流-電流連続関数生成回路630に含まれるゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタ633に供給される。バイアス用ＮチャンネルＭＯＳトランジスタ633とＲＦ電力増幅回路640の最終段の第３段増幅器643のソース接地ＮチャンネルＭＯＳトランジスタとはカレントミラー接続されているので、最終段の第３段増幅器643のソース接地ＮチャンネルＭＯＳトランジスタのアイドリング電流はＰチャンネルＭＯＳトランジスタ622の出力電流によって設定される。従って、最終段の第３段増幅器643のアイドリング電流は、出力電力制御電圧Ｖapcの３乗の連続関数となる。
Further, the output current of another P-
《電流２乗回路の構成》
図７は、図６に示した本発明の実施の形態３によるＲＦ電力増幅回路の電流-電流連続関数生成回路630に含まれる電流２乗回路636の構成を示す図である。
<< Configuration of current square circuit >>
FIG. 7 is a diagram showing a configuration of
図７に示す電流２乗回路636は、電流２乗基本回路710、誤差補正回路720、電流減算回路730によって構成されている。電流２乗回路636は、入力端子702から供給される電流Iinの２乗に比例する出力電流Ioutを出力端子703から生成する機能を有している。
The current
電流２乗基本回路710は、略等しいチャンネル長Ｌpと略等しいチャンネル幅Ｗpとを持つ５個のPチャネルＭＯＳトランジスタ713、714、715、716、717と略等しいチャンネル長Ｌnを持つ２個のＮチャンネルＭＯＳトランジスタ711、712で構成されている。ＮチャンネルＭＯＳトランジスタ712のチャンネル幅Ｗn712は、ＮチャンネルＭＯＳトランジスタ711のチャンネル幅Ｗn711の略２倍に設定されている。
The current square
従って、バイアス供給端子701に供給されるバイアス電圧Ｖbiasに応答して、バイアス電流Ｉ0とその２倍のバイアス電流２Ｉ0とがＮチャンネルＭＯＳトランジスタ711とＮチャンネルＭＯＳトランジスタ712とにそれぞれ流れるものである。更に、カレントミラー接続された２個のPチャネルＭＯＳトランジスタ716、717には等しい電流Ｉ1が流れ、またゲートとドレインとがダイオード接続されたPチャネルＭＯＳトランジスタ716に接続されたPチャネルＭＯＳトランジスタ718には電流入力端子702に供給される入力電流Ｉinに応答して電流Ｉ2が流れるものである。
Accordingly, in response to the bias voltage Vbias supplied to the
ダイオード接続のPチャネルＭＯＳトランジスタ716の両端間電圧をＶ1として、PチャネルＭＯＳトランジスタ718のソース・ドレイン間電圧をＶ2として、PチャネルＭＯＳトランジスタ717のソース・ドレイン間電圧をＶ3として、５個のPチャネルＭＯＳトランジスタ713〜717と２個のＮチャンネルＭＯＳトランジスタ711、712のしきい値電圧とチャンネル・コンダクタンスとをそれぞれＶTHとβとして、電流２乗回路636の電流２乗基本回路710の出力電流をＩSQRとすると、次の関係が得られる。
The voltage across the P-
式(９)と式(１１)とから、電流２乗回路636の電流２乗基本回路710の出力電流ＩSQRは次式(１２)のように求められる。
From the equations (9) and (11), the output current I SQR of the current square
式(８)と式(９)とから、電流Ｉ1と電流Ｉ2との和は次式(１２)のように求められる。 From the equations (8) and (9), the sum of the current I 1 and the current I 2 is obtained as the following equation (12).
式(１０)と式(１３)とから、電流Ｉ1と電流Ｉ2との和は次式(１４)のように求められる。 From the equations (10) and (13), the sum of the current I 1 and the current I 2 is obtained as the following equation (14).
式(８)と式(９)とから、電流Ｉ2と電流Ｉ1との差である入力端子702の電流Iinは、次式(１５)のように求められる。
Since equations (8) and (9), a current
式(１０)と式(１５)とから、次式(１６)が求められる。 From the equations (10) and (15), the following equation (16) is obtained.
式(１６)から、次式(１７)が求められる。 From the equation (16), the following equation (17) is obtained.
式(７)から、次式(１８)が求められる。 From the equation (7), the following equation (18) is obtained.
式(１７)と式(１８)とを式(１４)に代入することによって、次式(１９)が求められる。 By substituting Equation (17) and Equation (18) into Equation (14), the following Equation (19) is obtained.
式(１１)と式(１９)から、電流２乗回路636の電流２乗基本回路710の出力電流ＩSQRは次式(２０)のように求められる。
From the expressions (11) and (19), the output current I SQR of the current square
この式(２０)から、電流２乗基本回路710の出力電流ＩSQRの値はバイアス電流Ｉ0の値に反比例する一方、電流入力端子702の入力電流Ｉinの値の２乗に比例して連続的に変化するものであることが理解される。
From this equation (20), the value of the output current I SQR of the current square
しかし、電流入力端子702の入力電流Ｉinが極めて小さな値となって略ゼロとなると、電流２乗基本回路710の出力電流ＩSQRも極めて小さな値となって略ゼロとなると、回路接続ノード718の電位が低下する。この回路接続ノード718の電位の低下によってＮチャンネルＭＯＳトランジスタ712がバイアス電流２Ｉ0を流すことが不可能となり、電流２乗基本回路710の出力電流ＩSQRに誤差電流成分が含まれるようになる。この誤差電流成分は、電源電圧変動依存性および温度変動依存性を含むものである。
However, when the input current Iin of the
電流２乗回路636の誤差補正回路720および電流減算回路730は、電流２乗回路636の出力電流ＩSQRに含まれる誤差電流成分を補償するように動作するものである。誤差補正回路720は電流２乗基本回路710と同様に５個のPチャネルＭＯＳトランジスタと２個のＮチャンネルＭＯＳトランジスタとによって構成されている。しかし、電流２乗基本回路710と異なり、誤差補正回路720には電流入力端子702の入力電流Ｉinに供給されない。
The
電流減算回路730のＮチャンネルＭＯＳトランジスタ732、734によって構成されたカレントミラーに誤差補正回路720の出力の誤差補償電流が供給され、減算回路730のＮチャンネルＭＯＳトランジスタ731、733によって構成されたカレントミラーに電流２乗基本回路710の出力電流ＩSQRが供給される。またカレントミラーのＮチャンネルＭＯＳトランジスタ733のドレインの回路接続ノード737には、カレントミラー736とＮチャンネルＭＯＳトランジスタ732、734によって構成されたカレントミラーとを介して誤差補正回路720の出力の誤差補償電流が供給される。従って、電流２乗基本回路710の電流入力端子702の入力電流Ｉinが極めて小さな値となった場合の出力電流ＩSQRに含まれる誤差電流成分は、カレントミラーのＮチャンネルＭＯＳトランジスタ733のドレインの回路接続ノード737において誤差補正回路720の出力の誤差補償電流によってキャンセルされることができる。また、電流２乗基本回路710の電流入力端子702の入力電流Ｉinが大きな値となると、上記の式(２０)に従った値を持つ電流２乗基本回路710の出力電流ＩSQRは減算回路730のカレントミラーのＮチャンネルＭＯＳトランジスタ731、733と２個のＰチャネルＭＯＳトランジスタによって構成されたカレントミラー735とを介して電流２乗回路636の出力端子703から電流２乗回路636の出力電流Ｉoutとして出力される。
An error compensation current output from the
尚、下記参考文献１には、アナログＣＭＯＳ回路を使用して上記の式(２０)に従って入力電流の値の２乗に比例する出力電流を生成することが記載されている。
The following
［参考文献１］ ＫＬＡＡＳ． ＢＵＬＴ ｅｔ ａｌ，“Ａ ＣＬＡＳＳ ｏｆ Ａｎａｌｏｇ ＣＭＯＳ Ｃｉｒｃｕｉｔｓ Ｂａｓｅｄ ｏｎ ｔｈｅ Ｓｑｕａｒｅ−Ｌａｗ Ｃｈａｒａｃｔｅｒｉｓｔｉｃ ｏｆ ａｎ ＭＯＳ Ｔｒａｎｓｉｓｔｏｒ ｉｎ Ｓａｔｕｒａｔｉｏｎ”， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， ＶＯＬ．ＳＣ−２２， ＮＯ．３， ＪＵＮＥ １９８７， ＰＰ．３５７−３６５． [Reference 1] KLAAS. BULT et al, “A CLASS of Analog CMOS Circuits Based on the Square- Law Characteristic of MOS Transistor in Saturation”, IEEE JOURNAL OFL. SC-22, NO. 3, JUNE 1987, PP. 357-365.
《電流３乗回路の構成》
図８は、図６に示した本発明の実施の形態３によるＲＦ電力増幅回路の電流-電流連続関数生成回路630に含まれる電流３乗回路635の構成を示す図である。
<< Configuration of current cube circuit >>
FIG. 8 shows a configuration of
図８に示す電流３乗回路635は、電流２乗回路870と電流加減算回路840と電流乗算回路860とで構成されている。まず、電流３乗回路635の電流２乗回路870は、電流２乗基本回路810、誤差補正回路820、電流減算回路830によって構成されている。
The
図８の電流２乗基本回路810は図７の電流２乗基本回路710と同様に、上記の式(２０)に従って電流２乗基本回路810の出力電流ＩSQRの値はバイアス電流Ｉ0の値に反比例する一方、電流入力端子802の入力電流Ｉinの値の２乗に比例して連続的に変化するものとなる。尚、図８の電流２乗基本回路810のバイアス電流Ｉ0の値は、図７の電流２乗基本回路710と同様に、バイアス供給端子801に供給されるバイアス電圧Ｖbiasに応答して、図８の電流２乗基本回路810のＮチャンネルＭＯＳトランジスタに流れるものである。
The current square
図８の誤差補正回路820と電流減算回路830とは図７の誤差補正回路720と電流減算回路730と同様に、電流２乗基本回路810の出力電流ＩSQRに含まれる誤差電流成分を補償するように動作するものである。
The
図８の電流加減算回路840のＮチャンネルＭＯＳトランジスタ851、845により構成されたカレントミラーに電流２乗回路870の電流減算回路830の出力電流ＩSQRが供給されているので、図８の電流加減算回路840のＰチャネルＭＯＳトランジスタ846、847、848により構成されたカレントミラーにも電流ＩSQRが流れる。
Since the output current I SQR of the current subtracting circuit 830 of the
図８の電流３乗回路635の入力端子802から供給される入力電流Iinは、２個のＮチャンネルＭＯＳトランジスタと２個のＰチャネルＭＯＳトランジスタとを含むカレントミラー806に供給される。カレントミラー806に接続された電流加減算回路840のＮチャンネルＭＯＳトランジスタ841、842に電流Iinが流れ、電流加減算回路840のＰチャネルＭＯＳトランジスタ843、844にも電流Iinが流れる。その結果、電流加減算回路840で、ＮチャンネルＭＯＳトランジスタ841、ＰチャネルＭＯＳトランジスタ847の両ドレインが接続された回路接続ノード849から電流乗算回路860の入力端子805に、減算電流ＩSQR−Iinが流入する。また、電流加減算回路840でＰチャネルＭＯＳトランジスタ848、844の両ドレインが接続された回路接続ノード850から電流乗算回路860の入力端子804に、加算電流ＩSQR＋Iinが流入する。
The input current Iin supplied from the input terminal 802 of the
図８の電流３乗回路635の電流乗算回路860は、６個のＰチャネルＭＯＳトランジスタ861〜863、865〜867と２個のＮチャンネルＭＯＳトランジスタ864、868とを含んでいる。この電流乗算回路860の２個のＮチャンネルＭＯＳトランジスタ864、868の両ゲートは、電流２乗基本回路810の内部でバイアス電流Ｉ0が流入するＮチャンネルＭＯＳトランジスタのゲート電圧によってバイアスされる。またこの電流乗算回路860は、上記参考文献１に記載されたアナログ電流マルチプライヤーと同様に、減算電流ＩSQR−Iinと加算電流ＩSQR＋Iinとに応答して、下記の電流乗算出力電流Ｉcubicを生成する。
The
式(２０)を式(２１)に代入することによって、次式(２２)が求められる。 By substituting equation (20) into equation (21), the following equation (22) is obtained.
この式(２２)から、図８に示した電流３乗回路635の出力電流Ｉcubic(Ｉout)の値はバイアス電流Ｉ0の２乗に反比例する一方、電流入力端子802の入力電流Ｉinの３乗に比例して連続的に変化するものであることが理解される。
From this equation (22), the value of the output current I cubic (Iout) of the
図8で説明した電流３乗回路635は、電流２乗回路870の使用により一度２乗特性を生成して、その後、電流加減算回路840の使用により入力電流Ｉinの１乗(線形)特性の電流と電流２乗回路870の出力電流ＩSQRとの減算電流と加算電流とを生成して、電流乗算回路860の使用により減算電流と加算電流とから電流乗算出力電流Ｉcubicを生成することで３乗特性を生成している。従って、入力電流Ｉinの３乗特性を生成する際に、回路構成が簡略化され回路の小型化が可能となると言う効果を有するものである。
The
［実施の形態４］
《ＲＦパワーモジュールの構成》
図９は、本発明の実施の形態４によるＲＦパワーモジュールの構成を示すブロック図である。
[Embodiment 4]
<< Configuration of RF power module >>
FIG. 9 is a block diagram showing a configuration of an RF power module according to
図９に示すＲＦパワーモジュールは、ＧＳＭ方式のローバンドとハイバンドとの２つの周波数帯域(ＧＳＭ９００：８８０ＭＨｚ〜９１５ＭＨｚとＤＣＳ１８００：１７１０ＭＨｚ〜１７８５ＭＨｚ)に対応するものである。従って、図９に示すＲＦパワーモジュールは、ローバンドのＧＳＭ９００の周波数帯域に対応するＲＦ電力送信回路910と、ハイバンドのＤＣＳ１８００の周波数帯域に対応するＲＦ電力送信回路920と、送信出力電力フィードバック回路930と、信号経路切換回路940と、出力電力制御回路915とによって構成されている。このＲＦパワーモジュールには、例えば、送信信号入力端子900、904にＲＦ送信信号Ｐin_GSM、Ｐin_DCSを供給する変調回路が接続され、受信信号出力端子905、907のＲＦ受信信号Rx_DCS、Rx_GSMを復調する復調回路が接続され、制御端子901、902、903に制御信号を生成するベースバンド信号処理半導体集積回路が接続されて、アンテナ端子906に送受信アンテナが接続されることによって、携帯電話端末が構成されるものである。
The RF power module shown in FIG. 9 corresponds to two frequency bands (GSM 900: 880 MHz to 915 MHz and DCS 1800: 1710 MHz to 1785 MHz) of the GSM system. Therefore, the RF power module shown in FIG. 9 includes an RF
ローバンドのＧＳＭ９００の周波数帯域に対応するＲＦ電力送信回路910はＲＦ電力増幅器911と出力整合回路912と電力結合器913と低域通過フィルタ914と出力電力制御回路915とによって構成される一方、ハイバンドのＤＣＳ１８００の周波数帯域に対応するＲＦ電力送信回路920はＲＦ電力増幅器921と出力整合回路922と電力結合器923と低域通過フィルタ924と出力電力制御回路915とによって構成されている。
The RF
また、ローバンド対応のＲＦ電力送信回路910とハイバンド対応のＲＦ電力送信回路920とに接続された送信出力電力フィードバック回路930は、電力検波回路932、933と誤差増幅器934と回路切換器931とによって構成されている。更に、ローバンド対応のＲＦ電力送信回路910とハイバンド対応のＲＦ電力送信回路920とに接続された信号経路切換回路940は、アンテナスイッチ941と静電放電フィルタ942、943、944とによって構成されている。
The transmission output
図９に示したＲＦパワーモジュールでは、ＧＳＭ９００の周波数帯域に対応するＲＦ電力送信回路910に含まれるＲＦ電力増幅器911の送信出力電力レベルとＤＣＳ１８００の周波数帯域に対応するＲＦ電力送信回路920に含まれるＲＦ電力増幅器921の送信出力電力レベルとは、送信出力電力フィードバック回路930の誤差増幅器934に接続された出力電力制御回路915により制御される。すなわち、送信出力電力フィードバック回路930の誤差増幅器934の出力端子916の出力電力制御電圧Ｖapcが出力電力制御回路915の制御入力端子に供給されることにより、ローバンド対応のＲＦ電力増幅器911およびハイバンド対応のＲＦ電力増幅器921の送信出力電力レベルが制御されるものである。
The RF power module shown in FIG. 9 is included in the RF
ローバンド対応のＲＦ電力増幅器911およびハイバンド対応のＲＦ電力増幅器921の各ＲＦ電力増幅器は、図１に示した本発明の実施の形態１によるＲＦ電力増幅回路、または図５に示した本発明の実施の形態２によるＲＦ電力増幅回路、または図６に示した本発明の実施の形態３によるＲＦ電力増幅回路のいずれかによって構成されることが可能である。送信出力電力フィードバック回路930と出力電力制御回路915とは、ローバンド対応のＲＦ電力送信回路910とハイバンド対応のＲＦ電力送信回路920によって共用されることが可能であるので、ＲＦパワーモジュールの小型化が可能となるものである。
Each RF power amplifier of the low-band
ＲＦ電力増幅器911、921の出力端子に接続された出力整合回路912、922は、送受信アンテナにおける負荷インピーダンス不整合によるＲＦ送信信号の反射損失を最小化する機能を有している。電力結合器913、923は、出力整合回路912、922から供給されるＲＦ送信信号の一部を送信出力電力フィードバック回路930へ供給する一方、残りの大部分のＲＦ送信信号を低域通過フィルタ914、924へ供給する機能を有している。低域通過フィルタ914、924は、ＲＦ電力増幅器911、921によるＲＦ送信信号の増幅の際に生じる高調波信号を減衰する機能を有している。電力検波回路932、933は、電力結合器913、923から供給されるＲＦ信号電力に対応する検波出力電圧Ｖdetを誤差増幅器934へ供給する機能を有している。誤差増幅器934は、制御端子903から供給される外部制御電圧Ｖrampと電力検波回路932、933の検波出力電圧Ｖdetとの差を増幅して、その差が最小化されるような出力電力制御電圧Ｖapcを生成する機能を有している。更に、静電放電フィルタ942、943、944は、外部端子907、906、905の静電気によるＲＦパワーモジュールの破壊を防止して不要信号の減衰を行う機能を有している。アンテナスイッチ941は、送信動作と受信動作とを行い、更にＧＳＭ９００周波数帯域の送受信動作とＤＣＳ１８００周波数帯域の送受信動作とに応答してアンテナ端子906から生成あるいは供給されるＲＦ信号の信号伝達経路を切り換える機能を有している。すなわち、ＧＳＭ９００周波数帯域の送信時にはＲＦ電力送信回路910から出力されるＲＦ信号がアンテナ端子906へ伝達され、ＧＳＭ９００周波数帯域の受信時にはアンテナ端子906から供給されるＲＦ信号が受信信号出力端子907へ伝達され、ＤＣＳ１８００周波数帯域の送信時にはＲＦ電力送信回路920の出力から生成されるＲＦ信号がアンテナ端子906へ伝達され、ＤＣＳ１８００周波数帯域の受信時はアンテナ端子906から供給される信号が受信信号出力端子905へ伝達される機能を有している。回路切換器931は、制御端子901、902に供給される送受信動作切換信号とローバンド／ハイバンド送信周波数帯選択信号とに応答して、出力電力制御回路915と電力検波回路932、933と誤差増幅器934とアンテナスイッチ941のそれぞれの動作を切り換える機能を有している。
The
この実施の形態によるＲＦパワーモジュールは、送信動作時には、送信信号入力端子900、904から供給されるローバンド／ハイバンドの周波数帯域のＲＦ送信信号をＲＦ電力送信回路910、920にて所望の出力電力レベルまで電力増幅した後に、信号経路切換回路940を介して、アンテナ端子906からＲＦ送信信号を生成する。また送信動作時の出力電力のレベル制御は、制御端子903から供給される外部制御電圧Ｖrampによって誤差増幅器934の出力端子916の出力電力制御電圧Ｖapcを間接的に変化させることによって実行される。更に、受信動作時には、アンテナ端子906から供給されるローバンド／ハイバンドの周波数帯域のＲＦ受信信号は、受信信号出力端子907、905へ伝達される。
In the RF power module according to the present embodiment, at the time of transmission operation, the RF
ローバンド側のＧＳＭ９００の周波数帯域のＲＦ送信信号の送信動作時には、ローバンド対応のＲＦ電力送信回路910と送信出力電力フィードバック回路930と出力電力制御回路915とはフィードバックループを構成する。従って、制御端子903の外部制御電圧Ｖrampと電力検波回路932の検波出力電圧Ｖdetとの差が最小化されるように、出力電力制御電圧Ｖapcに応答して出力電力制御回路915はローバンド対応のＲＦ電力送信回路910に含まれるＲＦ電力増幅器911の送信出力電力レベルが制御される。その結果、電源電圧や温度変動や送受信アンテナの負荷の変動等の外部環境の変化によるローバンド対応のＲＦ電力送信回路910の送信出力レベルの変動が軽減されることが可能となる。
During the transmission operation of the RF transmission signal in the
ハイバンド側ＤＣＳ１８００の周波数帯域のＲＦ送信信号の送信動作時には、ハイバンド対応のＲＦ電力送信回路920と送信出力電力フィードバック回路930と出力電力制御回路915とはフィードバックループを構成する。従って、制御端子903の外部制御電圧Ｖrampと電力検波回路933の検波出力電圧Ｖdetとの差が最小化されるように、出力電力制御電圧Ｖapcに応答して出力電力制御回路915はハイバンド対応のＲＦ電力送信回路920に含まれるＲＦ電力増幅器921の送信出力電力レベルが制御される。その結果、電源電圧や温度変動や送受信アンテナの負荷の変動等の外部環境の変化によるハイバンド対応のＲＦ電力送信回路920の送信出力レベルの変動が軽減されることが可能となる。
During the transmission operation of the RF transmission signal in the frequency band of the high-band DCS 1800, the high-band RF
尚、図９に示したＲＦパワーモジュールのＲＦ電力送信回路910、920に含まれる出力整合回路912、922と電力結合器913、923と低域通過フィルタ914、924と、送信出力電力フィードバック回路930と、信号経路切換回路940の具体的な回路構成は多種多様な構成を採用することが可能であるので、ここでは説明を省略する。
Note that the
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on various embodiments. However, the present invention is not limited thereto, and various modifications can be made without departing from the scope of the invention. Needless to say.
［他の実施の形態］
例えば、図１の実施の形態では、３段構成のＲＦ電力増幅回路にて本発明を適用した例を説明したが、本発明は前段増幅器の利得制御に対して後段増幅器の利得制御が1次以上高次の連続関数で制御されれば良いものである。また、本発明の多段構成のＲＦ電力増幅回路は、任意の段数のＲＦ電力増幅器を含むことができる。
[Other embodiments]
For example, in the embodiment of FIG. 1, the example in which the present invention is applied to an RF power amplifier circuit having a three-stage configuration has been described. However, in the present invention, the gain control of the rear-stage amplifier is the primary control compared to the gain control of the front-stage amplifier. As long as it is controlled by a higher-order continuous function as described above. In addition, the multi-stage RF power amplifier circuit of the present invention can include RF power amplifiers having an arbitrary number of stages.
また、本発明の多段構成のＲＦ電力増幅回路を構成する多段増幅器では、初段の第１段増幅器、中間段の第２段増幅器、最終段の第３段増幅器の順序で、出力電力制御電圧Ｖapcに応答して線形特性(１乗特性)、２乗特性、３乗特性および更なる高次の連続関数でそのアイドリング電流が制御されれば良いものであって、各段の増幅器の回路形式や増幅器の種類は問題とされることはない。 Further, in the multistage amplifier constituting the multistage RF power amplifier circuit of the present invention, the output power control voltage Vapc is in the order of the first stage first stage amplifier, the intermediate stage second stage amplifier, and the last stage third stage amplifier. In response, the idling current may be controlled by a linear characteristic (first power characteristic), a square characteristic, a third power characteristic, and a further higher-order continuous function. The type of amplifier is not a problem.
例えば、図７に示した電流２乗回路736の電流２乗基本回路710のＮチャンネルＭＯＳトランジスタ712のチャンネル幅をＮチャンネルＭＯＳトランジスタ711のチャンネル幅の２倍よりも小さな比率に設定することによって、電流減算回路730のカレントミラーのＮチャンネルＭＯＳトランジスタ731、732に流れる電流にオフセット差を生成することも可能である。例えば、２倍よりも小さな比率を１．７５倍とした場合には、上記式(１９)の右辺第１項の２Ｉ0の１．７５Ｉ0がＮチャンネルＭＯＳトランジスタ712に流れて、残りの０．２５Ｉ0が電流減算回路730のＮチャンネルＭＯＳトランジスタ731に流れるものとなる。
For example, by setting the channel width of the N
一方、誤差補正回路720において、電流２乗基本回路710のＮチャンネルＭＯＳトランジスタ712に対応するＮチャンネルＭＯＳトランジスタのチャンネル幅を電流２乗基本回路710のＮチャンネルＭＯＳトランジスタ711に対応するＮチャンネルＭＯＳトランジスタのチャンネル幅の２倍よりも小さな比率に設定する。その結果、上記式(１９)の右辺第１項の２Ｉ0の１．７５Ｉ0が電流２乗基本回路710のＮチャンネルＭＯＳトランジスタ712に対応する誤差補正回路720のＮチャンネルＭＯＳトランジスタに流れ、残りの０．２５Ｉ0が電流減算回路730のＮチャンネルＭＯＳトランジスタ732に流れるものとなる。
On the other hand, in the
従って、電流減算回路730のＮチャンネルＭＯＳトランジスタ731に流入する０．２５Ｉ0のオフセット電流とＮチャンネルＭＯＳトランジスタ732に流入する０．２５Ｉ0のオフセット電流とは、電流減算回路730の回路接続ノード735においてキャンセルされることができる。その結果、この場合にも、上記式(２０)に従った値を持つ出力電流が、図７の電流２乗回路636の出力端子703から生成されることが可能となる。
Therefore, the offset current 0.25I 0 flowing into the offset current and the N-
更に、入力電流Ｉinの３乗よりも大きな入力電流Ｉinの4乗およびそれ以上の高次の連続関数に比例する出力電流を生成する場合には、下記の実施の形態を採用することが可能である。 Further, in the case of generating an output current proportional to the fourth order power of the input current Iin that is larger than the third power of the input current Iin and higher order continuous functions, the following embodiment can be adopted. is there.
高次の連続関数が偶数の次数(２ｎ乗、ｎ ＝１、２、３…)の場合には、図８の本発明の実施の形態で説明した電流２乗回路870をｎ段縦続接続した連続関数生成回路を使用するものである。この連続関数生成回路のｎ段縦続接続の各段間ノードから偶数の次数の連続関数を生成することができる。
When the high-order continuous function is an even order (2nth power, n = 1, 2, 3,...), The
また、高次の連続関数が奇数の次数((２ｎ＋１)乗、ｎ ＝１、２、３…)の場合には、図８の本発明の実施の形態で説明した電流２乗回路870に図８の電流加減算回路840と電流乗算回路860とを接続した電流３乗回路635を使用することによって、まず３乗の連続関数を生成する。次にこの３乗の連続関数の信号を２番目の電流２乗回路870の入力端子に供給することによって、２番目の電流２乗回路870の出力端子から５乗の連続関数を生成する。次にこの５乗の連続関数の信号を３番目の電流２乗回路870の入力端子に供給することによって、３番目の電流２乗回路870の出力端子から７乗の連続関数を生成する。以下同様にして、任意の奇数の次数の連続関数を生成することができる。
When the higher-order continuous function is an odd order ((2n + 1) th power, n = 1, 2, 3,...), The current
また例えば、図６や図７や図８に示した実施の形態ではＲＦ電力増幅回路としてＣＭＯＳＦＥＴ(Complementally MOSFET)を使用したモノリシック集積回路で構成されることが可能であるが、本発明はこれに限定されるものではない。 Further, for example, in the embodiments shown in FIG. 6, FIG. 7 and FIG. 8, the RF power amplifier circuit can be constituted by a monolithic integrated circuit using a CMOSFET (Complementally MOSFET). It is not limited.
すなわち、図6に示した実施の形態ではＲＦ電力増幅回路の増幅トランジスタ641、642、643、バイアス用トランジスタ631、632、633はＭＯＳトランジスタ(MOSFET)を使用したが、それ以外にもＬＤＭＯＳＦＥＴ(Laterally Diffused MOSFET)、ＢＪＴ(Bipolar Junction Transistor)、ＨＢＴ(Hetero-junction Bipolar Transistor)、ＭＥＳＦＥＴ(Metal Semiconductor Field Effect Transistor)、ＨＥＭＴ(High Electron Mobility Transistor)等の他の種類のトランジスタを使用することが可能である。
That is, in the embodiment shown in FIG. 6, the
その際には、ＲＦ電力増幅回路の増幅トランジスタ641、642、643、バイアス用トランジスタ631、632、633をＧａＡｓ等の化合物半導体チップに構成する一方、ＲＦ電力増幅回路の出力電力制御回路をＣＭＯＳシリコン半導体チップに構成することによってＲＦパワーモジュールが形成されることが可能である。
In that case, the
図１２は、図6に示した実施の形態ではＲＦ電力増幅回路に含まれた増幅トランジスタ641、642、643とバイアス用トランジスタ631、632、633としてのＮチャンネルＭＯＳトランジスタをＨＢＴ等のＮＰＮ型ヘテロ接合バイポーラ・トランジスタ(ＨＢＴ)に置換した場合の本発明の他の実施の形態によるＲＦ電力増幅回路の構成を示すブロック図である。
FIG. 12 shows an
図１２に示すＲＦ電力増幅回路では、図6に示した実施の形態によるはＲＦ電力増幅回路と同様に電圧-電流線形変換回路610の出力電力制御電流Ｉapcは、上記(６)式に示されるように出力電力制御電圧Ｖapcに対して１次の連続関数となる。従って、図１２に示すＲＦ電力増幅回路の電圧-電流線形変換係数設定回路620のＰチャンネルＭＯＳトランジスタ621の出力電流も、図6に示した実施の形態と同様に出力電力制御電圧Ｖapcに対して１次の連続関数となる。このＰチャンネルＭＯＳトランジスタ621の出力電流は電流-電流連続関数生成回路660の直列接続された３個のバイポーラ・トランジスタ661、662、663に入力電流として供給され、電流-電流連続関数生成回路630は従属接続された３個のバイポーラ・トランジスタ664、665、666を含んでいる。１個目のトランジスタ664のコレクタ電流は入力電流の１乗に比例するもので、２個目のトランジスタ665のコレクタ電流は入力電流の２乗に比例するもので、３個目のトランジスタ665のコレクタ電流は入力電流の３乗に比例するものである。１個目のトランジスタ664のコレクタ電流と２個目のトランジスタ665のコレクタ電流と３個目のトランジスタ665のコレクタ電流とはカレントミラーCMを介して、バイアス電圧発生回路650のベース・コレクタ接続のバイアス用トランジスタ631、632、633にそれぞれ供給される。
In the RF power amplifier circuit shown in FIG. 12, according to the embodiment shown in FIG. 6, the output power control current Iapc of the voltage-current
従って、ＲＦ電力増幅回路640の初段の第１段増幅器の増幅トランジスタ641のアイドリング電流は出力電力制御電圧Ｖapcの１次(１乗)の連続関数となって、中間段の第２段増幅器の増幅トランジスタ642のアイドリング電流は出力電力制御電圧Ｖapcの２乗の連続関数となって、最終段の第３段増幅器の増幅トランジスタ643のアイドリング電流は出力電力制御電圧Ｖapcの３乗の連続関数となるものである。
Therefore, the idling current of the
以上の実施の形態をでは主としてローバンドのＧＳＭ９００、ハイバンドのＤＣＳ１８００の周波数帯域に関して適用した例を説明したが、本発明はこれらに限定して適用した場合に効果が得られるものではない。すなわち、ローバンド側のＧＳＭ８５０やハイバンド側のＰＣＳ１９０などのＧＳＭの別の周波数帯域に、本発明を適用することが可能である。
In the above embodiment, the example in which the frequency band of the
また、本発明は、ＧＳＭ以外にも、ＷＣＤＭＡ(Wide-band Code Division Multiple Access)、ＷｉＭＡＸ(Worldwide Interoperability for Microwave Access)、ＬＴＥ(long Term Evolution)等の他の通信方式や他の周波数帯域に使用されるＲＦ電力増幅回路に広く採用することが可能である。 In addition to GSM, the present invention is used for other communication systems such as WCDMA (Wide-band Code Division Multiple Access), WiMAX (Worldwide Interoperability for Microwave Access), LTE (long term evolution), and other frequency bands. The present invention can be widely applied to RF power amplifier circuits.
301…電流-電圧線形変換部
302〜304…電圧-電流変換係数設定部
305…電流-電流２乗変換部
306…電流-電流3乗変換部
307…電流-電流２乗変換係数設定部
308…電流-電流３乗変換係数設定部
309…第1段増幅器
310…第２段増幅器
311…第3段増幅器
312…アイドリング電流制御部
313…電力増幅器
Ｐin…ＲＦ送信入力信号
Ｐout…ＲＦ送信出力信号
Ｖapc…出力電力制御電圧
301 ... Current-voltage linear converter
302 to 304: Voltage-current conversion coefficient setting section
305 ... Current-to-current square converter
306… Current-current cube conversion unit
307 ... Current-to-current square conversion coefficient setting unit
308 ... Current-current cube conversion coefficient setting section
309 ... 1st stage amplifier
310 ... Second stage amplifier
311 ... Third stage amplifier
312 ... Idling current controller
313 ... Power amplifier Pin ... RF transmission input signal Pout ... RF transmission output signal Vapc ... Output power control voltage
Claims (18)
前記前段増幅器の入力端子はＲＦ送信入力信号に応答可能とされ、前記前段増幅器の出力端子に生成される増幅信号に前記後段増幅器の入力端子が応答可能とされており、
前記制御部は、制御入力端子に供給される電力制御電圧に応答して、前記前段増幅器のアイドリング電流と前記後段増幅器のアイドリング電流とを制御することによって前記前段増幅器の利得と前記後段増幅器の利得とを制御可能とされており、
前記電力制御電圧に応答して、前記前段増幅器の前記アイドリング電流と前記利得とは第１の連続関数に従って連続的に変化して、前記後段増幅器の前記アイドリング電流と前記利得とは第２の連続関数に従って連続的に変化するものであり、
前記第２の連続関数は、前記第１の連続関数よりも１次以上高次の関数である
ことを特徴とするＲＦ電力増幅回路。 A pre-stage amplifier, a post-stage amplifier, and a control unit;
The input terminal of the pre-stage amplifier is capable of responding to an RF transmission input signal, and the input terminal of the post-stage amplifier is capable of responding to an amplified signal generated at the output terminal of the pre-stage amplifier,
The control unit controls the idling current of the pre-stage amplifier and the idling current of the post-stage amplifier in response to a power control voltage supplied to a control input terminal, thereby gaining the pre-stage amplifier and the post-stage amplifier. And can be controlled,
In response to the power control voltage, the idling current and the gain of the pre-stage amplifier are continuously changed according to a first continuous function, and the idling current and the gain of the post-stage amplifier are a second continuous Which changes continuously according to the function,
2. The RF power amplifier circuit according to claim 1, wherein the second continuous function is a function of the first order or higher than the first continuous function.
前記前段増幅器の増幅トランジスタのデバイス・サイズよりも前記後段増幅器の増幅トランジスタのデバイス・サイズが大きく設定されており、
所定のレベルの前記電力制御電圧に応答して、前記前段増幅器の前記アイドリング電流の電流密度よりも前記後段増幅器の前記アイドリング電流の電流密度が低く設定される
ことを特徴とするＲＦ電力増幅回路。 The RF power amplifier circuit according to claim 1,
The device size of the amplification transistor of the post-stage amplifier is set larger than the device size of the amplification transistor of the pre-stage amplifier,
The RF power amplifier circuit, wherein the current density of the idling current of the post-stage amplifier is set lower than the current density of the idling current of the pre-stage amplifier in response to the power control voltage at a predetermined level.
前記前記電力制御電圧に応答して、前記前段増幅器の前記アイドリング電流と前記利得とは第１の連続関数としての線形特性に従って連続的に変化するものであり、
前記電力制御電圧に応答して、前記後段増幅器の前記アイドリング電流と前記利得とは第２の連続関数としての２乗特性または３乗特性に従って連続的に変化する
ことを特徴とするＲＦ電力増幅回路。 The RF power amplifier circuit according to claim 2,
In response to the power control voltage, the idling current and the gain of the pre-amplifier continuously change according to a linear characteristic as a first continuous function,
An RF power amplifier circuit characterized in that, in response to the power control voltage, the idling current and the gain of the post-stage amplifier continuously change according to a square characteristic or a cube characteristic as a second continuous function. .
前記制御部は、前記電力制御電圧に応答して前記線形特性に従って連続的に変化する第１のバイアス電流と前記２乗特性または前記３乗特性に従って連続的に変化する第２のバイアス電流とを生成するものであり、
前記ＲＦ電力増幅回路は、第１のバイアス用トランジスタと第２のバイアス用トランジスタとを更に具備して、
前記第１のバイアス用トランジスタは前記前段増幅器の前記増幅トランジスタとカレントミラー接続されており、前記第２のバイアス用トランジスタは前記後段増幅器の前記増幅トランジスタとカレントミラー接続されており、
前記制御部から生成される前記第１のバイアス電流と前記第２のバイアス電流は、前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとにそれぞれ供給される
ことを特徴とするＲＦ電力増幅回路。 The RF power amplifier circuit according to claim 3,
The controller includes a first bias current that continuously changes according to the linear characteristic in response to the power control voltage and a second bias current that continuously changes according to the square characteristic or the cube characteristic. Is to generate
The RF power amplifier circuit further includes a first bias transistor and a second bias transistor,
The first bias transistor is current-mirror connected to the amplification transistor of the pre-stage amplifier, and the second bias transistor is current-mirror connected to the amplification transistor of the post-stage amplifier,
RF power is characterized in that the first bias current and the second bias current generated from the control unit are supplied to the first bias transistor and the second bias transistor, respectively. Amplification circuit.
前記制御部はＣＭＯＳトランジスタを含むモノリシック集積回路で構成される
ことを特徴とするＲＦ電力増幅回路。 The RF power amplifier circuit according to claim 4,
2. The RF power amplifier circuit according to claim 1, wherein the control unit includes a monolithic integrated circuit including a CMOS transistor.
前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとは、ＭＯＳトランジスタで構成される
ことを特徴とするＲＦ電力増幅回路。 The RF power amplifier circuit according to claim 5,
The RF power amplifier circuit, wherein the amplification transistor of the front-stage amplifier, the amplification transistor of the rear-stage amplifier, the first bias transistor, and the second bias transistor are configured by MOS transistors.
前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとは、バイポーラ・トランジスタで構成される
ことを特徴とするＲＦ電力増幅回路。 The RF power amplifier circuit according to claim 5,
The RF power amplifier circuit, wherein the amplification transistor of the pre-stage amplifier, the amplification transistor of the post-stage amplifier, the first bias transistor, and the second bias transistor are formed of bipolar transistors. .
前記ＭＯＳトランジスタはＬＤＭＯＳトランジスタである
ことを特徴とするＲＦ電力増幅回路。 The RF power amplifier circuit according to claim 6,
The RF power amplifier circuit, wherein the MOS transistor is an LDMOS transistor.
前記バイポーラ・トランジスタはヘテロ接合バイポーラ・トランジスタである
ことを特徴とするＲＦ電力増幅回路。 The RF power amplifier circuit according to claim 7,
2. The RF power amplifier circuit according to claim 1, wherein the bipolar transistor is a heterojunction bipolar transistor.
前記出力電力制御部は、第１の電力検波器と、第２の電力検波器と、誤差増幅器とを含むものであり、
前記第１の電力検波器は、前記第１のＲＦ電力増幅回路の出力端子から生成される第１のＲＦ送信信号のレベルを検出して、
前記第２の電力検波器は、前記第２のＲＦ電力増幅回路の出力端子から生成される第２のＲＦ送信信号のレベルを検出して、
前記誤差増幅器は、外部制御電圧と前記第１の電力検波器および前記第２の電力検波器の検波出力電圧との差に応答して電力制御電圧を生成して、
前記第１のＲＦ電力増幅回路と前記第２のＲＦ電力増幅回路の各ＲＦ電力増幅回路は、前段増幅器と、後段増幅器と、制御部とを有して、
前記前段増幅器の入力端子はＲＦ送信入力信号に応答可能とされ、前記前段増幅器の出力端子に生成される増幅信号に前記後段増幅器の入力端子が応答可能とされており、
前記制御部は、制御入力端子に供給される前記電力制御電圧に応答して、前記前段増幅器のアイドリング電流と前記後段増幅器のアイドリング電流とを制御することによって前記前段増幅器の利得と前記後段増幅器の利得とを制御可能とされており、
前記電力制御電圧に応答して、前記前段増幅器の前記アイドリング電流と前記利得とは第１の連続関数に従って連続的に変化して、前記後段増幅器の前記アイドリング電流と前記利得とは第２の連続関数に従って連続的に変化するものであり、
前記第２の連続関数は、前記第１の連続関数よりも１次以上高次の関数である
ことを特徴とするＲＦパワーモジュール。 A first RF power amplifier circuit that amplifies an RF transmission input signal in a first frequency band; a second RF power amplifier circuit that amplifies an RF transmission input signal in a second frequency band; and an output power controller. Equipped
The output power control unit includes a first power detector, a second power detector, and an error amplifier.
The first power detector detects a level of a first RF transmission signal generated from an output terminal of the first RF power amplifier circuit,
The second power detector detects a level of a second RF transmission signal generated from an output terminal of the second RF power amplifier circuit,
The error amplifier generates a power control voltage in response to a difference between an external control voltage and a detection output voltage of the first power detector and the second power detector;
Each RF power amplifier circuit of the first RF power amplifier circuit and the second RF power amplifier circuit includes a front-stage amplifier, a rear-stage amplifier, and a control unit.
The input terminal of the pre-stage amplifier is capable of responding to an RF transmission input signal, and the input terminal of the post-stage amplifier is capable of responding to an amplified signal generated at the output terminal of the pre-stage amplifier,
The control unit controls the idling current of the pre-stage amplifier and the idling current of the post-stage amplifier in response to the power control voltage supplied to the control input terminal, thereby controlling the gain of the pre-stage amplifier and the post-stage amplifier. Gain and controllable,
In response to the power control voltage, the idling current and the gain of the pre-stage amplifier are continuously changed according to a first continuous function, and the idling current and the gain of the post-stage amplifier are a second continuous Which changes continuously according to the function,
2. The RF power module according to claim 1, wherein the second continuous function is a function of the first order or higher than the first continuous function.
前記前段増幅器の増幅トランジスタのデバイス・サイズよりも前記後段増幅器の増幅トランジスタのデバイス・サイズが大きく設定されており、
所定のレベルの前記電力制御電圧に応答して、前記前段増幅器の前記アイドリング電流の電流密度よりも前記後段増幅器の前記アイドリング電流の電流密度が低く設定される
ことを特徴とするＲＦパワーモジュール。 The RF power module according to claim 10, comprising:
The device size of the amplification transistor of the post-stage amplifier is set larger than the device size of the amplification transistor of the pre-stage amplifier,
The RF power module according to claim 1, wherein the current density of the idling current of the post-stage amplifier is set lower than the current density of the idling current of the pre-stage amplifier in response to the power control voltage at a predetermined level.
前記前記電力制御電圧に応答して、前記前段増幅器の前記アイドリング電流と前記利得とは第１の連続関数としての線形特性に従って連続的に変化するものであり、
前記電力制御電圧に応答して、前記後段増幅器の前記アイドリング電流と前記利得とは第２の連続関数としての２乗特性または３乗特性に従って連続的に変化する
ことを特徴とするＲＦパワーモジュール。 The RF power module according to claim 11, wherein
In response to the power control voltage, the idling current and the gain of the preamplifier continuously change according to a linear characteristic as a first continuous function,
The RF power module according to claim 1, wherein in response to the power control voltage, the idling current and the gain of the post-stage amplifier continuously change according to a square characteristic or a cube characteristic as a second continuous function.
前記制御部は、前記電力制御電圧に応答して前記線形特性に従って連続的に変化する第１のバイアス電流と前記２乗特性または前記３乗特性に従って連続的に変化する第２のバイアス電流とを生成するものであり、
前記ＲＦ電力増幅回路は、第１のバイアス用トランジスタと第２のバイアス用トランジスタとを更に具備して、
前記第１のバイアス用トランジスタは前記前段増幅器の前記増幅トランジスタとカレントミラー接続されており、前記第２のバイアス用トランジスタは前記後段増幅器の前記増幅トランジスタとカレントミラー接続されており、
前記制御部から生成される前記第１のバイアス電流と前記第２のバイアス電流は、前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとにそれぞれ供給される
ことを特徴とするＲＦパワーモジュール。 The RF power module according to claim 12, wherein
The controller includes a first bias current that continuously changes according to the linear characteristic in response to the power control voltage and a second bias current that continuously changes according to the square characteristic or the cube characteristic. Is to generate
The RF power amplifier circuit further includes a first bias transistor and a second bias transistor,
The first bias transistor is current-mirror connected to the amplification transistor of the pre-stage amplifier, and the second bias transistor is current-mirror connected to the amplification transistor of the post-stage amplifier,
The RF power is characterized in that the first bias current and the second bias current generated from the control unit are respectively supplied to the first bias transistor and the second bias transistor. module.
前記制御部はＣＭＯＳトランジスタを含むモノリシック集積回路で構成される
ことを特徴とするＲＦパワーモジュール。 The RF power module according to claim 13, wherein
2. The RF power module according to claim 1, wherein the control unit is composed of a monolithic integrated circuit including a CMOS transistor.
前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとは、ＭＯＳトランジスタで構成される
ことを特徴とするＲＦパワーモジュール。 15. The RF power module according to claim 14, wherein
The RF power module, wherein the amplification transistor of the pre-stage amplifier, the amplification transistor of the post-stage amplifier, the first bias transistor, and the second bias transistor are configured by MOS transistors.
前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとは、バイポーラ・トランジスタで構成される
ことを特徴とするＲＦパワーモジュール。 15. The RF power module according to claim 14, wherein
The RF power module according to claim 1, wherein the amplification transistor of the pre-stage amplifier, the amplification transistor of the post-stage amplifier, the first bias transistor, and the second bias transistor are formed of bipolar transistors.
前記ＭＯＳトランジスタはＬＤＭＯＳトランジスタである
ことを特徴とするＲＦパワーモジュール。 The RF power module according to claim 15, wherein
The RF power module according to claim 1, wherein the MOS transistor is an LDMOS transistor.
前記バイポーラ・トランジスタはヘテロ接合バイポーラ・トランジスタである
ことを特徴とするＲＦパワーモジュール。 The RF power module according to claim 15, wherein
The RF power module according to claim 1, wherein the bipolar transistor is a heterojunction bipolar transistor.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009022266A JP5165610B2 (en) | 2009-02-03 | 2009-02-03 | RF power amplifier circuit |
| US12/696,376 US8098102B2 (en) | 2009-02-03 | 2010-01-29 | RF power amplifier and RF power module using the same |
| CN201210270190.XA CN102820856B (en) | 2009-02-03 | 2010-02-03 | RF power amplifier and RF power module using the same |
| CN201010148514.3A CN101807890B (en) | 2009-02-03 | 2010-02-03 | RF power amplifier and RF power module using the same |
| US13/345,895 US8314655B2 (en) | 2009-02-03 | 2012-01-09 | RF power amplifier and RF power module using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009022266A JP5165610B2 (en) | 2009-02-03 | 2009-02-03 | RF power amplifier circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012276817A Division JP5328975B2 (en) | 2012-12-19 | 2012-12-19 | RF power module |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010183135A true JP2010183135A (en) | 2010-08-19 |
| JP2010183135A5 JP2010183135A5 (en) | 2012-03-15 |
| JP5165610B2 JP5165610B2 (en) | 2013-03-21 |
Family
ID=42764368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009022266A Expired - Fee Related JP5165610B2 (en) | 2009-02-03 | 2009-02-03 | RF power amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5165610B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016516354A (en) * | 2013-03-14 | 2016-06-02 | クアンタンス， インコーポレイテッド | Power supply |
| KR101877266B1 (en) * | 2014-12-22 | 2018-07-11 | 주식회사 쏠리드 | Remote apparatus of distributed antenna system |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154169A (en) * | 1993-11-30 | 1995-06-16 | Matsushita Electric Ind Co Ltd | High frequency power amplifier |
| JP2003037454A (en) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | High-frequency power amplifier circuit |
| JP2004048797A (en) * | 2003-09-12 | 2004-02-12 | Hitachi Ltd | Transmitter and power amplifier |
| JP2006191332A (en) * | 2005-01-06 | 2006-07-20 | Renesas Technology Corp | High-frequency power amplifier circuit |
| JP2007067820A (en) * | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | High frequency power amplifier |
| JP2007306278A (en) * | 2006-05-11 | 2007-11-22 | Renesas Technology Corp | Rf power amplifier |
-
2009
- 2009-02-03 JP JP2009022266A patent/JP5165610B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154169A (en) * | 1993-11-30 | 1995-06-16 | Matsushita Electric Ind Co Ltd | High frequency power amplifier |
| JP2003037454A (en) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | High-frequency power amplifier circuit |
| JP2004048797A (en) * | 2003-09-12 | 2004-02-12 | Hitachi Ltd | Transmitter and power amplifier |
| JP2006191332A (en) * | 2005-01-06 | 2006-07-20 | Renesas Technology Corp | High-frequency power amplifier circuit |
| JP2007067820A (en) * | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | High frequency power amplifier |
| JP2007306278A (en) * | 2006-05-11 | 2007-11-22 | Renesas Technology Corp | Rf power amplifier |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016516354A (en) * | 2013-03-14 | 2016-06-02 | クアンタンス， インコーポレイテッド | Power supply |
| JP2017127001A (en) * | 2013-03-14 | 2017-07-20 | クアンタンス， インコーポレイテッド | Power supply |
| US9857862B2 (en) | 2013-03-14 | 2018-01-02 | Quantance, Inc. | System and method for supplying power to a power amplifier |
| KR101877266B1 (en) * | 2014-12-22 | 2018-07-11 | 주식회사 쏠리드 | Remote apparatus of distributed antenna system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5165610B2 (en) | 2013-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8314655B2 (en) | RF power amplifier and RF power module using the same | |
| JP5328975B2 (en) | RF power module | |
| EP1897216B1 (en) | Automatic bias control circuit for linear power amplifiers | |
| US7944306B2 (en) | Dual bias control circuit | |
| US6822517B2 (en) | Power amplifier module | |
| US6236266B1 (en) | Bias circuit and bias supply method for a multistage power amplifier | |
| US7368988B2 (en) | High-frequency power amplifier | |
| US8471637B2 (en) | Variable gain amplifier | |
| US20220166388A1 (en) | Power amplifier circuit | |
| JP2016213547A (en) | Power amplification module | |
| JP5278756B2 (en) | Amplifier and RF power module using the same | |
| JP5165610B2 (en) | RF power amplifier circuit | |
| US11018639B2 (en) | Power amplifier circuit | |
| JP2013062728A (en) | Rf power amplifier and method of operating the same | |
| JP5312982B2 (en) | RF power amplifier circuit and RF power module using the same | |
| Kim et al. | A bias controlled HBT MMIC power amplifier with improved PAE for PCS applications | |
| Satou et al. | 5.3 GHz 1.6 dB NF CMOS low noise amplifier using 0.11/spl mu/m technology | |
| JP2010068077A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120131 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5165610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |