JP2010176158A - Information processing system and cpu clock frequency control management method thereof - Google Patents

Information processing system and cpu clock frequency control management method thereof Download PDF

Info

Publication number
JP2010176158A
JP2010176158A JP2009014884A JP2009014884A JP2010176158A JP 2010176158 A JP2010176158 A JP 2010176158A JP 2009014884 A JP2009014884 A JP 2009014884A JP 2009014884 A JP2009014884 A JP 2009014884A JP 2010176158 A JP2010176158 A JP 2010176158A
Authority
JP
Japan
Prior art keywords
cpu clock
cpu
management
clock frequency
management terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009014884A
Other languages
Japanese (ja)
Inventor
Shunrin Chin
春霖 陳
Motohisa Fukuhara
基久 福原
Koki Takemura
幸記 竹村
Fumikazu Sakakura
史一 坂倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009014884A priority Critical patent/JP2010176158A/en
Publication of JP2010176158A publication Critical patent/JP2010176158A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an information processing system for performing the batch control of the CPU clock frequency of each information apparatus by performing the batch management of all information apparatuses on a network, and for decreasing power consumption by performing the power consumption control of a CPU in a specific time zone when power consumption is large such as summer power consumption peak by schedule setting and a CPU clock frequency control management method. <P>SOLUTION: In an information processing system in which a plurality of management terminal devices are connected via a network to a management device for managing the plurality of management terminal devices, each management terminal device includes: a CPU clock control means for controlling the CPU clock frequency of the CPU of a self-device, and the management device includes a CPU clock control management means for performing the batch control of the CPU clock frequency of the CPU of each management terminal device via the CPU clock control means of the plurality of management terminal devices. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、情報処理装置や情報処理システムのＣＰＵクロック周波数制御管理方法に関し、特に、スケジュールで管理し、ＣＰＵクロック周波数の自動変更および自動復帰の技術に関する。   The present invention relates to a CPU clock frequency control management method for an information processing apparatus and an information processing system, and more particularly to a technique for managing a schedule and automatically changing and automatically restoring a CPU clock frequency.

従来、情報処理装置や情報処理システムはＣＰＵクロック周波数制御で省電力を図ることが出来る。ＣＰＵクロック周波数制御の方法としては、特開２００８−２２６０４８号公報（特許文献１）に記載されたアプリケーションの実行状態によってＣＰＵクロック制御を行う演算処理装置や、特開２００８−０７７５６３号公報（特許文献２）に記載されたＣＰＵクロック及び電源電圧を簡易制御によって省電力を図るものがあった。
特開２００８−２２６０４８号公報 特開２００８−６２９４７号公報 Conventionally, information processing apparatuses and information processing systems can save power by controlling the CPU clock frequency. As a method for controlling the CPU clock frequency, an arithmetic processing device that performs CPU clock control according to the execution state of an application described in Japanese Patent Application Laid-Open No. 2008-222608 (Patent Document 1), or Japanese Patent Application Laid-Open No. 2008-077753 (Patent Document). In some cases, the CPU clock and the power supply voltage described in 2) are reduced in power by simple control.
JP 2008-226048 A JP 2008-62947 A

しかしながら、特許文献１において提供しているＣＰＵクロック周波数制御ツールは、スタンドアローンのみでアプリケーションの実行状態を判別して、ＣＰＵクロック周波数制御を行う。すなわち、単体の装置しかＣＰＵクロック周波数の制御ができないため、運用する全ての情報装置に対して、強制的にＣＰＵクロック周波数の制御ができない問題があった。   However, the CPU clock frequency control tool provided in Patent Document 1 determines the execution state of an application only by stand-alone and performs CPU clock frequency control. That is, since the CPU clock frequency can be controlled only by a single device, there is a problem that the CPU clock frequency cannot be forcibly controlled for all information devices to be operated.

また、夏季の電力消費ピーク時にもアプリケーションの動作状態を判別しＣＰＵクロック周波数制御を行うことで、すなわち、電力消費ピーク時にあわせて正確にＣＰＵクロック周波数の制御を行い省電力モードに移行させることができないという問題があった。   Also, it is possible to shift to the power saving mode by controlling the CPU clock frequency accurately at the peak of power consumption by determining the application operating state and controlling the CPU clock frequency even at the peak of power consumption in summer. There was a problem that I could not.

また、特許文献２においても、特許文献１と同様の問題があった。   Also, Patent Document 2 has the same problem as Patent Document 1.

そこで、本発明の目的は、ネットワーク上で全ての情報装置を一括管理することで、各情報装置のＣＰＵクロック周波数の一括制御を行うことを可能とする。さらに、スケジュール設定により夏季電力消費ピーク時等の電力消費の多い特定の時間帯でＣＰＵの消費電力制御を行うことで消費電力を下げることが可能となるような情報処理システムおよびＣＰＵクロック周波数制御管理方法を提供することにある。   Accordingly, an object of the present invention is to collectively control all the information devices on the network, thereby enabling batch control of the CPU clock frequency of each information device. Furthermore, an information processing system and CPU clock frequency control management that can reduce power consumption by performing power consumption control of the CPU in a specific time zone with high power consumption, such as during summertime peak power consumption, due to schedule settings. It is to provide a method.

本願において開示される発明のうち、代表的な手段の概要を簡単に説明すると、次のとおりである。   Among the inventions disclosed in the present application, the outline of typical means will be briefly described as follows.

すなわち、代表的な手段の概要は、ネットワーク上全ての情報処理装置上のＣＰＵクロック周波数制御管理手段により、管理された全ての情報処理装置のＣＰＵクロック周波数を省電力モードから復帰させる復帰時間、および管理された全ての情報処理装置のＣＰＵクロック周波数を省電力モードに移行させる省電力開始時間からなるスケジュール情報を読み込み、スケジュール情報に基づいて、定期的に自動的に管理された情報装置のＣＰＵクロック周波数を省電力モードへの移行及び復帰をコントロールするものである。   That is, the outline of the representative means is that the CPU clock frequency control management means on all information processing devices on the network restores the CPU clock frequency of all information processing devices managed from the power saving mode, and Reads schedule information consisting of a power saving start time for shifting the CPU clock frequency of all managed information processing apparatuses to the power saving mode, and automatically manages the CPU clock of the information apparatus periodically automatically based on the schedule information The frequency is controlled to shift to and return to the power saving mode.

本願において開示される発明のうち、代表的な手段によって得られる効果を簡単に説明すると、以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical means will be briefly described as follows.

すなわち、代表的な手段によって得られる効果は、詳細なスケジュールによって、同時に多数の情報装置のＣＰＵクロックを制御し、電力消費ピーク時の消費電力分散効果を実現することができる。更に特定の時間帯に同時にネットワーク上全ての情報装置のＣＰＵクロック周波数を制御することによって省電力モードの利用を可能とし、消費電力を削減することができる。   In other words, the effect obtained by the representative means can be achieved by controlling the CPU clocks of a large number of information devices at the same time according to a detailed schedule, and realizing the power consumption distribution effect at the time of peak power consumption. Furthermore, by controlling the CPU clock frequency of all information devices on the network simultaneously in a specific time zone, the power saving mode can be used, and the power consumption can be reduced.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

図１により、本発明の一実施形態に係るネットワーク上全ての情報装置のＣＰＵクロック周波数制御管理方法が適用される情報処理システムの構成について説明する。図１は本発明の一実施形態に係るネットワーク上全ての情報装置のＣＰＵクロック周波数制御管理方法が適用される情報処理システムの構成を示す構成図である。   The configuration of an information processing system to which the CPU clock frequency control management method for all information devices on a network according to an embodiment of the present invention is applied will be described with reference to FIG. FIG. 1 is a configuration diagram showing a configuration of an information processing system to which a CPU clock frequency control management method for all information devices on a network according to an embodiment of the present invention is applied.

図１において、情報処理システムは、管理装置１と管理端末装置２〜Ｎがネットワーク３を介して、ネットワーク接続されている。   In FIG. 1, in an information processing system, a management device 1 and management terminal devices 2 to N are connected to a network via a network 3.

管理装置1には、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が搭載されたマザーボードやマザーボードに接続された記憶装置などからなるハードウェア１０の記憶装置などに格納されたＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）１３や、ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）１１、メモリ１２などから構成されている。ＯＳ１３上に本発明のＣＰＵクロック制御管理プログラム１４が読み込まれて、ハードウェア１０により、各処理が行われる。
管理端末装置(１)２には、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１が搭載されたマザーボードやマザーボードに接続された記憶装置などからなるハードウェア２０のメモリ２３上には、ハードウェア２０の記憶装置などに格納されたＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）２４や、本発明のＣＰＵクロック制御プログラム２５が読み込まれ、ハードウェア１０により、各種処理及びＣＰＵ２１のクロック周波数制御が行われる。ネットワーク３上の管理端末装置(２)〜(Ｎ)における管理端末装置(１)２と同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 The management device 1 includes an OS (Operating System) 13 stored in a storage device of the hardware 10 including a motherboard on which a CPU (Central Processing Unit) is mounted and a storage device connected to the motherboard, and a BIOS (Basic System). Input / Output System) 11, memory 12, and the like. The CPU clock control management program 14 of the present invention is read on the OS 13, and each process is performed by the hardware 10.
The management terminal device (1) 2 includes a memory 20 of the hardware 20 on a memory 23 of the hardware 20 including a motherboard on which a CPU (Central Processing Unit) 21 is mounted and a storage device connected to the motherboard. The OS (Operating System) 24 stored in the CPU and the CPU clock control program 25 of the present invention are read, and various processing and clock frequency control of the CPU 21 are performed by the hardware 10. In principle, the same members as those of the management terminal device (1) 2 in the management terminal devices (2) to (N) on the network 3 are denoted by the same reference numerals, and repeated description thereof is omitted.

また、ＣＰＵクロック制御管理プログラム１４は管理装置１上のメモリ１２に展開され動作し、遠隔地にあり直接操作できない管理端末装置(１)２に対しＣＰＵクロック周波数を制御するスケジュールを管理し、ネットワーク３を経由し、ＣＰＵクロック制御プログラム２５にＣＰＵ２１のクロック周波数の制御を行う命令を指示する。   The CPU clock control management program 14 is developed and operated in the memory 12 on the management device 1, manages the schedule for controlling the CPU clock frequency for the management terminal device (1) 2 that is remote and cannot be directly operated, and the network 3, a command for controlling the clock frequency of the CPU 21 is instructed to the CPU clock control program 25.

ＣＰＵクロック制御プログラム２５はＣＰＵクロック制御管理プログラム１４からのクロック周波数制御命令を受け、ＯＳ２４およびＢＩＯＳ２２を利用して、ＣＰＵ２１の動作するクロック周波数の制御を行う。   The CPU clock control program 25 receives a clock frequency control command from the CPU clock control management program 14 and controls the clock frequency at which the CPU 21 operates using the OS 24 and the BIOS 22.

次に、図２により、本発明の一実施形態に係るＣＰＵクロック周波数管理方法の概要について説明する。図２は本発明の一実施形態に係るＣＰＵクロック周波数管理管理方法の概要を説明するための機能ブロック図である。   Next, an outline of a CPU clock frequency management method according to an embodiment of the present invention will be described with reference to FIG. FIG. 2 is a functional block diagram for explaining the outline of the CPU clock frequency management method according to the embodiment of the present invention.

図２において、管理装置１のＣＰＵクロック制御管理プログラム１４は、内部にＣＰＵクロック制御管理のスケジュール情報１５を保有し、また、ネットワーク３上の管理端末装置(１)２から管理端末装置(Ｎ)４の情報１６も保有する。   In FIG. 2, the CPU clock control management program 14 of the management device 1 has schedule information 15 for CPU clock control management therein, and the management terminal device (1) 2 to the management terminal device (N) on the network 3. 4 information 16 is also held.

ＯＳ１３とハードウェア１０との間では、ＯＳ１３がハードウェア１０の制御を行い、ハードウェア１０からＯＳ１３に対して、制御に対する応答を行う。   Between the OS 13 and the hardware 10, the OS 13 controls the hardware 10, and the hardware 10 sends a response to the control to the OS 13.

また、ＢＩＯＳ１１とハードウェア１０との間では、ＢＩＯＳ１１がハードウェア１０の制御を行い、ハードウェア１０からＢＩＯＳ１１に対して、制御に対する応答を行う。   Further, between the BIOS 11 and the hardware 10, the BIOS 11 controls the hardware 10, and the hardware 10 sends a response to the control to the BIOS 11.

ＯＳ１３とＢＩＯＳ１１との間では、一部のハードウェア制御をＢＩＯＳ１１経由で行い、ＢＩＯＳ１１からＯＳ１３に対して、制御に対する応答を行う。   Between the OS 13 and the BIOS 11, a part of hardware control is performed via the BIOS 11, and a response to the control is performed from the BIOS 11 to the OS 13.

ＣＰＵクロック制御管理プログラム１４とＯＳ１３との間では、ＯＳ１３のネットワーク通信機能を利用し、ＯＳ１３からＣＰＵクロック制御管理プログラム１４に対して、動作状況の応答を行う。   Between the CPU clock control management program 14 and the OS 13, an operating state response is sent from the OS 13 to the CPU clock control management program 14 using the network communication function of the OS 13.

一方、管理端末装置(１)２のＣＰＵクロック制御プログラム２５とＯＳ２４との間では、ＯＳ２４のネットワーク通信機能を利用し、ＣＰＵクロック制御管理プログラム１４からＣＰＵクロック周波数制御指令を受け取る。ＣＰＵクロック制御プログラム２５とＢＩＯＳ２２との間では、ＢＩＯＳ２２のＣＰＵクロック周波数制御機能を利用し、ＣＰＵ２１のクロック周波数制御を行う。   On the other hand, between the CPU clock control program 25 of the management terminal device (1) 2 and the OS 24, a CPU clock frequency control command is received from the CPU clock control management program 14 using the network communication function of the OS 24. Between the CPU clock control program 25 and the BIOS 22, the CPU 21 controls the clock frequency of the CPU 21 using the CPU clock frequency control function of the BIOS 22.

ＯＳ２４とハードウェア２０との間では、ＯＳ２４がハードウェア２０の制御を行い、ハードウェア２０からＯＳ２４に対して、制御に対する応答を行う。   Between the OS 24 and the hardware 20, the OS 24 controls the hardware 20, and the hardware 20 responds to the control with respect to the OS 24.

また、ＢＩＯＳ２２とハードウェア２０との間では、ＢＩＯＳ２２がハードウェア２０の制御を行い、ハードウェア２０からＢＩＯＳ２２に対して、制御に対する応答を行う。   Further, between the BIOS 22 and the hardware 20, the BIOS 22 controls the hardware 20, and the hardware 20 sends a response to the control to the BIOS 22.

ＯＳ２４とＢＩＯＳ２２との間では、一部のハードウェア制御をＢＩＯＳ２２経由で行い、ＢＩＯＳ２２からＯＳ２４に対して、制御に対する応答を行う。   Between the OS 24 and the BIOS 22, a part of hardware control is performed via the BIOS 22, and a response to the control is sent from the BIOS 22 to the OS 24.

次に、図３により、本発明の一実施形態に係るＣＰＵクロック周波数制御管理方法によるＣＰＵクロック周波数の制御動作について説明する。図３は本発明の一実施形態に係るＣＰＵクロック周波数制御管理方法によるＣＰＵクロック周波数の制御動作を示すフローチャートである。   Next, a CPU clock frequency control operation by the CPU clock frequency control management method according to the embodiment of the present invention will be described with reference to FIG. FIG. 3 is a flowchart showing a CPU clock frequency control operation by the CPU clock frequency control management method according to the embodiment of the present invention.

まず、管理装置１のＣＰＵクロック制御管理プログラム１４がスタートする。   First, the CPU clock control management program 14 of the management device 1 starts.

そして、ネットワーク３上の管理端末装置の情報１６を読み込む(Ｓ３０１)。   Then, the management terminal device information 16 on the network 3 is read (S301).

そして、ＣＰＵクロック周波数を制御する設定スケジュール１５を読み込む（Ｓ３０２）。   Then, the setting schedule 15 for controlling the CPU clock frequency is read (S302).

現在の時間は設定スケジュールの時間に到達しているか判定を行う(Ｓ３０３)。設定スケジュールの時間が到達(一致)する場合、スケジュール情報からＣＰＵクロック周波数設定値を読み込む(Ｓ３０４)。Ｓ３０１で読み込んだ管理端末装置の情報を参照し、各管理端末装置へＣＰＵクロック周波数の値を送信する(Ｓ３０５)。   It is determined whether the current time has reached the set schedule time (S303). When the time of the setting schedule reaches (matches), the CPU clock frequency setting value is read from the schedule information (S304). With reference to the information of the management terminal device read in S301, the CPU clock frequency value is transmitted to each management terminal device (S305).

一方、管理端末装置(１)２はＯＳ２４のスタートと同時に、ＣＰＵクロック制御プログラム２５がスタートする。   On the other hand, in the management terminal device (1) 2, the CPU clock control program 25 starts simultaneously with the start of the OS 24.

そして、管理装置１からの送信データを受けとる通信ポートを開く(Ｓ４０１)。
Ｓ４０２で管理装置１からＣＰＵクロック設定の送信データを受信した場合、受信したＣＰＵクロック周波数でＣＰＵ２１のクロック周波数を設定、およびその設定値をＣＰＵクロック値記憶部２６に保存する(Ｓ４０３)。
Ｓ４０２で管理装置１からＯＳ２４の起動または休止状態から復帰メッセージを受信した場合、管理端末装置２のＣＰＵ２１のＣＰＵクロックをチェックし(Ｓ４０４)、Ｓ４０３で保存した設定値と異なる場合、保存した設定値でＣＰＵクロックを再設定する(Ｓ４０５）。 Then, a communication port for receiving transmission data from the management apparatus 1 is opened (S401).
When the CPU clock setting transmission data is received from the management device 1 in S402, the CPU 21 sets the clock frequency of the CPU 21 with the received CPU clock frequency and stores the set value in the CPU clock value storage unit 26 (S403).
When a return message is received from the management device 1 from the startup or hibernation state of the OS 24 in S402, the CPU clock of the CPU 21 of the management terminal device 2 is checked (S404). If the setting value is different from the setting value stored in S403, the stored setting value is stored. Then, the CPU clock is reset (S405).

次に、図４により、本発明の一実施形態に係る省電力管理方法によるユーザスケジュールの動作の関連について説明する。図４は本発明の一実施形態に係る省電力管理方法によるユーザスケジュールの動作の関連について説明するための説明図である。   Next, with reference to FIG. 4, a description will be given of the relationship of user schedule operations according to the power saving management method according to the embodiment of the present invention. FIG. 4 is an explanatory diagram for explaining the relation of the operation of the user schedule by the power saving management method according to the embodiment of the present invention.

図４において、図４（ａ）は、一般の勤務体制時間帯を示し、勤務時間帯のＣＰＵクロック周波数は常に１００％になっている。図４（ｂ）は、夏季以外の場合で、一般の勤務体制時間帯における昼休み時間帯のスケジュールを示す。昼休み時間帯の開始時はＣＰＵクロック周波数を下げ、昼休み時間帯の終了時はＣＰＵクロック周波数を元の設定に戻す。図４（ｃ）は、夏季の場合で、勤務時間帯における夏季電力消費ピーク時間帯のスケジュールを示す。この時間帯の開始時はＣＰＵクロック周波数を下げ、時間帯の終了時はＣＰＵクロック周波数を元の設定に戻す。
次に、図５〜図６により、本発明の一実施形態に係るＣＰＵクロック周波数管理方法が適用される情報処理システムの具体例について説明する。図５〜図６は本発明の一実施形態に係るＣＰＵクロック周波数管理方法が適用される情報処理システムの具体例を示す構成図であり、図５はネットワークシステム環境の一例、図６はデータセンター集積型システム環境の一例を示す図である。 In FIG. 4, FIG. 4A shows a general work system time zone, and the CPU clock frequency in the work time zone is always 100%. FIG.4 (b) shows the schedule of the lunch break time slot | zone in the general work system time slot | zones in cases other than summer. At the start of the lunch break time period, the CPU clock frequency is lowered, and at the end of the lunch break time period, the CPU clock frequency is returned to the original setting. FIG.4 (c) shows the schedule of the summer power consumption peak time zone in the working hours in the case of summer. At the start of this time period, the CPU clock frequency is lowered, and at the end of the time period, the CPU clock frequency is returned to the original setting.
Next, a specific example of an information processing system to which a CPU clock frequency management method according to an embodiment of the present invention is applied will be described with reference to FIGS. 5 to 6 are configuration diagrams showing a specific example of an information processing system to which a CPU clock frequency management method according to an embodiment of the present invention is applied, FIG. 5 is an example of a network system environment, and FIG. 6 is a data center. It is a figure which shows an example of an integrated system environment.

本実施の形態は、管理装置にＣＰＵクロック制御管理プログラム１４をインストールし、同じネットワーク上の管理端末装置（サーバー、ＰＣ、ブレードなど）の情報処理装置上にＣＰＵクロック制御プログラム２５をインストールすることにより、ＣＰＵクロック周波数制御を行っており、図５に示す例では、管理装置からネットワーク経由し、ネットワーク上の全ての管理端末装置に対してスケジュール設定通りにＣＰＵクロック周波数を一括して管理／制御を行うことが可能である。同時に多数の管理端末装置のＣＰＵクロック周波数の引き下げや引き上げ制御の管理を行うことが可能である。スケジュール設定通りに一定時間ＣＰＵクロック周波数の引き下げることによって、節電効果を達成することが可能である。   In the present embodiment, the CPU clock control management program 14 is installed in the management device, and the CPU clock control program 25 is installed on the information processing device of the management terminal device (server, PC, blade, etc.) on the same network. 5, the CPU clock frequency control is performed. In the example shown in FIG. 5, the CPU clock frequency is collectively managed / controlled according to the schedule setting for all the management terminal devices on the network via the network from the management device. Is possible. At the same time, it is possible to reduce the CPU clock frequency and manage the raising control of many management terminal devices. It is possible to achieve a power saving effect by lowering the CPU clock frequency for a certain time according to the schedule setting.

また、図６に示す例では、データセンター内全ての管理端末装置上にＣＰＵクロック制御プログラム２５をインストールすることにより、データセンター内全ての管理端末装置のＣＰＵクロック周波数を一括して管理／制御することが可能である。特に夏季の電力消費ピーク時の運用では、管理端末装置単体の節電効果だけではなく、データセンター内の空調の消費電力の節約も可能である。夏季の消費電力分散に大きな効果をもたらし、省電力への貢献も可能である。   Further, in the example shown in FIG. 6, by installing the CPU clock control program 25 on all the management terminal devices in the data center, the CPU clock frequencies of all the management terminal devices in the data center are collectively managed / controlled. It is possible. In particular, in the operation at the peak of power consumption in summer, it is possible to save not only the power saving effect of the management terminal device alone but also the power consumption of the air conditioning in the data center. It has a great effect on the distribution of power consumption in summer and can contribute to power saving.

本発明の一実施の形態に係るＣＰＵクロック周波数制御管理方法が適用される情報処理システムの構成を示す構成図である。It is a block diagram which shows the structure of the information processing system to which the CPU clock frequency control management method which concerns on one embodiment of this invention is applied. 本発明の一実施の形態に係るＣＰＵクロック周波数制御管理方法の概要を説明するための機能ブロック図である。It is a functional block diagram for demonstrating the outline | summary of the CPU clock frequency control management method which concerns on one embodiment of this invention. 本発明の一実施の形態に係るＣＰＵクロック周波数制御管理方法によるＣＰＵクロック周波数制御動作を示すフローチャートである。It is a flowchart which shows CPU clock frequency control operation | movement by the CPU clock frequency control management method which concerns on one embodiment of this invention. 本発明の一実施の形態に係るＣＰＵクロック周波数制御管理方法によるスケジュールの動作の関連について説明するための説明図である。It is explanatory drawing for demonstrating the relationship of the operation | movement of the schedule by the CPU clock frequency control management method which concerns on one embodiment of this invention. 本発明の一実施の形態に係るＣＰＵクロック周波数制御管理方法が適用される情報処理システムの具体例を示す構成図である。It is a block diagram which shows the specific example of the information processing system to which the CPU clock frequency control management method which concerns on one embodiment of this invention is applied. 本発明の一実施の形態に係るＣＰＵクロック周波数制御管理方法が適用される情報処理システムの具体例を示す構成図である。It is a block diagram which shows the specific example of the information processing system to which the CPU clock frequency control management method which concerns on one embodiment of this invention is applied.

１…管理装置、２、４…管理端末装置、３…ネットワーク、１０、２０…ハードウェア、１１、２２…ＢＩＯＳ、１２、２３…メモリ、１３、２４…ＯＳ、１４…ＣＰＵクロック制御管理プログラム、２１…ＣＰＵ、２５…ＣＰＵクロック制御プログラム   DESCRIPTION OF SYMBOLS 1 ... Management apparatus, 2, 4 ... Management terminal device, 3 ... Network, 10, 20 ... Hardware, 11, 22 ... BIOS, 12, 23 ... Memory, 13, 24 ... OS, 14 ... CPU clock control management program, 21 ... CPU, 25 ... CPU clock control program

Claims (7)

複数の管理端末装置と前記複数の管理端末装置を管理する管理装置とがネットワークを介して接続された情報処理システムにおいて、各管理端末装置は自装置のＣＰＵのＣＰＵクロック周波数を制御するＣＰＵクロック制御手段を備え、前記管理装置は前記複数の管理端末装置のＣＰＵクロック制御手段を介して各管理端末装置のＣＰＵのＣＰＵクロック周波数を一括制御するＣＰＵクロック制御管理手段を備えたことを特徴とする情報処理システム。   In an information processing system in which a plurality of management terminal devices and a management device that manages the plurality of management terminal devices are connected via a network, each management terminal device controls the CPU clock frequency of its own CPU. And the management device comprises CPU clock control management means for collectively controlling the CPU clock frequency of the CPU of each management terminal device via the CPU clock control means of the plurality of management terminal devices. Processing system. 前記管理装置のＣＰＵクロック制御管理手段は前記複数の管理端末装置の各ＣＰＵクロック制御手段にＣＰＵクロック周波数設定命令を送信することを特徴とする請求項１記載の情報処理システム。   2. The information processing system according to claim 1, wherein the CPU clock control management means of the management device transmits a CPU clock frequency setting command to each CPU clock control means of the plurality of management terminal devices. 前記管理装置のＣＰＵクロック制御管理手段は前記複数の管理端末装置のＣＰＵのＣＰＵクロック周波数を設定するスケジュール情報に基づいてＣＰＵクロック周波数設定命令を送信することを特徴とする請求項２記載の情報処理システム。   3. The information processing according to claim 2, wherein the CPU clock control management means of the management device transmits a CPU clock frequency setting command based on schedule information for setting CPU clock frequencies of the CPUs of the plurality of management terminal devices. system. 前記管理端末装置のＣＰＵクロック制御手段は前記管理装置からＣＰＵクロック周波数設定命令を受信すると、自装置のＣＰＵのＣＰＵクロック周波数を前記命令のＣＰＵクロック値に設定すると共に、前記ＣＰＵクロック値を記憶部に保存することを特徴とする請求項２記載の情報処理システム。   When receiving the CPU clock frequency setting command from the management device, the CPU clock control means of the management terminal device sets the CPU clock frequency of the CPU of its own device to the CPU clock value of the command, and stores the CPU clock value The information processing system according to claim 2, wherein the information processing system is stored in a storage area. 前記管理端末装置のＣＰＵクロック値がシャットダウンや休止状態によりデフォルト値に戻った場合、前記管理装置のＣＰＵクロック制御管理手段はＣＰＵのＣＰＵクロック周波数を前記記憶部に保存されたＣＰＵクロック値に再設定することを特徴とする請求項４記載の情報処理システム。   When the CPU clock value of the management terminal device returns to the default value due to shutdown or hibernation, the CPU clock control management means of the management device resets the CPU clock frequency of the CPU to the CPU clock value stored in the storage unit The information processing system according to claim 4, wherein: 複数の管理端末装置と前記複数の管理端末装置を管理する管理装置とがネットワークを介して接続された情報処理システムのＣＰＵクロック周波数制御管理方法において、前記管理装置は前記複数の管理端末装置にＣＰＵクロック周波数設定命令を送信し、各管理端末装置は前記ＣＰＵクロック周波数設定命令を受信すると、自装置のＣＰＵのＣＰＵクロック周波数を前記命令のＣＰＵクロック値に設定することを特徴とするＣＰＵクロック周波数制御管理方法。   In a CPU clock frequency control management method for an information processing system in which a plurality of management terminal devices and a management device that manages the plurality of management terminal devices are connected via a network, the management device has a CPU connected to the plurality of management terminal devices. CPU clock frequency control characterized by transmitting a clock frequency setting command, and each management terminal device, when receiving the CPU clock frequency setting command, sets the CPU clock frequency of its own CPU to the CPU clock value of the command Management method. 前記管理装置は前記複数の管理端末装置のＣＰＵのＣＰＵクロック周波数を設定するスケジュール情報に基づいてＣＰＵクロック周波数設定命令を前記複数の管理端末装置に送信することを特徴とする請求項６記載のＣＰＵクロック周波数制御管理方法。   7. The CPU according to claim 6, wherein the management device transmits a CPU clock frequency setting command to the plurality of management terminal devices based on schedule information for setting CPU clock frequencies of CPUs of the plurality of management terminal devices. Clock frequency control management method.
JP2009014884A 2009-01-27 2009-01-27 Information processing system and cpu clock frequency control management method thereof Pending JP2010176158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009014884A JP2010176158A (en) 2009-01-27 2009-01-27 Information processing system and cpu clock frequency control management method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009014884A JP2010176158A (en) 2009-01-27 2009-01-27 Information processing system and cpu clock frequency control management method thereof

Publications (1)

Publication Number Publication Date
JP2010176158A true JP2010176158A (en) 2010-08-12

Family

ID=42707123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009014884A Pending JP2010176158A (en) 2009-01-27 2009-01-27 Information processing system and cpu clock frequency control management method thereof

Country Status (1)

Country Link
JP (1) JP2010176158A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014125580A1 (en) * 2013-02-13 2017-02-02 三菱電機株式会社 Device management apparatus, frequency control method and program

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312370A (en) * 1997-05-12 1998-11-24 Hitachi Ltd Network system with power-saving function
JPH11231977A (en) * 1998-02-13 1999-08-27 Fujitsu Ltd Remote control method for power saving function, information processor and storage medium
JPH11237933A (en) * 1998-02-20 1999-08-31 Mitsubishi Electric Corp Production control system
JP2000259292A (en) * 1999-03-12 2000-09-22 Fujitsu Ltd Power controlling method, electronic equipment and recording medium
JP2008536201A (en) * 2005-03-04 2008-09-04 インテル コーポレイション Control of clock distribution sequence to clock distribution area
JP2008305257A (en) * 2007-06-08 2008-12-18 Hitachi Ltd Information processing system, information processing method, and program

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312370A (en) * 1997-05-12 1998-11-24 Hitachi Ltd Network system with power-saving function
JPH11231977A (en) * 1998-02-13 1999-08-27 Fujitsu Ltd Remote control method for power saving function, information processor and storage medium
JPH11237933A (en) * 1998-02-20 1999-08-31 Mitsubishi Electric Corp Production control system
JP2000259292A (en) * 1999-03-12 2000-09-22 Fujitsu Ltd Power controlling method, electronic equipment and recording medium
JP2008536201A (en) * 2005-03-04 2008-09-04 インテル コーポレイション Control of clock distribution sequence to clock distribution area
JP2008305257A (en) * 2007-06-08 2008-12-18 Hitachi Ltd Information processing system, information processing method, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014125580A1 (en) * 2013-02-13 2017-02-02 三菱電機株式会社 Device management apparatus, frequency control method and program

Similar Documents

Publication Publication Date Title
CN108491065B (en) Portable electronic device and method of operation therein
US6715088B1 (en) Method, apparatus and memory medium storing a program controlling power consumption of an electronic apparatus while connected to a network by constantly supplying status information to a management apparatus, over the network
EP2695063B1 (en) Method and system for dynamically controlling power to multiple cores in a multicore processor of a portable computing device
JP5621860B2 (en) Power supply device, program, and control method
US9740642B2 (en) Methods and electronic devices for adjusting the operating frequency of a memory
US9477293B2 (en) Embedded controller for power-saving and method thereof
KR20100073157A (en) Remote power management system and method for managing cluster system
JP2008146357A (en) Programmable controller and support device thereof
JP2010193320A (en) Image forming system, server, and program
CN101382776A (en) Power supply management device and method
KR20070112660A (en) Power management apparatus and method
JP2010176158A (en) Information processing system and cpu clock frequency control management method thereof
JP2006065471A (en) Semiconductor integrated circuit, and its power saving control method and power saving control program
JP2006236241A (en) Peripheral device
CN105677379A (en) Electronic device and awakening method thereof
JP2007274868A (en) Programmable controller, and starting method thereof
JP4916466B2 (en) Power saving management method and power saving management program
JP6007763B2 (en) Seat aggregation device, seat aggregation method, and seat aggregation program
JP6172735B2 (en) Blade server, power supply control method, and power supply control program
JP4798445B2 (en) Power saving control method, image forming apparatus, and program
JP2007034640A (en) Communication controller, communication control program and printer using the same
CN112910968B (en) Centralized control receiving system and receiving method thereof
WO2014125580A1 (en) Apparatus management device, frequency control method, and program
JP7010090B2 (en) Information processing equipment, information processing methods, and programs
JP5733145B2 (en) Policy setting system and policy setting method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522