JP2010171336A - Semiconductor manufacturing device, and method of manufacturing semiconductor element - Google Patents

Semiconductor manufacturing device, and method of manufacturing semiconductor element Download PDF

Info

Publication number
JP2010171336A
JP2010171336A JP2009014535A JP2009014535A JP2010171336A JP 2010171336 A JP2010171336 A JP 2010171336A JP 2009014535 A JP2009014535 A JP 2009014535A JP 2009014535 A JP2009014535 A JP 2009014535A JP 2010171336 A JP2010171336 A JP 2010171336A
Authority
JP
Japan
Prior art keywords
process recipe
processing
target
recipe
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009014535A
Other languages
Japanese (ja)
Inventor
Takanori Nakatsu
孝規 中津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009014535A priority Critical patent/JP2010171336A/en
Publication of JP2010171336A publication Critical patent/JP2010171336A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem wherein, since a second process recipe is not corrected even when a first recipe is corrected based on a processing result, a target value of a physical amount of a processing object is deviated when processing based on the second process recipe is executed. <P>SOLUTION: A plurality of process recipes including a target parameter corresponding to a processing condition and a physical amount becoming a target in applying processing are stored in a storage device. At least one of processing conditions is used as a variable parameter, and a correspondence relationship between the physical amount corresponding to the target parameter and the variable parameter is stored. When an identifier identifying a process recipe and a physical amount corresponding to the target parameter of the process recipe identified by the identifier are input, a processing device calculates correction values of the process recipe identified by the identifier, and respective variable parameters of other process recipes for applying the correspondence relationship thereto based on the identifier, the physical amount and the correspondence relationship, and corrects the process recipes based on the calculated correction values. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、プロセスレシピに基づいて半導体基板（または半導体ウエハ）に処理を施す半導体製造装置、及びプロセスレシピに基づいて半導体素子を製造する方法に関する。   The present invention relates to a semiconductor manufacturing apparatus for processing a semiconductor substrate (or a semiconductor wafer) based on a process recipe, and a method for manufacturing a semiconductor element based on the process recipe.

半導体製造装置で半導体素子を製造する場合、製造装置の制御部に記憶されている複数のプロセスレシピから１つのプロセスレシピが選択され、そのプロセスレシピに基づいて処理が行われる。プロセスレシピには、処理条件、例えば温度、圧力、ガス流量、処理時間等が含まれる。プロセスレシピは、処理の対象となる物理量の目標値ごとに準備される。例えば、成膜処理の場合には、この物理量は膜厚であり、エッチング処理の場合には、この物理量はエッチングの深さである。   When a semiconductor element is manufactured by a semiconductor manufacturing apparatus, one process recipe is selected from a plurality of process recipes stored in a control unit of the manufacturing apparatus, and processing is performed based on the process recipe. The process recipe includes processing conditions such as temperature, pressure, gas flow rate, processing time, and the like. A process recipe is prepared for each target value of a physical quantity to be processed. For example, in the case of a film forming process, this physical quantity is a film thickness, and in the case of an etching process, this physical quantity is the depth of etching.

あるプロセスレシピに基づいて実際に処理を行うと、処理された半導体素子の処理対象になっている物理量が、プロセスレシピの目標値からずれる場合がある。この場合には、処理結果の物理量が、その目標値に近づくように、処理条件の少なくとも１つを補正することによってプロセスレシピを修正する。   When processing is actually performed based on a certain process recipe, the physical quantity that is the processing target of the processed semiconductor element may deviate from the target value of the process recipe. In this case, the process recipe is corrected by correcting at least one of the processing conditions so that the physical quantity of the processing result approaches the target value.

修正されたプロセスレシピに基づいて処理を行うことにより、処理対象の物理量を目標値に近づけることができる。   By performing processing based on the modified process recipe, the physical quantity to be processed can be brought close to the target value.

特開平５−２８３３０８号公報JP-A-5-283308 特表２００３−５０２７７１号公報Japanese translation of PCT publication No. 2003-502771 特開２００２−１８４７０５号公報JP 2002-184705 A

第１のプロセスレシピが修正されると、第１のプロセスレシピに基づいて処理を行う場合には、処理対象の物理量を目標値に近づけることができる。ただし、処理対象の物理量の目標値が異なる他の第２のプロセスレシピに基づいて処理を行うと、処理された半導体素子の当該物理量が、その目標値からずれてしまう。このずれに基づいて、第２のプロセスレシピを修正しなければならい。   When the first process recipe is corrected, the physical quantity to be processed can be brought close to the target value when processing is performed based on the first process recipe. However, if the process is performed based on another second process recipe having a different target value of the physical quantity to be processed, the physical quantity of the processed semiconductor element is deviated from the target value. Based on this deviation, the second process recipe must be modified.

上述の課題を解決する半導体装置は、
製造プロセスにおいて半導体基板に処理を施す際の処理条件、及び半導体基板に処理を施す際の目標になる物理量に対応する目標パラメータを含む複数のプロセスレシピを記憶し、さらに前記処理条件の少なくとも１つを可変パラメータとし、前記目標パラメータに対応する物理量と該可変パラメータとの対応関係を記憶している記憶装置と、
プロセスレシピを特定する識別子、及び当該識別子で特定されるプロセスレシピの目標パラメータに対応する物理量が入力される入力装置と、
処理装置と
を有し、
前記処理装置は、
前記入力装置から入力された識別子及び物理量と、前記対応関係とに基づいて、該識別子で特定されるプロセスレシピ、及び前記対応関係が適用される他のプロセスレシピの各々の前記可変パラメータの補正値を算出し、算出された補正値に基づいて前記プロセスレシピを修正する。 A semiconductor device that solves the above problems is as follows.
A plurality of process recipes including processing conditions for processing a semiconductor substrate in a manufacturing process and target parameters corresponding to a target physical quantity for processing the semiconductor substrate are stored, and at least one of the processing conditions is stored. Is a variable parameter, and a storage device that stores the correspondence between the physical quantity corresponding to the target parameter and the variable parameter;
An input device for inputting a physical quantity corresponding to an identifier for specifying a process recipe and a target parameter of the process recipe specified by the identifier;
A processing device,
The processor is
Based on the identifier and physical quantity input from the input device and the correspondence relationship, the correction value of the variable parameter of each of the process recipe specified by the identifier and the other process recipe to which the correspondence relationship is applied And the process recipe is corrected based on the calculated correction value.

上述の課題を解決する半導体素子の製造方法は、
製造プロセスにおいて半導体基板に処理を施す際の処理条件、及び半導体基板に処理を施す際の目標になる物理量に対応する目標パラメータを含む第１のプロセスレシピに基づいて第１の半導体基板に処理を施す工程と、
処理を施された前記第１の半導体基板の前記目標パラメータに対応する物理量を測定する工程と、
第１のプロセスレシピに含まれている処理条件の少なくとも１つである可変パラメータと前記目標パラメータとの対応関係、及び測定された前記目標パラメータに対応する物理量に基づいて、前記可変パラメータ及び前記目標パラメータの値が、前記第１のプロセスレシピのこれらの値とは異なる第２のプロセスレシピの前記可変パラメータの補正値を算出し、該補正値に基づいて該第２のプロセスレシピを修正する工程と
を有する。 A method for manufacturing a semiconductor device that solves the above-described problems is as follows.
The first semiconductor substrate is processed on the basis of a first process recipe including processing conditions for processing the semiconductor substrate in the manufacturing process and target parameters corresponding to a target physical quantity for processing the semiconductor substrate. Applying process;
Measuring a physical quantity corresponding to the target parameter of the processed first semiconductor substrate;
The variable parameter and the target based on the correspondence between the variable parameter that is at least one of the processing conditions included in the first process recipe and the target parameter, and the physical quantity corresponding to the measured target parameter. Calculating a correction value of the variable parameter of the second process recipe having a parameter value different from those of the first process recipe, and correcting the second process recipe based on the correction value And have.

あるプロセスレシピに基づいて処理を行った結果を評価することにより、当該プロセスレシピのみならず、他のプロセスレシピをも修正することができる。   By evaluating the result of processing based on a certain process recipe, not only the process recipe but also other process recipes can be corrected.

（１Ａ）は、実施例１による半導体製造装置のブロック図であり、（１Ｂ）は、レシピ記憶部のデータ構造を示す図である。(1A) is a block diagram of the semiconductor manufacturing apparatus according to the first embodiment, and (1B) is a diagram illustrating a data structure of a recipe storage unit. レシピ記憶部に記憶されているデータの一例を示す図表である。It is a graph which shows an example of the data memorize | stored in the recipe memory | storage part. （３Ａ）〜（３Ｃ）は、それぞれれプロセスレシピＡ１〜Ａ３に基づいて処理された半導体基板の断面図である。(3A) to (3C) are cross-sectional views of the semiconductor substrate processed based on the respective process recipes A1 to A3. １つのレシピグループの膜厚目標値（目標パラメータ）と、成膜時間（可変パラメータ）との対応関係の一例を示すグラフである。It is a graph which shows an example of the correspondence of the film thickness target value (target parameter) of one recipe group, and the film-forming time (variable parameter). 実施例１による半導体製造装置を用いて半導体基板がロットごとに処理される流れを示した図である。It is the figure which showed the flow through which a semiconductor substrate is processed for every lot using the semiconductor manufacturing apparatus by Example 1. FIG. レシピグループＡの各プロセスレシピＡ１〜Ａ５の成膜時間（可変パラメータ）の補正手順を説明するための図表である。10 is a chart for explaining a procedure for correcting a film formation time (variable parameter) of each process recipe A1 to A5 of the recipe group A. プロセスレシピに含まれる成膜時間（可変パラメータ）の変化の一例と、可変パラメータ許容範囲とを示すグラフである。It is a graph which shows an example of the change of the film-forming time (variable parameter) contained in a process recipe, and a variable parameter allowable range. プロセスレシピに含まれる成膜時間（可変パラメータ）の変化の一例と、可変パラメータ変動幅上限値とを示すグラフである。It is a graph which shows an example of the change of the film-forming time (variable parameter) contained in a process recipe, and a variable parameter fluctuation range upper limit. 参考例による半導体製造装置を用いて半導体基板のロットが処理される流れを示した図である。It is the figure which showed the flow by which the lot of a semiconductor substrate is processed using the semiconductor manufacturing apparatus by a reference example. 実施例２による半導体製造装置を用いて半導体基板がロットごとに処理される流れを示した図である。It is the figure which showed the flow through which a semiconductor substrate is processed for every lot using the semiconductor manufacturing apparatus by Example 2. （１１Ａ）は、実施例３による方法で作製される半導体基板の断面図であり、（１１Ｂ）は、実施例３で適用されるプロセスレシピのデータの一例を示す図表である。(11A) is a cross-sectional view of a semiconductor substrate manufactured by the method according to Example 3, and (11B) is a chart showing an example of process recipe data applied in Example 3. FIG.

図面を参照しながら、実施例について説明する。   Embodiments will be described with reference to the drawings.

図１Ａに、実施例１による半導体製造装置１のブロック図を示す。半導体製造装置１は、例えば成膜装置、エッチング装置、研磨装置等であり、制御装置１０と被制御部２０とを含む。被制御部２０は、チャンバにガスを導入するための流量制御装置、チャンバ内の圧力制御装置、半導体ウエハ用ステージの温度制御装置、チャンバ内にプラズマを発生するための高周波電源等である。   FIG. 1A shows a block diagram of a semiconductor manufacturing apparatus 1 according to the first embodiment. The semiconductor manufacturing apparatus 1 is, for example, a film forming apparatus, an etching apparatus, a polishing apparatus, and the like, and includes a control device 10 and a controlled unit 20. The controlled portion 20 is a flow rate control device for introducing gas into the chamber, a pressure control device in the chamber, a temperature control device for a semiconductor wafer stage, a high-frequency power source for generating plasma in the chamber, and the like.

制御装置１０は、処理装置（ＣＰＵ）１１、記憶装置１２、入力装置１３、及び出力装置１４を含む。記憶装置１２に、プロセスレシピを記憶するためのレシピ記憶部４０が確保されている。プロセスレシピには、半導体製造装置で半導体基板を処理する際の処理条件が含まれる。半導体基板の処理時に、１つのプロセスレシピが選択され、そのプロセスレシピに基づいて処理が行われる。記憶装置１２には、さらに、プロセスレシピに基づいて、処理装置１１が被制御部２０を制御するためのプログラムが格納されている。   The control device 10 includes a processing device (CPU) 11, a storage device 12, an input device 13, and an output device 14. A recipe storage unit 40 for storing the process recipe is secured in the storage device 12. The process recipe includes processing conditions for processing a semiconductor substrate with a semiconductor manufacturing apparatus. At the time of processing a semiconductor substrate, one process recipe is selected, and processing is performed based on the process recipe. The storage device 12 further stores a program for the processing device 11 to control the controlled unit 20 based on the process recipe.

入力装置１３は、キーボード、マウス、外部メモリ用端子等を含む。出力装置１４は、画像表示装置、音声出力装置等を含む。   The input device 13 includes a keyboard, a mouse, an external memory terminal, and the like. The output device 14 includes an image display device, an audio output device, and the like.

評価装置３０が、半導体製造装置１で実際に処理された半導体基板の処理結果の評価を行う。例えば、半導体製造装置１が成膜装置である場合には、評価装置３０は、成膜された薄膜の厚さを測定する。半導体製造装置１がエッチング装置である場合には、評価装置３０は、エッチングされた深さを測定する。評価装置３０による評価結果、例えば膜厚、エッチング深さ等の測定値が、入力装置１３を介して制御装置１０に入力される。   The evaluation apparatus 30 evaluates the processing result of the semiconductor substrate actually processed by the semiconductor manufacturing apparatus 1. For example, when the semiconductor manufacturing apparatus 1 is a film forming apparatus, the evaluation apparatus 30 measures the thickness of the formed thin film. When the semiconductor manufacturing apparatus 1 is an etching apparatus, the evaluation apparatus 30 measures the etched depth. Evaluation results by the evaluation device 30, for example, measured values such as film thickness and etching depth are input to the control device 10 via the input device 13.

図１Ｂに、レシピ記憶部４０のデータ構成の一例を示す。複数のレシピが、レシピグループＡ、Ｂ、Ｃ・・・のいずれかのグループに属する。レシピグループＡは、複数のプロセスレシピＡ１、Ａ２、・・・Ａｎを含み、さらに関係式を含む。関係式については、後述する。   FIG. 1B shows an example of the data configuration of the recipe storage unit 40. A plurality of recipes belong to any one of recipe groups A, B, C. The recipe group A includes a plurality of process recipes A1, A2,... An, and further includes a relational expression. The relational expression will be described later.

プロセスレシピＡ１〜Ａｎの各々は、製造プロセスにおいて半導体素子に処理を施す際の処理条件、及び半導体素子に処理を施す際の目標になる物理量に対応する目標パラメータを含む。例えば、成膜プロセスの場合には、目標になる物理量は、成膜される薄膜の膜厚であり、処理条件には、成膜温度、パワー、ガス圧、ガス流量、及び成膜時間等が含まれる。ドライエッチングプロセスの場合には、目標になる物理量は、エッチングの深さであり、処理条件には、処理温度、パワー、ガス圧、ガス流量、及びエッチング時間等が含まれる。   Each of the process recipes A1 to An includes processing parameters for processing the semiconductor elements in the manufacturing process, and target parameters corresponding to physical quantities that are targets for processing the semiconductor elements. For example, in the case of a film formation process, the target physical quantity is the film thickness of the thin film to be formed, and the processing conditions include film formation temperature, power, gas pressure, gas flow rate, film formation time, etc. included. In the case of the dry etching process, the target physical quantity is the etching depth, and the processing conditions include processing temperature, power, gas pressure, gas flow rate, etching time, and the like.

さらに、プロセスレシピＡ１〜Ａｎの各々は、成膜時間（可変パラメータ）の許容範囲、及び成膜時間（可変パラメータ）変動幅上限値を含む。   Further, each of the process recipes A1 to An includes an allowable range of film formation time (variable parameter) and a film formation time (variable parameter) fluctuation range upper limit value.

図２に、プロセスレシピに含まれる各パラメータの具体例を示す。レシピグループＡに、複数のプロセスレシピＡ１〜Ａｎが属し、他のレシピグループＢに、複数のプロセスレシピＢ１〜Ｂｎが属する。プロセスレシピＡ１〜Ａｎ、及びプロセスレシピＢ１〜Ｂｎは、例えば酸化シリコン膜の成膜プロセスに対応する。プロセスレシピの識別子によって、複数のプロセスレシピから１つのプロセスレシピが特定される。   FIG. 2 shows a specific example of each parameter included in the process recipe. A plurality of process recipes A1 to An belong to the recipe group A, and a plurality of process recipes B1 to Bn belong to the other recipe group B. The process recipes A1 to An and the process recipes B1 to Bn correspond to, for example, a silicon oxide film forming process. One process recipe is specified from a plurality of process recipes by the process recipe identifier.

プロセスレシピＡ１の成膜温度の設定値はＴａ、パワーの設定値はＷａ、ガス圧の設定値はＰａ、ガス流量の設定値はＦａである。レシピグループＡに属する他のプロセスレシピＡ２〜Ａｎの成膜温度、パワー、ガス圧、ガス流量の設定値は、それぞれＴａ、Ｗａ、Ｐａ、Ｆａであり、プロセスレシピＡ１のこれらのパラメータの設定値と同一である。   In the process recipe A1, the set value of the film formation temperature is Ta, the set value of power is Wa, the set value of gas pressure is Pa, and the set value of gas flow is Fa. The set values of the film forming temperature, power, gas pressure, and gas flow rate of the other process recipes A2 to An belonging to the recipe group A are Ta, Wa, Pa, and Fa, respectively, and the set values of these parameters of the process recipe A1 Is the same.

プロセスレシピＡ１〜Ａｎの膜厚目標値が相互に異なっている。例えば、プロセスレシピＡ１、Ａ２、Ａ３の膜厚目標値は、それぞれ１００ｎｍ、３００ｎｍ、５００ｎｍである。膜厚目標値が異なることに対応して、プロセスレシピＡ１〜Ａｎの成膜時間の設定値が相互に異なっている。例えば、プロセスレシピＡ１、Ａ２、Ａ３の成膜時間の設定値は、それぞれｔａ１、ｔａ２、ｔａ３である。同じレシピグループに属するプロセスレシピに含まれる複数のパタメータのうち、プロセスレシピごとに異なるパラメータを、「可変パラメータ」と呼ぶこととする。 The film thickness target values of the process recipes A1 to An are different from each other. For example, the film thickness target values of the process recipes A1, A2, and A3 are 100 nm, 300 nm, and 500 nm, respectively. Corresponding to the different film thickness target values, the set values of the film formation times of the process recipes A1 to An are different from each other. For example, the set values of the film formation times of the process recipes A1, A2, and A3 are t a1 , t a2 , and t a3 , respectively. Of the plurality of parameters included in the process recipes belonging to the same recipe group, a parameter that differs for each process recipe is referred to as a “variable parameter”.

プロセスレシピＡ１の成膜時間許容範囲の設定値は、ｔａ１Ｌ〜ｔａ１Ｈの範囲であり、成膜時間変動幅上限値の設定値は、Δｔａ１Ｍである。他のプロセスレシピＡ２〜Ａｎの各々の成膜時間許容範囲及び成膜時間変動幅上限値にも、それぞれ設定値が登録されている。 Set value of the film formation time tolerance of process recipe A1 is in the range of t a1L ~t A1H, the set value of the film forming time fluctuation range upper limit is Delta] t A1M. Setting values are also registered in the film forming time allowable range and the film forming time fluctuation upper limit value of each of the other process recipes A2 to An.

図３Ａ〜図３Ｃに、それぞれプロセスレシピＡ１〜Ａ３に基づいて処理された半導体基板の断面図を示す。プロセスレシピＡ１〜Ａ３に基づいて処理された半導体基板６０の上には、それぞれ図３Ａ〜図３Ｃに示すように、酸化シリコンからなる厚さ１００ｎｍ、３００ｎｍ、５００ｎｍの薄膜６１Ａ、６１Ｂ、６１Ｃが形成されている。   3A to 3C are cross-sectional views of the semiconductor substrates processed based on the process recipes A1 to A3, respectively. On the semiconductor substrate 60 processed based on the process recipes A1 to A3, as shown in FIGS. 3A to 3C, thin films 61A, 61B, and 61C made of silicon oxide having a thickness of 100 nm, 300 nm, and 500 nm are formed. Has been.

図２に戻って説明を続ける。レシピグループＢに属するプロセスレシピＢ１〜Ｂｎにも、膜厚目標値、成膜温度、パワー、ガス圧、ガス流量、成膜時間、成膜時間許容範囲、及び成膜時間変動幅上限値が設定されている。成膜温度、パワー、ガス圧、ガス流量の少なくとも１つのパラメータの設定値は、レシピグループＡに属するプロセスレシピの対応するパラメータの設定値とは異なる。   Returning to FIG. 2, the description will be continued. For the process recipes B1 to Bn belonging to the recipe group B, the film thickness target value, film formation temperature, power, gas pressure, gas flow rate, film formation time, film formation time allowable range, and film formation time fluctuation range upper limit value are set. Has been. The setting value of at least one parameter of the film forming temperature, power, gas pressure, and gas flow rate is different from the setting value of the corresponding parameter of the process recipe belonging to the recipe group A.

図４に、図１Ｂに示した関係式の一例を示す。成膜温度、パワー、ガス圧、ガス流量等のパラメータが同一であれば、成膜される薄膜の厚さは、成膜時間に対して線型に増加すると考えられる。一例として、膜厚目標値（目標パラメータ）をｘ（ｎｍ）、成膜時間（可変パラメータ）をｙ（秒）とすると、下記の関係式が成立する。   FIG. 4 shows an example of the relational expression shown in FIG. 1B. If the parameters such as film formation temperature, power, gas pressure, gas flow rate, etc. are the same, the thickness of the thin film formed is considered to increase linearly with the film formation time. As an example, if the film thickness target value (target parameter) is x (nm) and the film formation time (variable parameter) is y (seconds), the following relational expression is established.

上記関係式が、図１Ｂに示したレシピグループＡに対応して、レシピ記憶部４０に記憶されている。上述の関係式の係数ａには、初期値が設定されている。レシピグループＡに属するすべてのプロセスレシピＡ１〜Ａｎの膜厚目標値と成膜時間とは、上記関係式を満たしている。   The above relational expressions are stored in the recipe storage unit 40 corresponding to the recipe group A shown in FIG. 1B. An initial value is set for the coefficient a in the above relational expression. The film thickness target values and the film formation times of all the process recipes A1 to An belonging to the recipe group A satisfy the above relational expression.

図５に、実施例による半導体素子の製造方法の処理の流れを示す。レシピグループＡに属するプロセスレシピＡ１（０）〜Ａｎ（０）が予め決定されている。ここで、カッコ内の数字は、プロセスレシピの版数を表し、可変パラメータを補正するごとに１ずつ増加する。版数「０」は、プロセスレシピが初期状態であることを意味する。初期状態のプロセスレシピＡ１（０）〜Ａｎ（０）の各処理条件（パラメータ）は、例えば半導体製造装置の定期点検時に決定される。   FIG. 5 shows a process flow of the method for manufacturing a semiconductor device according to the embodiment. Process recipes A1 (0) to An (0) belonging to the recipe group A are determined in advance. Here, the number in parentheses represents the version number of the process recipe, and increases by 1 each time the variable parameter is corrected. The version number “0” means that the process recipe is in the initial state. Each processing condition (parameter) of the process recipes A1 (0) to An (0) in the initial state is determined, for example, during periodic inspection of the semiconductor manufacturing apparatus.

図１に示した半導体製造装置１が、ロットＬ１、Ｌ２、Ｌ３・・・の半導体素子に対して、順番に処理を実行する。各ロットには、そのロットの半導体基板に対して処理すべきプロセスレシピが関連付けられている。図５に示した例では、ロットＬ１〜Ｌ３に、プロセスレシピＡ１が関連付けられ、ロットＬ４〜Ｌ６に、プロセスレシピＡ２が関連付けられ、ロットＬ７〜Ｌ９に、プロセスレシピＡ３が関連付けられている。   The semiconductor manufacturing apparatus 1 illustrated in FIG. 1 sequentially performs processing on the semiconductor elements of the lots L1, L2, L3. Each lot is associated with a process recipe to be processed for the semiconductor substrate of that lot. In the example shown in FIG. 5, the process recipe A1 is associated with the lots L1 to L3, the process recipe A2 is associated with the lots L4 to L6, and the process recipe A3 is associated with the lots L7 to L9.

ロットＬ１の半導体基板に対して、プロセスレシピＡ１（０）に基づいて成膜処理を実行する。その後、ロットＬ１内の半導体基板から数個を抜き取って、処理結果を評価する。具体的には、成膜された薄膜の膜厚を測定する。プロセスレシピＡ１を特定するための識別子、及び膜厚の測定結果を、図１Ａに示した入力装置１３に入力する。   A film forming process is performed on the semiconductor substrate of the lot L1 based on the process recipe A1 (0). Then, several pieces are extracted from the semiconductor substrate in the lot L1, and the processing result is evaluated. Specifically, the film thickness of the formed thin film is measured. An identifier for specifying the process recipe A1 and a film thickness measurement result are input to the input device 13 shown in FIG. 1A.

ステップＳ１において、処理装置１１が、測定された膜厚と、入力された識別子で特定されるプロセスレシピの膜厚目標値とに基づいて、関係式の係数ａを求める。新たに算出された係数ａと、プロセスレシピＡ１〜Ａｎの膜厚目標値とに基づいて、各プロセスレシピＡ１〜Ａｎの成膜時間の補正値を算出する。   In step S1, the processing apparatus 11 obtains a coefficient a of the relational expression based on the measured film thickness and the film thickness target value of the process recipe specified by the input identifier. Based on the newly calculated coefficient a and the film thickness target values of the process recipes A1 to An, the correction values for the film formation times of the process recipes A1 to An are calculated.

図６に、補正値の算出の一例を示す。プロセスレシピＡ１〜Ａ５の膜厚目標値は、それぞれ１００ｎｍ、３００ｎｍ、５００ｎｍ、１０００ｎｍ、及び１５００ｎｍであり、補正前の成膜時間は、それぞれｔａ１（０）〜ｔａ５（０）である。プロセスレシピＡ１によって処理した半導体素子の膜厚の測定値が１０６ｎｍであったとする。 FIG. 6 shows an example of calculating the correction value. The film thickness target values of the process recipes A1 to A5 are 100 nm, 300 nm, 500 nm, 1000 nm, and 1500 nm, respectively, and the film formation times before correction are t a1 (0) to t a5 (0), respectively. It is assumed that the measured value of the film thickness of the semiconductor element processed by the process recipe A1 is 106 nm.

補正前の成膜時間ｔａ１（０）と、膜厚測定値１０６ｎｍとを、それぞれ関係式のｙ及びｘに代入して、係数ａの値ａ１を算出する。 The value a 1 of the coefficient a is calculated by substituting the film formation time t a1 (0) before correction and the film thickness measurement value 106 nm into y and x in the relational expression, respectively.

係数ａの値をａ１とした関係式の膜厚目標値ｘに、各プロセスレシピＡ１〜Ａ５の膜厚目標値を代入することにより、成膜時間ｙを算出する。算出された成膜時間ｙを、各プロセスレシピＡ１〜Ａ５の補正後の成膜時間ｔａ１（１）〜ｔａ５（１）とする。このように、プロセスレシピＡ２〜Ａ５に基づいて実際の処理を行っておらず、膜厚測定値が存在しない場合でも、プロセスレシピＡ２〜Ａ５の補正後の成膜時間が算出される。 The value of the coefficient a in the thickness target value x relationship which was a 1, by substituting the thickness target values for each process recipe A1 to A5, and calculates the deposition time y. The calculated film formation time y is defined as film formation times t a1 (1) to t a5 (1) after correction of the process recipes A1 to A5. As described above, even when the actual processing is not performed based on the process recipes A2 to A5 and the film thickness measurement value does not exist, the film formation time after the correction of the process recipes A2 to A5 is calculated.

図５に示したステップＳ２において、成膜時間の補正値が、成膜時間許容範囲に納まっているか否かを判定する。さらに、補正前の成膜時間から補正後の成膜時間までの変動幅が、成膜時間変動幅上限値以下であるか否かを判定する。この判定は、プロセスレシピＡ１〜Ａｎごとに行う。   In step S2 shown in FIG. 5, it is determined whether or not the film formation time correction value is within the film formation time allowable range. Furthermore, it is determined whether or not the fluctuation range from the film formation time before correction to the film formation time after correction is equal to or less than the upper limit value of the film formation time fluctuation range. This determination is performed for each of the process recipes A1 to An.

成膜時間の補正値が成膜時間許容範囲外である場合、または成膜時間の変動幅が成膜時間変動幅上限値を超えている場合には、図１Ａに示した出力装置１４から警報を発出する。成膜時間の補正値が成膜時間許容範囲内であり、かつ成膜時間の変動幅が成膜時間変動幅上限値以下である場合には、ステップＳ３において、各プロセスレシピＡ１〜Ａ４の成膜時間を、補正後の値に書き換えることによって、プロセスレシピＡ１〜Ａ４を修正する。これにより、プロセスレシピの版数が「１」になる。   When the correction value of the film formation time is out of the allowable film formation time range, or when the fluctuation range of the film formation time exceeds the upper limit value of the film formation time fluctuation range, an alarm is given from the output device 14 shown in FIG. 1A. Issue. If the correction value of the film formation time is within the allowable range of the film formation time and the fluctuation range of the film formation time is equal to or less than the upper limit value of the film formation time fluctuation range, the process recipes A1 to A4 are formed in step S3. The process recipes A1 to A4 are corrected by rewriting the film time to the corrected value. As a result, the version number of the process recipe becomes “1”.

ロットＬ２及びＬ３の半導体基板に対しては、修正されたプロセスレシピＡ１（１）に基づいて処理が実行される。さらに、ロットＬ４〜Ｌ６の半導体基板に対しては、修正されたプロセスレシピＡ２（１）に基づいて処理が実行され、ロットＬ７〜Ｌ９の半導体基板に対しては、修正されたプロセスレシピＡ３（１）に基づいて処理が実行される。   Processing is performed on the semiconductor substrates of the lots L2 and L3 based on the modified process recipe A1 (1). Further, the processing is executed for the semiconductor substrates of the lots L4 to L6 based on the corrected process recipe A2 (1), and the corrected process recipe A3 (for the semiconductor substrates of the lots L7 to L9 is used. The processing is executed based on 1).

このように、レシピグループＡに属するいずれか１つのプロセスレシピ、例えばプロセスレシピＡ１に基づいた処理が実行され、その処理結果が評価されると、プロセスレシピＡ１のみならず、レシピグループＡに属する他のプロセスレシピＡ２〜Ａｎにも評価結果が反映される。このため、現時点の製造設備状態に整合した適切なプロセスレシピに基づいた処理を行うことが可能になる。   As described above, when a process based on any one process recipe belonging to the recipe group A, for example, the process recipe A1, is executed and the processing result is evaluated, not only the process recipe A1 but also the others belonging to the recipe group A The evaluation results are also reflected in the process recipes A2 to An. For this reason, it becomes possible to perform processing based on an appropriate process recipe that is consistent with the current manufacturing equipment state.

処理後の半導体基板の評価、例えば成膜された薄膜の膜厚測定と、評価結果に基づくプロセスレシピの修正は、ある定められた周期ごとに行うことが好ましい。これにより、プロセスレシピの設定値を、製造設備の現在の状態に整合させておくことが可能になる。   The evaluation of the semiconductor substrate after the processing, for example, the measurement of the thickness of the formed thin film, and the correction of the process recipe based on the evaluation result are preferably performed at every predetermined period. Thereby, it becomes possible to match the set value of the process recipe with the current state of the manufacturing equipment.

図７及び図８を参照して、図５の補正値判定ステップＳ２について説明する。図７に、プロセスレシピＡ１の成膜時間の設定値の時刻暦の一例を示す。時間経過と共に、成膜時間ｔａ１の設定値が修正されている。時刻ｔＡＬＭにおいて、成膜時間ｔａ１の設定値が、その許容範囲ｔａ１Ｌ〜ｔａ１Ｈから外れる。この場合、製造設備に何らかの異常が発生していると考えられるため、時刻ｔＡＬＭにおいて警報を発出する。 With reference to FIGS. 7 and 8, the correction value determination step S2 in FIG. 5 will be described. FIG. 7 shows an example of the time calendar of the set value of the film formation time of the process recipe A1. With the passage of time, the set value of the film formation time ta1 is corrected. At the time t ALM , the set value of the film formation time t a1 is out of the allowable range t a1L to t a1H . In this case, since it is considered that some abnormality has occurred in the manufacturing facility, an alarm is issued at time t ALM .

図８に、プロセスレシピＡ１の成膜時間の設定値の時刻暦の他の一例を示す。時刻ｔＡＬＭにおいて、補正直前の成膜時間から補正後の成膜時間までの変動幅が、変動幅上限値Δｔａ１Ｍを超える。このように、成膜時間の設定値が急激に変動した場合には、その絶対値が成膜時間許容範囲内であったとしても、製造設備に何らかの異常が発生したと考えられる。このため、時刻ｔＡＬＭにおいて警報を発出する。 FIG. 8 shows another example of the time calendar of the set value of the film formation time of the process recipe A1. At time t ALM , the fluctuation range from the film formation time immediately before the correction to the film formation time after the correction exceeds the fluctuation range upper limit Δta1M . Thus, when the set value of the film formation time fluctuates abruptly, it is considered that some abnormality has occurred in the manufacturing facility even if the absolute value is within the film formation time allowable range. For this reason, an alarm is issued at time t ALM .

このように、成膜時間の設定値の妥当性を検証することにより、製造設備の異常を早期に発見することができる。なお、成膜時間の設定値の妥当性の判定に、図７に示した成膜時間許容範囲内か否かの判定と、図８に示した成膜時間変動幅上限値以下か否かの判定との両者を用いてもよいし、いずれか一方のみを用いてもよい。   In this way, by verifying the validity of the set value of the film formation time, an abnormality in the manufacturing facility can be detected at an early stage. It should be noted that in determining the validity of the set value of the film formation time, it is determined whether or not the film formation time is within the allowable range shown in FIG. 7, and whether or not the film formation time fluctuation range is not more than the upper limit value shown in FIG. Both of the determination and the determination may be used, or only one of them may be used.

図９に、参考例による半導体素子の製造方法の処理の流れを示す。ロットの処理の順番は、図５に示した実施例１による方法の順番と同じである。プロセスレシピＡ１（０）に基づいて、ロットＬ１の半導体基板の処理を行う。処理後の半導体基板の評価を行い、評価結果に基づいて、プロセスレシピＡ１（０）をプロセスレシピＡ１（１）に修正する。レシピグループＡに属する他のプロセスレシピＡ２〜Ａｎは修正されない。修正後のプロセスレシピＡ１（１）に基づいて、ロットＬ２及びＬ３の半導体基板の処理を行う。   FIG. 9 shows a processing flow of a semiconductor device manufacturing method according to a reference example. The order of lot processing is the same as the order of the method according to the first embodiment shown in FIG. Based on the process recipe A1 (0), the semiconductor substrate of the lot L1 is processed. The processed semiconductor substrate is evaluated, and the process recipe A1 (0) is corrected to the process recipe A1 (1) based on the evaluation result. Other process recipes A2 to An belonging to the recipe group A are not modified. Based on the corrected process recipe A1 (1), the semiconductor substrates of the lots L2 and L3 are processed.

その次のロットＬ４の処理を行う際には、プロセスレシピＡ２（０）が修正されていないため、初期のプロセスレシピＡ２（０）が適用される。処理後の半導体基板の評価を行い、評価結果に基づいて、プロセスレシピＡ２（０）をプロセスレシピＡ２（１）に修正する。修正後のプロセスレシピＡ２（１）に基づいて、ロットＬ５及びＬ６の半導体基板の処理を行う。   When processing the next lot L4, since the process recipe A2 (0) is not corrected, the initial process recipe A2 (0) is applied. The processed semiconductor substrate is evaluated, and the process recipe A2 (0) is corrected to the process recipe A2 (1) based on the evaluation result. Based on the corrected process recipe A2 (1), the semiconductor substrates of the lots L5 and L6 are processed.

同様に、ロットＬ７の半導体基板は、初期のプロセスレシピＡ３（０）に基づいて処理される。処理後の半導体基板の評価結果に基づいて、プロセスレシピＡ３（０）をプロセスレシピＡ３（１）に修正する。その次のロットＬ８及びＬ９の半導体基板は、修正後のプロセスレシピＡ３（１）に基づいて処理される。   Similarly, the semiconductor substrate of the lot L7 is processed based on the initial process recipe A3 (0). Based on the evaluation result of the processed semiconductor substrate, the process recipe A3 (0) is corrected to the process recipe A3 (1). The semiconductor substrates of the next lots L8 and L9 are processed based on the modified process recipe A3 (1).

参考例では、ロットＲ４及びＲ７の半導体基板の処理には、それぞれ修正前のプロセスレシピＡ２（０）及びＡ３（０）が適用される。これに対し、図５に示した実施例では、ロットＲ４及びＲ７の半導体基板の処理にも、それぞれ修正後のプロセスレシピＡ２（１）及びＡ３（１）が適用される。   In the reference example, the process recipes A2 (0) and A3 (0) before correction are applied to the processing of the semiconductor substrates of the lots R4 and R7, respectively. On the other hand, in the embodiment shown in FIG. 5, the modified process recipes A2 (1) and A3 (1) are applied to the processing of the semiconductor substrates in the lots R4 and R7, respectively.

実施例１と参考例とを対比すると、実施例１による方法では、種々のプロセスレシピのロットの処理を行う際に、修正後の適切なプロセスレシピを早期に適用することが可能であることがわかる。   Comparing Example 1 and the reference example, in the method according to Example 1, it is possible to apply an appropriate modified process recipe at an early stage when processing lots of various process recipes. Recognize.

次に、実施例２について説明する。上記実施例１では、目標パラメータを成膜される薄膜の膜厚とし、可変パラメータを成膜時間としたが、可変パラメータとして他の処理条件を採用することも可能である。例えば、成膜温度、成膜時のパワー等を可変パラメータとして採用することができる。成膜温度を可変パラメータとして採用した場合には、図１Ｂに示したレシピグループに対応する関係式では、成膜温度と膜厚との関係が定義される。   Next, Example 2 will be described. In the first embodiment, the target parameter is the film thickness of the thin film to be deposited, and the variable parameter is the deposition time. However, other processing conditions can be adopted as the variable parameter. For example, the film formation temperature, the power at the time of film formation, etc. can be adopted as variable parameters. When the film formation temperature is adopted as a variable parameter, the relationship between the film formation temperature and the film thickness is defined in the relational expression corresponding to the recipe group shown in FIG. 1B.

上記実施例１では、関係式が線型であったが、関係式は線型とは限らない。一般的に、可変パラメータｙと目標パラメータｘとが、下記の関係式を満たすとする。   In the first embodiment, the relational expression is linear, but the relational expression is not necessarily linear. In general, it is assumed that the variable parameter y and the target parameter x satisfy the following relational expression.

ここで、ａ及びｂは、評価結果に基づいて補正される係数である。例えば、関数ｆがｘの２次関数であり、係数ａ及びｂは、それぞれ２次の項及び１次の項の係数に対応する。２つの係数を補正するには、同一のレシピグループに属する少なくとも２つのプロセスレシピに基づいた評価結果が必要になる。   Here, a and b are coefficients corrected based on the evaluation result. For example, the function f is a quadratic function of x, and the coefficients a and b correspond to the coefficients of the quadratic term and the primary term, respectively. In order to correct the two coefficients, an evaluation result based on at least two process recipes belonging to the same recipe group is required.

図１０に、実施例２による半導体素子の製造方法の処理の流れを示す。プロセスレシピＡ１（０）に基づいて、ロットＬ１の半導体基板の処理を行う。処理結果を評価することにより、プロセスレシピＡ１（０）をプロセスレシピＡ１（１）に修正する。この時点では、２つの係数ａ及びｂを補正することができないため、他のプロセスレシピＡ２〜Ａｎを修正することはできない。   FIG. 10 shows a process flow of the semiconductor device manufacturing method according to the second embodiment. Based on the process recipe A1 (0), the semiconductor substrate of the lot L1 is processed. By evaluating the processing result, the process recipe A1 (0) is corrected to the process recipe A1 (1). At this time, since the two coefficients a and b cannot be corrected, the other process recipes A2 to An cannot be corrected.

ロットＬ２及びＬ３の半導体基板に対して、修正後のプロセスレシピＡ１（１）に基づいた処理を行う。   Processing based on the corrected process recipe A1 (1) is performed on the semiconductor substrates of the lots L2 and L3.

ロットＬ４の半導体基板に対して、初期のプロセスレシピＡ２（０）に基づいた処理を行う。この処理後に、ロットＬ４の半導体基板の処理結果を評価する。ロットＬ１及びＬ４の半導体基板の評価結果に基づいて、レシピグループＡのプロセスレシピＡ２〜Ａｎを修正し、修正後のプロセスレシピＡ２（１）〜Ａｎ（１）を得る。   A process based on the initial process recipe A2 (0) is performed on the semiconductor substrate of the lot L4. After this processing, the processing result of the semiconductor substrate of lot L4 is evaluated. Based on the evaluation results of the semiconductor substrates of the lots L1 and L4, the process recipes A2 to An of the recipe group A are corrected to obtain corrected process recipes A2 (1) to An (1).

ロットＬ５及びＬ６の半導体基板に対して、修正後のプロセスレシピＡ２（１）に基づいた処理を行う。さらに、ロットＬ７〜Ｌ９の半導体基板に対して、修正後のプロセスレシピＡ３（１）に基づいた処理を行う。   Processing based on the corrected process recipe A2 (1) is performed on the semiconductor substrates of the lots L5 and L6. Furthermore, processing based on the corrected process recipe A3 (1) is performed on the semiconductor substrates of the lots L7 to L9.

実施例２においては、プロセスレシピＡ１及びＡ２に基づいた２つの処理結果により、レシピグループＡの他のプロセスレシピＡ３〜Ａｎの修正を行う。このため、図１０において、ロットＬ７の半導体素子の処理に、修正後のプロセスレシピＡ３（１）を適用することができる。   In the second embodiment, the other process recipes A3 to An of the recipe group A are corrected based on the two processing results based on the process recipes A1 and A2. Therefore, in FIG. 10, the modified process recipe A3 (1) can be applied to the processing of the semiconductor element of the lot L7.

また、実施例２においても、図５に示したステップＳ２の補正値判定処理を適用してもよい。   In the second embodiment, the correction value determination process in step S2 shown in FIG. 5 may be applied.

実施例１及び２では、目標パラメータとして薄膜の膜厚を採用したが、他の物理量を目標パラメータとして採用することも可能である。例えば、薄膜の抵抗率を目標パラメータとすることも可能である。この場合、成膜温度、パワー、ガス圧、ガス流量等の条件のうち１つの条件を可変パラメータとして採用する。   In Examples 1 and 2, the film thickness of the thin film is adopted as the target parameter, but other physical quantities can also be adopted as the target parameter. For example, the resistivity of the thin film can be used as a target parameter. In this case, one of the conditions such as the film formation temperature, power, gas pressure, gas flow rate, etc. is adopted as the variable parameter.

次に、実施例３による半導体素子の製造方法について説明する。実施例１及び２では、目標パラメータ及び可変パラメータを、それぞれ１つとした。実施例３では、複数の物理量を目標パラメータとし、可変パラメータとして複数の処理条件が採用される。   Next, a method for manufacturing a semiconductor device according to Example 3 will be described. In Examples 1 and 2, the target parameter and the variable parameter are each one. In the third embodiment, a plurality of physical quantities are set as target parameters, and a plurality of processing conditions are adopted as variable parameters.

図１１Ａに、実施例３のプロセスレシピに基づいて処理された半導体基板の断面図を示す。半導体基板７０の上に、酸化シリコンからなる第１の膜７１が形成され、その上に、異なる成膜条件で第２の膜７２が形成されている。   FIG. 11A shows a cross-sectional view of a semiconductor substrate processed based on the process recipe of the third embodiment. A first film 71 made of silicon oxide is formed on a semiconductor substrate 70, and a second film 72 is formed thereon under different film formation conditions.

図１１Ｂに、実施例３の工程に適用されるプロセスレシピの一例を示す。第１の膜７１の厚さを、第１の膜厚目標値（第１の目標パラメータ）とし、第２の膜７２の厚さを第２の膜厚目標値（第２の目標パラメータ）とする。第１の成膜温度、第１のパワー、第１のガス圧、第１のガス流量、及び第１の成膜時間が、第１の膜の成膜条件に相当し、第２の成膜温度、第２のパワー、第２のガス圧、第２のガス流量、及び第２の成膜時間が、第２の膜の成膜条件に相当する。第１の成膜時間を第１の可変パラメータとし、第２の成膜時間を第２の可変パラメータとする。レシピグループ内の全てのプロセスレシピにおいて、第１及び第２の成膜時間以外の処理条件は共通である。   FIG. 11B shows an example of a process recipe applied to the process of the third embodiment. The thickness of the first film 71 is set as a first film thickness target value (first target parameter), and the thickness of the second film 72 is set as a second film thickness target value (second target parameter). To do. The first film formation temperature, the first power, the first gas pressure, the first gas flow rate, and the first film formation time correspond to the film formation conditions of the first film, and the second film formation The temperature, the second power, the second gas pressure, the second gas flow rate, and the second film formation time correspond to the film formation conditions for the second film. The first film formation time is set as a first variable parameter, and the second film formation time is set as a second variable parameter. In all process recipes in the recipe group, processing conditions other than the first and second film formation times are common.

第１の膜厚目標値ｘ１と第１の可変パラメータｙ１との関係を示す第１の関係式が定義され、第２の膜厚目標値ｘ２と第２の可変パラメータｙ２との関係を示す第２の関係式が定義される。 Defined first thickness and the target value x 1 is the first variable parameter first relation formula showing the relationship between y 1, the second thickness target value x 2 and the second variable parameter y 2 A second relational expression indicating the relationship is defined.

１つのプロセスレシピＡ１に基づいて半導体基板の処理を行い、その処理結果を評価することにより、プロセスレシピＡ１の第１及び第２の可変パラメータを補正することができる。さらに、第１の関係式に、修正後のプロセスレシピＡ１の第１の可変パラメータと第１の目標パラメータとを代入することにより、第１の関係式の係数を補正することができる。補正された係数を持つ第１の関係式に基づいて、同一のレシピグループに属する他のプロセスレシピＡ２〜Ａｎを修正することができる。   By processing a semiconductor substrate based on one process recipe A1 and evaluating the processing result, the first and second variable parameters of the process recipe A1 can be corrected. Furthermore, the coefficient of the first relational expression can be corrected by substituting the first variable parameter and the first target parameter of the modified process recipe A1 into the first relational expression. Based on the first relational expression having the corrected coefficient, other process recipes A2 to An belonging to the same recipe group can be corrected.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

１ 半導体製造装置
１０ 制御装置
１１ 処理装置（ＣＰＵ）
１２ 記憶装置
１３ 入力装置
１４ 出力装置
２０ 被制御部
３０ 評価装置
４０ レシピ記憶部のデータ構成
６０ 半導体基板
６１ 薄膜
７０ 半導体基板
７１ 第１の膜
７２ 第２の膜 DESCRIPTION OF SYMBOLS 1 Semiconductor manufacturing apparatus 10 Control apparatus 11 Processing apparatus (CPU)
DESCRIPTION OF SYMBOLS 12 Memory | storage device 13 Input device 14 Output device 20 Controlled part 30 Evaluation apparatus 40 Data structure 60 of recipe memory | storage part 61 Semiconductor substrate 61 Thin film 70 Semiconductor substrate 71 1st film | membrane 72 2nd film | membrane

Claims (4)

製造プロセスにおいて半導体基板に処理を施す際の処理条件、及び半導体基板に処理を施す際の目標になる物理量に対応する目標パラメータを含む複数のプロセスレシピを記憶し、さらに前記処理条件の少なくとも１つを可変パラメータとし、前記目標パラメータに対応する物理量と該可変パラメータとの対応関係を記憶している記憶装置と、
プロセスレシピを特定する識別子、及び当該識別子で特定されるプロセスレシピの目標パラメータに対応する物理量が入力される入力装置と、
処理装置と
を有し、
前記処理装置は、
前記入力装置から入力された識別子及び物理量と、前記対応関係とに基づいて、該識別子で特定されるプロセスレシピ、及び前記対応関係が適用される他のプロセスレシピの各々の前記可変パラメータの補正値を算出し、算出された補正値に基づいて前記プロセスレシピを修正する半導体製造装置。 A plurality of process recipes including processing conditions for processing a semiconductor substrate in a manufacturing process and target parameters corresponding to a target physical quantity for processing the semiconductor substrate are stored, and at least one of the processing conditions is stored. Is a variable parameter, and a storage device that stores the correspondence between the physical quantity corresponding to the target parameter and the variable parameter;
An input device for inputting a physical quantity corresponding to an identifier for specifying a process recipe and a target parameter of the process recipe specified by the identifier;
A processing device,
The processor is
Based on the identifier and physical quantity input from the input device and the correspondence, the correction value of the variable parameter of each of the process recipe specified by the identifier and the other process recipe to which the correspondence is applied A semiconductor manufacturing apparatus that corrects the process recipe based on the calculated correction value. 前記記憶装置は、さらに、前記プロセスレシピごとに、前記可変パラメータの許容範囲を記憶しており、
前記処理装置は、前記可変パラメータの補正値が、前記許容範囲内であるか否かを判定し、許容範囲内である場合には、算出された補正値に基づいて前記プロセスレシピを修正し、許容範囲外である場合には、出力装置から警報を発出する請求項１に記載の半導体製造装置。 The storage device further stores an allowable range of the variable parameter for each process recipe,
The processing device determines whether the correction value of the variable parameter is within the allowable range, and if it is within the allowable range, corrects the process recipe based on the calculated correction value, The semiconductor manufacturing apparatus according to claim 1, wherein an alarm is issued from the output device when it is out of an allowable range. 前記記憶装置は、さらに、前記可変パラメータの変動幅の上限値を記憶しており、
前記処理装置は、前記可変パラメータの補正前の値と補正後の値との差が、前記変動幅の上限値以下であるか否かを判定し、前記差が前記上限値以下である場合には、算出された補正値に基づいて前記プロセスレシピを修正し、前記差が前記上限値値よりも大きい場合には、出力装置から警報を発出する請求項１または２に記載の半導体製造装置。 The storage device further stores an upper limit value of the fluctuation range of the variable parameter,
The processing device determines whether or not a difference between a value before correction of the variable parameter and a value after correction is equal to or less than an upper limit value of the fluctuation range, and when the difference is equal to or less than the upper limit value. The semiconductor manufacturing apparatus according to claim 1, wherein the process recipe is corrected based on the calculated correction value, and an alarm is issued from an output device when the difference is larger than the upper limit value. 製造プロセスにおいて半導体基板に処理を施す際の処理条件、及び半導体基板に処理を施す際の目標になる物理量に対応する目標パラメータを含む第１のプロセスレシピに基づいて第１の半導体基板に処理を施す工程と、
処理を施された前記第１の半導体基板の前記目標パラメータに対応する物理量を測定する工程と、
第１のプロセスレシピに含まれている処理条件の少なくとも１つである可変パラメータと前記目標パラメータとの対応関係、及び測定された前記目標パラメータに対応する物理量に基づいて、前記可変パラメータ及び前記目標パラメータの値が、前記第１のプロセスレシピのこれらの値とは異なる第２のプロセスレシピの前記可変パラメータの補正値を算出し、該補正値に基づいて該第２のプロセスレシピを修正する工程と、
修正後の前記第２のプロセスレシピに基づいて、第２の半導体基板に処理を施す工程と
を有する半導体素子の製造方法。 The first semiconductor substrate is processed on the basis of a first process recipe including processing conditions for processing the semiconductor substrate in the manufacturing process and target parameters corresponding to a target physical quantity for processing the semiconductor substrate. Applying process;
Measuring a physical quantity corresponding to the target parameter of the processed first semiconductor substrate;
The variable parameter and the target based on the correspondence between the variable parameter that is at least one of the processing conditions included in the first process recipe and the target parameter, and the physical quantity corresponding to the measured target parameter. Calculating a correction value of the variable parameter of a second process recipe having a parameter value different from these values of the first process recipe, and correcting the second process recipe based on the correction value When,
And a step of processing the second semiconductor substrate based on the corrected second process recipe.
JP2009014535A 2009-01-26 2009-01-26 Semiconductor manufacturing device, and method of manufacturing semiconductor element Withdrawn JP2010171336A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009014535A JP2010171336A (en) 2009-01-26 2009-01-26 Semiconductor manufacturing device, and method of manufacturing semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009014535A JP2010171336A (en) 2009-01-26 2009-01-26 Semiconductor manufacturing device, and method of manufacturing semiconductor element

Publications (1)

Publication Number Publication Date
JP2010171336A true JP2010171336A (en) 2010-08-05

Family

ID=42703146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009014535A Withdrawn JP2010171336A (en) 2009-01-26 2009-01-26 Semiconductor manufacturing device, and method of manufacturing semiconductor element

Country Status (1)

Country Link
JP (1) JP2010171336A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181626A (en) * 2015-03-24 2016-10-13 東京エレクトロン株式会社 Processing system, processing method, and program
JP2021060592A (en) * 2020-12-08 2021-04-15 キヤノン株式会社 Information processing apparatus, judgement method, program, lithography system, and manufacturing method of article
JP2021155829A (en) * 2020-03-30 2021-10-07 東京エレクトロン株式会社 Substrate treatment system, substrate treatment method and control apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181626A (en) * 2015-03-24 2016-10-13 東京エレクトロン株式会社 Processing system, processing method, and program
JP2021155829A (en) * 2020-03-30 2021-10-07 東京エレクトロン株式会社 Substrate treatment system, substrate treatment method and control apparatus
US11823877B2 (en) 2020-03-30 2023-11-21 Tokyo Electron Limited Substrate processing system, substrate processing method, and controller
JP7399012B2 (en) 2020-03-30 2023-12-15 東京エレクトロン株式会社 Substrate processing system, substrate processing method, and control device
JP2021060592A (en) * 2020-12-08 2021-04-15 キヤノン株式会社 Information processing apparatus, judgement method, program, lithography system, and manufacturing method of article
JP7267986B2 (en) 2020-12-08 2023-05-02 キヤノン株式会社 Information processing apparatus, determination method, calculation method, program, lithography system, and article manufacturing method

Similar Documents

Publication Publication Date Title
TWI713581B (en) Methodology for chamber performance matching for semiconductor equipment
KR101380515B1 (en) Novel design of tool function to improve fab process in semiconductor manufacturing
JP2021064803A (en) Breakdown analysis of surface geometry-derived overlay and improvement of overlay control using the same
US9442483B2 (en) Manufacturing control apparatus and manufacturing control system
JP2018537853A (en) Point-by-point analysis of wafers and presentation of data
CN109213086B (en) Processing system and processing method
TWI644190B (en) Processing system and processing method
JP2010171336A (en) Semiconductor manufacturing device, and method of manufacturing semiconductor element
JP2009521800A (en) Improved state estimation based on information credibility
US6895295B1 (en) Method and apparatus for controlling a multi-chamber processing tool
CN109643671B (en) Self-repairing semiconductor wafer processing
JP5160920B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and manufacturing program
US7636609B2 (en) Method and apparatus for detecting abnormal characteristic values capable of suppressing detection of normal characteristic values
JP2009290150A (en) System and method for manufacturing semiconductor device
CN116130337A (en) Wafer thinning processing method, device, equipment and medium
CN101435104B (en) Method for calibrating position of manipulator on film deposition machine station according to silicon nitride film stress
CN116249942A (en) Enhanced processing and hardware architecture for detecting and correcting real-time product substrates
US12046454B2 (en) Performance calculation method and processing apparatus
US6247842B1 (en) Method of wafer temperature measurement
JP7270489B2 (en) Performance calculation method and processing device
KR20200141525A (en) Substrate deformation detection and correction
JP2004273682A (en) Treatment device
CN107924803A (en) Single-chip real-time etching rate and uniformity fallout predictor for plasma etch process
US20220165541A1 (en) Etch feedback for control of upstream process
Subramany et al. CPE run-to-run overlay control for high volume manufacturing

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120403