JP2010166749A - 昇圧回路及びｐｗｍ信号生成回路 - Google Patents

Abstract

【課題】従来の昇圧回路は、回路規模が大きな問題があった。
【解決手段】本発明のＰＷＭ信号生成回路は、主電源ＶＢＡＴに接続された昇圧コイルＬと、昇圧コイルＬを駆動して昇圧電圧Ｖｏｕｔを生成する駆動トランジスタＴｒとを有する昇圧回路１に用いられるＰＷＭ信号生成回路１０であって、昇圧電圧Ｖｏｕｔの電圧値に基づき中間電圧ＶＦＢを生成する第１の増幅器２０と、三角波信号Ｖｔｒｉを生成する三角波生成回路４０と、中間電圧ＶＦＢの電圧レベルと三角波信号Ｖｔｒｉの電圧レベルとを比較し中間ＰＷＭ信号を生成する比較器３０と、中間ＰＷＭ信号に基づき駆動トランジスタＴｒに与えるＰＷＭ信号ＳＣＮＴを生成するドライバ回路６０と、中間電圧ＶＦＢの電圧値の大きさに基づきドライバ回路６０に与えるドライバ電源ＶＤＲＶを生成する第２の増幅器５０と、を有する。
【選択図】図１

Description

本発明にかかる昇圧回路及びＰＷＭ信号生成回路は、特に昇圧回路に接続される負荷回路に流れる負荷電流の大きさに応じて駆動トランジスタの制御状態を制御する昇圧回路及びＰＷＭ信号生成回路に関する。

昇圧回路は、入力電圧（例えば、主電源の電圧）よりも高い電圧を生成することができる。この昇圧回路の一つに、コイル昇圧方式の昇圧回路がある。コイル昇圧方式の昇圧回路は、ＰＷＭ信号により導通状態が制御される駆動トランジスタと、主電源と駆動トランジスタとの間に接続される昇圧コイルとを有する。そして、昇圧回路は、駆動トランジスタにより昇圧コイルを駆動することで昇圧電圧を生成する。

ここで、近年、昇圧回路の消費電力を低減するために、昇圧回路に接続される負荷回路で消費される負荷電流の大きさに応じて駆動トランジスタを駆動するＰＷＭ信号のデューティー比を制御することが行われている。例えば、負荷電流が大きなときは、ＰＷＭ信号のデューティー比を高めて駆動トランジスタが導通する時間を長くし大きな負荷電流を十分に賄う。一方、負荷電流が小さなときは、ＰＷＭ信号のデューティー比を低くして駆動トランジスタが導通する時間を短くして消費電流の無駄を削減する。

しかしながら、駆動トランジスタの制御端子（例えば、ゲート端子）には入力寄生容量が形成される。そのため、駆動トランジスタにＰＷＭ信号を与えた場合、ＰＷＭ信号のデューティー比によらず、入力寄生容量を振幅に応じた電圧値まで充電するための電流が必要である。一般的に、昇圧回路で用いる駆動トランジスタの入力寄生容量は容量値が大きく、充電のために多くの電流を必要とする。そのため、昇圧回路では、ディーティー比を低くしても入力寄生容量への充電電流により消費電力を十分に低減できない問題があった。そこで、負荷電流が小さい場合における消費電流を低減する技術が特許文献１に開示されている。

特許文献１に記載の昇圧回路１００の回路図を図５に示す。図５に示すように、昇圧回路１００は、内部電源回路１１５が駆動トランジスタ１０３に流れる電流に応じて内部電源Ｖｃｃの電圧値を可変する。そして、駆動回路１１３が、内部電源Ｖｃｃの電圧値に応じた振幅のＰＷＭ信号により駆動トランジスタ１１３を駆動する。これにより、昇圧回路１００は、負荷電流が小さなときは、小さな振幅のＰＷＭ信号により駆動トランジスタ１１３を駆動することが可能になる。つまり、昇圧回路１００は、負荷電流が小さなときは、駆動トランジスタ１１３の入力寄生容量Ｃｉｓｓへの充放電電流を小さくすることができ、低負荷時の消費電力を低減することがきる。

特開２００４−９６９６７号公報

しかしながら、昇圧回路１００では、内部電源Ｖｃｃを生成するためにトランス１２８を用いる。トランスは一般的に実装面積が大きい。また、トランスは半導体装置に内蔵することができない。携帯機器などでは、部品の実装面積に限りがあり、トランスのような大きな実装面積を必要とする部品を実装することができない問題がある。

本発明のＰＷＭ信号生成回路の一態様は、主電源に接続された昇圧コイルと、前記昇圧コイルを駆動して昇圧電圧を生成する駆動トランジスタとを有する昇圧回路に用いられるＰＷＭ信号生成回路であって、前記昇圧電圧の電圧値に基づき中間電圧を生成する第１の増幅器と、三角波信号を生成する三角波生成回路と、前記中間電圧の電圧レベルと前記三角波信号の電圧レベルとを比較し中間ＰＷＭ信号を生成する比較器と、前記中間ＰＷＭ信号に基づき前記駆動トランジスタに与えるＰＷＭ信号を生成するドライバ回路と、前記中間電圧の電圧値の大きさに基づき前記ドライバ回路に与えるドライバ電源を生成する第２の増幅器と、を有するものである。

また、本発明にかかる昇圧回路の一態様は、主電源に接続された昇圧コイルと、前記昇圧コイルを駆動して昇圧電圧を生成する駆動トランジスタと、前記昇圧電圧の電圧値に基づき中間電圧を生成する増幅器と、三角波信号を生成する三角波生成回路と、前記中間電圧の電圧レベルと前記三角波信号の電圧レベルとを比較し中間ＰＷＭ信号を生成する比較器と、前記中間ＰＷＭ信号に基づき前記駆動トランジスタに与えるＰＷＭ信号を生成するドライバ回路と、前記中間電圧の電圧値の大きさに基づき前記ドライバ回路に与えるドライバ電源を生成するドライバ電源生成回路と、を有するものである。

本発明にかかる昇圧回路及びＰＷＭ信号生成回路によれば、ドライバ回路に供給するドライバ電源の電圧値を第２の増幅器により生成することができる。ここで、第２の増幅器は、一つの半導体装置内に搭載することが可能である。従って、本発明にかかる昇圧回路及びＰＷＭ信号生成回路では、トランスを実装する領域を別途設けることなくドライバ回路に対して与えることができるため、回路の実装面積を削減することができる。

本発明にかかる本発明にかかる昇圧回路及びＰＷＭ信号生成回路によれば、少ない実装面積で低消費電力な本発明にかかる昇圧回路及びＰＷＭ信号生成回路を実現することができる。

実施の形態１にかかる昇圧回路の回路図である。 実施の形態１にかかる昇圧回路の動作を示すタイミングチャートである。 実施の形態２にかかる昇圧回路の回路図である。 実施の形態２にかかる昇圧回路の動作を示すタイミングチャートである。 従来の昇圧回路の回路図である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に本実施の形態にかかる昇圧回路１の回路図を示す。図１に示すように、昇圧回路１は、ＰＷＭ信号生成回路１０と出力回路１１とを有する。以下の説明では、ＰＷＭ信号生成回路１０は一つの半導体装置として形成され、出力回路１１は、ＰＷＭ信号生成回路１０とは別に設けられるものとして説明する。

ＰＷＭ信号生成回路１０は、負荷回路７０に流れる負荷電流Ｉｏの変動に応じて出力するＰＷＭ信号ＳＣＮＴのパルス幅と振幅を制御する。本実施の形態では、ＰＷＭ信号生成回路１０は、第１の増幅器２０、比較器３０、三角波生成回路４０、第２の増幅器５０、ドライバ回路６０を有する。

第１の増幅器２０は、昇圧電圧Ｖｏｕｔの変動に応じて電圧レベルが変動する中間電圧ＶＦＢを生成する。第１の増幅器２０は、定電圧源２１、アンプ２２、抵抗Ｒ１、Ｒ２、Ｒｆ、コンデンサＣｆを有する。定電圧源２１は、予め電圧値が設定された基準電圧Ｖｒｅｆを生成する。抵抗Ｒ１、Ｒ２は、帰還端子ＴＦＢと接地端子との間に直列に接続される。抵抗Ｒ１と抵抗Ｒ２の接続ノードＮＦＢは、アンプ２２の反転端子に接続される。アンプ２２の正転端子は定電圧源２１に接続される。また、アンプ２２の反転端子は端子ＴＧＣ１に接続され、アンプ２２の出力端子は端子ＴＧＣ２に接続される。端子ＴＧＣ１と端子ＴＧＣ２との間には抵抗ＲｆとコンデンサＣｆとが直列に接続される。そして、アンプ２２は、抵抗Ｒ１、Ｒ２により昇圧電圧Ｖｏｕｔを分圧した第２の分圧電圧と基準電圧Ｖｒｅｆとの電圧差を増幅して中間電圧ＶＦＢを出力する。なお、抵抗ＲｆとコンデンサＣｆは、ＰＷＭ信号生成回路１０に内蔵することも可能である。

三角波生成回路４０は、三角波信号Ｖｔｒｉを生成する。本実施の形態では、三角波信号Ｖｔｒｉは、波高電圧値を２Ｖとし、波低電圧値を１Ｖとし、所定の周期を有するものとする。比較器３０は、正転端子に第１の増幅器２０の出力が接続され、反転端子に三角波生成回路４０の出力が接続される。そして、比較器３０は、三角波信号Ｖｔｒｉの電圧レベルと中間電圧ＶＦＢの電圧レベルとを比較して中間ＰＷＭ信号を出力する。この中間ＰＷＭ信号は、中間電圧ＶＲＢの電圧レベルの変動に応じてデューティー比が変動するパルス信号である。

第２の増幅器５０は、中間電圧ＶＦＢの電圧レベルに応じてドライバ回路６０に供給するドライバ電源ＶＤＲＶの電圧値を変動させる。第２の増幅器５０は、抵抗Ｒ３〜Ｒ６、コンデンサＣｂ、アンプ５１を有する。抵抗Ｒ３、Ｒ４は、中間電圧ＶＦＢが伝達されるノードと主電源ＶＢＡＴとの間に直列に接続される。そして、抵抗Ｒ３と抵抗Ｒ４との接続ノードは、アンプ５１の正転端子に接続される。抵抗Ｒ５、抵抗Ｒ６は、アンプ５１の出力と接地端子との間に直列に接続される。そして、抵抗Ｒ５と抵抗Ｒ６との接続ノードは、アンプ５１の反転端子に接続される。アンプ５１の出力は、端子ＴＶＤＲＶに接続される。端子ＴＶＤＲＶと接地端子との間にはコンデンサＣｂが接続される。つまり、アンプ５１は、中間電圧ＶＦＢと主電源ＶＢＡＴの電圧値とを抵抗Ｒ３、Ｒ４により分圧した第１の分圧電圧を抵抗Ｒ５、Ｒ６により決まる所定の増幅率で増幅してドライバ電源ＶＤＲＶを生成する。このとき、コンデンサＣｆはドライバ電源ＶＤＲＶの安定化容量として機能する。なお、コンデンサＣｆは、ＰＷＭ信号生成回路１０に内蔵することも可能である。

ドライバ回路６０は、比較器３０が出力する中間ＰＷＭ信号の振幅をドライバ電源ＶＤＲＶの電圧値に応じた振幅にレベルシフトさせた信号をＰＷＭ信号ＳＣＮＴとして出力する。なお、ドライバ回路６０の出力は、端子ＴＣＮＴに接続される。

出力回路１１は、ＰＷＭ信号生成回路１０が出力するＰＷＭ信号ＳＣＮＴに応じて昇圧電圧Ｖｏｕｔを生成する。出力回路１１は、駆動トランジスタＴｒ、昇圧コイルＬ、主電源ＶＢＡＴ、ダイオードＤ、平滑コンデンサＣｏを有する。駆動トランジスタＴｒは、例えばＮＭＯＳトランジスタである。駆動トランジスタＴｒのソースは接地端子に接続され、ドレインは昇圧コイルＬの一端に接続され、制御端子（例えば、ゲート）は、ＰＷＭ信号生成回路１０の出力に接続される。また、駆動トランジスタＴｒのゲートとソースとの間には入力寄生容量Ｃｐが形成される。

昇圧コイルＬは、他端が主電源ＶＢＡＴの正極端子に接続される。主電源ＶＢＡＴの負極端子は、接地端子に接続される。昇圧コイルＬの一端と駆動トランジスタＴｒのドレインとの間のノードには、ダイオードＤのアノードが接続される。ダイオードＤのカソードは平滑コンデンサＣｏの一端、帰還端子ＴＦＢ及び負荷回路７０に接続される。平滑コンデンサＣｏの他端は接地端子に接続される。

出力回路１１は、ＰＷＭ信号ＳＣＮＴがハイレベル（例えば、ドライバ電源ＶＤＲＶの電圧レベル）となり、駆動トランジスタＴｒが導通状態になったとき、主電源ＶＢＡＴから昇圧コイルＬを介してドレイン電流を流す。続いて、ＰＷＭ信号ＳＣＮＴがロウレベル（例えば、接地電圧レベル）となり、駆動トランジスタＴｒが遮断状態になったとき、昇圧コイルＬにより昇圧電圧を生成し、昇圧電圧Ｖｏｕｔに応じた電荷を平滑コンデンサＣｏに蓄積する。出力回路１１は、この動作を繰り返し行うことで、安定した昇圧電圧Ｖｏｕｔを出力する。

また、昇圧回路１では、負荷回路７０に流れる負荷電流Ｉｏが増加すると、昇圧電圧Ｖｏｕｔの電圧レベルを維持するために、ＰＷＭ信号ＳＣＮＴのデューティー比を高くする。この昇圧電圧Ｖｏｕｔの電圧レベル（又は、負荷電流Ｉｏの大きさ）に応じたＰＷＭ信号ＳＣＮＴのデューティー比の制御をＰＷＭ信号生成回路１０が行う。本実施の形態におけるＰＷＭ信号生成回路１０は、さらに、この昇圧電圧Ｖｏｕｔの電圧レベル（又は、負荷電流Ｉｏの大きさ）に応じたＰＷＭ信号ＳＣＮＴの振幅の制御を行う。そこで、ＰＷＭ信号生成回路１０の動作について以下で詳細に説明する。

ＰＷＭ信号生成回路１０の動作を示すタイミングチャートを図２に示す。図２に示すように、ＰＷＭ信号生成回路１０は、負荷電流Ｉｏが小さい期間（タイミングＴ１までの期間）では、デューティー比が低く、かつ、振幅の小さなＰＷＭ信号ＳＣＮＴを生成する。一方、ＰＷＭ信号生成回路１０は、負荷電流Ｉｏが大きい期間（タイミングＴ１以降の期間）では、デューティー比が高く、かつ、振幅の大きなＰＷＭ信号ＳＣＮＴを生成する。

負荷電流Ｉｏが小さな期間では、中間電圧ＶＦＢの電圧レベルは、三角波信号Ｖｔｒｉの波低電圧値に近い電圧レベルとなる。そのため、比較器３０は、デューティー比の低い中間ＰＷＭ信号を出力する。また、負荷電流Ｉｏの小さな期間では、中間電圧ＶＦＢの電圧レベルに応じてドライバ電源ＶＤＲＶの電圧も低くなる。従って、ドライバ回路６０は、デューティー比が低く、かつ、振幅の小さなＰＷＭ信号ＳＣＮＴを生成する。

一方、負荷電流Ｉｏが大きな期間では、中間電圧ＶＦＢの電圧レベルは、三角波信号Ｖｔｒｉの波高電圧値に近い電圧レベルとなる。そのため、比較器３０は、デューティー比の高い中間ＰＷＭ信号を出力する。また、負荷電流Ｉｏの大きな期間では、中間電圧ＶＦＢの電圧レベルに応じてドライバ電源ＶＤＲＶの電圧も高くなる。従って、ドライバ回路６０は、デューティー比が高く、かつ、振幅の大きなＰＷＭ信号ＳＣＮＴを生成する。

このように、ＰＷＭ信号生成回路１０が負荷電流の大きさに応じたＰＷＭ信号ＳＣＮＴを出力することで、昇圧回路１は、軽負荷時（負荷電流Ｉｏが小さい期間）及び重負荷時（負荷電流Ｉｏが大きい期間）のいずれの期間においても電力効率を向上させることができる。例えば、軽負荷時には、駆動トランジスタＴｒの入力寄生容量Ｃｐへの充放電電流を削減し、昇圧回路１の電力効率を向上させることができる。一方、重負荷時には、駆動トランジスタＴｒを高い電圧で駆動することで駆動トランジスタＴｒにおける損失を低減し、昇圧回路１の電力効率を向上させることができる。なお、ＰＷＭ信号生成回路１０は、負荷電流の大きさの切り替わりに応じて、中間電圧ＶＦＢの電圧レベルが変化するが、この変化は、過渡期間を経て変化する。

上記説明より、本実施の形態にかかるＰＷＭ信号生成回路１０は、ドライバ電源ＶＤＲＶの電圧をＰＷＭ信号ＳＣＮＴの生成に用いる中間電圧ＶＦＢの電圧レベルに基づき生成する。このとき、ＰＷＭ信号生成回路１０では、トランス等を用いない第２の増幅器により、中間電圧ＶＦＢの電圧レベルに応じたドライバ電源ＶＤＲＶを生成する。つまり、本実施の形態にかかるＰＷＭ信号生成回路１０では、一つの半導体装置に内蔵可能な回路のみにより、ドライバ電源を可変する回路を構成することができる。これにより、本実施の形態にかかるＰＷＭ信号生成回路１０を用いた昇圧回路１は、小さな回路規模（又は実装面積）で、かつ、電力効率の高い昇圧回路を実現することができる。

また、従来の昇圧回路（例えば、特許文献１に記載の昇圧回路１００）では、内部電源Ｖｃｃを生成するために別途ＰＷＭ制御回路を用いていた。しかしながら、本実施の形態にかかるＰＷＭ信号生成回路１０は、ドライバ回路６０に供給される中間ＰＷＭ信号を生成する回路内の中間電圧ＶＦＢを用いてドライバ電源ＶＤＲＶを生成する。そのため、本実施の形態にかかるＰＷＭ信号生成回路１０では、別途ＰＷＭ制御回路を設ける必要がない。従って、本実施の形態にかかるＰＷＭ信号生成回路１０は、従来の昇圧回路に比べて、回路規模及び消費電力を削減することができる。

実施の形態２
実施の形態２にかかる昇圧回路２の回路図を図３に示す。図３に示すように、昇圧回路２は、実施の形態１にかかる昇圧回路１に対して、第１のスイッチＳＷ１、第２のスイッチＳＷ２を追加し、ドライバ回路６０を、その変形例となるドライバ回路６０ａで置き換えたものである。

第１のスイッチＳＷ１は、ドライバ回路６０ａにドライバ電源ＶＤＲＶを供給する経路に挿入される。第２のスイッチＳＷ２は、ドライバ回路６０ａと帰還端子ＴＦＢとの間に設けられる。ドライバ回路６０ａは、ドライバ回路６０に対して、比較器３０が出力する中間ＰＷＭ信号のデューティー比に応じて第１のスイッチＳＷ１及び第２のスイッチＳＷ２の開閉状態を制御するデットタイム信号ＤＥを出力する機能が追加されたものである。

第１のスイッチＳＷ１及び第２のスイッチＳＷ２は、デットタイム信号ＤＥに基づき開閉状態が排他的に制御されるスイッチである。また、ドライバ回路６０ａが出力するデットタイム信号ＤＥは、比較器３０が出力する中間ＰＷＭ信号のデューティー比が最大値よりも小さい場合において第１のスイッチＳＷ１を閉状態（例えば導通状態）とし、中間ＰＷＭ信号のデューティー比が最大値よりも大きい場合に第２のスイッチＳＷ２を閉とする。

ここで、実施の形態２にかかるＰＷＭ信号生成回路１０の動作について説明する。図４に実施の形態２にかかるＰＷＭ信号生成回路１０の動作を示すタイミングチャートを示す。なお、図４における負荷電流Ｉｏが小さな期間は図２における負荷電流Ｉｏが小さな期間に相当し、図４における負荷電流Ｉｏが中の期間は図２における負荷電流Ｉｏが大きな期間に相当する。そして、実施の形態２にかかるＰＷＭ信号生成回路１０は、負荷電流Ｉｏが中の期間よりもさらに大きくなった期間において、第２のスイッチＳＷ２を閉状態とする動作を行う。

図４において負荷電流Ｉｏが大きな期間では、中間電圧ＶＦＢの電圧レベルが三角波信号Ｖｔｒｉの波高電圧値よりも高くなる。そのため、中間ＰＷＭ信号のデューティー比は、比較器３０が出力可能な最大デューティー比となる。このとき、実施の形態２にかかるＰＷＭ信号生成回路１０では、第１のスイッチＳＷ１を開状態（例えば遮断状態）とし、第２のスイッチを閉状態とする。これにより、ドライバ回路６０ａに供給される電源の電圧は昇圧電圧Ｖｏｕｔとなる。従って、ドライバ回路６０ａは、負荷電流Ｉｏが中の期間よりも高い振幅のＰＷＭ信号ＳＣＮＴを出力することが可能になる。

上記説明より、実施の形態２にかかるＰＷＭ信号生成回路１０では、負荷電流Ｉｏが多くなった場合に、第２の増幅器５０が出力可能なドライバ電源ＶＤＲＶの最大値よりも大きな電圧となる昇圧電圧Ｖｏｕｔをドライバ回路６０ａに供給することができる。これにより、実施の形態２にかかる昇圧回路２は、実施の形態１にかかる昇圧回路１よりも広い負荷電流Ｉｏの変動範囲に対して、高い電力効率を維持することが可能になる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、第２の増幅器を増幅率が１となるバッファ回路により構成することも可能である。

１、２ 昇圧回路
１０ 信号生成回路
１１ 出力回路
２０ 第１の増幅器
２１ 定電圧源
２２ アンプ
３０ 比較器
４０ 三角波生成回路
５０ 第２の増幅器
５１ アンプ
６０、６０ａ ドライバ回路
７０ 負荷回路
Ｔｒ 駆動トランジスタ
Ｃｂ、Ｃｆ コンデンサ
Ｃｏ 平滑コンデンサ
Ｃｐ 入力寄生容量
Ｄ ダイオード
Ｒ１〜Ｒ６、Ｒｆ 抵抗
Ｌ 昇圧コイル
ＳＷ１、ＳＷ２ スイッチ
ＤＥ デットタイム信号
ＶＦＢ 中間電圧
ＶＢＡＴ 主電源
ＶＤＲＶ ドライバ電源
Ｉｏ 負荷電流
ＳＣＮＴ ＰＷＭ信号
ＴＣＮＴ、ＴＶＤＲＶ 端子
ＴＧＣ１、ＴＧＣ２ 端子
ＴＦＢ 帰還端子
Ｖｏｕｔ 昇圧電圧
Ｖｒｅｆ 基準電圧
Ｖｔｒｉ 三角波信号

Claims (7)

1. 主電源に接続された昇圧コイルと、前記昇圧コイルを駆動して昇圧電圧を生成する駆動トランジスタとを有する昇圧回路に用いられるＰＷＭ信号生成回路であって、
   前記昇圧電圧の電圧値に基づき中間電圧を生成する第１の増幅器と、
   三角波信号を生成する三角波生成回路と、
   前記中間電圧の電圧レベルと前記三角波信号の電圧レベルとを比較し中間ＰＷＭ信号を生成する比較器と、
   前記中間ＰＷＭ信号に基づき前記駆動トランジスタに与えるＰＷＭ信号を生成するドライバ回路と、
   前記中間電圧の電圧値の大きさに基づき前記ドライバ回路に与えるドライバ電源を生成する第２の増幅器と、
   を有するＰＷＭ信号生成回路。
2. 前記ドライバ回路は、前記ドライバ電源の電圧値を最大電圧値とする前記ＰＷＭ信号を生成する請求項１に記載のＰＷＭ信号生成回路。
3. 前記ドライバ電源生成回路と前記ドライバ回路との間に設けられる第１のスイッチと、
   前記ドライバ電源生成回路と前記昇圧電圧を前記第１の増幅器に帰還させる出力帰還配線との間に設けられ、前記第１のスイッチと排他的に導通状態となる第２のスイッチとを有し、
   前記ドライバ回路は、前記中間ＰＷＭ信号のデューティー比が最大値よりも小さい場合において前記第１のスイッチを導通状態とし、前記中間ＰＷＭ信号のデューティー比が最大値よりも大きい場合に前記第２のスイッチを導通状態とするデットタイム信号を出力する請求項１又は２に記載のＰＷＭ信号生成回路。
4. 前記ドライバ電源の電圧値は、前記主電源と前記中間電圧とを第１の分圧比で分圧した第１の分圧電圧に基づき決定される請求項１乃至３のいずれか１項に記載のＰＷＭ信号生成回路。
5. 前記第２の増幅器は、前記第１の分圧電圧を所定の増幅率で増幅して前記ドライバ電源を生成する請求項４に記載のＰＷＭ信号生成回路。
6. 前記第１の増幅器は、前記昇圧電圧を第２の分圧比で分圧した第２の分圧電圧と、予め電圧値が設定される定電圧との電圧差を増幅して前記中間電圧を生成する請求項１乃至５のいずれか１項に記載のＰＷＭ信号生成回路。
7. 主電源に接続された昇圧コイルと、
   前記昇圧コイルを駆動して昇圧電圧を生成する駆動トランジスタと、
   前記昇圧電圧の電圧値に基づき中間電圧を生成する増幅器と、
   三角波信号を生成する三角波生成回路と、
   前記中間電圧の電圧レベルと前記三角波信号の電圧レベルとを比較し中間ＰＷＭ信号を生成する比較器と、
   前記中間ＰＷＭ信号に基づき前記駆動トランジスタに与えるＰＷＭ信号を生成するドライバ回路と、
   前記中間電圧の電圧値の大きさに基づき前記ドライバ回路に与えるドライバ電源を生成するドライバ電源生成回路と、
   を有する昇圧回路。

Images