JP2010166749A - 昇圧回路及びpwm信号生成回路 - Google Patents
昇圧回路及びpwm信号生成回路 Download PDFInfo
- Publication number
- JP2010166749A JP2010166749A JP2009008377A JP2009008377A JP2010166749A JP 2010166749 A JP2010166749 A JP 2010166749A JP 2009008377 A JP2009008377 A JP 2009008377A JP 2009008377 A JP2009008377 A JP 2009008377A JP 2010166749 A JP2010166749 A JP 2010166749A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pwm signal
- circuit
- power supply
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】従来の昇圧回路は、回路規模が大きな問題があった。
【解決手段】本発明のPWM信号生成回路は、主電源VBATに接続された昇圧コイルLと、昇圧コイルLを駆動して昇圧電圧Voutを生成する駆動トランジスタTrとを有する昇圧回路1に用いられるPWM信号生成回路10であって、昇圧電圧Voutの電圧値に基づき中間電圧VFBを生成する第1の増幅器20と、三角波信号Vtriを生成する三角波生成回路40と、中間電圧VFBの電圧レベルと三角波信号Vtriの電圧レベルとを比較し中間PWM信号を生成する比較器30と、中間PWM信号に基づき駆動トランジスタTrに与えるPWM信号SCNTを生成するドライバ回路60と、中間電圧VFBの電圧値の大きさに基づきドライバ回路60に与えるドライバ電源VDRVを生成する第2の増幅器50と、を有する。
【選択図】図1
【解決手段】本発明のPWM信号生成回路は、主電源VBATに接続された昇圧コイルLと、昇圧コイルLを駆動して昇圧電圧Voutを生成する駆動トランジスタTrとを有する昇圧回路1に用いられるPWM信号生成回路10であって、昇圧電圧Voutの電圧値に基づき中間電圧VFBを生成する第1の増幅器20と、三角波信号Vtriを生成する三角波生成回路40と、中間電圧VFBの電圧レベルと三角波信号Vtriの電圧レベルとを比較し中間PWM信号を生成する比較器30と、中間PWM信号に基づき駆動トランジスタTrに与えるPWM信号SCNTを生成するドライバ回路60と、中間電圧VFBの電圧値の大きさに基づきドライバ回路60に与えるドライバ電源VDRVを生成する第2の増幅器50と、を有する。
【選択図】図1
Description
本発明にかかる昇圧回路及びPWM信号生成回路は、特に昇圧回路に接続される負荷回路に流れる負荷電流の大きさに応じて駆動トランジスタの制御状態を制御する昇圧回路及びPWM信号生成回路に関する。
昇圧回路は、入力電圧(例えば、主電源の電圧)よりも高い電圧を生成することができる。この昇圧回路の一つに、コイル昇圧方式の昇圧回路がある。コイル昇圧方式の昇圧回路は、PWM信号により導通状態が制御される駆動トランジスタと、主電源と駆動トランジスタとの間に接続される昇圧コイルとを有する。そして、昇圧回路は、駆動トランジスタにより昇圧コイルを駆動することで昇圧電圧を生成する。
ここで、近年、昇圧回路の消費電力を低減するために、昇圧回路に接続される負荷回路で消費される負荷電流の大きさに応じて駆動トランジスタを駆動するPWM信号のデューティー比を制御することが行われている。例えば、負荷電流が大きなときは、PWM信号のデューティー比を高めて駆動トランジスタが導通する時間を長くし大きな負荷電流を十分に賄う。一方、負荷電流が小さなときは、PWM信号のデューティー比を低くして駆動トランジスタが導通する時間を短くして消費電流の無駄を削減する。
しかしながら、駆動トランジスタの制御端子(例えば、ゲート端子)には入力寄生容量が形成される。そのため、駆動トランジスタにPWM信号を与えた場合、PWM信号のデューティー比によらず、入力寄生容量を振幅に応じた電圧値まで充電するための電流が必要である。一般的に、昇圧回路で用いる駆動トランジスタの入力寄生容量は容量値が大きく、充電のために多くの電流を必要とする。そのため、昇圧回路では、ディーティー比を低くしても入力寄生容量への充電電流により消費電力を十分に低減できない問題があった。そこで、負荷電流が小さい場合における消費電流を低減する技術が特許文献1に開示されている。
特許文献1に記載の昇圧回路100の回路図を図5に示す。図5に示すように、昇圧回路100は、内部電源回路115が駆動トランジスタ103に流れる電流に応じて内部電源Vccの電圧値を可変する。そして、駆動回路113が、内部電源Vccの電圧値に応じた振幅のPWM信号により駆動トランジスタ113を駆動する。これにより、昇圧回路100は、負荷電流が小さなときは、小さな振幅のPWM信号により駆動トランジスタ113を駆動することが可能になる。つまり、昇圧回路100は、負荷電流が小さなときは、駆動トランジスタ113の入力寄生容量Cissへの充放電電流を小さくすることができ、低負荷時の消費電力を低減することがきる。
しかしながら、昇圧回路100では、内部電源Vccを生成するためにトランス128を用いる。トランスは一般的に実装面積が大きい。また、トランスは半導体装置に内蔵することができない。携帯機器などでは、部品の実装面積に限りがあり、トランスのような大きな実装面積を必要とする部品を実装することができない問題がある。
本発明のPWM信号生成回路の一態様は、主電源に接続された昇圧コイルと、前記昇圧コイルを駆動して昇圧電圧を生成する駆動トランジスタとを有する昇圧回路に用いられるPWM信号生成回路であって、前記昇圧電圧の電圧値に基づき中間電圧を生成する第1の増幅器と、三角波信号を生成する三角波生成回路と、前記中間電圧の電圧レベルと前記三角波信号の電圧レベルとを比較し中間PWM信号を生成する比較器と、前記中間PWM信号に基づき前記駆動トランジスタに与えるPWM信号を生成するドライバ回路と、前記中間電圧の電圧値の大きさに基づき前記ドライバ回路に与えるドライバ電源を生成する第2の増幅器と、を有するものである。
また、本発明にかかる昇圧回路の一態様は、主電源に接続された昇圧コイルと、前記昇圧コイルを駆動して昇圧電圧を生成する駆動トランジスタと、前記昇圧電圧の電圧値に基づき中間電圧を生成する増幅器と、三角波信号を生成する三角波生成回路と、前記中間電圧の電圧レベルと前記三角波信号の電圧レベルとを比較し中間PWM信号を生成する比較器と、前記中間PWM信号に基づき前記駆動トランジスタに与えるPWM信号を生成するドライバ回路と、前記中間電圧の電圧値の大きさに基づき前記ドライバ回路に与えるドライバ電源を生成するドライバ電源生成回路と、を有するものである。
本発明にかかる昇圧回路及びPWM信号生成回路によれば、ドライバ回路に供給するドライバ電源の電圧値を第2の増幅器により生成することができる。ここで、第2の増幅器は、一つの半導体装置内に搭載することが可能である。従って、本発明にかかる昇圧回路及びPWM信号生成回路では、トランスを実装する領域を別途設けることなくドライバ回路に対して与えることができるため、回路の実装面積を削減することができる。
本発明にかかる本発明にかかる昇圧回路及びPWM信号生成回路によれば、少ない実装面積で低消費電力な本発明にかかる昇圧回路及びPWM信号生成回路を実現することができる。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。図1に本実施の形態にかかる昇圧回路1の回路図を示す。図1に示すように、昇圧回路1は、PWM信号生成回路10と出力回路11とを有する。以下の説明では、PWM信号生成回路10は一つの半導体装置として形成され、出力回路11は、PWM信号生成回路10とは別に設けられるものとして説明する。
以下、図面を参照して本発明の実施の形態について説明する。図1に本実施の形態にかかる昇圧回路1の回路図を示す。図1に示すように、昇圧回路1は、PWM信号生成回路10と出力回路11とを有する。以下の説明では、PWM信号生成回路10は一つの半導体装置として形成され、出力回路11は、PWM信号生成回路10とは別に設けられるものとして説明する。
PWM信号生成回路10は、負荷回路70に流れる負荷電流Ioの変動に応じて出力するPWM信号SCNTのパルス幅と振幅を制御する。本実施の形態では、PWM信号生成回路10は、第1の増幅器20、比較器30、三角波生成回路40、第2の増幅器50、ドライバ回路60を有する。
第1の増幅器20は、昇圧電圧Voutの変動に応じて電圧レベルが変動する中間電圧VFBを生成する。第1の増幅器20は、定電圧源21、アンプ22、抵抗R1、R2、Rf、コンデンサCfを有する。定電圧源21は、予め電圧値が設定された基準電圧Vrefを生成する。抵抗R1、R2は、帰還端子TFBと接地端子との間に直列に接続される。抵抗R1と抵抗R2の接続ノードNFBは、アンプ22の反転端子に接続される。アンプ22の正転端子は定電圧源21に接続される。また、アンプ22の反転端子は端子TGC1に接続され、アンプ22の出力端子は端子TGC2に接続される。端子TGC1と端子TGC2との間には抵抗RfとコンデンサCfとが直列に接続される。そして、アンプ22は、抵抗R1、R2により昇圧電圧Voutを分圧した第2の分圧電圧と基準電圧Vrefとの電圧差を増幅して中間電圧VFBを出力する。なお、抵抗RfとコンデンサCfは、PWM信号生成回路10に内蔵することも可能である。
三角波生成回路40は、三角波信号Vtriを生成する。本実施の形態では、三角波信号Vtriは、波高電圧値を2Vとし、波低電圧値を1Vとし、所定の周期を有するものとする。比較器30は、正転端子に第1の増幅器20の出力が接続され、反転端子に三角波生成回路40の出力が接続される。そして、比較器30は、三角波信号Vtriの電圧レベルと中間電圧VFBの電圧レベルとを比較して中間PWM信号を出力する。この中間PWM信号は、中間電圧VRBの電圧レベルの変動に応じてデューティー比が変動するパルス信号である。
第2の増幅器50は、中間電圧VFBの電圧レベルに応じてドライバ回路60に供給するドライバ電源VDRVの電圧値を変動させる。第2の増幅器50は、抵抗R3〜R6、コンデンサCb、アンプ51を有する。抵抗R3、R4は、中間電圧VFBが伝達されるノードと主電源VBATとの間に直列に接続される。そして、抵抗R3と抵抗R4との接続ノードは、アンプ51の正転端子に接続される。抵抗R5、抵抗R6は、アンプ51の出力と接地端子との間に直列に接続される。そして、抵抗R5と抵抗R6との接続ノードは、アンプ51の反転端子に接続される。アンプ51の出力は、端子TVDRVに接続される。端子TVDRVと接地端子との間にはコンデンサCbが接続される。つまり、アンプ51は、中間電圧VFBと主電源VBATの電圧値とを抵抗R3、R4により分圧した第1の分圧電圧を抵抗R5、R6により決まる所定の増幅率で増幅してドライバ電源VDRVを生成する。このとき、コンデンサCfはドライバ電源VDRVの安定化容量として機能する。なお、コンデンサCfは、PWM信号生成回路10に内蔵することも可能である。
ドライバ回路60は、比較器30が出力する中間PWM信号の振幅をドライバ電源VDRVの電圧値に応じた振幅にレベルシフトさせた信号をPWM信号SCNTとして出力する。なお、ドライバ回路60の出力は、端子TCNTに接続される。
出力回路11は、PWM信号生成回路10が出力するPWM信号SCNTに応じて昇圧電圧Voutを生成する。出力回路11は、駆動トランジスタTr、昇圧コイルL、主電源VBAT、ダイオードD、平滑コンデンサCoを有する。駆動トランジスタTrは、例えばNMOSトランジスタである。駆動トランジスタTrのソースは接地端子に接続され、ドレインは昇圧コイルLの一端に接続され、制御端子(例えば、ゲート)は、PWM信号生成回路10の出力に接続される。また、駆動トランジスタTrのゲートとソースとの間には入力寄生容量Cpが形成される。
昇圧コイルLは、他端が主電源VBATの正極端子に接続される。主電源VBATの負極端子は、接地端子に接続される。昇圧コイルLの一端と駆動トランジスタTrのドレインとの間のノードには、ダイオードDのアノードが接続される。ダイオードDのカソードは平滑コンデンサCoの一端、帰還端子TFB及び負荷回路70に接続される。平滑コンデンサCoの他端は接地端子に接続される。
出力回路11は、PWM信号SCNTがハイレベル(例えば、ドライバ電源VDRVの電圧レベル)となり、駆動トランジスタTrが導通状態になったとき、主電源VBATから昇圧コイルLを介してドレイン電流を流す。続いて、PWM信号SCNTがロウレベル(例えば、接地電圧レベル)となり、駆動トランジスタTrが遮断状態になったとき、昇圧コイルLにより昇圧電圧を生成し、昇圧電圧Voutに応じた電荷を平滑コンデンサCoに蓄積する。出力回路11は、この動作を繰り返し行うことで、安定した昇圧電圧Voutを出力する。
また、昇圧回路1では、負荷回路70に流れる負荷電流Ioが増加すると、昇圧電圧Voutの電圧レベルを維持するために、PWM信号SCNTのデューティー比を高くする。この昇圧電圧Voutの電圧レベル(又は、負荷電流Ioの大きさ)に応じたPWM信号SCNTのデューティー比の制御をPWM信号生成回路10が行う。本実施の形態におけるPWM信号生成回路10は、さらに、この昇圧電圧Voutの電圧レベル(又は、負荷電流Ioの大きさ)に応じたPWM信号SCNTの振幅の制御を行う。そこで、PWM信号生成回路10の動作について以下で詳細に説明する。
PWM信号生成回路10の動作を示すタイミングチャートを図2に示す。図2に示すように、PWM信号生成回路10は、負荷電流Ioが小さい期間(タイミングT1までの期間)では、デューティー比が低く、かつ、振幅の小さなPWM信号SCNTを生成する。一方、PWM信号生成回路10は、負荷電流Ioが大きい期間(タイミングT1以降の期間)では、デューティー比が高く、かつ、振幅の大きなPWM信号SCNTを生成する。
負荷電流Ioが小さな期間では、中間電圧VFBの電圧レベルは、三角波信号Vtriの波低電圧値に近い電圧レベルとなる。そのため、比較器30は、デューティー比の低い中間PWM信号を出力する。また、負荷電流Ioの小さな期間では、中間電圧VFBの電圧レベルに応じてドライバ電源VDRVの電圧も低くなる。従って、ドライバ回路60は、デューティー比が低く、かつ、振幅の小さなPWM信号SCNTを生成する。
一方、負荷電流Ioが大きな期間では、中間電圧VFBの電圧レベルは、三角波信号Vtriの波高電圧値に近い電圧レベルとなる。そのため、比較器30は、デューティー比の高い中間PWM信号を出力する。また、負荷電流Ioの大きな期間では、中間電圧VFBの電圧レベルに応じてドライバ電源VDRVの電圧も高くなる。従って、ドライバ回路60は、デューティー比が高く、かつ、振幅の大きなPWM信号SCNTを生成する。
このように、PWM信号生成回路10が負荷電流の大きさに応じたPWM信号SCNTを出力することで、昇圧回路1は、軽負荷時(負荷電流Ioが小さい期間)及び重負荷時(負荷電流Ioが大きい期間)のいずれの期間においても電力効率を向上させることができる。例えば、軽負荷時には、駆動トランジスタTrの入力寄生容量Cpへの充放電電流を削減し、昇圧回路1の電力効率を向上させることができる。一方、重負荷時には、駆動トランジスタTrを高い電圧で駆動することで駆動トランジスタTrにおける損失を低減し、昇圧回路1の電力効率を向上させることができる。なお、PWM信号生成回路10は、負荷電流の大きさの切り替わりに応じて、中間電圧VFBの電圧レベルが変化するが、この変化は、過渡期間を経て変化する。
上記説明より、本実施の形態にかかるPWM信号生成回路10は、ドライバ電源VDRVの電圧をPWM信号SCNTの生成に用いる中間電圧VFBの電圧レベルに基づき生成する。このとき、PWM信号生成回路10では、トランス等を用いない第2の増幅器により、中間電圧VFBの電圧レベルに応じたドライバ電源VDRVを生成する。つまり、本実施の形態にかかるPWM信号生成回路10では、一つの半導体装置に内蔵可能な回路のみにより、ドライバ電源を可変する回路を構成することができる。これにより、本実施の形態にかかるPWM信号生成回路10を用いた昇圧回路1は、小さな回路規模(又は実装面積)で、かつ、電力効率の高い昇圧回路を実現することができる。
また、従来の昇圧回路(例えば、特許文献1に記載の昇圧回路100)では、内部電源Vccを生成するために別途PWM制御回路を用いていた。しかしながら、本実施の形態にかかるPWM信号生成回路10は、ドライバ回路60に供給される中間PWM信号を生成する回路内の中間電圧VFBを用いてドライバ電源VDRVを生成する。そのため、本実施の形態にかかるPWM信号生成回路10では、別途PWM制御回路を設ける必要がない。従って、本実施の形態にかかるPWM信号生成回路10は、従来の昇圧回路に比べて、回路規模及び消費電力を削減することができる。
実施の形態2
実施の形態2にかかる昇圧回路2の回路図を図3に示す。図3に示すように、昇圧回路2は、実施の形態1にかかる昇圧回路1に対して、第1のスイッチSW1、第2のスイッチSW2を追加し、ドライバ回路60を、その変形例となるドライバ回路60aで置き換えたものである。
実施の形態2にかかる昇圧回路2の回路図を図3に示す。図3に示すように、昇圧回路2は、実施の形態1にかかる昇圧回路1に対して、第1のスイッチSW1、第2のスイッチSW2を追加し、ドライバ回路60を、その変形例となるドライバ回路60aで置き換えたものである。
第1のスイッチSW1は、ドライバ回路60aにドライバ電源VDRVを供給する経路に挿入される。第2のスイッチSW2は、ドライバ回路60aと帰還端子TFBとの間に設けられる。ドライバ回路60aは、ドライバ回路60に対して、比較器30が出力する中間PWM信号のデューティー比に応じて第1のスイッチSW1及び第2のスイッチSW2の開閉状態を制御するデットタイム信号DEを出力する機能が追加されたものである。
第1のスイッチSW1及び第2のスイッチSW2は、デットタイム信号DEに基づき開閉状態が排他的に制御されるスイッチである。また、ドライバ回路60aが出力するデットタイム信号DEは、比較器30が出力する中間PWM信号のデューティー比が最大値よりも小さい場合において第1のスイッチSW1を閉状態(例えば導通状態)とし、中間PWM信号のデューティー比が最大値よりも大きい場合に第2のスイッチSW2を閉とする。
ここで、実施の形態2にかかるPWM信号生成回路10の動作について説明する。図4に実施の形態2にかかるPWM信号生成回路10の動作を示すタイミングチャートを示す。なお、図4における負荷電流Ioが小さな期間は図2における負荷電流Ioが小さな期間に相当し、図4における負荷電流Ioが中の期間は図2における負荷電流Ioが大きな期間に相当する。そして、実施の形態2にかかるPWM信号生成回路10は、負荷電流Ioが中の期間よりもさらに大きくなった期間において、第2のスイッチSW2を閉状態とする動作を行う。
図4において負荷電流Ioが大きな期間では、中間電圧VFBの電圧レベルが三角波信号Vtriの波高電圧値よりも高くなる。そのため、中間PWM信号のデューティー比は、比較器30が出力可能な最大デューティー比となる。このとき、実施の形態2にかかるPWM信号生成回路10では、第1のスイッチSW1を開状態(例えば遮断状態)とし、第2のスイッチを閉状態とする。これにより、ドライバ回路60aに供給される電源の電圧は昇圧電圧Voutとなる。従って、ドライバ回路60aは、負荷電流Ioが中の期間よりも高い振幅のPWM信号SCNTを出力することが可能になる。
上記説明より、実施の形態2にかかるPWM信号生成回路10では、負荷電流Ioが多くなった場合に、第2の増幅器50が出力可能なドライバ電源VDRVの最大値よりも大きな電圧となる昇圧電圧Voutをドライバ回路60aに供給することができる。これにより、実施の形態2にかかる昇圧回路2は、実施の形態1にかかる昇圧回路1よりも広い負荷電流Ioの変動範囲に対して、高い電力効率を維持することが可能になる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、第2の増幅器を増幅率が1となるバッファ回路により構成することも可能である。
1、2 昇圧回路
10 信号生成回路
11 出力回路
20 第1の増幅器
21 定電圧源
22 アンプ
30 比較器
40 三角波生成回路
50 第2の増幅器
51 アンプ
60、60a ドライバ回路
70 負荷回路
Tr 駆動トランジスタ
Cb、Cf コンデンサ
Co 平滑コンデンサ
Cp 入力寄生容量
D ダイオード
R1〜R6、Rf 抵抗
L 昇圧コイル
SW1、SW2 スイッチ
DE デットタイム信号
VFB 中間電圧
VBAT 主電源
VDRV ドライバ電源
Io 負荷電流
SCNT PWM信号
TCNT、TVDRV 端子
TGC1、TGC2 端子
TFB 帰還端子
Vout 昇圧電圧
Vref 基準電圧
Vtri 三角波信号
10 信号生成回路
11 出力回路
20 第1の増幅器
21 定電圧源
22 アンプ
30 比較器
40 三角波生成回路
50 第2の増幅器
51 アンプ
60、60a ドライバ回路
70 負荷回路
Tr 駆動トランジスタ
Cb、Cf コンデンサ
Co 平滑コンデンサ
Cp 入力寄生容量
D ダイオード
R1〜R6、Rf 抵抗
L 昇圧コイル
SW1、SW2 スイッチ
DE デットタイム信号
VFB 中間電圧
VBAT 主電源
VDRV ドライバ電源
Io 負荷電流
SCNT PWM信号
TCNT、TVDRV 端子
TGC1、TGC2 端子
TFB 帰還端子
Vout 昇圧電圧
Vref 基準電圧
Vtri 三角波信号
Claims (7)
- 主電源に接続された昇圧コイルと、前記昇圧コイルを駆動して昇圧電圧を生成する駆動トランジスタとを有する昇圧回路に用いられるPWM信号生成回路であって、
前記昇圧電圧の電圧値に基づき中間電圧を生成する第1の増幅器と、
三角波信号を生成する三角波生成回路と、
前記中間電圧の電圧レベルと前記三角波信号の電圧レベルとを比較し中間PWM信号を生成する比較器と、
前記中間PWM信号に基づき前記駆動トランジスタに与えるPWM信号を生成するドライバ回路と、
前記中間電圧の電圧値の大きさに基づき前記ドライバ回路に与えるドライバ電源を生成する第2の増幅器と、
を有するPWM信号生成回路。 - 前記ドライバ回路は、前記ドライバ電源の電圧値を最大電圧値とする前記PWM信号を生成する請求項1に記載のPWM信号生成回路。
- 前記ドライバ電源生成回路と前記ドライバ回路との間に設けられる第1のスイッチと、
前記ドライバ電源生成回路と前記昇圧電圧を前記第1の増幅器に帰還させる出力帰還配線との間に設けられ、前記第1のスイッチと排他的に導通状態となる第2のスイッチとを有し、
前記ドライバ回路は、前記中間PWM信号のデューティー比が最大値よりも小さい場合において前記第1のスイッチを導通状態とし、前記中間PWM信号のデューティー比が最大値よりも大きい場合に前記第2のスイッチを導通状態とするデットタイム信号を出力する請求項1又は2に記載のPWM信号生成回路。 - 前記ドライバ電源の電圧値は、前記主電源と前記中間電圧とを第1の分圧比で分圧した第1の分圧電圧に基づき決定される請求項1乃至3のいずれか1項に記載のPWM信号生成回路。
- 前記第2の増幅器は、前記第1の分圧電圧を所定の増幅率で増幅して前記ドライバ電源を生成する請求項4に記載のPWM信号生成回路。
- 前記第1の増幅器は、前記昇圧電圧を第2の分圧比で分圧した第2の分圧電圧と、予め電圧値が設定される定電圧との電圧差を増幅して前記中間電圧を生成する請求項1乃至5のいずれか1項に記載のPWM信号生成回路。
- 主電源に接続された昇圧コイルと、
前記昇圧コイルを駆動して昇圧電圧を生成する駆動トランジスタと、
前記昇圧電圧の電圧値に基づき中間電圧を生成する増幅器と、
三角波信号を生成する三角波生成回路と、
前記中間電圧の電圧レベルと前記三角波信号の電圧レベルとを比較し中間PWM信号を生成する比較器と、
前記中間PWM信号に基づき前記駆動トランジスタに与えるPWM信号を生成するドライバ回路と、
前記中間電圧の電圧値の大きさに基づき前記ドライバ回路に与えるドライバ電源を生成するドライバ電源生成回路と、
を有する昇圧回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008377A JP2010166749A (ja) | 2009-01-19 | 2009-01-19 | 昇圧回路及びpwm信号生成回路 |
US12/654,800 US8198879B2 (en) | 2009-01-19 | 2010-01-05 | Booster circuit and PWM signal generator |
CN201010002527A CN101783591A (zh) | 2009-01-19 | 2010-01-08 | 升压器电路和pwm信号生成器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008377A JP2010166749A (ja) | 2009-01-19 | 2009-01-19 | 昇圧回路及びpwm信号生成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010166749A true JP2010166749A (ja) | 2010-07-29 |
Family
ID=42336422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009008377A Pending JP2010166749A (ja) | 2009-01-19 | 2009-01-19 | 昇圧回路及びpwm信号生成回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8198879B2 (ja) |
JP (1) | JP2010166749A (ja) |
CN (1) | CN101783591A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8717004B2 (en) * | 2011-06-30 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit comprising transistors that have different threshold voltage values |
CN102545679B (zh) * | 2012-02-21 | 2014-06-11 | 陈清娇 | 一种高效率逆变器及其逆变方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69326904T2 (de) * | 1992-01-14 | 2000-03-16 | The Nippon Signal Co., Ltd. | Steuerschaltung für induktive Last |
KR100243489B1 (ko) * | 1995-11-22 | 2000-02-01 | 니시무로 타이죠 | 주파수 변환기 및 이를 이용한 무선 수신기 |
US6369558B2 (en) * | 2000-06-23 | 2002-04-09 | Rohm Co., Ltd. | Switching regulator |
WO2002056646A2 (en) * | 2001-01-12 | 2002-07-18 | Matsushita Electric Works, Ltd. | Ballast for a discharge lamp |
JP2004096967A (ja) | 2002-09-04 | 2004-03-25 | Densei Lambda Kk | スイッチング電源装置 |
JP4757007B2 (ja) * | 2005-12-08 | 2011-08-24 | 富士通セミコンダクター株式会社 | 昇圧型dc−dcコンバータおよび昇圧型dc−dcコンバータの制御方法 |
CN101083055A (zh) * | 2006-05-29 | 2007-12-05 | 启萌科技有限公司 | 背光模组的控制方法及其控制驱动装置 |
JP4769694B2 (ja) * | 2006-11-20 | 2011-09-07 | 富士通テン株式会社 | 電圧出力回路,集積回路,および電子機器 |
JP4631916B2 (ja) * | 2008-02-21 | 2011-02-16 | 日本テキサス・インスツルメンツ株式会社 | 昇圧形dc−dcコンバータ |
-
2009
- 2009-01-19 JP JP2009008377A patent/JP2010166749A/ja active Pending
-
2010
- 2010-01-05 US US12/654,800 patent/US8198879B2/en not_active Expired - Fee Related
- 2010-01-08 CN CN201010002527A patent/CN101783591A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN101783591A (zh) | 2010-07-21 |
US20100181978A1 (en) | 2010-07-22 |
US8198879B2 (en) | 2012-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100514813C (zh) | Dc-dc变换器及其控制单元和方法 | |
US7852056B2 (en) | Switching regulator | |
KR100927882B1 (ko) | Dc-dc 컨버터 및 dc-dc 컨버터의 제어 방법 | |
KR101048779B1 (ko) | Dc-dc 컨버터 | |
KR100967474B1 (ko) | 스위칭 레귤레이터 및 이것을 구비한 전자 기기 | |
CN106716806B (zh) | 切换式功率级及用于控制切换式功率级的方法 | |
KR20110087234A (ko) | 스위칭 레귤레이터 | |
US8164315B2 (en) | Power supply circuit | |
KR20090028498A (ko) | 스위칭 레귤레이터 및 그 제어 방법 | |
JP2007060895A (ja) | スイッチング型電圧調整器用のアナログ内部ソフト始動およびクランプ回路 | |
KR20080046096A (ko) | 승강압형 스위칭 레귤레이터 | |
KR101947365B1 (ko) | 제어 회로, dcdc 컨버터, 및 구동 방법 | |
WO2007018089A1 (ja) | 電源装置及びこれを用いた電気機器 | |
TWI394356B (zh) | 用於直流轉換器之控制裝置及其相關直流轉換器 | |
CN101295927B (zh) | 改进型振荡器及使用该振荡器的降压电源转换器 | |
JP2010279138A (ja) | スイッチング昇圧型dc−dcコンバータおよび半導体集積回路装置 | |
US10468989B2 (en) | Switching regulator including a clamp circuit | |
US8018207B2 (en) | Switching regulator | |
JP2010166749A (ja) | 昇圧回路及びpwm信号生成回路 | |
KR101404568B1 (ko) | 전류 모드 제어의 펄스폭변조 변환 장치 | |
US8416591B2 (en) | DC-DC converter with soft start circuit | |
US20130257400A1 (en) | Current control for dc-dc converter | |
JP2014217261A (ja) | 変換装置 | |
JP2005057954A (ja) | 昇降圧自動切換え回路 | |
JP4677284B2 (ja) | 誤差増幅回路 |