JP2010164666A - ドライバ回路、液晶表示装置、及び出力信号制御方法 - Google Patents

Abstract

【課題】 電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路において、電荷のチャージシェアリング駆動時に発生するＥＭＩ（Electro Magnetic Interference）を低減する。
【解決手段】 クロック信号（ＣＬＫ１）により制御される先行導通手段（ＳＷ１３）は、基準電位より高い電位である正極性を有する第１回路（６１）の出力信号線と、基準電位より低い電位である負極性を有する第２回路（６２）の出力信号線とを導通させる。所定時間経過後に、クロック信号（ＣＬＫ２）により制御される後続導通手段（ＳＷ２３）は、正極性を有する第３回路（６３）の出力信号線と、負極性を有する第４回路（６４）の出力信号線とを導通させる。
【選択図】 図７

Description

本発明は、ドライバ回路、液晶表示装置、及び出力信号制御方法に関し、より詳しくは、液晶表示パネル、有機ＥＬ及びＤＲＡＭ等の電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路、そのドライバ回路を用いた液晶表示装置、及び出力信号制御方法に関する。

コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。液晶表示装置は、２つの基板の間に封じ込められた液晶分子の配向を変えることにより、光の透過度合いを変化させて、表示させる画像を制御する装置である。この液晶分子の配向を変えるためには、基板に備えられた電極へ供給する電荷を制御して、基板間の電界を変化させる必要があるが、供給する電荷の極性に偏りがある場合には液晶パネルの短寿命化を招くため、電荷の極性を反転させながら駆動する、いわゆる反転駆動法により表示画像の制御を行うのが一般的である。また、電荷反転のために消費される電力を抑えるため、極性の異なる出力信号同士を所定のタイミングで短絡させて、電荷反転のために消費される電力を抑えるチャージシェアリング駆動と呼ばれる駆動方法が知られている（特許文献１及び２参照）。

特開２００３−１２２３１７号公報 特開昭６２−０５５６２５号公報

上述のチャージシェアリング駆動は、液晶表示装置の省電力化に重要な役割を果たしている。しかしながら、このチャージシェアリング駆動の際に液晶表示画面からＥＭＩ（Electro Magnetic Interference：電磁波妨害）が生じることがわかっており、ＥＭＩが大きくなった場合には、装置内外の他の電子機器の動作に影響を与える可能性がある。特に利用者の指等が画面に接触することにより、入力装置として動作するタッチパネル式の液晶表示装置においては、液晶表示画面に近接して配置されることから、表示画面で発生するＥＭＩの影響を受けやすく、誤った位置座標が認識されることによる誤作動を防ぐ必要がある。

本発明は上述の事情を鑑みてされたものであり、電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路において、電荷のチャージシェアリング駆動時に発生するＥＭＩの低減を図ることを目的とする。

本発明のドライバ回路は、電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路であって、前記配列内の、それぞれ異なる複数のセルに電荷を供給するための電圧を出力する第１回路、第２回路、第３回路及び第４回路と、基準電位より高い電位である正極性、又は低い電位である負極性のいずれか一方の極性を有する前記第１回路の出力信号線と、他方の極性を有する前記第２回路の出力信号線とを導通させて、前記第１回路及び前記第２回路の出力信号線の電位を基準電位に近づける先行導通手段と、前記先行導通手段による導通の後に、前記正極性、又は前記負極性のいずれか一方の極性を有する前記第３回路の出力信号線と、他方の極性を有する前記第４回路の出力信号線とを導通させて、前記第３回路及び前記第４回路の出力信号線の電位を基準電位に近づける後続導通手段と、を備えるドライバ回路である。

ここで、電荷を蓄積することのできるセルの配列とは、例えば、液晶表示装置で用いられる画素電極アレイ、有機ＥＬ表示装置で用いられる発光素子アレイ、及びＤＲＡＭ（Dynamic Random Access Memory）のメモリアレイ等を意味する。また、ここでの基準電位は、各回路の出力信号線が導通することにより、それらの出力信号線の電位の移動先を示す電位であるが、一定である必要はなく、基準電位は交流であってもよい。

また、本発明のドライバ回路は、前記第１回路、第２回路、第３回路及び第４回路は、それぞれ一定周期で出力信号の極性を反転させる反転回路であり、前記第１回路及び前記第３回路の出力信号は互いに反対の極性を維持しながら反転すると共に、前記第３回路及び前記第４回路の出力信号は互いに反対の極性を維持しながら反転し、前記先行導通手段及び前記後続導通手段は、それぞれ前記一定周期で導通し、前記先行導通手段が導通してから前記後続導通手段が導通するまでの時間は、前記一定周期と比較して短い時間である、とすることができる。

この場合には、第１〜４回路は、それぞれが周期的な電位変化を行うと共に、第１回路と第３回路は互いに反対の極性を保ちながら周期的に変化し、また、第１回路と第３回路は互いに反対の極性を保ちながら周期的に変化する。そして、先行導通手段及び後続導通手段による導通もこの周期で導通を繰り返す。ここで、「一定周期と比較して短い時間」とは、同一周期中のタイミングで導通が行われることを意味する。

また、本発明のドライバ回路は、前記先行導通手段の導通するタイミングを制御するクロック信号を生成する先行クロック信号生成手段と、前記先行クロック信号生成手段が生成するクロック信号とは、周期が同一で位相が異なるクロック信号であり、前記後続導通手段の導通するタイミングを制御するクロック信号を生成する後続クロック信号生成手段と、を更に備えることができる。

また、本発明のドライバ回路は、前記セルは、前記配列内の配置により、第１セル群及び第２セル群のいずれかに分類され、前記第１セル群に分類されたセルに電荷を供給するための回路は、前記先行クロック信号生成手段により生成されたクロック信号により導通するタイミングを制御され、前記第２セル群に分類されたセルに電荷を供給するための回路の出力信号線は、前記後続クロック信号生成手段により生成されたクロック信号により導通するタイミングを制御される、とすることができる。

この場合には、ドライバ回路の出力信号線は、その出力信号線が制御するセルの配置により、先行クロック信号生成手段により生成されたクロック信号によるタイミングで導通される第１回路及び第２回路の出力信号線と、後続クロック信号生成手段により生成されたクロック信号によるタイミングで導通される第３回路及び第４回路の出力信号線とに分けられる。

また、本発明のドライバ回路は、前記配列は、前記セルを画素とする表示画面であり、前記表示画面は、前記表示画面の一辺と平行な線により分割される複数の分割画面を含み、前記分割画面の各々は、端から交互に第１セル群と、第２セル群に該当する、とすることができる。この場合には、表示画面は、交互に配置された第１セル群と第２セル群とからなる分割画面により構成されることとなり、導通のタイミングは画面全体で分散される。

また、本発明のドライバ回路は、前記セルは、液晶の配向を変えるための画素電極であり、前記第１回路、第２回路、第３回路及び第４回路は、それぞれ前記画素電極に電圧を印加して画像を表示する、液晶表示装置用の回路である、とすることができる。すなわち、本発明のドライバ回路は、液晶表示装置用のドライバ回路として用いることができる。

また、本発明のドライバ回路は、前記セルは、発光素子であり、前記第１回路、第２回路、第３回路及び第４回路は、それぞれ前記発光素子に電圧を印加して画像を表示する、有機ＥＬ表示装置用の回路である、とすることができる。すなわち、本発明のドライバ回路は、有機ＥＬ表示装置用のドライバ回路として用いることができる。

また、本発明のドライバ回路は、前記セルは、キャパシタの一方の電極であり、前記第１回路、第２回路、第３回路及び第４回路は、それぞれ前記キャパシタの一方の電極に電圧を印加して情報を保存する、メモリ装置用の回路である、とすることができる。すなわち、本発明のドライバ回路は、メモリ装置用のドライバ回路として用いることができる。

本発明の液晶表示装置は、請求項１〜６のいずれか一項に記載のドライバ回路を有するドライバ素子と、液晶材を内包し、電荷を蓄積することのできる画素電極の配列を有する液晶パネルと、を備える液晶表示装置である。

また、本発明の液晶表示装置は、前記ドライバ素子を覆う導電性テープと、前記液晶パネルの外縁に設置される導電性の筐体と、前記導電性テープと前記筐体とを電気的に接続する導電性素材と、を更に備えることができる。

本発明の出力電圧制御方法は、電荷を蓄積することのできるセルの配列への電荷供給するための出力信号制御方法であって、基準電位より高い電位である正極性、又は低い電位である負極性のいずれか一方の極性を有する第１出力信号と、他方の極性を有する第２出力信号とを導通させて、前記第１出力信号及び前記第２出力信号の基準電位に近づける先行導通工程と、前記先行導通工程の後に、前記正極性、又は前記負極性のいずれか一方の極性を有する第３出力信号と、他方の極性を有する第４出力信号とを導通させて、前記第３出力信号及び前記第４出力信号の電位を基準電位に近づける後続導通工程と、を有する出力信号制御方法である。

本発明の一実施形態である液晶表示装置を概略的に示す図である。 図１の液晶パネル及びドライバ部を概略的に示す図である。 図２の領域２１の表示制御を説明するための図である。 図２の駆動部３１によるドレイン信号ＤＲ_０及びＤＧ_０の制御を説明するための図である。 図４に示された各信号の時間的変化を示すタイミングチャートである。 図２の駆動部３２によるドレイン信号ＤＲ_５１２及びＤＧ_５１２の制御を説明するための図である。 クロック信号ＣＬＫ１及びＣＬＫ２、並びにドレイン信号Ｄ_０〜Ｄ_５１１及びＤ_５１２〜Ｄ_１０２３の出力の時間的変化を示すタイミングチャートである。 図７のＡのタイミングでの導通に係る画素電極が配置されている領域を示す図である。 図７のＢのタイミングでの導通に係る画素電極が配置されている領域を示す図である。 第一の実施形態においてＴＦＴアレイ基板の分割数を４つにした場合を示す図である。 本発明の一実施形態であるタッチパネル式液晶表示装置を概略的に示す図である。 本発明の一実施形態である有機ＥＬ表示装置を概略的に示す図である。 本発明の一実施形態であるＤＲＡＭ（Dynamic RandomAccess Memory）を概略的に示す図である。

以下、本発明の第一の実施形態を、図１〜図９を参照しつつ説明する。

図１には、本発明のドライバ回路を含む一実施形態であるＴＦＴ（Thin Film Transistor）液晶表示装置１０の構成が模式的に表されている。この液晶表示装置１０は、（ａ）ＴＦＴを含み、これを動作させることにより、画像が視覚的に表示される液晶パネル１１と、（ｂ）液晶パネル１１内のＴＦＴのドレイン端子に印加する電圧を制御するソース・ドライバ部１２と、（ｃ）液晶パネル１１内のＴＦＴのゲート端子に印加する電圧を制御するゲート・ドライバ部１３と、（ｄ）表示させる画像データを受信し、ソース・ドライバ部１２及びゲート・ドライバ部１３に動作を指令する表示制御回路１４と、（ｅ）液晶パネル１１、ソース・ドライバ部１２、ゲート・ドライバ部１３、表示制御回路１４に電力を供給する電源回路１５と、を備えている。

図２には、液晶パネル１１、ソース・ドライバ部１２及びゲート・ドライバ部１３の構成がより詳しく示されている。液晶パネル１１は、横１０２４画素、縦７６８画素のＴＦＴアレイ基板２０と、不図示のカラーフィルタ基板と、偏光板と、基板間に封止された液晶等とから構成されている。更に、ＴＦＴアレイ基板２０は、図に示されるように、領域２１及び領域２２から構成されており、領域２１は、ソース・ドライバ部１２内の第１駆動部３１からの出力信号線であるドレイン信号Ｄ_０〜Ｄ_５１１により制御される領域であり、領域２２は、同じくソース・ドライバ部１２内の第２駆動部３２からの出力信号であるドレイン信号Ｄ_５１２〜Ｄ_１０２３で制御される領域となっている。第１駆動部３１には第１クロック生成部３５により生成されたクロック信号ＣＬＫ１が入力され、第２駆動部３２には第２クロック生成部３６により生成され、クロック信号ＣＬＫ１とは異なるタイミングのクロック信号であるクロック信号ＣＬＫ２が入力されている。また、ゲート・ドライバ部１３は、液晶パネル１１全体のゲート信号Ｇ_０〜Ｇ_７６７を出力する。

図３は、第１駆動部３１とゲート・ドライバ部１３とによるＴＦＴアレイ基板２０の領域２１の表示制御を説明するための図である。この図に示されるように、１画素は、赤、緑及び青の表示を制御するための３種類の透明電極Ｒ、Ｇ及びＢにより構成され、それぞれＴＦＴのソース信号に接続されている。このＴＦＴのドレイン側にはドレイン信号ＤＲ_０〜ＤＲ_５１１、ＤＧ_０〜ＤＧ_５１１及びＤＢ_０〜ＤＢ_５１１が接続され、ゲート側にはゲート信号Ｇ_０〜Ｇ_７６７が接続されており、第１駆動部３１がドレイン信号ＤＲ_０〜ＤＲ_５１１、ＤＧ_０〜ＤＧ_５１１及びＤＢ_０〜ＤＢ_５１１を制御し、ゲート・ドライバ部１３がゲート信号Ｇ_０〜Ｇ_７６７を制御することにより、それぞれの画素において対応する色の表示を制御する。

図４は、図３の第１駆動部３１によるドレイン信号ＤＲ_０及びＤＧ_０の制御を説明するための図である。図に示されるように、第１駆動部３１は、透明電極Ｒに印加するためのドレイン信号ＤＲ_０を出力するＤＲ_０用回路６１と、透明電極Ｇに印加するためのドレイン信号ＤＧ_０を出力するＤＧ_０用回路６２と、ドレイン信号ＤＲ_０及びＤＧ_０を導通させるためのスイッチＳＷ１３とを備え、ＤＲ_０用回路６１及びＤＧ_０用回路６２は、それぞれ、アンプ４１及び４２と、これらのアンプ４１及び４２とドレイン信号ＤＲ_０及びＤＧ_０とをそれぞれ電気的に切り離すためのスイッチＳＷ１１及びＳＷ１２と、を有している。

スイッチＳＷ１１、ＳＷ１２及びＳＷ１３は、それぞれ入力クロック信号ＣＬＫ１により制御されるスイッチ制御信号ＥＱＷ１１、ＥＱＷ１２及びＥＱＷ１３により開閉動作が行なわれる。クロック信号ＣＬＫ１がＬｏｗ状態のときには、スイッチ制御信号ＥＱＷ１１、ＥＱＷ１２及びＥＱＷ１３は共にネガティブであり、スイッチＳＷ１１及びスイッチＳＷ１２は閉状態、スイッチＳＷ１３が開状態となる。一方、クロック信号ＣＬＫ１がＨｉｇｈ状態のときには、スイッチ制御信号ＥＱＷ１１、ＥＱＷ１２及びＥＱＷ１３は共にアクティブであり、スイッチＳＷ１１及びスイッチＳＷ１２は開状態、スイッチＳＷ１３が閉状態となる。ここで、ドレイン信号ＤＲ_０及びＤＧ_０は、周期的に極性の異なる信号を反転させながら出力するように制御され、更に、ドレイン信号ＤＲ_０とＤＧ_０とは同じタイミングで互いに異なる極性の出力を行うように制御されている。

図５は、クロック信号ＣＬＫ１、スイッチ制御信号ＥＱＷ１１、ＥＱＷ１２及びＥＱＷ１３、並びにドレイン信号ＤＲ_０及びＤＧ_０の動作を表したタイミングチャートである。このチャートに示されるように、まず、クロック信号ＣＬＫ１がＨｉｇｈになると、この動作に追従して、スイッチ制御信号ＥＱＷ１１がアクティブになり、これに伴い、スイッチＳＷ１１が開状態となり、アンプ４１とドレイン信号ＤＲ_０が電気的に切り離される。この後時間Ｔｄ１経過後に、スイッチ制御信号ＥＱＷ１２がアクティブになると、スイッチＳＷ１２が開状態となり、アンプ４２とドレイン信号ＤＧ_０が電気的に切り離される。更に時間Ｔｄ２経過後にスイッチ制御信号ＥＱＷ１３がアクティブになると、スイッチＳＷ１３が閉状態となり、ドレイン信号ＤＲ_０とＤＧ_０とが導通する。ドレイン信号ＤＲ_０とＤＧ_０とが導通すると、ドレイン信号ＤＲ_０の正（負）の極性とドレイン信号ＤＧ_０の負（正）の極性とが打ち消しあい、互いに基準電位Ｖcomに近づく。Ｔｓ時間経過すると、スイッチ制御信号ＥＱＷ１３は、ネガティブとなり、ドレイン信号ＤＲ_０とＤＧ_０とが電気的に切り離される。

この後時間Ｔｄ２経過後に、スイッチ制御信号ＥＱＷ１２がネガティブになると、スイッチＳＷ１２が閉状態となり、アンプ４２とドレイン信号ＤＧ_０が電気的に接続され、ドレイン信号ＤＧ_０は正（負）極性の電圧が印加される。更に時間Ｔｄ１経過後にスイッチ制御信号ＥＱＷ１１がネガティブになると、スイッチＳＷ１１が閉状態となり、アンプ４１とドレイン信号ＤＲ_０が電気的に接続され、ドレイン信号ＤＲ_０は負（正）極性の電圧が印加される。以降、水平同期の周期（１Ｈ）で同様の動作が繰り返される。

図６は、図３の第２駆動部３２によるドレイン信号ＤＲ_５１２及びＤＧ_５１２の制御を説明するための図である。第２駆動部３２の構成は、第１駆動部３１と同様に、透明電極Ｒに印加するためのドレイン信号ＤＲ_５１２を出力するＤＲ_５１２用回路６３と、透明電極Ｇに印加するためのドレイン信号ＤＧ_５１２を出力するＤＧ_５１２用回路６４と、ドレイン信号ＤＲ_５１２及びＤＧ_５１２を導通させるためのスイッチＳＷ２３とを備え、ＤＲ_５１２用回路６３及びＤＧ_５１２用回路６４は、それぞれ、アンプ４３及び４４と、これらのアンプ４３及び４４とドレイン信号ＤＲ_５１２及びＤＧ_５１２とをそれぞれ電気的に切り離すためのスイッチＳＷ２１及びＳＷ２２と、を有している。それぞれのスイッチＳＷ２１、ＳＷ２２及びＳＷ２３は、入力クロック信号ＣＬＫ２により制御されるスイッチ制御信号ＥＱＷ２１、ＥＱＷ２２及びＥＱＷ２３により開閉動作を行う。各信号は、入力クロック信号ＣＬＫ２のタイミングが、入力クロック信号ＣＬＫ１と異なる他は、図５のタイミングチャートと同様に動作する。

図７には、クロック信号ＣＬＫ１が入力された第１駆動部３１による出力であるドレイン信号Ｄ_０〜Ｄ_５１１と、クロック信号ＣＬＫ２が入力された第２駆動部３２による出力であるドレイン信号Ｄ_５１２〜Ｄ_１０２３とのタイミングが示されている。なお、この図７のタイミングチャートでは、ドレイン信号の極性については考慮されていない。図に示されるように、入力クロック信号ＣＬＫ２のタイミングは、入力クロック信号ＣＬＫ１から時間ＴＤ遅れており、このため、チャージシェアリングのタイミング、すなわち、ＳＷ１３及びＳＷ２３の導通（閉）のタイミングも時間ＴＤだけずれ、ドレイン信号Ｄ_０〜Ｄ_５１１の電位、及びドレイン信号Ｄ_５１２〜Ｄ_１０２３の電位が基準電位Ｖｃｏｍに移動するタイミングも時間ＴＤだけ異なることとなる。つまり、図７のＡのタイミングで、第１駆動部３１により制御される領域２１でチャージシェアリングが行われた後（図８斜線部分）、Ｂのタイミングで第２駆動部３２により制御される領域２２でチャージシェアリングが行われる（図９斜線部分）。これにより、ＴＦＴアレイ基板２０の全面で同時にチャージシェアリングが行われるときよりも、発生するＥＭＩを低減させることができる。

以下、本発明の第二の実施形態を、図１０を参照しつつ説明する。

上述の第一の実施形態では、ＴＦＴアレイ基板２０を領域２１及び２２の２つに分割することとしたが、図１０に示すように、領域１２１〜１２４の４つに分割することとしてもよい。この場合には、図に示されるように、クロック信号ＣＬＫ１及びＣＬＫ２をそれぞれ分岐させ、領域１２１〜１２４のドレイン信号Ｄを制御する第１駆動部１３１〜第４駆動部１３４に、それぞれを交互に入力させることにより、同時に発生するＥＭＩを分散させ、全体のＥＭＩの低減を図ることができる。また、これに限らず、更に、ＴＦＴアレイ基板の分割数が増えた場合や、タイミングの異なるクロック信号を加えた場合についても、本発明の技術的思想の範囲を超えるものではない。

以下、本発明の第三の実施形態を、図１１を参照しつつ説明する。

図１１には、上述の第一又は第二の実施形態に記載された液晶パネル１１を用いたタッチパネル式液晶表示装置５０が模式的に示されている。図１１に示されるように、タッチパネル式液晶表示装置５０は、（ｉ）第一又は二の実施形態に示された液晶パネルと同様の構造を有する液晶パネル１１と、（ii）利用者の指等が接触することにより、入力装置として機能するタッチパネル部５１と、（iii）液晶パネル１１の裏面側から光を照射するバックライトユニット５２と、（iv）タッチパネル式液晶表示装置５０の筐体である金属フレーム部５３と、（ｖ）ＣＯＦ（Chip On Film）やＴＣＰ（Tape Carrier Package）等のフィルム状の配線回路である柔軟性回路基板５４と、（vi）柔軟性回路基板５４に取り付けられ、前述のゲート・ドライバ部１３及びソース・ドライバ部１２等の回路が含まれるドライバＩＣ５５と、（vi）ドライバＩＣ５５を覆うように柔軟性回路基板５４に巻かれている導電性テープ５６と、（vii）金属フレーム部５３及び導電性テープ５６と接触し、電磁波等を伝導させて拡散する導電性クッションスペーサ５７と、を備えている。

前述のチャージシェアリングにより発生するＥＭＩは、液晶パネル１１の前面からだけではなく、導通させるためのスイッチＳＷ１３やＳＷ２３を有するドライバＩＣ５５においても発生する。したがって、図１１のような構成とすることにより、ドライバＩＣ５５においてチャージシェアリング時に発生した電磁波は、導電性テープ５６、導電性クッションスペーサ５７、及び金属フレーム部５３を順に伝わり、拡散されることにより低減される。したがって、第一又は二の実施形態に記載された液晶パネルと用いると共に、本実施形態のような構成とすることにより、発生するＥＭＩを相乗的に低減させることができる。

以下、本発明の第四の実施形態を、図１２を参照しつつ説明する。

上述の第一〜三の実施形態では、液晶表示装置について用いる例について示したが、これと同様に、電荷を蓄積することのできるセルの配列を有する装置、例えば、発光素子を用いて表示を行う有機ＥＬ表示装置や、ＲＡＭ（Random Access Memory）などのメモリデバイス等に適用することができる。

図１２には、有機ＥＬ表示装置２００に用いる場合について示されている。有機ＥＬパネル２０１は、液晶パネル１１の透明電極Ｒ、Ｇ、Ｂ（図３参照）を発光素子Ｒ０、Ｇ０、Ｂ０と置き換えたような構造となっている。上述の第一の実施形態と同様に、有機ＥＬ表示装置２００は、ソース・ドライバ部２０２及びゲート・ドライバ部２０３を備えている。したがって、第一又は第二の実施形態と同様に、チャージシェアリングを行う際に、本発明のドライバ回路を適用することにより、ＥＭＩの低減を図ることができる。

以下、本発明の第五の実施形態を、図１３を参照しつつ説明する。

図１３には、揮発性メモリであるＤＲＡＭ３００に適用した場合の例が示されている。メモリ配列３０１は、電界効果トランジスタ（ＦＥＴ（Field effect transistor））と、キャパシタとを各セルに有する配列であり、行アドレスデコーダ３０２と、列アドレスデコーダ３０３とにより各セルにアクセスが行われる。したがって、第一又は第二の実施形態と同様に、チャージシェアリングを行う際に、本発明のドライバ回路を適用することにより、ＥＭＩの低減を図ることができる。

以上説明したように、本発明に係るドライバ回路では、電荷を蓄積することのできるセルの配列への電荷供給を制御し、第１駆動部において、基準電位より高い電位を有する信号線と、基準電位より低い電位を有する信号線とが、クロック信号ＣＬＫ１のタイミングに制御されて導通するとともに、これに遅れて、第２駆動部において、基準電位より高い電位を有する信号線と、基準電位より低い電位を有する信号線とが、クロック信号ＣＬＫ２のタイミングに制御されて導通する。したがって、本発明に係るドライバ回路は、導通（チャージシェアリング動作）の際に発生するＥＭＩのタイミングを分散し、その影響を低減することができる。

なお、上述の第一又は第二の実施形態では、基準電位Ｖｃｏｍを一定とした駆動方式としたが、基準電位Ｖｃｏｍを交流とした場合のチャージシェアリングにも用いることができる。

また、上述の第一又は第二の実施形態では、チャージする極性の反転駆動方式をいわゆるドット反転駆動方式としたが、フレーム反転駆動方式、水平ライン反転駆動方式、及び垂直反転駆動方式その他の反転駆動方式にも用いることができる。

また、上述の第一〜第三の実施形態では、ＴＦＴにより液晶表示を行う表示装置について示したが、本発明は、チャージシェアリング機能を有するＴＦＤ（Thin Film Diode）やＭＩＭ（Metal Insulated Metal）等その他の方式により表示を行う液晶表示装置についても用いることができる。

以上説明したように、本発明のドライバ回路、そのドライバ回路を用いた液晶表示装置、及び出力信号制御方法は、液晶表示パネル、有機ＥＬ及びＤＲＡＭ等の電荷を蓄積することのできるセルの配列を有する装置へ適用することができる。

１０ 液晶表示装置、１１ 液晶パネル、１２，２０２ ソース・ドライバ部、１３，２０３ ゲート・ドライバ部、１４ 表示制御回路、１５ 電源回路、２０ ＴＦＴアレイ基板、２１，２２ 領域、３１ 第１駆動部、３２ 第２駆動部、３５ 第１クロック生成部、３６ 第２クロック生成部、４１〜４４ アンプ、５０ タッチパネル式液晶表示装置、５１ タッチパネル部、５２ バックライトユニット、５３ 金属フレーム部、５４ 柔軟性回路基板、５５ ドライバＩＣ、５６ 導電性テープ、５７ 導電性クッションスペーサ、６１ ＤＲ_０用回路、６２ ＤＧ_０用回路、６３ ＤＲ_５１２用回路、６４ ＤＧ_５１２用回路、２００ 有機ＥＬ表示装置、２０１ 有機ＥＬパネル、３００ ＤＲＡＭ、３０１ メモリ配列、３０２ 行アドレスデコーダ、３０３ 列アドレスデコーダ、ＣＬＫ１，ＣＬＫ２ クロック信号、Ｄ ドレイン信号、Ｇ ゲート信号、ＳＷ１１〜ＳＷ１３ スイッチ、ＳＷ２１〜ＳＷ２３ スイッチ、ＥＱＷ１１〜ＥＱＷ１３ スイッチ制御信号、ＥＱＷ２１〜ＥＱＷ２３ スイッチ制御信号。

Claims (11)

1. 電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路であって、
   前記配列内の、それぞれ異なる複数のセルに電荷を供給するための電圧を出力する第１回路、第２回路、第３回路及び第４回路と、
   基準電位より高い電位である正極性、又は低い電位である負極性のいずれか一方の極性を有する前記第１回路の出力信号線と、他方の極性を有する前記第２回路の出力信号線とを導通させて、前記第１回路及び前記第２回路の出力信号線の電位を基準電位に近づける先行導通手段と、
   前記先行導通手段による導通の後に、前記正極性、又は前記負極性のいずれか一方の極性を有する前記第３回路の出力信号線と、他方の極性を有する前記第４回路の出力信号線とを導通させて、前記第３回路及び前記第４回路の出力信号線の電位を基準電位に近づける後続導通手段と、を備えるドライバ回路。
2. 前記第１回路、第２回路、第３回路及び第４回路は、それぞれ一定周期で出力信号の極性を反転させる反転回路であり、
   前記第１回路及び前記第３回路の出力信号は互いに反対の極性を維持しながら反転すると共に、前記第３回路及び前記第４回路の出力信号は互いに反対の極性を維持しながら反転し、
   前記先行導通手段及び前記後続導通手段は、それぞれ前記一定周期で導通し、
   前記先行導通手段が導通してから前記後続導通手段が導通するまでの時間は、前記一定周期と比較して短い時間である、ことを特徴とする請求項１に記載のドライバ回路。
3. 前記先行導通手段の導通するタイミングを制御するクロック信号を生成する先行クロック信号生成手段と、
   前記先行クロック信号生成手段が生成するクロック信号とは、周期が同一で位相が異なるクロック信号であり、前記後続導通手段の導通するタイミングを制御するクロック信号を生成する後続クロック信号生成手段と、を更に備えることを特徴とする請求項１に記載のドライバ回路。
4. 前記セルは、前記配列内の配置により、第１セル群及び第２セル群のいずれかに分類され、
   前記第１セル群に分類されたセルに電荷を供給するための回路は、前記先行クロック信号生成手段により生成されたクロック信号により導通するタイミングを制御され、
   前記第２セル群に分類されたセルに電荷を供給するための回路の出力信号線は、前記後続クロック信号生成手段により生成されたクロック信号により導通するタイミングを制御される、ことを特徴とする請求項３に記載のドライバ回路。
5. 前記配列は、前記セルを画素とする表示画面であり、
   前記表示画面は、前記表示画面の一辺と平行な線により分割される複数の分割画面を含み、
   前記分割画面の各々は、端から交互に第１セル群と、第２セル群に該当する、ことを特徴とする請求項４に記載のドライバ回路。
6. 前記セルは、液晶の配向を変えるための画素電極であり、
   前記第１回路、第２回路、第３回路及び第４回路は、それぞれ前記画素電極に電圧を印加して画像を表示する、液晶表示装置用の回路である、ことを特徴とする請求項１に記載のドライバ回路。
7. 前記セルは、発光素子であり、
   前記第１回路、第２回路、第３回路及び第４回路は、それぞれ前記発光素子に電圧を印加して画像を表示する、有機ＥＬ表示装置用の回路である、ことを特徴とする請求項１に記載のドライバ回路。
8. 前記セルは、キャパシタの一方の電極であり、
   前記第１回路、第２回路、第３回路及び第４回路は、それぞれ前記キャパシタの一方の電極に電圧を印加して情報を保存する、メモリ装置用の回路である、ことを特徴とする請求項１に記載のドライバ回路。
9. 請求項１〜６のいずれか一項に記載のドライバ回路を有するドライバ素子と、
   液晶材を内包し、電荷を蓄積することのできる画素電極の配列を有する液晶パネルと、を備える液晶表示装置。
10. 前記ドライバ素子を覆う導電性テープと、
    前記液晶パネルの外縁に設置される導電性の筐体と、
    前記導電性テープと前記筐体とを電気的に接続する導電性素材と、を更に備える、ことを特徴とする請求項８に記載の液晶表示装置。
11. 電荷を蓄積することのできるセルの配列への電荷供給するための出力信号制御方法であって、
    基準電位より高い電位である正極性、又は低い電位である負極性のいずれか一方の極性を有する第１出力信号と、他方の極性を有する第２出力信号とを導通させて、前記第１出力信号及び前記第２出力信号の基準電位に近づける先行導通工程と、
    前記先行導通工程の後に、前記正極性、又は前記負極性のいずれか一方の極性を有する第３出力信号と、他方の極性を有する第４出力信号とを導通させて、前記第３出力信号及び前記第４出力信号の電位を基準電位に近づける後続導通工程と、を有する出力信号制御方法。

Images