JP2010153586A - Field effect transistor and method for manufacturing the same - Google Patents

Field effect transistor and method for manufacturing the same Download PDF

Info

Publication number
JP2010153586A
JP2010153586A JP2008330088A JP2008330088A JP2010153586A JP 2010153586 A JP2010153586 A JP 2010153586A JP 2008330088 A JP2008330088 A JP 2008330088A JP 2008330088 A JP2008330088 A JP 2008330088A JP 2010153586 A JP2010153586 A JP 2010153586A
Authority
JP
Japan
Prior art keywords
film
interface
insulating film
sio
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008330088A
Other languages
Japanese (ja)
Inventor
Tatsuo Shimizu
水 達 雄 清
Akira Nishiyama
山 彰 西
Atsuhiro Kinoshita
下 敦 寛 木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008330088A priority Critical patent/JP2010153586A/en
Publication of JP2010153586A publication Critical patent/JP2010153586A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field effect transistor capable of low threshold voltage operation. <P>SOLUTION: The field effect transistor includes: an n-type semiconductor substrate 2; source and drain regions 12a and 12b formed separately on the semiconductor substrate; a first insulation film 4 formed on the semiconductor substrate between the source region and the drain region and containing at least one substance selected among Hf, Zr and Ti and oxygen; a second insulation film 8 formed on the first insulation film and containing silicon and oxygen; and a gate electrode 10 formed on the second insulation film. At least one first substance selected from a group including V, Cr, Te, P, As, S and Se and nitrogen are included in an interface region 7 containing an interface between the first insulation film and the second insulation film. Surface density of the first substance has a first peak toward the second insulation film in the interface region. Surface density of nitrogen has a second peak in the interface region. The position of the second peak is closer to the semiconductor substrate than the position of the first peak. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電界効果トランジスタおよびその製造方法に関する。   The present invention relates to a field effect transistor and a manufacturing method thereof.

従来、ＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）のチャネルに誘起される電荷量を確保するために、ゲート絶縁膜を薄膜化することによって容量を大きくする手法が採られてきた。その結果として、ゲート絶縁膜であるＳｉＯ２膜の薄膜化が推し進められ、現在は１ｎｍを大きく切る厚さにまで到達しようとしている。 Conventionally, in order to secure a charge amount induced in a channel of a MISFET (metal insulator semiconductor field effect transistor), a method of increasing the capacitance by thinning a gate insulating film has been employed. As a result, the SiO 2 film, which is a gate insulating film, has been reduced in thickness, and is now reaching a thickness that greatly exceeds 1 nm.

ここに至り、ＳｉＯ２膜では、ゲート漏れ電流が大きくなり、待機電力の散逸から消費電力が押さえられないところまで来ている。例えば、膜厚０．８ｎｍのＳｉＯ２膜は、ゲート漏れ電流が１ｋＡ／ｃｍ２にまで達しており、消費電力の面での問題が極めて大きい。 At this point, in the SiO 2 film, the gate leakage current increases, and the power consumption cannot be suppressed due to the dissipation of standby power. For example, an SiO 2 film having a thickness of 0.8 nm has a gate leakage current of up to 1 kA / cm 2 , and the problem in terms of power consumption is extremely large.

消費電力を低下させるためには、膜厚を厚くすることが有効である。このため、ＳｉＯ２膜より誘電率の高い物質(high-k dielectric)を用いることにより、ＳｉＯ２膜より厚くても電荷量を確保できる絶縁膜が検討されている。誘電率が高く安定な物質として多くの金属酸化物が知られている。 In order to reduce power consumption, it is effective to increase the film thickness. For this reason, an insulating film that can secure a charge amount even if it is thicker than the SiO 2 film by using a substance having a higher dielectric constant than the SiO 2 film (high-k dielectric) has been studied. Many metal oxides are known as stable materials having a high dielectric constant.

このような特性を有する絶縁膜として、現在、特に有望視されているものとして、ＨｆＯ２、ＺｒＯ２、これらのシリケートからなる膜（ＨｆＳｉＯ、ＺｒＳｉＯ）、およびそれらの窒化物からなる膜（ＨｆＯＮ、ＺｒＯＮ、ＨｆＳｉＯＮ、ＺｒＳｉＯＮ）などが挙げられる。 As insulating films having such characteristics, those that are currently particularly promising are HfO 2 , ZrO 2 , films made of these silicates (HfSiO, ZrSiO), and films made of nitrides thereof (HfON, ZrON, HfSiON, ZrSiON) and the like.

ところが、これらの絶縁膜をゲート絶縁膜として用いると、小さな閾値電圧が得られないという問題が新たに発生する。これは、ゲート絶縁膜と金属のゲート電極との界面近傍において、界面分極が発生するためである。実効仕事関数がＳｉのミッドギャップ付近にピン止めされて、小さな閾値電圧が実現できなくなっている。この原因は、ｐチャネルＭＩＳＦＥＴ（以下、ｐＭＩＳＦＥＴまたはｐＭＩＳトランジスタともいう）では、酸素欠陥と金属のゲート電極との間の電荷移動であり、ｎチャネルＭＩＳＦＥＴ（以下、ｎＭＩＳＦＥＴまたはｎＭＩＳトランジスタともいう）では、絶縁膜中の余分な酸素と金属のゲート電極との間の電荷移動である。   However, when these insulating films are used as gate insulating films, a new problem arises that a small threshold voltage cannot be obtained. This is because interface polarization occurs near the interface between the gate insulating film and the metal gate electrode. The effective work function is pinned in the vicinity of the Si mid gap, and a small threshold voltage cannot be realized. This is caused by charge transfer between an oxygen defect and a metal gate electrode in a p-channel MISFET (hereinafter also referred to as a pMISFET or a pMIS transistor). In an n-channel MISFET (hereinafter also referred to as an nMISFET or an nMIS transistor), This is charge transfer between excess oxygen in the insulating film and the metal gate electrode.

この問題を解決するために、ｐＭＩＳトランジスタではＡｌを、ｎＭＩＳトランジスタではＬａをゲート絶縁膜に拡散し、ピン止め位置を変化させる方法がそれぞれ、非特許文献１、非特許文献２に提案されている。
M.Kadoshima et.al., 2007 VLSI Technology Digest P66. P.Sivasubramani et.al., 2007 VLSI Technology Digest P68. In order to solve this problem, Non-Patent Document 1 and Non-Patent Document 2 propose a method of changing the pinning position by diffusing Al in a pMIS transistor and La in an nMIS transistor into a gate insulating film, respectively. .
M. Kadoshima et.al., 2007 VLSI Technology Digest P66. P. Sivasubramani et.al., 2007 VLSI Technology Digest P68.

前述した非特許文献１、非特許文献２に開示される技術を用いた場合、ｐＭＩＳトランジスタではＡｌを、ｎＭＩＳトランジスタではＬａをゲート絶縁膜にそれぞれ拡散し、ピン止め位置を変化させている。しかし、Ａｌを拡散したｐＭＩＳトランジスタでは、
（１）十分低い閾値電圧を実現するだけの、十分な量の電圧シフトが得られない、
（２）移動度が劣化する、
（３）電圧シフト量そのものが、成膜工程での酸素分圧や温度に大きく依存する、
（４）ゲート電極への電圧印加による経時変化が大きい、
という問題が挙げられる。 When the techniques disclosed in Non-Patent Document 1 and Non-Patent Document 2 described above are used, Al is diffused in the pMIS transistor and La is diffused in the gate insulating film in the nMIS transistor to change the pinning position. However, in the pMIS transistor with Al diffused,
(1) A sufficient amount of voltage shift to achieve a sufficiently low threshold voltage cannot be obtained.
(2) Mobility deteriorates.
(3) The voltage shift amount itself greatly depends on the oxygen partial pressure and temperature in the film forming process.
(4) Large change over time due to voltage application to the gate electrode,
Problem.

つまり、次世代以降のＣＭＩＳ（Complementary-Metal-Insulator-Semiconductor）トランジスタにおいて要求される性能、例えば低閾値電圧動作を満たすには、実効仕事関数を最適化する別の技術が必須である。   That is, another technique for optimizing the effective work function is indispensable in order to satisfy the performance required for the CMIS (Complementary-Metal-Insulator-Semiconductor) transistor of the next generation or later, for example, low threshold voltage operation.

本発明は、上記事情を考慮してなされたものであって、低閾値電圧動作が可能な電界効果トランジスタおよびその製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a field effect transistor capable of low threshold voltage operation and a method for manufacturing the same.

本発明の第１の態様による電界効果トランジスタは、ｎ型半導体基板と、前記半導体基板に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第１絶縁膜と、前記第１絶縁膜上に形成され、シリコンと酸素を含む第２絶縁膜と、前記第２絶縁膜上に形成されたゲート電極と、を備え、Ｖ、Ｃｒ、Ｔｅ、Ｐ、Ａｓ、Ｓ、Ｓｅの群から選ばれた少なくとも一つの第１物質と、窒素と、が前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に含まれ、前記第１物質の面密度が前記界面領域内の前記第２絶縁膜側において第１ピークを有し、前記窒素の面密度が前記界面領域内に第２ピークを有し、前記第２ピークの位置が、前記第１ピークの位置よりも前記半導体基板側にあることを特徴とする。   A field effect transistor according to a first aspect of the present invention includes an n-type semiconductor substrate, source and drain regions formed apart from the semiconductor substrate, and the semiconductor substrate between the source region and the drain region. A first insulating film containing oxygen and at least one substance selected from Hf, Zr, and Ti; a second insulating film formed on the first insulating film and containing silicon and oxygen; And at least one first material selected from the group consisting of V, Cr, Te, P, As, S, and Se, and nitrogen is provided in the first insulating layer. The surface density of the first substance is included in an interface region including an interface between the film and the second insulating film, and the surface density of the first substance has a first peak on the second insulating film side in the interface region. Has a second peak in the interface region, The position of the second peak, characterized in that in the semiconductor substrate side of a position of the first peak.

また、本発明の第２の態様による電界効果トランジスタは、ｎ型半導体基板と、前記半導体基板に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第１絶縁膜と、前記第１絶縁膜上に形成され、シリコンと酸素を含む第２絶縁膜と、前記第２絶縁膜上に形成されたゲート電極と、を備え、Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌの群から選ばれた少なくとも一つの第１物質が前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に含まれ、前記第１物質の面密度が前記界面領域内の前記第１絶縁膜側においてピークを有することを特徴とする。   The field effect transistor according to the second aspect of the present invention includes an n-type semiconductor substrate, a source and drain region formed apart from the semiconductor substrate, and the semiconductor between the source region and the drain region. A first insulating film formed on the substrate and containing at least one substance selected from Hf, Zr, and Ti and oxygen; a second insulating film formed on the first insulating film and containing silicon and oxygen; A gate electrode formed on the second insulating film, Al, Mg, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy , Ho, Er, Tm, Yb, Lu, Ac, Th, Zn, Cd, Hg, Ga, In, and Tl, at least one first material is the first insulating film and the second insulating film. Included in the interface region including the interface with Characterized by having a peak at a surface density of the first material is the first insulating film side in the interface region.

また、本発明の第３の態様による電界効果トランジスタは、ｎ型半導体基板と、前記半導体基板に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第１絶縁膜と、前記第１絶縁膜上に形成され、シリコンと酸素を含む第２絶縁膜と、前記第２絶縁膜上に形成されたゲート電極と、を備え、Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌの群から選ばれた少なくとも一つの第１物質と、フッ素とが前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に含まれ、前記第１物質の面密度が前記界面領域内の前記第１絶縁膜側において第１ピークを有し、前記フッ素の面密度が前記界面領域に第２ピークを有し、前記第２ピークの位置が、前記第１ピークの位置よりも前記ゲート電極側にあることを特徴とする。   The field effect transistor according to the third aspect of the present invention includes an n-type semiconductor substrate, a source and drain region formed apart from the semiconductor substrate, and the semiconductor between the source region and the drain region. A first insulating film formed on the substrate and containing at least one substance selected from Hf, Zr, and Ti and oxygen; a second insulating film formed on the first insulating film and containing silicon and oxygen; A gate electrode formed on the second insulating film, Al, Mg, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy , Ho, Er, Tm, Yb, Lu, Ac, Th, Zn, Cd, Hg, Ga, In, and Tl, and at least one first material, fluorine, and the first insulating film, Interface including interface with second insulating film The surface density of the first material has a first peak on the first insulating film side in the interface region, and the surface density of the fluorine has a second peak in the interface region, The position of the second peak is located on the gate electrode side with respect to the position of the first peak.

また、本発明の第４の態様による電界効果トランジスタは、ｎ型半導体基板と、前記半導体基板に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第１絶縁膜と、前記第１絶縁膜上に形成され、シリコンと酸素を含む第２絶縁膜と、前記第２絶縁膜上に形成されたゲート電極と、を備え、Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌの群から選択された少なくとも一つの第１物質と、Ｖ、Ｃｒ、Ｔｅ、Ｐ、Ａｓ、Ｓ、Ｓｅの群から選択された少なくとも一つの第２物質とが前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に添加され、前記第１物質の面密度が前記界面領域内の前記第１絶縁膜側において第１ピークを有し、前記第２物質の面密度が前記界面領域内の前記第２絶縁膜側において第２ピークを有することを特徴とする。   The field effect transistor according to the fourth aspect of the present invention includes an n-type semiconductor substrate, a source and drain region formed apart from the semiconductor substrate, and the semiconductor between the source region and the drain region. A first insulating film formed on the substrate and containing at least one substance selected from Hf, Zr, and Ti and oxygen; a second insulating film formed on the first insulating film and containing silicon and oxygen; A gate electrode formed on the second insulating film, Al, Mg, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy , Ho, Er, Tm, Yb, Lu, Ac, Th, Zn, Cd, Hg, Ga, In, Tl, and at least one first substance, and V, Cr, Te, P, As, A small number selected from the group of S and Se Both of the second materials are added to an interface region including an interface between the first insulating film and the second insulating film, and the surface density of the first material is increased on the first insulating film side in the interface region. The first material has a first peak, and the surface density of the second material has a second peak on the second insulating film side in the interface region.

また、本発明の第５の態様による電界効果トランジスタの製造方法は、ｎ型半導体基板に、離間されたソースおよびドレイン領域を形成する工程と、前記ソース領域と前記ドレイン領域との間の前記半導体基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜上に金属原子を含む物質を堆積して、前記金属原子を含む物質からなる島状核を形成する工程と、前記島状核を覆うように第２絶縁膜を形成する工程と、前記金属原子が、前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に拡散して、前記第１絶縁膜或いは前記第２絶縁膜を構成する原子を置換する工程と、を備えていることを特徴とする。   According to a fifth aspect of the present invention, there is provided a method of manufacturing a field effect transistor comprising: forming a source and drain region spaced apart on an n-type semiconductor substrate; and the semiconductor between the source region and the drain region. Forming a first insulating film on the substrate; depositing a material containing metal atoms on the first insulating film to form island nuclei made of the material containing metal atoms; and Forming a second insulating film so as to cover the nucleus; and the metal atoms diffuse into an interface region including an interface between the first insulating film and the second insulating film, and the first insulating film or the And a step of substituting atoms constituting the second insulating film.

本発明によれば、低閾値電圧動作が可能な実効仕事関数を有する電界効果トランジスタを提供することができる。   According to the present invention, a field effect transistor having an effective work function capable of low threshold voltage operation can be provided.

本発明の実施形態について図面を参照して詳細に説明する。   Embodiments of the present invention will be described in detail with reference to the drawings.

まず、本発明の一実施形態に用いられる実効仕事関数の制御について説明する。   First, the control of the effective work function used in one embodiment of the present invention will be described.

絶縁膜を構成する物質の価数と、添加物質の価数の関係
絶縁膜が物質Ｍと酸素を含み、この物質Ｍを添加物質Ａによって置換する場合について考える。添加物質Ａが物質Ｍよりも、価数が小さい場合には、絶縁膜中では、実効的に、マイナスの電荷と感じられることになる。反対に、添加物質Ａが物質Ｍよりも、価数が大きい場合には、絶縁膜中では、実効的にプラスの電荷と感じられることになる。ここで、実効的に感じられる電荷（余分な電荷）と言った場合には、注意が必要である。それは、添加物質Ａが酸素と絶縁物質を作り、それがそのまま絶縁物質として絶縁膜中に拡散した場合には、実効的に感じられる電荷が発生しないという点である。 Consider a case where the valence of the substance constituting the insulating film and the valence of the additive substance include the substance M and oxygen, and the substance M is replaced by the additive substance A. When the additive substance A has a valence smaller than that of the substance M, it can be effectively felt as a negative charge in the insulating film. On the other hand, when the additive substance A has a higher valence than the substance M, it can be felt as a positive charge in the insulating film. Here, care should be taken when referring to charges that can be effectively felt (excess charges). That is, when the additive substance A forms an insulating substance with oxygen and diffuses as it is into the insulating film as it is, the charge that can be felt effectively is not generated.

例えば、ＨｆＯ２膜の中に、Ａｌ２Ｏ３（或いは、Ｌａ２Ｏ３）が分散した状態は、余分な電荷を生じない。この場合、絶縁膜は、ｎＨｆＯ２＋ｍＡｌ２Ｏ３（ｎ、ｍは適当な正の整数）の様に記述できる。それに対し、ＨｆＯ２の金属Ｈｆを、金属Ａｌ（或いは、金属Ｌａ）が置換した場合には、Ａｌが置換したサイトは、本来、Ｈｆの＋４価が存在していたサイトに、＋３価のＡｌが入り込んだ状態になり、実効的にマイナス一価（−１）が存在していることになる。どちらの状態になるか、つまり、どちらの状態がより安定かは、イオン半径に大きく依存している。これの詳細は後述する。また、ＨｆＯ２の金属Ｈｆを、金属Ｔａによって置換した場合には、Ｔａによって置換されたサイトは、本来Ｈｆの＋４価が存在していたサイトに、＋５価のＴａが入り込んだ状態になり、実効的にプラス一価（＋１）が存在していることになる。 For example, when Al 2 O 3 (or La 2 O 3 ) is dispersed in the HfO 2 film, no extra charge is generated. In this case, the insulating film can be described as nHfO 2 + mAl 2 O 3 (n and m are appropriate positive integers). On the other hand, when the metal Hf of HfO 2 is replaced by metal Al (or metal La), the site where Al is replaced is the site where the +4 valence of Hf originally exists, and the +3 valent Al Is in a state of entering, and a negative monovalent (−1) exists effectively. Which state, that is, which state is more stable, depends greatly on the ion radius. Details of this will be described later. In addition, when the metal Hf of HfO 2 is substituted with the metal Ta, the site substituted with the Ta is in a state in which +5 valent Ta enters the site where the +4 valence of Hf originally existed, Effectively, there is a positive monovalence (+1).

同様に、ＳｉＯ２膜の中にＬａ２Ｏ３が分散した状態は、ｎＳｉＯ２＋ｍＬａ２Ｏ３（ｎ、ｍは適当な正の整数）と記述でき、余分な電荷を生じない。特に、絶縁膜を構成する物質がシリコンの場合は、シリケートと呼ばれている。例えば、Ｌａ２ＳｉＯ５（＝ＳｉＯ２＋Ｌａ２Ｏ３）は、Ｌａシリケートの一種である。それに対し、ＳｉＯ２中のＳｉを、金属Ａｌで置換した場合には、Ａｌによって置換されたサイトは、本来Ｓｉの＋４価が存在していたサイトに、＋３価のＡｌが入り込んだ状態になり、実効的にマイナス一価（−１）が存在していることになる。また、ＳｉＯ２中のＳｉを、Ａｓで置換した場合には、Ａｓによって置換されたサイトは、本来Ｓｉの＋４価が存在していたサイトに、＋５価のＡｓが入り込んだ状態になり、実効的にプラス一価（＋１）が存在していることになる。 Similarly, a state in which La 2 O 3 is dispersed in the SiO 2 film can be described as nSiO 2 + mLa 2 O 3 (n and m are appropriate positive integers), and no extra charge is generated. In particular, when the material constituting the insulating film is silicon, it is called silicate. For example, La 2 SiO 5 (= SiO 2 + La 2 O 3 ) is a kind of La silicate. On the other hand, when Si in SiO 2 is replaced with metal Al, the site replaced with Al is in a state where +3 valent Al enters the site where +4 valence of Si originally exists. In effect, minus monovalent (−1) exists. In addition, when Si in SiO 2 is substituted with As, the site substituted with As becomes a state in which +5 valent As has entered the site where +4 valence of Si originally exists, which is effective. In other words, plus monovalent (+1) exists.

絶縁膜を構成する物質のイオン半径と、添加物質のイオン半径の関係
一般に、イオン半径が小さい物質は、より少量の酸素が配位し易い。例えば、Ｓｉのイオン半径は、０．４オングストローム程度であり、酸素が４つ配位して、四面体を構成する。それに対し、イオン半径が大きい物質は、より多くの酸素が配位し易い。例えば、Ｈｆのイオン半径は、０．７８オングストローム程度であり、酸素が７〜８つ配位して、フッ化カルシウム構造を構成する。ここで、シリコンと酸素を含む絶縁膜は、シリコンと酸素が四面体構造を作っているので、イオン半径の小さい物質であれば、シリコンと置換することが可能となる。しかし、イオン半径が大きい物質は、シリコンと置換して四面体構造をとると、酸化物として非常に不安定な状態となってしまう。この場合には、シリコンと置換するのではなく、イオン半径の大きな物質自体が、酸素と、より大きな配位数をもった状態（酸素がより多く配位した状態）を構成する方が安定である。この状態が、シリケートである。 Relationship between the ionic radius of the substance constituting the insulating film and the ionic radius of the additive substance In general, a substance having a small ionic radius is likely to coordinate with a smaller amount of oxygen. For example, the ion radius of Si is about 0.4 angstroms, and four oxygens are coordinated to form a tetrahedron. On the other hand, a substance having a large ionic radius is more likely to coordinate more oxygen. For example, the ion radius of Hf is about 0.78 angstroms, and 7 to 8 oxygens are coordinated to form a calcium fluoride structure. Here, since the insulating film containing silicon and oxygen forms a tetrahedral structure, silicon and oxygen can be replaced with silicon if the substance has a small ion radius. However, a substance having a large ionic radius becomes a very unstable state as an oxide when it is replaced with silicon to form a tetrahedral structure. In this case, it is more stable that the substance having a large ionic radius itself constitutes a state with a larger coordination number (a state in which more oxygen is coordinated) rather than replacing silicon. is there. This state is silicate.

次に、大きなイオン半径を持った物質Ｍ（例えばＨｆ）と酸素を含む絶縁膜は、その大きなイオン半径を持った物質Ｍと酸素が６〜８配位構造を作っているので、イオン半径の大きい添加物質Ａであれば、大きなイオン半径を持った物質Ｍと置換することが可能となる。しかし、イオン半径が小さい物質は、大きなイオン半径を持った物質Ｍと置換して６〜８配位構造をとると、酸化物として非常に不安定な状態となってしまう。この場合には、大きなイオン半径を持った物質Ｍと置換するのではなく、イオン半径の小さい物質自体が、酸素と、より小さな配位数（４配位など）をもった状態を構成する方が安定である。   Next, the insulating film containing the substance M (for example, Hf) having a large ionic radius and oxygen forms a 6-8 coordination structure with the substance M having the large ionic radius and oxygen. If the additive substance A is large, it can be replaced with the substance M having a large ionic radius. However, if a substance having a small ionic radius is replaced with a substance M having a large ionic radius and has a 6-8 coordination structure, it becomes a very unstable state as an oxide. In this case, instead of replacing the substance M having a large ionic radius, the substance itself having a small ionic radius constitutes a state having oxygen and a smaller coordination number (such as 4-coordination). Is stable.

次に、Ｓｉ基板／高誘電体膜／ＳｉＯ２膜という積層構造を考える。高誘電体膜とＳｉ基板との界面には、ＳｉＯ２、ＳｉＯＮ、シリケート（ＬａＳｉＯ（Ｎ）、ＬａＡｌＳｉＯ（Ｎ）など）、及びその積層膜などにより、薄い界面層が形成されていることが望ましい。これにより、界面荒れによる移動度が抑制されるからである。ここで、高誘電体膜は、大きなイオン半径を持った物質Ｍの絶縁性酸化物で構成されている。この時、大きなイオン半径を持った物質Ａを添加すると、この物質Ａは、高誘電体膜側に偏る可能性が高い。したがって、電荷を持った状態を少なくとも偏らせることは可能である。それに対し、小さいイオン半径を持った物質Ｂを添加すると、この物質Ｂは、ＳｉＯ２膜に偏る可能性が高い。この場合も電荷を持った状態を少なくとも偏らせることは可能である。この偏りを有効利用することにより、上記ＳｉＯ２膜と高誘電体膜との界面において、固定分極を人工的に作りだし、この固定分極により、閾値を制御する方法を、本発明者達は考え出した。 Next, consider a laminated structure of Si substrate / high dielectric film / SiO 2 film. It is desirable that a thin interface layer is formed at the interface between the high dielectric film and the Si substrate by SiO 2 , SiON, silicate (LaSiO (N), LaAlSiO (N), etc.), and a laminated film thereof. . This is because mobility due to interface roughness is suppressed. Here, the high dielectric film is made of an insulating oxide of the substance M having a large ionic radius. At this time, if the substance A having a large ion radius is added, the substance A is likely to be biased toward the high dielectric film side. Therefore, it is possible to at least bias the state with charge. On the other hand, when the substance B having a small ionic radius is added, the substance B is likely to be biased toward the SiO 2 film. In this case as well, it is possible to at least bias the charged state. By effectively utilizing this bias, the present inventors have devised a method for artificially creating a fixed polarization at the interface between the SiO 2 film and the high dielectric film and controlling the threshold value by this fixed polarization. .

ここで、イオン半径に関してまとめる。本発明の一実施形態では、Ｓｉ基板／高誘電体膜／ＳｉＯ２膜という積層構造において、高誘電体膜が大きなイオン半径を持った物質Ｍの絶縁性酸化物で構成され、ＳｉＯ２膜と高誘電体膜との界面近傍に物質Ａを添加することを考える。本発明の一実施形態では、上記積層構造において、添加される物質ＡがＳｉＯ２膜側に偏在するか或いは高誘電体膜側に偏在するか、が重要である。 Here, the ion radius will be summarized. In one embodiment of the present invention is a laminated structure of Si substrate / high dielectric film / SiO 2 film formed of an insulating oxide material M which high dielectric film having a large ion radius, the SiO 2 film Consider adding the substance A in the vicinity of the interface with the high dielectric film. In one embodiment of the present invention, it is important in the laminated structure whether the added substance A is unevenly distributed on the SiO 2 film side or the high dielectric film side.

そこで、本発明の一実施形態におけるイオン半径の大小の定義は、４配位以下になりやすい状態を小さいイオン半径と定義し、６配位以上になりやすい状態を大きいイオン半径と定義する。酸素と４配位を作るイオンは、酸素のイオン半径との理論比が０．２２５であり、酸素のイオン半径は１．４０オングストロームであるので、酸素と４配位を作るイオン半径は、０．３２オングストロームである。また、酸素と６配位を作るイオンは、酸素のイオン半径との理論比が０．４１４であるので、酸素と６配位を作るイオン半径は、０．５８オングストロームである。この理論比は、多くのセラミックスの教科書に記載されている(例えば、柳田博明著「セラミックスの化学 第二版」（丸善）Ｐ１２)。   Therefore, in the embodiment of the present invention, the definition of the size of the ionic radius is defined as a state in which tetracoordination or less is likely to be a small ion radius, and a state in which it is likely to be 6 or more coordination is defined as a large ion radius. The ion that forms tetracoordinate with oxygen has a theoretical ratio of 0.225 to the ion radius of oxygen, and the ion radius of oxygen is 1.40 angstroms. Therefore, the ion radius that forms tetracoordinate with oxygen is 0. .32 Angstrom. In addition, the ion that forms hexacoordinate with oxygen has a theoretical ratio of 0.414 to the ion radius of oxygen, and thus the ion radius that forms hexacoordinate with oxygen is 0.58 angstrom. This theoretical ratio is described in many ceramic textbooks (for example, Hiroaki Yanagida "Ceramics Chemistry 2nd Edition" (Maruzen) P12).

上記、０．３２オングストロームと０．５８オングストロームの中間の値、０．４５オングストローム以下であれば、酸素と４配位を作ると期待できるが、０．４５オングストロームより大きく０．５８オングストローム未満の値では、４配位も６以上の配位も可能と予想される。本明細書では、０．４５オングストロームより大きく０．５８オングストローム未満の範囲を中間領域と呼ぶ。また、中間領域の物質のイオン半径を、中間のイオン半径と呼ぶ。   If the above value is between 0.32 angstrom and 0.58 angstrom, 0.45 angstrom or less, it can be expected to form 4-coordinate with oxygen, but it is larger than 0.45 angstrom and less than 0.58 angstrom. Therefore, it is expected that 4-coordinate and 6-coordinate or higher are possible. In this specification, a range larger than 0.45 angstroms and smaller than 0.58 angstroms is called an intermediate region. Further, the ionic radius of the substance in the intermediate region is referred to as an intermediate ionic radius.

以下に、具体的なイオン半径を示す。括弧の中はイオン半径をオングストローム単位で記してある。周期律表では、下に行く程大きなイオン半径を有すると予想される。
（ａ）低価数で小さいイオン半径の物質（０．４５オングストローム以下）：
Ｂｅ（０．３３）、Ｂ（０．２２）
（ｂ）低価数で中間のイオン半径の物質：
Ａｌ（０．４９）
（ｃ）低価数で大きいイオン半径の物質（０．５８オングストローム以上）：
Ｍｇ（０．６２）、Ｃａ（１．０３）、Ｓｒ（１．２１）、Ｂａ（１．４３）、Ｓｃ（０．８４）、Ｙ（０．９６）、Ｌａなどのランタノイド（１．１８〜０．８５）、Ａｃなどのアクチノイド（１．２２〜０．９５）、Ｚｎ（０．７４）、Ｃｄ（０．９７）、Ｈｇ（１．１０）Ｇａ（０．６２）、Ｉｎ（０．８１）、Ｔｌ（０．９５）
とまとめられる。ここで、ランタノイドとは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、
Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕであり、Ｌａから順番にイオン半径が小さくなっていく、いわゆるランタノイド収縮が起こっている。しかし、一番小さいＬｕでも０．８５オングストロームと十分に大きな値をとっているので、６以上の高配位をとると考えられる。アクチノイドとは、Ａｃ、Ｔｈ、Ｐａ、Ｕ、Ｎｐ、Ｐｕ、Ａｍなどであるが、現実的にはＡｃ（１．２２）、Ｔｈ（１．１９）が有効であり、他のアクチノイドは、現状では、放射性物質と関係しており、使われていない。Ａｃ、Ｔｈとも大きなイオン半径を持っていることから、６以上の高配位をとると考えられる。将来、Ａｃ、Ｔｈ以外の物質でも、放射性物質と分離されるのであれば、使用可能である。
（ｄ）高価数で小さいイオン半径の物質：
Ｐ（０．３３）、Ａｓ（０．４４）、Ｓ（０．２９）、Ｓｅ（０．４０）
（ｅ）高価数で中間のイオン半径の物質：
Ｖ（０．５６）、Ｃｒ（０．４９）、Ｔｅ（０．５６）
（ｆ）高価数で大きいイオン半径の物質：
Ｎｂ（０．６９）、Ｔａ（０．６８）、Ｍｏ（０．６２）、Ｗ（０．６２）、Ｓｂ（０．６２）、Ｂｉ（０．７２）、Ｐｏ（０．６７）
とまとめられる。 The specific ion radius is shown below. In parentheses, the ion radius is indicated in angstrom units. The periodic table is expected to have a larger ionic radius as it goes down.
(A) Low valence and small ionic radius material (0.45 angstroms or less):
Be (0.33), B (0.22)
(B) Low valence and intermediate ionic radius material:
Al (0.49)
(C) Low valence and large ionic radius material (0.58 angstroms or more):
Lanthanoids such as Mg (0.62), Ca (1.03), Sr (1.21), Ba (1.43), Sc (0.84), Y (0.96), La (1.18) To 0.85), actinoids such as Ac (1.22 to 0.95), Zn (0.74), Cd (0.97), Hg (1.10) Ga (0.62), In (0 .81), Tl (0.95)
It is summarized. Here, the lanthanoid is La, Ce, Pr, Nd, Pm, Sm,
Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu, and so-called lanthanoid contraction occurs in which the ionic radius decreases in order from La. However, even the smallest Lu has a sufficiently large value of 0.85 angstroms, and is considered to have a high coordination of 6 or more. Actinoids include Ac, Th, Pa, U, Np, Pu, Am, etc., but in reality, Ac (1.22) and Th (1.19) are effective, and other actinoids are currently In relation to radioactive material, it is not used. Since both Ac and Th have large ionic radii, it is considered that they take a high coordination of 6 or more. In the future, substances other than Ac and Th can be used as long as they can be separated from radioactive substances.
(D) Expensive and small ionic radius material:
P (0.33), As (0.44), S (0.29), Se (0.40)
(E) Expensive and intermediate ionic radius material:
V (0.56), Cr (0.49), Te (0.56)
(F) Expensive and large ionic radius material:
Nb (0.69), Ta (0.68), Mo (0.62), W (0.62), Sb (0.62), Bi (0.72), Po (0.67)
It is summarized.

イオン半径が中間的な物質（Ａｌ、Ｃｒ、Ｖ、Ｔｅ）に関しては、成膜プロセスに依存して、偏らせることが可能となる。例えば、高誘電体膜（例えばＨｆＳｉＯＮ膜）の上に、Ａｌを成膜して、Ａｌの拡散に十分な熱工程を通すことで、Ａｌを拡散させ、その後に、ＳｉＯ２膜を成膜すれば、多くのＡｌは、高誘電体膜側に偏って分布することになる。しかし、高誘電体膜の上に、Ａｌを成膜して、Ａｌの拡散に十分な熱工程を行わずに、ＳｉＯ２膜を成膜し、その後に、Ａｌの拡散に十分な熱工程を行うことで、Ａｌを拡散させた場合は、界面の両側に分布すると考えられる。このように、プロセス依存性が出てくるので、それを上手に用いることで、より高性能のトランジスタを作成することができる。 Substances with intermediate ionic radii (Al, Cr, V, Te) can be biased depending on the film forming process. For example, Al is formed on a high dielectric film (for example, HfSiON film), Al is diffused by passing through a thermal process sufficient for Al diffusion, and then a SiO 2 film is formed. For example, much Al is distributed unevenly toward the high dielectric film side. However, an Al film is formed on the high dielectric film, and a SiO 2 film is formed without performing a thermal process sufficient for Al diffusion, and then a thermal process sufficient for Al diffusion is performed. By doing so, it is considered that when Al is diffused, it is distributed on both sides of the interface. As described above, process dependency appears, and a high-performance transistor can be created by using it well.

また、中間のイオン半径を持つ物質のうち、Ａｌ、Ｃｒは０．４９オングストロームと比較的小さいイオン半径を持ち、Ｖ、Ｔｅは０．５６オングストロームと大きめのイオン半径を持つ。その結果、Ａｌ、ＣｒはＳｉＯ２膜側で電荷となり易く、高誘電体膜側では、電荷としてではなく、Ａｌ酸化物、Ｃｒ酸化物として分布する傾向がある。つまり、ＳｉＯ２膜側、高誘電体膜側の両側に分布し得るが、電荷として分布するのは、ＳｉＯ２膜側と考えられる。また、Ｖ、Ｔｅは高誘電体膜側で電荷となり易く、ＳｉＯ２膜側では、電荷としてではなく、Ｖ酸化物、Ｔｅ酸化物として分布する傾向がある。つまり、ＳｉＯ２膜側、高誘電体膜側の両側に分布し得るが、電荷として分布するのは、高誘電体膜側と考えられる。 Of the substances having intermediate ionic radii, Al and Cr have relatively small ionic radii of 0.49 angstroms, and V and Te have large ionic radii of 0.56 angstroms. As a result, Al and Cr tend to be charges on the SiO 2 film side, and tend to be distributed as Al oxide and Cr oxide on the high dielectric film side, not as charges. That is, although it can be distributed on both sides of the SiO 2 film side and the high dielectric film side, it is considered that the charge is distributed on the SiO 2 film side. Further, V and Te tend to be charges on the high dielectric film side, and tend to be distributed as V oxide and Te oxide on the SiO 2 film side, not as charges. That is, although it can be distributed on both sides of the SiO 2 film side and the high dielectric film side, it is considered that the charge is distributed on the high dielectric film side.

この結果、ｐ型電界効果トランジスタ向けの構成として、Ａｌを高誘電体膜側に電荷として導入すること、Ｖ、ＴｅをＳｉＯ２膜側に電荷として導入することは、可能であるが、使い難いと考えられる。また、ＣｒをＳｉＯ２膜側に電荷として導入することは可能である。Ａｌはマイナスの電荷となるが、Ｃｒ、Ｖ、Ｔｅはプラスの電荷となる。よって、界面近傍のマイナス電荷（Ｎ−、或いはＬａ−など）と組み合わせることで、大きな閾値シフトを起こさせることが可能である。 As a result, as a configuration for a p-type field effect transistor, it is possible to introduce Al as a charge into the high dielectric film side and introduce V and Te as a charge into the SiO 2 film side, but it is difficult to use. it is conceivable that. It is also possible to introduce Cr as a charge on the SiO 2 film side. Al has a negative charge, but Cr, V, and Te have a positive charge. Therefore, a large threshold shift can be caused by combining with negative charges (N − , La − or the like) in the vicinity of the interface.

実際に、ＳｉＯ２膜と高誘電体膜との界面にＬａを導入し、高誘電体膜がマイナス電荷を有するようにした場合、界面の酸素欠陥と固定分極を作成することができる。これが、非特許文献２に記されたｎＭＩＳトランジスタの閾値電圧シフトのメカニズムである。この場合、Ｓｉ基板／ＳｉＯ２膜／高誘電体膜／制御電極がこの順序で積層された積層構造を有することになる。Ｌａが、ＳｉＯ２膜と高誘電体膜との界面に導入された場合に、ｎＭＩＳトランジスタに大きな閾値電圧シフトが観測される。また、高誘電体膜と制御電極との間にＬａが導入さる場合には、Ｌａが拡散して、ＳｉＯ２膜と高誘電体膜との界面にまで達することで、ｎＭＩＳトランジスタに大きな閾値電圧シフトが観測される。閾値電圧のシフト量はＬａ量に依存して、８００ｍｅＶ程度も十分可能である。 Actually, when La is introduced into the interface between the SiO 2 film and the high dielectric film so that the high dielectric film has a negative charge, oxygen defects and fixed polarization at the interface can be created. This is the threshold voltage shift mechanism of the nMIS transistor described in Non-Patent Document 2. In this case, it has a laminated structure in which the Si substrate / SiO 2 film / high dielectric film / control electrode are laminated in this order. When La is introduced at the interface between the SiO 2 film and the high dielectric film, a large threshold voltage shift is observed in the nMIS transistor. Further, when La is introduced between the high dielectric film and the control electrode, La diffuses and reaches the interface between the SiO 2 film and the high dielectric film, so that a large threshold voltage is applied to the nMIS transistor. A shift is observed. The shift amount of the threshold voltage is sufficiently possible to be about 800 meV depending on the La amount.

本発明の一実施形態では、界面位置を上下逆転することで、この大きな閾値シフトをｐＭＩＳトランジスタの閾値シフトに用いることがポイントである。つまり、Ｓｉ基板／高誘電体膜／Ｌａ２Ｏ３／第１のＳｉＯ２膜／制御電極がこの順序で積層された積層構造を形成して、Ｌａを拡散させ、高誘電体膜と第１のＳｉＯ２膜との界面（上界面ともいう）に固定分極を形成することを目指す。 In one embodiment of the present invention, it is important to use this large threshold shift for the threshold shift of the pMIS transistor by turning the interface position upside down. That is, a laminated structure in which Si substrate / high dielectric film / La 2 O 3 / first SiO 2 film / control electrode are laminated in this order is formed, La is diffused, and the high dielectric film and the first It aims to form fixed polarization at the interface (also referred to as the upper interface) with the SiO 2 film.

このためには、２つの問題がある。まず、第１の問題は、Ｓｉ基板と高誘電体膜との間に第２のＳｉＯ２膜が形成されている場合にＬａが拡散して、上界面に留まらず、上記第２のＳｉＯ２膜と高誘電体膜との界面（下界面ともいう）にまで達することである。そして、下界面に達すると、下界面での逆向き固定分極となることである。第２の問題は、第２のＳｉＯ２膜の導入は、ゲート絶縁膜のＳｉＯ２換算膜厚（ＥＯＴ）を増すことである。これにより、大きなＥＯＴのゲート絶縁膜となってしまう。しかし、上記第１の問題は、拡散を抑制することで解決することが可能である。或いは、逆向き固定分極の大きさも考慮した設計が必要となる。第２の問題は、第２のＳｉＯ２膜を窒化、或いは、シリケート化することで解決することが可能である。 There are two problems with this. First, the first problem is that when the second SiO 2 film is formed between the Si substrate and the high dielectric film, La diffuses and does not remain at the upper interface, and the second SiO 2 It reaches the interface (also called the lower interface) between the film and the high dielectric film. And when it reaches the lower interface, it becomes reverse fixed polarization at the lower interface. The second problem is that the introduction of the second SiO 2 film increases the SiO 2 equivalent film thickness (EOT) of the gate insulating film. This results in a large EOT gate insulating film. However, the first problem can be solved by suppressing diffusion. Or the design which considered the magnitude | size of reverse fixed polarization is needed. The second problem can be solved by nitriding or silicateizing the second SiO 2 film.

本発明者達は、拡散を抑える一つの方法として、界面、或いは界面近傍にプラス電荷となる元素（Ｆ或いはＡｓなど）を大量に導入して、Ｌａ拡散を止める方法を提案する。Ｌａ拡散が止まるのは、Ｆが拡散の邪魔をしてくれるためであり、更には、Ｆのプラス電荷により、実効的にマイナスとなるＬａが引き寄せられるためである。或いは、イオン半径の小さな物質であり、プラスの電荷となる物質（Ｃｒ、Ｐ、Ａｓ、Ｓ、Ｓｅなど）を第１のＳｉＯ２膜側に導入すれば、そのプラス電荷により、Ｌａが界面近傍に引き寄せられるためである。また、違う方法として、高誘電体膜中の窒素量を増加させる方法も有効である。窒素により拡散が抑制されるためである。高誘電体膜中の窒素量の増加は、膜全体であっても良いが、局所的に窒素量が多くなる膜を挟み込んでも良い。 The present inventors propose a method of stopping La diffusion by introducing a large amount of positive charge elements (F or As) at or near the interface as one method of suppressing diffusion. The reason why La diffusion stops is that F interferes with diffusion, and furthermore, La that is effectively negative is attracted by the positive charge of F. Alternatively, if a substance (Cr, P, As, S, Se, etc.) that has a small ion radius and has a positive charge is introduced into the first SiO 2 film side, La is near the interface due to the positive charge. It is because it is attracted to. Another effective method is to increase the amount of nitrogen in the high dielectric film. This is because diffusion is suppressed by nitrogen. The increase in the amount of nitrogen in the high dielectric film may be for the entire film, or a film having a large amount of nitrogen may be sandwiched locally.

本発明者達は、大きなＥＯＴのゲート絶縁膜となることを防ぐために、第２のＳｉＯ２膜のシリケート化を提案する。高誘電体膜に拡散させる物質として、大きなイオン半径であってかつ低価数の物質（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ，Ａｃ，Ｔｈ、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌ）を選んでいる。これらの物質は、第２のＳｉＯ２膜に拡散させると、シリケート化して、誘電率が上昇するという性質を持っている。つまり、
高誘電体膜（Ｎ量の多い、ＨｆＳｉＯＮ膜など）／添加物層（例えば、ＳｒＯ膜，Ｌａ２Ｏ３膜など）／第２のＳｉＯ２膜／制御電極という構造を作り、熱過程で界面の両側に拡散させる。最終構造として、第２のＳｉＯ２膜はＬａシリケートとなり、誘電率が上昇するので、ＥＯＴの増大は最小源に抑えられる。 In order to prevent the gate insulating film from becoming a large EOT, the present inventors propose silicate formation of the second SiO 2 film. As a substance to be diffused into the high dielectric film, a substance having a large ionic radius and a low valence (Mg, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd , Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Zn, Cd, Hg, Ga, In, Tl). These materials have the property that when they are diffused into the second SiO 2 film, they become silicate and the dielectric constant increases. That means
The structure of high dielectric film (high N content, HfSiON film, etc.) / Additive layer (eg, SrO film, La 2 O 3 film, etc.) / Second SiO 2 film / control electrode is created, and the interface is formed in the thermal process. Spread on both sides. As the final structure, the second SiO 2 film becomes La silicate and the dielectric constant increases, so that the increase in EOT can be suppressed to the minimum source.

ＳｉＯ ２ 膜と高誘電体膜との界面における電子状態について
ＳｉＯ２膜と高誘電体膜との界面においては、ＳｉＯ２膜側と高誘電体膜側とで、必要とされる酸素量が異なる。それは、酸化物毎に酸素量の最適な密度が異なることから一般的に言える事実である。上記高誘電体膜の例としてＨｆＯ２膜を考える。例えば、図１に示すように、酸素から構成される界面は、ＨｆＯ２膜側からは４つの電子を供給され、ＳｉＯ２膜側からは２つの電子を供給されると電子数の辻褄があうことになる。つまり、必要とされる酸素数はＨｆＯ２膜側からみると、４つであり、ＳｉＯ２膜側からからみると２つということになる。本発明者達が行った、第一原理計算を用いた、構造計算からは、酸素が抜けて３つになるよりも、酸素が埋まって４つになる方が安定であることが分かった。基本的には、界面であっても酸素欠陥ができることはエネルギー面から損ということである。特に、高誘電体膜側は、イオン性を有する膜であり、プラス電荷の物質と、マイナス電荷の酸素とが、過不足なく存在する方が得になるであろうことは想像に難くない。 Electronic state at the interface between the SiO 2 film and the high dielectric film At the interface between the SiO 2 film and the high dielectric film, the amount of oxygen required differs between the SiO 2 film side and the high dielectric film side . This is a fact that can be generally said because the optimum density of the oxygen amount is different for each oxide. Consider an HfO 2 film as an example of the high dielectric film. For example, as shown in FIG. 1, the interface consists of oxygen, from HfO 2 film side is supplied with four electrons when it is supplied with two electrons electron number of coherence meet from SiO 2 film side It will be. That is, the required number of oxygen is four when viewed from the HfO 2 film side and two when viewed from the SiO 2 film side. From the structure calculation using the first-principles calculation performed by the present inventors, it has been found that it is more stable when oxygen is buried and becomes 4 than when oxygen is lost and becomes 3. Basically, the fact that oxygen defects are formed even at the interface is a loss in terms of energy. In particular, the high dielectric film side is an ionic film, and it is not difficult to imagine that a positively charged substance and a negatively charged oxygen will be present without excess or deficiency.

一方、界面における酸素欠陥生成のエネルギーを計算すると、その生成エネルギーは非常に小さく、ＳｉＯ２膜とＨｆＯ２膜との界面においては、酸素分子を基準にして、つまり外部に放出された酸素が酸素分子となると仮定するなら、酸素欠陥１つを生成するのに必要なエネルギーは０．３ｅＶという小さな値であった。ＳｉＯ２膜中、或いはＨｆＯ２膜中での酸素欠陥生成のエネルギーが、それぞれ、５．１６ｅＶ、６．３８ｅＶ程度（例えば、W. L. Scopel et.al., Applied. Physics Letters 84 p13492 2004参照）であるので、界面での酸素欠陥生成のエネルギーが如何に小さいかがわかる。酸素欠陥生成のエネルギーが小さいということは、界面で酸素欠陥ができ易いというばかりではなく、膜中で酸素欠陥が作られた場合には、その酸素欠陥が界面に移動して来て、界面に偏析することを意味する。このようにして、界面には酸素欠陥が集まって来て、本来はマイナス２価の酸素があった位置に何もない状況になるので、実効的にプラス２価が存在することになる。 On the other hand, when the energy of oxygen defect generation at the interface is calculated, the generation energy is very small. At the interface between the SiO 2 film and the HfO 2 film, oxygen released on the basis of oxygen molecules, that is, oxygen released to the outside is oxygen Assuming that it is a molecule, the energy required to generate one oxygen defect was a small value of 0.3 eV. The energy of oxygen defect generation in the SiO 2 film or the HfO 2 film is about 5.16 eV and 6.38 eV, respectively (see, for example, WL Scopel et.al., Applied. Physics Letters 84 p13492 2004). Therefore, it can be seen how small the energy of oxygen defect generation at the interface is. The low energy of oxygen defect generation is not only that oxygen defects are easily generated at the interface, but also when oxygen defects are created in the film, the oxygen defects move to the interface and enter the interface. Means segregation. In this way, oxygen vacancies are gathered at the interface, and there is nothing in the position where minus divalent oxygen was originally present. Therefore, plus divalent effectively exists.

この界面の酸素欠陥に、外部から酸素を供給すると、酸素欠陥は埋まり、酸素欠陥生成のエネルギーに相当する分だけ、界面が安定になる。上記のように、その安定化のエネルギーは非常に小さく、０．３ｅＶ程度である。酸素が供給されるプロセスを通ると、界面の酸素欠陥は非常に少なくなる。他方、Ｈ２ガスを含むＦＧＡ（Forming gas anneal）などの、還元性のプロセスを通ると、界面の酸素欠陥が多量に発生することになる。このように、酸素欠陥の有無によるエネルギー差があまりないので、プロセスに非常に敏感であり、界面における酸素欠陥の量を固定することは非常に難しい。 When oxygen is supplied from the outside to the oxygen vacancies at the interface, the oxygen vacancies are filled and the interface is stabilized by an amount corresponding to the energy of oxygen defect generation. As described above, the stabilization energy is very small, about 0.3 eV. Through the process in which oxygen is supplied, there are very few oxygen defects at the interface. On the other hand, through a reducing process such as FGA (Forming gas anneal) containing H 2 gas, a large amount of oxygen defects at the interface are generated. Thus, since there is not much energy difference due to the presence or absence of oxygen defects, it is very sensitive to the process and it is very difficult to fix the amount of oxygen defects at the interface.

界面にフッ素（Ｆ）を導入した場合の電子状態
ＳｉＯ２膜と高誘電体膜との界面においては、ＳｉＯ２膜側と高誘電体膜側とで、必要とされる酸素量が異なることは既に説明した。ここで、界面にフッ素（Ｆ）を導入すると、酸素欠陥を終端して安定な構造をとることが、本発明者達が行った第一原理計算から分かった。フッ素は、マイナスの１価であり、マイナス２価の酸素を置換することになるので、実効的には、プラス１価と考えればよい。一旦入ったフッ素は安定であり、通常の半導体プロセスでは、殆ど変化しない。酸素欠陥では、酸素が入ったり、出たりするが、フッ素を導入した界面は、安定である。 At the interface between the electron state SiO 2 film and the high dielectric film in the case of introducing a fluorine (F) at the interface, with a SiO 2 film side and the high dielectric film side, The required that the oxygen content is different Already explained. Here, it has been found from first-principles calculations performed by the present inventors that fluorine (F) is introduced into the interface to terminate the oxygen defect and take a stable structure. Fluorine is negative monovalent and substitutes for negative divalent oxygen, so it can be considered as positive monovalent. The fluorine once entered is stable and hardly changes in a normal semiconductor process. In oxygen defects, oxygen enters and exits, but the interface into which fluorine is introduced is stable.

ＳｉＯ２膜と高誘電体膜（ＨｆＯ２膜）との界面にＦが導入された安定構造を図２（ａ）乃至図３（ｃ）を参照して説明する。図２（ａ）は、この構造のエネルギーバンド図であり、横軸は逆格子空間を示し、縦軸はエネルギーを示す。図２（ａ）において、横軸のＺ、Γ、Ｘ、Ｍ、Γ、Ｒ、Ｘは、逆格子空間の位置を示し、（０．０，０．０，０．５）、（０．０，０．０，０．０）、（０．５，０．０，０．０）、（０．５，０．５，０．０）、（０．０，０．０，０．０）、（０．５，０．５，０．５）、（０．５，０．０，０．０）の座標値をそれぞれ有している。図２（ｂ）は、上記構造の界面近傍における分子模型を示す図である。図３（ａ）は、安定な構造となっているＳｉＯ２膜とＨｆＯ２膜との界面に酸素欠陥がある場合を示す模式図であり、酸素が抜けて酸素欠陥が形成されて界面の酸素数が３である状態を示している。図３（ｂ）は、図３（ａ）に示す状態に酸素が導入されて、酸素欠陥が消滅し、界面における酸素数が４個となっている状態を示す。酸素が１個導入されるとエネルギーは０．２７ｅＶ下がるので、図３（ｂ）に示す状態は図３（ａ）に示す状態よりもより安定な状態となっている。図３（ｃ）は、図３（ｂ）に示す状態にＦを導入し、２つの酸素は２つのＦに置き換わった状態を示す。Ｆが導入されると、エネルギーはＦが１つあたり３．８ｅＶ下がるので、図３（ｃ）に示す状態は、図３（ｂ）に示す状態よりも更に安定した状態となっている。 A stable structure in which F is introduced at the interface between the SiO 2 film and the high dielectric film (HfO 2 film) will be described with reference to FIGS. 2 (a) to 3 (c). FIG. 2A is an energy band diagram of this structure, in which the horizontal axis indicates a reciprocal lattice space and the vertical axis indicates energy. In FIG. 2A, the horizontal axes Z, Γ, X, M, Γ, R, and X indicate the positions of the reciprocal lattice space, and (0.0, 0.0, 0.5), (0. 0, 0.0, 0.0), (0.5, 0.0, 0.0), (0.5, 0.5, 0.0), (0.0, 0.0, 0. 0), (0.5, 0.5, 0.5), and (0.5, 0.0, 0.0) coordinate values, respectively. FIG. 2B is a diagram showing a molecular model near the interface of the above structure. FIG. 3A is a schematic diagram showing a case where there is an oxygen defect at the interface between the SiO 2 film and the HfO 2 film having a stable structure. The state where the number is 3 is shown. FIG. 3B shows a state where oxygen is introduced into the state shown in FIG. 3A, oxygen defects are eliminated, and the number of oxygen at the interface is four. When one oxygen is introduced, the energy decreases by 0.27 eV, so that the state shown in FIG. 3B is more stable than the state shown in FIG. FIG. 3C shows a state where F is introduced into the state shown in FIG. 3B and two oxygens are replaced by two Fs. When F is introduced, the energy drops by 3.8 eV per F, so the state shown in FIG. 3C is more stable than the state shown in FIG.

このように、ＳｉＯ２膜と高誘電体膜との界面は、酸素量に応じて、その安定性が変化する。特に、酸素欠陥の有無により安定性が変化するが、その差は僅かである。しかし、外部からＦを導入すると、選択的に界面の酸素と置換されて導入されることが分かる。この時、図３（ｃ）に示すように、大きな安定化を示しており、また図２（ａ）に示すバンド図からわかるように、界面のバンドギャップが完全に回復している。 Thus, the stability of the interface between the SiO 2 film and the high dielectric film changes depending on the amount of oxygen. In particular, the stability varies depending on the presence or absence of oxygen defects, but the difference is slight. However, it can be seen that when F is introduced from the outside, it is selectively replaced with oxygen at the interface. At this time, as shown in FIG. 3 (c), a large stabilization is shown, and as can be seen from the band diagram shown in FIG. 2 (a), the band gap of the interface is completely recovered.

図４に示すように、本発明の一実施形態におけるＦ添加は、添加されたＦがＳｉＯ２膜と高誘電体膜（例えば、ＨｆＳｉＯＮ膜）との界面に局在し、局在したＦが固定分極に必要な固定プラス電荷を作った構造を用いて、閾値電圧を制御している。すなわち、局在したＦは、格子間隔から考えて、ＳｉＯ２膜と高誘電体膜との界面からＳｉＯ２膜側に０．６１オングストローム以内、高誘電体膜側から１．２オングストローム以内に分布していると考えられる。成膜工程を工夫することで、Ｆは、ＳｉＯ２膜と高誘電体膜との界面にピークを有するように構成することができ、これにより、界面におけるＦを正の固定電荷として使用して、固定ダイポールの源とすることができる。ここで、成膜工程の工夫としては、シリコン基板に、前もって、Ｆを導入しておき、熱拡散を用いて界面に供給する方法などが考えられる。丁度界面においては、Ｆは安定化されるため、多量のＦが界面を横切るようにすれば、安定構造が出来るためである。この時、Ｆが拡散して、界面を横切りさえすれば良いので、１０５０℃などの高温工程でも構わない。この界面におけるＦは、Ｓｉ基板中のＦや誘電体内部のＦとは区別されるべき構成である。Ｓｉ基板中のＦは、基板中のｎ型ドーパントと相互作用をして、埋め込みチャネルを作ると考えられる。また、誘電体膜内部のＦは、酸素欠陥を補償して、誘電体の膜特性を向上させる。特に、リーク特性を向上させ、破壊耐性を強くする。基板中のＦや誘電体膜中のＦによるＭＯＳＦＥＴ特性向上に関しては、本出願人によって出願された特開２００８−７１９７６号公報に開示されている。 As shown in FIG. 4, the addition of F in one embodiment of the present invention is such that the added F is localized at the interface between the SiO 2 film and the high dielectric film (for example, HfSiON film). The threshold voltage is controlled using a structure in which a fixed positive charge necessary for fixed polarization is created. That is, localized F is distributed within 0.61 angstrom from the interface between the SiO 2 film and the high dielectric film to the SiO 2 film side and within 1.2 angstrom from the high dielectric film side, considering the lattice spacing. it seems to do. By devising the film formation process, F can be configured to have a peak at the interface between the SiO 2 film and the high dielectric film, thereby using F at the interface as a positive fixed charge. Can be a source of fixed dipoles. Here, as a device for the film forming process, a method of introducing F into a silicon substrate in advance and supplying it to the interface using thermal diffusion can be considered. This is because, since F is stabilized just at the interface, a stable structure can be formed if a large amount of F crosses the interface. At this time, since it is sufficient that F diffuses and crosses the interface, a high temperature process such as 1050 ° C. may be performed. F at this interface should be distinguished from F in the Si substrate and F in the dielectric. It is believed that F in the Si substrate interacts with the n-type dopant in the substrate to create a buried channel. Further, F inside the dielectric film compensates for oxygen defects and improves the film characteristics of the dielectric. In particular, the leakage characteristics are improved and the breakdown resistance is increased. MOSFET characteristics improvement by F in the substrate and F in the dielectric film is disclosed in Japanese Patent Application Laid-Open No. 2008-71976 filed by the present applicant.

界面に窒素（Ｎ）を導入した場合の電子状態
ＳｉＯ２膜と、高誘電体膜との界面においては、ＳｉＯ２膜側と高誘電体膜側とで、必要とされる酸素量が異なる。ここで、界面に窒素を導入すると、酸素欠陥を終端して安定な構造をとることが、本発明者達が行った第一原理計算から分かった。但し、酸素欠陥とのクラスター構造を作ることで安定化する。窒素は、マイナスの３価であり、マイナス２価の酸素を置換することになるので、実効的には、マイナス１価と考えればよい。一旦入った窒素、酸素欠陥のクラスターは安定であり、通常の半導体プロセスでは、殆ど変化しない。酸素欠陥では、酸素が入ったり、出たりするが、窒素を導入した界面は、安定である。 When the nitrogen (N) is introduced into the interface, the required amount of oxygen differs between the SiO 2 film side and the high dielectric film side at the interface between the electronic state SiO 2 film and the high dielectric film. Here, it has been found from the first-principles calculation that the present inventors have performed that nitrogen is introduced into the interface to terminate the oxygen defect and take a stable structure. However, it is stabilized by creating a cluster structure with oxygen defects. Nitrogen is negative trivalent and replaces negative divalent oxygen, so it can be considered negative monovalent in practice. Once entered, the cluster of nitrogen and oxygen defects is stable and hardly changes in a normal semiconductor process. In oxygen defects, oxygen enters and exits, but the interface into which nitrogen is introduced is stable.

ＳｉＯ２膜と高誘電体膜（ＨｆＯ２膜）との界面にＮが導入された安定構造を図５（ａ）乃至図６（ｄ）を参照して説明する。図５（ａ）は、この構造のエネルギーバンド図であり、横軸は逆格子空間を示し、縦軸はエネルギーを示す。図５（ａ）において、横軸のＺ、Γ、Ｘ、Ｍ、Γ、Ｒ、Ｘは、逆格子空間の位置を示し、図２（ａ）で説明した場合と同じ座標値をそれぞれ有している。図５（ｂ）は、上記構造の界面近傍における分子模型を示す図である。図６（ａ）は、安定な構造となっているＳｉＯ２膜とＨｆＯ２膜との界面に酸素欠陥がある場合を示す模式図であり、酸素が抜けて酸素欠陥Ｖ０が形成されて界面の酸素数が３である状態を示している。図６（ｂ）は、図６（ａ）に示す状態に酸素が導入されて、酸素欠陥が消滅し、界面における酸素数が４個となっている状態を示す。酸素が導入されるとエネルギーは酸素ひとつあたり０．２７ｅＶ下がるので、図６（ｂ）に示す状態は図６（ａ）に示す状態よりもより安定な状態となっている。図６（ｃ）は、図６（ｂ）に示す状態にＮを導入し、４つの酸素は２つのＮと、２つの酸素欠陥Ｖ０に置き換わった状態を示す。Ｎが導入されると、エネルギーは窒素1つあたり２．１ｅＶ下がるので、図６（ｃ）に示す状態は、図６（ｂ）に示す状態よりも更に安定した状態となっている。図６（ｄ）は、図６（ｃ）に示す状態において、１つの酸素欠陥Ｖ０が１つの酸素に置き換わった状態を示す。このとき、酸素欠陥Ｖ０が酸素１個と置き換わると、エネルギーが１．０ｅＶ低下するので、図６（ｄ）に示す状態は、図６（ｃ）に示す状態よりも更に安定した状態となっている。 A stable structure in which N is introduced into the interface between the SiO 2 film and the high dielectric film (HfO 2 film) will be described with reference to FIGS. 5 (a) to 6 (d). FIG. 5A is an energy band diagram of this structure, where the horizontal axis indicates the reciprocal space and the vertical axis indicates energy. In FIG. 5A, Z, Γ, X, M, Γ, R, and X on the horizontal axis indicate the positions of the reciprocal lattice space and have the same coordinate values as those described in FIG. ing. FIG. 5B is a diagram showing a molecular model near the interface of the above structure. FIG. 6A is a schematic diagram showing a case where there is an oxygen defect at the interface between the SiO 2 film and the HfO 2 film having a stable structure, where oxygen is released and an oxygen defect V 0 is formed. This shows a state in which the number of oxygen is three. FIG. 6B shows a state in which oxygen is introduced into the state shown in FIG. 6A, oxygen defects disappear, and the number of oxygen at the interface is four. When oxygen is introduced, the energy is reduced by 0.27 eV per oxygen, so that the state shown in FIG. 6B is more stable than the state shown in FIG. FIG. 6 (c), introducing the N to the state shown in FIG. 6 (b), 4 single oxygen show two N, a state that replaced the two oxygen vacancies V 0. When N is introduced, the energy is reduced by 2.1 eV per nitrogen, so the state shown in FIG. 6C is more stable than the state shown in FIG. FIG. 6D shows a state in which one oxygen defect V 0 is replaced with one oxygen in the state shown in FIG. At this time, when the oxygen defect V 0 is replaced with one oxygen, the energy is reduced by 1.0 eV, so that the state shown in FIG. 6D is more stable than the state shown in FIG. ing.

このように、外部からＮを導入すると、選択的に界面酸素に置換して導入されることが分かる。この時、大きな安定化を示している。図５（ａ）に示すバンド図からわかるように、界面のバンドギャップは完全には、回復しない。酸素欠陥が窒素と等量だけ導入された構造が１つの安定構造である。しかし、図６（ｄ）に示すように、この酸素欠陥のうち片方は酸素により埋められる場合もあり、酸素により埋められると、更に安定化することが分かった。いずれの場合も、ＳｉＯ２膜と高誘電体膜との界面位置に窒素が導入されて、安定化することが示された。 Thus, it can be seen that when N is introduced from the outside, it is selectively replaced with interfacial oxygen. At this time, it shows great stabilization. As can be seen from the band diagram shown in FIG. 5A, the band gap of the interface is not completely recovered. A structure in which an oxygen defect is introduced in an amount equivalent to nitrogen is one stable structure. However, as shown in FIG. 6D, it has been found that one of the oxygen defects may be filled with oxygen, and further stabilized when filled with oxygen. In either case, it was shown that nitrogen was introduced to the interface position between the SiO 2 film and the high dielectric film and stabilized.

図７に示すように、本発明の一実施形態におけるＮ添加は、添加されたＮがＳｉＯ２膜と高誘電体膜（例えば、ＨｆＳｉＯＮ膜）との界面に局在し、局在したＮが固定分極に必要なマイナス固定電荷を作った構造を用いて、閾値電圧を制御している。すなわち、局在したＮは、格子間隔から考えて、ＳｉＯ２膜と高誘電体膜との界面からＳｉＯ２膜側に０．６１オングストローム以内、高誘電体膜側から１．２オングストローム以内に分布していると考えられる。成膜工程を工夫することで、Ｎは、ＳｉＯ２膜と高誘電体膜との界面にピークを有するように構成することができ、これにより、界面のＮを負の固定電荷として使用して、固定ダイポールの源とすることができる。ここで、成膜工程の工夫としては、シリコン基板に、前もって、Ｎを導入しておき、熱拡散を用いて界面に供給する方法などが考えられる。丁度界面においては、Ｎは安定化されるため、多量のＮが界面を横切るようにすれば、安定構造が出来るためである。この時、Ｎが拡散して、界面を横切りさえすれば良いので、１０５０℃などの高温工程でも構わない。或いは、第１の絶縁膜（例えば、ＨｆＳｉＯＮ、ＨｆＯ２など）の表面部分に窒素を大量に導入した後で、第２の絶縁膜を形成するという工程も有効である。この場合、大量に導入する方法としては、シリコン窒化（Ｓｉ３Ｎ４）膜を成膜する方法が挙げられる。また、第１の絶縁膜の表面を、低温（室温から３００℃程度）プラズマ窒素にさらす方法なども挙げられる。なお、図７において、実線のグラフは界面にＮを導入した場合の界面近傍のＮの分布を示し、破線のグラフは界面にＮを導入しない場合の界面近傍のＮの分布を示している。この図から、界面に窒素を局在させることが可能であることが分かる。 As shown in FIG. 7, the N addition in one embodiment of the present invention is such that the added N is localized at the interface between the SiO 2 film and the high dielectric film (eg, HfSiON film), and the localized N is The threshold voltage is controlled using a structure in which a minus fixed charge necessary for fixed polarization is created. That is, localized N is distributed within 0.61 angstroms from the interface between the SiO 2 film and the high dielectric film to the SiO 2 film side and within 1.2 angstroms from the high dielectric film side, considering the lattice spacing. it seems to do. By devising the film formation process, N can be configured to have a peak at the interface between the SiO 2 film and the high dielectric film, thereby using N at the interface as a negative fixed charge. Can be a source of fixed dipoles. Here, as a contrivance of the film forming process, a method of introducing N into the silicon substrate in advance and supplying it to the interface using thermal diffusion can be considered. This is because N is stabilized just at the interface, so that a stable structure can be formed if a large amount of N crosses the interface. At this time, since it is sufficient that N diffuses and crosses the interface, a high temperature process such as 1050 ° C. may be performed. Alternatively, a process of forming the second insulating film after introducing a large amount of nitrogen into the surface portion of the first insulating film (for example, HfSiON, HfO 2, etc.) is also effective. In this case, a method of introducing a large amount includes a method of forming a silicon nitride (Si 3 N 4 ) film. Another example is a method in which the surface of the first insulating film is exposed to low-temperature (room temperature to about 300 ° C.) plasma nitrogen. In FIG. 7, the solid line graph shows the distribution of N near the interface when N is introduced into the interface, and the broken line graph shows the distribution of N near the interface when N is not introduced into the interface. From this figure, it can be seen that nitrogen can be localized at the interface.

ＳｉＯ ２ 膜／高誘電体絶縁膜の界面における固定分極の起源
ＳｉＯ２膜と高誘電体膜との界面は、酸素欠陥ができると、マイナス２価の酸素がある場合に比較して、電子が足りないことになる。つまり、プラス２価が存在していると感じられる。上で説明したように、ＳｉＯ２膜および高誘電体膜の膜中に、低価数物質が分布すると、実効的にマイナス電荷が分布した状況となる。酸素欠陥のプラスと低価数物質のマイナスとが、方向性をもつと固定分極となる。酸素欠陥生成エネルギーが小さいために、酸素欠陥は界面に集まってくる。その結果、界面にプラス電荷（酸素欠陥）があり、膜中にマイナス電荷（低価数物質）があることになり、界面があることで方向性が出現する。特に、イオン半径によって、ＳｉＯ２膜と高誘電体膜との界面からいずれの方に偏って存在するかが決定される場合があることは、既に示している。その結果、界面において、明確な方向性をもった固定分極が発生する構成が存在する。 Origin of Fixed Polarization at the SiO 2 Film / High Dielectric Insulating Film Interface When the interface between the SiO 2 film and the high dielectric film has an oxygen defect, electrons are not present compared to when there is minus divalent oxygen. It ’s not enough. In other words, it seems that plus two valences exist. As described above, when the low-valence substance is distributed in the SiO 2 film and the high dielectric film, a negative charge is effectively distributed. If the plus of oxygen vacancies and the minus of low-valence materials have directionality, they become fixed polarization. Oxygen vacancies gather at the interface because the energy of oxygen defect generation is small. As a result, there is a positive charge (oxygen defect) at the interface and a negative charge (low-valence substance) in the film, and the presence of the interface causes directionality. In particular, it has already been shown that depending on the ion radius, it may be determined which direction is biased from the interface between the SiO 2 film and the high dielectric film. As a result, there exists a configuration in which fixed polarization having a clear direction occurs at the interface.

ＳｉＯ２膜と高誘電体膜では、多くの場合、ｎＭＩＳＦＥＴでは、実効仕事関数が大きめになり、ｐＭＩＳＦＥＴでは、実効仕事関数が小さめになる傾向が見られる。特に、絶縁膜を強固なものにするために、酸素アニールを施すと、実効仕事関数がシリコンのミッドギャップ方向へと動いてしまう。また、還元性のアニールを施すと、実効仕事関数が、シリコンのバンド端の方向に戻ることが分かっている。つまり、この移動は、酸素欠陥量（或いは、酸素欠陥の埋まった量）に関係していると考えられる。このように、酸素欠陥量は、大きなプロセス依存性があり、制御性の良い閾値を得ることが、困難な状況と言える。 In the SiO 2 film and the high dielectric film, in many cases, the effective work function tends to be larger in the nMISFET, and the effective work function tends to be smaller in the pMISFET. In particular, when oxygen annealing is performed in order to strengthen the insulating film, the effective work function moves in the silicon midgap direction. It has also been found that the effective work function returns to the direction of the silicon band edge when reducing annealing is performed. That is, this movement is considered to be related to the amount of oxygen defects (or the amount of oxygen defects embedded). Thus, the oxygen defect amount has a large process dependency, and it can be said that it is difficult to obtain a threshold with good controllability.

添加物質の添加量
次に、添加物質の量について説明する。 The addition amount of the additive material will be described the amount of additive material.

高誘電体膜と界面から構成される固定分極について説明する。低価数物質を添加した場合、低価数物質はマイナス電荷となり、プラス電荷が減った分だけ、高誘電体膜の内部に酸素欠陥が出来ることになる。この酸素欠陥はプラス電荷となるので、低価数物質と組むことで分極を構成することが可能である。通常は、分極の方向性がランダムであるため、マクロには分極は現れないが、界面に酸素欠陥が集結した結果、方向性が現れることになる。その結果、マクロな固定分極が出現する。   The fixed polarization composed of the high dielectric film and the interface will be described. When a low-valence substance is added, the low-valence substance has a negative charge, and oxygen defects are formed inside the high dielectric film by the amount that the positive charge is reduced. Since this oxygen defect becomes a positive charge, it is possible to constitute polarization by combining with a low-valence substance. Usually, since the directionality of the polarization is random, no polarization appears in the macro, but the directionality appears as a result of the concentration of oxygen defects at the interface. As a result, macro fixed polarization appears.

プラス電荷としては、Ｆ（フッ素）であっても同様のことが起こる。上記した酸素欠陥の代わりにＦがプラス電荷として作用することになる。既に、説明したように、Ｆは界面において安定である。   The same thing happens with F (fluorine) as a positive charge. F acts as a positive charge instead of the above-described oxygen defect. As already explained, F is stable at the interface.

高価数物質を添加した場合、高価数物質は、プラス電荷として作用するので、マクロな固定分極を作るには、マイナス電荷が必要である。これは、例えば窒素の添加により可能である。高誘電体膜と界面で構成される、固定分極量によるシフト量Ｘ（ボルト）は、
Ｘ＝（電荷面密度）×（分極の長さ）／誘電率
から計算できる。より詳細に説明すると、
Ｘ（ボルト）＝（電荷面密度）×（分極の長さ）／誘電率
＝（電荷面密度（ｃｍ−２）×１．６０２×１０−１９クーロン）×（分極の長さ（Å）×１０−８）／（（比誘電率ε）×［８．８５４×１０−１４（Ｆ／ｃｍ）］）
＝１．８１×１０−１４（電荷面密度（ｃｍ−２））×（分極の長さ（Å））／（比誘電率）
となる。例えば、電荷面密度が１０１４ｃｍ−２で、比誘電率が２０、分極の長さが５Åであれば、
Ｘ＝１．８１×１０−１４×１０１４×５／２０＝０．４５（Ｖ）
となる。 When an expensive material is added, the expensive material acts as a positive charge, so a negative charge is required to create a macro fixed polarization. This is possible, for example, by adding nitrogen. The shift amount X (volt) due to the fixed polarization amount, which is composed of the high dielectric film and the interface, is
X = (charge surface density) × (polarization length) / dielectric constant. In more detail,
X (volt) = (charge surface density) × (polarization length) / dielectric constant
= (Charge surface density (cm −2 ) × 1.602 × 10 −19 coulomb) × (polarization length (Å) × 10 −8 ) / ((relative permittivity ε) × [8.854 × 10 − 14 (F / cm)])
= 1.81 × 10 −14 (charge surface density (cm −2 )) × (polarization length (Å)) / (relative permittivity)
It becomes. For example, if the charge surface density is 10 14 cm −2 , the relative dielectric constant is 20, and the polarization length is 5 mm,
X = 1.81 × 10 −14 × 10 14 × 5/20 = 0.45 (V)
It becomes.

ここで、電荷面密度について簡単に説明する。本明細書で用いる電荷面密度は、実効的な電荷面密度であって、通常の電荷面密度とは違う。定義としては、価数差×面密度である。また、添加する物質の複数種類に及ぶ場合は、電荷面密度は価数差×面密度の総和となる。価数差は、本発明の一実施形態で用いられるＳｉ、Ｔｉ、Ｚｒ、ＨｆがＩＶ価であるので、そこからの差である。価数差としては、絶対値を用いることとする。具体的に示すと、ＩＩ価のＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｈｇの価数差は２、ＩＩＩ価のＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈの価数差は１である。Ｖ価のＶ、Ｎｂ、Ｔａ、Ｐ、Ａｓ、Ｓｂ、Ｂｉの価数差は１であり、ＶＩ価のＣｒ、Ｍｏ、Ｗ、Ｓ、Ｓｅ、Ｔｅ、Ｐｏの価数差は２である。   Here, the charge surface density will be briefly described. The charge surface density used in this specification is an effective charge surface density and is different from a normal charge surface density. The definition is valence difference × area density. In addition, when a plurality of types of substances are added, the charge surface density is the sum of valence difference × surface density. The valence difference is a difference from Si, Ti, Zr, and Hf used in one embodiment of the present invention because they have IV values. The absolute value is used as the valence difference. Specifically, the valence difference of II valent Be, Mg, Ca, Sr, Ba, Zn, Cd, Hg is 2, III valence B, Al, Ga, In, Tl, Sc, Y, La, The valence difference of Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, and Th is 1. The valence difference of V valences V, Nb, Ta, P, As, Sb, Bi is 1, and the valence difference of VI valences Cr, Mo, W, S, Se, Te, Po is 2.

また、Ｆ，Ｎ、酸素欠陥は、酸素からの差が価数差であり、それぞれ、絶対値なので、１、１、２となる。例えば、ＳとＡｓがＳｉＯ２側に添加されている場合は、Ｓ、Ａｓの面密度をそれぞれ、［Ｓ］、［Ａｓ］とすると、価数差はそれぞれ、２、１であるので、電荷面密度は［Ａｓ］＋２［Ｓ］となる。例えば、ＬａとＳｒが高誘電体膜側に添加されている場合、Ｌａ（価数差は１）の面密度を［Ｌａ］として、Ｓｒ（価数差は２）の面密度を［Ｓｒ］とするなら、電荷面密度は［Ｌａ］＋２［Ｓｒ］となる。また、ＮやＦでは、電荷面密度と、面密度が一致する。それぞれ、プラスの電荷面密度と、マイナスの電荷面密度とが、一致すると考えてよい。誤差の程度は、後述する。ここで、電荷面密度は価数差×面密度であって、計算をする場合は、電荷の単位を考慮している。しかし、電荷面密度は価数差を面密度に掛けているだけなので、ここでは、簡単のため、（上記計算式の説明の以外では）面密度と同じ単位で記述することとする。正確には、クーロン・ｃｍ−２が単位であるが、混乱を防ぐために、クーロン単位を除いて記述することにした。 Further, F, N, and oxygen defects are 1, 1, and 2 because the difference from oxygen is a valence difference and is an absolute value, respectively. For example, when S and As are added to the SiO 2 side, if the surface densities of S and As are [S] and [As], respectively, the valence difference is 2 and 1, respectively. The areal density is [As] +2 [S]. For example, when La and Sr are added to the high dielectric film side, the surface density of La (valence difference is 1) is [La], and the surface density of Sr (valence difference is 2) is [Sr]. Then, the charge surface density is [La] +2 [Sr]. In N and F, the charge surface density and the surface density coincide. It can be considered that the positive charge surface density and the negative charge surface density are the same. The degree of error will be described later. Here, the charge surface density is valence difference × surface density, and the unit of charge is taken into consideration when calculating. However, since the charge surface density is simply obtained by multiplying the surface density by the valence difference, it is described here in the same unit as the surface density (other than the explanation of the above formula) for the sake of simplicity. To be exact, the unit is Coulomb · cm −2 , but in order to prevent confusion, the description is made excluding the Coulomb unit.

次に、高誘電体膜（例えば、ＨｆＳｉＯＮ膜）側での、添加物質の分布のピーク位置について説明する。高誘電体膜側では、通常の分極の長さは１．３８Å程度であり、誘電率はおよそ２０前後である。ここで、１．３８Åは高誘電体を構成する金属の界面からの代表的な距離である。この距離の誤差を１５％、界面位置の誤差を１５％として、界面からの距離は、１．４ű０．２Åとなる（図８参照）。図８は、Ｌａ等の大きなイオン半径を有する物質が界面に添加された場合における、ＳｉＯ２膜および高誘電体膜の積層膜の膜厚方向の分布を示す。したがって、ピーク位置の界面からの距離は、１．６Å以下となる。また、最大で、１．４の５倍の７．０Åまでピーク位置をシフトさせることが可能である。この時、界面から深い位置にマイナス電荷（低価数物質なので）が分布していることになる。なお、実験の誤差も考慮すると、ピーク位置は界面から１．６Åの２倍、すなわち３．２Å以下と考えられる。Ｌａ等の大きなイオン半径を有する物質は、ＳｉＯ２膜と高誘電体膜との界面において、酸素とのボンド数が多いほうが安定化するため、成膜工程を工夫することで、界面よりも高誘電体膜側に偏ってピークを持つようにすることができる。これにより、Ｌａ等の大きなイオン半径を有する物質は、負の固定電荷として使用して固定ダイポールの源とすることができる。この成膜工程の工夫としては、以下で示すように、マイナスとなるＬａとプラスとなるＦを、両方とも導入する方法が有効である。特に、ＬａＦ３膜として導入した場合の例を示しているが、初期膜厚によって、分極量を制御できるという結果が得られている。 Next, the peak position of the distribution of the additive substance on the high dielectric film (for example, HfSiON film) side will be described. On the high dielectric film side, the normal polarization length is about 1.38 mm, and the dielectric constant is about 20. Here, 1.38 mm is a typical distance from the interface of the metal constituting the high dielectric. The distance error is 15%, the interface position error is 15%, and the distance from the interface is 1.4 mm ± 0.2 mm (see FIG. 8). FIG. 8 shows the distribution in the film thickness direction of the laminated film of the SiO 2 film and the high dielectric film when a substance having a large ion radius such as La is added to the interface. Therefore, the distance from the interface of the peak position is 1.6 mm or less. In addition, the peak position can be shifted up to 7.0 mm which is five times 1.4. At this time, negative charges (because of low valence substances) are distributed deeply from the interface. In consideration of experimental errors, the peak position is considered to be twice 1.6 mm from the interface, that is, 3.2 mm or less. A substance having a large ionic radius such as La is more stable at the interface between the SiO 2 film and the high dielectric film when the number of bonds with oxygen is more stable. It can be made to have a peak biased toward the dielectric film side. Thereby, a substance having a large ionic radius such as La can be used as a negative fixed charge to be a source of a fixed dipole. As a device for this film forming process, as shown below, a method of introducing both negative La and positive F is effective. In particular, an example in which the film is introduced as a LaF 3 film is shown, but a result that the amount of polarization can be controlled by the initial film thickness is obtained.

次に、高誘電体膜（例えば、ＨｆＳｉＯＮ膜）側での、添加物質による電荷面密度について考察する。ｐＭＩＳＦＥＴの閾値調整には、分極量としては０．５Ｖ〜１．０Ｖ程度が必要なので、必要とされる電荷面密度は、およそ４．０×１０１４ｃｍ−２〜８．０×１０１４ｃｍ−２となる。ここで、この数値は、上記の式から得られる。即ち１．８１×１０−１４×（８×１０１４）×１．３８／２０＝１．０（Ｖ）であることから、最大値８．０×１０１４ｃｍ−２が得られた。高誘電体膜材料の種類に応じて、分極の大きさ、誘電率の大きさに、それぞれ、３割程度の幅があるので、全体で６割程度の幅を考慮して、誘電体膜側で２．４×１０１４ｃｍ−２〜１．３×１０１５ｃｍ−２程度と考えられる。 Next, the charge surface density due to the additive substance on the high dielectric film (for example, HfSiON film) side will be considered. In order to adjust the threshold value of the pMISFET, a polarization amount of about 0.5 V to 1.0 V is required, and the required charge surface density is about 4.0 × 10 14 cm −2 to 8.0 × 10 14 cm. -2 . Here, this numerical value is obtained from the above equation. That is, since 1.81 × 10 −14 × (8 × 10 14 ) × 1.38 / 20 = 1.0 (V), a maximum value of 8.0 × 10 14 cm −2 was obtained. Depending on the type of high-dielectric film material, there is a width of about 30% in the magnitude of polarization and the dielectric constant respectively. Therefore, considering the width of about 60% as a whole, the dielectric film side Is considered to be about 2.4 × 10 14 cm −2 to 1.3 × 10 15 cm −2 .

更に、高誘電体膜側に限っては、分極の長さを、膜厚方向に大きくすることが可能である。つまり、分極の長さを、１．４Åから７．０Å程度まで大きくすることが可能である。この時、電荷面密度の下限が５倍に広がると考えられるので、０．８×１０１４ｃｍ−２まで下限を広げることが可能となる。更に、上記６０％程度の幅を考慮すると、４．８×１０１３ｃｍ−２まで下限を広げることが可能となる。ここで、ピーク位置をずらす方法としては、フッ素を同時に導入して、Ｆ―Ｌａ−Ｆ−Ｌａ・・・と並べることで実現可能である（図９参照）。図９は、ＬａとＦが界面に添加された場合における、ＬａおよびＦそれぞれのＳｉＯ２膜および高誘電体膜の積層膜の膜厚方向の分布を示す。実線がＬａの分布を示し、破線がＦの分布を示す。Ｆは、界面に局在させることが可能であるが、Ｆを多量に導入することにより、図９に示すように、界面領域（界面を含む領域）に幅を持たせることができる。これは、界面領域にＨｆＬａＳｉＯＮＦが形成され、分極膜となる。分布の出来から界面領域の幅は７Åと見積もることができる。 Furthermore, the polarization length can be increased in the film thickness direction only on the high dielectric film side. That is, the length of polarization can be increased from 1.4 to 7.0 mm. At this time, since it is considered that the lower limit of the charge surface density is expanded five times, the lower limit can be expanded to 0.8 × 10 14 cm −2 . Furthermore, considering the width of about the 60%, it is possible to extend the lower limit to 4.8 × 10 13 cm -2. Here, the method of shifting the peak position can be realized by simultaneously introducing fluorine and arranging them in the order of F—La—F—La (see FIG. 9). FIG. 9 shows the distribution in the film thickness direction of the laminated films of the SiO 2 film and the high dielectric film of La and F when La and F are added to the interface. A solid line indicates the distribution of La, and a broken line indicates the distribution of F. F can be localized at the interface, but by introducing a large amount of F, as shown in FIG. 9, the interface region (region including the interface) can have a width. This is because HfLaSiONF is formed in the interface region and becomes a polarization film. From the distribution, the width of the interface region can be estimated as 7 mm.

界面においてＦが安定であるので、その事実から、Ｆと、例えばＬａを十分に導入することで、ピーク位置をずらすことが可能となる。ＬａとＦとによって実現する場合は、Ｌａ量、Ｆ量とも、界面位置から、膜厚奥方向に一様に分布することになるので、ＬａＦ３膜を界面に導入することで実現可能となる。 Since F is stable at the interface, the peak position can be shifted by sufficiently introducing F and, for example, La from the fact. When realizing by the La and F, La amount, F amount both, from the interface position, it means that uniformly distributed in the film Atsuoku direction, it can be realized by introducing a LaF 3 film at the interface .

図８などに代表される、膜厚方向への元素の分布は、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）や角度分解のＸＰＳ（X-ray Photoelectron Spectroscopy）などを用いることにより、おおよその分布は分かる。しかし、図１０に示すように、最近では、ＳｉＯ２膜／界面領域／高誘電体膜をロッド状に切り出し、電界蒸発法により、詳細な三次元分布を測定する方法（atom probe method）が開発されている。この方法によれば、界面へ物質が局在する様子など、従来よりも、高い分解能で測定することが可能である。原子を一層ずつ蒸発させる方法を用いていることから、原理的には、原子一層ずつの分布が測定できることになる。分解能としては、原子層オーダーと考えて良い。 The distribution of elements in the film thickness direction, as represented by FIG. However, as shown in FIG. 10, recently, a method (atom probe method) has been developed to cut a SiO 2 film / interface region / high dielectric film into a rod shape and measure a detailed three-dimensional distribution by field evaporation. Has been. According to this method, it is possible to measure with higher resolution than before, such as how a substance is localized at the interface. Since the method of evaporating atoms one by one is used, in principle, the distribution of each atom can be measured. The resolution may be considered as atomic layer order.

以上説明したことをまとめると、高誘電体膜側で、電荷となる物質（つまり大きいイオン半径の物質）による電荷面密度は、分極長さが長い場合まで考慮すると、４．８×１０１３ｃｍ−２〜１．３×１０１５ｃｍ−２が好ましく、０．８×１０１４ｃｍ−２〜８．０×１０１４ｃｍ−２がより好ましい。更に、分極長さが短い場合では、２．４×１０１４ｃｍ−２〜１．３×１０１５ｃｍ−２が好ましく、４．０×１０１４ｃｍ−２〜８．０×１０１４ｃｍ−２が更に好ましい。 To summarize the above description, on the high dielectric film side, the charge surface density due to a substance that becomes a charge (that is, a substance having a large ion radius) is 4.8 × 10 13 cm in consideration of the case where the polarization length is long. −2 to 1.3 × 10 15 cm −2 is preferable, and 0.8 × 10 14 cm −2 to 8.0 × 10 14 cm −2 is more preferable. Furthermore, when the polarization length is short, 2.4 × 10 14 cm −2 to 1.3 × 10 15 cm −2 is preferable, and 4.0 × 10 14 cm −2 to 8.0 × 10 14 cm −. 2 is more preferable.

電荷として±１価の物質は、電荷面密度と物質量が一致するが、±２価の物質は、電荷面密度は、物質量の２倍になることに注意が必要である。また、電荷となる物質を複数種類、導入した場合は、それぞれの物質による電荷面密度の合計が上記範囲を満たすことが好ましい。高誘電体膜は、一つの特徴としては、高い誘電率を持つため、電荷も多く必要であるということが挙げられる。界面近傍にＬａＦ３を一層分形成した場合には、４．０×１０１４程度以上のＬａとＦが必要となる。多めに導入されたＦは、熱過程により外部に放出してしまえばよい。膜厚として、１．４Å相当のＬａＦ３膜を成膜して、その上にＨｆＳｉＯＮ膜を成膜した場合に、この構造が実現できる。ここで示したＬａＦ３は、一例にすぎず、大きなイオン半径を有し、かつ、ＩＩ価、ＩＩＩ価の物質を、マイナス固定電荷の起源として、用いることが可能である。プラス固定電荷の起源としては、ここで示したＦだけではなく、酸素欠陥も用いることが出来る。更に、プラス固定電荷の起源としては、上側の第２の絶縁膜（例えば、ＳｉＯ２膜やＬａＳｉＯなどの上記マイナス電荷物質によるシリケート）に添加された小さなイオン半径を有し、かつ、Ｖ価（例えばＰ、Ａｓ、Ｖ）或いはＶＩ価（例えばＳ、Ｓｅ、Ｃｒ、Ｔｅ）の物質も用いることができる。 A substance with a charge of ± 1 valence has the same charge surface density as the substance amount, but it should be noted that the charge surface density of a substance with a valence of ± 2 is twice the amount of substance. In addition, when a plurality of types of substances to be charged are introduced, it is preferable that the total charge surface density of each substance satisfies the above range. One characteristic of the high dielectric film is that it requires a large amount of electric charge because it has a high dielectric constant. When the LaF 3 was one layer formed near the interface, it is necessary to 4.0 × 10 14 approximately over La and F. A large amount of F introduced may be released to the outside by a thermal process. This structure can be realized when a LaF 3 film having a thickness of 1.4 mm is formed and an HfSiON film is formed thereon. LaF 3 shown here is only an example, and a substance having a large ionic radius and having a valence of II and III can be used as a source of a minus fixed charge. As the origin of the positive fixed charge, not only F shown here but also oxygen defects can be used. Further, the source of the positive fixed charge has a small ionic radius added to the upper second insulating film (for example, silicate by the negative charge substance such as SiO 2 film or LaSiO), and has a V valence ( For example, P, As, V) or VI (for example, S, Se, Cr, Te) substances can also be used.

ここで、添加されたＬａの界面付近での分布に関して説明しておく。図８に示された通り、Ｌａは界面の両側に分布する。高誘電体膜側に分布してマイナス固定電荷の起源となる。それだけではなく、ＳｉＯ２膜に分布して誘電率の高いＬａＳｉＯなどのシリケートになっている。ここで、シリケート中では、Ｌａは電荷として働かない。既に説明しているように、シリケートとは、ＳｉＯ２とＬａ２Ｏ３の混合に過ぎないからである。つまり、添加物がシリケートを構成する形になった場合には、添加物は母体材料とみなすことができ、固定電荷の起源とすることはできないということである。その意味で、イオン半径の大きな物質が、ＳｉＯ２側に入った場合は、電荷としてのカウントはしてはならない。このことを使うと、低誘電率の層を敢えて使う必要はなく、界面にイオン半径の大きな物質を導入して、それが低誘電率の層にも拡散するようにプロセスを構築することで、ＥＯＴを小さくすることが可能である。但し、あまり多くのイオン半径の大きな物質が導入されると、ＳｉＯ２膜／高誘電体膜という積層構造自体が壊れ、界面での固定分極が使えなくなってしまうので注意が必要である。ＳｉＯ２膜側では、あくまでイオン半径の小さな物質Ｓｉがメインの母体材料であることが重要であり、高誘電体膜では、あくまで、イオン半径の大きな物質（Ｔｉ、Ｈｆ、Ｚｒなど）がメインの母体材料であることが重要である。このことによって、添加物の電荷としての分布先が偏るという機構が維持されるからである。ここで、ＳｉＯ２膜中においてＳｉがメインであるとは、添加物をＭとして、少なくとも界面近傍では、[Ｓｉ]／（[Ｍ]＋[Ｓｉ]）＞０．５であり、より好ましくは、[Ｓｉ]／（[Ｍ]＋[Ｓｉ]）＞０．６７である。ここで、[Ｓｉ]はＳｉの量（原子％）を表し、[Ｍ]は添加物Ｍの量（原子％）を表す。単位については、分子と分母で同じであれば良く、必ずしも原子％である必要はない。ここでは、理解し易いように原子％に統一して記述することとした。界面近傍でこれが維持され、制御金属側で添加物Ｍが多くなる構造に関しては、ＥＯＴ低下の観点から望ましい。 Here, the distribution near the interface of the added La will be described. As shown in FIG. 8, La is distributed on both sides of the interface. It is distributed on the high dielectric film side and becomes the source of negative fixed charges. Not only that, it is a silicate such as LaSiO having a high dielectric constant distributed in the SiO 2 film. Here, in silicate, La does not work as a charge. This is because, as already explained, silicate is only a mixture of SiO 2 and La 2 O 3 . That is, when the additive is in the form of a silicate, the additive can be regarded as a base material and cannot be the origin of a fixed charge. In that sense, when a substance having a large ionic radius enters the SiO 2 side, it should not be counted as a charge. By using this, it is not necessary to dare to use a low dielectric constant layer, but by introducing a substance with a large ionic radius at the interface and constructing a process so that it diffuses into the low dielectric constant layer, It is possible to reduce EOT. However, if too many substances having a large ionic radius are introduced, the laminated structure itself of SiO 2 film / high dielectric film is broken and fixed polarization cannot be used at the interface. On the SiO 2 film side, it is important that the substance Si having a small ionic radius is the main base material. In the high dielectric film, substances having a large ionic radius (Ti, Hf, Zr, etc.) are the main ones. It is important that it is a parent material. This is because the mechanism that the distribution destination of the charge of the additive is biased is maintained. Here, Si is the main in the SiO 2 film, where the additive is M, and at least near the interface, [Si] / ([M] + [Si])> 0.5, more preferably , [Si] / ([M] + [Si])> 0.67. Here, [Si] represents the amount of Si (atomic%), and [M] represents the amount of the additive M (atomic%). As for the unit, it is sufficient that the numerator and the denominator are the same, and the unit is not necessarily atomic%. Here, for easy understanding, it is described in atomic%. The structure in which this is maintained in the vicinity of the interface and the additive M increases on the control metal side is desirable from the viewpoint of EOT reduction.

例えば、Ｓｉ基板／膜厚２ｎｍのＨｆＳｉＯＮ膜／膜厚０．４ｎｍのＬａ２Ｏ３膜／膜厚０．８ｎｍのＳｉＯ２膜／膜厚０．７ｎｍのＬａＡｌＯ３膜という積層構造を形成して、１０５０度、０．１％のＯ２を含むＮ２雰囲気中で５秒間、アニールを行った。Ｌａ２Ｏ３膜は主にＨｆＳｉＯＮ側に拡散してＬａがマイナス電荷となった。Ｌａ２Ｏ３膜／０．８ｎｍのＳｉＯ２膜／０．７ｎｍのＬａＡｌＯ３膜の積層構造は、界面において混ざりあい、０．２ｎｍのＬａＳｉＯ膜／１．０ｎｍのＬａＡｌＳｉＯ膜という積層膜となった。この積層膜の誘電率はおよそ１６であり、ＥＯＴでは、０．３ｎｍとなっていた。最終的には、Ｓｉ基板／０．２ｎｍＳｉＯ２膜／ＨｆＬａＳｉＯＮ膜／ＬａＳｉＯ２膜／ＬａＡｌＳｉＯ３膜／ＴｉＮ制御電極となり、ＥＯＴにして、０．９ｎｍ（＝０．２ｎｍ＋０．４ｎｍ＋０．３ｎｍ）のゲート積層膜が出来上がっていた。ここで、ＨｆＬａＳｉＯＮ膜とＬａＳｉＯ２膜との界面において、０．６Ｖシフトにも達する固定分極があり、ＰＭＩＳＦＥＴの低閾値での動作が実現できた。 For example, a laminated structure of Si substrate / HfSiON film with a thickness of 2 nm / La 2 O 3 film with a thickness of 0.4 nm / SiO 2 film with a thickness of 0.8 nm / LaAlO 3 film with a thickness of 0.7 nm is formed. Annealing was performed for 5 seconds in an N 2 atmosphere containing 1050 ° C. and 0.1% O 2 . The La 2 O 3 film was diffused mainly to the HfSiON side, and La became a negative charge. The laminated structure of La 2 O 3 film / 0.8 nm SiO 2 film / 0.7 nm LaAlO 3 film was mixed at the interface, resulting in a laminated film of 0.2 nm LaSiO film / 1.0 nm LaAlSiO film. . The laminated film had a dielectric constant of approximately 16, and was 0.3 nm in EOT. Eventually, it becomes Si substrate / 0.2 nm SiO 2 film / HfLaSiON film / LaSiO 2 film / LaAlSiO 3 film / TiN control electrode, and gate stack of 0.9 nm (= 0.2 nm + 0.4 nm + 0.3 nm) as EOT The film was ready. Here, at the interface between the HfLaSiON film and the LaSiO 2 film, there was a fixed polarization that reached a 0.6 V shift, and the operation of the PMISFET with a low threshold could be realized.

また、Ｌａはイオン性の物質であるので、膜厚方向に分極を重ね合わせて、トータルで大きな分極を発生させることができる点も、大きな特徴の一つである。この場合は、例えばＨｆＬａＳｉＯＮ膜を界面に７．０Å相当成長させれば良い。最も簡単な方法は、１．４ÅのＬａＦ３を成膜して、その上にＨｆＳｉＯＮを成膜して、アニールすれば良い。これは、ＬａＦ３を一層分つけた上記の方法と全く同じである。つまり、初期に導入するＬａＦ３量は同じであり、アニール時間および温度により、分布が変化することを使っている。結果としては、初期に導入したＬａＦ３量により決定され、アニール時間および温度により、分極量は大きくは変わらないことが分かった。逆に言えば、初期導入量により、最終的な分極量を調整できることになる。上記の考え方から、特殊領域の幅は、７．０Å以下が適当である。これを超えることも可能だが、図１１（ａ）、１１（ｂ）に示すように、ミクロな分極が整列するには、それなりの方向性が必要であり、小さな分極は７．０Åを超えると、ランダム性により乱され、大きさが保てなくなってくるからである。おおよそ一層毎に２％程度の劣化、５層で１割の劣化と見積もられる。その意味では、界面近傍に大きな分極を作り込む方（つまり一層で作る方）が作成も容易で、層毎の劣化もなく、有効である。以下に説明するように、１０％の誤差までは、十分有効であるので、７．０Å程度までは有効と言える。 In addition, since La is an ionic substance, it is one of the major features that large polarization can be generated by superimposing polarization in the film thickness direction. In this case, for example, an HfLaSiON film may be grown at the interface equivalent to 7.0 mm. The simplest method is to form a 1.4 Ｌ LaF 3 film, form a HfSiON film thereon, and anneal it. This is exactly the same as the above method gave more minute LaF 3. That is, the amount of LaF 3 introduced in the initial stage is the same, and the fact that the distribution changes depending on the annealing time and temperature is used. As a result, it was determined by the amount of LaF 3 introduced in the initial stage, and it was found that the polarization amount did not change greatly depending on the annealing time and temperature. In other words, the final polarization amount can be adjusted by the initial introduction amount. From the above view, it is appropriate that the width of the special region is 7.0 mm or less. Although it is possible to exceed this, as shown in FIGS. 11 (a) and 11 (b), in order to align the micro polarization, a certain direction is required, and when the small polarization exceeds 7.0７ This is because it is disturbed by randomness and cannot keep its size. It is estimated that the deterioration is about 2% for each layer and 10% for 5 layers. In that sense, a method of creating a large polarization near the interface (that is, a method of forming a single layer) is easy to create and is effective without deterioration for each layer. As will be described below, an error up to 10% is sufficiently effective, and can be said to be effective up to about 7.0 mm.

プラス電荷の電荷面密度とマイナス電荷の電荷面密度の一致に関して
また、Ｌａ量とＦ量を考えたとき、これらの値が一致していることが望ましい。それは分極を構成するので、しかも、価数差が両方とも１であるので、面密度も一致していることが望ましいからである。上記の最適範囲は、閾値電圧のシフト量が０．５ボルト〜１．０ボルトを保障するという条件で決めていた。現実のシフト量を決めるには、チャネルドープのプロファイルなどから、０．０５ボルト程度であれば、微調整が可能である。よって、最低値の１０％程度の誤差は問題がないと言える。よって、Ｌａ量とＦ量の差が、電荷面密度（＝価数差×面密度）の最小値、すなわち各場合分けのそれぞれの下限値、の１０％以下にとどまることが望ましいことになる。以下でも、同様に、プラス電荷と、マイナス電荷の電荷面密度がよく一致していることが望ましく、その差は、電荷面密度の最低値の１０％程度までに抑えられれば問題がないと言える。 Regarding the coincidence between the charge surface density of the positive charge and the charge surface density of the negative charge, it is desirable that these values coincide when considering the La amount and the F amount. This is because it constitutes polarization, and furthermore, since the valence difference is both 1, it is desirable that the surface densities also match. The optimum range has been determined on the condition that the shift amount of the threshold voltage ensures 0.5 to 1.0 volts. In order to determine the actual shift amount, fine adjustment is possible from the profile of the channel dope and the like if it is about 0.05 volts. Therefore, it can be said that there is no problem with an error of about 10% of the minimum value. Therefore, it is desirable that the difference between the La amount and the F amount stays at 10% or less of the minimum value of the charge surface density (= valence difference × surface density), that is, the lower limit value of each case. In the following, similarly, it is desirable that the charge surface density of the positive charge and the charge surface of the negative charge be in good agreement. .

つまり、高誘電体膜側で、電荷となる物質（つまり大きいイオン半径の物質）による電荷面密度は、分極長さが長い場合まで考慮すると、４．８×１０１３ｃｍ−２〜１．３×１０１５ｃｍ−２が好ましく、０．８×１０１４ｃｍ−２〜８．０×１０１４ｃｍ−２がより好ましいことが示されているので、それぞれの下限から、プラス電荷の電荷面密度と、マイナス電荷の電荷面密度の差としては、それぞれの場合で、４．８×１０１２ｃｍ−２以下、０．８×１０１３ｃｍ−２以下が好ましいことが分かる。つまり、０．８×１０１３ｃｍ−２以下が好ましく、４．８×１０１２ｃｍ−２以下がより好ましいことになる。 That is, on the high dielectric film side, the charge surface density due to the substance that becomes a charge (that is, a substance having a large ion radius) is 4.8 × 10 13 cm −2 to 1.3 in consideration of the case where the polarization length is long. × 10 15 cm −2 is preferable, and 0.8 × 10 14 cm −2 to 8.0 × 10 14 cm −2 is more preferable. It can be seen that the difference in charge surface density of negative charges is preferably 4.8 × 10 12 cm −2 or less and 0.8 × 10 13 cm −2 or less in each case. That is, 0.8 × 10 13 cm −2 or less is preferable, and 4.8 × 10 12 cm −2 or less is more preferable.

また、分極長さが短い場合では、２．４×１０１４ｃｍ−２〜１．３×１０１５ｃｍ−２が好ましく、４．０×１０１４ｃｍ−２〜８．０×１０１４ｃｍ−２が更に好ましいことが分かっているので、それぞれの下限から、プラス電荷の電荷面密度と、マイナス電荷の電荷面密度の差としては、それぞれの場合で、２．４×１０１３ｃｍ−２以下、４．０×１０１３ｃｍ−２以下が好ましいことが分かる。つまり、４．０×１０１３ｃｍ−２以下が好ましく、２．４×１０１３ｃｍ−２以下がより好ましいことになる。以下でも、差の最大値は、電荷面密度の適正範囲の下限値の１０％として決めることとする。 In addition, when the polarization length is short, 2.4 × 10 14 cm −2 to 1.3 × 10 15 cm −2 is preferable, and 4.0 × 10 14 cm −2 to 8.0 × 10 14 cm −. 2 is more preferable, the difference between the charge surface density of the positive charge and the charge surface density of the negative charge is 2.4 × 10 13 cm −2 or less in each case. It turns out that 4.0 * 10 < 13 > cm <-2> or less is preferable. That is, 4.0 × 10 13 cm −2 or less is preferable, and 2.4 × 10 13 cm −2 or less is more preferable. Hereinafter, the maximum value of the difference is determined as 10% of the lower limit value of the appropriate range of the charge surface density.

ｎＭＩＳＦＥＴの閾値電圧の調整には、分極量としては０．３ボルト程度で十分なので、上記ｐＭＩＳＦＥＴの最適値の３割の電荷量でよいことになる。つまり、ｎＭＩＳＦＥＴに関しては、高誘電体膜側で、電荷となる物質（つまり大きいイオン半径の物質）による電荷面密度は、分極長さが長い場合まで考慮すると、１．４×１０１３ｃｍ−２〜３．９×１０１４ｃｍ−２が好ましく、２．４×１０１３ｃｍ−２〜２．４×１０１４ｃｍ−２がより好ましい。更に、分極長さが短い場合では、０．７×１０１４ｃｍ−２〜３．９×１０１４ｃｍ−２が好ましく、１．２×１０１４ｃｍ−２〜２．４×１０１４ｃｍ−２が更に好ましい。 For adjusting the threshold voltage of the nMISFET, about 0.3 volts is sufficient as the amount of polarization, so that the charge amount of 30% of the optimum value of the pMISFET is sufficient. In other words, regarding nMISFET, the charge surface density due to a substance that becomes a charge (that is, a substance having a large ion radius) on the high dielectric film side is 1.4 × 10 13 cm −2 in consideration of the case where the polarization length is long. ˜3.9 × 10 14 cm −2 is preferable, and 2.4 × 10 13 cm −2 to 2.4 × 10 14 cm −2 is more preferable. Furthermore, when the polarization length is short, 0.7 × 10 14 cm −2 to 3.9 × 10 14 cm −2 is preferable, and 1.2 × 10 14 cm −2 to 2.4 × 10 14 cm −. 2 is more preferable.

次にＳｉＯ２膜側における、添加物質の分布のピーク位置と、添加物の電荷面密度の最適値について説明する。 Next, the peak position of the distribution of the additive substance on the SiO 2 film side and the optimum value of the charge surface density of the additive will be described.

ＳｉＯ２膜側では、通常の分極の長さは０．６４Å程度と小さい。分極の長さは１割程度の違いが含まれる。つまり、分極の長さは、０．６４±０．０３Åとなる（図１２）。図１２は、Ａｓ等の小さなイオン半径を有する物質が界面に添加された場合における、ＳｉＯ２膜および高誘電体膜の積層膜の膜厚方向の分布を示す図である。Ａｓ等のイオン半径の小さい物質が界面に添加された場合には、Ａｓ等のイオン半径の小さな物質のピーク位置は、界面位置およびピーク位置の誤差が±５％として、０．６４±０．０３Åとなる。したがって、ピーク位置の界面からの距離は、ＳｉＯ２膜側に０．６７Å以下となる。実験の誤差を考慮すると、０．６７Åの約２倍である１．４Å未満であると考えられる。Ａｓ等の小さなイオン半径を有する物質は、ＳｉＯ２膜と高誘電体膜との界面において、酸素とのボンド数が少ないほうが安定化するため、成膜工程を工夫することで、界面よりもＳｉＯ２膜側に偏ってピークを持つようにすることができる。これにより、Ａｓ等の小さなイオン半径を有する物質は、負の固定電荷として使用して固定ダイポールの源とすることができる。 On the SiO 2 film side, the normal polarization length is as small as about 0.64 mm. The length of polarization includes a difference of about 10%. That is, the length of polarization is 0.64 ± 0.03 mm (FIG. 12). FIG. 12 is a diagram showing the distribution in the film thickness direction of the laminated film of the SiO 2 film and the high dielectric film when a substance having a small ion radius such as As is added to the interface. When a substance with a small ion radius such as As is added to the interface, the peak position of the substance with a small ion radius such as As is 0.64 ± 0. 03Å. Accordingly, the distance from the interface at the peak position is 0.67 mm or less on the SiO 2 film side. Considering the error of the experiment, it is considered that it is less than 1.4 mm which is about twice 0.67 mm. A substance having a small ionic radius such as As is more stable at the interface between the SiO 2 film and the high dielectric film when the number of bonds with oxygen is smaller. The two films can be biased to have a peak. Thereby, a substance having a small ionic radius such as As can be used as a negative fixed charge to be a source of a fixed dipole.

ｐＭＩＳトランジスタの閾値調整には、分極量としては０．５Ｖから１．０Ｖ程度が必要なので、必要とされる電荷面密度は、およそ１．７×１０１４ｃｍ−２〜３．４×１０１４ｃｍ−２となる。ＳｉＯ２膜材料の種類（ＳｉＯ２の作り方、ＳｉＯＮなどのように窒素が導入された場合など）に応じて、分極の長さと誘電率の大きさに、それぞれ１割、合計２割程度の幅があるので、ＳｉＯ２膜側で１．４×１０１４ｃｍ−２〜４．１×１０１４ｃｍ−２程度と考えられる。 In order to adjust the threshold value of the pMIS transistor, a polarization amount of about 0.5 V to 1.0 V is required, and the required charge surface density is about 1.7 × 10 14 cm −2 to 3.4 × 10 14. cm −2 . Depending on the type of SiO 2 film material (how to make SiO 2 , when nitrogen is introduced like SiON, etc.), the length of polarization and the size of the dielectric constant are 10% each, a total width of about 20% Therefore, it is considered to be about 1.4 × 10 14 cm −2 to 4.1 × 10 14 cm −2 on the SiO 2 film side.

以上をまとめると、ＳｉＯ２膜側で、電荷となる物質（つまり小さいイオン半径の物質）による電荷面密度は、１．４×１０１４ｃｍ−２〜４．１×１０１４ｃｍ−２が好ましい。更に、１．７×１０１４ｃｍ−２〜３．４×１０１４ｃｍ−２が更に好ましい。ここで、プラス電荷とマイナス電荷が入った場合の電荷量の差の最大値を、電荷面密度の適正範囲の下限値の１０％として決めることとする。上記適性範囲の、それぞれの下限から、プラス電荷の電荷面密度と、マイナス電荷の電荷面密度の差としては、それぞれの場合で、１．４×１０１３ｃｍ−２以下、１．７×１０１３ｃｍ−２以下が好ましいことが分かる。つまり、１．７×１０１３ｃｍ−２以下が好ましく、１．４×１０１３ｃｍ−２以下がより好ましいことになる。電荷として±１価の物質は、電荷面密度と物質量が一致するが、±２価の物質は、電荷面密度は、物質量の２倍になることに注意が必要である。また、電荷となる物質を複数種類、導入した場合は、それぞれの物質による電荷面密度の合計が上記範囲を満たすことが好ましい。 In summary, on the SiO 2 film side, the charge surface density due to a substance that becomes a charge (that is, a substance having a small ionic radius) is preferably 1.4 × 10 14 cm −2 to 4.1 × 10 14 cm −2. . Furthermore, 1.7 * 10 < 14 > cm <-2 > -3.4 * 10 < 14 > cm <-2 > is still more preferable. Here, the maximum value of the difference in the amount of charge when positive charge and negative charge enter is determined as 10% of the lower limit value of the appropriate range of charge surface density. The difference between the charge surface density of the positive charge and the charge surface density of the negative charge is 1.4 × 10 13 cm −2 or less in each case from the respective lower limits of the above suitable range, and 1.7 × 10 7 It can be seen that 13 cm −2 or less is preferable. That is, 1.7 × 10 13 cm −2 or less is preferable, and 1.4 × 10 13 cm −2 or less is more preferable. A substance with a charge of ± 1 valence has the same charge surface density as the substance amount, but it should be noted that the charge surface density of a substance with a valence of ± 2 is twice the amount of substance. In addition, when a plurality of types of substances to be charged are introduced, it is preferable that the total charge surface density of each substance satisfies the above range.

なお、ｎＭＩＳＦＥＴの閾値電圧の調整には、分極量としては０．３Ｖ程度で十分なので、上記ｐＭＩＳＦＥＴの最適値の３割の電荷量でよいことになる。つまり、ｎＭＩＳＦＥＴに関しては、ＳｉＯ２膜側で、電荷となる物質（つまり大きいイオン半径の物質）による電荷面密度は、０．４×１０１４ｃｍ−２〜１．２×１０１４ｃｍ−２が好ましい。更に、０．５×１０１４ｃｍ−２〜１．０×１０１４ｃｍ−２が更に好ましい。 For adjusting the threshold voltage of the nMISFET, about 0.3 V is sufficient as the amount of polarization, so that the charge amount of 30% of the optimum value of the pMISFET is sufficient. That is, regarding the nMISFET, the charge surface density due to a substance that becomes a charge (that is, a substance having a large ion radius) on the SiO 2 film side is 0.4 × 10 14 cm −2 to 1.2 × 10 14 cm −2. preferable. Furthermore, 0.5 * 10 < 14 > cm <-2 > -1.0 * 10 < 14 > cm <-2 > is still more preferable.

高誘電体膜側の電荷と、ＳｉＯ ２ 膜側の電荷により分極を生成する場合
また、高誘電体膜側の電荷と、ＳｉＯ２膜側の電荷により分極を生成する場合は、両者の和の形になる。高誘電体膜側では、分極の大きさは１．３８Å程度であり、誘電率はおよそ２０前後である。ＳｉＯ２膜側では、通常の分極の大きさは０．６４Å程度と小さい。誘電率もおよそ４前後である。ｐチャネルＭＩＳＦＥＴの閾値電圧の調整には、分極量としては０．５Ｖ〜１．０Ｖ程度が必要なので、必要とされる電荷面密度は、およそ１．２×１０１４ｃｍ−２〜２．４×１０１４ｃｍ−２となる。高誘電体膜材料に依存して、誘電率が３割程度変化し得ること、ＳｉＯ２膜材料の種類（ＳｉＯ２膜の作り方、ＳｉＯＮなどのように窒素が導入された場合など）に応じて、誘電率の大きさに２割程度の幅があることから、高誘電体膜側、ＳｉＯ２膜側の両側で、電荷量が同等であり、かつ１．０×１０１４ｃｍ−２〜３．０×１０１４ｃｍ−２程度と考えられる。 When the polarization is generated by the charge on the high dielectric film side and the charge on the SiO 2 film side, or when the polarization is generated by the charge on the high dielectric film side and the charge on the SiO 2 film side, Become a shape. On the high dielectric film side, the magnitude of polarization is about 1.38 mm and the dielectric constant is about 20. On the SiO 2 film side, the normal polarization is as small as about 0.64 mm. The dielectric constant is also around 4. Since adjustment of the threshold voltage of the p-channel MISFET requires a polarization amount of about 0.5 V to 1.0 V, the required charge surface density is about 1.2 × 10 14 cm −2 to 2.4. × 10 14 cm -2 Depending on the high dielectric film material, the dielectric constant can change by about 30%, depending on the type of SiO 2 film material (how to make SiO 2 film, when nitrogen is introduced like SiON, etc.) Since the dielectric constant has a width of about 20%, the charge amount is equal on both sides of the high dielectric film side and the SiO 2 film side, and 1.0 × 10 14 cm −2 to 3 It is considered to be about 0.0 × 10 14 cm −2 .

以上をまとめると、高誘電体膜とＳｉＯ２膜との界面の両側で、それぞれ電荷となる物質（つまり高誘電体膜側では大きなイオン半径の物質、ＳｉＯ２膜側では小さいイオン半径の物質）による電荷面密度は、高誘電体膜側、ＳｉＯ２膜側でよく一致（電荷補償）しており、１．０×１０１４ｃｍ−２〜３．０×１０１４ｃｍ−２が好ましい。更に、１．２×１０１４ｃｍ−２〜２．４×１０１４ｃｍ−２が更に好ましい。ここで、プラス電荷とマイナス電荷が入った場合の電荷量の差の最大値を、電荷面密度の適正範囲の下限値の１０％として決めることとする。上記適性範囲の、それぞれの下限から、プラス電荷の電荷面密度と、マイナス電荷の電荷面密度の差としては、それぞれの場合で、１．０×１０１３ｃｍ−２以下、１．２×１０１３ｃｍ−２以下が好ましいことが分かる。つまり、１．２×１０１３ｃｍ−２以下が好ましく、１．０×１０１３ｃｍ−２以下がより好ましいことになる。 To summarize the above, substances that become electric charges on both sides of the interface between the high dielectric film and the SiO 2 film (that is, substances having a large ion radius on the high dielectric film side and substances having a small ion radius on the SiO 2 film side). The charge surface density by is well matched (charge compensation) between the high dielectric film side and the SiO 2 film side, and is preferably 1.0 × 10 14 cm −2 to 3.0 × 10 14 cm −2 . Furthermore, 1.2 * 10 < 14 > cm <-2 > -2.4 * 10 < 14 > cm <-2 > is still more preferable. Here, the maximum value of the difference in the amount of charge when positive charge and negative charge enter is determined as 10% of the lower limit value of the appropriate range of charge surface density. From the respective lower limits of the suitability range, the difference between the charge surface density of positive charge and the charge surface density of negative charge is 1.0 × 10 13 cm −2 or less, 1.2 × 10 6 in each case. 13 cm -2 it can be seen or less. In other words, preferably 1.2 × 10 13 cm -2 or less, more preferably it is 1.0 × 10 13 cm -2 or less.

なお、ｎＭＩＳＦＥＴの閾値電圧の調整には、分極量としては０．３Ｖ程度で十分なので、上記ｐＭＩＳＦＥＴの最適値の３割の電荷量でよいことになる。つまり、ｎＭＩＳＦＥＴに関しては、高誘電体膜とＳｉＯ２膜との界面の両側で、それぞれ電荷となる物質（つまり高誘電体膜側では大きなイオン半径の物質、ＳｉＯ２膜側では小さいイオン半径の物質）による電荷面密度は、０．３×１０１４ｃｍ−２〜０．９×１０１４ｃｍ−２が好ましい。更に、３．６×１０１３ｃｍ−２〜７．２×１０１３ｃｍ−２が好ましい。 For adjusting the threshold voltage of the nMISFET, about 0.3 V is sufficient as the amount of polarization, so that the charge amount of 30% of the optimum value of the pMISFET is sufficient. In other words, for nMISFETs, substances that become charges on both sides of the interface between the high dielectric film and the SiO 2 film (that is, substances having a large ion radius on the high dielectric film side and substances having a small ion radius on the SiO 2 film side). ) Is preferably 0.3 × 10 14 cm −2 to 0.9 × 10 14 cm −2 . Furthermore, 3.6 * 10 < 13 > cm <-2 > -7.2 * 10 < 13 > cm <-2 > is preferable.

固定電荷による分極の形成パターン
次に、固定電荷による分極の形成パターンについて、ｐＭＩＳＦＥＴの場合を図１３（ａ）乃至図１３（ｄ）を参照して説明する。固定分極を界面に作るには、プラス電荷の起源として、
１）酸素欠陥を多量に供給する（図１３（ａ））
２）界面で安定でありかつ酸素と置換して安定なフッ素を用いる（図１３（ｂ））又は
３）高価数物質を導入する（図１３（ｃ）、１３（ｄ））
という方法が考えられる。 Formation pattern of polarization by fixed charge
Next, the formation pattern of polarization by a fixed charge will be described with reference to FIGS. 13A to 13D in the case of pMISFET. To create a fixed polarization at the interface, as the origin of the positive charge,
1) Supplying a large amount of oxygen defects (FIG. 13A)
2) Use stable fluorine that is stable at the interface and replaces oxygen (FIG. 13B) or 3) Introduce an expensive substance (FIGS. 13C and 13D)
The method is considered.

これに対して、マイナス電荷の起源として、
１）界面で安定であり、酸素と置換して安定な、窒素を用いる（図１３（ｃ））又は
２）低価数物質を導入する（図１３（ａ）、１３（ｂ）、１３（ｄ））
という方法が考えられる。 On the other hand, as the origin of negative charge,
1) Use nitrogen that is stable at the interface and replaces oxygen (FIG. 13 (c)) or 2) Introduce a low-valence substance (FIGS. 13 (a), 13 (b), 13 ( d))
The method is considered.

このように、図１３（ａ）から図１３（ｄ）に示すパターンにより、ｐＭＩＳＦＥＴにおいて、チャネル側にマイナス電荷があり、電極側にプラス電荷があるような固定分極を作ることができる。この固定分極を用いることで、電極の実効仕事関数を深く（大きく）することができる。実効仕事関数としては、５．０ｅＶ前後にすることが可能であり、ｐＭＩＳＦＥＴの閾値電圧を小さくすることが可能となる。   Thus, with the patterns shown in FIGS. 13 (a) to 13 (d), in the pMISFET, it is possible to create a fixed polarization such that there is a negative charge on the channel side and a positive charge on the electrode side. By using this fixed polarization, the effective work function of the electrode can be deepened (increased). The effective work function can be around 5.0 eV, and the threshold voltage of the pMISFET can be reduced.

次に、固定電荷による、分極の作成パターンについて、ｎＭＩＳＦＥＴの場合を図１４（ａ）乃至図１４（ｄ）を参照して説明する。固定分極を界面に作るには、プラス電荷の起源として、
１）酸素欠陥を多量に供給する（図１４（ａ））
２）界面で安定でありかつ酸素と置換して安定なフッ素を用いる（図１４（ｂ））又は
３）高価数物質を導入する（図１４（ｃ）、１４（ｄ））
という方法が考えられる。 Next, a creation pattern of polarization by a fixed charge will be described with reference to FIGS. 14A to 14D in the case of nMISFET. To create a fixed polarization at the interface, as the origin of the positive charge,
1) Supplying a large amount of oxygen defects (FIG. 14 (a))
2) Use stable fluorine that is stable at the interface and replaces oxygen (FIG. 14 (b)) or 3) Introduce an expensive substance (FIGS. 14 (c) and 14 (d))
The method is considered.

これに対して、マイナス電荷の起源として、
１）界面で安定であり、酸素と置換して安定な、窒素を用いる（図１４（ｃ））又は
２）低価数物質を導入する（図１４（ａ）、１４（ｂ）、１４（ｄ））
という方法が考えられる。 On the other hand, as the origin of negative charge,
1) Use nitrogen, which is stable at the interface and replaces oxygen (FIG. 14 (c)), or 2) Introduce a low-valence substance (FIGS. 14 (a), 14 (b), 14 ( d))
The method is considered.

このように、図１４（ａ）から図１４（ｄ）に示すパターンにより、ｎＭＩＳＦＥＴにおいて、チャネル側にプラス電荷があり、電極側にマイナス電荷があるような固定分極を作ることができる。この固定分極を用いることで、電極の実効仕事関数を浅く（小さく）することができる。実効仕事関数としては、４．１ｅＶ前後にすることが可能であり、ｎＭＩＳＦＥＴの閾値電圧を小さくすることが可能となる。   As described above, according to the patterns shown in FIGS. 14A to 14D, in the nMISFET, it is possible to create a fixed polarization such that a positive charge is present on the channel side and a negative charge is present on the electrode side. By using this fixed polarization, the effective work function of the electrode can be made shallow (small). The effective work function can be around 4.1 eV, and the threshold voltage of the nMISFET can be reduced.

薄膜成長モード
本発明の一実施形態では、ＳｉＯ２膜と高誘電体膜との界面に金属原子（以下、ＬａＣｒなどの合金も含むものとする）を堆積すること、或いは金属原子の酸化物（Ｌａ２Ｏ３など）、硫化物（ＬａＳなど）、フッ化物（ＬａＦ３など）、窒化物（ＣｒＮなど）などを堆積することで、ＳｉＯ２膜と高誘電体膜の界面近傍に固定分極を人工的に導入している。基板上への物質の堆積の過程は、おおよそ以下の３つの形式に分類されることが知られている。これを図１５（ａ）乃至図１５（ｃ）を参照して説明する。分類Ａ：三次元核生成（Volmer-Wever型）、分類Ｂ：単層成長（Frank-van der Merwe型）、分類Ｃ：単層上核生成（Stranski-Krastanov型）である。 Thin Film Growth Mode In one embodiment of the present invention, metal atoms (hereinafter also including an alloy such as LaCr) are deposited at the interface between the SiO 2 film and the high dielectric film, or oxides of metal atoms (La 2). O 3 etc.), sulfides (LaS etc.), fluorides (LaF 3 etc.), nitrides (CrN etc.), etc. are deposited to artificially fix the fixed polarization near the interface between the SiO 2 film and the high dielectric film. Has been introduced. It is known that the process of depositing a substance on a substrate is roughly classified into the following three types. This will be described with reference to FIGS. 15 (a) to 15 (c). Classification A: three-dimensional nucleation (Volmer-Wever type), classification B: monolayer growth (Frank-van der Merwe type), classification C: monolayer nucleation (Stranski-Krastanov type).

分類Ａは、図１５（ａ）に示すように、高誘電体膜上に金属原子（或いは金属酸化物、硫化物、フッ化物、窒化物なども同様）が凝集して核をなし、蒸着源から飛来した金属（或いは金属酸化物など）が、その核に集まり、３次元的に成長する過程である。多くの薄膜形成は、この型で起こるとされている。島成長するパターンである。例えば、金属ＬａをＨｆＳｉＯＮ膜上に蒸着させた場合は、核が３次元的に成長すると考えられる。本発明の一実施形態において用いられる、金属の蒸着では、おおよそ、この成長パターンと考えられる。   As shown in FIG. 15A, the classification A is a deposition source in which metal atoms (or metal oxides, sulfides, fluorides, nitrides, etc.) aggregate on the high dielectric film to form nuclei. This is a process in which the metal (or metal oxide, etc.) flying from the sphere gathers at its core and grows three-dimensionally. Many thin film formations are believed to occur in this form. It is a pattern of island growth. For example, when metal La is deposited on the HfSiON film, the nuclei are considered to grow three-dimensionally. In metal deposition used in one embodiment of the present invention, this growth pattern is roughly considered.

分類Ｂは、ＨｆＳｉＯＮ膜と金属（或いは金属酸化物）の相互作用が強い場合に起こり易い型である。図１５（ｂ）に示すように、二次元の相が一層ずつ重なって、薄膜が形成されることになる、膜成長するパターンである。酸化剤を使った金属酸化物の原子層成長（Atomic Layer Deposition）などがこれにあたる。現在、Ａｌ２Ｏ３などの原子層成長が実現している。本発明の一実施形態で用いられる、金属酸化物の成長は、将来的には、この原子層成長のパターンが可能になると考えられる。 Class B is a type that easily occurs when the interaction between the HfSiON film and the metal (or metal oxide) is strong. As shown in FIG. 15B, a two-dimensional phase overlaps one layer at a time and a thin film is formed. This includes atomic layer deposition of metal oxides using oxidants. At present, atomic layer growth of Al 2 O 3 and the like has been realized. It is believed that metal oxide growth used in one embodiment of the present invention will allow this atomic layer growth pattern in the future.

分類Ｃは、ＨｆＳｉＯＮ膜と金属（或いは金属酸化物）の相互作用が強く、かつ金属同士の相互作用も強い場合に起こる型である。まず、分類Ｂと同じように原子層レベルの薄膜が形成され、その上に金属同士の相互作用により三次元核が生成する（図１５（ｃ））。極めて限られた場合と言える。膜成長の上に島成長をするパターンである。   Class C is a type that occurs when the interaction between the HfSiON film and the metal (or metal oxide) is strong and the interaction between metals is also strong. First, a thin film at the atomic layer level is formed as in classification B, and a three-dimensional nucleus is generated on the thin film by the interaction between metals (FIG. 15C). This is an extremely limited case. It is a pattern of island growth on film growth.

どの成長モードであるかは、ＨｆＳｉＯＮ膜上に実際に金属を堆積して、堆積量を変化させたものを電子顕微鏡やＳＴＭなどで観察すれば、分かる。ＨｆＳｉＯＮ膜上では、金属同士、或いは金属酸化膜同士が大きな相互作用を持つので、核を形成するモード（分類Ａ）が主要なモードである。将来的には、多くの金属酸化物の原子層成長が実現すると考えられる。   The growth mode can be determined by actually depositing a metal on the HfSiON film and observing the deposition amount with an electron microscope or STM. On the HfSiON film, since metals or metal oxide films have a large interaction, a mode for forming nuclei (Category A) is the main mode. In the future, it is considered that atomic layer growth of many metal oxides will be realized.

次に、本発明の実施形態を説明する。   Next, an embodiment of the present invention will be described.

（第１実施形態）
次に、本発明の第１実施形態によるｐＭＩＳＦＥＴを、図１６（ａ）乃至図２３（ｂ）を参照して説明する。 (First embodiment)
Next, the pMISFET according to the first embodiment of the present invention will be described with reference to FIGS. 16 (a) to 23 (b).

本実施形態によるｐＭＩＳＦＥＴは、ｎ型半導体基板（ｎ型シリコン基板）２に形成されており、以下の工程によって形成される。このｐＭＩＳＦＥＴは、シリコン基板、高誘電体膜、ＳｉＯ２膜（以下、上界面低誘電率膜ともいう）の積層構造を有している。なお、本明細書では、半導体基板とは、バルク半導体基板、バルク半導体基板の一部の領域、ＳＯＩ(Silicon On Insulator)基板のＳＯＩ層、基板に形成されたウェル領域を意味する。 The pMISFET according to the present embodiment is formed on the n-type semiconductor substrate (n-type silicon substrate) 2 and is formed by the following steps. This pMISFET has a laminated structure of a silicon substrate, a high dielectric film, and an SiO 2 film (hereinafter also referred to as an upper interface low dielectric constant film). In this specification, a semiconductor substrate means a bulk semiconductor substrate, a partial region of the bulk semiconductor substrate, an SOI layer of an SOI (Silicon On Insulator) substrate, and a well region formed in the substrate.

以下の実施形態は、シリコン基板と高誘電体膜の間に薄いＳｉＯ２膜（以下、下界面低誘電率膜ともいう）を成膜した場合、或いは、熱工程を経た後にＳｉＯ２膜が形成される場合にも、適用できる。下界面低誘電率膜は、無くても構わないが、初めから特性がコントロール出来る下界面低誘電率膜を作っておくことも良策である。下界面低誘電率膜は、例えば、低温（１５０度）にて、基板Ｓｉをゆっくり熱酸化することにより作成された、０．４ｎｍの薄膜ＳｉＯ２などが適当である。その他、ＳｉＯ２膜にＬａ２Ｏ３を拡散させて出来たＬａシリケート（ＬａＳｉＯ）、ＬａＡｌＯ３を拡散させて出来たＬａＡｌＳｉＯ、或いは、それらの窒化物なども有効である。最終的に、移動度が十分に大きく、ＥＯＴが十分に小さくなるように、設計することになる。 In the following embodiments, when a thin SiO 2 film (hereinafter also referred to as a lower interface low dielectric constant film) is formed between a silicon substrate and a high dielectric film, or after a thermal process, the SiO 2 film is formed. It is also applicable when it is done. The lower interface low dielectric constant film may be omitted, but it is also a good idea to make a lower interface low dielectric constant film whose characteristics can be controlled from the beginning. As the lower interface low dielectric constant film, for example, a 0.4 nm thin film SiO 2 formed by slowly thermally oxidizing the substrate Si at a low temperature (150 degrees) is suitable. In addition, La silicate (LaSiO) made by diffusing La 2 O 3 in the SiO 2 film, LaAlSiO made by diffusing LaAlO 3 , or nitrides thereof are also effective. Ultimately, the design will be such that the mobility is sufficiently large and the EOT is sufficiently small.

まず、図１６（ａ）に示すように、シリコン基板２上に高誘電体膜（ＨｆＳｉＯＮ膜）４を形成し、この高誘電体膜４上に金属または金属酸化物６を堆積する。このとき、多くの場合、島成長となる。続いて、図１６（ｂ）に示すように、金属または金属酸化物の堆積物６上に、ＳｉＯ２膜８を堆積する。その後、図１６（ｃ）に示すように、堆積物６を高誘電体膜４またはＳｉＯ２膜８に拡散させる。すると、高誘電体膜４とＳｉＯ２膜８との間に金属または金属酸化物が拡散された界面領域７が形成される。なお、図１６（ｂ）に示すＳｉＯ２膜８の成膜中にも、堆積物６が高誘電体膜４またはＳｉＯ２膜８に拡散すると考えられる。また、図１６（ａ）に示す堆積物６を堆積した後であり、かつ、ＳｉＯ２膜８を成膜する前に、この堆積物６を高誘電体膜４に拡散させる工程を行ってもよい。そうすれば、より多くの堆積物６を高誘電体膜４に拡散させることが可能となる。 First, as shown in FIG. 16A, a high dielectric film (HfSiON film) 4 is formed on the silicon substrate 2, and a metal or metal oxide 6 is deposited on the high dielectric film 4. In this case, island growth often occurs. Subsequently, as shown in FIG. 16B, a SiO 2 film 8 is deposited on the metal or metal oxide deposit 6. Thereafter, the deposit 6 is diffused into the high dielectric film 4 or the SiO 2 film 8 as shown in FIG. As a result, an interface region 7 in which a metal or metal oxide is diffused is formed between the high dielectric film 4 and the SiO 2 film 8. Incidentally, it considered to be during the formation of the SiO 2 film 8 shown in FIG. 16 (b), the deposit 6 from diffusing into the high dielectric film 4 or SiO 2 film 8. Further, after depositing the deposit 6 shown in FIG. 16A and before forming the SiO 2 film 8, a step of diffusing the deposit 6 into the high dielectric film 4 may be performed. Good. By doing so, it becomes possible to diffuse more deposits 6 into the high dielectric film 4.

本実施形態で用いた高誘電体膜は、ＨｆＳｉＯＮ膜である。このＨｆＳｉＯＮ膜は、ＨｆＳｉＯ膜を、ＣＶＤ(Chemical Vapor Deposition)法を用いて２６０℃で成膜した後に、室温（２０℃）にてプラズマ窒化を３０秒間行うことで、ＨｆＳｉＯ膜の表面側から窒化することで作成している。ここで、Ｓｉ量（原子％）／（Ｈｆ量（原子％）＋Ｓｉ量（原子％））＝０．２５、Ｎ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））＝０．２、となるように、上記の温度と時間を調整している。但し、Ｓｉ量やＮ量に関しては、本実施形態の本質ではなく、一例に過ぎないので、従来からの高誘電体膜を、そのまま使えばよい。従来用いている工程に、少しの工程を加えることで、低閾値電圧を有するＭＩＳＦＥＴを提供することが、本実施形態の目的である。   The high dielectric film used in this embodiment is an HfSiON film. This HfSiON film is nitrided from the surface side of the HfSiO film by depositing the HfSiO film at 260 ° C. using a CVD (Chemical Vapor Deposition) method and performing plasma nitridation at room temperature (20 ° C.) for 30 seconds. It is created by doing. Here, Si content (atomic%) / (Hf content (atomic%) + Si content (atomic%)) = 0.25, N content (atomic%) / (O content (atomic%) + N content (atomic%)) The temperature and time are adjusted so that = 0.2. However, the amount of Si and the amount of N are not the essence of the present embodiment but merely an example, and a conventional high dielectric film may be used as it is. An object of the present embodiment is to provide a MISFET having a low threshold voltage by adding a few steps to a conventionally used step.

Ｎ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））＝０．２５、となるように、上記のように温度と時間を調整してもよい。Ｎ量を多めにすることには意味がある。そうすることで、堆積物６が下界面、すなわちＳｉ基板と高誘電体との界面或いはＳｉ基板／ＳｉＯ２／高誘電体からなる積層構造におけるＳｉＯ２と高誘電体との界面へ拡散することを抑制することができるからである。本実施形態においては、下界面への拡散をできる限り抑制することが好ましいので、従来工程の中で、Ｓｉ量および/或いはＮ量を多めに設定した工程を採用することが好ましい。 The temperature and time may be adjusted as described above so that N amount (atomic%) / (O amount (atomic%) + N amount (atomic%)) = 0.25. It is meaningful to increase the amount of N. By doing so, the deposit 6 diffuses to the lower interface, that is, the interface between the Si substrate and the high dielectric, or the interface between SiO 2 and the high dielectric in the laminated structure of Si substrate / SiO 2 / high dielectric. It is because it can suppress. In this embodiment, since it is preferable to suppress diffusion to the lower interface as much as possible, it is preferable to employ a process in which the Si amount and / or the N amount are set to be large in the conventional process.

高誘電体膜に関しては、Ｈｆ、Ｚｒ、Ｔｉの酸化膜（ＨｆＯ２、ＺｒＯ２、ＴｉＯ２）、これらのシリケート膜（ＨｆＳｉＯ、ＺｒＳｉＯ、ＴｉＳｉＯ）、窒化膜（ＨｆＯＮ、ＺｒＯＮ、ＴｉＯＮ、ＨｆＳｉＯＮ、ＺｒＳｉＯＮ、ＴｉＳｉＯＮ）などを用いることが可能であり、これらの積層膜（ＨｆＯＮ／ＨｆＳｉＯＮ／ＴｉＯＮ膜など）も用いることができる。また、（Ｈｆ、Ｚｒ）Ｏ２混晶膜や、その窒化膜（Ｈｆ、Ｚｒ）ＯＮ、或いはそのシリケートＨｆＺｒＳｉＯ、ＨｆＺｒＳｉＯＮは、アモルファス状態が高温（例えば、１０５０℃のＮ２中アニールなど）でも維持されるので、これらの膜を用いれば有効である。更に、ペロブスカイト構造（ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＳｒＨｆＯ３など）やパイロクロア構造（Ｌａ２Ｚｒ２Ｏ７、Ｌａ２Ｈｆ２Ｏ７、Ｙ２Ｚｒ２Ｏ７、Ｙ２Ｈｆ２Ｏ７など）の酸化物、酸窒化物なども、有望である。ここでは、ＩＶ価の元素Ｈｆ、Ｚｒ、Ｔｉを高誘電体の構成元素として選択している。これは、酸化膜が熱的に安定であり、かつ高い誘電率を有するという重要な特性を有しているためである。本実施形態では、ＳｉＯ２膜と高誘電体膜との界面において、添加物が偏った分布を持つことで、固定分極が発現することが、本質である。その意味では、Ｈｆ、Ｚｒ、Ｔｉが、イオン半径の大きな元素であることも重要な意味を持っている。また、Ｓｉと同じ４価の物質を考えていることには、意味がある。添加物の価数が２価、３価、５価、６価の場合を考えているので、偏る位置、即ちＳｉＯ２膜側に偏るか、或いは高誘電体膜側に偏るかによって電荷分布を制御することが可能となる。 For high dielectric films, oxide films of Hf, Zr, Ti (HfO 2 , ZrO 2 , TiO 2 ), silicate films (HfSiO, ZrSiO, TiSiO), nitride films (HfON, ZrON, TiON, HfSiON, ZrSiON) , TiSiON) or the like, and a laminated film of these (HfON / HfSiON / TiON film or the like) can also be used. Further, the (Hf, Zr) O 2 mixed crystal film, its nitride film (Hf, Zr) ON, or its silicate HfZrSiO, HfZrSiON is maintained even in an amorphous state at a high temperature (for example, annealing in N 2 at 1050 ° C.). Therefore, it is effective to use these films. Further, oxidation of perovskite structures (SrTiO 3 , SrZrO 3 , SrHfO 3 etc.) and pyrochlore structures (La 2 Zr 2 O 7 , La 2 Hf 2 O 7 , Y 2 Zr 2 O 7 , Y 2 Hf 2 O 7 etc.) Products and oxynitrides are also promising. Here, the IV valent elements Hf, Zr, and Ti are selected as the constituent elements of the high dielectric material. This is because the oxide film has an important characteristic that it is thermally stable and has a high dielectric constant. In the present embodiment, it is essential that the fixed polarization is expressed by the distribution of the additive in the interface between the SiO 2 film and the high dielectric film. In that sense, it is also important that Hf, Zr, and Ti are elements having a large ion radius. It is also meaningful to consider the same tetravalent substance as Si. Since the case where the valence of the additive is divalent, trivalent, pentavalent, or hexavalent is considered, the charge distribution depends on whether it is biased toward the SiO 2 film side or the high dielectric film side. It becomes possible to control.

次に、本実施形態のｐＭＩＳＦＥＴの製造方法の詳細について図１７（ａ）乃至図１７（ｄ）を参照して説明する。   Next, details of the method of manufacturing the pMISFET of this embodiment will be described with reference to FIGS. 17 (a) to 17 (d).

図１７（ａ）に示すように、ｎ型シリコン基板２上に、高誘電体膜となる膜厚が２ｎｍのＨｆＳｉＯ膜を作成する。その後、室温にてＨｆＳｉＯ膜をプラズマ窒化によりＨｆＳｉＯＮ膜４に変える。ＨｆＳｉＯＮ膜４上に、第１金属酸化物として膜厚０．３ｎｍ相当のＬａ２Ｏ３膜６ａを成膜する。その後、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を施す。この段階で、ＬａがＨｆＳｉＯ膜４に拡散する（図１７（ｂ））。 As shown in FIG. 17A, an HfSiO film having a film thickness of 2 nm to be a high dielectric film is formed on the n-type silicon substrate 2. Thereafter, the HfSiO film is changed to the HfSiON film 4 by plasma nitriding at room temperature. On the HfSiON film 4, a La 2 O 3 film 6a corresponding to a film thickness of 0.3 nm is formed as a first metal oxide. Thereafter, annealing is performed at 600 ° C. for 10 seconds in a mixed gas atmosphere of Ar and nitrogen. At this stage, La diffuses into the HfSiO film 4 (FIG. 17B).

続いて、図１７（ｃ）に示すように、第２金属酸化物として膜厚が０．３ｎｍ相当のＡｓ２Ｏ５膜６ｂと、膜厚が０．４ｎｍアモルファスＳｉＯ２膜８を成膜する。アモルファスＳｉＯ２膜は、特に断りが無い限り、従来のＣＶＤ法により作成している。アモルファスＳｉＯ２膜の作成方法は、スパッタ法、ＡＬＤ法、アモルファスシリコンを作成した後に酸化する方法など、どの方法を用いてもよい。また、最終的にＡｓを拡散させることになるので、初期からＡｓを添加したポリシリコンを作成して、それを酸化する方法も有効である。また、界面にＡｓ２Ｏ５膜６ｂを作成する代わりに、アモルファスＳｉＯ２膜８上にＡｓ２Ｏ５膜を作成して、アニールにより、Ａｓが添加されたアモルファスＳｉＯ２膜８を生成することも可能である。 Subsequently, as shown in FIG. 17C, an As 2 O 5 film 6b having a film thickness of 0.3 nm and an amorphous SiO 2 film 8 having a film thickness of 0.4 nm are formed as the second metal oxide. . The amorphous SiO 2 film is formed by a conventional CVD method unless otherwise specified. As a method for forming the amorphous SiO 2 film, any method such as a sputtering method, an ALD method, and a method of oxidizing after forming amorphous silicon may be used. In addition, since As is finally diffused, it is also effective to produce polysilicon doped with As from the beginning and oxidize it. Further, instead of creating a As 2 O 5 film 6b on the interface, on the amorphous SiO 2 film 8 to create a As 2 O 5 film, by annealing, to produce an amorphous SiO 2 film 8 As is added Is also possible.

このＨｆＳｉＯＮ膜４は、Ｓｉ量（原子％）／（Ｈｆ量（原子％）＋Ｓｉ量（原子％））＝０．２５であり、Ｎ量（原子％）／（Ｎ量（原子％）＋Ｏ量（原子％））＝０．２５の構成のものを使っている。ここで、Ｎの分布であるが、電極側で多少の増量が見られるが、高誘電体膜全体に一様に近いように分布させている。その様子は、図７に示す破線で示している。このＨｆＳｉＯＮ膜４は、誘電率がおよそ２０、膜厚が２ｎｍであって酸化膜換算膜厚ＥＯＴにして０．４ｎｍである。以下の実施形態でも、特に断りが無い限り、高誘電体膜４として、このＨｆＳｉＯＮ膜を用いる。   This HfSiON film 4 has an Si content (atomic%) / (Hf content (atomic%) + Si content (atomic%)) = 0.25, and an N content (atomic%) / (N content (atomic%) + O content. (Atom%)) = 0.25 is used. Here, the distribution of N is slightly increased on the electrode side, but is distributed so as to be nearly uniform over the entire high dielectric film. This is shown by the broken lines in FIG. The HfSiON film 4 has a dielectric constant of about 20 and a film thickness of 2 nm, and an equivalent oxide film thickness EOT of 0.4 nm. Also in the following embodiments, this HfSiON film is used as the high dielectric film 4 unless otherwise specified.

その後、図１７（ｄ）に示すように、窒素／酸素／Ａｒの混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施し、ＨｆＳｉＯＮ膜４と、ＳｉＯ２膜８との間に、図１６（ｃ）で示した界面領域７を形成する。この界面領域７は、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面を含む領域である。このアニール処理における混合ガス雰囲気中の酸素量には、大きな依存性はなく、Ｏ２量（流量）／（Ｎ２＋Ｏ２＋Ａｒ）量（流量）が０．１％〜５％まで、ｐＭＩＳＦＥＴの閾値電圧のシフト特性に変化がないことが、本実施形態のｐＭＩＳＦＥＴを作成した後のテスト結果から分かった。ここで流量の単位であるが、25℃、１気圧に於いて、一分間に何cc流れるかというsccm（standard cc/min）単位などを使い、その比を取っている。但し、酸素量が０．１％未満では、ＨｆＳｉＯＮ膜の信頼性が劣化していた。具体的には、ゲート電極に電圧を加えて時間変化を見ると、閾値が大きく変動した。つまり、０．１％以上の酸素を含む混合ガス雰囲気でのアニールを行った場合は、閾値電圧のシフト量は、１０時間で１０ｍＶ以下であった。しかし、酸素を含まない混合ガス雰囲気中でアニールを行うか、或いは、０．１％未満の低酸素量の混合ガス雰囲気中でアニールを行った場合では、閾値電圧のシフト量は１００ｍＶを越えることが観測された。 Thereafter, as shown in FIG. 17 (d), annealing is performed at 1050 ° C. for 5 seconds in a mixed gas atmosphere of nitrogen / oxygen / Ar, and a gap between the HfSiON film 4 and the SiO 2 film 8 is obtained. The interface region 7 shown by 16 (c) is formed. This interface region 7 is a region including the interface between the HfSiON film 4 and the SiO 2 film 8. The amount of oxygen in the mixed gas atmosphere in this annealing treatment is not greatly dependent, and the amount of O 2 (flow rate) / (N 2 + O 2 + Ar) (flow rate) is 0.1% to 5%. It was found from the test results after the pMISFET of this embodiment was created that there was no change in the threshold voltage shift characteristics. Here, the unit of flow rate is sccm (standard cc / min) unit of how many cc flow per minute at 25 ° C and 1 atm. However, when the oxygen content was less than 0.1%, the reliability of the HfSiON film was deteriorated. Specifically, when a voltage was applied to the gate electrode and a change with time was observed, the threshold value fluctuated greatly. That is, when annealing was performed in a mixed gas atmosphere containing 0.1% or more of oxygen, the threshold voltage shift amount was 10 mV or less in 10 hours. However, when annealing is performed in a mixed gas atmosphere containing no oxygen or in a mixed gas atmosphere having a low oxygen content of less than 0.1%, the threshold voltage shift amount exceeds 100 mV. Was observed.

次に、図１８に示すように、ＴｉＮと、Ｗとの積層構造のゲート電極１０を堆積し、その後、リソグラフィー技術を用いて、ゲート電極１０、ＳｉＯ２膜８、界面領域７、ＨｆＳｉＯＮ膜４をパターニングし、ゲートを形成する。そして、このゲートをマスクとしてｐ型不純物をシリコン基板２に導入し、ｐ型のソース領域１２ａおよびドレイン領域１２ｂを形成し、ｐＭＩＳＦＥＴを形成する。なお、本実施形態においては、ゲート電極１０として、コンタクトを取ることを想定して、加工性に優れるＷを選択したが、導電性ポリシリコンなども用いてもよい。 Next, as shown in FIG. 18, a gate electrode 10 having a laminated structure of TiN and W is deposited, and then the gate electrode 10, the SiO 2 film 8, the interface region 7, and the HfSiON film 4 using a lithography technique. Is patterned to form a gate. Then, using this gate as a mask, p-type impurities are introduced into the silicon substrate 2 to form a p-type source region 12a and drain region 12b, thereby forming a pMISFET. In the present embodiment, W having excellent processability is selected as the gate electrode 10 assuming contact, but conductive polysilicon or the like may be used.

このようにして形成したｐＭＩＳＦＥＴにおける、膜厚方向のランタン（Ｌａ）と砒素（Ａｓ）の分布を調べた。その結果、砒素（Ａｓ）が界面のＳｉＯ２膜中に多く拡散しており、プラスの電荷となっている。ＳＩＭＳによる測定結果によると、Ａｓの分布は、ＳｉＯ２膜中の界面付近、すなわち界面からおよそ０．６４Åの位置にピークを有し、面密度はおよそ１．６×１０１４ｃｍ−２であった。また、ランタン（Ｌａ）は、高誘電体膜（ＨｆＳｉＯＮ）の界面側に拡散しており、マイナス電荷となっている。ＳＩＭＳによる測定結果による、Ｌａの分布は、ＨｆＳｉＯＮ膜中の界面付近、すなわち界面からおよそ１．４Åの位置にピークを有し、面密度は、およそ１．６×１０１４ｃｍ−２であった。ここで、電荷面密度は、面密度×価数差となる点に注意が必要である。 In the pMISFET thus formed, the distribution of lanthanum (La) and arsenic (As) in the film thickness direction was examined. As a result, a large amount of arsenic (As) is diffused in the SiO 2 film at the interface, resulting in a positive charge. According to the measurement result by SIMS, the distribution of As has a peak in the vicinity of the interface in the SiO 2 film, that is, at a position of about 0.64 mm from the interface, and the surface density is about 1.6 × 10 14 cm −2. It was. Lanthanum (La) is diffused to the interface side of the high dielectric film (HfSiON) and has a negative charge. According to the measurement result by SIMS, the distribution of La has a peak in the vicinity of the interface in the HfSiON film, that is, at a position of about 1.4 mm from the interface, and the surface density is about 1.6 × 10 14 cm −2 . . Here, it should be noted that the charge surface density is the surface density × valence difference.

つまり、本実施形態においては、ＳｉＯ２膜と高誘電体膜との積層構造において、ＳｉＯ２膜側にプラス電荷が生じ、高誘電体膜側にマイナスの電荷が生じていることになる。これらの固定電荷による固定分極は、フラットバンド電圧を、約６５０ｍＶ変化させており、ゲート電極の実効仕事関数にして、５．０７ｅＶであった。ここで、Ｌａ、Ａｓの電荷の面密度がよく一致しているという特徴が見られた。ＡｓはＳｉＯ２膜側で、ＬａはＨｆＳｉＯＮ膜側で電荷となっている。これに対して、ＡｓはＨｆＳｉＯＮ膜側、ＬａはＳｉＯ２膜側では電荷としてではなく、自身の酸化物として存在する傾向が見られる。つまり、ＡｓはＨｆＳｉＯＮ膜側でＡｓ２Ｏ５として存在し、ＬａはＳｉＯ２膜側ではＬａ２Ｏ３として存在する（Ｌａシリケートである）。この特性により、余った金属Ａｓ、および金属Ｌａが電荷ではない状態になってしまい、電荷の補償を起こしたものと考えられる。その結果、Ａｓ、Ｌａの電荷の面密度が一致したと考えられる。 That is, in the present embodiment, in the laminated structure of the SiO 2 film and the high dielectric film, a positive charge is generated on the SiO 2 film side, and a negative charge is generated on the high dielectric film side. The fixed polarization due to these fixed charges was a flat band voltage changed by about 650 mV, and the effective work function of the gate electrode was 5.07 eV. Here, a feature that the surface densities of La and As charges are in good agreement was observed. As is a charge on the SiO 2 film side, and La is a charge on the HfSiON film side. On the other hand, there is a tendency that As is present as an oxide rather than as a charge on the HfSiON film side and La on the SiO 2 film side. In other words, As exists as As 2 O 5 on the HfSiON film side, and La exists as La 2 O 3 on the SiO 2 film side (La silicate). Due to this characteristic, it is considered that the surplus metal As and metal La are not charged, and charge compensation was caused. As a result, it is considered that the surface density of charges of As and La coincided.

このように、電荷の補償があるので、界面での孤立した電荷（補償されていない電荷）は非常に少量である。その様子は、例えば、ＳｉＯ２膜の膜厚を変化させることで、フラットバンド電圧がどのように変化するかを観測すれば簡単に分かる。フラットバンド電圧のシフト量が膜厚に依存して、傾きを持つと、その傾きが補償されていない電荷量と考えられるからである。 Thus, due to charge compensation, the isolated charge (uncompensated charge) at the interface is very small. The situation can be easily understood by observing how the flat band voltage changes by changing the thickness of the SiO 2 film, for example. This is because if the shift amount of the flat band voltage has a slope depending on the film thickness, it is considered that the slope is an uncompensated charge amount.

本実施形態においては、Ａｓが界面のＳｉＯ２膜８側に多く拡散しており、プラスの電荷となり、Ｌａが高誘電体膜４側に拡散して、マイナス電荷となっている点が重要である。膜厚方向にチャネル側にマイナス、電極側にプラスという方向性を持ち、界面をまたいで、分布している。電荷量が多く、しかも、界面をまたいでいることで、距離も大きいために、大きな固定分極が構成されるからである。そのため、添加物量は少量で済むというメリットもある。 In the present embodiment, it is important that As is diffused largely toward the SiO 2 film 8 side of the interface and becomes positive charge, and La is diffused toward the high dielectric film 4 side and becomes negative charge. is there. The film thickness direction is minus on the channel side and plus on the electrode side, and is distributed across the interface. This is because a large fixed polarization is formed because the amount of charge is large and the distance is large due to crossing the interface. Therefore, there is an advantage that the amount of additive is small.

本実施形態の構成では、添加物は、チャネルから遠方に存在している。それでも、高誘電体膜側に固定電荷を形成する添加物が入り込む場合（本実施形態ではＬａ）には、チャネル近傍での電荷は、出来る限り少ない方が良い。何故なら、チャネル近傍での電荷は、チャネルを通過する電子やホールを散乱して、移動度を劣化させるからである。その点でも、添加物量を少なくできる、この構成は有効である。   In the configuration of this embodiment, the additive is present far from the channel. Still, when an additive for forming a fixed charge enters the high dielectric film side (La in this embodiment), the charge near the channel is preferably as small as possible. This is because charges near the channel scatter electrons and holes that pass through the channel and degrade mobility. In this respect as well, this configuration, which can reduce the amount of additive, is effective.

また、この構成では、界面の酸素欠陥は関係ない。特にプラスのＡｓとマイナスのＬａが同等に存在すれば、酸素欠陥ができる必要もないので、誘電体膜の特性を向上させるために、酸素中アニールを積極的に導入することが可能である。   In this configuration, oxygen defects at the interface are not relevant. In particular, if positive As and negative La are present equally, there is no need for oxygen defects, so that annealing in oxygen can be actively introduced in order to improve the characteristics of the dielectric film.

次に、本実施形態の変形例および比較例について説明する。   Next, a modified example and a comparative example of this embodiment will be described.

（変形例１）
変形例１として、本実施形態のｐＭＩＳＦＥＴの製造プロセスにおいて、Ｌａ２Ｏ３膜６ａを成膜した後に行う、Ａｒと窒素との混ガス雰囲気中における６００℃、１０秒間のアニール処理を省略している。すなわち、図１９（ａ）に示すように、シリコン基板２上に、２ｎｍのＨｆＳｉＯＮ膜４を形成する。その後、ＨｆＳｉＯＮ膜４上に、第１金属酸化物として膜厚０．３ｎｍから増やして、０．４ｎｍ相当のＬａ２Ｏ３膜６ａを成膜する。続いて、図１９（ｂ）に示すように、第２金属酸化物として膜厚が０．３ｎｍ相当のＡｓ２Ｏ５膜６ｂと、０．４ｎｍＳｉＯ２膜８により積層構造を作成する。 (Modification 1)
As a first modification, the annealing process at 600 ° C. for 10 seconds in a mixed gas atmosphere of Ar and nitrogen performed after forming the La 2 O 3 film 6a in the manufacturing process of the pMISFET of this embodiment is omitted. Yes. That is, as shown in FIG. 19A, a 2 nm-thickness HfSiON film 4 is formed on the silicon substrate 2. Thereafter, on the HfSiON film 4, a La 2 O 3 film 6a corresponding to 0.4 nm is formed as the first metal oxide from a thickness of 0.3 nm. Subsequently, as illustrated in FIG. 19B, a stacked structure is formed by using an As 2 O 5 film 6 b having a thickness of 0.3 nm as the second metal oxide and a 0.4 nm SiO 2 film 8.

その後、図２０（ａ）に示すように、窒素／酸素／Ａｒの混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施す。この変形例１においては、図２０（ａ）に示す熱工程によって、ランタンは、界面の両側に拡散してしまい、ＨｆＳｉＯＮ膜４側に十分な量のランタン（即ちマイナス電荷）を確保するためには、０．３ｎｍから増やして、０．４ｎｍ相当のＬａ２Ｏ３膜６ａを挿入する必要がある。この様に、挿入するＬａ２Ｏ３膜６ａの膜厚調整により、マイナス電荷をＨｆＳｉＯＮ膜４側に分布させることができた。最終構造を、図２０（ｂ）に示す。 Thereafter, as shown in FIG. 20A, annealing treatment is performed at 1050 ° C. for 5 seconds in a mixed gas atmosphere of nitrogen / oxygen / Ar. In the first modification, the lanthanum diffuses on both sides of the interface due to the thermal process shown in FIG. 20A, so that a sufficient amount of lanthanum (that is, negative charge) is secured on the HfSiON film 4 side. Needs to be increased from 0.3 nm, and a La 2 O 3 film 6a corresponding to 0.4 nm needs to be inserted. In this way, negative charges can be distributed on the HfSiON film 4 side by adjusting the film thickness of the La2O3 film 6a to be inserted. The final structure is shown in FIG.

このようにして形成したｐＭＩＳＦＥＴにおける、膜厚方向のランタン（Ｌａ）と砒素（Ａｓ）の分布を調べた。その結果、Ａｓが界面のＳｉＯ２膜中に多く拡散しており、プラスの電荷となっている。ＳＩＭＳによる測定結果によると、Ａｓの分布は、ＳｉＯ２膜中の界面付近、すなわち界面からおよそ０．６４Åの位置にピークを有し、面密度は、およそ１．５×１０１４ｃｍ−２であった。また、Ｌａは、高誘電体膜（ＨｆＳｉＯＮ）の界面側に拡散しており、マイナス電荷となっている。ＳＩＭＳによる測定結果による、Ｌａの分布は、ＨｆＳｉＯＮ膜中の界面付近、すなわち界面からおよそ１．４Åの位置にピークを有し、電荷面密度は、およそ１．５×１０１４ｃｍ−２であった。これらの固定電荷による固定分極は、フラットバンド電圧を、約６００ｍＶ変化させており、ゲート電極の実効仕事関数にして、５．０２ｅＶで十分であった。 In the pMISFET thus formed, the distribution of lanthanum (La) and arsenic (As) in the film thickness direction was examined. As a result, As is diffused much in the SiO 2 film at the interface, which is a positive charge. According to the measurement result by SIMS, the distribution of As has a peak in the vicinity of the interface in the SiO 2 film, that is, at a position of about 0.64 mm from the interface, and the surface density is about 1.5 × 10 14 cm −2 . there were. Further, La diffuses to the interface side of the high dielectric film (HfSiON) and has a negative charge. The distribution of La according to the measurement result by SIMS has a peak in the vicinity of the interface in the HfSiON film, that is, at a position of about 1.4 mm from the interface, and the charge surface density is about 1.5 × 10 14 cm −2. It was. In the fixed polarization due to these fixed charges, the flat band voltage was changed by about 600 mV, and 5.02 eV was sufficient as the effective work function of the gate electrode.

大きなイオン半径の物質（ここではＬａ）は、高誘電体膜中を拡散し難いので、初期段階での挿入位置が、固定分極量に大きな影響を及ぼす。従来は、Ｓｉ基板／ＳｉＯ２膜／ＨｆＳｉＯＮ膜などの積層構造を用いている。このＨｆＳｉＯＮ膜の上に拡散させたい物質を導入しても、ＨｆＳｉＯＮ膜中を拡散して、ＳｉＯ２膜とＨｆＳｉＯＮ膜との界面にまで達することは困難である。例えば、ＨｆＳｉＯＮ膜上にＬａ２Ｏ３膜を形成し、即ち、Ｓｉ基板／ＳｉＯ２膜／ＨｆＳｉＯＮ膜／Ｌａ２Ｏ３膜という構造を形成し、この構造からＬａを拡散させるとすると、Ｌａの一部はＨｆＳｉＯＮ膜に取り込まれ、膜中で安定化する。そのため、ＳｉＯ２膜とＨｆＳｉＯＮ膜との界面まで十分なＬａが到達しない可能性が高い。つまり、Ｌａ２Ｏ３膜、或いはＬａ膜をＨｆＳｉＯＮ膜の上に成膜して、拡散させても、安定した量の固定分極を得るのは困難である。特に、ＳｉＯ２膜とＨｆＳｉＯＮ膜との界面への到達量に依存して、素子の閾値がバラつくので、特性上、大きな問題となる。 Since a substance having a large ionic radius (La in this case) is difficult to diffuse in the high dielectric film, the insertion position in the initial stage has a great influence on the fixed polarization amount. Conventionally, a laminated structure such as Si substrate / SiO 2 film / HfSiON film is used. Even if a substance to be diffused is introduced onto the HfSiON film, it is difficult to diffuse through the HfSiON film and reach the interface between the SiO 2 film and the HfSiON film. For example, when a La 2 O 3 film is formed on a HfSiON film, that is, a structure of Si substrate / SiO 2 film / HfSiON film / La 2 O 3 film is formed, and La is diffused from this structure, La A part is taken into the HfSiON film and stabilized in the film. Therefore, there is a high possibility that sufficient La does not reach the interface between the SiO 2 film and the HfSiON film. In other words, even if a La 2 O 3 film or a La film is formed on the HfSiON film and diffused, it is difficult to obtain a stable amount of fixed polarization. In particular, the threshold value of the element varies depending on the amount of arrival at the interface between the SiO 2 film and the HfSiON film, which is a serious problem in characteristics.

それに対し、本変形例では、Ｓｉ基板／ＨｆＳｉＯＮ膜／ＳｉＯ２膜とういう構造を用いている。上のＳｉＯ２膜は非常に薄く、しかも、大きなイオン半径の物質は、ＳｉＯ２膜中では、電荷として導入されることはない。例えば、Ｌａ２Ｏ３をＳｉＯ２膜の上に成膜して、熱工程を通すと、一部シリケートを構成することになるが、多くは、界面に到達して、下側のＨｆＳｉＯＮ膜とＳｉＯ２膜との界面近傍のＨｆＳｉＯＮ膜側で電荷となる。また小さなイオン半径の物質（例えばＡｓ）の酸化物（Ａｓ２Ｏ５）は、ＳｉＯ２膜側に分布する。つまり、ＨｆＳｉＯＮ膜／ＳｉＯ２膜界面に導入したい物質を、ＳｉＯ２膜の上に導入して、ＳｉＯ２膜を通過させるという構成も有効である。 On the other hand, in this modification, a structure of Si substrate / HfSiON film / SiO 2 film is used. The upper SiO 2 film is very thin, and a substance having a large ionic radius is not introduced as a charge in the SiO 2 film. For example, when La 2 O 3 is formed on a SiO 2 film and passed through a thermal process, a part of the silicate is formed. Charge is generated on the HfSiON film side near the interface with the SiO 2 film. In addition, an oxide (As 2 O 5 ) of a substance having a small ionic radius (for example, As) is distributed on the SiO 2 film side. That is, the material to be introduced into the HfSiON film / SiO 2 film interface, by introducing on the SiO 2 film, constituted as to pass the SiO 2 film is also effective.

第１実施形態或いは変形例１において、ＨｆＳｉＯＮ膜中に新たなＮ量のピークを設けた場合について、図２１を参照して簡単に説明する。作り方は、膜厚が１．５ｎｍのＨｆＳｉＯ膜を形成し、プラズマ窒化などにより、ＨｆＳｉＯＮ膜を形成し、その上に更に、膜厚が０．５ｎｍのＨｆＳｉＯ膜を形成し、更にプラズマ窒化をした。その結果、ＨｆＳｉＯＮ膜中に、新たなＮ量のピークが発生している。この時、ＨｆＳｉＯＮ膜側で新たに発生したＮ量ピークを越えて、添加物が拡散することを抑制することが可能である。第１実施形態、変形例１のｐＭＩＳＦＥＴでは、Ｌａの拡散が抑えられ、添加量を少なくできた。具体的には、第１実施形態、変形例１のそれぞれ、０．２ｎｍ相当、０．３ｎｍ相当のＬａ２Ｏ３の添加にて、同等の閾値調整が可能であった。 A case where a new N amount peak is provided in the HfSiON film in the first embodiment or the first modification will be briefly described with reference to FIG. The HfSiON film having a thickness of 1.5 nm is formed by plasma nitriding or the like, the HfSiON film having a thickness of 0.5 nm is further formed thereon, and the plasma nitriding is further performed. . As a result, a new peak of N amount occurs in the HfSiON film. At this time, it is possible to prevent the additive from diffusing beyond the newly generated N amount peak on the HfSiON film side. In the pMISFET of the first embodiment and the modified example 1, the diffusion of La can be suppressed and the addition amount can be reduced. Specifically, the same threshold adjustment was possible by adding La 2 O 3 corresponding to 0.2 nm and 0.3 nm, respectively, in the first embodiment and Modification 1.

第１実施形態或いは変形例１において、Ｓｉ基板とＨｆＳｉＯＮ膜間に界面層を導入した場合について、図２２を参照して説明する。例えば、０．４ｎｍのＳｉＯ２膜を挿入すると、界面状態が良くなるため、移動度が５％程度であるが上昇していた。しかし、ＥＯＴは０．４ｎｍ大きくなっている。界面に０．４ｎｍのＬａＳｉＯ（Ｌａシリケート）を導入すると、ＬａがＨｆＳｉＯＮ側に拡散して、下界面に固定分極が誘起され、閾値が大きくなってしまった。つまり、実効仕事関数が小さい方向になった。この場合は、ＨｆＳｉＯＮ／ＳｉＯ２の上界面でのＬａ量を増やせば、適当な閾値にまで改善できる。 A case where an interface layer is introduced between the Si substrate and the HfSiON film in the first embodiment or the first modification will be described with reference to FIG. For example, when a 0.4 nm SiO 2 film is inserted, the interface state is improved, and thus the mobility is increased to about 5%. However, EOT is increased by 0.4 nm. When 0.4 nm of LaSiO (La silicate) was introduced into the interface, La diffused to the HfSiON side, and fixed polarization was induced in the lower interface, resulting in a large threshold. In other words, the effective work function has become smaller. In this case, if the amount of La at the upper interface of HfSiON / SiO 2 is increased, it can be improved to an appropriate threshold value.

例えば、第１実施形態では、０．４ｎｍ相当Ｌａ２Ｏ３膜を挿入すればよい。ゲート絶縁膜のＥＯＴの増量は０．２ｎｍ程度に抑えられかつ移動度も５％程度上昇している。変形例１では、０．５ｎｍ相当Ｌａ２Ｏ３を挿入すれば良い。ＳｉＯ２膜８はＬａシリケート８に変質している。この時、絶縁膜全体でＥＯＴの増量はなく、かつ、移動度も５％程度上昇している。下界面のＳｉＯ２と上に成膜したＳｉＯ２が両方とも、誘電率が２倍程度のＬａシリケートになっているので、ＥＯＴの増量がないということである。 For example, in the first embodiment, a 0.4 nm equivalent La 2 O 3 film may be inserted. The increase in EOT of the gate insulating film is suppressed to about 0.2 nm and the mobility is also increased by about 5%. In Modification 1, 0.5 nm equivalent La 2 O 3 may be inserted. The SiO 2 film 8 is transformed into La silicate 8. At this time, there is no increase in EOT in the whole insulating film, and the mobility is also increased by about 5%. SiO 2 are both was deposited on the SiO 2 of the lower interface, since the dielectric constant is in La silicate about twice is that there is no increase in EOT.

図２２から、変形例１にならって、以下のようなＣＭＩＳ構成が考えられる。詳細は後述の第３実施形態において説明する。膜厚０．４ｎｍのＳｉＯ２膜／膜厚０．２ｎｍのＬａ２Ｏ３膜／ＨｆＳｉＯＮ／ＴｉＮの制御電極／Ｗ電極によりｎＭＩＳＦＥＴを構成する。途中まで同様にして、膜厚０．４ｎｍのＳｉＯ２膜／膜厚０．２ｎｍのＬａ２Ｏ３膜／ＨｆＳｉＯＮ膜／膜厚０．５ｎｍのＬａ２Ｏ３膜／膜厚０．４ｎｍのＳｉＯ２膜／ＴｉＮの制御電極／Ｗ電極によりｐＭＩＳＦＥＴを構成する。熱工程を経ると、膜厚０．４ｎｍのＬａＳｉＯシリケート／固定分極（―２００ｍＶ）／ＨｆＳｉＯＮ膜／ＴｉＮの制御電極／Ｗ電極からなる積層ゲートにより閾値電圧の低いｎＭＩＳＦＥＴが得られる。ここで、―２００ｍＶとは、実効仕事関数が２００ｍＶ小さくなるという意味である。他方、膜厚０．４ｎｍのＬａＳｉＯ膜／固定分極（―２００ｍＶ）／ＨｆＳｉＯＮ膜／固定分極（＋８００ｍＶ）／膜厚０．５ｎｍのＬａ２Ｏ３膜／膜厚０．４ｎｍのＳｉＯ２膜／ＴｉＮの制御電極／Ｗ電極からなる積層ゲートにより閾値線厚の低いｐＭＩＳＦＥＴが得られる。ここで、実効仕事関数が、−２００ｍＶ＋８００ｍＶ＝＋６００ｍＶと、大きくすることができる。つまり、Ｌａ２Ｏ３添加をＳｉＯ２膜／ＨｆＳｉＯＮ膜／ＳｉＯ２膜の上界面にて使い分けることで、ＣＭＩＳ構造を簡単に作ることが可能である。 From FIG. 22, the following CMIS configuration can be considered following the first modification. Details will be described in a third embodiment to be described later. An nMISFET is composed of a SiO 2 film having a thickness of 0.4 nm / a La 2 O 3 film having a thickness of 0.2 nm / a control electrode of HfSiON / TiN / W electrode. In the same way to the middle, 0.4 nm thick SiO 2 film / 0.2 nm thick La 2 O 3 film / HfSiON film / 0.5 nm La 2 O 3 film / 0.4 nm thick SiO A pMISFET is composed of two films / TiN control electrode / W electrode. After the thermal process, an nMISFET having a low threshold voltage is obtained by a laminated gate composed of LaSiO silicate having a thickness of 0.4 nm / fixed polarization (−200 mV) / HfSiON film / TiN control electrode / W electrode. Here, -200 mV means that the effective work function is reduced by 200 mV. On the other hand, a 0.4 nm thick LaSiO film / fixed polarization (−200 mV) / HfSiON film / fixed polarization (+800 mV) /0.5 nm thick La 2 O 3 film / 0.4 nm thick SiO 2 film / TiN A pMISFET having a low threshold line thickness can be obtained by the stacked gate composed of the control electrode / W electrode. Here, the effective work function can be increased to -200 mV + 800 mV = + 600 mV. That is, the CMIS structure can be easily made by using La 2 O 3 addition selectively at the upper interface of the SiO 2 film / HfSiON film / SiO 2 film.

（比較例１）
比較例１として、本実施形態のｐＭＩＳＦＥＴのＨｆＳｉＯ膜４とＳｉＯ２膜８との積層構造の製造プロセスにおいて、Ｌａ２Ｏ３膜６ａおよびＡｓ２Ｏ５膜６ｂを共に挿入していない場合のｐＭＩＳＦＥＴを形成する（図２３）。この時、界面での固定分極は生じないと考えられ、実効仕事関数が、４．５ｅＶ程度になるため、閾値電圧が大きなものになってしまい、このままでは使えないことになる。 (Comparative Example 1)
As Comparative Example 1, in the manufacturing process of the laminated structure of the HfSiO film 4 and the SiO 2 film 8 of the pMISFET of this embodiment, the pMISFET in the case where neither the La 2 O 3 film 6a nor the As 2 O 5 film 6b is inserted Is formed (FIG. 23). At this time, it is considered that no fixed polarization occurs at the interface, and since the effective work function is about 4.5 eV, the threshold voltage becomes large and cannot be used as it is.

（変形例２）
変形例２として、本実施形態のＨｆＳｉＯＮ膜４とＳｉＯ２膜８との積層構造の製造プロセスにおいて、Ａｓ２Ｏ５膜６ｂを挿入しないで、膜厚が０．５ｎｍのＬａ２Ｏ３膜６ａのみ挿入してｐＭＩＳＦＥＴを形成する。この場合は、後述する変形例３と異なり多少のプロセス依存性がある。Ａｒと窒素との混ガス雰囲気中で６００℃、１０秒間のアニール処理を行った後に、ＳｉＯ２膜を作成し、その後、Ａｒと窒素との混ガス雰囲気中で１０５０℃、５秒間のアニール処理を施した。この変形例２においては、図２４（ａ）に示すように、Ｌａは、ＨｆＳｉＯＮ膜４側に多く偏在し、界面で生じる固定分極は、フラットバンド電圧を、約６００ｍＶ変化させており、ゲート電極の実効仕事関数にして、５．０２ｅＶで十分であった。 (Modification 2)
As a second modification, in the manufacturing process of the laminated structure of the HfSiON film 4 and the SiO 2 film 8 of the present embodiment, the La 2 O 3 film 6a having a film thickness of 0.5 nm without inserting the As 2 O 5 film 6b. Only p is inserted to form a pMISFET. In this case, there is some process dependency, unlike Modification 3 described later. After annealing at 600 ° C. for 10 seconds in a mixed gas atmosphere of Ar and nitrogen, a SiO 2 film is formed, and then annealed at 1050 ° C. in a mixed gas atmosphere of Ar and nitrogen for 5 seconds. Was given. In the second modification, as shown in FIG. 24A, La is unevenly distributed on the HfSiON film 4 side, and the fixed polarization generated at the interface changes the flat band voltage by about 600 mV. The effective work function of 5.02 eV was sufficient.

このようにして形成したｐＭＩＳＦＥＴにおける、膜厚方向のＬａ（ランタン）分布を調べた。その結果、Ｌａは、高誘電体膜であるＨｆＳｉＯＮ膜４の界面側に拡散しており、マイナス電荷となっている。ＳＩＭＳによる測定結果による、Ｌａの分布は、ＨｆＳｉＯＮ膜中の界面付近、すなわち界面からおよそ１．５Åの位置にピークを有し、面密度は、およそ２．５×１０１４ｃｍ−２であった。 In the pMISFET thus formed, the La (lanthanum) distribution in the film thickness direction was examined. As a result, La diffuses to the interface side of the HfSiON film 4 that is a high dielectric film, and has a negative charge. According to the measurement result by SIMS, the distribution of La has a peak in the vicinity of the interface in the HfSiON film, that is, at a position of about 1.5 mm from the interface, and the surface density is about 2.5 × 10 14 cm −2 . .

ここで、Ａｒと窒素との混ガス雰囲気中で６００℃、１０秒間のアニール処理を、更に延長して、２０秒間とした場合について測定してところ、Ｌａが高誘電体膜（ＨｆＳｉＯＮ膜４）に、より深く拡散していた。フラットバンド電圧を、約６００ｍＶ変化させており、ゲート電極の実効仕事関数にして、５．０２ｅＶとなる点は変化がなかった。ＳＩＭＳによる測定結果による、Ｌａの分布は、ＨｆＳｉＯＮ膜４中の界面付近、すなわち界面からおよそ２．８Åの位置にピークを有し、面密度は、およそ１．３×１０１４ｃｍ−２であった。つまり、Ｌａの分布が深くなったことにより、分極に寄与する距離が伸びたが、電荷量が減ったことになる。しかし、全分極量に変化はなかった。 Here, when the annealing treatment at 600 ° C. for 10 seconds in a mixed gas atmosphere of Ar and nitrogen is further extended to 20 seconds, La is measured as a high dielectric film (HfSiON film 4). It was spreading deeper. The flat band voltage was changed by about 600 mV, and there was no change in the point where the effective work function of the gate electrode was 5.02 eV. The distribution of La according to the measurement result by SIMS has a peak near the interface in the HfSiON film 4, that is, at a position of about 2.8 cm from the interface, and the surface density is about 1.3 × 10 14 cm −2. It was. That is, as the La distribution becomes deeper, the distance contributing to polarization is increased, but the amount of charge is reduced. However, there was no change in the total polarization.

（変形例３）
変形例３として、本実施形態のＨｆＳｉＯＮ膜４とＳｉＯ２膜８との積層構造の製造プロセスにおいて、Ａｓ２Ｏ５膜６ｂを挿入しないで、膜厚が０．６ｎｍのＬａ２Ｏ３膜６ａのみ挿入してｐＭＩＳＦＥＴを形成する。この変形例３においては、変形例２と異なり、Ａｒと窒素との混ガス雰囲気中で６００℃、１０秒間のアニール処理を行なわずに、ＳｉＯ２膜８を形成し、その後、Ａｒと窒素との混ガス雰囲気中で１０５０℃、５秒間のアニール処理を施した。この変形例３においては、図２４（ｂ）に示すように、Ｌａは、ＨｆＳｉＯＮ膜４側とＳｉＯ２膜８側の両側に存在する。ＳｉＯ２膜８側は、シリケート（Ｌａシリケート）となっている。界面で生じる固定分極は、フラットバンド電圧を、約５５０ｍＶ変化させており、ゲート電極の実効仕事関数にして、４．９７ｅＶで十分であった。 (Modification 3)
As a third modification, in the manufacturing process of the laminated structure of the HfSiON film 4 and the SiO 2 film 8 of the present embodiment, the La 2 O 3 film 6a having a thickness of 0.6 nm without inserting the As 2 O 5 film 6b. Only p is inserted to form pMISFET. In the third modification, unlike the second modification, the SiO 2 film 8 is formed without performing annealing at 600 ° C. for 10 seconds in a mixed gas atmosphere of Ar and nitrogen. Annealing was performed at 1050 ° C. for 5 seconds in a mixed gas atmosphere. In the third modification, as shown in FIG. 24B, La exists on both sides of the HfSiON film 4 side and the SiO 2 film 8 side. The SiO 2 film 8 side is silicate (La silicate). The fixed polarization generated at the interface changes the flat band voltage by about 550 mV, and 4.97 eV is sufficient as the effective work function of the gate electrode.

このようにして形成したｐＭＩＳＦＥＴにおける、膜厚方向のＬａ分布を調べた。その結果、Ｌａは、高誘電体膜（ＨｆＳｉＯＮ膜４）の界面側に拡散しており、マイナス電荷となっている。ＳＩＭＳによる測定結果による、Ｌａの分布は、ＨｆＳｉＯＮ膜４中の界面付近、すなわち界面からおよそ１．４Åの位置にピークを有しており、ＨｆＳｉＯＮ膜４側のＬａの面密度は、およそ２．４×１０１４ｃｍ−２であった。 The La distribution in the film thickness direction in the pMISFET thus formed was examined. As a result, La diffuses to the interface side of the high dielectric film (HfSiON film 4) and has a negative charge. The distribution of La according to the measurement result by SIMS has a peak in the vicinity of the interface in the HfSiON film 4, that is, at a position of about 1.4 mm from the interface, and the surface density of La on the HfSiON film 4 side is about 2. It was 4 × 10 14 cm −2 .

（変形例４）
本実施形態の変形例４として、本実施形態のＨｆＳｉＯＮ膜４とＳｉＯ２膜８との積層構造の製造プロセスにおいて、Ａｓ２Ｏ５膜６ｂを挿入しないで膜厚が０．３ｎｍのＬａ２Ｏ３膜６ａのみを挿入した場合のｐＭＩＳＦＥＴを形成する。ＨｆＳｉＯＮ膜４／Ｌａ２Ｏ３膜６ａ／ＳｉＯ２膜８の積層構造を形成する前に、チャネルにＦイオンを打ち込んだ。このとき、Ｆイオンの打ち込み面密度を１×１０１５ｃｍ−２、打ち込エネルギー１０ｋｅＶとした。なお、以下の比較例および他の実施形態でも、特に断りがなければ、Ｆイオンの打ち込みはこの条件にて行う。 (Modification 4)
As a fourth modification of the present embodiment, in the manufacturing process of the laminated structure of the HfSiON film 4 and the SiO 2 film 8 of the present embodiment, a La 2 O film having a thickness of 0.3 nm without inserting the As 2 O 5 film 6b. A pMISFET is formed when only the three films 6a are inserted. Before forming the laminated structure of the HfSiON film 4 / La 2 O 3 film 6a / SiO 2 film 8, F ions were implanted into the channel. At this time, the implantation surface density of F ions was 1 × 10 15 cm −2 and the implantation energy was 10 keV. In the following comparative examples and other embodiments, unless otherwise specified, F ions are implanted under these conditions.

この変形例４においては、Ｓｉ基板２上に１ｎｍの犠牲膜となるＳｉＯ２膜を作成して、Ｆイオン打ち込みを行い、その後、犠牲膜を一旦剥離する。その後、ＨｆＳｉＯＮ膜４／Ｌａ２Ｏ３膜６ａ／ＳｉＯ２膜８と順次、形成した。この形成工程において、Ｌａ２Ｏ３膜６ａを形成した後、第１実施形態と同様に、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を行い、その後、ＳｉＯ２膜８を形成し、その後、Ａｒと窒素との混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施した。 In this modified example 4, a SiO 2 film to be a 1 nm sacrificial film is formed on the Si substrate 2, F ion implantation is performed, and then the sacrificial film is once peeled off. Thereafter, an HfSiON film 4 / La 2 O 3 film 6a / SiO 2 film 8 were formed sequentially. In this forming step, after the La 2 O 3 film 6a is formed, similarly to the first embodiment, annealing is performed at 600 ° C. for 10 seconds in a mixed gas atmosphere of Ar and nitrogen, and thereafter, SiO 2 A film 8 was formed, and then annealed at 1050 ° C. for 5 seconds in a mixed gas atmosphere of Ar and nitrogen.

この変形例４のｐＭＩＳＦＥＴにおいては、界面で生じる固定分極は、フラットバンド電圧を約５５０ｍＶ変化させることができる十分なものであった。この変形例４においては、窒素とＡｒの混合ガス雰囲気中で１０５０℃、５秒間のアニール処理により、チャネル中のＦイオンの多くの部分を、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面に集中させることが可能となる（図２５（ａ））。 In the pMISFET of this modification 4, the fixed polarization generated at the interface was sufficient to change the flat band voltage by about 550 mV. In this modified example 4, most of the F ions in the channel are concentrated on the interface between the HfSiON film 4 and the SiO 2 film 8 by annealing at 1050 ° C. for 5 seconds in a mixed gas atmosphere of nitrogen and Ar. (FIG. 25A).

また、変形例４においては、ランタンをＨｆＳｉＯＮ膜４に拡散するために用いたアニール処理は、６００℃の低温であるので、この時は、Ｆは絶縁膜中には拡散せず、Ｆの多くはチャネル中に残留している。その後、ＳｉＯ２膜８を成膜した後に施した、高温の熱処理（１０５０℃）では、チャネル中からほぼ全てのＦが外方拡散して、ゲート絶縁膜４、８中に拡散する。Ｌａが拡散したＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面において、Ｆは非常に安定であるので、酸素と置換され、固定される。この時、置換されたＦは、酸素に比較して、マイナス電荷が１つ小さいので、実効的にプラスの固定電荷となる。これにより、酸素欠陥が足りなくても、プラス電荷が確保できることになる。ランタンによるマイナス電荷は、ＨｆＳｉＯＮ膜４側に集中しており、大きな固定分極が発現している。 In Modification 4, the annealing process used to diffuse lanthanum into the HfSiON film 4 is at a low temperature of 600 ° C. At this time, F does not diffuse into the insulating film, and much of F Remains in the channel. Thereafter, in the high-temperature heat treatment (1050 ° C.) performed after forming the SiO 2 film 8, almost all of F is diffused outward from the channel and diffused into the gate insulating films 4 and 8. Since F is very stable at the interface between the HfSiON film 4 and the SiO 2 film 8 in which La is diffused, it is replaced with oxygen and fixed. At this time, since the substituted F has one negative charge smaller than oxygen, it effectively becomes a positive fixed charge. As a result, a positive charge can be secured even if there are not enough oxygen defects. Negative charges due to lanthanum are concentrated on the HfSiON film 4 side, and a large fixed polarization appears.

従来、Ｆの拡散を使って、閾値電圧を制御する場合、低温熱処理のみを用いて、チャネルが埋め込みチャネル的な描像となるようにしている。この場合、あまり多くのＦを導入するとチャネルが荒れてしまうので、あまり大きなフラットバンド電圧のシフトは望めない。従来は、大きくても２００ｍＶ程度のシフト量である。   Conventionally, when the threshold voltage is controlled using F diffusion, only the low-temperature heat treatment is used so that the channel becomes a buried channel-like image. In this case, if too much F is introduced, the channel becomes rough, so that a large shift of the flat band voltage cannot be expected. Conventionally, the shift amount is about 200 mV at most.

この変形例４では、ランタンをＨｆＳｉＯＮ膜４側に偏析させ、かつ界面にＦを偏析させることにより、５５０ｍＶのシフトを実現している。ここで、ＨｆＳｉＯＮ膜４側のＬａの面密度は、およそ４．５×１０１４ｃｍ−２であり、十分な大きさである。ピーク位置は、およそ界面から１．５Ａの位置であり、かなり急峻なピークであった。また、界面におけるＦの量も、丁度、この値に一致しており、およそ４．５×１０１４ｃｍ−２である。この値が一致していることも、この構成、すなわちＬａとＦによる固定分極がＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面に存在する構成の特徴である。ここで、Ｆの膜厚方向の分布をＳＩＭＳで測定すると、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面において、急峻なピークを形成している。この位置が、即ち界面位置である。この界面以外では、Ｆは、通常は、外方拡散を起こし、外部へ放出されてしまう。Ｌａの位置、Ｆの位置を、図１０で説明したロッド切り出し方法を用いて試料を作成し、電界蒸発法を用いて３次元分布を測定した。この測定結果によれば、界面からＨｆＳｉＯＮ膜４側にＬａのピークがあり、界面位置にＦのピークがある。すなわち、Ｌａのピーク位置は、Ｆのピーク位置よりも、Ｓｉ基板側にあり、ＨｆＳｉＯＮ膜側に存在している。ピーク間隔は１．５Åであり、Ｆのピークである界面位置から丁度一層分だけＨｆＳｉＯＮ膜４側にＬａが分布している。 In this modified example 4, a 550 mV shift is realized by segregating lanthanum to the HfSiON film 4 side and segregating F at the interface. Here, the surface density of La on the HfSiON film 4 side is approximately 4.5 × 10 14 cm −2, which is a sufficient size. The peak position was approximately 1.5 A from the interface, and was a very steep peak. Also, the amount of F at the interface is just equal to this value, and is about 4.5 × 10 14 cm −2 . This coincidence is also a feature of this configuration, that is, a configuration in which the fixed polarization due to La and F exists at the interface between the HfSiON film 4 and the SiO 2 film 8. Here, when the distribution of F in the film thickness direction is measured by SIMS, a steep peak is formed at the interface between the HfSiON film 4 and the SiO 2 film 8. This position is the interface position. Outside this interface, F normally diffuses outward and is released to the outside. A sample of the position of La and the position of F was prepared using the rod cutting method described in FIG. 10, and the three-dimensional distribution was measured using the field evaporation method. According to this measurement result, there is a La peak on the HfSiON film 4 side from the interface, and an F peak at the interface position. That is, the La peak position is closer to the Si substrate than the F peak position, and is present on the HfSiON film side. The peak interval is 1.5 mm, and La is distributed on the HfSiON film 4 side just by one layer from the interface position that is the peak of F.

ここで示した、界面にＦを導入するプロセスでは、特にＳｉＯ２膜と高誘電体膜との界面での酸素欠陥はＦにて埋められている。その結果、電圧の長時間印加特性（ＢＴＩ（Bias Temperature Instability））は大きく改善する。また、特に酸素欠陥はＦにて埋められるので、酸素中アニールも必要が無くなる。Ｆが導入されていない場合、酸素アニールなしでは、１０時間後に、１００ｍＶ近いしきい値のシフトが起こっていた。しかし、Ｆが導入された場合は、酸素アニールなしでも、３日後でも、殆どシフトが観測されなかった。 In the process of introducing F at the interface shown here, oxygen defects at the interface between the SiO 2 film and the high dielectric film are filled with F in particular. As a result, the long-time voltage application characteristics (BTI (Bias Temperature Instability)) are greatly improved. In particular, since oxygen defects are filled with F, annealing in oxygen is not necessary. When F was not introduced, a threshold shift near 100 mV occurred after 10 hours without oxygen annealing. However, when F was introduced, almost no shift was observed even without oxygen annealing and after 3 days.

（変形例５）
変形例５は、変形例４において、熱工程とＬａ２Ｏ３膜の導入工程を逆にした構成となっている。なお、変形例１と同様に、０．３ｎｍのＬａ２Ｏ３膜６ａを形成する代わりに、０．４ｎｍのＬａ２Ｏ３膜６ａを形成し、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を行わずにＳｉＯ２膜８を形成し、その後に、Ａｒと窒素との混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施しても良い。この場合、ＳｉＯ２膜８には、Ｌａが多く拡散して、Ｌａシリケートができる。その様子を図２５（ｂ）に示す。ランタンをＨｆＳｉＯＮ膜４側に偏析させ、かつ界面にフッ素を偏析させることにより、５４０ｍＶのシフトを実現している。ここで、ＨｆＳｉＯＮ膜４側のＬａの面密度は、およそ４．５×１０１４ｃｍ−２であり、十分な大きさである。ピーク位置は、およそ界面から１．５Ａの位置であり、かなり急峻なピークであった。また、界面におけるＦの量も、丁度この値に一致しており、およそ４．５×１０１４ｃｍ−２である。この値が一致している。 (Modification 5)
Modification 5 has a configuration in which, in Modification 4, the heat process and the La 2 O 3 film introduction process are reversed. As in Modification 1, instead of forming a 0.3 nm La 2 O 3 film 6a, a 0.4 nm La 2 O 3 film 6a is formed, and in a mixed gas atmosphere of Ar and nitrogen, The SiO 2 film 8 may be formed without performing the annealing process at 600 ° C. for 10 seconds, and then the annealing process may be performed at 1050 ° C. for 5 seconds in a mixed gas atmosphere of Ar and nitrogen. In this case, a large amount of La diffuses in the SiO 2 film 8 and La silicate can be formed. This is shown in FIG. A 540 mV shift is realized by segregating lanthanum on the HfSiON film 4 side and segregating fluorine on the interface. Here, the surface density of La on the HfSiON film 4 side is approximately 4.5 × 10 14 cm −2, which is a sufficient size. The peak position was approximately 1.5 A from the interface, and was a very steep peak. Further, the amount of F at the interface is also exactly equal to this value, and is approximately 4.5 × 10 14 cm −2 . This value matches.

また、ＬａがＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面から、ＨｆＳｉＯＮ膜４側に大きく拡散した構造も可能である。この場合は、電荷面密度として、０．４８×１０１４ｃｍ−２から１．３×１０１５ｃｍ−２の範囲の量が必要である。更に、０．８×１０１４から８．０×１０１４ｃｍ−２が最適である。分極の長さが長くなることで、必要となる電荷面密度は小さくなるので、分極長さが５倍程度まで可能となれば、電荷面密度は１／５程度で良いことになる。下限値は、この１／５とした。しかし、上限については、分極の長さが５倍まで行かない範囲を考えるので、上記の値と同一にする必要がある。但し、５倍の分極長さが実現できるのであれば、１．３×１０１５ｃｍ−２÷５＝２．６×１０１４ｃｍ−２、８．０×１０１４ｃｍ−２÷５＝１．６×１０１４ｃｍ−２などと、必要な面密度の上限を小さくすることが出来ることも重要である。 Further, a structure in which La is greatly diffused from the interface between the HfSiON film 4 and the SiO 2 film 8 to the HfSiON film 4 side is also possible. In this case, the charge surface density needs to be in the range of 0.48 × 10 14 cm −2 to 1.3 × 10 15 cm −2 . Furthermore, 0.8 × 10 14 to 8.0 × 10 14 cm −2 is optimal. Since the required charge surface density is reduced by increasing the length of the polarization, if the polarization length can be increased up to about 5 times, the charge surface density may be about 1/5. The lower limit was 1/5. However, regarding the upper limit, since the range where the polarization length does not go up to 5 times is considered, it is necessary to make it the same as the above value. However, if a polarization length of 5 times can be realized, 1.3 × 10 15 cm −2 ÷ 5 = 2.6 × 10 14 cm −2 , 8.0 × 10 14 cm −2 ÷ 5 = 1 It is also important to be able to reduce the upper limit of the required surface density, such as .6 × 10 14 cm −2 .

シフト量は、既に説明したように、（分極の長さ）と（添加物の面密度）の掛け算で決まっている。一旦、最適な面密度となるように物質を導入すれば、添加物が膜内に拡散しても、拡散により分極の長さが伸びる場合には、シフト量が維持されることが分かる。つまり、図１１に示すように、幅の広い界面領域（巨視的分極膜と言える）が形成されて、分極の長さが伸びる可能性がある構造では、拡散により分極が小さくなってしまう恐れが小さく、プロセスウインドウが広がることを意味する。ＶＩ価の物質では、＋２の電荷となるので、窒素量は添加物の倍の量が必要となる。つまり、電荷量として、同等量が必要である点には注意が必要である。図１１には、ミクロなＬａ―Ｆ構造が並んだ構造が、例として、描かれている。Ｌａが拡散すると、それに従って、Ｌａ−Ｆというミクロな分極分子のような構造が整列して、巨視的分極膜を構成することになる。界面がなければ、Ｌａ−Ｆ構造はランダムになり、マクロな分極は出現しない。しかし、界面があることで、界面Ｌａ−Ｆ構造が基点となり、方向性が出て、巨視的分極膜が出現する。   As described above, the shift amount is determined by multiplying (the length of polarization) and (the surface density of the additive). It can be seen that once the substance is introduced so as to have an optimum areal density, the amount of shift is maintained if the length of polarization is extended by diffusion even if the additive diffuses into the film. That is, as shown in FIG. 11, in a structure in which a wide interface region (which can be said to be a macroscopic polarization film) is formed and the length of polarization may be extended, there is a risk that polarization may be reduced by diffusion. Small, meaning that the process window is widened. In the case of a VI-valent substance, the charge is +2, so the amount of nitrogen is twice that of the additive. That is, it should be noted that the same amount is required as the amount of charge. In FIG. 11, a structure in which micro La-F structures are arranged is illustrated as an example. When La diffuses, a structure like a micropolarized molecule called La-F is aligned accordingly to form a macropolarized film. Without the interface, the La-F structure becomes random and no macro polarization appears. However, since there is an interface, the interface La-F structure serves as a base point, and the directionality comes out, and a macroscopic polarization film appears.

フッ素導入効果
Ｌａを界面に挿入したたけでは、ＳｉＯ２膜とＨｆＳｉＯＮ膜との界面での酸素欠陥が寄与しているので、酸化性プロセス（酸素中アニールなど）、還元性プロセス（Ｈ２ガスを含むアニール）などに強く依存すること、という大きな問題点がある。しかし、上記のようにフッ化した界面では、酸素欠陥は埋められてしまう。つまり、酸素欠陥は、固定分極に一切関係していない。これは、絶縁膜の信頼性とも関連して、フッ素が非常に有効であることが理解できる。 If only the fluorine introduction effect La is inserted into the interface, oxygen defects at the interface between the SiO 2 film and the HfSiON film contribute, so that an oxidizing process (such as annealing in oxygen) and a reducing process (using H 2 gas) There is a big problem that it depends heavily on annealing. However, oxygen defects are filled at the fluorinated interface as described above. That is, oxygen defects are not related to fixed polarization at all. It can be understood that fluorine is very effective in relation to the reliability of the insulating film.

界面窒化の効果
次に、界面窒化の効果について説明する。 The effect of interfacial nitride Next, the effect of interfacial nitride will be described.

（比較例２）
まず、比較例２として、本実施例のＨｆＳｉＯＮ膜４とＳｉＯ２膜８との積層構造の製造プロセスにおいて、Ｌａ２Ｏ３膜６ａを挿入しないで、膜厚が０．３ｎｍのＡｓ２Ｏ５膜６ｂのみ挿入したｐＭＩＳＦＥＴを形成した。ＨｆＳｉＯＮ膜４、Ａｓ２Ｏ５膜６ｂ、ＳｉＯ２膜８を連続で形成し、その後、窒素とＡｒとの混合ガス雰囲気中で１０５０℃、５秒間のアニール処理を施した。この比較例２においては、図２６（ａ）に示すように、ＡｓがＳｉＯ２膜８側に偏在するが、実効仕事関数が４．５ｅＶ程度になり、閾値が大きなものになって、このままでは使えないことが分かった。この比較例２において、ＳｉＯ２膜８をＳｉＯＮ膜に変更しても、全く変化はなかった。更に、ＳｉＯ２膜をＯＮＯ積層膜に変更しても、やはり効果は無かった。 (Comparative Example 2)
First, as Comparative Example 2, in the manufacturing process of the laminated structure of the HfSiON film 4 and the SiO 2 film 8 of this example, the As 2 O 5 film having a film thickness of 0.3 nm without inserting the La 2 O 3 film 6a. A pMISFET in which only the film 6b was inserted was formed. HfSiON film 4, As 2 O 5 film 6b, forming a SiO 2 film 8 consecutive, then, 1050 ° C. in a mixed gas atmosphere of nitrogen and Ar, was annealed for 5 seconds. In this comparative example 2, as shown in FIG. 26A, As is unevenly distributed on the SiO 2 film 8 side, the effective work function is about 4.5 eV, and the threshold value is large. I found out that I can't use it. In Comparative Example 2, there was no change even when the SiO 2 film 8 was changed to a SiON film. Furthermore, there was no effect even if the SiO 2 film was changed to an ONO laminated film.

しかし、次に説明する変形例６のように、ＨｆＳｉＯ膜４とＳｉＯ２膜８との界面を室温プラズマ窒化した場合は、大きな効果があった。 However, when the interface between the HfSiO film 4 and the SiO 2 film 8 is subjected to room temperature plasma nitridation as in Modification Example 6 to be described below, there is a great effect.

（変形例６）
本実施形態の変形例６として、ＨｆＳｉＯ膜４とＳｉＯ２膜８との積層構造の製造プロセスにおいて、Ｌａ２Ｏ３膜６ａを挿入しないで、膜厚が０．３ｎｍのＡｓ２Ｏ５膜６ｂのみ挿入したｐＭＩＳＦＥＴを作成した。ＨｆＳｉＯ膜４を作成した後に、室温にてＨｆＳｉＯＮ膜４の表面を強烈にプラズマ窒化した。従来は、Ｎ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））＝０．２〜０．２５程度であるが、ここでは、Ｎ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））＝０．３以上としている。より好ましくは、０．５≦Ｎ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））≦１．０である。理想的には、界面酸素が全て窒素になった状態である。界面窒素を多くするために、最も有効な方法は、Ｓｉ３Ｎ４をＨｆＳｉＯＮ膜４膜上に成膜する方法である。その後、Ａｓ２Ｏ５膜６ｂ、ＳｉＯ２膜８を連続で作成し、窒素とＡｒとの混合ガス中で１０５０℃、５秒間のアニール処理を施した。 (Modification 6)
As a sixth modification of the present embodiment, an As 2 O 5 film 6b having a film thickness of 0.3 nm without inserting the La 2 O 3 film 6a in the manufacturing process of the laminated structure of the HfSiO film 4 and the SiO 2 film 8 is used. A pMISFET was inserted with only insertion. After forming the HfSiO film 4, the surface of the HfSiON film 4 was strongly plasma-nitrided at room temperature. Conventionally, N amount (atomic%) / (O amount (atomic%) + N amount (atomic%)) = about 0.2 to 0.25, but here, N amount (atomic%) / (O amount (Atom%) + N amount (Atom%)) = 0.3 or more. More preferably, 0.5 ≦ N amount (atomic%) / (O amount (atomic%) + N amount (atomic%)) ≦ 1.0. Ideally, the interface oxygen is all nitrogen. In order to increase the interfacial nitrogen, the most effective method is to form Si 3 N 4 on the HfSiON film 4. Thereafter, an As 2 O 5 film 6b and an SiO 2 film 8 were continuously formed, and annealed at 1050 ° C. for 5 seconds in a mixed gas of nitrogen and Ar.

この変形例６においては、図２６（ｂ）に示すように、ＨｆＳｉＯ膜４と、ＳｉＯ２膜８との界面では、窒素と酸素欠陥の複合構造ができ、窒素濃度が高くなる。つまり、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面において、窒素は非常に安定であるので、酸素と置換され、固定される。この時、置換された窒素は、酸素に比較して、マイナス電荷が１つ大きいので、実効的にマイナスの固定電荷となる。これにより、界面にマイナス固定電荷が発生し、ＳｉＯ２膜８中に拡散したＡｓによるプラス電荷と固定分極を形成する。 In Modification 6, as shown in FIG. 26B, a composite structure of nitrogen and oxygen defects is formed at the interface between the HfSiO film 4 and the SiO 2 film 8, and the nitrogen concentration is increased. That is, since nitrogen is very stable at the interface between the HfSiON film 4 and the SiO 2 film 8, it is replaced with oxygen and fixed. At this time, the substituted nitrogen has a negative charge one larger than that of oxygen, and thus effectively becomes a negative fixed charge. As a result, a negative fixed charge is generated at the interface, and a positive charge due to As diffused in the SiO 2 film 8 and a fixed polarization are formed.

Ａｓだけがあっても、マイナス電荷が界面になければ、固定分極は発生しないが、界面に窒素を導入することで固定分極を形成することが可能である。界面で生じる固定分極は、フラットバンド電圧を約６００ｍＶ変化させることができる十分なものであった。ここで、ＳｉＯ２膜８側のＡｓの面密度は、およそ２．０×１０１４ｃｍ−２であり、十分な大きさである。ＡｓはＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面から、およそ０．６５Åだけ、ＳｉＯ２膜８側に入り込んでいた。また、界面における窒素の量は、丁度、この値に一致しており、およそ２．０×１０１４ｃｍ−２である。また、酸素の一部が抜けており、界面においては、Ｎ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））≒０．７５と見積もられた。ここで、窒素の膜厚方向の分布をＳＩＭＳで測定すると、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面において、急峻な立ち上がるピークを形成している。このように界面でピークを持っていることが重要である。典型的な窒素の分布が、図７に示されている。強烈な表面窒化を施した場合、或いは、ＳｉＮ膜を挿入した場合は、従来の窒化プロセス（Ｎ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））＝０．２程度のプラズマ窒化など）に比較して、界面において急激に窒素量が増加している。 Even if there is only As, if there is no negative charge at the interface, fixed polarization does not occur, but it is possible to form fixed polarization by introducing nitrogen into the interface. The fixed polarization generated at the interface was sufficient to change the flat band voltage by about 600 mV. Here, the surface density of As on the SiO 2 film 8 side is approximately 2.0 × 10 14 cm −2, which is a sufficient size. As has entered the SiO 2 film 8 side by about 0.65 mm from the interface between the HfSiON film 4 and the SiO 2 film 8. Also, the amount of nitrogen at the interface just matches this value and is approximately 2.0 × 10 14 cm −2 . Further, a part of oxygen was lost, and it was estimated that N amount (atomic%) / (O amount (atomic%) + N amount (atomic%)) ≈0.75 at the interface. Here, when the distribution in the film thickness direction of nitrogen is measured by SIMS, a steep rising peak is formed at the interface between the HfSiON film 4 and the SiO 2 film 8. Thus, it is important to have a peak at the interface. A typical nitrogen distribution is shown in FIG. When intense surface nitridation is performed or when a SiN film is inserted, the conventional nitridation process (N content (atomic%) / (O content (atomic%) + N content (atomic%)) = about 0.2 Compared with plasma nitridation, etc.), the amount of nitrogen rapidly increases at the interface.

この変形例６のｐＭＩＳＦＥＴでも、電界蒸発法を用いて原子の３次元分布を測定すると、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面において、窒素の面密度にピークが現れ、およそ０．６５ÅだけＳｉＯ２膜８側に入った位置に、Ａｓの面密度のピークが現れていた。 Even in the pMISFET of this modification 6, when the three-dimensional distribution of atoms is measured using the field evaporation method, a peak appears in the surface density of nitrogen at the interface between the HfSiON film 4 and the SiO 2 film 8 and is about 0.65 cm. A peak of As surface density appeared at a position on the SiO 2 film 8 side.

窒素の分布には、少し注意が必要である。ＨｆＳｉＯＮ膜４中には、元々窒素が分布しているが、この分布とＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面での窒素のピークとは明確な違いがある。ＨｆＳｉＯＮ膜４中の窒素は、Ｎ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））を考えた時、平均で０．２〜０．２５となるように成膜している。これを過ぎると、酸化膜としての特性、特に、リーク特性が悪くなることから、この程度が普通である。ところが、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面では、面密度にして、Ｎ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））は、０．３以上である。より好ましくは、０．５〜１．０である。つまり、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面での窒素面密度は、ＨｆＳｉＯＮ膜中の窒素の面密度から急激に増加している。 A little attention should be paid to the distribution of nitrogen. Although nitrogen is originally distributed in the HfSiON film 4, there is a clear difference between this distribution and the nitrogen peak at the interface between the HfSiON film 4 and the SiO 2 film 8. Nitrogen in the HfSiON film 4 is formed so as to be an average of 0.2 to 0.25 when N amount (atomic%) / (O amount (atomic%) + N amount (atomic%)) is considered. ing. If this is exceeded, the characteristics as an oxide film, in particular, the leakage characteristics deteriorate, and this level is normal. However, at the interface between the HfSiON film 4 and the SiO 2 film 8, the N content (atomic%) / (O content (atomic%) + N content (atomic%)) is 0.3 or more in terms of surface density. More preferably, it is 0.5 to 1.0. That is, the nitrogen surface density at the interface between the HfSiON film 4 and the SiO 2 film 8 rapidly increases from the surface density of nitrogen in the HfSiON film.

ＳｉＯ２膜８内（拡散したＮなど）、ＨｆＳｉＯＮ膜４内での窒素は、界面でのＡｓ−Ｎ結合に寄与しないために、固定分極には効果がない。膜内部でＮが分布していても、またＡｓとボンドを組んでいたとしても、方向がランダムなので、固定分極として発現しないためである。このように考えると、界面でのＡｓ−Ｎを作り上げることが大切であり、その方法として、ＨｆＳｉＯＮ膜４との界面において従来よりも強烈なプラズマ窒化／Ａｓ酸化物膜／ＳｉＯ２膜８という構造が有効であった。また、この考え方から、ＨｆＳｉＯＮ膜４／ＡｓＮ（Ａｓ窒化膜）／ＳｉＯ２膜８という構造も有効である。界面で生じる固定分極はＡｓ窒化膜中のＮ量が十分であれば、例えばＡｓ量と同程度のＡｓＮであれば、界面で生じる固定分極は、フラットバンド電圧を約６００ｍＶ変化させることができる。また、この考え方から、ＨｆＳｉＯＮ膜４／Ｓｉ３Ｎ４膜／Ａｓ２Ｏ５膜／ＳｉＯ２膜８という積層構造も有効である。界面のＳｉ３Ｎ４膜からの窒素供給を受けて、界面Ａｓ−Ｎ固定分極ができる。この場合も、界面で生じる固定分極は、フラットバンド電圧を約６００ｍＶ変化させることができる。 Nitrogen in the SiO 2 film 8 (such as diffused N) and in the HfSiON film 4 does not contribute to As—N bonding at the interface, and thus has no effect on fixed polarization. This is because even if N is distributed inside the film or a bond is formed with As, the direction is random, so that it does not appear as fixed polarization. In view of this, it is important to create As-N at the interface, and as its method, the structure of plasma nitriding / As oxide film / SiO 2 film 8 which is stronger than the conventional structure at the interface with the HfSiON film 4. Was effective. Further, from this concept, the structure is also effective that HfSiON film 4 / AsN (As nitride film) / SiO 2 film 8. If the amount of N in the As nitride film is sufficient as the fixed polarization generated at the interface, for example, if AsN is about the same as the amount of As, the fixed polarization generated at the interface can change the flat band voltage by about 600 mV. From this concept, a laminated structure of HfSiON film 4 / Si 3 N 4 film / As 2 O 5 film / SiO 2 film 8 is also effective. By receiving nitrogen supply from the Si 3 N 4 film at the interface, the interface As-N fixed polarization can be performed. Also in this case, the fixed polarization generated at the interface can change the flat band voltage by about 600 mV.

例えば、本出願人によって出願された特開２００７−４９００１号公報には、Ｖ価、ＶＩ価物質のみを高誘電体膜に添加する場合が開示されている。本発明の一実施形態との違いは、ＳｉＯ２膜と高誘電体膜との界面において窒素のピークがなくても良い点である。本発明の一実施形態においては、界面での窒素のマイナス電荷と、ＳｉＯ２膜中へのＶ価、ＶＩ価添加物のプラス電荷にて、人工的に界面ダイポールを作り出している。特開２００７−４９００１号公報では、界面におけるＳｉＮが不要であるが、本発明の一実施形態においては、界面にてマイナス電荷を発現させるために、界面におけるＳｉＮが必要である。つまり、特開２００７−４９００１号公報に記載の技術は、高誘電体膜の特性に関するものであり、本発明の一実施形態の技術は、界面特性とＳｉＯ２膜の特性に関するものである。特に、本発明の一実施形態における、界面での窒素は、ＳｉＯ２膜中に添加された高価数物質と同じ量が必要となる。 For example, Japanese Patent Application Laid-Open No. 2007-49001 filed by the present applicant discloses a case where only V-valent and VI-valent substances are added to a high dielectric film. The difference from the embodiment of the present invention is that there is no nitrogen peak at the interface between the SiO 2 film and the high dielectric film. In one embodiment of the present invention, an interfacial dipole is artificially created by the negative charge of nitrogen at the interface and the positive charge of V valence and VI valence additives in the SiO 2 film. In Japanese Patent Application Laid-Open No. 2007-49001, SiN at the interface is unnecessary, but in one embodiment of the present invention, SiN is required at the interface in order to develop a negative charge at the interface. That is, the technique described in Japanese Patent Application Laid-Open No. 2007-49001 relates to the characteristics of the high dielectric film, and the technique according to the embodiment of the present invention relates to the interface characteristics and the characteristics of the SiO 2 film. In particular, in the embodiment of the present invention, the amount of nitrogen at the interface is required to be the same amount as the expensive substance added to the SiO 2 film.

添加物の電荷面密度としては、ＳｉＯ２膜側で１．４×１０１４ｃｍ−２〜４．１×１０１４ｃｍ−２が好ましく、１．７×１０１４ｃｍ−２〜３．４×１０１４ｃｍ−２が更に好ましい。但し、ＶＩ価の物質では、＋２の電荷となるので、窒素量は添加物の倍の量が必要となる。つまり、電荷量として、同等量が必要である。 The charge surface density of the additive is preferably 1.4 × 10 14 cm −2 to 4.1 × 10 14 cm −2 on the SiO 2 film side, and is preferably 1.7 × 10 14 cm −2 to 3.4 ×. 10 14 cm −2 is more preferable. However, since a VI-valent substance has a charge of +2, the amount of nitrogen needs to be double that of the additive. That is, the same amount is required as the amount of charge.

以上説明したことからわかるように、低閾値電圧を有するｐＭＩＳＦＥＴを得るための、添加物は、イオン半径と、価数を考えた時、以下のようにまとめられる。   As can be seen from the above description, the additives for obtaining a pMISFET having a low threshold voltage are summarized as follows when the ion radius and valence are considered.

ｐＭＩＳＦＥＴを形成するための、界面のダイポールは、ＳｉＯ２膜側にプラス電荷を生じ、高誘電体膜側にマイナス電荷を生じる場合が基本構造である。つまり、第一に、小さいイオン半径の高価数物質であるＰ、Ａｓ、Ｓ、Ｓｅ或いは中間のイオン半径の高価数物質であるＣｒ、Ｖ、ＴｅをＳｉＯ２膜側に分布させる。第二に、大きなイオン半径の低価数物質であるＭｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌ、或いは中間のイオン半径の高価数物質であるＡｌを高誘電体膜側に分布させることを考える。これらの組合せにより、大きなダイポールが界面にでき、量を適切にすることで、十分大きなフラットバンド電圧のシフトを実現できる。但し、中間的なイオン半径の物質は、片側に分布させるには、プロセスに工夫が必要であり、その意味で、小さなイオン半径の物質をＳｉＯ２側に、大きなイオン半径の物質をＨｆＳｉＯＮ膜側に偏らせるように物質を選択する方が良い。 The basic structure of the dipole at the interface for forming the pMISFET is that a positive charge is generated on the SiO 2 film side and a negative charge is generated on the high dielectric film side. That is, first, P, As, S, Se, which are high-priced substances having a small ionic radius, or Cr, V, Te, which are high-priced substances having an intermediate ionic radius are distributed on the SiO 2 film side. Second, Mg, Ca, Sr, Ba, Sc, Y, lanthanoids (La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, (Er, Tm, Yb, Lu), Ac, Th, Zn, Cd, Hg, Ga, In, Tl, or Al, which is an expensive substance with an intermediate ionic radius, is considered to be distributed on the high dielectric film side. By combining these, a large dipole can be formed at the interface, and a sufficiently large flat band voltage shift can be realized by making the amount appropriate. However, in order to distribute a substance having an intermediate ionic radius to one side, it is necessary to devise a process. In this sense, a substance having a small ionic radius is on the SiO 2 side, and a substance having a large ionic radius is on the HfSiON film side. It is better to select substances so that they are biased toward

中間のイオン半径を持つ物質をＳｉＯ２膜側に偏析させたい場合は、ＳｉＯ２膜と高誘電体膜（ＨｆＳｉＯＮ膜、ＨｆＯＮ膜など）との界面における高誘電体膜を強く窒化すれば良い。つまり、Ｃｒ、Ｖ、Ｔｅは上側にあるＳｉＯ２膜側に多く分布させたい場合は、下側にあるＨｆＳｉＯＮ膜の表面を強く窒化すれば良い。このプロセスは、既に示している。 In order to segregate a substance having an intermediate ion radius to the SiO 2 film side, the high dielectric film at the interface between the SiO 2 film and the high dielectric film (HfSiON film, HfON film, etc.) may be strongly nitrided. That is, when a large amount of Cr, V, and Te is desired to be distributed on the upper SiO 2 film side, the surface of the lower HfSiON film may be strongly nitrided. This process has already been shown.

これに対して、中間のイオン半径を持つ物質をＨｆＳｉＯＮ膜側に分布させたい場合は、熱過程を工夫すれば良い。Ａｌを下側、即ちＨｆＳｉＯＮ膜側に添加したい場合は、ＨｆＳｉＯＮ膜上にＡｌ２Ｏ３膜を成膜して、熱拡散を起こさせる。その後で、ＳｉＯ２膜を成膜すれば良い。更に拡散を抑えたければ、ＳｉＯ２膜の成膜前に追加で界面窒化をしたり、上記変形例によりフッ素を導入したり、ＳｉＯ２膜側に拡散するプラス電荷の物質（Ａｓ、Ｐなど）を拡散させたりすることで、Ａｌの上側ＳｉＯ２膜への拡散は、ある程度抑制できる。一般に、ＣｒＯ３、Ａｌ２Ｏ３、Ｖ２Ｏ５、ＴｅＯ３などを片側に偏らせるには、界面の窒化が有効である。 On the other hand, when it is desired to distribute a substance having an intermediate ionic radius to the HfSiON film side, a thermal process may be devised. To add Al to the lower side, that is, the HfSiON film side, an Al 2 O 3 film is formed on the HfSiON film to cause thermal diffusion. Thereafter, an SiO 2 film may be formed. To further suppress diffusion, additional interfacial nitriding is performed before the formation of the SiO 2 film, fluorine is introduced by the above modification, or a positively charged substance that diffuses to the SiO 2 film side (As, P, etc.) The diffusion of Al into the upper SiO 2 film can be suppressed to some extent. In general, nitriding at the interface is effective for biasing CrO 3 , Al 2 O 3 , V 2 O 5 , TeO 3 and the like to one side.

ここで、上記片側に電荷を分布させた場合も考えられる。第一の場合、即ち、小さいイオン半径の高価数物質であるＰ、Ａｓ、Ｓ、Ｓｅ、或いは中間のイオン半径の高価数物質であるＣｒ、Ｖ、ＴｅをＳｉＯ２膜側に分布させた場合について簡単に説明する。この場合は、界面に酸素欠陥ができても、ダイポールを作ることができない。酸素欠陥はプラス電荷となるので、プラス同士となるからである。ここで、幾つかの方法が考えられる。
（１）ＳｉＯ２膜側に、高価数物質を十分に分布させる。
（２）界面にＮを導入して、マイナス電荷を十分に確保する。 Here, a case where electric charges are distributed on one side is also conceivable. In the first case, that is, when P, As, S, Se, which are expensive materials having a small ionic radius, or Cr, V, Te, which are expensive materials having an intermediate ionic radius, are distributed on the SiO 2 film side. Is briefly described. In this case, even if oxygen defects are formed at the interface, a dipole cannot be formed. This is because oxygen vacancies become positive charges and thus become positive. Here, several methods are conceivable.
(1) The expensive substance is sufficiently distributed on the SiO 2 film side.
(2) N is introduced into the interface to ensure a sufficient negative charge.

これらの方法を組み合わせることにより、シリコン価電子帯の端に相当する実効仕事関数をもったゲートが得られることになる。   By combining these methods, a gate having an effective work function corresponding to the edge of the silicon valence band can be obtained.

更に、上記片側に電荷を分布させた場合の、第二の場合、即ち、大きなイオン半径の低価数物質であるＡｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ，Ｈｇ，Ｇａ、Ｉｎ、Ｔｌを高誘電体膜側に分布させた場合について簡単に説明する。この場合は、界面に酸素欠陥ができ、その酸素欠陥のプラス電荷との間でダイポールを作ることが可能である。しかし、界面の酸素欠陥は不安定であり、量も必ず多くできるわけではない。つまり、十分な安定性が得られない。ここで、幾つかの方法が考えられる。
（１）高誘電体膜側に、低価数物質を十分に分布させる。
（２）界面にＦを導入して、プラス電荷を十分に確保する。 Further, in the second case where charges are distributed on one side, that is, low valence material with large ionic radius, Al, Mg, Ca, Sr, Ba, Sc, Y, lanthanoids (La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu), Ac, Th, Zn, Cd, Hg, Ga, In, and Tl are distributed on the high dielectric film side. The case where it is made to be explained briefly. In this case, an oxygen defect is formed at the interface, and a dipole can be formed between the oxygen defect and a positive charge. However, oxygen defects at the interface are unstable and the amount cannot always be increased. That is, sufficient stability cannot be obtained. Here, several methods are conceivable.
(1) A low-valence substance is sufficiently distributed on the high dielectric film side.
(2) Introduce F at the interface to ensure a sufficient positive charge.

これらの方法を組み合わせることにより、シリコンの価電子帯の端に相当する実効仕事関数をもったゲートが得られることになる。   By combining these methods, a gate having an effective work function corresponding to the edge of the valence band of silicon can be obtained.

第１実施形態において、分極を作るために、幾つかの構成が示された。代表的には、以下の４つの例を示した。
１）Ｌａ（マイナス）とＡｓ（プラス）
２）Ｌａ（マイナス）と界面酸素欠陥（プラス）
３）Ｌａ（マイナス）とＦ（プラス）
４）Ｎ（マイナス）とＡｓ（プラス） In the first embodiment, several configurations have been shown to create polarization. Typically, the following four examples are shown.
1) La (minus) and As (plus)
2) La (minus) and interface oxygen defects (plus)
3) La (minus) and F (plus)
4) N (minus) and As (plus)

それぞれの電荷の源を変化させることで、様々な拡張が可能である。   Various expansions are possible by changing the source of each charge.

以上説明したように、本実施形態によれば、低閾値電圧動作が可能な実効仕事関数を有する電界効果トランジスタを提供することができる。   As described above, according to the present embodiment, a field effect transistor having an effective work function capable of low threshold voltage operation can be provided.

（第２実施形態）
次に、本発明の第２実施形態によるｎＭＩＳＦＥＴを説明する。 (Second Embodiment)
Next, an nMISFET according to a second embodiment of the invention will be described.

本実施形態によるｎＭＩＳＦＥＴは、シリコン基板に形成されており、このＭＩＳＦＥＴは前述したＳｉ基板／高誘電体膜／ＳｉＯ２膜の積層構造を有している。本実施形態で用いる高誘電体膜は、ＨｆＳｉＯＮ膜である。このＨｆＳｉＯＮ膜は、ＨｆＳｉＯ膜をＣＶＤ法により成膜した後に、室温にてプラズマ窒化を行うことで、ＨｆＳｉＯ膜の表面側から窒化することで作成している。作成法その他は、基本的には、第１実施形態と同様である。 The nMISFET according to the present embodiment is formed on a silicon substrate, and this MISFET has the above-described stacked structure of Si substrate / high dielectric film / SiO 2 film. The high dielectric film used in this embodiment is an HfSiON film. The HfSiON film is formed by nitriding from the surface side of the HfSiO film by performing plasma nitridation at room temperature after forming the HfSiO film by the CVD method. The production method and others are basically the same as those in the first embodiment.

高誘電体膜に関しては、Ｈｆ、Ｚｒ、Ｔｉの酸化膜（ＨｆＯ２、ＺｒＯ２、ＴｉＯ２）、これらのシリケート膜（ＨｆＳｉＯ、ＺｒＳｉＯ、ＴｉＳｉＯ）、窒化膜（ＨｆＯＮ、ＺｒＯＮ、ＴｉＯＮ、ＨｆＳｉＯＮ、ＺｒＳｉＯＮ、ＴｉＳｉＯＮ）などを用いることが可能であり、これらの積層膜（ＨｆＯＮ／ＨｆＳｉＯＮ／ＴｉＯＮ膜）も用いることができる。また、（Ｈｆ、Ｚｒ）Ｏ２混晶膜やその窒化膜（Ｈｆ、Ｚｒ）ＯＮ、或いはそのシリケートＨｆＺｒＳｉＯ、ＨｆＺｒＳｉＯＮは、アモルファス状態が高温でも維持されるので、これらの膜を用いれば有効である。 For high dielectric films, oxide films of Hf, Zr, Ti (HfO 2 , ZrO 2 , TiO 2 ), silicate films (HfSiO, ZrSiO, TiSiO), nitride films (HfON, ZrON, TiON, HfSiON, ZrSiON) , TiSiON) or the like, and a laminated film of these (HfON / HfSiON / TiON film) can also be used. Further, the (Hf, Zr) O 2 mixed crystal film, the nitride film (Hf, Zr) ON, or the silicate HfZrSiO, HfZrSiON is effective if these films are used because the amorphous state is maintained even at a high temperature. .

次に、本実施形態のｎＭＩＳＦＥＴの製造方法について図２７（ａ）、２７（ｂ）を参照して説明する。   Next, a method for manufacturing the nMISFET of this embodiment will be described with reference to FIGS. 27 (a) and 27 (b).

ｐ型のシリコン基板２Ａ上に、膜厚２ｎｍのＨｆＳｉＯ膜４を成膜して、更に、室温にてプラズマ窒化を行った。このプラズマ窒化により、ＨｆＳｉＯ膜がＨｆＳｉＯＮ膜８に変わる。膜厚が０．２ｎｍ相当のＴａ２Ｏ５膜３２を成膜する。その後、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を施した。この段階で、ＴａがＨｆＳｉＯ膜４側に拡散する。 A 2 nm-thickness HfSiO film 4 was formed on the p-type silicon substrate 2A, and further plasma nitridation was performed at room temperature. By this plasma nitridation, the HfSiO film is changed to the HfSiON film 8. A Ta 2 O 5 film 32 having a film thickness of 0.2 nm is formed. Thereafter, annealing was performed at 600 ° C. for 10 seconds in a mixed gas atmosphere of Ar and nitrogen. At this stage, Ta diffuses to the HfSiO film 4 side.

続いて、膜厚が０．２ｎｍ相当のＢ２Ｏ３膜３４、０．４ｎｍのＳｉＯ２膜８を、順次形成し、その後、窒素とＡｒとの混合ガス雰囲気（０．１％酸素を含む）中で１０５０℃、５秒間のアニール処理を施した。Ｂ２Ｏ３膜３４とＳｉＯ２膜８を逆の順番に、即ち、ＳｉＯ２膜８を成膜して、Ｂ２Ｏ３膜３４を成膜して、しかる後に、窒素とＡｒとの混合ガス雰囲気（０．１%の酸素を含む。つまり、流量の中の酸素量が０．１％である。）中で１０５０℃、５秒間のアニール処理を施しても良い。ＢはＳｉＯ２膜８中に拡散し易いので、Ｂ２Ｏ３膜３４とＳｉＯ２膜８の成膜順は、最終結果に影響がなかった。その後、ＴｉＮ膜とＷ膜の積層膜からなるゲート電極を形成した。 Subsequently, a B 2 O 3 film 34 having a thickness of 0.2 nm and a SiO 2 film 8 having a thickness of 0.4 nm are sequentially formed, and then a mixed gas atmosphere of nitrogen and Ar (containing 0.1% oxygen). ) At 1050 ° C. for 5 seconds. The B 2 O 3 film 34 and the SiO 2 film 8 are formed in the reverse order, that is, the SiO 2 film 8 is formed, and the B 2 O 3 film 34 is formed, and then mixed with nitrogen and Ar. Annealing treatment may be performed at 1050 ° C. for 5 seconds in a gas atmosphere (containing 0.1% oxygen, that is, the amount of oxygen in the flow rate is 0.1%). Since B is liable to diffuse into the SiO 2 film 8, B 2 O 3 film 34 and the film formation order of the SiO 2 film 8 had no effect on the final result. Thereafter, a gate electrode composed of a laminated film of a TiN film and a W film was formed.

本実施形態においては、コンタクトを取ることを想定して、加工性に優れるＷを選択したが、導電性ポリシリコンなども有望である。その後、ゲート電極、ＳｉＯ２膜８、およびＨｆＳｉＯＮ膜４をパターニングして、ゲートを形成し、このゲートをマスクとしてｎ型不純物をシリコン基板２Ａに導入し、ｎ型ソース領域およびドレイン領域を形成することにより、ｎＭＩＳＦＥＴを形成する。 In this embodiment, W having excellent workability is selected on the assumption that contact is made, but conductive polysilicon or the like is also promising. Thereafter, the gate electrode, the SiO 2 film 8 and the HfSiON film 4 are patterned to form a gate, and an n-type impurity is introduced into the silicon substrate 2A using this gate as a mask to form an n-type source region and a drain region. As a result, an nMISFET is formed.

このようにして形成された本実施形態のｎＭＩＳＦＥＴの膜厚方向のＢとＴａの分布を調べてみると、図１４（ｄ）に示すように、Ｂが界面の低誘電率層ＳｉＯ２膜８中に多く拡散しており、マイナスの電荷となっている。ＳＩＭＳの測定結果から、Ｂの深さ方向の分布は、ＳｉＯ２膜４の界面付近にピークを有し、すなわちピーク位置は、界面からＳｉＯ２膜８側に０．６５Åの位置にあり、電荷面密度は、０．４６×１０１４ｃｍ−２であった。ここで、Ｂの価数差は１であるので、電荷面密度はＢの面密度と一致する。ここで、電荷面密度は、面密度×価数差となる点に注意が必要である。この考え方は、一般に成り立ち、ｐＭＩＳＦＥＴの場合にもあてはまる。 When the distribution of B and Ta in the film thickness direction of the nMISFET of this embodiment formed in this way is examined, as shown in FIG. 14D, B is a low dielectric constant layer SiO 2 film 8 at the interface. It diffuses a lot inside and has a negative charge. From the SIMS measurement results, the distribution of B in the depth direction has a peak in the vicinity of the interface of the SiO 2 film 4, that is, the peak position is at a position of 0.65 mm from the interface to the SiO 2 film 8 side. The surface density was 0.46 × 10 14 cm −2 . Here, since the valence difference of B is 1, the charge surface density coincides with the surface density of B. Here, it should be noted that the charge surface density is the surface density × valence difference. This idea is generally valid and also applies to pMISFETs.

一方、Ｔａは、高誘電体膜（ＨｆＳｉＯＮ膜）４中に拡散しており、プラス電荷となっている。ＳＩＭＳの測定結果から、Ｔａの深さ方向の分布は、ＨｆＳｉＯＮ膜４中の界面付近にピークを有し、すなわちピーク位置は界面からＨｆＳｉＯＮ膜４側に１．４Åにあり、面密度は０．４６×１０１４ｃｍ−２であって、Ｂの電荷面密度によく一致している。つまり、ＳｉＯ２膜８と高誘電体膜４の積層構造において、図１４（ｄ）に示すように、ＳｉＯ２膜８側にマイナス電荷が生じ、高誘電体膜４側にプラスの電荷が生じていることになる。これらの固定電荷による固定分極は、フラットバンド電圧を、約２００ｍＶ変化させていると期待され、制御電極の実効仕事関数にして、４．１５ｅＶであった。この時、閾値電圧としては、約１００ｍＶのｎＭＩＳＦＥＴが得られた。 On the other hand, Ta is diffused in the high dielectric film (HfSiON film) 4 and has a positive charge. From the SIMS measurement results, the Ta distribution in the depth direction has a peak near the interface in the HfSiON film 4, that is, the peak position is 1.4 mm from the interface to the HfSiON film 4 side, and the surface density is 0. 46 × 10 14 cm −2 , which is in good agreement with the charge surface density of B. That is, in the laminated structure of the SiO 2 film 8 and the high dielectric film 4, as shown in FIG. 14D, a negative charge is generated on the SiO 2 film 8 side and a positive charge is generated on the high dielectric film 4 side. Will be. The fixed polarization due to these fixed charges was expected to change the flat band voltage by about 200 mV, and was 4.15 eV in terms of the effective work function of the control electrode. At this time, an nMISFET of about 100 mV was obtained as the threshold voltage.

本実施形態の構造では、Ｂが界面のＳｉＯ２膜８中に多く拡散しており、マイナスの電荷となり、Ｔａが高誘電体膜４側に拡散して、プラス電荷となっている点が重要である。膜厚方向にチャネル側にプラス、電極側にマイナスという方向性を持ち、界面をまたいで、分布している。電荷量が多く、しかも、界面をまたいでいることで、距離も大きいために、大きな固定分極が構成されるからである。そのため、添加物量は少量で済むというメリットもある。特に、ＨｆＳｉＯＮ膜４側に添加物が入り込む場合（ここではＴａ）には、チャネル近傍での電荷は、出来る限り少ない方が良い。その点でも、添加物量を少なくできる、この構成は有効である。また、拡散を抑制するために、図２１に示すように、ＨｆＳｉＯＮ膜の途中にＮが多量に含まれる領域を導入してもよい。Ｓｉ基板近傍に添加物が拡散しないようにするには、非常に有効な構造である。 In the structure of this embodiment, it is important that B is diffused largely in the SiO 2 film 8 at the interface and becomes negative charge, and Ta is diffused to the high dielectric film 4 side and becomes positive charge. It is. The film thickness direction is positive on the channel side and negative on the electrode side, and is distributed across the interface. This is because a large fixed polarization is formed because the amount of charge is large and the distance is large due to crossing the interface. Therefore, there is an advantage that the amount of additive is small. In particular, when an additive enters the HfSiON film 4 side (in this case, Ta), the charge in the vicinity of the channel is preferably as small as possible. In this respect as well, this configuration, which can reduce the amount of additive, is effective. In order to suppress diffusion, a region containing a large amount of N may be introduced in the middle of the HfSiON film as shown in FIG. This is a very effective structure for preventing the additive from diffusing near the Si substrate.

次に、第２実施形態の変形例および比較例について説明する。   Next, a modified example and a comparative example of the second embodiment will be described.

（比較例１）
比較例１として、第２実施形態のＳｉＯ２膜４とＨｆＳｉＯＮ膜８の積層構造の形成プロセスにおいて、Ｔａ２Ｏ５膜３２、Ｂ２Ｏ３膜３４ともに挿入していない場合のｎＭＩＳＦＥＴを形成した。この時、図２８（ａ）に示すように、界面での固定分極は生じないと考えられ、閾値が大きなものになってしまい、このままでは使えないことになる。 (Comparative Example 1)
As Comparative Example 1, an nMISFET was formed when neither the Ta 2 O 5 film 32 nor the B 2 O 3 film 34 was inserted in the formation process of the laminated structure of the SiO 2 film 4 and the HfSiON film 8 of the second embodiment. . At this time, as shown in FIG. 28 (a), it is considered that no fixed polarization occurs at the interface, and the threshold becomes large, so that it cannot be used as it is.

（比較例２）
比較例２として、第２実施形態のＳｉＯ２膜４とＳｉＯ２膜８の積層構造の形成プロセスにおいて、０．２ｎｍ相当Ｔａ２Ｏ３膜３２のみ挿入した場合のｎＭＩＳＦＥＴを形成した。この比較例２のｎＭＩＳＦＥＴは、ＨｆＳｉＯＮ膜４を作成した後に、Ｔａ２Ｏ３膜３２を作成し、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を行った後に、ＳｉＯ２膜８を形成する。その後、窒素とＡｒとの混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施した。この比較例２のｎＭＩＳＦＥＴは、図２８（ｂ）に示すように、ＴａはＨｆＳｉＯＮ膜４中に拡散してプラス電荷を形成するが、マイナス電荷が形成されないため、界面に固定分極は出現せず、フラットバンド電圧はシフトしない。 (Comparative Example 2)
As Comparative Example 2, an nMISFET was formed when only the 0.2 nm equivalent Ta 2 O 3 film 32 was inserted in the formation process of the laminated structure of the SiO 2 film 4 and the SiO 2 film 8 of the second embodiment. In the nMISFET of Comparative Example 2, after the HfSiON film 4 was formed, the Ta 2 O 3 film 32 was formed, and after annealing at 600 ° C. for 10 seconds in a mixed gas atmosphere of Ar and nitrogen, A SiO 2 film 8 is formed. Thereafter, annealing was performed at 1050 ° C. for 5 seconds in a mixed gas atmosphere of nitrogen and Ar. In the nMISFET of Comparative Example 2, Ta diffuses into the HfSiON film 4 to form a positive charge as shown in FIG. 28B, but no negative charge is formed, so no fixed polarization appears at the interface. The flat band voltage does not shift.

（変形例１）
第２実施形態の変形例１して、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との積層構造の形成プロセスにおいて、０．２ｎｍ相当Ｔａ２Ｏ３膜３２のみ挿入した場合のｎＭＩＳＦＥＴを作成した。この変形例１のｎＭＩＳＦＥＴにおいては、ＨｆＳｉＯＮ膜は１．５ｎｍＨｆＳｉＯ成膜後、プラズマ窒化を行い、更に０．５ｎｍＨｆＳｉＯ成膜後、プラズマ窒化を行った。続いて、０．２ｎｍ相当Ｔａ２Ｏ３膜３２を形成し、０．１ｎｍ相当のＳｉ窒化膜（Ｓｉ３Ｎ４膜）を成膜し、０．３ｎｍ相当のＳｉＯ２膜４を形成した後に、Ａｒと窒素との混合ガス雰囲気中で、６００℃、１０秒間のアニール処理を行った。Ｔａ２Ｏ３膜３２はＨｆＳｉＯＮ膜４中に全て拡散している。 (Modification 1)
As a first modification of the second embodiment, an nMISFET was produced in the case where only the 0.2 nm equivalent Ta 2 O 3 film 32 was inserted in the process of forming a laminated structure of the HfSiON film 4 and the SiO 2 film 8. In the nMISFET of Modification 1, the HfSiON film was subjected to plasma nitridation after forming a 1.5 nm HfSiO film, and further subjected to plasma nitriding after forming a 0.5 nm HfSiO film. Subsequently, a Ta 2 O 3 film 32 corresponding to 0.2 nm is formed, a Si nitride film (Si 3 N 4 film) corresponding to 0.1 nm is formed, and a SiO 2 film 4 corresponding to 0.3 nm is formed. Annealing was performed at 600 ° C. for 10 seconds in a mixed gas atmosphere of Ar and nitrogen. The Ta 2 O 3 film 32 is completely diffused in the HfSiON film 4.

この変形例のｎＭＩＳＦＥＴにおいては、図２８（ｃ）に示すように、ＨｆＳｉＯ膜４とＳｉＯ２膜８との界面に、窒素と酸素欠陥との複合構造ができ、窒素濃度が高くなる。つまり、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面において、窒素は非常に安定であるので、酸素と置換され、固定される。この時、置換された窒素は、酸素に比較して、マイナス電荷が１つ大きいので、実効的にマイナスの固定電荷となる。これにより、界面にマイナス固定電荷が発生し、ＨｆＳｉＯＮ膜４中に拡散したＴａによるプラス電荷と固定分極を形成する。Ｔａだけがあっても、マイナス電荷が界面になければ、固定分極は発生しない。しかし、界面に窒素を導入することで固定分極を形成することが可能である。界面で生じる固定分極は、フラットバンド電圧を約１８０ｍＶ変化させることができる十分なものであった。 In the nMISFET of this modified example, as shown in FIG. 28C, a composite structure of nitrogen and oxygen defects is formed at the interface between the HfSiO film 4 and the SiO 2 film 8, and the nitrogen concentration is increased. That is, since nitrogen is very stable at the interface between the HfSiON film 4 and the SiO 2 film 8, it is replaced with oxygen and fixed. At this time, the substituted nitrogen has a negative charge one larger than that of oxygen, and thus effectively becomes a negative fixed charge. As a result, negative fixed charges are generated at the interface, and positive charges and fixed polarization due to Ta diffused in the HfSiON film 4 are formed. Even if there is only Ta, if no negative charge is present at the interface, no fixed polarization occurs. However, it is possible to form fixed polarization by introducing nitrogen into the interface. The fixed polarization generated at the interface was sufficient to change the flat band voltage by about 180 mV.

ここで、窒素の膜厚方向の分布をＳＩＭＳで測定すると、ＳｉＯ２膜８とＨｆＳｉＯＮ膜４との界面において、急峻な立ち上がるピークを形成している。このように界面でピークを持っていることが重要である。ＨｆＳｉＯＮ膜４の表面部分では、Ｎ量が増大しており、Ｎ量（原子％）／（Ｎ量（原子％）＋Ｏ量（原子％））＝０．７５まで、窒素量が増大していた。ＳｉＯ２膜８内に拡散した窒素およびＨｆＳｉＯＮ膜４内での窒素は、界面でのＴａ−Ｎ結合に寄与しないために、固定分極には効果がない。膜内部で窒素が分布していても、Ｔａとボンドを組んでいたとしても、方向がランダムなので、固定分極として発現しないためである。このように考えると、界面でのＴａ−Ｎを作り上げることが大切であり、その方法として、Ｔａ添加後のＳｉ３Ｎ４膜の形成が有効であった。また、Ｔａ２Ｏ５の窒化、ＴａＮの成膜なども同様の効果があった。 Here, when the distribution in the film thickness direction of nitrogen is measured by SIMS, a steep rising peak is formed at the interface between the SiO 2 film 8 and the HfSiON film 4. Thus, it is important to have a peak at the interface. In the surface portion of the HfSiON film 4, the amount of N increased, and the amount of nitrogen increased until N amount (atomic%) / (N amount (atomic%) + O amount (atomic%)) = 0.75. . Nitrogen diffused in the SiO 2 film 8 and nitrogen in the HfSiON film 4 do not contribute to Ta—N bonding at the interface, and thus have no effect on fixed polarization. This is because even if nitrogen is distributed inside the film or even if a bond is formed with Ta, the direction is random and it does not appear as fixed polarization. In view of this, it is important to create Ta—N at the interface, and as a method therefor, formation of a Si 3 N 4 film after adding Ta was effective. Further, Ta 2 O 5 nitridation, TaN film formation, and the like had the same effect.

また、形成過程において、一旦ＨｆＳｉＯＮ膜４側にＴａが拡散している。そして、界面での窒素は、ＴａがＳｉＯ２膜８側に再度拡散することを防ぐという効果も持っている。Ｔａは大きなイオン半径の物質であるが、Ｔａの代わりに中間のイオン半径の物質、例えば、Ｃｒ、Ｖ、Ｔｅなどを用いる場合は、ＳｉＯ２膜８側にも、ＨｆＳｉＯＮ膜４側にも拡散し得る。中間のイオン半径の物質をＨｆＳｉＯＮ膜４側に集中させたい場合は、Ｓｉ３Ｎ４膜をブロック膜として形成することが有効である。Ｓｉ３Ｎ４膜形成後に、ＳｉＯ２膜４を作成すれば良い。 In the formation process, Ta is once diffused to the HfSiON film 4 side. Nitrogen at the interface also has the effect of preventing Ta from diffusing again into the SiO 2 film 8 side. Ta is a substance having a large ionic radius. However, when a substance having an intermediate ionic radius, such as Cr, V, Te, or the like is used instead of Ta, it diffuses to both the SiO 2 film 8 side and the HfSiON film 4 side. Can do. When a substance having an intermediate ionic radius is desired to be concentrated on the HfSiON film 4 side, it is effective to form the Si 3 N 4 film as a block film. The SiO 2 film 4 may be formed after the Si 3 N 4 film is formed.

（変形例２）
変形例２として、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との積層構造の形成プロセスにおいて、Ｂ２Ｏ３膜３４のみ挿入した場合のｎＭＩＳＦＥＴを形成した。ＨｆＳｉＯＮ膜４、Ｂ２Ｏ３膜３４、ＳｉＯ２膜８を連続で作成し、その後、窒素とＡｒとの混合ガス雰囲気中で、１０５０℃、５秒間のアニール処理を施した。この変形例２のｎＭＩＳＦＥＴは、図２９（ａ）に示すように、ＳｉＯ２膜８側にＢが拡散してマイナスの電荷となり、界面の酸素欠陥がプラスの電荷となるから、界面で生じる固定分極は、フラットバンド電圧を約１７０ｍＶ変化させた。この値は、十分なものであるが、膜を安定化させるために、Ｏ２雰囲気で、８００度、３０秒のＰＤＡを施すと、シフトが殆どなくなってしまった。つまり、界面における酸素欠陥が酸素にて埋められてしまったと考えられる。Ｂ２Ｏ３膜３４のみを挿入した構造は、ｎＭＩＳＦＥＴに用いることは可能である。しかし、酸素欠陥が関与しているため、膜特性を良くするための、酸素中アニールは使えないことが分かる。高誘電体酸化膜中では、酸素欠陥が様々な問題を引き起こすことを考えると、酸素中アニールの出来る、構成が望ましい。 (Modification 2)
As a second modification, an nMISFET is formed when only the B 2 O 3 film 34 is inserted in the process of forming a laminated structure of the HfSiON film 4 and the SiO 2 film 8. The HfSiON film 4, the B 2 O 3 film 34, and the SiO 2 film 8 were continuously formed, and then annealed at 1050 ° C. for 5 seconds in a mixed gas atmosphere of nitrogen and Ar. In the nMISFET of this modified example 2, as shown in FIG. 29A, B diffuses to the SiO 2 film 8 side and becomes negative charge, and oxygen defects at the interface become positive charge. The polarization changed the flat band voltage by about 170 mV. Although this value is sufficient, when PDA was performed at 800 ° C. for 30 seconds in an O 2 atmosphere in order to stabilize the film, the shift almost disappeared. In other words, it is considered that oxygen defects at the interface have been filled with oxygen. A structure in which only the B 2 O 3 film 34 is inserted can be used for an nMISFET. However, since oxygen defects are involved, it can be seen that annealing in oxygen for improving film characteristics cannot be used. In the high dielectric oxide film, considering that oxygen defects cause various problems, a structure capable of annealing in oxygen is desirable.

（変形例３）
第２実施形態の変形例３として、変形例２と同様に、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８の積層構造の形成プロセスにおいて、Ｂ２Ｏ３膜３４のみ挿入した場合のｎＭＩＳＦＥＴを作成した。変形例２との違いは、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８の積層構造を形成する前に、チャネルにＦイオンをイオン打ち込みによって導入した点である。ＳｉＯ２膜８を形成し、その後、窒素と酸素とＡｒとの混合ガス雰囲気中で１０５０℃、５秒間のアニール処理を施した。この変形例３のｎＭＩＳＦＥＴは、界面で生じる固定分極は、フラットバンド電圧を約２００ｍＶ変化させることができる十分なものであった。１０５０℃、５秒間のアニール処理により、チャネル中のＦイオンの多くの部分を、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面に集中させることができる（図２９（ｂ））。ＳｉＯ２膜８を成膜した後に施した高温の熱処理（１０５０℃）では、チャネル中からほぼ全てのＦが外方拡散して、ゲート絶縁膜４、８中に拡散する。ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面において、Ｆは非常に安定であるので、酸素と置換され、固定される。この時、置換されたＦは、酸素に比較して、マイナス電荷が１つ小さいので、実効的にプラスの固定電荷となる。これにより、酸素欠陥が足りなくても、プラス電荷が確保できることになる。つまり、酸素中アニールを行っても、シフトを確保できることになる。比較例２のように、酸素欠陥がなくなることで、シフトがなくなってしまうということはない。酸素中アニールにより、高誘電体膜中の無用な酸素欠陥を無くすことができ、膜特性の向上が可能である。 (Modification 3)
As a third modification of the second embodiment, similarly to the second modification, an nMISFET was produced when only the B 2 O 3 film 34 was inserted in the formation process of the laminated structure of the HfSiON film 4 and the SiO 2 film 8. The difference from Modification 2 is that F ions are introduced into the channel by ion implantation before the stacked structure of the HfSiON film 4 and the SiO 2 film 8 is formed. An SiO 2 film 8 was formed, and then annealed at 1050 ° C. for 5 seconds in a mixed gas atmosphere of nitrogen, oxygen, and Ar. In the nMISFET of Modification 3, the fixed polarization generated at the interface was sufficient to change the flat band voltage by about 200 mV. By annealing at 1050 ° C. for 5 seconds, a large part of the F ions in the channel can be concentrated on the interface between the HfSiON film 4 and the SiO 2 film 8 (FIG. 29B). In the high-temperature heat treatment (1050 ° C.) performed after the SiO 2 film 8 is formed, almost all F diffuses out of the channel and diffuses into the gate insulating films 4 and 8. Since F is very stable at the interface between the HfSiON film 4 and the SiO 2 film 8, it is replaced with oxygen and fixed. At this time, since the substituted F has one negative charge smaller than oxygen, it effectively becomes a positive fixed charge. As a result, a positive charge can be secured even if there are not enough oxygen defects. That is, even if annealing in oxygen is performed, a shift can be secured. As in Comparative Example 2, there is no loss of shift due to the absence of oxygen defects. By annealing in oxygen, useless oxygen defects in the high dielectric film can be eliminated, and film characteristics can be improved.

従来、基板へのＦの拡散を使って、閾値電圧を制御するのは、ｐＭＩＳＦＥＴであり、ｎＭＩＳＦＥＴには用いていない。チャネルが埋め込みチャネル的な描像となり、実効仕事関数が大きくなる方向であるので、ｎＭＩＳＦＥＴには用いられなかった。しかし、本実施形態の変形例３のように、高温プロセスでチャネルから追い出してしまえば、チャネルの変化による実効仕事関数変化は、無視できる。   Conventionally, it is a pMISFET that uses a diffusion of F to the substrate to control the threshold voltage, but not an nMISFET. Since the channel is a buried channel image and the effective work function is increased, it has not been used for nMISFETs. However, if the channel is displaced from the channel by a high temperature process as in Modification 3 of the present embodiment, the change in effective work function due to the channel change can be ignored.

ここで、Ｆの膜厚方向の分布をＳＩＭＳで測定すると、ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面において、急峻なピークを形成している。この界面以外では、フッ素は、外方拡散を起こし、外部へ放出されてしまう。ＦがＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面にピークを持ち、Ｂは界面からＳｉＯ２膜８側に０．６５Ａの位置にピークを持っていた。ＦとＢのピーク面密度は同等であり、面密度は、０．５×１０１４ｃｍ−２であった。 Here, when the distribution of F in the film thickness direction is measured by SIMS, a steep peak is formed at the interface between the HfSiON film 4 and the SiO 2 film 8. Outside this interface, fluorine undergoes outward diffusion and is released to the outside. F had a peak at the interface between the HfSiON film 4 and the SiO 2 film 8, and B had a peak at a position of 0.65A from the interface to the SiO 2 film 8 side. The peak surface densities of F and B were the same, and the surface density was 0.5 × 10 14 cm −2 .

フッ素導入効果
第２実施形態の変形例３に示す構成において、フッ素を導入しないで、Ｂを界面に挿入したたけでは、
１）酸素アニールを施すと、シフト量が不十分になってしまうので、誘電体膜特性向上のための酸素中アニールが十分には適用できないこと、
２）ＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面での酸素欠陥が寄与しているので、酸化性プロセス（酸素中アニールなど）、還元性プロセス（Ｈ２ガスを含むアニール）などに強く依存すること、という大きな問題点があった。 Fluorine introduction effect In the configuration shown in the third modification of the second embodiment, if only B is inserted into the interface without introducing fluorine,
1) When oxygen annealing is performed, the shift amount becomes insufficient, so that annealing in oxygen for improving dielectric film characteristics cannot be sufficiently applied.
2) Since the oxygen defects in the interface between the HfSiON film 4 and the SiO 2 film 8 contributes, such as oxidizing process (annealing in oxygen) depends strongly such a reducing process (annealing containing H 2 gas) There was a big problem.

しかし、変形例３に示したフッ化した界面では、酸素欠陥は埋められてしまう。つまり、酸素欠陥は、固定分極に一切関係していない。   However, oxygen defects are filled in the fluorinated interface shown in Modification 3. That is, oxygen defects are not related to fixed polarization at all.

以上説明したことからわかるように、低閾値を有するｎＭＩＳＦＥＴを得るための添加物は、イオン半径と、価数を考えた時、以下のようにまとめられる。   As can be seen from the above description, the additives for obtaining an nMISFET having a low threshold are summarized as follows when the ion radius and valence are considered.

ｎＭＩＳＦＥＴを形成するための、界面のダイポールは、高誘電体膜側にプラス電荷を生じ、ＳｉＯ２膜にマイナス電荷を生じる場合が基本構造である。つまり、第一に、小さいイオン半径の低価数物質であるＢｅ、Ｂ或いは中間のイオン半径の低価数物質であるＡｌをＳｉＯ２膜側に分布させる。第二に、大きなイオン半径の高価数物質であるＮｂ、Ｔａ、Ｍｏ、Ｗ、Ｓｂ、Ｂｉ、Ｐｏを高誘電体膜側に分布させることを考える。或いは、中間のイオン半径の高価数物質であるＶ、Ｃｒ、Ｔｅを高誘電体膜側に分布させる。これらの組合せにより、大きなダイポールが界面にでき、量を適切にすることで、十分大きなフラットバンド電圧のシフトを実現できる。 The interface dipole for forming the nMISFET has a basic structure in which a positive charge is generated on the high dielectric film side and a negative charge is generated on the SiO 2 film. That is, first, Be, B, which is a low-valence substance with a small ion radius, or Al, which is a low-valence substance with an intermediate ion radius, is distributed on the SiO 2 film side. Secondly, it is considered that Nb, Ta, Mo, W, Sb, Bi, and Po, which are expensive materials having a large ion radius, are distributed on the high dielectric film side. Alternatively, V, Cr and Te, which are expensive materials having an intermediate ion radius, are distributed on the high dielectric film side. By combining these, a large dipole can be formed at the interface, and a sufficiently large flat band voltage shift can be realized by making the amount appropriate.

中間のイオン半径を持つ物質（例えばＣｒなど）は、ＳｉＯ２膜と高誘電体膜（ＨｆＳｉＯＮ膜、ＨｆＯＮ膜など）との界面におけるＳｉＯ２膜を窒化（Ｓｉ３Ｎ４の薄膜挿入、プラズマ窒化、ＮＯ窒化、ＮＨ３窒化などにより可能）し、これにより、拡散を抑えると有効である。例えば、図２８（ｃ）に示す第２実施形態の変形例１と同じように、ＣｒをＨｆＳｉＯＮ膜４側に拡散させ、Ｓｉ３Ｎ４膜／ＳｉＯ２膜の積層膜の成膜によりＨｆＳｉＯＮ膜４とＳｉＯ２膜８との界面を強く窒化したことで、中間のイオン半径を持つ物質を、ＨｆＳｉＯＮ膜側に閉じ込めることが可能である。 Substances having an intermediate ion radius (e.g. Cr, etc.), SiO 2 film and the high dielectric film (HfSiON film, HfON film, etc.) SiO 2 film a thin film insertion nitride (Si 3 N 4 at the interface between the plasma nitriding , NO nitridation, NH 3 nitridation, etc.), and it is effective to suppress diffusion. For example, as in Modification 1 of the second embodiment shown in FIG. 28 (c), Cr is diffused to the HfSiON film 4 side, and an HfSiON film is formed by forming a Si 3 N 4 film / SiO 2 film. By strongly nitriding the interface between 4 and the SiO 2 film 8, a substance having an intermediate ionic radius can be confined to the HfSiON film side.

逆に、中間のイオン半径を持つ物質（例えばＣｒなど）をＳｉＯ２膜側に偏らせたければ、界面を強く窒化して、その後、ＣｒＯ３膜、ＳｉＯ２膜と形成し、拡散させれば、多くのＣｒをＳｉＯ２膜側に拡散させることも可能である。ＣｒＯ３、Ａｌ２Ｏ３、Ｖ２Ｏ５、ＴｅＯ３を片側に偏らせるには、界面の窒化が有効である。上側に偏らせるか、下側に偏らせるかにより、ｐＭＩＳＦＥＴに適用するのか、ｎＭＩＳＦＥＴに適用するのかが変わってくるので、価数差によりプラス、マイナスどちらの電荷となるのかを判断して、偏析方向を決める必要がある。 Conversely, if a substance having an intermediate ionic radius (such as Cr) is to be biased toward the SiO 2 film, the interface is strongly nitrided, and then formed as a CrO 3 film and a SiO 2 film and diffused. It is possible to diffuse a large amount of Cr to the SiO 2 film side. In order to bias CrO 3 , Al 2 O 3 , V 2 O 5 , and TeO 3 to one side, nitriding at the interface is effective. Depending on whether it is applied to the pMISFET or the nMISFET depending on whether it is biased upward or biased downward, it is determined whether the charge is positive or negative depending on the valence difference. It is necessary to decide the direction.

ここで、ｎＭＩＳＦＥＴの形成のために、上記片側に電荷を分布させた場合も考えられる。第一の場合、即ち、小さいイオン半径の低価数物質であるＢｅ、Ｂ、或いは中間のイオン半径の低価数物質であるＡｌをＳｉＯ２膜側に分布させた場合について簡単に説明する。この場合は、界面に酸素欠陥ができ、その酸素欠陥のプラス電荷との間でダイポールを作ることが可能である。しかし、界面の酸素欠陥は不安定であり、量も多くはない。つまり、十分な特性（安定性）が得られない。ここで、幾つかの方法が考えられる。
（１）ＳｉＯ２膜側に、低価数物質を十分に分布させる。
（２）界面にＦを導入して、プラス電荷を十分に確保する。 Here, in order to form an nMISFET, a case where electric charges are distributed on one side may be considered. The first case, that is, a case where Be, B, which are low-valence substances having a small ion radius, or Al, which is a low-valence substance having an intermediate ion radius, is distributed on the SiO 2 film side will be briefly described. In this case, an oxygen defect is formed at the interface, and a dipole can be formed between the oxygen defect and a positive charge. However, the oxygen defects at the interface are unstable and the amount is not large. That is, sufficient characteristics (stability) cannot be obtained. Here, several methods are conceivable.
(1) A low-valence substance is sufficiently distributed on the SiO 2 film side.
(2) Introduce F at the interface to ensure a sufficient positive charge.

これらの方法を組み合わせることにより、シリコンの伝導帯の端に相当する実効仕事関数をもったゲートが得られることになる。   By combining these methods, a gate having an effective work function corresponding to the edge of the conduction band of silicon can be obtained.

更に、上記片側に電荷を分布させた場合の、第二の場合、即ち、大きなイオン半径の高価数物質であるＮｂ、Ｔａ、Ｍｏ、Ｗ、Ｓｂ、Ｂｉ、Ｐｏを高誘電体膜側に分布させることを考える。或いは、中間のイオン半径の高価数物質であるＶ、Ｃｒ、Ｔｅを高誘電体膜側に分布させた場合について簡単に説明する。この場合は、界面に酸素欠陥ができても、ダイポールを作ることができない。酸素欠陥はプラス電荷となるので、プラス同士となるからである。ここで、幾つかの方法が考えられる。
（１）高誘電体膜側に、高価数物質を十分に分布させる。
（２）界面にＮを導入して、マイナス電荷を十分に確保する。
（３）高誘電体膜側に、Ｎ量増大領域を作成し、添加した高価数物質を、界面付近に十分な高価数物質を蓄積させる。 Further, in the second case where charges are distributed on one side, that is, Nb, Ta, Mo, W, Sb, Bi, and Po, which are high-numbered substances having a large ion radius, are distributed on the high dielectric film side. Think about it. Or the case where V, Cr, and Te, which are expensive materials having an intermediate ionic radius, are distributed on the high dielectric film side will be briefly described. In this case, even if oxygen defects are formed at the interface, a dipole cannot be formed. This is because oxygen vacancies become positive charges and thus become positive. Here, several methods are conceivable.
(1) The expensive material is sufficiently distributed on the high dielectric film side.
(2) N is introduced into the interface to ensure a sufficient negative charge.
(3) An N amount increasing region is created on the high dielectric film side, and the added expensive substance is accumulated in the vicinity of the interface.

これらの方法を組み合わせることにより、シリコン伝導帯の端に相当する実効仕事関数をもったゲートが得られることになる。   By combining these methods, a gate having an effective work function corresponding to the edge of the silicon conduction band can be obtained.

第２実施形態において、分極を作るために、幾つかの構成が示された。代表的には、以下の４つの例を示した。
１）Ｂ（マイナス）とＴａ（プラス）
２）Ｂ（マイナス）と界面酸素欠陥（プラス）
３）Ｂ（マイナス）とＦ（プラス）
４）Ｎ（マイナス）とＴａ（プラス） In the second embodiment, several configurations have been shown to create polarization. Typically, the following four examples are shown.
1) B (minus) and Ta (plus)
2) B (minus) and interfacial oxygen defects (plus)
3) B (minus) and F (plus)
4) N (minus) and Ta (plus)

それぞれの電荷の源を変化させることで、様々な拡張が可能である。   Various expansions are possible by changing the source of each charge.

以上説明したように、本実施形態によれば、低閾値電圧動作が可能な実効仕事関数を有する電界効果トランジスタを提供することができる。   As described above, according to the present embodiment, a field effect transistor having an effective work function capable of low threshold voltage operation can be provided.

（第３実施形態）
次に、本発明の第３実施形態によるＣＭＩＳＦＥＴについて説明する。 (Third embodiment)
Next, a CMISFET according to a third embodiment of the present invention will be described.

詳細は省くが、ｎＭＩＳＦＥＴには従来から用いられているＬａ添加による閾値電圧調整法を用いて形成し、ｐＭＩＳＦＥＴには、例えば、本発明の第１実施形態の変形例１で説明した構造を形成することで、低閾値電圧を有するＣＭＩＳデバイスが作成可能である。   Although not described in detail, the nMISFET is formed using a conventionally used threshold voltage adjustment method by adding La, and the pMISFET is formed, for example, with the structure described in the first modification of the first embodiment of the present invention. Thus, a CMIS device having a low threshold voltage can be created.

まず、図３０（ａ）に示すように、シリコン基板１を用意し、このシリコン基板１にｐＭＩＳＦＥＴを形成するための第１素子領域およびｎＭＩＳＦＥＴを形成するための第２素子領域を形成する。第１および第２素子領域は、図示しない素子分離領域によって絶縁されている半導体領域である。半導体領域は半導体基板（本実施形態ではシリコン基板１）の一部の領域であってもよいし、半導体基板に形成されたｎウェル領域３Ａおよびｐウェル領域３Ｂであってもよい。   First, as shown in FIG. 30A, a silicon substrate 1 is prepared, and a first element region for forming a pMISFET and a second element region for forming an nMISFET are formed on the silicon substrate 1. The first and second element regions are semiconductor regions that are insulated by an element isolation region (not shown). The semiconductor region may be a partial region of the semiconductor substrate (silicon substrate 1 in the present embodiment), or may be an n-well region 3A and a p-well region 3B formed in the semiconductor substrate.

続いて、膜厚０．４ｎｍのＳｉＯ２膜９をシリコン基板１の全面に成膜する。低温（１５０度）にて、基板Ｓｉをゆっくり熱酸化することにより形成する。更に、全面に、膜厚０．２ｎｍのＬａ２Ｏ３膜４２と、ＨｆＳｉＯＮ膜４とを順次成膜する。ＨｆＳｉＯＮ膜４は、膜厚１．５ｎｍのＨｆＳｉＯ膜を成膜し、プラズマ窒化して、更に膜厚０．５ｎｍのＨｆＳｉＯ膜を成膜し、プラズマ窒化することで形成される。これにより、トータル２ｎｍのＨｆＳｉＯＮ膜４が形成される（図３０（ａ））。 Subsequently, a 0.4 nm thick SiO 2 film 9 is formed on the entire surface of the silicon substrate 1. It is formed by slowly thermally oxidizing the substrate Si at a low temperature (150 degrees). Further, a La 2 O 3 film 42 having a thickness of 0.2 nm and an HfSiON film 4 are sequentially formed on the entire surface. The HfSiON film 4 is formed by forming an HfSiO film having a thickness of 1.5 nm, performing plasma nitriding, further forming an HfSiO film having a thickness of 0.5 nm, and performing plasma nitriding. Thereby, a HfSiON film 4 having a total thickness of 2 nm is formed (FIG. 30A).

続いて、ｎＭＩＳＦＥＴの形成領域３Ｂをレジスト（図示せず）で覆う。ｐＭＩＳＦＥＴの形成領域３ＡのＨｆＳｉＯＮ膜４上のみに膜厚０．５ｎｍのＬａ２Ｏ３膜４３を形成する。レジストを取り除き、基板全体に膜厚０．４ｎｍのＳｉＯ２膜８を形成する（図３０（ａ））。 Subsequently, the nMISFET formation region 3B is covered with a resist (not shown). A La 2 O 3 film 43 having a thickness of 0.5 nm is formed only on the HfSiON film 4 in the pMISFET formation region 3A. The resist is removed, and a 0.4 nm-thickness SiO 2 film 8 is formed on the entire substrate (FIG. 30A).

次に、１０５０℃、５秒、０．１％Ｏ２中でアニールを行った。この時、図３０（ｂ）に示すように、下界面のＬａ２Ｏ３膜４２はＨｆＳｉＯＮ膜４側に拡散して、ＨｆＳｉＯＮ膜４のＨｆを置換している。ここでマイナス電荷となり、界面酸素欠陥と界面固定分極を形成している。また界面ＳｉＯ２膜９と反応して、Ｌａシリケート９Ａができている。ここまでは、ｐＭＩＳＦＥＴ領域、ｎＭＩＳＦＥＴ領域ともに起こっている。更に、ｐＭＩＳＦＥＴ領域の上界面では、本発明の一実施形態で説明したメカニズムにより、固定分極が形成される。それは、Ｌａ−がＨｆＳｉＯＮ膜４側にあり、界面酸素欠陥との間で形成させる。これは、下界面での固定分極とは逆向きであり、トータルとしては、ｐＭＩＳＦＥＴの低閾値動作が実現している。 Next, annealing was performed at 1050 ° C. for 5 seconds in 0.1% O 2 . At this time, as shown in FIG. 30B, the La 2 O 3 film 42 at the lower interface diffuses to the HfSiON film 4 side to replace Hf of the HfSiON film 4. Here, negative charges are formed, and interface oxygen defects and interface fixed polarization are formed. Moreover, it reacts with the interface SiO 2 film 9 to form La silicate 9A. Up to this point, both the pMISFET region and the nMISFET region have occurred. Furthermore, fixed polarization is formed at the upper interface of the pMISFET region by the mechanism described in the embodiment of the present invention. That is, La − is on the HfSiON film 4 side and is formed between the interface oxygen defects. This is opposite to the fixed polarization at the lower interface, and as a whole, the low threshold operation of the pMISFET is realized.

最終的には、ｐＭＩＳＦＥＴ、ｎＭＩＳＦＥＴともに、バンドエッジの実効仕事関数が得られ、低閾値電圧のＣＭＩＳＦＥＴが実現できた。   Eventually, both pMISFET and nMISFET obtained an effective work function of band edge, and a CMISFET having a low threshold voltage could be realized.

本実施形態においては、ｎＭＩＳＦＥＴの形成領域、ｐＭＩＳＦＥＴの形成領域の区別なく、Ｌａ２Ｏ３膜４２を挿入し熱処理することにより、ＣＭＩＳの閾値電圧を調整している点が重要である。ｐＭＩＳＦＥＴの形成領域の上界面のみに、Ｌａ２Ｏ３膜４３を導入するだけで、ｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴの作り分けを行うことが可能である。 In the present embodiment, it is important that the threshold voltage of the CMIS is adjusted by inserting the La 2 O 3 film 42 and performing heat treatment without distinguishing between the formation region of the nMISFET and the formation region of the pMISFET. By only introducing the La 2 O 3 film 43 only at the upper interface of the pMISFET formation region, it is possible to make nMISFET and pMISFET separately.

このように、一部は、従来の構成を採用し、一部は本発明の一実施形態の構成を採用することで、非常に簡単にＣＭＩＳデバイスを作成することができる。ここで、ＳｉＯ２膜の成膜、ＨｆＳｉＯＮ膜の成膜など、従来の方法を用いている。特殊な成膜は全くない。また、アニールも、従来のＳｉＯ２膜とＨｆＳｉＯＮ膜の積層膜に用いるものと同一で構わない。 As described above, a part of the configuration of the related art and a part of the configuration of the embodiment of the present invention can be used to create a CMIS device very easily. Here, conventional methods such as the formation of a SiO 2 film and the formation of a HfSiON film are used. There is no special film formation. Also, the annealing may be the same as that used for the conventional laminated film of the SiO 2 film and the HfSiON film.

一番のポイントは、イオン半径の大きさであって、最終的に、１０５０℃で５秒、０．１％Ｏ２中でのアニールを行っている。この段階で、半径の大きなイオンはＨｆＳｉＯＮ膜側に、半径の小さなイオンはＳｉＯ２膜側に拡散すると考えられる。あとは、本明細書中に示された適正な組み合わせを考えればよく、図３１に示された組み合わせにより、例えばｐＭＩＳＦＥＴとして囲ってある部分はｐＭＩＳＦＥＴ向けの組合せであり、囲っていない部分はｎＭＩＳＦＥＴ向けの組合せにより、十分小さな閾値電圧を持ったｐＭＩＳＦＥＴおよびｎＭＩＳＦＥＴをともに実現できる。よって、十分小さな閾値電圧を持ったＣＭＩＳデバイスが実現できることになる。但し、中間のイオン半径の物質（Ａｌ、Ｖ、Ｃｒ、Ｔｅ）に関しては、両側に拡散し得るので、その拡散先で、電荷と出来るような工夫が必要である。熱過程と成膜の順番、窒素によるブロック、などが有効であることは、本明細書中にも書いてある。 The first point is the size of the ion radius. Finally, annealing is performed at 1050 ° C. for 5 seconds in 0.1% O 2 . At this stage, it is considered that ions having a large radius diffuse to the HfSiON film side and ions having a small radius diffuse to the SiO 2 film side. After that, it is only necessary to consider an appropriate combination shown in the present specification. By the combination shown in FIG. 31, for example, a portion surrounded as pMISFET is a combination for pMISFET, and a portion not surrounded is for nMISFET. With this combination, it is possible to realize both a pMISFET and an nMISFET having a sufficiently small threshold voltage. Therefore, a CMIS device having a sufficiently small threshold voltage can be realized. However, since substances with intermediate ionic radii (Al, V, Cr, Te) can be diffused on both sides, it is necessary to devise such that they can become charges at the diffusion destination. It is written in this specification that the thermal process and the order of film formation, blocking with nitrogen, and the like are effective.

（第４実施形態）
次に、本発明の第４実施形態によるＣＭＩＳＦＥＴについて説明する。 (Fourth embodiment)
Next, a CMISFET according to a fourth embodiment of the present invention will be described.

詳細は省くが、ｐＭＩＳＦＥＴ、ｎＭＩＳＦＥＴには、本発明の第１、２実施形態で説明した構造を形成することで、低閾値電圧を有するＣＭＩＳデバイスが作成可能である。   Although details are omitted, a CMIS device having a low threshold voltage can be created by forming the structure described in the first and second embodiments of the present invention in the pMISFET and the nMISFET.

まず、図３２（ａ）に示すように、シリコン基板１を用意し、このシリコン基板１にｐＭＩＳＦＥＴを形成するための第１素子領域およびｎＭＩＳＦＥＴを形成するための第２素子領域を形成する。第１および第２素子領域は、図示しない素子分離領域によって絶縁されている半導体領域である。半導体領域は半導体基板（本実施形態ではシリコン基板１）の一部の領域であってもよいし、半導体基板に形成されたｎウェル領域３Ａおよびｐウェル領域３Ｂであってもよい。   First, as shown in FIG. 32A, a silicon substrate 1 is prepared, and a first element region for forming a pMISFET and a second element region for forming an nMISFET are formed on the silicon substrate 1. The first and second element regions are semiconductor regions that are insulated by an element isolation region (not shown). The semiconductor region may be a partial region of the semiconductor substrate (silicon substrate 1 in the present embodiment), or may be an n-well region 3A and a p-well region 3B formed in the semiconductor substrate.

続いて、膜厚０．４ｎｍのＳｉＯ２膜９をシリコン基板１の全面に成膜する。低温（１５０度）にて、基板Ｓｉをゆっくり熱酸化することにより形成される。本実施形態では、下界面のＳｉＯ２膜９を形成したが、無くても問題はない。更に、全面に、ＨｆＳｉＯＮ膜４を成膜する。ＨｆＳｉＯＮ膜４は、膜厚１．５ｎｍのＨｆＳｉＯ膜を成膜し、プラズマ窒化して、更に膜厚０．５ｎｍのＨｆＳｉＯ膜を成膜し、プラズマ窒化することで形成される。これにより、トータルで膜厚２ｎｍのＨｆＳｉＯＮ膜４が形成される。ＨｆＳｉＯＮ膜４の上面から１／４の位置に窒素濃度が上昇する領域ができることになる（図３２（ａ））。これにより、上から拡散する物質がゲート絶縁膜のチャネル近くまで拡散することを抑制することができる。 Subsequently, a 0.4 nm thick SiO 2 film 9 is formed on the entire surface of the silicon substrate 1. It is formed by slowly thermally oxidizing the substrate Si at a low temperature (150 degrees). In the present embodiment, the lower interface SiO 2 film 9 is formed. Further, an HfSiON film 4 is formed on the entire surface. The HfSiON film 4 is formed by forming an HfSiO film having a thickness of 1.5 nm, performing plasma nitriding, further forming an HfSiO film having a thickness of 0.5 nm, and performing plasma nitriding. Thereby, the HfSiON film 4 having a total thickness of 2 nm is formed. A region where the nitrogen concentration increases is formed at a position 1/4 of the upper surface of the HfSiON film 4 (FIG. 32A). Thereby, it is possible to suppress the material diffusing from above from diffusing near the channel of the gate insulating film.

続いて、ＨｆＳｉＯＮ膜４上に膜厚０．５ｎｍのＬａＴａＯ膜４３を作成する。Ｌａ：Ｔａの比は、Ｌａ量（原子％）／Ｔａ量（原子％）＝８／２＝４となるようにした。成膜方法は、例えば、室温でのスパッタ法などでよい。Ｌａ８０原子％、Ｔａ２０原子％となるＬａＴａ合金ターゲットを用いて、酸素を導入しながら成膜した。他に、ＬａＴａ合金をそのまま蒸着させ、その後酸化しても良い。ｐＭＩＳＦＥＴの形成領域３Ａをレジスト（図示せず）で覆う。ｎＭＩＳＦＥＴの形成領域のレジストを取り除き、ＬａＴａＯ膜４３を室温でプラズマ窒化する。続いて、ｐＭＩＳＦＥＴの形成領域３Ａをレジストも取り除き、基板全体に０．４ｎｍＳｉＯ２膜８を形成した（図３２（ａ））。 Subsequently, a LaTaO film 43 having a thickness of 0.5 nm is formed on the HfSiON film 4. The ratio of La: Ta was set such that La amount (atomic%) / Ta amount (atomic%) = 8/2 = 4. The film forming method may be, for example, a sputtering method at room temperature. Using a LaTa alloy target of La 80 atomic% and Ta 20 atomic%, a film was formed while introducing oxygen. In addition, a LaTa alloy may be deposited as it is and then oxidized. The pMISFET formation region 3A is covered with a resist (not shown). The resist in the nMISFET formation region is removed, and the LaTaO film 43 is plasma nitrided at room temperature. Subsequently, the resist was removed from the pMISFET formation region 3A, and a 0.4 nm SiO 2 film 8 was formed on the entire substrate (FIG. 32A).

次に、１０５０℃、５秒、０．１％のＯ２中（酸素流量が０．１％）でアニールを行った。この時、図３２（ｂ）に示すように、ＬａＴａＯ膜４３膜中のＬａ、ＴａはＨｆＳｉＯＮ膜４側に拡散して、ＨｆＳｉＯＮ膜４のＨｆを置換している。ここでＬａはマイナス電荷となり、Ｔａはプラスの電荷となる。ｐＭＩＳＦＥＴ側では、界面酸素欠陥とＬａとが、界面固定分極を形成している。また界面ＳｉＯ２膜８と反応して、Ｌａシリケート８Ａができていた。ここで、Ｌａシリケートとは、ＳｉＯ２とＬａ２Ｏ３の混合状態であり、固定電荷の発生はなく、固定分極にも関与しない。ｎＭＩＳＦＥＴ側では、界面窒素とＴａとが、界面固定分極を形成している。また界面ＳｉＯ２膜８と反応して、Ｌａシリケート８Ａができていた。 Next, annealing was performed at 1050 ° C. for 5 seconds in 0.1% O 2 (oxygen flow rate was 0.1%). At this time, as shown in FIG. 32B, La and Ta in the LaTaO film 43 diffuse to the HfSiON film 4 side to replace Hf in the HfSiON film 4. Here, La has a negative charge, and Ta has a positive charge. On the pMISFET side, interface oxygen defects and La form interface fixed polarization. Moreover, it reacted with the interface SiO 2 film 8 to form La silicate 8A. Here, La silicate is a mixed state of SiO 2 and La 2 O 3 , no fixed charge is generated, and it is not involved in fixed polarization. On the nMISFET side, interface nitrogen and Ta form interface fixed polarization. Moreover, it reacted with the interface SiO 2 film 8 to form La silicate 8A.

最終的には、ｐＭＩＳＦＥＴ、ｎＭＩＳＦＥＴともに、バンドエッジの実効仕事関数が得られ、低閾値のＣＭＩＳＦＥＴが実現できた。   Eventually, the band edge effective work function was obtained for both pMISFET and nMISFET, and a low threshold CMISFET could be realized.

本実施形態では、窒化のあるなしで簡単にｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴが作り分けられる構成とするために、Ｌａ−酸素欠陥という構成を選んだ。しかし、ｐＭＩＳＦＥＴを形成するには、基板側からマイナス電荷、プラス電荷の順番に並ぶ構造、例えばＹ−Ｆ、Ｎ−Ａｓ、Ｙ−Ａｓなどの別の構成も有効である。強い酸素中アニールを使うなど、「Ｌａ−酸素欠陥」という構成が使い難い場合には、本発明の一実施形態で示す他の構成を使えば良い。   In the present embodiment, a configuration of La-oxygen defects is selected in order to easily configure the nMISFET and the pMISFET without nitriding. However, in order to form the pMISFET, another structure such as YF, N-As, and Y-As, which are arranged in the order of negative charge and positive charge from the substrate side, is also effective. When the configuration of “La-oxygen defect” is difficult to use, such as using strong annealing in oxygen, the other configuration shown in the embodiment of the present invention may be used.

（第５実施形態）
次に、本発明の第５実施形態によるＣＭＩＳＦＥＴについて説明する。 (Fifth embodiment)
Next, a CMISFET according to a fifth embodiment of the present invention will be described.

詳細は省くが、ｐＭＩＳＦＥＴ、ｎＭＩＳＦＥＴには、本発明の第１、２実施形態で説明した構造を形成することで、低閾値電圧を有するＣＭＩＳデバイスが作成可能である。   Although details are omitted, a CMIS device having a low threshold voltage can be created by forming the structure described in the first and second embodiments of the present invention in the pMISFET and the nMISFET.

まず、図３３（ａ）に示すように、シリコン基板１を用意し、このシリコン基板１にｐＭＩＳＦＥＴを形成するための第１素子領域およびｎＭＩＳＦＥＴを形成するための第２素子領域を形成する。第１および第２素子領域は、図示しない素子分離領域によって絶縁されている半導体領域である。半導体領域は半導体基板（本実施形態ではシリコン基板１）の一部の領域であってもよいし、半導体基板に形成されたｎウェル領域３Ａおよびｐウェル領域３Ｂであってもよい。   First, as shown in FIG. 33A, a silicon substrate 1 is prepared, and a first element region for forming a pMISFET and a second element region for forming an nMISFET are formed on the silicon substrate 1. The first and second element regions are semiconductor regions that are insulated by an element isolation region (not shown). The semiconductor region may be a partial region of the semiconductor substrate (silicon substrate 1 in the present embodiment), or may be an n-well region 3A and a p-well region 3B formed in the semiconductor substrate.

ここでは、第３実施形態または第４実施形態とは異なり、０．４ｎｍＳｉＯ２膜９をシリコン基板１の全面に成膜するプロセスは省き、Ｓｉ基板１上に直接ＨｆＳｉＯＮ膜４を形成している。このＨｆＳｉＯＮ膜４は、膜厚１．５ｎｍのＨｆＳｉＯ膜を成膜し、プラズマ窒化して、更に膜厚０．５ｎｍのＨｆＳｉＯ膜を成膜し、プラズマ窒化することで、トータルで膜厚２ｎｍのＨｆＳｉＯＮ膜４を形成する。ＨｆＳｉＯＮ膜４の上面から１／４の位置に窒素濃度が上昇する領域ができることになる。これにより、ＨｆＳｉＯＮ膜４の上から拡散する物質がゲート絶縁膜のチャネル近くまで拡散することを抑制することができる。 Here, unlike the third or fourth embodiment, the process of forming the 0.4 nm SiO 2 film 9 on the entire surface of the silicon substrate 1 is omitted, and the HfSiON film 4 is formed directly on the Si substrate 1. . The HfSiON film 4 is formed by depositing a 1.5 nm thick HfSiO film, plasma nitriding, further forming a 0.5 nm thick HfSiO film, and plasma nitriding, so that the total thickness is 2 nm. An HfSiON film 4 is formed. A region where the nitrogen concentration increases is formed at a position 1/4 of the upper surface of the HfSiON film 4. As a result, it is possible to suppress the material diffusing from above the HfSiON film 4 from diffusing near the channel of the gate insulating film.

この段階では、Ｓｉ基板１とＨｆＳｉＯＮ膜４との間には、ＳｉＯ２膜はない。しかし、熱プロセスを経た、最終構造には、膜厚０．２ｎｍ程度のＳｉＯ２膜（ＩＬ）ができていた。その様子は、図３３（ｂ）に記す。 At this stage, there is no SiO 2 film between the Si substrate 1 and the HfSiON film 4. However, a SiO 2 film (IL) having a film thickness of about 0.2 nm was formed in the final structure after the thermal process. This is illustrated in FIG.

続いて、ｎＭＩＳＦＥＴの形成領域３Ｂをレジスト（図示せず）で覆う。ｐＭＩＳＦＥＴの形成領域のレジストを取り除き、ＨｆＳｉＯＮ膜４の表面を、強烈にプラズマ窒化する。この段階で、界面でのＮ量（原子％）／（Ｏ量（原子％）＋Ｎ量（原子％））＞０．５以上となるようにする。最終構造での、Ｎ量の計測、例えば図１０で説明したように、電界蒸発法を使った、精密な３次元計測では、０．７５程度であった。本実施例、および、本発明の各実施形態として、プラズマ窒化を用いたが、ＮＯ窒化、ＮＨ３窒化なども、強烈な窒化をするには、非常に有効である。その後、酸化しても良い。続いて、ｐＭＩＳＦＥＴの形成領域３Ａをレジストも取り除き、基板全体に膜厚０．４ｎｍのＳｉＯ２膜８を形成した。更に、ＳｉＯ２膜８上に、ＢとＰの酸化膜４３（Ｐ量（原子％）／Ｂ量（原子％）＝６／２＝３となる酸化膜）を膜厚０．４ｎｍ分だけ成膜した。ＣＶＤ法、ＢＰＯターゲット（Ｐ量（原子％）／Ｂ量（原子％）＝３となるターゲット）を使ったスパッタ法など、どのような方法を用いてもよい。或いは、ｐＭＩＳＦＥＴの形成領域３Ａには、Ｐをイオン注入して、ｎＭＩＳＦＥＴの形成領域３Ｂには、Ｂをイオン注入しても良い。イオン注入する場合には、ＳｉＯ２膜を厚め（１０ｎｍ）成膜しておき、レジストで、片方ずつ覆いながらイオン注入して、最後に、エッチングにより、ＳｉＯ２膜を薄膜化するというプロセスが普通である。しかし、ここでは、両方の領域に、ＰとＢをイオン打ち込みする点が重要である。Ｐ量（原子％）／Ｂ量（原子％）＝３となる様に、両方の領域に打ち込みをしている。領域毎に、イオン種や量を変える必要がなく、全体へのイオン打ち込みを一度すれば良く、プロセスが非常に簡単になる。 Subsequently, the nMISFET formation region 3B is covered with a resist (not shown). The resist in the pMISFET formation region is removed, and the surface of the HfSiON film 4 is intensely plasma-nitrided. At this stage, the amount of N at the interface (atomic%) / (O amount (atomic%) + N amount (atomic%))> 0.5 or more is set. In the measurement of the amount of N in the final structure, for example, as described with reference to FIG. 10, in the precise three-dimensional measurement using the field evaporation method, it was about 0.75. In this example and each embodiment of the present invention, plasma nitridation was used. However, NO nitridation, NH 3 nitridation, and the like are very effective for intense nitridation. Thereafter, oxidation may be performed. Subsequently, the resist was removed from the pMISFET formation region 3A, and a 0.4 nm thick SiO 2 film 8 was formed on the entire substrate. Further, an oxide film 43 of B and P (an oxide film in which P content (atomic%) / B content (atomic%) = 6/2 = 3) is formed on the SiO 2 film 8 by a thickness of 0.4 nm. Filmed. Any method such as a CVD method or a sputtering method using a BPO target (a target in which P amount (atomic%) / B amount (atomic%) = 3) may be used. Alternatively, P may be ion-implanted into the pMISFET formation region 3A, and B may be ion-implanted into the nMISFET formation region 3B. In the case of ion implantation, a process in which a thick SiO 2 film (10 nm) is formed, ion implantation is performed while covering each side with a resist, and finally, the SiO 2 film is thinned by etching. It is. However, here, it is important to ion-implant P and B in both regions. Both regions are implanted so that the P amount (atomic%) / B amount (atomic%) = 3. There is no need to change the ion species and amount for each region, and it is only necessary to perform ion implantation once on the whole, and the process becomes very simple.

次に、１０５０℃、５秒、０．１％のＯ２中（酸素流量が０．１％）でアニールを行った。この時、図３３（ｂ）に示すように、ＢＰＯ膜４３膜中のＢ、ＰはＳｉＯ２膜８側に拡散して、ＳｉＯ２膜８のＳｉを置換している。ここでＢはマイナス電荷となり、Ｐはプラスの電荷となる。ｐＭＩＳＦＥＴでは、界面窒素とＰとが、界面固定分極を形成している。ｎＭＩＳＦＥＴでは、界面酸素欠陥とＢとが、界面固定分極を形成している。 Next, annealing was performed at 1050 ° C. for 5 seconds in 0.1% O 2 (oxygen flow rate was 0.1%). At this time, as shown in FIG. 33B, B and P in the BPO film 43 are diffused to the SiO 2 film 8 side to replace Si in the SiO 2 film 8. Here, B is a negative charge, and P is a positive charge. In pMISFET, interface nitrogen and P form interface fixed polarization. In the nMISFET, interface oxygen defects and B form interface fixed polarization.

最終的には、ｐＭＩＳＦＥＴ、ｎＭＩＳＦＥＴともに、バンドエッジの実効仕事関数が得られ、低閾値のＣＭＩＳＦＥＴが実現できた。   Eventually, the band edge effective work function was obtained for both pMISFET and nMISFET, and a low threshold CMISFET could be realized.

本実施形態では、窒化のあるなしで簡単にｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴが作り分けられる構成となっている。ＢとＰは両方の領域に存在しており、ｐＭＩＳＦＥＴでは、Ｐ＋とＮ−が固定分極をつくり、ｎＭＩＳＦＥＴでは、Ｂ−とＶｏ＋＋（酸素欠陥）が固定分極を作ることになる。 In this embodiment, the nMISFET and the pMISFET can be easily made separately without nitriding. B and P are present in both regions, in pMISFET, P + and the N - is made a fixed polarization, in nMISFET, B - and Vo ++ (oxygen defects) is to make a fixed polarization.

以上説明した第１、第２、第３、第４、第５実施形態やその変形例によれば、シリコンのバンド端の実効仕事関数を有するＭＩＳＦＥＴが得られる。   According to the first, second, third, fourth, and fifth embodiments described above and modifications thereof, a MISFET having an effective work function at the band edge of silicon can be obtained.

ｐＭＩＳＦＥＴの低閾値構造を設計するための添加物について簡単にまとめておく。図３１に示すように、ＨｆＳｉＯＮ膜などの高誘電体膜側でマイナス電荷となる物質（Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ，Ａｃ，Ｔｈ、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌ）、ＳｉＯ２膜側でプラスとなる物質（Ｖ、Ｃｒ、Ｔｅ、Ｐ、Ａｓ、Ｓ、Ｓｅ）を用いる。なお、図３１には示していなが、アクチノイド系のＡｃ、Ｔｈも高誘電体膜側でマイナスとなる物質として有効である。また、界面の酸素欠陥、あるいはＦ（フッ素）がプラス電荷として働き、界面でのＮ（窒素）がマイナスとして働く。以上のプラスとマイナスをうまく組み合わせることにより、基板側にマイナス、電極側にプラスという順番に並び、固定分極となるように構成すればよい。但し、中間的なイオン半径の大きさの物質（Ａｌ、Ｖ、Ｃｒ、Ｔｅ）は拡散工程の順番や窒素量などに工夫することで、Ａｌは高誘電体膜（下側）に偏らせ、Ｖ、Ｃｒ、Ｔｅは高誘電体膜や界面での窒素量を多くするなどの工夫により、ＳｉＯ２膜（上側）に偏らせることが重要である。その意味で、Ａｌ、Ｖ、Ｃｒ、Ｔｅなどの物質は、工程が複雑化する可能性があるので、他の物質を使うことで、低コスト化を図ることが望ましい。 The additives for designing the low threshold structure of pMISFET will be briefly summarized. As shown in FIG. 31, a substance (Al, Mg, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, which is negatively charged on the high dielectric film side such as an HfSiON film. , Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Zn, Cd, Hg, Ga, In, Tl), and substances that are positive on the SiO 2 film side (V, Cr, Te, P, As, S, Se) are used. Although not shown in FIG. 31, actinoid Ac and Th are also effective as negative substances on the high dielectric film side. Further, oxygen defects at the interface or F (fluorine) works as a positive charge, and N (nitrogen) at the interface works as a negative charge. By properly combining the above plus and minus, it may be configured so that the polarization is arranged in the order of minus on the substrate side and plus on the electrode side, and fixed polarization. However, materials with intermediate ionic radius (Al, V, Cr, Te) are devised in the order of the diffusion process, nitrogen amount, etc., and Al is biased toward the high dielectric film (lower side), It is important that V, Cr, and Te be biased toward the SiO 2 film (upper side) by devising such as increasing the amount of nitrogen at the high dielectric film or the interface. In that sense, substances such as Al, V, Cr, and Te may be complicated in process, so it is desirable to reduce the cost by using other substances.

本発明の一実施形態から示唆される工夫の例としては、ＡｌとＦを組合せる例、ＡｌとＡｓを組み合わせる例、ＬａとＣｒを組み合わせる例、ＮとＣｒを組み合わせる例、などがあろう。こうすることで、ＦやＡｓのプラス電荷、Ｌａや窒素のマイナスの電荷に引き寄せられて、反対電荷の物質が、界面にて安定化する。その結果、界面分極が安定になる。Ｌａを用いる場合、酸素欠陥との組合せで用いているので、プロセスによっては、酸素欠陥が少なくなってしまう危険性もある。その場合は、Ｌａ−Ａｓ、Ｌａ−界面Ｆ、界面Ｎ−Ａｓなどと組み合わせることで、「Ｌａ−酸素欠陥」が使えない場合に対処することができる。本発明の第１施形態では、添加物の種類、量、位置の最適化について、示している。   Examples of ideas suggested from an embodiment of the present invention include an example of combining Al and F, an example of combining Al and As, an example of combining La and Cr, and an example of combining N and Cr. By doing so, the oppositely charged substance is stabilized at the interface by being attracted by the positive charges of F and As and the negative charges of La and nitrogen. As a result, the interfacial polarization becomes stable. Since La is used in combination with oxygen vacancies, there is a risk that oxygen vacancies may be reduced depending on the process. In that case, a combination of La-As, La-interface F, interface N-As, etc. can be used to cope with the case where "La-oxygen defects" cannot be used. In the first embodiment of the present invention, optimization of the type, amount, and position of the additive is shown.

同様に、ｎＭＩＳＦＥＴの低閾値構造を設計するための添加物について簡単にまとめておく。図３１に示すように、ＨｆＳｉＯＮなどの高誘電体膜側でプラス電荷となる物質（Ｎｂ、Ｔａ、Ｍｏ，Ｗ，Ｓｂ、Ｂｉ、Ｐｏ）、ＳｉＯ２膜側でマイナス電荷となる物質（Ｂｅ、Ｂ）を用いる。また、界面の酸素欠陥、あるいはＦがプラス電荷として働き、界面でのＮがマイナスとして働く。以上のプラス電荷となる物質とマイナス電荷となる物質をうまく組み合わせることにより、基板側にプラス電荷、電極側にマイナス電荷という順番に並び、固定分極となるように構成すればよい。第２実施形態では、添加物の種類、量、位置の最適化について、示している。また中間的なイオン半径の物質（Ａｌ、Ｖ、Ｃｒ、Ｔｅ）は、高誘電体膜や界面での窒素量を多くするなどの工夫により、ＡｌはＳｉＯ２膜（上側）に偏らせ、Ｖ、Ｃｒ、Ｔｅは拡散工程の順番や窒素量などに工夫することで、高誘電体膜（下側）に偏らせることが重要である。その意味で、Ａｌ、Ｖ、Ｃｒ、Ｔｅなどの物質は、工程が複雑化する可能性があるので、他の物質を使うことで、低コスト化を図ることが望ましい。 Similarly, the additives for designing the low threshold structure of nMISFET will be briefly summarized. As shown in FIG. 31, a substance (Nb, Ta, Mo, W, Sb, Bi, Po) which becomes positive charge on the high dielectric film side such as HfSiON, and a substance (Be, which becomes negative charge on the SiO 2 film side). B) is used. In addition, oxygen defects at the interface or F acts as a positive charge, and N at the interface acts as a minus. By properly combining the above positive charge substance and negative charge substance, the positive charge on the substrate side and the negative charge on the electrode side may be arranged in this order so as to be fixed polarization. In the second embodiment, optimization of the type, amount, and position of the additive is shown. In addition, for substances with intermediate ionic radii (Al, V, Cr, Te), Al is biased to the SiO 2 film (upper side) by means such as increasing the amount of nitrogen at the high dielectric film or interface, and V It is important that Cr, Te are biased toward the high dielectric film (lower side) by devising the order of the diffusion process and the amount of nitrogen. In that sense, substances such as Al, V, Cr, and Te may be complicated in process, so it is desirable to reduce the cost by using other substances.

なお、上記の各実施形態では、シリコン基板上に形成した実施形態のＭＩＳＦＥＴを形成した構成例について説明したが、シリコン基板に限定されるものではない。シリコン基板以外の基板例えば、ガラス基板上にシリコン層を形成し、各実施形態のＭＩＳＦＥＴを形成することも可能である。或いは、本発明の一実施形態の考え方を、直接、Ｇｅ基板、ＧａＡｓ基板、ＩｎＧａＡｓ基板、ＩｎＡｓ基板、ＩｎＳｂ基板など化合物半導体基板の全ての半導体基板に適用することが可能である。その場合は、バンド端位置が変わるので、最適な実効仕事関数も、それに合わせて変化させればよい。Ｇｅ基板、ＧａＡＳ基板、ＩｎＧａＡｓ基板、ＩｎＡｓ基板、ＩｎＳｂ基板などの化合物半導体基板の場合、Ｓｉ基板の場合と同じようにすれば、ＭＩＳＦＥＴを作成することができる。違いは、最適な仕事関数の値がずれるだけである。例えば、Ｇｅ基板の場合、ｎＭＩＳＦＥＴ向けには４．０ｅＶが最適値であり、ｐＭＩＳＦＥＴ向けには、４．６６ｅＶが最適値となる。各基板に対し、本発明の一実施形態で説明した方法により適当量のダイポールを形成してやればよい。特に、本発明の一実施形態では、半導体基板／第３絶縁膜（ＳｉＯＮ膜など、あってもなくても良い）／第１絶縁膜（ＨｆＳＩＯＮ、ＨｆＯＮ、ＺｒＳｉＯＮ、ＺｒＯＮなど）／第２絶縁膜（ＳｉＯ２、ＬａＳｉＯ、ＬａＡｌＯなど）の上界面（第１絶縁膜と第２絶縁膜の界面）により、実効仕事関数の調整が可能となっている。つまり、基板依存性なしに、自由に調整が出来ることになる。例えば、実施例４にならって、ＩｎＧａＡｓ基板／２ｎｍのＺｒＳｉＯＮ絶縁膜／０．４ｎｍのＴａＬａＯ膜（例えばＴａ量／Ｌａ量〜３）／（ｎＭＩＳのみ界面窒化あり）／０．４ｎｍのＳｉＯ２／ＴｉＮ電極と作成することで、ＣＭＩＳの作成が可能である。界面での窒素ありなし、ＴａＬａＯ膜厚、Ｔａ量／Ｌａ量比を調整すれば、低閾値のＣＭＩＳ構造が作成できる。 In each of the above embodiments, the configuration example in which the MISFET of the embodiment formed on the silicon substrate is described, but the present invention is not limited to the silicon substrate. It is also possible to form a MISFET of each embodiment by forming a silicon layer on a substrate other than a silicon substrate, for example, a glass substrate. Alternatively, the concept of the embodiment of the present invention can be directly applied to all semiconductor substrates such as a Ge substrate, a GaAs substrate, an InGaAs substrate, an InAs substrate, and an InSb substrate. In this case, since the band edge position changes, the optimum effective work function may be changed in accordance with it. In the case of a compound semiconductor substrate such as a Ge substrate, GaAS substrate, InGaAs substrate, InAs substrate, or InSb substrate, a MISFET can be formed in the same manner as in the case of a Si substrate. The only difference is that the optimal work function value is shifted. For example, in the case of a Ge substrate, 4.0 eV is an optimum value for nMISFET, and 4.66 eV is an optimum value for pMISFET. An appropriate amount of dipole may be formed on each substrate by the method described in the embodiment of the present invention. In particular, in one embodiment of the present invention, a semiconductor substrate / third insulating film (such as SiON film may or may not be present) / first insulating film (such as HfSION, HfON, ZrSiON, ZrON) / second insulating film The effective work function can be adjusted by the upper interface (the interface between the first insulating film and the second insulating film) (SiO 2 , LaSiO, LaAlO, etc.). That is, it can be freely adjusted without substrate dependency. For example, following Example 4, InGaAs substrate / 2 nm ZrSiON insulating film / 0.4 nm TaLaO film (for example, Ta amount / La amount˜3) / (only nMIS has interface nitridation) /0.4 nm SiO 2 / CMIS can be created by creating a TiN electrode. By adjusting the presence or absence of nitrogen at the interface, the TaLaO film thickness, and the Ta amount / La amount ratio, a low threshold CMIS structure can be created.

また、上記の各実施形態では、ソースおよびドレイン領域を、ｐ型またはｎ型の不純物が導入された不純物領域で形成したＭＩＳＦＥＴであったが、ソースおよびドレイン領域を、ｐ型半導体基板またはｎ型半導体基板と直接接触する金属層で形成したＭＩＳＦＥＴ、すなわちショットキー型ＭＩＳＦＥＴであってもよい。   In each of the above embodiments, the source and drain regions are MISFETs formed with impurity regions into which p-type or n-type impurities are introduced. However, the source and drain regions are formed with a p-type semiconductor substrate or an n-type semiconductor substrate. A MISFET formed of a metal layer in direct contact with the semiconductor substrate, that is, a Schottky MISFET may be used.

以上説明したように、本発明の各実施形態によれば、低閾値動作が可能なＭＩＳトランジスタを得ることができる。   As described above, according to each embodiment of the present invention, a MIS transistor capable of low threshold operation can be obtained.

ＳｉＯ２膜と高誘電体膜との界面における電子状態を説明する図。Illustrate an electronic state at the interface between the SiO 2 film and the high dielectric film. 界面にフッ素が局在している場合のエネルギーバンドと分子模型を示す図。The figure which shows the energy band and molecule | numerator model in the case where the fluorine has localized on the interface. 界面にフッ素を導入することにより系が安定化する状態を説明する図。The figure explaining the state which a system stabilizes by introduce | transducing a fluorine into an interface. 界面にフッ素を導入した場合のフッ素の膜厚方向の分布を示す図。The figure which shows distribution of the film thickness direction of a fluorine at the time of introduce | transducing a fluorine into an interface. 界面に窒素が局在している場合のエネルギーバンドと分子模型を示す図。The figure which shows an energy band and molecular model in case nitrogen is localized in the interface. 界面に窒素を導入することにより系が安定化する状態を示す図。The figure which shows the state which a system stabilizes by introduce | transducing nitrogen to an interface. 界面に窒素を導入した場合のフッ素の膜厚方向の分布を示す図。The figure which shows the distribution of the film thickness direction of the fluorine at the time of introduce | transducing nitrogen to an interface. イオン半径の大きな物質（Ｌａ）を界面に導入した場合の膜厚方向の分布を示す図。The figure which shows distribution of the film thickness direction at the time of introduce | transducing the substance (La) with a big ion radius into an interface. イオン半径の大きな物質（Ｌａ）とフッ素を界面に導入した場合の膜厚方向の分布を示す図。The figure which shows distribution of the film thickness direction at the time of introduce | transducing the substance (La) with a big ionic radius, and a fluorine into an interface. 電界蒸発法を用いた三次元分布を測定する際の試料の切り出しを説明する図。The figure explaining cutting of the sample at the time of measuring three-dimensional distribution using the electric field evaporation method. 界面領域の微視的な描像および巨視的な描像を示す図。The figure which shows the microscopic image and macroscopic image of an interface area | region. イオン半径の小さな物質（Ａｓ）を界面に導入した場合の膜厚方向の分布を示す図。The figure which shows distribution of the film thickness direction at the time of introduce | transducing a substance (As) with a small ion radius into an interface. ｐＭＩＳＦＥＴにおける固定電荷による分極の形成パターンを示す図。The figure which shows the formation pattern of the polarization by the fixed charge in pMISFET. ｎＭＩＳＦＥＴにおける固定電荷による分極の形成パターンを示す図。The figure which shows the formation pattern of the polarization by the fixed charge in nMISFET. 薄膜の成長モードを説明する図。The figure explaining the growth mode of a thin film. 第１実施形態のｐＭＩＳＦＥＴの概略の製造方法を説明する模式図。The schematic diagram explaining the manufacturing method of the outline of pMISFET of 1st Embodiment. 第１実施形態のｐＭＩＳＦＥＴの製造方法を説明する模式図。The schematic diagram explaining the manufacturing method of pMISFET of 1st Embodiment. 第１実施形態のｐＭＩＳＦＥＴを示す断面図。Sectional drawing which shows pMISFET of 1st Embodiment. 第１実施形態の変形例１を説明する模式図。The schematic diagram explaining the modification 1 of 1st Embodiment. 第１実施形態の変形例１を説明する模式図。The schematic diagram explaining the modification 1 of 1st Embodiment. 第１実施形態またはその変形例１において、ＨｆＳｉＯＮ膜中に新たにＮ量のピークを設けた場合の模式図。The schematic diagram when the peak of N amount is newly provided in the HfSiON film in the first embodiment or the modification example 1 thereof. 第１実施形態またはその変形例１において、界面層を設けた場合の模式図。The schematic diagram at the time of providing an interface layer in 1st Embodiment or its modification 1. FIG. 第１実施形態の比較例１を説明する模式図。The schematic diagram explaining the comparative example 1 of 1st Embodiment. 第１実施形態の変形例２および変形例３を説明する模式図。The schematic diagram explaining the modification 2 and the modification 3 of 1st Embodiment. 第１実施形態の変形例４および変形例５を説明する模式図。The schematic diagram explaining the modification 4 and the modification 5 of 1st Embodiment. 第１実施形態の比較例２および変形例６を説明する模式図。The schematic diagram explaining the comparative example 2 and the modification 6 of 1st Embodiment. 第２実施形態のｎＭＩＳＦＥＴの製造方法を説明する模式図。The schematic diagram explaining the manufacturing method of nMISFET of 2nd Embodiment. 第２実施形態の比較例１、比較例６、および変形例１を説明する模式図。The schematic diagram explaining the comparative example 1, the comparative example 6, and the modification 1 of 2nd Embodiment. 第２実施形態の変形例２および変形例３を説明する模式図。The schematic diagram explaining the modification 2 and the modification 3 of 2nd Embodiment. 第３実施形態のＣＭＩＳＦＥＴの製造方法を説明する模式図。The schematic diagram explaining the manufacturing method of CMISFET of 3rd Embodiment. 低価数物質と高価数物質の周期表を示す図。The figure which shows the periodic table of a low-valence substance and an expensive substance. 第４実施形態のＣＭＩＳＦＥＴの製造方法を説明する模式図。The schematic diagram explaining the manufacturing method of CMISFET of 4th Embodiment. 第５実施形態のＣＭＩＳＦＥＴの製造方法を説明する模式図。The schematic diagram explaining the manufacturing method of CMISFET of 5th Embodiment.

符号の説明Explanation of symbols

１ シリコン基板
２ ｎ型シリコン基板
２Ａ ｐ型シリコン基板
４ ＳｉＯ２膜
６ 金属、金属酸化物の堆積
６ａ Ｌａ２Ｏ３膜
６ｂ Ａｓ２Ｏ５膜
７ 界面領域
８ 高誘電体膜（ＨｆＳｉＯＮ膜）
１０ ゲート電極
１２ａ ソース領域
１２ｂ ドレイン領域 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 n-type silicon substrate 2A p-type silicon substrate 4 SiO 2 film 6 Metal and metal oxide deposition 6a La 2 O 3 film 6b As 2 O 5 film 7 Interface region 8 High dielectric film (HfSiON film)
10 Gate electrode 12a Source region 12b Drain region

Claims (20)

ｎ型半導体基板と、
前記半導体基板に離間して形成されたソースおよびドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第１絶縁膜と、
前記第１絶縁膜上に形成され、シリコンと酸素を含む第２絶縁膜と、
前記第２絶縁膜上に形成されたゲート電極と、
を備え、
Ｖ、Ｃｒ、Ｔｅ、Ｐ、Ａｓ、Ｓ、Ｓｅの群から選ばれた少なくとも一つの第１物質と、窒素と、が前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に含まれ、
前記第１物質の面密度が前記界面領域内の前記第２絶縁膜側において第１ピークを有し、
前記窒素の面密度が前記界面領域内に第２ピークを有し、前記第２ピークの位置が、前記第１ピークの位置よりも前記半導体基板側にある
ことを特徴とする電界効果トランジスタ。 an n-type semiconductor substrate;
Source and drain regions formed apart from the semiconductor substrate;
A first insulating film formed on the semiconductor substrate between the source region and the drain region and including at least one substance selected from Hf, Zr, and Ti and oxygen;
A second insulating film formed on the first insulating film and containing silicon and oxygen;
A gate electrode formed on the second insulating film;
With
At least one first material selected from the group consisting of V, Cr, Te, P, As, S, and Se, and nitrogen are in an interface region including an interface between the first insulating film and the second insulating film. Included,
The surface density of the first material has a first peak on the second insulating film side in the interface region;
The field effect transistor according to claim 1, wherein the surface density of nitrogen has a second peak in the interface region, and the position of the second peak is closer to the semiconductor substrate than the position of the first peak. 前記第１ピークの位置は、前記第２ピークの位置から１．４Å未満の距離にあることを特徴とする請求項１記載の電界効果トランジスタ。   2. The field effect transistor according to claim 1, wherein the position of the first peak is at a distance of less than 1.4 mm from the position of the second peak. 前記第２ピークの位置において、
０．３≦窒素量（原子％）／（窒素量（原子％）＋酸素量（原子％））≦１．０
を満たすことを特徴とする請求項１または２記載の電界効果トランジスタ。 In the position of the second peak,
0.3 ≦ nitrogen content (atomic%) / (nitrogen content (atomic%) + oxygen content (atomic%)) ≦ 1.0
The field effect transistor according to claim 1, wherein: 前記第１ピークの位置における前記第１物質の面密度を[Ａ１] ｃｍ−２とし、
前記第１物質がＣｒ、Ｓ、Ｓｅ、Ｔｅの群から選択された場合はｋ１＝２として、
前記第１物質がＶ、Ｐ、Ａｓの群から選択された場合は、ｋ１＝１とする時、
１．４×１０１４ｃｍ−２≦［Ａ１］×ｋ１≦４．１×１０１４ｃｍ−２
であることを特徴とする請求項１乃至３のいずれかに記載の電界効果トランジスタ。 The area density of the first substance at the position of the first peak is [A 1 ] cm −2 ,
When the first material is selected from the group of Cr, S, Se, Te, k 1 = 2
When the first substance is selected from the group of V, P and As, when k 1 = 1,
1.4 × 10 14 cm −2 ≦ [A 1 ] × k 1 ≦ 4.1 × 10 14 cm −2
The field effect transistor according to claim 1, wherein the field effect transistor is a transistor. 前記第２ピークの位置における前記窒素の面密度を［Ｎ］ｃｍ−２とした時、
｜［Ａ１］×ｋ１―［Ｎ］｜≦１．７×１０１３ｃｍ−２
を満たすことを特徴とする請求項４記載の電界効果トランジスタ。 When the surface density of the nitrogen at the position of the second peak is [N] cm −2 ,
| [A 1 ] × k 1 − [N] | ≦ 1.7 × 10 13 cm −2
The field effect transistor according to claim 4, wherein: ｎ型半導体基板と、
前記半導体基板に離間して形成されたソースおよびドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第１絶縁膜と、
前記第１絶縁膜上に形成され、シリコンと酸素を含む第２絶縁膜と、
前記第２絶縁膜上に形成されたゲート電極と、
を備え、
Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌの群から選ばれた少なくとも一つの第１物質が前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に含まれ、
前記第１物質の面密度が前記界面領域内の前記第１絶縁膜側においてピークを有する
ことを特徴とする電界効果トランジスタ。 an n-type semiconductor substrate;
Source and drain regions formed apart from the semiconductor substrate;
A first insulating film formed on the semiconductor substrate between the source region and the drain region and including at least one substance selected from Hf, Zr, and Ti and oxygen;
A second insulating film formed on the first insulating film and containing silicon and oxygen;
A gate electrode formed on the second insulating film;
With
Al, Mg, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Zn, At least one first material selected from the group consisting of Cd, Hg, Ga, In, and Tl is included in an interface region including an interface between the first insulating film and the second insulating film;
The field effect transistor according to claim 1, wherein the surface density of the first material has a peak on the first insulating film side in the interface region. 前記ピークの位置は前記界面から７Å以内の距離にあり、
前記ピークの位置における前記第１物質の面密度を［Ａ２］ｃｍ−２とし、
前記第１物質がＭｇ，Ｃａ，Ｓｒ，Ｂａ、Ｚｎ、Ｃｄ、Ｈｇの群から選択された場合は、
ｋ２＝２とし、
前記第１物質がＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ，Ａｃ，Ｔｈ、Ｇａ、Ｉｎ、Ｔｌの群から選択された場合は、ｋ２＝１とする時
０．４８×１０１４ｃｍ−２≦［Ａ２］×ｋ２≦１．３×１０１５ｃｍ−２
を満たすことを特徴とする請求項６記載の電界効果トランジスタ。 The peak position is within a distance of 7 mm from the interface;
The surface density of the first substance at the peak position is [A 2 ] cm −2 ,
When the first material is selected from the group of Mg, Ca, Sr, Ba, Zn, Cd, Hg,
k 2 = 2
The first material is Al, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Ga, In, Tl. When k 2 = 1, 0.48 × 10 14 cm −2 ≦ [A 2 ] × k 2 ≦ 1.3 × 10 15 cm −2
The field effect transistor according to claim 6, wherein: 前記ピークの位置は、前記界面から３．２Å以内の距離にあり、
前記ピークの位置における前記第１物質の面密度を［Ａ２］ｃｍ−２とし、
前記第１物質がＭｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｈｇの群から選択された場合は、ｋ２＝２として、
前記第１物質がＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｇａ、Ｉｎ、Ｔｌの群から選択された場合は、ｋ２＝１とする時
２．４×１０１４ｃｍ−２≦［Ａ２］×ｋ２≦１．３×１０１５ｃｍ−２
を満たすことを特徴とする請求項６記載の電界効果トランジスタ。 The peak position is within a distance of 3.2 mm from the interface;
The surface density of the first substance at the peak position is [A 2 ] cm −2 ,
When the first material is selected from the group of Mg, Ca, Sr, Ba, Zn, Cd, Hg, k 2 = 2
The first material is Al, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Ga, In, Tl. When k 2 = 1, 2.4 × 10 14 cm −2 ≦ [A 2 ] × k 2 ≦ 1.3 × 10 15 cm −2
The field effect transistor according to claim 6, wherein: ｎ型半導体基板と、
前記半導体基板に離間して形成されたソースおよびドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第１絶縁膜と、
前記第１絶縁膜上に形成され、シリコンと酸素を含む第２絶縁膜と、
前記第２絶縁膜上に形成されたゲート電極と、
を備え、
Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌの群から選ばれた少なくとも一つの第１物質と、フッ素とが前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に含まれ、
前記第１物質の面密度が前記界面領域内の前記第１絶縁膜側において第１ピークを有し、
前記フッ素の面密度が前記界面領域に第２ピークを有し、前記第２ピークの位置が、前記第１ピークの位置よりも前記ゲート電極側にある
ことを特徴とする電界効果トランジスタ。 an n-type semiconductor substrate;
Source and drain regions formed apart from the semiconductor substrate;
A first insulating film formed on the semiconductor substrate between the source region and the drain region and including at least one substance selected from Hf, Zr, and Ti and oxygen;
A second insulating film formed on the first insulating film and containing silicon and oxygen;
A gate electrode formed on the second insulating film;
With
Al, Mg, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Zn, At least one first material selected from the group consisting of Cd, Hg, Ga, In, and Tl and fluorine are included in an interface region including an interface between the first insulating film and the second insulating film;
The surface density of the first material has a first peak on the first insulating film side in the interface region;
The field effect transistor according to claim 1, wherein the fluorine has a surface density of a second peak in the interface region, and the second peak is located closer to the gate electrode than the position of the first peak. 前記第１ピークの位置は、前記界面から７Å以下の距離にあり、
前記第１ピークの位置における前記第１物質の面密度を［Ａ２］ｃｍ−２とし、
前記第１物質がＭｇ，Ｃａ，Ｓｒ，Ｂａ、Ｚｎ、Ｃｄ、Ｈｇの群から選択された場合は、ｋ２＝２として、
前記第１添加物質がＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、
Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｇａ、Ｉｎ、Ｔｌ
の群から選択された場合は、ｋ２＝１とする時
０．４８×１０１４ｃｍ−２≦［Ａ２］×ｋ２≦１．３×１０１５ｃｍ−２
を満たすことを特徴とする請求項９記載の電界効果トランジスタ。 The position of the first peak is at a distance of 7 mm or less from the interface,
The area density of the first substance at the position of the first peak is [A 2 ] cm −2 ,
The first material is Mg, Ca, Sr, Ba, Zn, Cd, when it is selected from the group of Hg, as k 2 = 2,
The first additive material is Al, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu,
Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Ga, In, Tl
When k 2 = 1, 0.48 × 10 14 cm −2 ≦ [A 2 ] × k 2 ≦ 1.3 × 10 15 cm −2
The field effect transistor according to claim 9, wherein: 前記第２ピークの位置における前記フッ素の面密度を［Ｆ］ｃｍ−２とした時、
｜［Ａ２］×ｋ２―［Ｆ］｜≦０．８×１０１３ｃｍ−２
を満たすことを特徴とする請求項１０記載の電界効果トランジスタ。 When the surface density of the fluorine at the position of the second peak is [F] cm −2 ,
| [A 2 ] × k 2 − [F] | ≦ 0.8 × 10 13 cm −2
The field effect transistor according to claim 10, wherein: 前記第１ピークの位置は、前記界面から３．２Å以下の距離にあり、
前記第１ピークの位置における前記第１物質の面密度を［Ａ２］ｃｍ−２とし、
前記第１物質がＭｇ，Ｃａ，Ｓｒ，Ｂａ、Ｚｎ、Ｃｄ、Ｈｇの群から選択された場合は、
ｋ２＝２として、
前記第１物質がＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｇａ、Ｉｎ、Ｔｌの群から選択された場合は、ｋ２＝１とする時
２．４×１０１４ｃｍ−２≦［Ａ２］×ｋ２≦１．３×１０１５ｃｍ−２
を満たすことを特徴とする請求項９記載の電界効果トランジスタ。 The position of the first peak is at a distance of 3.2 mm or less from the interface,
The area density of the first substance at the position of the first peak is [A 2 ] cm −2 ,
When the first material is selected from the group of Mg, Ca, Sr, Ba, Zn, Cd, Hg,
As k 2 = 2
The first material is Al, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Ga, In, Tl. When k 2 = 1, 2.4 × 10 14 cm −2 ≦ [A 2 ] × k 2 ≦ 1.3 × 10 15 cm −2
The field effect transistor according to claim 9, wherein: 前記第２ピークの位置における前記フッ素の面密度を［Ｆ］ｃｍ−２とした時、
｜［Ａ２］×ｋ２―［Ｆ］｜≦４．０×１０１３ｃｍ−２
を満たすことを特徴とする請求項１２記載の電界効果トランジスタ。 When the surface density of the fluorine at the position of the second peak is [F] cm −2 ,
| [A 2 ] × k 2 − [F] | ≦ 4.0 × 10 13 cm −2
The field effect transistor according to claim 12, wherein: ｎ型半導体基板と、
前記半導体基板に離間して形成されたソースおよびドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第１絶縁膜と、
前記第１絶縁膜上に形成され、シリコンと酸素を含む第２絶縁膜と、
前記第２絶縁膜上に形成されたゲート電極と、
を備え、
Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｚｎ、Ｃｄ、Ｈｇ、Ｇａ、Ｉｎ、Ｔｌの群から選択された少なくとも一つの第１物質と、Ｖ、Ｃｒ、Ｔｅ、Ｐ、Ａｓ、Ｓ、Ｓｅの群から選択された少なくとも一つの第２物質とが前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に添加され、
前記第１物質の面密度が前記界面領域内の前記第１絶縁膜側において第１ピークを有し、
前記第２物質の面密度が前記界面領域内の前記第２絶縁膜側において第２ピークを有することを特徴とする電界効果トランジスタ。 an n-type semiconductor substrate;
Source and drain regions formed apart from the semiconductor substrate;
A first insulating film formed on the semiconductor substrate between the source region and the drain region and including at least one substance selected from Hf, Zr, and Ti and oxygen;
A second insulating film formed on the first insulating film and containing silicon and oxygen;
A gate electrode formed on the second insulating film;
With
Al, Mg, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Zn, At least one first material selected from the group of Cd, Hg, Ga, In, Tl and at least one second material selected from the group of V, Cr, Te, P, As, S, Se. Added to an interface region including an interface between the first insulating film and the second insulating film;
The surface density of the first material has a first peak on the first insulating film side in the interface region;
The field effect transistor according to claim 1, wherein the surface density of the second substance has a second peak on the second insulating film side in the interface region. 前記第１ピークの位置は、前記界面から３．２Å以下の距離にあり、
前記第２ピークの位置は、前記界面から１．４Å未満の距離にあることを特徴とする請求項１４記載の電界効果トランジスタ。 The position of the first peak is at a distance of 3.2 mm or less from the interface,
15. The field effect transistor according to claim 14, wherein the position of the second peak is at a distance of less than 1.4 mm from the interface. 前記第１ピークの位置における前記第１物質の面密度を［Ａ１］ｃｍ−２とし、
前記第２ピークの位置における前記第２物質の面密度を［Ａ２］ｃｍ−２とし、
前記第１物質がＭｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｈｇの群から選択された場合は、ｋ１＝２とし、
前記第１物質がＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｃ、Ｔｈ、Ｇａ、Ｉｎ、Ｔｌの群から選択された場合は、ｋ１＝１として、
前記第２物質がＣｒ、Ｔｅ、Ｓ、Ｓｅの群から選択された場合は、ｋ２＝２とし、
前記第２物質がＶ、Ｐ、Ａｓの群から選択された場合は、ｋ２＝１とする時、
１．０×１０１４ｃｍ−２≦［Ａ１］×ｋ１≦３．０×１０１４ｃｍ−２
１．０×１０１４ｃｍ−２≦［Ａ２］×ｋ２≦３．０×１０１４ｃｍ−２であり、
｜［Ａ１］×ｋ１−［Ａ２］×ｋ２｜≦１．２×１０１３ｃｍ−２
を満たすことを特徴とする請求項１４または１５記載の電界効果トランジスタ。 The area density of the first substance at the position of the first peak is [A 1 ] cm −2 ,
The area density of the second substance at the position of the second peak is [A 2 ] cm −2 ,
When the first material is selected from the group of Mg, Ca, Sr, Ba, Zn, Cd, and Hg, k 1 = 2;
The first material is Al, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ac, Th, Ga, In, Tl. If selected from the group of k 1 = 1,
When the second material is selected from the group of Cr, Te, S, Se, k 2 = 2;
When the second substance is selected from the group of V, P and As, when k 2 = 1,
1.0 × 10 14 cm −2 ≦ [A 1 ] × k 1 ≦ 3.0 × 10 14 cm −2
1.0 × 10 14 cm −2 ≦ [A 2 ] × k 2 ≦ 3.0 × 10 14 cm −2 ,
| [A 1 ] × k 1 − [A 2 ] × k 2 | ≦ 1.2 × 10 13 cm −2
16. The field effect transistor according to claim 14 or 15, wherein: 前記半導体基板と前記第１絶縁膜との間にシリコンと酸素を含む第３絶縁膜を有することを特徴とする請求項１乃至１６のいずれかに記載の電界効果トランジスタ。   The field effect transistor according to claim 1, further comprising a third insulating film containing silicon and oxygen between the semiconductor substrate and the first insulating film. 前記界面領域と異なる前記第１絶縁膜の第１領域において前記窒素の面密度のピークが存在する第２領域が存在することを特徴とする請求項１乃至１７のいずれかに記載の電界効果トランジスタ。   18. The field effect transistor according to claim 1, wherein a second region in which a peak of the surface density of nitrogen exists is present in a first region of the first insulating film different from the interface region. . ｎ型半導体基板に、離間されたソースおよびドレイン領域を形成する工程と、
前記ソース領域と前記ドレイン領域との間の前記半導体基板上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に金属原子を含む物質を堆積して、前記金属原子を含む物質からなる島状核を形成する工程と、
前記島状核を覆うように第２絶縁膜を形成する工程と、
前記金属原子が、前記第１絶縁膜と前記第２絶縁膜との界面を含む界面領域に拡散して、前記第１絶縁膜或いは前記第２絶縁膜を構成する原子を置換する工程と、
を備えていることを特徴とする電界効果トランジスタの製造方法。 forming spaced apart source and drain regions in an n-type semiconductor substrate;
Forming a first insulating film on the semiconductor substrate between the source region and the drain region;
Depositing a substance containing metal atoms on the first insulating film to form island nuclei made of the substance containing metal atoms;
Forming a second insulating film so as to cover the island nuclei;
A step of diffusing the metal atoms into an interface region including an interface between the first insulating film and the second insulating film and replacing atoms constituting the first insulating film or the second insulating film;
A method for producing a field effect transistor, comprising: 前記金属原子を含む物質は、前記金属原子の単体金属、或いは前記金属原子を含む酸化物、或いは前記金属原子を含む合金であることを特徴とする請求項１９記載の電界効果トランジスタの製造方法。   20. The method of manufacturing a field effect transistor according to claim 19, wherein the substance containing a metal atom is a single metal of the metal atom, an oxide containing the metal atom, or an alloy containing the metal atom.
JP2008330088A 2008-12-25 2008-12-25 Field effect transistor and method for manufacturing the same Pending JP2010153586A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008330088A JP2010153586A (en) 2008-12-25 2008-12-25 Field effect transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008330088A JP2010153586A (en) 2008-12-25 2008-12-25 Field effect transistor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010153586A true JP2010153586A (en) 2010-07-08

Family

ID=42572361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008330088A Pending JP2010153586A (en) 2008-12-25 2008-12-25 Field effect transistor and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010153586A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199526A (en) * 2011-03-04 2012-10-18 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013135055A (en) * 2011-12-26 2013-07-08 Toyoda Gosei Co Ltd Mis semiconductor device and manufacturing method of the same
JP2016181632A (en) * 2015-03-24 2016-10-13 株式会社東芝 Semiconductor device and manufacturing method of the same
KR20190045859A (en) * 2017-10-24 2019-05-03 도쿄엘렉트론가부시키가이샤 Semiconductor device and cmos transistor
US10319819B2 (en) 2014-07-07 2019-06-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199526A (en) * 2011-03-04 2012-10-18 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013135055A (en) * 2011-12-26 2013-07-08 Toyoda Gosei Co Ltd Mis semiconductor device and manufacturing method of the same
US10319819B2 (en) 2014-07-07 2019-06-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2016181632A (en) * 2015-03-24 2016-10-13 株式会社東芝 Semiconductor device and manufacturing method of the same
KR20190045859A (en) * 2017-10-24 2019-05-03 도쿄엘렉트론가부시키가이샤 Semiconductor device and cmos transistor
KR102169425B1 (en) 2017-10-24 2020-10-23 도쿄엘렉트론가부시키가이샤 Semiconductor device and cmos transistor

Similar Documents

Publication Publication Date Title
JP5002674B2 (en) Field effect transistor and manufacturing method thereof
US6563182B2 (en) Semiconductor device and manufacturing method thereof
US7884423B2 (en) Semiconductor device and fabrication method thereof
EP1766691B1 (en) Selective implementation of barrier layers to achieve threshold voltage control in cmos device fabrication with high k dielectrics
US9466600B2 (en) Semiconductor device and method of manufacturing the same
US7960793B2 (en) Semiconductor device
US20080128822A1 (en) Semiconductor device
US7465618B2 (en) Semiconductor device and method for fabricating the same
TW200532910A (en) High-k gate dielectric stack with buffer layer to improve threshold voltage characteristics
KR20090042196A (en) Dual work function semiconductor device and method for manufacturing the same
Joo et al. Formation of hafnium-aluminum-oxide gate dielectric using single cocktail liquid source in MOCVD process
JP2010080617A (en) Field-effect transistor and method of manufacturing the same
US20120299113A1 (en) Semiconductor device and method for fabricating the same
JP2010153586A (en) Field effect transistor and method for manufacturing the same
US20070200160A1 (en) Semiconductor device and method of fabricating the same
KR100845377B1 (en) Insulating film and semiconductor device
DE102012206405B4 (en) A method for achieving increased device reliability of a semiconductor device by providing more favorable process conditions when growing a high-k layer
JP2008091556A (en) Semiconductor device
US20100178744A1 (en) MANUFACTURE METHOD FOR SEMICONDUCTOR DEVICE WHOSE GATE INSULATING FILM CONTAINS Hf AND O
KR20120070801A (en) Semiconductor device and method for manufacturing threof
Yamamoto et al. Electrical and physical characterization of remote plasma oxidized HfO/sub 2/gate dielectrics
Niwa Hf-based high-k gate dielectric processing
Dimoulas et al. SYMPOSIUM G