JP2010147989A - Solid-state imaging element and driving method thereof - Google Patents

Solid-state imaging element and driving method thereof Download PDF

Info

Publication number
JP2010147989A
JP2010147989A JP2008325445A JP2008325445A JP2010147989A JP 2010147989 A JP2010147989 A JP 2010147989A JP 2008325445 A JP2008325445 A JP 2008325445A JP 2008325445 A JP2008325445 A JP 2008325445A JP 2010147989 A JP2010147989 A JP 2010147989A
Authority
JP
Japan
Prior art keywords
potential
vertical transfer
pulse
switching
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008325445A
Other languages
Japanese (ja)
Inventor
Hiroki Tsuji
裕樹 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008325445A priority Critical patent/JP2010147989A/en
Publication of JP2010147989A publication Critical patent/JP2010147989A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce power consumption for a solid-state imaging element that performs a high-speed sweep-out operation. <P>SOLUTION: During a normal transfer operation, a pulse changing between a low potential VL and a high potential VM is applied to an electrode as a vertical transfer pulse. Namely, a pulse voltage amplitude of V=VM-VL is established. During a high-speed sweep-out operation, oppositely, a pulse changing between an intermediate potential VX and the high potential VM is applied to the electrode as a vertical transfer pulse. Namely, a pulse voltage amplitude of V=VM-VX (<VM-VL) is established. Thus, reduction of current consumption can be attained. The present invention may be applicable to a CCD solid-state imaging element. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、固体撮像素子およびその駆動方法に関し、特に、高速掃き出し動作を行う固体撮像素子に対して、その消費電力の低下を図ることができるようになった固体撮像素子およびその駆動方法に関する。   The present invention relates to a solid-state imaging device and a driving method thereof, and more particularly, to a solid-state imaging device capable of reducing power consumption and a driving method thereof for a solid-state imaging device that performs a high-speed sweeping operation.

近年、デジタルスチルカメラやカムコーダなど、被写体を固体撮像素子で撮影して画像化する電子デバイスが増えてきている。このような固体撮像素子としては、CCD(Charge Coupled Device)固体撮像素子などが主流である。   In recent years, an increasing number of electronic devices such as digital still cameras and camcorders are used to photograph a subject with a solid-state imaging device. As such a solid-state image sensor, a CCD (Charge Coupled Device) solid-state image sensor is the mainstream.

このようなCCD固体撮像素子は、露光によって光電変換素子に蓄積された電荷をCCD構造の垂直転送レジスタに読み出す前に、垂直転送レジスタの残留電荷や、垂直転送レジスタに溢れ出したスミア電荷を高速に掃き出す動作を行っている（特許文献１乃至４参照）。以下、かかる動作を高速掃き出し動作と称する。
特開200１-186418号公報 特開2005-269060号公報 特開平11-112883号公報 特開2007-201706号公報 Such a CCD solid-state image sensor can quickly remove the residual charge in the vertical transfer register and the smear charge overflowing in the vertical transfer register before reading out the charge accumulated in the photoelectric conversion element by exposure to the vertical transfer register of the CCD structure. (See Patent Documents 1 to 4). Hereinafter, this operation is referred to as a high-speed sweep-out operation.
Japanese Patent Laid-Open No. 2001-186418 JP 2005-269060 Gazette JP 11-112883 A JP 2007-201706

現在、高速掃き出し動作を行う固体撮像素子に対して、その消費電力の低下が要求されている。しかしながら、特許文献１乃至４を含め従来の技術では、かかる要求に充分に応えられていない現状である。   Currently, there is a demand for a reduction in power consumption of a solid-state imaging device that performs a high-speed sweep-out operation. However, the conventional techniques including Patent Documents 1 to 4 are not sufficiently meeting such demands.

本発明は、このような状況に鑑みてなされたものであり、高速掃き出し動作を行う固体撮像素子に対して、その消費電力の低下を実現できるようにするものである。   The present invention has been made in view of such a situation, and is intended to realize a reduction in power consumption of a solid-state imaging device that performs a high-speed sweeping operation.

本発明の一側面の固体撮像素子は、マトリクス状に配列された画素としての、光電変換を行う受光素子と、垂直転送パルスにより駆動され、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタと、第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加する垂直転送駆動部とを備える。   A solid-state imaging device according to one aspect of the present invention includes a light receiving element that performs photoelectric conversion as pixels arranged in a matrix, and each signal charge of the light receiving element that is driven by a vertical transfer pulse in the matrix column direction. Of the vertical transfer register for transferring the signal in the vertical direction and a pulse formed from two potentials among the three potentials satisfying the relationship of first potential <second potential <third potential as the vertical transfer pulse. And a vertical transfer driving unit applied to the register.

前記垂直転送駆動部は、露光により前記受光素子に蓄積された信号電荷を前記垂直転送レジスタが転送する第１の動作時においては、前記第１電位と前記第３電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加し、前記第１の動作の前の第２の動作時には、前記第２電位と、前記第１電位または前記第２電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加する。   In the first operation in which the vertical transfer register transfers the signal charge accumulated in the light receiving element by exposure, the vertical transfer driving unit generates a pulse formed from the first potential and the third potential. The vertical transfer pulse is applied to the vertical register, and during the second operation before the first operation, the second potential and a pulse formed from the first potential or the second potential are applied to the vertical register. The transfer pulse is applied to the vertical register.

前記垂直転送駆動部は、オン状態のときには電源の電位を出力し、オフ状態のときは出力を禁止するスイッチング素子を複数有しており、電源の電位が前記第１電位であるスイッチング素子、電源の電位が前記第２電位であるスイッチング素子、および、電源の電位が前記第３電位であるスイッチング素子を少なくとも含むスイッチング素子群のスイッチング動作により、前記垂直転送パルスが形成される。   The vertical transfer drive unit has a plurality of switching elements that output a potential of a power source when in an on state and prohibit an output when in an off state, and the switching element and power source that have the first potential as the power source potential The vertical transfer pulse is formed by a switching operation of a switching element group including at least a switching element whose potential is the second potential and a switching element whose power supply potential is the third potential.

前記垂直転送駆動部は、オン状態のときには電源の電位を出力し、オフ状態のときは出力を禁止するスイッチング素子を複数有しており、前記第２電位と、前記第１電位と前記第３電位のうちの一方とを電源の電位として選択的に切り替えることができるスイッチング素子と、前記第１電位と前記第３電位のうち他方を電源の電位とするスイッチング素子とを少なくとも含むスイッチング素子群のスイッチング動作により、前記垂直転送パルスが形成される。   The vertical transfer driving unit has a plurality of switching elements that output a potential of a power supply in an on state and prohibit an output in an off state, and the second potential, the first potential, and the third potential A switching element including at least a switching element capable of selectively switching one of the potentials as a power supply potential, and a switching element having the other of the first potential and the third potential as a power supply potential. The vertical transfer pulse is formed by the switching operation.

前記垂直転送駆動部に対する入力信号に応じて、前記垂直転送駆動部の出力の電位が、前記第１電位と前記第３電位のうち一方から他方へ推移するまでの時間が制御され、前記垂直転送駆動部の前記入力信号のタイミングの制御により、前記垂直転送駆動部の出力の電位が、前記第１電位、前記第２電位、および前記第３電位のうちの何れかの電位に推移されていくことで、前記垂直転送パルスが形成される。   In accordance with an input signal to the vertical transfer driver, the time until the output potential of the vertical transfer driver transitions from one of the first potential and the third potential to the other is controlled, and the vertical transfer By controlling the timing of the input signal of the driving unit, the output potential of the vertical transfer driving unit is shifted to any one of the first potential, the second potential, and the third potential. As a result, the vertical transfer pulse is formed.

本発明の一側面の固体撮像素子の駆動方法は、マトリクス状に配列された画素としての、光電変換を行う受光素子と、垂直転送パルスに従って、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタとを備える固体撮像素子が、第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加することで、前記垂直転送レジスタを駆動する。   The solid-state imaging device driving method according to one aspect of the present invention includes: a light receiving element that performs photoelectric conversion as pixels arranged in a matrix; and each signal of the light receiving element in the matrix column direction according to a vertical transfer pulse A solid-state imaging device including a vertical transfer register that transfers charges in the vertical direction has a pulse formed from two potentials among three potentials that satisfy the relationship of first potential <second potential <third potential, The vertical transfer register is driven by applying the vertical transfer pulse to the vertical register.

本発明の一側面の固体撮像素子およびその駆動方法においては、マトリクス状に配列された画素としての、光電変換を行う受光素子と、垂直転送パルスに従って、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタとを備える固体撮像素子によって、第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスが、前記垂直転送パルスとして前記垂直レジスタに印加されることで、前記垂直転送レジスタが駆動される。   In the solid-state imaging device and the driving method thereof according to one aspect of the present invention, the light-receiving elements that perform photoelectric conversion as pixels arranged in a matrix, and the light-receiving elements in the matrix-shaped column direction according to vertical transfer pulses A pulse formed from two potentials among three potentials satisfying the relationship of first potential <second potential <third potential by a solid-state imaging device including a vertical transfer register that transfers each signal charge in the vertical direction. Is applied to the vertical register as the vertical transfer pulse, thereby driving the vertical transfer register.

以上のごとく、本発明によれば、高速掃き出し動作を行う固体撮像素子に対して、その消費電力の低下を図ることができるようになる。   As described above, according to the present invention, it is possible to reduce the power consumption of a solid-state imaging device that performs a high-speed sweeping operation.

＜１．本発明が適用された固体撮像素子の実施の形態＞ <1. Embodiment of Solid-State Image Sensor to which the Present Invention is Applied>

［本発明が適用された固体撮像素子の構成例］ [Configuration Example of Solid-State Image Sensor to which the Present Invention is Applied]

図１は、本発明が適用された固体撮像素子としての、インターライン転送（ＩＴ）方式のCCD固体撮像素子の要部の構成例を示している。   FIG. 1 shows a configuration example of a main part of an interline transfer (IT) type CCD solid-state imaging device as a solid-state imaging device to which the present invention is applied.

即ち、図１には、CCD固体撮像素子１０のうち、撮像領域から水平転送レジスタ、さらに出力部に至るまでの要部が示されている。   That is, FIG. 1 shows a main part of the CCD solid-state imaging device 10 from the imaging region to the horizontal transfer register and further to the output unit.

CCD固体撮像素子１０において、画素となる複数の光電変換素子たる受光センサ１１は、マトリクス（行列）状に配列されている。各受光センサ１１の列に対して、複数のCCD構造の垂直転送レジスタ１３が形成されている。各垂直転送レジスタ１３の最終段に接続するようにCCD構造の水平転送レジスタ１４が形成されている。水平転送レジスタ１４の後段には、出力部１６、相関二重サンプリング（CDS）部１７、および出力端子ｔoutがその順番に電気的に接続されている。 In the CCD solid-state imaging device 10, the light receiving sensors 11 that are a plurality of photoelectric conversion elements serving as pixels are arranged in a matrix. A plurality of CCD structure vertical transfer registers 13 are formed for each row of light receiving sensors 11. A horizontal transfer register 14 having a CCD structure is formed so as to be connected to the final stage of each vertical transfer register 13. At the subsequent stage of the horizontal transfer register 14, an output unit 16, a correlated double sampling (CDS) unit 17, and an output terminal t out are electrically connected in that order.

垂直転送レジスタ１３は、１つの受光センサ１１に対して２つの垂直転送電極が対応するように形成されている。垂直転送レジスタ１３は、４相の垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４で信号電荷を垂直方向に転送駆動するように構成される。即ち、垂直転送駆動部１８は、４つの転送電極１２１、１２２、１２３、１２４に夫々垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４を印加する。このパルスの高さ（信号レベル）は、切替タイミング制御部１９によって制御される。図１の例では、受光センサ１１の位置に対応して転送電極１２１、１２３が形成される。垂直方向の最終に位置する受光センサ１１は、垂直転送パルスφＶ３が印加される転送電極１２３に対応している。   The vertical transfer register 13 is formed so that two vertical transfer electrodes correspond to one light receiving sensor 11. The vertical transfer register 13 is configured to transfer and drive signal charges in the vertical direction by four-phase vertical transfer pulses φV1, φV2, φV3, and φV4. That is, the vertical transfer driver 18 applies vertical transfer pulses φV1, φV2, φV3, and φV4 to the four transfer electrodes 121, 122, 123, and 124, respectively. The height (signal level) of this pulse is controlled by the switching timing control unit 19. In the example of FIG. 1, transfer electrodes 121 and 123 are formed corresponding to the position of the light receiving sensor 11. The light receiving sensor 11 located at the end in the vertical direction corresponds to the transfer electrode 123 to which the vertical transfer pulse φV3 is applied.

垂直転送レジスタ１３は、最終段の転送電極（φＶ４が印加される転送電極）１２４の後段に形成されたストレージゲート部及びホールドゲート部を介して水平転送レジスタ１４に接続される。各転送電極１２１乃至１２４、ストレージゲート部の転送電極２１及びホールドゲート部の転送電極２２は、夫々各垂直転送レジスタ１３に共通となるように、水平方向に延長して形成されている。転送電極２１，２３は、垂直転送パルスφＶｓｔｇ，φＶHLDで信号電荷を垂直方向に転送駆動するように構成される。即ち、垂直転送駆動部１８はまた、転送電極２１，２２に夫々垂直転送パルスφＶSTG，φＶHLDを印加する。パルスの電圧振幅（パルスの高さ）は、切替タイミング制御部１９によって制御される。   The vertical transfer register 13 is connected to the horizontal transfer register 14 via a storage gate portion and a hold gate portion formed at the subsequent stage of the final-stage transfer electrode (transfer electrode to which φV4 is applied) 124. The transfer electrodes 121 to 124, the transfer electrode 21 of the storage gate portion, and the transfer electrode 22 of the hold gate portion are formed to extend in the horizontal direction so as to be common to the vertical transfer registers 13, respectively. The transfer electrodes 21 and 23 are configured to transfer and drive signal charges in the vertical direction by vertical transfer pulses φVstg and φVHLD. That is, the vertical transfer driver 18 also applies vertical transfer pulses φVSTG and φVHLD to the transfer electrodes 21 and 22, respectively. The voltage amplitude (pulse height) of the pulse is controlled by the switching timing control unit 19.

水平転送レジスタ１４は、各垂直転送レジスタ１３に対応して２つの水平転送電極１５１５１、１５２が対応するように形成されている。水平転送レジスタ１４は、２相の水平駆動パルスφＨ１，φＨ２で信号電荷を水平方向に転送駆動するように構成される。   The horizontal transfer register 14 is formed so that two horizontal transfer electrodes 15151 and 152 correspond to each vertical transfer register 13. The horizontal transfer register 14 is configured to transfer and drive signal charges in the horizontal direction with two-phase horizontal drive pulses φH1 and φH2.

［本発明が適用された固体撮像素子の動作の概略］ [Outline of operation of solid-state imaging device to which the present invention is applied]

CCD固体撮像素子１０の受光センサ１１においては、受光された光が光電変換されて、その受光量に応じた信号電荷が蓄積される。この受光センサ１１の信号電荷は、例えば垂直ブランキング期間に受光センサ１１から垂直転送レジスタ１３へ読み出される。最下端に位置する受光センサ１１に対応した信号電荷は、垂直転送レジスタ１３と水平転送レジスタ１４間のストレージゲート部に転送される。   In the light receiving sensor 11 of the CCD solid-state imaging device 10, the received light is photoelectrically converted, and signal charges corresponding to the amount of received light are accumulated. The signal charge of the light receiving sensor 11 is read from the light receiving sensor 11 to the vertical transfer register 13 in the vertical blanking period, for example. The signal charge corresponding to the light receiving sensor 11 located at the lowermost end is transferred to the storage gate portion between the vertical transfer register 13 and the horizontal transfer register 14.

以後、水平ブランキング期間で、１水平ライン毎の信号電荷が順次垂直転送される。即ち、垂直転送駆動部１８は、転送電極１２１、１２２、１２３、１２４、２１、２２等に夫々垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４，φＶSTG，φＶHLDを印加する。これにより、いわゆる垂直ラインシフトが行われる。その結果、信号電荷が、水平転送レジスタ１４に順次転送されていく。そして、水平転送レジスタ１４に転送された信号電荷は、水平有効走査期間に水平方向に転送され、出力部１６及びＣＤＳ回路１７を通じて出力端子ｔoutから出力される。 Thereafter, the signal charges for each horizontal line are sequentially transferred in the horizontal blanking period. That is, the vertical transfer driver 18 applies vertical transfer pulses φV1, φV2, φV3, φV4, φVSTG, and φVHLD to the transfer electrodes 121, 122, 123, 124, 21, 22, and the like, respectively. Thereby, a so-called vertical line shift is performed. As a result, the signal charges are sequentially transferred to the horizontal transfer register 14. The signal charge transferred to the horizontal transfer register 14 is transferred in the horizontal direction during the horizontal effective scanning period, and is output from the output terminal t out through the output unit 16 and the CDS circuit 17.

CCD固体撮像素子１０は、通常転送動作の直前に、垂直転送レジスタ１３の残留電荷（暗電流）や、垂直転送レジスタ１３に溢れ出したスミア電荷を掃き出す動作、即ち高速掃き出し動作を行っている。   The CCD solid-state imaging device 10 performs an operation of sweeping out residual charges (dark current) of the vertical transfer register 13 and smear charges overflowing the vertical transfer register 13, that is, a high-speed sweeping operation, immediately before the normal transfer operation.

即ち、垂直転送駆動部１８は、転送電極１２１、１２２、１２３、１２４、２１、２２等に夫々垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４，φＶSTG，φＶHLD等を印加する。これにより、いわゆる垂直ラインシフトが行われる。その結果、残留電荷やスミア電荷が、水平転送レジスタ１４に順次転送されていく。そして、水平転送レジスタ１４に転送された残留電荷やスミア電荷は、水平方向に転送され、出力部１６及びＣＤＳ回路１７を通じて出力端子ｔoutから出力される（掃き出される）。 That is, the vertical transfer driver 18 applies vertical transfer pulses φV1, φV2, φV3, φV4, φVSTG, φVHLD, and the like to the transfer electrodes 121, 122, 123, 124, 21, 22 and the like. Thereby, a so-called vertical line shift is performed. As a result, residual charges and smear charges are sequentially transferred to the horizontal transfer register 14. The residual charges and smear charges transferred to the horizontal transfer register 14 are transferred in the horizontal direction and output (swept out) from the output terminal t out through the output unit 16 and the CDS circuit 17.

図２は、高速掃き出し動作と通常転送動作時における、垂直転送駆動部１８の転送パルスのタイミングチャートの例を示している。   FIG. 2 shows an example of a timing chart of transfer pulses of the vertical transfer driver 18 during the high-speed sweeping operation and the normal transfer operation.

図２のＡは、転送電極１２１、１２２、１２３、１２４、２１、２２等に夫々印加される垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４，φＶSTG，φＶHLD等の全体のタイミングチャートを示している。   2A shows an overall timing chart of vertical transfer pulses φV1, φV2, φV3, φV4, φVSTG, φVHLD and the like applied to the transfer electrodes 121, 122, 123, 124, 21, 22 and the like, respectively.

図２のＢは、後述する切替タイミングである時刻t1付近の、所定の１つの電極に印加される垂直転送パルスのタイミングチャートの拡大図を示している。   FIG. 2B shows an enlarged view of a timing chart of a vertical transfer pulse applied to one predetermined electrode near time t1, which is a switching timing described later.

図２のＢに示されるように、通常転送動作時には、低電位ＶＬと高電位ＶＭとの間を変化するパルスが、垂直転送パルスとして電極に印加される。即ち、パルスの電圧振幅Ｖ＝ＶＭ−ＶＬとなる。   As shown in FIG. 2B, during the normal transfer operation, a pulse changing between the low potential VL and the high potential VM is applied to the electrode as a vertical transfer pulse. That is, the voltage amplitude V of the pulse is V = VM−VL.

これに対して、高速掃き出し動作時には、中間電位ＶＸと高電位ＶＭとの間を変化するパルスが、垂直転送パルスとして電極に印加される。即ち、パルスの電圧振幅Ｖ＝ＶＭ−ＶＸ（＜ＶＭ−ＶＬ）となる。これにより、消費電流の削減を図ることができるようになる。   On the other hand, during the high-speed sweeping operation, a pulse that changes between the intermediate potential VX and the high potential VM is applied to the electrode as a vertical transfer pulse. That is, the pulse voltage amplitude V = VM−VX (<VM−VL). As a result, current consumption can be reduced.

具体的には、容量をＣと記述し、上述の如く電圧振幅をＶと記述し、周波数をｆと記述すると、消費電力Ｗは、ＣＶ2ｆに比例する。よって、従来の消費電力Ｗ（＝通常転送時の消費電力Ｗ）＝１とした場合には、図２の例の高速掃き出し時の消費電力Ｗ＝（ＶＭ−ＶＸ）2／（ＶＭ−ＶＬ）2と従来よりも低くなり、低消費電力を実現できる。 Specifically, when the capacity is described as C, the voltage amplitude is described as V as described above, and the frequency is described as f, the power consumption W is proportional to CV 2 f. Therefore, when the conventional power consumption W (= power consumption W during normal transfer) = 1, the power consumption W at the time of high-speed sweeping in the example of FIG. 2 = (VM−VX) 2 / (VM−VL) 2 and lower than conventional, low power consumption can be realized.

具体的には例えば、ＶＭ＝０Ｖ、ＶＬ＝−８Ｖ、ｆ＝５０ｋＨｚ、Ｃ（トータルのＣ）＝２０ｎＦ、ＶＸ＝−６Ｖとする。高速掃き出し動作の期間が全体の１０％であるとする。この場合、従来においては、通常転送動作時も高速掃き出し動作時も、電圧振幅Ｖ＝ＶＭ−ＶＬの垂直転送パルスが使用されていたため、消費電力Ｗ＝６４ｍＷになる。これに対して、図２の例では、高速掃き出し動作時には、電圧振幅Ｖ＝ＶＭ−ＶＸ（＜ＶＭ−ＶＬ）の垂直転送パルスが使用される。これにより、図２の例では、消費電力Ｗ＝６０．１ｍＷとなり、消費電流の削減を図れていることがわかる。   Specifically, for example, VM = 0V, VL = −8V, f = 50 kHz, C (total C) = 20 nF, and VX = −6V. Assume that the period of the high-speed sweeping operation is 10% of the whole. In this case, conventionally, since the vertical transfer pulse having the voltage amplitude V = VM−VL is used during both the normal transfer operation and the high-speed sweeping operation, the power consumption is W = 64 mW. On the other hand, in the example of FIG. 2, a vertical transfer pulse having a voltage amplitude V = VM−VX (<VM−VL) is used during the high-speed sweeping operation. Thereby, in the example of FIG. 2, it turns out that it becomes the power consumption W = 60.1mW, and reduction of a consumption current is aimed at.

なお、中間電位ＶＸは、ＶＬ＜ＶＭ＜ＶＸの関係が成立する電位であって、残留電荷（案電流）やスミア電荷を許容できる電位であれば、特に限定されない。   The intermediate potential VX is not particularly limited as long as it is a potential that satisfies the relationship of VL <VM <VX, and can allow a residual charge (planned current) or a smear charge.

また、高速掃き出し動作時のパルスの電圧振幅も、消費電力の削減を行えれば足り、図２の例に限定されない。例えば、図示はしないが、低電位ＶＬと中間電位ＶＸとの間を変化するパルスを、垂直転送パルスとして電極に印加するようにしてもよい。即ち、パルス電圧振幅Ｖ＝ＶＸ−ＶＬ（＜ＶＭ−ＶＬ）となる。この場合も、消費電力Ｗ＝（ＶＸ−ＶＬ）2／（ＶＭ−ＶＬ）2と従来よりも低くなり、即ち、上述の具体例では消費電力Ｗ＝６０．１ｍＷとなり、低消費電力を実現できる。 Further, the voltage amplitude of the pulse during the high-speed sweeping operation is not limited to the example of FIG. 2 as long as the power consumption can be reduced. For example, although not shown, a pulse changing between the low potential VL and the intermediate potential VX may be applied to the electrode as a vertical transfer pulse. That is, the pulse voltage amplitude V = VX−VL (<VM−VL). Also in this case, the power consumption W = (VX−VL) 2 / (VM−VL) 2 , which is lower than that of the prior art. .

また、高速掃き捨て動作と通常転送との切替タイミング（図２の例では時刻t1）は、図１の切替タイミング制御部１９によって制御される。即ち、垂直転送駆動部１８は、切替タイミング制御部１９の制御に基づいて、図２に示されるように、各々の垂直転送パルスを、各垂直転送レジスタ１３の対応する電極にそれぞれ印加する。   Further, the switching timing (time t1 in the example of FIG. 2) between the high-speed sweeping-out operation and the normal transfer is controlled by the switching timing control unit 19 in FIG. That is, the vertical transfer driving unit 18 applies each vertical transfer pulse to the corresponding electrode of each vertical transfer register 13 as shown in FIG. 2 based on the control of the switching timing control unit 19.

以下、このような垂直転送駆動部１８の幾つかの構成例について説明する。   Hereinafter, several configuration examples of the vertical transfer driving unit 18 will be described.

［垂直転送駆動部１８の第１の例］ [First Example of Vertical Transfer Driving Unit 18]

図３は、垂直転送駆動部１８の第１の例の構成を示す図である。   FIG. 3 is a diagram illustrating a configuration of a first example of the vertical transfer driving unit 18.

ただし、図３においては、垂直転送駆動部１８のうち、垂直転送パルスφＶ１を出力する部分（以下、パルス出力部分と称する）のみが図示されている。即ち、実際には、垂直転送パルスφＶ２，φＶ３，φＶ４，φＶSTG，φＶHLD等の各々に対応するパルス出力部分として、図３の構成の回路がそれぞれ設けられることになる。   However, in FIG. 3, only a portion (hereinafter referred to as a pulse output portion) that outputs the vertical transfer pulse φV1 in the vertical transfer driving unit 18 is illustrated. That is, actually, the circuits having the configuration shown in FIG. 3 are provided as pulse output portions corresponding to the vertical transfer pulses φV2, φV3, φV4, φVSTG, φVHLD, and the like.

図３の例では、垂直転送駆動部１８のパルス出力部分は、スイッチング素子５１Ｍ乃至５１Ｘを含むように構成される。スイッチング素子５１Ｍは、オン状態のときには、電源の高電位ＶＭを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子５１Ｌは、オン状態のときには、電源の低電位ＶＬを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子５１Ｈは、オン状態のときには、電源の電位ＶＨを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子５１Ｘは、オン状態のときには、電源の中間電位ＶＸを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。   In the example of FIG. 3, the pulse output portion of the vertical transfer driving unit 18 is configured to include switching elements 51M to 51X. The switching element 51M outputs a high potential VM of the power supply when in the on state, and outputs a potential 0 (inhibit output) when in the off state. The switching element 51L outputs a low potential VL of the power supply when in an on state, and outputs a potential 0 (inhibiting output) when in an off state. The switching element 51H outputs the potential VH of the power supply when in the on state, and outputs the potential 0 (prohibits output) when in the off state. The switching element 51X outputs the intermediate potential VX of the power source when in the on state, and outputs the potential 0 (prohibits output) when in the off state.

スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えは、切替タイミング制御部１９の制御によってなされる。   Switching of the on / off states of the switching elements 51M to 51X is performed under the control of the switching timing control unit 19.

なお、図示はしないが、スイッチング素子５１Ｍ乃至５１Ｘの接続の形態は、後述する動作を行える形態であれば特に限定されない。   Although not shown, the connection form of the switching elements 51M to 51X is not particularly limited as long as it can perform the operation described later.

次に、図４乃至図６を参照して、図３の例の垂直転送駆動部１８のパルス出力部分の動作について説明する。   Next, the operation of the pulse output portion of the vertical transfer driver 18 in the example of FIG. 3 will be described with reference to FIGS.

図４は、通常転送動作時における、図３の例の垂直転送駆動部１８のパルス出力部分の出力、即ち垂直転送パルスφＶ１のタイミングチャートの一例を示している。   FIG. 4 shows an example of a timing chart of the output of the pulse output portion of the vertical transfer driver 18 in the example of FIG. 3, that is, the vertical transfer pulse φV1 during the normal transfer operation.

時刻ta4においては、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｍのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、高電位ＶＭとなっている。   At the time ta4, only the switching element 51M is turned on among the switching elements 51M to 51X, and the others are turned off. For this reason, the potential of the vertical transfer pulse φV1 is the high potential VM.

その後、時刻tb4になると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｌのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc4になると、低電位ＶＬになる。   Thereafter, at time tb4, the switching timing control unit 19 controls switching of the on / off states of the switching elements 51M to 51X. Thereby, only the switching element 51L is turned on among the switching elements 51M to 51X, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 decreases and reaches the low potential VL at time tc4.

その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｍのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。   Thereafter, although not shown, when the predetermined switching timing is reached, the switching timing control unit 19 controls switching of the on / off states of the switching elements 51M to 51X. Thereby, only the switching element 51M is turned on among the switching elements 51M to 51X, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 rises and becomes a high potential VM.

以降、このような一連の動作が繰り返される。その結果、図２のＢの通常転送動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。   Thereafter, such a series of operations is repeated. As a result, a pulse in the normal transfer operation of FIG. 2B, that is, a pulse having the voltage amplitude V = VM−VL is applied to the transfer electrode 121 of the vertical transfer register 13 as the vertical transfer pulse φV1.

なお、図４は、図２のＢの一部の拡大図であるため、時刻tb4と時刻tc4との間の時間が長く描画されている。換言すると、図２のＢでは、時刻tb4と時刻tc4との間の時間は無視できるほどの短時間であるとして、垂直転送パルスφＶ１の電位は瞬時に切り替わるように描画されている。このことは、他の図においても同様とする。   Note that FIG. 4 is an enlarged view of a part of B in FIG. 2, so that the time between time tb4 and time tc4 is drawn longer. In other words, in FIG. 2B, the potential between the time tb4 and the time tc4 is drawn so that the potential of the vertical transfer pulse φV1 is switched instantaneously, assuming that the time is negligible. The same applies to other drawings.

図５は、高速掃き出し動作時における、図３の例の垂直転送駆動部１８のパルス出力部分の出力、即ち垂直転送パルスφＶ１のタイミングチャートの一例を示している。   FIG. 5 shows an example of a timing chart of the output of the pulse output portion of the vertical transfer driver 18 in the example of FIG. 3, that is, the vertical transfer pulse φV1 during the high-speed sweeping operation.

時刻ta5においては、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｍのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１は電位は、高電位ＶＭとなっている。   At time ta5, of the switching elements 51M to 51X, only the switching element 51M is turned on, and the others are turned off. For this reason, the potential of the vertical transfer pulse φV1 is the high potential VM.

その後、時刻tb5になると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｘのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc5になると、中間電位ＶＸになる。   Thereafter, at time tb5, the switching timing control unit 19 controls switching of the on / off states of the switching elements 51M to 51X. Accordingly, only the switching element 51X is turned on among the switching elements 51M to 51X, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 decreases and reaches the intermediate potential VX at time tc5.

その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｍのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。   Thereafter, although not shown, when the predetermined switching timing is reached, the switching timing control unit 19 controls switching of the on / off states of the switching elements 51M to 51X. Thereby, only the switching element 51M is turned on among the switching elements 51M to 51X, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 rises and becomes a high potential VM.

以降、このような一連の動作が繰り返される。その結果、図２のＢの高速掃き出し動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＸとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。   Thereafter, such a series of operations is repeated. As a result, a pulse in the high-speed sweep operation shown in FIG. 2B, that is, a pulse having the voltage amplitude V = VM−VX is applied to the transfer electrode 121 of the vertical transfer register 13 as the vertical transfer pulse φV1.

図６は、高速掃き出し動作時における、図３の例の垂直転送駆動部１８のパルス出力部分の出力、即ち垂直転送パルスφＶ１のタイミングチャートの一例であって、図５とは異なる例を示している。   FIG. 6 is an example of a timing chart of the output of the pulse output portion of the vertical transfer driver 18 in the example of FIG. 3, that is, the vertical transfer pulse φV1 in the high-speed sweeping operation, and shows an example different from FIG. Yes.

時刻ta6においては、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｘのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１は電位は、中間電位ＶＸとなっている。   At the time ta6, only the switching element 51X is turned on among the switching elements 51M to 51X, and the others are turned off. For this reason, the potential of the vertical transfer pulse φV1 is the intermediate potential VX.

その後、時刻tb6になると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｌのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc6になると、低電位ＶＬになる。   Thereafter, at time tb6, the switching timing control unit 19 controls switching of the on / off states of the switching elements 51M to 51X. Thereby, only the switching element 51L is turned on among the switching elements 51M to 51X, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 decreases, and at time tc6, the potential becomes the low potential VL.

その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｘのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、中間電位ＶＸになる。   Thereafter, although not shown, when the predetermined switching timing is reached, the switching timing control unit 19 controls switching of the on / off states of the switching elements 51M to 51X. Accordingly, only the switching element 51X is turned on among the switching elements 51M to 51X, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 increases and becomes the intermediate potential VX.

以降、このような一連の動作が繰り返される。その結果、図示はしないが、電圧振幅Ｖ＝ＶＸ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。   Thereafter, such a series of operations is repeated. As a result, although not shown, a pulse having a voltage amplitude V = VX−VL is applied to the transfer electrode 121 of the vertical transfer register 13 as the vertical transfer pulse φV1.

［垂直転送駆動部１８の第２の例］ [Second Example of Vertical Transfer Driving Unit 18]

図７，図８は、垂直転送駆動部１８の第２の例の構成を示す図である。   7 and 8 are diagrams showing the configuration of the second example of the vertical transfer driving unit 18.

ただし、図７，図８においては、垂直転送駆動部１８のうち、垂直転送パルスφＶ１のパルス出力部分のみが図示されている。即ち、実際には、垂直転送パルスφＶ２，φＶ３，φＶ４，φＶSTG，φＶHLD等の各々に対応するパルス出力部分として、図７または図８の構成の回路がそれぞれ設けられることになる。   7 and 8, only the pulse output portion of the vertical transfer pulse φV1 in the vertical transfer driver 18 is shown. That is, actually, circuits having the configuration of FIG. 7 or FIG. 8 are provided as pulse output portions corresponding to the vertical transfer pulses φV2, φV3, φV4, φVSTG, φVHLD, and the like.

図７の例では、垂直転送駆動部１８のパルス出力部分は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓを含むように構成される。スイッチング素子７１Ｍは、オン状態のときには、電源の高電位ＶＭを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子７１Ｈは、オン状態のときには、電源の電位ＶＨを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子７１Ｓは、切替タイミング制御部１９の制御によって、電源の電位が低電位ＶＬまたは中間電位ＶＸに切り替えられる。よって、スイッチング素子７１Ｓは、オン状態のときには、低電位ＶＬと中間電位ＶＸのうち、電源の電位として切り替えられている方を出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。   In the example of FIG. 7, the pulse output portion of the vertical transfer driver 18 is configured to include switching elements 71M, 71H, and 71S. The switching element 71M outputs the high potential VM of the power supply when in the on state, and outputs the potential 0 (prohibits output) when in the off state. The switching element 71H outputs the potential VH of the power supply when in the on state and outputs the potential 0 (prohibits output) when in the off state. In the switching element 71S, the potential of the power supply is switched to the low potential VL or the intermediate potential VX under the control of the switching timing control unit 19. Therefore, the switching element 71S outputs one of the low potential VL and the intermediate potential VX, which is switched as the power supply potential, in the on state, and outputs the potential 0 in the off state (prohibit output). ).

一方、図８の例では、垂直転送駆動部１８のパルス出力部分は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓを含むように構成される。スイッチング素子８１Ｌは、オン状態のときには、電源の低電位ＶＬを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子８１Ｈは、オン状態のときには、電源の電位ＶＨを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子８１Ｓは、切替タイミング制御部１９の制御によって、電源の電位が高電位ＶＭまたは中間電位ＶＸに切り替えられる。よって、スイッチング素子８１Ｓは、オン状態のときには、高電位ＶＭと中間電位ＶＸのうち、電源の電位として切り替えられている方を出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。   On the other hand, in the example of FIG. 8, the pulse output portion of the vertical transfer driver 18 is configured to include switching elements 81L, 81H, 81S. The switching element 81L outputs a low potential VL of the power supply when in the on state, and outputs a potential 0 (prohibits output) when in the off state. The switching element 81H outputs the potential VH of the power supply when in the on state, and outputs the potential 0 (prohibits output) when in the off state. In the switching element 81S, the potential of the power supply is switched to the high potential VM or the intermediate potential VX under the control of the switching timing control unit 19. Therefore, the switching element 81S outputs one of the high potential VM and the intermediate potential VX, which is switched as the power supply potential, when in the on state, and outputs the potential 0 when the switching element 81S is in the off state (inhibiting output). ).

スイッチング素子７１Ｍ．７１Ｈ，７１Ｓ，８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えは、切替タイミング制御部１９の制御によってなされる。   Switching element 71M. Switching of the on / off states of 71H, 71S, 81L, 81H, and 81S is performed under the control of the switching timing control unit 19.

なお、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓの接続の形態や、スイッチング素子８１Ｌ，７１Ｈ，７１Ｓの接続の形態は、後述する動作を行える形態であれば特に限定されない。   Note that the connection form of the switching elements 71M, 71H, and 71S and the connection form of the switching elements 81L, 71H, and 71S are not particularly limited as long as the operation can be performed later.

次に、図７または図８の例の垂直転送駆動部１８のパルス出力部分の動作について説明する。なお、出力波形自体は、図７の例では、図４と図５に示される波形となり、図８の例では、図４と図６に示される波形となる。よって、以下においても、図４乃至図６を参照して説明する。   Next, the operation of the pulse output portion of the vertical transfer driver 18 in the example of FIG. 7 or FIG. 8 will be described. Note that the output waveform itself is the waveform shown in FIGS. 4 and 5 in the example of FIG. 7, and the waveform shown in FIGS. 4 and 6 in the example of FIG. Therefore, the following description will be given with reference to FIGS.

はじめに、図７の例の垂直転送駆動部１８のパルス出力部分の動作について説明する。   First, the operation of the pulse output portion of the vertical transfer driver 18 in the example of FIG. 7 will be described.

通常転送動作の場合には、図４の例の動作が行われることになる。   In the case of the normal transfer operation, the operation of the example of FIG. 4 is performed.

図４には図示はしないが、高速掃き出し動作から通常転送動作に切り替えるタイミング（図２の例では時刻ｔ１）において、切替タイミング制御部１９は、スイッチング素子７１Ｓの電源の電位を、中間電位ＶＭから低電位ＶＬに切り替える。   Although not shown in FIG. 4, at the timing of switching from the high-speed sweeping operation to the normal transfer operation (time t1 in the example of FIG. 2), the switching timing control unit 19 changes the power supply potential of the switching element 71S from the intermediate potential VM. Switch to low potential VL.

その後は、図４に示されるように、通常転送動作時の時刻ta4においては、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｍのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、高電位ＶＭとなっている。   Thereafter, as shown in FIG. 4, at time ta4 during the normal transfer operation, only switching element 71M among switching elements 71M, 71H, 71S is turned on, and the rest are turned off. . For this reason, the potential of the vertical transfer pulse φV1 is the high potential VM.

その後、時刻tb4になると、切替タイミング制御部１９は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｓのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc4になると、低電位ＶＬになる。   Thereafter, at time tb4, the switching timing control unit 19 controls switching of the on / off states of the switching elements 71M, 71H, 71S. Thereby, only switching element 71S is turned on among switching elements 71M, 71H, and 71S, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 decreases and reaches the low potential VL at time tc4.

その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｍのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。   After that, although not shown, when the predetermined switching timing is reached, the switching timing control unit 19 controls switching of the on / off states of the switching elements 71M, 71H, 71S. Thereby, only switching element 71M is turned on among switching elements 71M, 71H, and 71S, and the rest is turned off. As a result, the potential of the vertical transfer pulse φV1 rises and becomes a high potential VM.

以降、このような一連の動作が繰り返される。その結果、図２のＢの通常転送動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。   Thereafter, such a series of operations is repeated. As a result, a pulse in the normal transfer operation of FIG. 2B, that is, a pulse having the voltage amplitude V = VM−VL is applied to the transfer electrode 121 of the vertical transfer register 13 as the vertical transfer pulse φV1.

一方、高速掃き出し動作の場合には、図５の例の動作が行われることになる。   On the other hand, in the case of the high-speed sweep-out operation, the operation in the example of FIG. 5 is performed.

図５には図示はしないが、通常転送動作から高速掃き出し動作に切り替えるタイミングにおいて、切替タイミング制御部１９は、スイッチング素子７１Ｓの電源の電位を、低電位ＶＬから中間電位ＶＸに切り替える。   Although not shown in FIG. 5, at the timing of switching from the normal transfer operation to the high-speed sweeping operation, the switching timing control unit 19 switches the power supply potential of the switching element 71S from the low potential VL to the intermediate potential VX.

その後は、図５に示されるように、時刻ta5においては、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｍのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、高電位ＶＭとなっている。   Thereafter, as shown in FIG. 5, at time ta5, only switching element 71M among switching elements 71M, 71H, and 71S is turned on, and the others are turned off. For this reason, the potential of the vertical transfer pulse φV1 is the high potential VM.

その後、時刻tb5になると、切替タイミング制御部１９は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｓのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc5になると、中間電位ＶＸになる。   Thereafter, at time tb5, the switching timing control unit 19 controls switching of the on / off states of the switching elements 71M, 71H, 71S. Thereby, only switching element 71S is turned on among switching elements 71M, 71H, and 71S, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 decreases and reaches the intermediate potential VX at time tc5.

その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｍのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。   After that, although not shown, when the predetermined switching timing is reached, the switching timing control unit 19 controls switching of the on / off states of the switching elements 71M, 71H, 71S. Thereby, only switching element 71M is turned on among switching elements 71M, 71H, and 71S, and the rest is turned off. As a result, the potential of the vertical transfer pulse φV1 rises and becomes a high potential VM.

以降、このような一連の動作が繰り返される。その結果、図２のＢの高速掃き出し動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＸとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。   Thereafter, such a series of operations is repeated. As a result, a pulse in the high-speed sweep operation shown in FIG. 2B, that is, a pulse having the voltage amplitude V = VM−VX is applied to the transfer electrode 121 of the vertical transfer register 13 as the vertical transfer pulse φV1.

次に、図８の例の垂直転送駆動部１８のパルス出力部分の動作について説明する。   Next, the operation of the pulse output portion of the vertical transfer driver 18 in the example of FIG. 8 will be described.

通常転送動作の場合には、図４の例の動作が行われることになる。   In the case of the normal transfer operation, the operation of the example of FIG. 4 is performed.

図４には図示はしないが、高速掃き出し動作から通常転送動作に切り替えるタイミング（図２の例では時刻ｔ１）において、切替タイミング制御部１９は、スイッチング素子８１Ｓの電源の電位を、中間電位ＶＭから高電位ＶＭに切り替える。   Although not shown in FIG. 4, at the timing of switching from the high-speed sweep operation to the normal transfer operation (time t1 in the example of FIG. 2), the switching timing control unit 19 changes the power supply potential of the switching element 81S from the intermediate potential VM. Switch to high potential VM.

その後は、図４に示されるように、通常転送動作時の時刻ta4においては、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｓのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、高電位ＶＭとなっている。   After that, as shown in FIG. 4, at the time ta4 during the normal transfer operation, only the switching element 81S among the switching elements 81L, 81H, 81S is turned on, and the others are turned off. . For this reason, the potential of the vertical transfer pulse φV1 is the high potential VM.

その後、時刻tb4になると、切替タイミング制御部１９は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｌのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc4になると、低電位ＶＬになる。   Thereafter, at time tb4, the switching timing control unit 19 controls switching of the on / off states of the switching elements 81L, 81H, 81S. As a result, only the switching element 81L is turned on among the switching elements 81L, 81H, and 81S, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 decreases and reaches the low potential VL at time tc4.

その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｓのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。   Thereafter, although not shown, when the predetermined switching timing is reached, the switching timing control unit 19 controls switching of the on / off states of the switching elements 81L, 81H, 81S. Thereby, only switching element 81S is turned on among switching elements 81L, 81H, 81S, and the other is turned off. As a result, the potential of the vertical transfer pulse φV1 rises and becomes a high potential VM.

以降、このような一連の動作が繰り返される。その結果、図２のＢの通常転送動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。   Thereafter, such a series of operations is repeated. As a result, a pulse in the normal transfer operation of FIG. 2B, that is, a pulse having the voltage amplitude V = VM−VL is applied to the transfer electrode 121 of the vertical transfer register 13 as the vertical transfer pulse φV1.

一方、高速掃き出し動作の場合には、図６の例の動作が行われることになる。   On the other hand, in the case of the high-speed sweep-out operation, the operation in the example of FIG. 6 is performed.

図６には図示はしないが、通常転送動作から高速掃き出し動作に切り替えるタイミングにおいて、切替タイミング制御部１９は、スイッチング素子８１Ｓの電源の電位を、高電位ＶＭから中間電位ＶＸに切り替える。   Although not shown in FIG. 6, at the timing of switching from the normal transfer operation to the high-speed sweeping operation, the switching timing control unit 19 switches the power supply potential of the switching element 81S from the high potential VM to the intermediate potential VX.

その後は、図６に示されるように、時刻ta6においては、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｓのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、中間電位ＶＸとなっている。   Thereafter, as shown in FIG. 6, at time ta6, only switching element 81S among switching elements 81L, 81H, and 81S is turned on, and the others are turned off. For this reason, the potential of the vertical transfer pulse φV1 is the intermediate potential VX.

その後、時刻tb6になると、切替タイミング制御部１９は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｌのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc6になると、低電位ＶＬになる。   Thereafter, at time tb6, the switching timing control unit 19 controls switching of the on / off states of the switching elements 81L, 81H, 81S. As a result, only the switching element 81L is turned on among the switching elements 81L, 81H, and 81S, and the others are turned off. As a result, the potential of the vertical transfer pulse φV1 decreases, and at time tc6, the potential becomes the low potential VL.

その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｓのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、中間電位ＶＸになる。   Thereafter, although not shown, when the predetermined switching timing is reached, the switching timing control unit 19 controls switching of the on / off states of the switching elements 81L, 81H, 81S. Thereby, only switching element 81S is turned on among switching elements 81L, 81H, 81S, and the other is turned off. As a result, the potential of the vertical transfer pulse φV1 increases and becomes the intermediate potential VX.

以降、このような一連の動作が繰り返される。その結果、図示はしないが、電圧振幅Ｖ＝ＶＸ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。   Thereafter, such a series of operations is repeated. As a result, although not shown, a pulse having a voltage amplitude V = VX−VL is applied to the transfer electrode 121 of the vertical transfer register 13 as the vertical transfer pulse φV1.

［垂直転送駆動部１８の第３の例］ [Third Example of Vertical Transfer Driving Unit 18]

垂直転送駆動部１８の第３の例では、垂直ラインシフトを水平有効走査期間中に行うための技術として、特許文献３に開示されている次のような技術が採用されていることが前提となる。   In the third example of the vertical transfer driving unit 18, it is assumed that the following technique disclosed in Patent Document 3 is adopted as a technique for performing the vertical line shift during the horizontal effective scanning period. Become.

即ち、各垂直転送レジスタ１３に印加される垂直転送パルスφＶ１乃至φＶ４等の立ち上がり及び立ち下がりにおいて、いわゆるトランジェントによるクロストークノイズの影響を無くす必要がある。このため、垂直ラインシフトの垂直転送パルスφＶ１乃至φＶ４等の立ち上がり及び立ち下がりの傾きΔＶ／ΔＴ（ΔＶはパルス電圧、ΔＴは時間である）を小さくする技術が特許文献３に開示されている。このようなトランジェントスピードを遅くする技術を、以下、低ＳＲ駆動技術と称する。ここで、トランジェントスピードΔＶ／ΔＴは、垂直転送パルスφＶ１乃至φＶ４等が印加されときに発生するクロストークノイズが、図１のCDS部１７で除去できる程度に低速とする。   That is, it is necessary to eliminate the influence of crosstalk noise caused by so-called transients at the rise and fall of the vertical transfer pulses φV1 to φV4 applied to each vertical transfer register 13. For this reason, Patent Document 3 discloses a technique for reducing the rising and falling slopes ΔV / ΔT (ΔV is a pulse voltage and ΔT is time) of vertical transfer pulses φV1 to φV4 of vertical line shift. Such a technique for reducing the transient speed is hereinafter referred to as a low SR driving technique. Here, the transient speed ΔV / ΔT is set so low that the crosstalk noise generated when the vertical transfer pulses φV1 to φV4 and the like are applied can be removed by the CDS unit 17 of FIG.

図９は、低ＳＲ駆動技術が適用された場合の、通常転送動作時における垂直転送パルスφＶ１のタイミングチャートの一例を示している。   FIG. 9 shows an example of a timing chart of the vertical transfer pulse φV1 during the normal transfer operation when the low SR driving technique is applied.

垂直転送駆動部１８は、垂直転送パルスφＶ１として、図９に示されるような波形を出力する構成を有しているとする。また、この場合、垂直転送パルスφＶ１乃至φＶ４等の立ち上がり及び立ち下がり部分では、例えば、切替タイミング制御部１９から電位VDDの入力信号が入力され続けるとする。   The vertical transfer driver 18 is assumed to have a configuration for outputting a waveform as shown in FIG. 9 as the vertical transfer pulse φV1. In this case, it is assumed that, for example, the input signal of the potential VDD is continuously input from the switching timing control unit 19 at the rising and falling portions of the vertical transfer pulses φV1 to φV4.

図１０は、高速掃き捨て動作時における、垂直転送駆動部１８の入力信号の一例のタイミングチャートを示している。   FIG. 10 shows a timing chart of an example of an input signal of the vertical transfer driving unit 18 during the high-speed sweeping operation.

図１１は、低ＳＲ駆動技術が適用された場合の、高速掃き出し動作時における垂直転送パルスφＶ１のタイミングチャートの一例を示している。   FIG. 11 shows an example of a timing chart of the vertical transfer pulse φV1 during the high-speed sweeping operation when the low SR driving technique is applied.

時刻ta10の前後においては、図１０に示されるように、電位VDDの入力信号が垂直転送駆動部１８に入力され続けている。よって、垂直転送パルスφＶ１の電位は、図１１に示されるように、高電位ＶＭから下降し続けている。ただし、その電位は、中間電位ＶＸ以上となっているとする。   Before and after time ta10, as shown in FIG. 10, the input signal of the potential VDD continues to be input to the vertical transfer driving unit 18. Therefore, the potential of the vertical transfer pulse φV1 continues to drop from the high potential VM as shown in FIG. However, it is assumed that the potential is equal to or higher than the intermediate potential VX.

その後、時刻tb10になると、図１０に示されるように、垂直転送駆動部１８の入力信号の電位が、電位VDDから電位VSSに一旦落とされて、再度電位VDDに引き上げられる。すると、図１１に示されるように、垂直転送パルスφＶ１の電位は、図１１に示されるように、中間電位ＶXにおいて、下降から上昇に転換することになる。その後の時刻tc10にも示されるように、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭに再度戻る。   Thereafter, at time tb10, as shown in FIG. 10, the potential of the input signal of the vertical transfer driver 18 is once dropped from the potential VDD to the potential VSS and then raised again to the potential VDD. Then, as shown in FIG. 11, the potential of the vertical transfer pulse φV1 changes from falling to rising at the intermediate potential VX as shown in FIG. As shown at the subsequent time tc10, the potential of the vertical transfer pulse φV1 rises and returns to the high potential VM again.

以降、このような一連の動作が繰り返される。その結果、図２のＢの高速掃き出し動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＸとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。   Thereafter, such a series of operations is repeated. As a result, a pulse in the high-speed sweep operation shown in FIG. 2B, that is, a pulse having the voltage amplitude V = VM−VX is applied to the transfer electrode 121 of the vertical transfer register 13 as the vertical transfer pulse φV1.

また、図示はしないが入力信号を電位VDDから電位VSSに切り替えるタイミングを制御することで、図１２に示されるように、電圧振幅Ｖ＝ＶＸ−ＶＬとなるパルスを作り出すことも容易にできる。   Although not shown, by controlling the timing of switching the input signal from the potential VDD to the potential VSS, as shown in FIG. 12, it is possible to easily create a pulse with a voltage amplitude V = VX−VL.

図１２は、高速掃き捨て動作時の垂直転送駆動部１８のうち、垂直転送パルスφＶ１のパルス出力部分に対する出力信号、即ち、垂直転送パルスφＶ１の別の例のタイミングチャートを示している。   FIG. 12 shows a timing chart of another example of the output signal for the pulse output portion of the vertical transfer pulse φV1, that is, the vertical transfer pulse φV1, in the vertical transfer driver 18 during the high-speed sweeping operation.

以上、本発明が適用される固体撮像素子についいて説明した。ここで、上述の特許文献１乃至４に記載の発明と比較しつつ、本発明の効果について説明する。   The solid-state image sensor to which the present invention is applied has been described above. Here, the effects of the present invention will be described in comparison with the inventions described in Patent Documents 1 to 4 described above.

上述した特許文献１乃至３に記載の発明で、高速掃き捨て動作時に、各電極に交互に垂直転送パルスを供給するといった手法（以下、従来の手法と称する）を採用している。しかしながら、特許文献１乃至３に記載の発明では、高速掃き捨て動作も通常転送動作も特に区別せずに、同一の電圧振幅Ｖ＝ＶＭ−ＶＬの垂直転送パルスが採用されている。即ち、特許文献１乃至３には、中間電位ＶＸについては開示は勿論示唆もされていない。よって、高速掃き捨て時の消費電力が大きかった。   In the inventions described in Patent Documents 1 to 3 described above, a method (hereinafter referred to as a conventional method) in which vertical transfer pulses are alternately supplied to each electrode during a high-speed sweeping operation is employed. However, in the inventions described in Patent Documents 1 to 3, vertical transfer pulses having the same voltage amplitude V = VM−VL are employed without particularly distinguishing between a high-speed sweeping operation and a normal transfer operation. That is, Patent Documents 1 to 3 do not disclose the intermediate potential VX as a matter of course. Therefore, the power consumption during high-speed sweeping was large.

これに対して、本発明が適用される固体撮像素子は、中間電位ＶＸ（ＶＭ＞ＶＸ＞ＶＬ）を積極的に作り出すことができる。これにより、高速掃き捨て動作に各電極に交互に供給する垂直転送パルスとして、従来より低い電圧振幅Ｖ＝ＶＸ−ＶＬまたはＶＭ−ＶＸを採用することができる。その結果、消費電力の削減を図ることができるようになる。   On the other hand, the solid-state imaging device to which the present invention is applied can positively create an intermediate potential VX (VM> VX> VL). Thereby, a voltage amplitude V = VX−VL or VM−VX lower than the conventional voltage amplitude can be adopted as a vertical transfer pulse supplied alternately to each electrode in the high-speed sweeping operation. As a result, power consumption can be reduced.

また、特許文献４に記載の発明では、高速掃き捨て動作時の手法としては、従来の手法を採用しておらず、電極V3、V4、V7、V8に高電位ＶＭと低電位ＶＬの垂直転送パルスを高速で交互に供給することでスミアや残留電荷を消滅させるという手法を採用している。特許文献４に記載の手法を採用することで、結果として、中間電位が発生する。即ち、特許文献４に記載の手法は、積極的に所定の中間電位（例えば中間電位ＶＸ）を作り出す手法ではない。このため、特許文献４に記載の手法を用いて積極的に所定の中間電位（例えば中間電位ＶＸ）を作り出すためには、従来の手法を採用した場合と比べて、回路構成や制御が複雑のものとなってしまう。その結果、固体撮像素子をつくるためには、高コストになったり、回路規模が大きくなってしてしまう。また、このような複雑な回路構成や制御が必要となることは、消費電力の低減という点でもデメリットになる。   In the invention described in Patent Document 4, the conventional method is not adopted as the method for the high-speed sweeping operation, and the high potential VM and the low potential VL are vertically transferred to the electrodes V3, V4, V7, and V8. A technique of eliminating smear and residual charges by alternately supplying pulses at high speed is adopted. By adopting the method described in Patent Document 4, an intermediate potential is generated as a result. That is, the method described in Patent Document 4 is not a method for positively generating a predetermined intermediate potential (for example, intermediate potential VX). For this reason, in order to positively create a predetermined intermediate potential (for example, the intermediate potential VX) using the method described in Patent Document 4, the circuit configuration and control are more complicated than when the conventional method is employed. It becomes a thing. As a result, in order to produce a solid-state imaging device, the cost becomes high and the circuit scale becomes large. In addition, the necessity of such a complicated circuit configuration and control is disadvantageous in terms of reducing power consumption.

これに対して、本発明が適用される固体撮像素子は、高速掃き捨て動作時に、各電極に交互に垂直転送パルスを供給するといった従来の手法をそのまま利用できる。よって、固体撮像素子の低コスト化や回路規模の縮小化を容易に実現できる。   On the other hand, the solid-state imaging device to which the present invention is applied can directly use a conventional method in which vertical transfer pulses are alternately supplied to each electrode during a high-speed sweeping operation. Therefore, it is possible to easily realize cost reduction and circuit scale reduction of the solid-state imaging device.

本発明が適用された固体撮像素子としての、インターライン転送（ＩＴ）方式のCCD固体撮像素子の要部の構成例を示す図である。It is a figure which shows the structural example of the principal part of the CCD solid-state image sensor of an interline transfer (IT) system as a solid-state image sensor to which this invention was applied. 高速掃き出し動作と通常転送動作時における、垂直転送駆動部の転送パルスのタイミングチャートの例である。It is an example of the timing chart of the transfer pulse of a vertical transfer drive part at the time of a high-speed sweep operation and normal transfer operation. 垂直転送駆動部の第１の例の構成を示す図である。It is a figure which shows the structure of the 1st example of a vertical transfer drive part. 通常転送動作時における垂直転送パルスのタイミングチャートの例である。It is an example of the timing chart of the vertical transfer pulse at the time of normal transfer operation. 高速掃き出し動作時における垂直転送パルスのタイミングチャートの例である。It is an example of the timing chart of the vertical transfer pulse at the time of high-speed sweep-out operation. 高速掃き出し動作時における垂直転送パルスのタイミングチャートの別の例である。It is another example of the timing chart of the vertical transfer pulse at the time of high-speed sweep-out operation. 垂直転送駆動部１８の第２の例の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a second example of the vertical transfer driving unit 18. 垂直転送駆動部１８の第２の例の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a second example of the vertical transfer driving unit 18. 低ＳＲ駆動技術が適用された場合の、通常転送動作時における垂直転送パルスのタイミングチャートの例である。It is an example of the timing chart of the vertical transfer pulse in the normal transfer operation when the low SR drive technique is applied. 高速掃き捨て動作時における、垂直転送駆動部１８の入力信号のタイミングチャートの一例である。It is an example of the timing chart of the input signal of the vertical transfer drive part 18 at the time of a high-speed sweeping-out operation | movement. 低ＳＲ駆動技術が適用された場合の、高速掃き出し動作時における垂直転送パルスのタイミングチャートの一例である。It is an example of the timing chart of the vertical transfer pulse at the time of a high-speed sweeping operation when the low SR driving technique is applied. 低ＳＲ駆動技術が適用された場合の、高速掃き出し動作時における垂直転送パルスのタイミングチャートの別の例である。It is another example of the timing chart of the vertical transfer pulse at the time of a high-speed sweeping operation when the low SR driving technique is applied.

符号の説明Explanation of symbols

１０ CCD固体撮像素子， １１ 受光センサ， １２，１２１乃至１２４ 電極， １３ 垂直転送レジスタ， １４ 水平転送レジスタ， １５，１５１，１５２ 電極， １６ 出力部， １７ 相関二重サンプリング（CDS）部， １８ 垂直転送駆動部， １９ 切替タイミング制御部， ５１Ｌ，５１Ｍ，５１Ｈ，５１Ｘ，７１Ｍ，７１Ｈ，７１Ｓ，８１Ｌ，７１Ｈ，７１Ｓ スイッチング素子   10 CCD solid-state imaging device, 11 light receiving sensor, 12, 121 to 124 electrodes, 13 vertical transfer register, 14 horizontal transfer register, 15, 151, 152 electrode, 16 output unit, 17 correlated double sampling (CDS) unit, 18 vertical Transfer drive unit, 19 switching timing control unit, 51L, 51M, 51H, 51X, 71M, 71H, 71S, 81L, 71H, 71S switching element

Claims (6)

マトリクス状に配列された画素としての、光電変換を行う受光素子と、
垂直転送パルスにより駆動され、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタと、
第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加する垂直転送駆動部と
を備える固体撮像素子。 A light receiving element that performs photoelectric conversion as pixels arranged in a matrix;
A vertical transfer register that is driven by a vertical transfer pulse and transfers each signal charge of the light receiving elements in the matrix column direction in the vertical direction;
A vertical transfer driving unit that applies, to the vertical register, a pulse formed from two potentials out of three potentials satisfying a relationship of first potential <second potential <third potential. Solid-state image sensor. 前記垂直転送駆動部は、
露光により前記受光素子に蓄積された信号電荷を前記垂直転送レジスタが転送する第１の動作時においては、前記第１電位と前記第３電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加し、
前記第１の動作の前の第２の動作時には、前記第２電位と、前記第１電位または前記第２電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加する
請求項１に記載の固体撮像素子。 The vertical transfer driver is
In the first operation in which the vertical transfer register transfers the signal charge accumulated in the light receiving element by exposure, a pulse formed from the first potential and the third potential is used as the vertical transfer pulse as the vertical transfer pulse. Applied to the resistor,
2. In a second operation before the first operation, the second potential and a pulse formed from the first potential or the second potential are applied to the vertical register as the vertical transfer pulse. The solid-state image sensor described in 1. 前記垂直転送駆動部は、オン状態のときには電源の電位を出力し、オフ状態のときは出力を禁止するスイッチング素子を複数有しており、
電源の電位が前記第１電位であるスイッチング素子、電源の電位が前記第２電位であるスイッチング素子、および、電源の電位が前記第３電位であるスイッチング素子を少なくとも含むスイッチング素子群のスイッチング動作により、前記垂直転送パルスが形成される
請求項１に記載の固体撮像素子。 The vertical transfer driving unit has a plurality of switching elements that output the potential of the power supply when in the on state and prohibit the output when in the off state,
By a switching operation of a switching element group including at least a switching element whose power source potential is the first potential, a switching element whose power source potential is the second potential, and a switching element whose power source potential is the third potential The solid-state imaging device according to claim 1, wherein the vertical transfer pulse is formed. 前記垂直転送駆動部は、オン状態のときには電源の電位を出力し、オフ状態のときは出力を禁止するスイッチング素子を複数有しており、
前記第２電位と、前記第１電位と前記第３電位のうちの一方とを電源の電位として選択的に切り替えることができるスイッチング素子と、前記第１電位と前記第３電位のうち他方を電源の電位とするスイッチング素子とを少なくとも含むスイッチング素子群のスイッチング動作により、前記垂直転送パルスが形成される
請求項１に記載の固体撮像素子。 The vertical transfer driving unit has a plurality of switching elements that output the potential of the power supply when in the on state and prohibit the output when in the off state,
A switching element capable of selectively switching one of the second potential, the first potential, and the third potential as a power source potential; and the other of the first potential and the third potential as a power source. The solid-state imaging element according to claim 1, wherein the vertical transfer pulse is formed by a switching operation of a switching element group including at least a switching element having a potential of 2. 前記垂直転送駆動部に対する入力信号に応じて、前記垂直転送駆動部の出力の電位が、前記第１電位と前記第３電位のうち一方から他方へ推移するまでの時間が制御され、
前記垂直転送駆動部の前記入力信号のタイミングの制御により、前記垂直転送駆動部の出力の電位が、前記第１電位、前記第２電位、および前記第３電位のうちの何れかの電位に推移されていくことで、前記垂直転送パルスが形成される
請求項１に記載の固体撮像素子。 In accordance with an input signal to the vertical transfer driver, the time until the output potential of the vertical transfer driver transitions from one of the first potential and the third potential to the other is controlled,
By controlling the timing of the input signal of the vertical transfer driver, the output potential of the vertical transfer driver changes to any one of the first potential, the second potential, and the third potential. The solid-state imaging device according to claim 1, wherein the vertical transfer pulse is formed by being performed. マトリクス状に配列された画素としての、光電変換を行う受光素子と、
垂直転送パルスに従って、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタと
を備える固体撮像素子が、
第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加することで、前記垂直転送レジスタを駆動する
固体撮像素子の駆動方法。 A light receiving element that performs photoelectric conversion as pixels arranged in a matrix;
A solid-state imaging device comprising: a vertical transfer register that vertically transfers each signal charge of the light receiving elements in the matrix column direction according to a vertical transfer pulse,
By applying, to the vertical register as the vertical transfer pulse, a pulse formed from two potentials out of three potentials where the relationship of first potential <second potential <third potential holds A method for driving a solid-state imaging device.
JP2008325445A 2008-12-22 2008-12-22 Solid-state imaging element and driving method thereof Withdrawn JP2010147989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008325445A JP2010147989A (en) 2008-12-22 2008-12-22 Solid-state imaging element and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008325445A JP2010147989A (en) 2008-12-22 2008-12-22 Solid-state imaging element and driving method thereof

Publications (1)

Publication Number Publication Date
JP2010147989A true JP2010147989A (en) 2010-07-01

Family

ID=42567907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008325445A Withdrawn JP2010147989A (en) 2008-12-22 2008-12-22 Solid-state imaging element and driving method thereof

Country Status (1)

Country Link
JP (1) JP2010147989A (en)

Similar Documents

Publication Publication Date Title
EP1885117B1 (en) Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
JP4161855B2 (en) Solid-state imaging device, drive control method, and drive control device
JP4483293B2 (en) Solid-state imaging device and driving method thereof
US8638384B2 (en) Imaging apparatus for high-speed signal reading
US8847938B2 (en) Imaging device, method for controlling the imaging device, and camera using the imaging device
JP2007104386A (en) Solid-state imaging device and imaging device
CN101394465A (en) Solid-state imaging device and camera system
JP2006270593A (en) Driving method of solid-state image sensor
TW200908309A (en) Solid-state imaging element, solid-state imaging device, camera, and drive method
JP5473951B2 (en) Solid-state imaging device and camera
JP4053007B2 (en) Solid-state imaging device and signal readout method thereof
JP5283193B2 (en) Driving device and imaging device including the same
JP2010147989A (en) Solid-state imaging element and driving method thereof
CN103248841A (en) Driving method of solid-state imaging apparatus and camera system
US20080239130A1 (en) Drive method of ccd-type solid-state image pickup device and image pickup apparatus
JP2007251594A (en) Solid state imaging apparatus, and method of operating solid state imaging apparatus
US20110261240A1 (en) Solid-state imaging device
US20090207295A1 (en) Imaging device and driving method thereof
JP4058765B2 (en) Solid-state imaging device and driving method thereof
JP2002290836A (en) Solid state image sensing device and its driving method
JP2008311970A (en) Driving method for solid imaging apparatus, solid imaging apparatus
JP2010038986A (en) Photoelectric conversion device
JP4508940B2 (en) Timing generator, analog front-end circuit, and solid-state imaging device
JP2007159024A (en) Driving system of ccd type solid-state imaging device and the ccd type solid-state imaging device
JP2006324811A (en) Solid-state imaging device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120306