JP2010147171A - Electronic circuit device - Google Patents
Electronic circuit device Download PDFInfo
- Publication number
- JP2010147171A JP2010147171A JP2008321212A JP2008321212A JP2010147171A JP 2010147171 A JP2010147171 A JP 2010147171A JP 2008321212 A JP2008321212 A JP 2008321212A JP 2008321212 A JP2008321212 A JP 2008321212A JP 2010147171 A JP2010147171 A JP 2010147171A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit device
- electronic circuit
- insulating base
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、電子回路装置に関し、特に電源ユニットに組み込まれ電源モジュールとして使用される電子回路装置に関する。 The present invention relates to an electronic circuit device, and more particularly to an electronic circuit device that is incorporated in a power supply unit and used as a power supply module.
例えば汎用テレビジョンの電源ユニットには、直流−直流（ＤＣ−ＤＣ）コンバータが組み込まれている。ＤＣ−ＤＣコンバータは、例えば一般家庭用１００Ｖの交流電圧から変換された直流電圧を、更に制御回路ユニット、駆動回路ユニット等に使用される直流電圧に変換する。ＤＣ−ＤＣコンバータは、最終的に１２Ｖや２４Ｖの直流電圧を生成する。 For example, a DC-DC converter is incorporated in a power supply unit of a general-purpose television. The DC-DC converter converts, for example, a DC voltage converted from a 100 V AC voltage for general home use into a DC voltage used for a control circuit unit, a drive circuit unit, and the like. The DC-DC converter finally generates a DC voltage of 12V or 24V.
薄型化並びに大画面化の傾向にある液晶テレビジョン、プラズマテレビジョン等の汎用テレビジョンの開発には電源ユニットの薄型化並びに小型化が重要な課題になっている。下記特許文献１には、このような課題を解決することが可能な電子回路装置が開示されている。 In developing general-purpose televisions such as liquid crystal televisions and plasma televisions that are becoming thinner and larger in screen, it is important to make power supply units thinner and smaller. Patent Document 1 listed below discloses an electronic circuit device that can solve such a problem.
この電子回路装置は、コア挿入部を有するプリント配線板と、このプリント配線板のコア挿入部に挿入された線輪部品とを備えている。線輪部品は、コイルブロックと、コイルブロックの中央を貫通する中央コア部を有しコイルブックの上面、下面及び側面の一部を取り囲むコアと、コイルブロックのコアから露出した部分に設けられた接続用電極とを備えている。プリント配線板の表面には回路パターンに接続されたはんだランドが設けられ、コア挿入部に挿入された線輪部品の接続用電極ははんだランドにはんだを介して電気的かつ機械的に接続されている。 This electronic circuit device includes a printed wiring board having a core insertion portion and a wire ring component inserted into the core insertion portion of the printed wiring board. The wire ring component is provided in a coil block, a core having a central core portion penetrating the center of the coil block, surrounding a part of the upper surface, lower surface and side surface of the coil book, and a portion exposed from the core of the coil block. And a connection electrode. Solder lands connected to the circuit pattern are provided on the surface of the printed wiring board, and the connection electrodes of the ring components inserted into the core insertion part are electrically and mechanically connected to the solder lands via solder. Yes.
このように構成される電子回路装置においては、プリント配線板のコア挿入部に線輪部品を挿入し、プリント配線板の厚さに線輪部品の厚さの一部を重ね合わせ、プリント配線板に線輪部品を装着した全体の厚さを減少することができる。つまり、電子回路装置の薄型化並びに小型化を実現することができる。
しかしながら、上記特許文献１に開示された電子回路装置においては、以下の点について配慮がなされていなかった。電子回路装置において、プリント配線板はガラスエポキシ基板により構成され、線輪部品のコイルブロックは積層セラミックス基板により構成され、双方の線膨張係数差が大きい。電子回路装置の電圧変換動作においては特に線輪部品の発熱が大きく、この電圧変換動作の繰り返しに伴い発生する温度サイクルによって、プリント配線板のはんだランド、はんだ並びに線輪部品の接続用電極のそれぞれに繰り返し応力が発生する。このため、プリント配線板と線輪部品との接続部に接続不良や破壊が発生する。 However, in the electronic circuit device disclosed in Patent Document 1, the following points have not been considered. In the electronic circuit device, the printed wiring board is composed of a glass epoxy substrate, and the coil block of the ring component is composed of a laminated ceramic substrate, and the difference in linear expansion coefficient between the two is large. In the voltage conversion operation of the electronic circuit device, the heat generation of the wire ring component is particularly large, and each of the solder land of the printed wiring board, the solder and the connection electrode of the wire ring component is caused by the temperature cycle generated by repeating this voltage conversion operation. Stress is repeatedly generated. For this reason, connection failure and destruction generate | occur | produce in the connection part of a printed wiring board and a ring component.
本発明は上記課題を解決するためになされたものである。従って、本発明は、第１の基板とそれに実装され巻線を有する第２の基板との接続部の接続不良や破壊を防止することができ、薄型化並びに小型化を実現することができる電子回路装置を提供することである。 The present invention has been made to solve the above problems. Therefore, the present invention can prevent connection failure and destruction of the connection portion between the first substrate and the second substrate mounted on the first substrate, and can realize a reduction in thickness and size. A circuit device is provided.
上記課題を解決するために、本発明の実施の形態に係る特徴は、電子回路装置において、第１の絶縁基材と第１の導電体とを有し、第１の絶縁基材の表面の第１の領域にトランジスタ、ダイオード、コンデンサのいずれか１つの電子部品が実装され、第１の領域と異なる第２の領域に開口が配設された第１の基板と、第１の絶縁基材と同一材料の第２の絶縁基材と巻線を構成する第２の導電体とを有し、第１の基板の開口内に少なくとも一部が配設され、第１の導電体に第２の導電体が電気的に接続される第２の基板と、第１の基板及び第２の基板を気密封止する樹脂封止体とを備える。 In order to solve the above-described problems, the feature according to the embodiment of the present invention is that an electronic circuit device includes a first insulating base and a first conductor, and the surface of the first insulating base is A first substrate in which any one of a transistor, a diode, and a capacitor is mounted in a first region, and an opening is disposed in a second region different from the first region; and a first insulating base material A second insulating base material made of the same material and a second conductor constituting the winding, and at least a part of the second insulating base material is disposed in the opening of the first substrate. A second substrate to which the conductors are electrically connected, and a resin sealing body for hermetically sealing the first substrate and the second substrate.
更に、実施の形態の特徴に係る電子回路装置において、第１の基板の第１の絶縁基材の線膨張係数と第２の基板の第２の絶縁基材の線膨張係数との差が、第１の絶縁基材の線膨張係数の±１０％以内に設定されていることが好ましい。 Furthermore, in the electronic circuit device according to the feature of the embodiment, the difference between the linear expansion coefficient of the first insulating base material of the first substrate and the linear expansion coefficient of the second insulating base material of the second substrate is: It is preferably set within ± 10% of the linear expansion coefficient of the first insulating substrate.
実施の形態の特徴に係る電子回路装置において、第１の基板の第１の絶縁基材の線膨張係数と樹脂封止体の線膨張係数との差が、第１の絶縁基材の線膨張係数の±１０％以内に設定されていることが好ましい。 In the electronic circuit device according to the feature of the embodiment, the difference between the linear expansion coefficient of the first insulating base material of the first substrate and the linear expansion coefficient of the resin sealing body is the linear expansion of the first insulating base material. It is preferably set within ± 10% of the coefficient.
実施の形態の特徴に係る電子回路装置において、第１の絶縁基材、第２の絶縁基材、樹脂封止体はいずれもエポキシ樹脂であり、第１の絶縁基材の線膨張係数及び第２の絶縁基材の線膨張係数はＸＹ方向の線膨張係数であることが好ましい。 In the electronic circuit device according to the features of the embodiment, the first insulating base material, the second insulating base material, and the resin sealing body are all epoxy resins, and the linear expansion coefficient and the first insulating base material of the first insulating base material The linear expansion coefficient of the insulating base material 2 is preferably a linear expansion coefficient in the XY direction.
実施の形態の特徴に係る電子回路装置において、第２の基板は、複数積層された第２の絶縁基材と、複数積層された第２の絶縁基材の表面に配設された第２の導電体のそれぞれを電気的に直列に接続した巻線と、巻線に沿って配設されたコアとを更に備えることが好ましい。 In the electronic circuit device according to the feature of the embodiment, the second substrate includes a plurality of stacked second insulating bases and a second stacked on the surface of the plurality of stacked second insulating bases. It is preferable to further include a winding in which each of the conductors is electrically connected in series, and a core disposed along the winding.
実施の形態の特徴に係る電子回路装置において、第１の基板の第１の導電体と第２の基板の第２の導電体との接続箇所において、第２の基板にその厚さを減少する段差が配設され、この段差に第１の基板を嵌め合わせることが好ましい。 In the electronic circuit device according to the feature of the embodiment, the thickness of the second substrate is reduced in the connection portion between the first conductor of the first substrate and the second conductor of the second substrate. A step is provided, and the first substrate is preferably fitted to the step.
実施の形態の特徴に係る電子回路装置において、第１の基板の第１の導電体と第２の基板の第２の導電体との接続箇所において、第２の基板の複数積層されたうちの一部の第２の絶縁基材を取り除いて第２の基板にその厚さを減少する段差が配設され、この段差に第１の基板を嵌め合わせることが好ましい。 In the electronic circuit device according to the feature of the embodiment, a plurality of second substrates are stacked at a connection portion between the first conductor of the first substrate and the second conductor of the second substrate. It is preferable to remove a part of the second insulating base material and arrange a step for reducing the thickness of the second substrate, and fit the first substrate to the step.
実施の形態の特徴に係る電子回路装置において、第２の基板は第１の基板の開口内に嵌め込まれ、第２の基板の第２の導電体と第１の基板の第１の導電体とがストラップリードにより電気的かつ機械的に接続されていることが好ましい。 In the electronic circuit device according to the feature of the embodiment, the second substrate is fitted into the opening of the first substrate, and the second conductor of the second substrate and the first conductor of the first substrate Are preferably electrically and mechanically connected by strap leads.
更に、実施の形態の特徴に係る電子回路装置において、開口内壁面がテーパ面により構成され、第２の基板の端面が開口内壁面に当接する逆テーパ面により構成されていることが好ましい。 Furthermore, in the electronic circuit device according to the feature of the embodiment, it is preferable that the inner wall surface of the opening is formed by a tapered surface, and the end surface of the second substrate is formed by a reverse tapered surface that contacts the inner wall surface of the opening.
本発明によれば、第１の基板とそれに実装され巻線を有する第２の基板との接続部の接続不良や破壊を防止することができ、薄型化並びに小型化を実現することができる電子回路装置を提供することができる。 According to the present invention, it is possible to prevent connection failure and destruction of a connection portion between a first substrate and a second substrate mounted thereon and having windings, and an electronic device that can be reduced in thickness and size. A circuit device can be provided.
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and different from the actual ones. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
また、以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。 Further, the following embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention is to arrange the components and the like as follows. Not specific. The technical idea of the present invention can be variously modified within the scope of the claims.
（第１の実施の形態）
本発明の第１の実施の形態は、汎用テレビジョンの電源ユニットに組み込まれる電源モジュールとしての電子回路装置に本発明を適用した例を説明するものである。ここでは、電子回路装置はＤＣ−ＤＣコンバータである。
(First embodiment)
In the first embodiment of the present invention, an example in which the present invention is applied to an electronic circuit device as a power supply module incorporated in a power supply unit of a general-purpose television will be described. Here, the electronic circuit device is a DC-DC converter.
［電子回路装置のシステムブロック構成］
図６に示すように、第１の実施の形態に係る電子回路装置１は、ＤＣ−ＤＣコンバータを１つの電源モジュール（電子部品）として構築している。この電子回路装置１は、トランジスタ部２、第１のトランス３、コンデンサ４１、４２、４３、ダイオード５、制御部６、第２のトランス７及び温度検出部８を少なくとも備えている。また、電子回路装置１においては、入力端子Ｖin+、Ｖin-、出力端子Ｖout+、Ｖout-、直流電圧端子ＤＣＩＮ、切換信号端子ＯＮ／ＯＦＦ、出力電圧調整端子ＴＲＭが配設されている。
[System block configuration of electronic circuit device]
As shown in FIG. 6, the electronic circuit device 1 according to the first embodiment is constructed with a DC-DC converter as one power supply module (electronic component). The electronic circuit device 1 includes at least a transistor unit 2, a first transformer 3, capacitors 41, 42 and 43, a diode 5, a control unit 6, a second transformer 7, and a temperature detection unit 8. In the electronic circuit device 1, input terminals Vin + and Vin−, output terminals Vout + and Vout−, a DC voltage terminal DCIN, a switching signal terminal ON / OFF, and an output voltage adjustment terminal TRM are arranged.
トランジスタ部２は、第１の絶縁ゲート型トランジスタ（以下、単にＩＧＦＥＴ（insulated gate field effect transistor）という。）２１と、第２のＩＧＦＥＴ２２と、ダイオード２３及び２４とを備えている。ここで、ＩＧＦＥＴとは、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）、ＭＩＳＦＥＴ（metal insulated semiconductor field effect transistor）のいずれも含む意味において使用される。なお、トランジスタ部２においては、同等の機能を有していれば、ＩＧＦＥＴに限定されるものではなく、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ等を使用することができる。 The transistor section 2 includes a first insulated gate transistor (hereinafter simply referred to as an IGFET (Insulated Gate Field Effect Transistor)) 21, a second IGFET 22, and diodes 23 and 24. Here, IGFET is used in the meaning including both MOSFET (metal oxide semiconductor field effect transistor) and MISFET (metal insulated semiconductor field effect transistor). The transistor unit 2 is not limited to an IGFET as long as it has an equivalent function, and for example, an IGBT (Insulated Gate Bipolar Transistor), a bipolar transistor, or the like can be used.
第１のＩＧＦＥＴ２１の主電極の一端は入力端子Ｖin+に接続され、主電極の他端は第２のＩＧＦＥＴ２２の主電極の一端に接続され、ゲート電極は第２のトランス７に接続されている。第１のＩＧＦＥＴ２１の主電極の一端と他端との間には逆バイアス方向にダイオード２３が設けられている。第２のＩＧＦＥＴ２２の主電極の他端は入力端子Ｖin-に接続され、ゲート電極は第２のトランス７に接続されている。第２のＩＧＦＥＴ２２の主電極の一端と他端との間には逆バイアス方向にダイオード２４が設けられている。また、入力端子Ｖin+とＶin-との間にはコンデンサ４２が挿入されている。 One end of the main electrode of the first IGFET 21 is connected to the input terminal Vin +, the other end of the main electrode is connected to one end of the main electrode of the second IGFET 22, and the gate electrode is connected to the second transformer 7. A diode 23 is provided in the reverse bias direction between one end and the other end of the main electrode of the first IGFET 21. The other end of the main electrode of the second IGFET 22 is connected to the input terminal Vin−, and the gate electrode is connected to the second transformer 7. A diode 24 is provided in the reverse bias direction between one end and the other end of the main electrode of the second IGFET 22. A capacitor 42 is inserted between the input terminals Vin + and Vin−.
第１のトランス３は、一次側巻線（コイル）３１、二次側巻線（コイル）３２及びコア３３を備えている。一次側巻線３１の一端はトランジスタ部２の出力つまり第１のＩＧＦＥＴ２１の主電極の他端及び第２のＩＧＦＥＴ２２の主電極の一端に接続され、他端はコンデンサ４１を電気的に直列に介在させて入力端子Ｖin-に接続されている。二次側巻線３２の一端はダイオード５を電気的に直列に介在させて出力端子Ｖout+に接続され、他端は出力端子Ｖout-に接続されている。 The first transformer 3 includes a primary winding (coil) 31, a secondary winding (coil) 32, and a core 33. One end of the primary winding 31 is connected to the output of the transistor unit 2, that is, the other end of the main electrode of the first IGFET 21 and one end of the main electrode of the second IGFET 22, and the other end is electrically connected in series with the capacitor 41. And connected to the input terminal Vin-. One end of the secondary winding 32 is connected to the output terminal Vout + with the diode 5 electrically connected in series, and the other end is connected to the output terminal Vout−.
出力端子Ｖout+とＶout-との間には、コンデンサ４３、温度検出部８のそれぞれが電気的に並列に挿入されている。温度検出部８は、電子回路装置１の温度を検出し、その検出結果を制御部６に出力する。制御部６においては、温度検出部８からの検出結果に基づき予め設定された温度上昇が検出された場合には、第２のトランス７を介してトランジスタ部２の動作を停止させる制御を行うことができる。 Between the output terminals Vout + and Vout−, each of the capacitor 43 and the temperature detecting unit 8 is electrically connected in parallel. The temperature detection unit 8 detects the temperature of the electronic circuit device 1 and outputs the detection result to the control unit 6. The control unit 6 performs control to stop the operation of the transistor unit 2 via the second transformer 7 when a preset temperature rise is detected based on the detection result from the temperature detection unit 8. Can do.
制御部６は、図示しないが、制御用ＩＣとフォトカプラとを少なくとも備えている。この制御部６は、切換信号端子ＯＮ／ＯＦＦから入力される切換信号に基づき、この電子回路装置１のＤＣ−ＤＣコンバータ動作の制御を行う。 Although not illustrated, the control unit 6 includes at least a control IC and a photocoupler. The control unit 6 controls the operation of the DC-DC converter of the electronic circuit device 1 based on a switching signal input from the switching signal terminal ON / OFF.
［電子回路装置の動作］
図６に示す第１の実施の形態に係る電子回路装置１において、まず入力端子Ｖin+、Ｖin-間に変換前の直流電圧が与えられ、更に直流電圧端子ＤＣＩＮには直流電圧例えば１２Ｖが供給され、切換信号端子ＯＮ／ＯＦＦには電子回路装置１の切換信号（起動信号）が与えられる。切換信号端子ＯＮ／ＯＦＦにＯＮ信号が与えられると、制御部６は、第２のトランス７を介してトランジスタ部２の第１のＩＧＦＥＴ２１をＯＮ動作させ、第２のＩＧＦＥＴ２２をＯＦＦ動作させる。第１のＩＧＦＥＴ２１のＯＮ動作によって、トランジスタ部２（第１のＩＧＦＥＴ２１の主電極の他端）から第１のトランス３の一次側巻線３１に直流電流が流れる。この一次側巻線３１に直流電流が流れると、電磁誘導作用によって二次側巻線３２に直流電流が発生する。この直流電圧は出力端子Ｖout+、Ｖout-間に変換後の直流電圧として出力される。
[Operation of electronic circuit device]
In the electronic circuit device 1 according to the first embodiment shown in FIG. 6, first, a DC voltage before conversion is applied between the input terminals Vin + and Vin−, and further, a DC voltage, for example, 12V is supplied to the DC voltage terminal DCIN. The switching signal terminal ON / OFF is supplied with a switching signal (activation signal) of the electronic circuit device 1. When an ON signal is given to the switching signal terminal ON / OFF, the control unit 6 turns on the first IGFET 21 of the transistor unit 2 via the second transformer 7 and turns off the second IGFET 22. By the ON operation of the first IGFET 21, a direct current flows from the transistor unit 2 (the other end of the main electrode of the first IGFET 21) to the primary winding 31 of the first transformer 3. When a direct current flows through the primary winding 31, a direct current is generated in the secondary winding 32 due to electromagnetic induction. This DC voltage is output as a DC voltage after conversion between the output terminals Vout + and Vout−.
第１の実施の形態に係る電子回路装置１においては、変換前の直流電圧は例えば３８５Ｖであり、変換後の直流電圧は例えば１２Ｖ又は２４Ｖである。 In the electronic circuit device 1 according to the first embodiment, the DC voltage before conversion is, for example, 385V, and the DC voltage after conversion is, for example, 12V or 24V.
［電子回路装置の第１の基板の構造］
図１乃至図５に示すように、第１の実施の形態に係る電子回路装置１は、第１の絶縁基材１１１と第１の導電体１１２、１１３とを有し、第１の絶縁基材１１１の表面の第１の領域に電子部品が実装され、第１の領域と異なる第２の領域に開口１５が配設された第１の基板１１と、第１の絶縁基材１１１と同一材料の第２の絶縁基材１２１と巻線を構成する第２の導電体１２２とを有し、第１の基板１１の開口１５内に少なくとも一部が配設され、第１の導電体１１２に第２の導電体１２２が電気的に接続される第２の基板１２と、第１の基板１１及び第２の基板１２を気密封止する樹脂封止体１７とを備える。すなわち、電子回路装置１は、電子部品が実装された第１の基板の開口１５内に巻線を有する第２の基板１２（第１のトランス３）が実装され、第１の基板１１及び第２の基板１２を樹脂封止体１７によりモールドパッケージングを行った１つの電源モジュールとして構築されている。
[Structure of first substrate of electronic circuit device]
As shown in FIGS. 1 to 5, the electronic circuit device 1 according to the first embodiment includes a first insulating base 111 and first conductors 112 and 113, and includes a first insulating base. The first substrate 11 in which electronic components are mounted in the first region on the surface of the material 111 and the opening 15 is disposed in the second region different from the first region is the same as the first insulating substrate 111 The first conductor 112 has a second insulating base 121 made of material and a second conductor 122 constituting a winding, and is at least partially disposed in the opening 15 of the first substrate 11. A second substrate 12 to which the second conductor 122 is electrically connected, and a resin sealing body 17 for hermetically sealing the first substrate 11 and the second substrate 12 are provided. That is, in the electronic circuit device 1, the second substrate 12 (the first transformer 3) having a winding is mounted in the opening 15 of the first substrate on which the electronic component is mounted. The two substrates 12 are constructed as one power supply module in which mold packaging is performed by the resin sealing body 17.
特に図１に示すように、第１の基板１１は、特に積層枚数を限定するものではないが、第１の実施の形態において、第１の絶縁基材１１１を有する単層構造により構成されている。第１の絶縁基材１１１の上側表面上には第１の導電体１１２が配設され、第１の絶縁基材１１１の上側表面に対向する下側表面上には第１の導電体１１３が配設されている。ここでは、第１の絶縁基板１１１は、単層構造を有するが、２層以上の多層構造を有していてもよい。 In particular, as shown in FIG. 1, the first substrate 11 is not particularly limited in the number of stacked layers. In the first embodiment, the first substrate 11 is configured by a single-layer structure having the first insulating base 111. Yes. A first conductor 112 is disposed on the upper surface of the first insulating substrate 111, and a first conductor 113 is disposed on the lower surface opposite to the upper surface of the first insulating substrate 111. It is arranged. Here, the first insulating substrate 111 has a single layer structure, but may have a multilayer structure of two or more layers.
第１の基板１１の第１の絶縁基材１１１は、第１の実施の形態において、プリント配線板に多用されているガラスエポキシ樹脂により構成されている。詳細には、図７に示すように、ガラス転移温度Ｔｇが例えば１７５℃、ＸＹ方向の線膨張係数が例えば１３×１０-6／℃、Ｚ方向の線膨張係数が例えば６０×１０-6／℃の性質を有するガラスエポキシ樹脂を実用的に使用することができる。ガラスエポキシ樹脂はガラス繊維を有しているので、ＸＹ方向に伸縮しにくく、Ｚ方向には伸縮しやすい異方性を備えている。ここで、ＸＹ方向とは第１の基板１１の実装部品が搭載された面と同一の面方向であり、Ｚ方向とは第１の基板１１の厚さ方向又は実装部品が搭載された面に対して法線方向である。必ずしもこの数値に限定されるものではないが、第１の基板１１は、長辺を例えば６０ｍｍ−６２ｍｍに設定し、短辺を例えば４２ｍｍ−４４ｍｍに設定した長方形の平面形状を有する。第１の基板１１の厚さは例えば例えば０．８ｍｍ−１．６ｍｍに設定されている。 The first insulating base 111 of the first substrate 11 is made of a glass epoxy resin that is frequently used in a printed wiring board in the first embodiment. Specifically, as shown in FIG. 7, the glass transition temperature Tg is 175 ° C., the linear expansion coefficient in the XY direction is 13 × 10 −6 / ° C., and the linear expansion coefficient in the Z direction is 60 × 10 −6 / A glass epoxy resin having a property of ° C. can be used practically. Since the glass epoxy resin has glass fibers, it has an anisotropy that is difficult to expand and contract in the XY direction and easily expands and contracts in the Z direction. Here, the XY direction is the same surface direction as the surface on which the mounting component of the first substrate 11 is mounted, and the Z direction is the thickness direction of the first substrate 11 or the surface on which the mounting component is mounted. In contrast, the normal direction. Although not necessarily limited to this numerical value, the first substrate 11 has a rectangular planar shape in which the long side is set to 60 mm-62 mm, for example, and the short side is set to 42 mm-44 mm, for example. For example, the thickness of the first substrate 11 is set to 0.8 mm to 1.6 mm, for example.
第１の基板１１の第１の導電体１１３、１１４、１１５は、第１の実施の形態において、銅（Ｃｕ）、Ｃｕ合金、金（Ａｕ）等の導電性に優れた材料により構成されている。例えば、Ｃｕが使用される場合、ラミネート法やプレス成形法により貼り付けられたＣｕ箔か又はそのＣｕ箔の表面にめっき法によりＣｕめっき層を積層した複合膜により形成される。単層のＣｕ箔の場合、その膜厚は例えば３０μｍ−４０μｍに設定されている。また、複合膜の場合、Ｃｕ箔の膜厚は例えば１５μｍ−２０μｍに設定され、Ｃｕめっき層は例えば１５μｍ−２５μｍに設定されている。 In the first embodiment, the first conductors 113, 114, and 115 of the first substrate 11 are made of a material having excellent conductivity such as copper (Cu), Cu alloy, or gold (Au). Yes. For example, when Cu is used, it is formed of a Cu foil attached by a lamination method or a press molding method or a composite film in which a Cu plating layer is laminated on the surface of the Cu foil by a plating method. In the case of a single layer Cu foil, the film thickness is set to 30 μm to 40 μm, for example. In the case of the composite film, the film thickness of the Cu foil is set to 15 μm to 20 μm, for example, and the Cu plating layer is set to 15 μm to 25 μm, for example.
第１の基板１１の第１の導電体１１２が配設された側の表面１１Ａには、電子部品として、前述の図６に示すトランジスタ部２、第１のトランス３、コンデンサ４２、４３、ダイオード５、制御部６、第２のトランス７及び温度検出部８が実装されている。第１の基板１１の表面１１Ａと対向する導電体１１３側の表面（裏面）１１Ｂには、電子部品として、例えばコンデンサ４１が実装されている。 On the surface 11A of the first substrate 11 on the side where the first conductor 112 is disposed, the electronic part includes the transistor portion 2, the first transformer 3, the capacitors 42 and 43, and the diode shown in FIG. 5, the control part 6, the 2nd transformer 7, and the temperature detection part 8 are mounted. For example, a capacitor 41 is mounted as an electronic component on the surface (back surface) 11 </ b> B on the conductor 113 side facing the surface 11 </ b> A of the first substrate 11.
トランジスタ部２は、第１のＩＧＦＥＴ２１及びダイオード２３を有する半導体チップを樹脂封止体により封止した半導体装置と、同様に第２のＩＧＦＥＴ２２及びダイオード２４を有する半導体チップを樹脂封止体により封止した半導体装置とを備え、構築されている。トランジスタ部２は、第１の基板１１の表面１１Ａにおいて、図４中、周辺領域（第１の領域）の右下側に配設されている。 The transistor unit 2 is a semiconductor device in which a semiconductor chip having a first IGFET 21 and a diode 23 is sealed with a resin sealing body, and similarly, a semiconductor chip having a second IGFET 22 and a diode 24 is sealed with a resin sealing body. And is constructed. The transistor portion 2 is disposed on the lower right side of the peripheral region (first region) in FIG. 4 on the surface 11A of the first substrate 11.
コンデンサ４２は例えばコンデンサ本体を樹脂封止体により封止して構成されている。樹脂封止体には第１の実施の形態においてガラスエポキシ樹脂を実用的に使用することができる。コンデンサ４２は、目的とする容量値によりその搭載個数は限定されるものではないが、第１の基板１１の表面１１Ａにおいて、図４中、周辺領域（第１の領域）の右下側に４個配設されている。コンデンサ４３は例えばコンデンサ本体を樹脂封止体により封止して構成されている。コンデンサ４３は、同様に目的とする容量値によりその搭載個数は限定されるものではないが、第１の基板１１の表面１１Ａにおいて、図４中、周辺領域（第１の領域）の左下側に６個配設されている。 The capacitor 42 is configured, for example, by sealing a capacitor body with a resin sealing body. In the first embodiment, a glass epoxy resin can be practically used for the resin sealing body. The number of capacitors 42 to be mounted is not limited by the target capacitance value, but 4 on the lower right side of the peripheral region (first region) in FIG. 4 on the surface 11A of the first substrate 11. Individually arranged. The capacitor 43 is configured, for example, by sealing a capacitor body with a resin sealing body. Similarly, the number of capacitors 43 is not limited by the target capacitance value, but on the surface 11A of the first substrate 11 on the lower left side of the peripheral region (first region) in FIG. Six are arranged.
ダイオード５は例えばダイオード本体を樹脂封止体により封止して構成されている。ダイオード５は、目的とする整流特性によりその搭載個数は限定されるものではないが、第１の基板１１の表面１１Ａにおいて、図４中、周辺領域（第１の領域）の左側に（第１の基板１１の左辺に沿って）６個配設されている。 The diode 5 is configured by sealing a diode body with a resin sealing body, for example. The number of diodes 5 mounted is not limited by the intended rectification characteristics, but on the surface 11A of the first substrate 11 on the left side of the peripheral region (first region) in FIG. (Along the left side of the substrate 11).
制御部６は、トランジスタ、論理回路、抵抗、容量等、少なくともトランジスタ部２の制御を行う回路を有する半導体チップを樹脂封止体により封止した半導体装置（制御用ＩＣ）６１と、フォトカプラ６２及び６３とを備え、構築されている。制御部６の半導体装置６１は、第１の基板１１の表面１１Ａにおいて、図４中、周辺領域（第１の領域）の右上側に配設されている。フォトカプラ６２及び６３は、第１の基板１１の表面１１Ａにおいて、図４中、左上側に配設されている。 The control unit 6 includes a semiconductor device (control IC) 61 in which a semiconductor chip having a circuit for controlling at least the transistor unit 2 such as a transistor, a logic circuit, a resistor, and a capacitor is sealed with a resin sealing body, and a photocoupler 62. And 63, and is constructed. The semiconductor device 61 of the control unit 6 is disposed on the upper right side of the peripheral region (first region) in FIG. 4 on the surface 11A of the first substrate 11. The photocouplers 62 and 63 are disposed on the upper left side in FIG. 4 on the surface 11A of the first substrate 11.
温度検出部８は、第１の基板１１の表面１１Ａにおいて、図４中、周辺領域（第１の領域）の左上側であって、ダイオード５とフォトカプラ６２及び６３との間に配設されている。 The temperature detector 8 is disposed on the upper surface 11A of the first substrate 11 on the upper left side of the peripheral region (first region) in FIG. 4 and between the diode 5 and the photocouplers 62 and 63. ing.
第１のトランス３は、図１に示すように、第１の基板１１の表面１１Ａの、図４中、中央領域（第２の領域）において、開口１５内に挿入されて配設されている。開口１５は、第１の実施の形態において、第１の基板１１の表面１１Ａからそれに対向する表面１１Ｂに貫通する貫通穴として構成されている。第１のトランス３の詳細な構造並びに開口１５内への挿入状態に関しては後述する。第２のトランス７は、第１の基板１１の表面１１Ａの、図４中、周辺領域（第１の領域）において、開口１６内に挿入されて配設されている。開口１６の構造は開口１５と同様である。また、第２のトランス７の詳細な構造並びに開口１６内への挿入状態に関しては、第１のトランス３の詳細な構造並びに開口１５内への挿入状態と同様であるので、その説明を持って省略する。 As shown in FIG. 1, the first transformer 3 is disposed by being inserted into the opening 15 in the central region (second region) in FIG. 4 of the surface 11 </ b> A of the first substrate 11. . In the first embodiment, the opening 15 is configured as a through hole penetrating from the surface 11A of the first substrate 11 to the surface 11B opposed to the surface 11A. The detailed structure of the first transformer 3 and the state of insertion into the opening 15 will be described later. The second transformer 7 is disposed by being inserted into the opening 16 in the peripheral region (first region) in FIG. 4 of the surface 11A of the first substrate 11. The structure of the opening 16 is the same as that of the opening 15. Further, the detailed structure of the second transformer 7 and the state of insertion into the opening 16 are the same as the detailed structure of the first transformer 3 and the state of insertion into the opening 15, and therefore will be described. Omitted.
また、コンデンサ４１は、前述のコンデンサ４２及び４３と同様に、例えばコンデンサ本体を樹脂封止体により封止して構成されている。コンデンサ４１は、目的とする容量値によりその搭載個数は限定されるものではないが、第１の基板１１の表面（裏面）１１Ｂにおいて、図５中、周辺領域（第１の領域）の左下側に５個配設されている。このコンデンサ４１はコンデンサ４２の配置位置に対向する位置に配置されている。 The capacitor 41 is configured by sealing a capacitor body with a resin sealing body, for example, in the same manner as the capacitors 42 and 43 described above. The number of capacitors 41 to be mounted is not limited by the target capacitance value, but on the front surface (back surface) 11B of the first substrate 11, the lower left side of the peripheral region (first region) in FIG. 5 are disposed on the screen. The capacitor 41 is disposed at a position facing the position where the capacitor 42 is disposed.
［第２の基板（第１のトランス）の構造］
第１の実施の形態に係る電子回路装置１の第１のトランス３はシートトランス構造を採用する。すなわち、第１のトランス３は、図１及び図８に示すように、一次側巻線３１及び二次側巻線３２を有し、中央部分に貫通穴１２５を有する第２の基板１２と、第２の基板１２の表面１２Ａ、それに対向する表面（裏面）１２Ｂ及び側面１２Ｃの一部に沿って配設されたコア３３とを備えている。
[Structure of second substrate (first transformer)]
The first transformer 3 of the electronic circuit device 1 according to the first embodiment employs a sheet transformer structure. That is, as shown in FIGS. 1 and 8, the first transformer 3 includes a second substrate 12 having a primary side winding 31 and a secondary side winding 32 and having a through hole 125 in the center portion; The surface 12A of the 2nd board | substrate 12 is provided, and the core 33 arrange | positioned along a part of the surface (back surface) 12B and side surface 12C which opposes it.
第２の基板１２は、図８に示すように、対向する２つの長辺と対向する２つの短辺とを有する長方形形状の平面形状を有する板状の基板である。この第２の基板１２は、図９に示すように、主に第２の絶縁基材１２１を複数層積層して構成されている。第１の実施の形態においては必ずしもこの積層枚数に限定されるものではないが、第２の基板１２は、最上層の第２の絶縁基材１２１（１）から最下層の第２の絶縁基材１２１（５）まで、合計５層の第２の絶縁基材１２１を積層して構成されている。 As shown in FIG. 8, the second substrate 12 is a plate-like substrate having a rectangular planar shape having two long sides facing each other and two short sides facing each other. As shown in FIG. 9, the second substrate 12 is mainly configured by laminating a plurality of second insulating base materials 121. Although the number of stacked layers is not necessarily limited in the first embodiment, the second substrate 12 is formed from the second insulating base 121 (1) as the uppermost layer to the second insulating base as the lowermost layer. A total of five layers of the second insulating base 121 are laminated up to the material 121 (5).
第１の実施の形態においては、最上層の第２の絶縁基材１２１（１）の、第２の基板１２の表面１２Ａ側の表面には接着層１２４を介在して二次側巻線３２を構築する一部の第２の導電体１２２（２１）が配設されている。つまり、接着層１２４の表面上に第２の導電体１２２（２１）が配設されている。また、第２の導電体１２２の平面形状並びに接続位置は若干異なるものの、接着層１２４の表面上に配設された第２の導電体１２２（２１）と同様に、中間層例えば第２の絶縁基材１２１（３）の表面に二次側巻線３２を構築する一部の第２の導電体１２２（２１）及びそれに対向する第２の基板１２の表面１２Ｂ側の表面（裏面）に第２の導電体１２２（２２）が配設されている。更に、最下層の第２の絶縁基材１２１（５）の表面（裏面）上には接着層１４を介して二次側巻線３２を構築する一部の第２の導電体１２２（２２）が配設されている。この接着層１４の表面上並びに第２の絶縁基板１２１（３）に配設された第２の導電体１２２（２１）と１２２（２２）とは第２の絶縁基材１２１の一方の短辺側に沿って配設された接続孔配線１２６（３）を通して電気的に接続されている。つまり、各層の第２の導電体１２２（２１）及び１２２（２２）は、接続孔配線１２６（３）を通して電気的に直列にかつ開口１２５を中心として螺旋形状を描くように接続され、二次側巻線３２を構築する。 In the first embodiment, the secondary winding 32 is provided on the surface of the second insulating base 121 (1) of the uppermost layer on the surface 12A side of the second substrate 12 with an adhesive layer 124 interposed therebetween. A part of the second conductors 122 (21) for constructing is provided. That is, the second conductor 122 (21) is disposed on the surface of the adhesive layer 124. In addition, although the planar shape and the connection position of the second conductor 122 are slightly different, the intermediate layer, for example, the second insulation is provided in the same manner as the second conductor 122 (21) disposed on the surface of the adhesive layer 124. A part of the second conductor 122 (21) constructing the secondary winding 32 on the surface of the base 121 (3) and the surface (back surface) on the surface 12B side of the second substrate 12 opposite to the second conductor 122 (21). Two conductors 122 (22) are provided. Further, a part of the second conductor 122 (22) constructing the secondary winding 32 via the adhesive layer 14 on the surface (back surface) of the second insulating base 121 (5) as the lowermost layer. Is arranged. The second conductors 122 (21) and 122 (22) disposed on the surface of the adhesive layer 14 and on the second insulating substrate 121 (3) are one short side of the second insulating base 121. They are electrically connected through the connection hole wiring 126 (3) arranged along the side. That is, the second conductors 122 (21) and 122 (22) of each layer are connected in series so as to draw a spiral shape around the opening 125 through the connection hole wiring 126 (3). A side winding 32 is constructed.
一方、最上層の第２の絶縁基材１２１（１）の、第２の基板１２の表面１２Ａ側の表面には一次側巻線３１を構築する一部の第２の導電体１２２（１１）が配設されている。第２の絶縁基材１２１（１）の、第２の基板１２の表面１２Ｂ側の表面（裏面）には、同様に、一次側巻線３１を構築する一部の第２の導電体１２２（１２）が配設されている。この第２の絶縁基材１２１（１）の表面の両方に配設された第２の導電体１２２（１１）と１２２（１２）とは第２の絶縁基材１２１（１）の他方の短辺側に沿って配設された接続孔配線１２６（１）並びにこの他方の短辺と開口１２５との間に配設された接続孔配線１２６（２）を通して電気的に接続されている。 On the other hand, a part of the second conductor 122 (11) constructing the primary winding 31 on the surface 12A side surface of the second substrate 12 of the uppermost second insulating base material 121 (1). Is arranged. Similarly, on the surface (back surface) of the second insulating base 121 (1) on the surface 12 B side of the second substrate 12, a part of the second conductor 122 ( 12) is arranged. The second conductors 122 (11) and 122 (12) disposed on both surfaces of the second insulating base 121 (1) are the other short side of the second insulating base 121 (1). The connection hole wiring 126 (1) disposed along the side and the connection hole wiring 126 (2) disposed between the other short side and the opening 125 are electrically connected.
また、第２の導電体１２２の平面形状並びに接続孔配線１２６（１）及び１２６（２）を用いた接続位置は若干異なるものの、最上層から２層目の第２の絶縁基材１２１（２）の表面には一次側巻線３１を構築する一部の第２の導電体１２２（１１）が配設され、裏面には一次側巻線３１を構築する一部の第２の導電体１２２（１２）が配設されている。この第２の絶縁基材１２１（２）の表面の両方に配設された第２の導電体１２２（１１）と１２２（１２）とは接続孔配線１２６（１）並びに１２６（２）を通して電気的に接続されている。 Further, although the planar shape of the second conductor 122 and the connection position using the connection hole wirings 126 (1) and 126 (2) are slightly different, the second insulating base material 121 (2) from the top layer to the second layer is used. ) Is provided with a part of the second conductors 122 (11) for constructing the primary winding 31 and the rear part thereof with a part of the second conductors 122 for constructing the primary winding 31. (12) is arranged. The second conductors 122 (11) and 122 (12) disposed on both surfaces of the second insulating base 121 (2) are electrically connected through the connection hole wirings 126 (1) and 126 (2). Connected.
更に、最上層から４層目の第２の絶縁基材１２１（４）並びに最下層の第２の絶縁基材１２１（５）の表面には一次側巻線３１を構築する一部の第２の導電体１２２（１１）が配設され、裏面には一次側巻線３１を構築する一部の第２の導電体１２２（１２）が配設されている。この第２の絶縁基材１２１（４）並びに１２１（５）の表面の両方に配設された第２の導電体１２２（１１）と１２２（１２）とは接続孔配線１２６（１）並びに１２６（２）を通して電気的に接続されている。つまり、各層の第２の導電体１２２（１１）及び１２２（１２）は、接続孔配線１２６（１）及び１２６（２）を通して電気的に直列にかつ開口１２５を中心として螺旋形状を描くように接続され、一次側巻線３１を構築する。 Further, a part of the second insulating base 121 (4) from the uppermost layer to the fourth layer and the second insulating base 121 (5) of the lowermost layer construct a primary side winding 31 on the surface. The conductor 122 (11) is disposed, and a part of the second conductor 122 (12) for constructing the primary winding 31 is disposed on the back surface. The second conductors 122 (11) and 122 (12) disposed on both surfaces of the second insulating bases 121 (4) and 121 (5) are connected to the connection hole wirings 126 (1) and 126 (126). It is electrically connected through (2). That is, the second conductors 122 (11) and 122 (12) in each layer are drawn in a spiral shape around the opening 125 in series electrically through the connection hole wirings 126 (1) and 126 (2). Connected to form the primary winding 31.
第２の基板１２の第２の絶縁基材１２１は、第１の実施の形態において、第１の基板１１の第１の絶縁基材１１１と同一材料であるガラスエポキシ樹脂により構成されている。詳細には、図７に示すように、ガラス転移温度Ｔｇが例えば１７５℃、ＸＹ方向の線膨張係数が例えば１２×１０-6／℃−１４×１０-6／℃、Ｚ方向の線膨張係数が例えば５０×１０-6／℃の性質を有するガラスエポキシ樹脂を実用的に使用することができる。 The second insulating base 121 of the second substrate 12 is made of glass epoxy resin, which is the same material as the first insulating base 111 of the first substrate 11 in the first embodiment. Specifically, as shown in FIG. 7, the glass transition temperature Tg is, for example, 175 ° C., the linear expansion coefficient in the XY direction is, for example, 12 × 10 −6 / ° C.-14 × 10 −6 / ° C., and the linear expansion coefficient in the Z direction. However, for example, a glass epoxy resin having a property of 50 × 10 −6 / ° C. can be used practically.
電子回路装置１の製造方法において、樹脂封止体１７をトランスファモールド法により成形する際に第１のトランス３には熱が加わる。この熱による第２の基板１２の変形量を極力減少し、第１のトランス３の特性を維持するために、第２の基板１２の第２の絶縁基材１２１のガラス転移温度Ｔｇは樹脂封止体１７のガラス転移温度Ｔｇよりも高く設定されている。第１の実施の形態においては、第２の基板１２の第２の絶縁基材１２１のガラス転移温度Ｔｇは第１の基板１１の第１の絶縁基材１１１のガラス転移温度Ｔｇと同一に設定されている。 In the manufacturing method of the electronic circuit device 1, heat is applied to the first transformer 3 when the resin sealing body 17 is formed by the transfer molding method. In order to reduce the amount of deformation of the second substrate 12 due to this heat as much as possible and maintain the characteristics of the first transformer 3, the glass transition temperature Tg of the second insulating base 121 of the second substrate 12 is resin-encapsulated. It is set higher than the glass transition temperature Tg of the stop body 17. In the first embodiment, the glass transition temperature Tg of the second insulating base 121 of the second substrate 12 is set to be the same as the glass transition temperature Tg of the first insulating base 111 of the first substrate 11. Has been.
第１の実施の形態に係る電子回路装置１においては、温度サイクルに伴う応力の発生を極力減少するために、第１の基板１１の第１の絶縁基材１１１の線膨張係数と第２の基板１２の第２の絶縁基材１２１の線膨張係数との差が、第１の絶縁基材１１１の線膨張係数の０．９２−１．０８倍で、概ね±１０％以内に小さく設定されている。すなわち、第２の基板１２は、その第２の絶縁基材１２１の線膨張係数と第１の基板１１の第１の絶縁基材１１１の線膨張係数とを実質的に一致させ、第１の基板１１との間に温度サイクルに伴う応力を生じないようになっている。 In the electronic circuit device 1 according to the first embodiment, the linear expansion coefficient of the first insulating base 111 of the first substrate 11 and the second expansion coefficient are reduced in order to reduce the generation of stress associated with the temperature cycle as much as possible. The difference from the linear expansion coefficient of the second insulating base material 121 of the substrate 12 is 0.92 to 1.08 times the linear expansion coefficient of the first insulating base material 111, and is set to be small within about ± 10%. ing. That is, the second substrate 12 substantially matches the linear expansion coefficient of the second insulating base 121 with the linear expansion coefficient of the first insulating base 111 of the first substrate 11, The stress accompanying the temperature cycle is not generated between the substrate 11 and the substrate 11.
第１の実施の形態に係る電子回路装置１においては、必ずしもこの数値に限定されるものではないが、第２の基板１２の第２の絶縁基材１２１（１）−１２１（５）は、いずれも長辺を例えば３２ｍｍ−３４ｍｍに設定し、短辺を例えば１５ｍｍ−１７ｍｍに設定した長方形の平面形状を有する。第２の絶縁基材１２１（１）−１２１（５）のそれぞれの厚さは例えば例えば５５μｍ−６５μｍに設定され、第２の基板１２の全体の厚さは後述するレジスト層１２３及び接着層１２４を含め例えば１．５ｍｍ−１．７ｍｍに設定されている。 In the electronic circuit device 1 according to the first embodiment, the second insulating base material 121 (1) -121 (5) of the second substrate 12 is not necessarily limited to this value. Each of them has a rectangular planar shape in which the long side is set to 32 mm-34 mm, for example, and the short side is set, for example, to 15 mm to 17 mm. The thickness of each of the second insulating bases 121 (1) -121 (5) is set, for example, to 55 μm-65 μm, for example, and the total thickness of the second substrate 12 is a resist layer 123 and an adhesive layer 124 described later. For example, it is set to 1.5 mm-1.7 mm.
第２の基板１２の第２の導電体１２２は、第１の実施の形態において、Ｃｕ、Ｃｕ合金、Ａｕ等の導電性に優れた材料により構成されている。更に、例えばＣｕが使用される場合、第１の実施の形態においては、最上層、最下層のそれぞれの接着層１２４の表面上に配設された第２の導電体１２２（２１）及び１２２（２２）は、ラミネート法又はプレス成形法により貼り付けられたＣｕ箔とその表面にめっき法により成膜されたＣｕめっき層とを積層した複合膜により形成されている。この複合膜のＣｕ箔の膜厚は例えば１５μｍ−２０μｍに設定され、Ｃｕめっき層は例えば１５μｍ−２５μｍに設定されている。 In the first embodiment, the second conductor 122 of the second substrate 12 is made of a material having excellent conductivity such as Cu, Cu alloy, or Au. Furthermore, when Cu is used, for example, in the first embodiment, the second conductors 122 (21) and 122 (122 (2) disposed on the surfaces of the uppermost and lowermost adhesive layers 124, respectively. 22) is formed by a composite film in which a Cu foil attached by a lamination method or a press molding method and a Cu plating layer formed by plating on the surface thereof are laminated. The film thickness of the Cu foil of the composite film is set to 15 μm to 20 μm, for example, and the Cu plating layer is set to 15 μm to 25 μm, for example.
また、第２の絶縁基材１２１（１）−１２１（５）のそれぞれの第２の導電体１２２（１１）、１２２（１２）、１２２（２１）及び１２２（２２）はラミネート法又はプレス成形法により貼り付けられたＣｕ箔により形成されている。このＣｕ箔の膜厚は例えば３０μｍ−４０μｍに設定されている。 The second conductors 122 (11), 122 (12), 122 (21) and 122 (22) of the second insulating base materials 121 (1) -121 (5) are laminated or press-molded. It is formed by Cu foil stuck by the method. The film thickness of this Cu foil is set to 30 μm-40 μm, for example.
第２の基板１２の表面１２Ａ側の接着層１２４及び第２の導電体１２２（２１）の表面上並びに表面１２Ｂ側の接着層１２４及び第２の導電体１２２（２２）の表面上にはレジスト層１２３が配設されている。このレジスト層１２３には、第２の導電体１２２の保護、はんだの付着の防止等を目的として、ソルダーレジスト層を使用することができる。このソルダーレジスト層は例えば２５μｍ−３５μｍの膜厚に設定されている。 There is a resist on the surface of the adhesive layer 124 and the second conductor 122 (21) on the surface 12A side of the second substrate 12 and on the surface of the adhesive layer 124 and the second conductor 122 (22) on the surface 12B side. A layer 123 is provided. For the resist layer 123, a solder resist layer can be used for the purpose of protecting the second conductor 122, preventing solder adhesion, and the like. This solder resist layer is set to a film thickness of, for example, 25 μm to 35 μm.
更に、第２の基板１２の第２の絶縁基材１２１の各層の間には上下の第２の絶縁基材１２１間を接着する接着層１２４が配設されている。接着層１２４には例えばエポキシ系接着剤、ガラス繊維を折り込み接着剤を含ませたガラスクロス等を使用することができる。例えばエポキシ系接着剤が使用される場合、このエポキシ系接着剤の膜厚は例えば５０μｍ−１４０μｍに設定されている。 Further, an adhesive layer 124 for bonding the upper and lower second insulating base materials 121 is disposed between the layers of the second insulating base material 121 of the second substrate 12. For the adhesive layer 124, for example, an epoxy-based adhesive, a glass cloth in which glass fibers are folded and an adhesive is included, and the like can be used. For example, when an epoxy adhesive is used, the film thickness of the epoxy adhesive is set to 50 μm to 140 μm, for example.
図８及び図９に示すように、第２の基板１２の中央部に配設された貫通穴１２５は、一次側巻線３１及び二次側巻線３２の中心を貫通しかつこれらに沿って配設され、最上層の第２の絶縁基材１２１（１）から最下層の第２の絶縁基材１２１（５）に渡って形成されている。貫通穴１２５は、第２の基板１２の接続孔配線１２６（２）と１２６（３）との間の中央部分に配設され、第１の実施の形態において第２の基板１２の長辺に沿って細長い長円形状の平面形状を有している。 As shown in FIGS. 8 and 9, the through hole 125 disposed in the central portion of the second substrate 12 passes through and along the centers of the primary side winding 31 and the secondary side winding 32. It is disposed and extends from the second insulating base 121 (1) in the uppermost layer to the second insulating base 121 (5) in the lowermost layer. The through hole 125 is disposed in the central portion between the connection hole wirings 126 (2) and 126 (3) of the second substrate 12, and is formed on the long side of the second substrate 12 in the first embodiment. It has an oblong planar shape elongated along the plane.
図１、図８、図１０、図１２及び図１３に示すように、第１の実施の形態に係る電子回路装置１においては、第１の基板１１の第１の導電体１１２と第２の基板１２の第２の導電体１２２との接続箇所において、第２の基板１２の複数積層されたうちの一部の第２の絶縁基材１２１を取り除いて第２の基板１２にその厚さを部分的に減少する段差１２Ｄが配設されている。段差１２Ｄは、ここでは第２の基板１２の表面（裏面）２Ｂのそれぞれの角部において、個数に限定されるものではないが、図８及び図１０に示すように、例えば２個分の接続孔配線１２６（１）、２個分の接続孔配線１２６（３）の配設領域に相当する部分の第２の絶縁基材１２１を取り除いて形成されている。そして、段差１２Ｄは、例えば最下層の第２の絶縁基材１２１（５）及びその前段の第２の絶縁基材１２１（４）の一部を取り除き（切欠き）、中間層の第２の絶縁基材１２１（３）の裏面並びにその裏面に配設された第２の導電体１２２（２２）又は接続孔配線１２６（１）か１２６（３）を露出して形成されている。段差１２Ｄの製作には、例えばエッチング加工、レーザ加工、ウォータジェット加工等の加工技術を使用することができる。 As shown in FIGS. 1, 8, 10, 12, and 13, in the electronic circuit device 1 according to the first embodiment, the first conductor 112 and the second conductor of the first substrate 11 At the location where the substrate 12 is connected to the second conductor 122, a part of the second insulating substrate 121 of the plurality of stacked second substrates 12 is removed, and the thickness of the second substrate 12 is reduced. A step 12D that partially decreases is provided. Here, the step 12D is not limited to the number at each corner of the front surface (back surface) 2B of the second substrate 12, but for example, as shown in FIGS. The hole wiring 126 (1) is formed by removing the portion of the second insulating substrate 121 corresponding to the region where the two connection hole wirings 126 (3) are provided. For example, the step 12D removes (notches) a part of the second insulating base 121 (5) in the lowermost layer and a part of the second insulating base 121 (4) in the preceding stage, and the second step of the intermediate layer The back surface of the insulating base 121 (3) and the second conductor 122 (22) or the connection hole wiring 126 (1) or 126 (3) disposed on the back surface are exposed. For manufacturing the step 12D, for example, a processing technique such as etching, laser processing, or water jet processing can be used.
［コア（第１のトランス）の構造］
図８及び図９に示すように、第１のトランス３のコア３３は、第１の実施の形態において、第２の基板２の中央部分を挟み込む一方の第１のコアブロック（下側コアブロック）３３１と他方の第２のコアブロック（上側コアブロック）３３２とを備えている。第１のコアブロック３３１は、第２の基板１２の表面（裏面）１２Ｂ及び第２の基板１２の長辺側の対向する側面１２Ｃに沿いこれらを覆って配設され、表面１２Ｂの中央部において第２の基板１２の貫通穴１２５に挿入されトロイダルコアの磁心として使用されるコア中心部３３１Ｃを有する。このコア中心部３３１Ｃは第１のコアブロック３３１に一体に成形されている。コア中心部３３１Ｃは第２の基板１２の貫通穴１２５の平面形状と同様に長円形状の平面形状を有し、このコア中心部３３１Ｃの平面形状は貫通穴１２５に挿入するために貫通穴１２５の平面形状に対して若干小さく形成されている。第２のコアブロック３３２は、第２の基板１２の表面１２Ａに沿いこれを覆って配設されている。第１のコアブロック３１１と第２のコアブロック３１２との間は、図示しないが、接着剤により接着されている。
[Structure of core (first transformer)]
As shown in FIGS. 8 and 9, the core 33 of the first transformer 3 is the first core block (lower core block) sandwiching the central portion of the second substrate 2 in the first embodiment. 331 and the other second core block (upper core block) 332. The first core block 331 is disposed along the front surface (back surface) 12B of the second substrate 12 and the side surface 12C facing the long side of the second substrate 12 so as to cover them, and at the center of the front surface 12B. It has a core center portion 331C that is inserted into the through hole 125 of the second substrate 12 and used as a magnetic core of a toroidal core. The core center portion 331C is integrally formed with the first core block 331. The core central portion 331 </ b> C has an elliptical planar shape similar to the planar shape of the through hole 125 of the second substrate 12, and the planar shape of the core central portion 331 </ b> C is inserted into the through hole 125 so as to be inserted into the through hole 125. It is formed slightly smaller than the planar shape. The second core block 332 is disposed along the surface 12A of the second substrate 12 so as to cover it. Although not shown, the first core block 311 and the second core block 312 are bonded with an adhesive.
第１のコアブロック３３１の図８に示すＦ１−Ｆ１切断線で切断した断面形状、つまり第２の基板１２の長辺側の一方の側面１２Ｃに沿う部分からコア中心部３１１Ｃを通過し他方の側面１２Ｃに沿う部分に渡る切断面がＥ型形状により構成されている。第２のコアブロック３３１の図８に示すＦ２−Ｆ２切断線で切断した断面形状、つまり第２の基板１２の長辺側の一方の側面１２Ｃ側から他方の側面１２Ｃ側に渡る切断面がＩ型形状により構成されている。すなわち、第１の実施の形態において、コア３３はＥ−Ｉ型コア形状を有する。 The cross-sectional shape of the first core block 331 cut along the F1-F1 cutting line shown in FIG. 8, that is, the portion passing along the one side surface 12C on the long side of the second substrate 12 passes through the core central portion 311C and the other side. The cut surface over the portion along the side surface 12C is formed of an E shape. The cross-sectional shape of the second core block 331 cut along the F2-F2 cutting line shown in FIG. 8, that is, the cut surface extending from one side surface 12C on the long side of the second substrate 12 to the other side surface 12C is I. It consists of a mold shape. That is, in the first embodiment, the core 33 has an EI core shape.
第１のコアブロック３１１及び第２のコアブロック３１２は例えば金属酸化物の強磁性体をセラミックとして燒結したフェライト磁性材により形成されている。また、第１のコアブロック３１１及び第２のコアブロック３１２は他にアモルファス磁性材料により形成してもよい。 The first core block 311 and the second core block 312 are made of, for example, a ferrite magnetic material obtained by sintering a metal oxide ferromagnetic material as a ceramic. Alternatively, the first core block 311 and the second core block 312 may be formed of an amorphous magnetic material.
この数値に必ずしも限定されるものではないが、第１の実施の形態において、コア３３の第２の基板１２の長辺と対向する長さが例えば１５ｍｍ−１７ｍｍに設定され、短辺と対向する長さが例えば１９ｍｍ−２１ｍｍに設定され、第１のコアブロック３１１及び第２のコアブロック３１２を含めた厚さが例えば５．０ｍｍ−５．６ｍｍに設定されている。 Although not necessarily limited to this numerical value, in the first embodiment, the length of the core 33 facing the long side of the second substrate 12 is set to 15 mm to 17 mm, for example, and facing the short side. The length is set to 19 mm-21 mm, for example, and the thickness including the first core block 311 and the second core block 312 is set to 5.0 mm-5.6 mm, for example.
なお、第１の実施の形態においては、コア３３は、必ずしもＥ−Ｉ型コア形状である必要はなく、第１のコアブロック３１１及び第２のコアブロック３１２のいずれもＥ型形状とするＥ−Ｅ型コア形状であってもよい。 In the first embodiment, the core 33 does not necessarily have an EI type core shape, and both the first core block 311 and the second core block 312 have an E shape. -E core shape may be sufficient.
［第１のトランスの実装構造］
図１乃至図５、図８、図１０乃至図１２に示すように、第１の実施の形態に係る電子回路装置１は、第１の基板１１の開口１５内に第１のトランス３の厚さ方向の一部を挿入した状態において実装されている。開口１５は、ここでは第１の基板１１の表面１１Ａから対向する表面（裏面）１１Ｂに達する貫通穴により構成されている。開口１５は少なくとも第１のトランス３のコア３３並びに段差１２Ｄ部分を除く第２の基板１２を挿入することができる平面形状により構成され、開口１５内部に第１のトランス３のコア３３の厚さ方向の一部が挿入されている。換言すれば、第１の基板１１の厚さに第１のトランス３の厚さを重ね合わせ、第１の基板１１の表面１１Ａ上に単純に第１のトランス３を実装した場合に比べて、全体の厚さを減少することができる。
[Mounting structure of first transformer]
As shown in FIGS. 1 to 5, 8, and 10 to 12, the electronic circuit device 1 according to the first embodiment has a thickness of the first transformer 3 in the opening 15 of the first substrate 11. It is mounted with a part of the vertical direction inserted. Here, the opening 15 is constituted by a through-hole that reaches the front surface (back surface) 11B from the front surface 11A of the first substrate 11. The opening 15 has a planar shape into which at least the core 33 of the first transformer 3 and the second substrate 12 excluding the step 12D can be inserted, and the thickness of the core 33 of the first transformer 3 is inside the opening 15. Part of the direction is inserted. In other words, compared with the case where the thickness of the first transformer 3 is superimposed on the thickness of the first substrate 11, and the first transformer 3 is simply mounted on the surface 11A of the first substrate 11, The overall thickness can be reduced.
更に、第１のトランス３の第２の基板１２には第１の基板１１との接続箇所において第２の基板１２の厚さを減少する段差１２Ｄが配設され、この段差１２Ｄにおいて第２の絶縁基材１２１（例えば１２１（３））の表面に配設された第２の導電体１２２（例えば１２２（２２）又は接続孔配線１２６（１）若しくは１２６（３））が端子として露出されている。第１の基板１１においては、第２の基板１２の段差１２Ｄの領域と重複し、接続箇所における双方の電気的な接続を確実に行い、かつ第２の基板１２を支持する（取り付ける）ために、開口１５の角部が開口１５内に向かって突出されている。この突出された領域には第１の導電体１１２により形成された端子が露出して配設されている。 Further, the second substrate 12 of the first transformer 3 is provided with a step 12D for reducing the thickness of the second substrate 12 at the connection position with the first substrate 11, and the second step 12D is provided with a second step 12D. A second conductor 122 (eg, 122 (22) or connection hole wiring 126 (1) or 126 (3)) disposed on the surface of the insulating base 121 (eg, 121 (3)) is exposed as a terminal. Yes. In the first substrate 11, it overlaps with the region of the step 12 </ b> D of the second substrate 12, in order to ensure electrical connection of both at the connection location and to support (attach) the second substrate 12. The corner of the opening 15 protrudes into the opening 15. A terminal formed of the first conductor 112 is exposed and disposed in the protruding region.
第１のトランス３は、第１の基板１１の開口１５の角部に配設された端子（第１の導電体１１２）に、第２の基板１２の段差１２Ｄから露出する端子（例えば１２２（２２）又は接続孔配線１２６（１）若しくは１２６（３））を電気的に接続することにより実装されている。この電気的な接続には導電性接着材１３、例えばはんだが使用されている。 The first transformer 3 is connected to a terminal (first conductor 112) disposed at a corner portion of the opening 15 of the first substrate 11 (for example, 122 (exposed 122) from the step 12D of the second substrate 12. 22) or the connection hole wiring 126 (1) or 126 (3)) is electrically connected. For this electrical connection, a conductive adhesive 13, such as solder, is used.
［第２のトランスの構造並びにその実装構造］
第２のトランス７は、第１のトランス３に対して誘導起電力並びに全体のサイズは小さいが、第１のトランス３の構造と同様にシートトランス構造により構成されている。また、第１のトランス３の第１の基板１１への実装方法と同様に、第２のトランス７は、第１の基板１１に配設された開口１６に挿入された状態において実装されている。
[Second transformer structure and its mounting structure]
The second transformer 7 has a sheet transformer structure similar to the structure of the first transformer 3, although the induced electromotive force and the overall size of the second transformer 7 are smaller than those of the first transformer 3. Similarly to the mounting method of the first transformer 3 on the first substrate 11, the second transformer 7 is mounted in a state of being inserted into the opening 16 provided in the first substrate 11. .
［樹脂封止体の構造］
図２（図２においては破線で示す）乃至図５に示すように、第１の実施の形態に係る電子回路装置１は、前述のように第１のトランス３等の電子部品を実装した第１の基板１１を樹脂封止体１７により気密封止している。樹脂封止体１７はトランスファモールド法により成形されている。第１の実施の形態に係る電子回路装置１は、ＤＣ−ＤＣコンバータを１つの部品としてフルモールド化したものであり、小型化並びに薄型化に適し、信頼性が高く、使い易さを高めている。
[Structure of resin encapsulant]
As shown in FIG. 2 (shown by broken lines in FIG. 2) to FIG. 5, the electronic circuit device 1 according to the first embodiment is the first in which electronic components such as the first transformer 3 are mounted as described above. One substrate 11 is hermetically sealed by a resin sealing body 17. The resin sealing body 17 is formed by a transfer mold method. The electronic circuit device 1 according to the first embodiment is obtained by fully molding a DC-DC converter as one component, suitable for downsizing and thinning, having high reliability, and improving ease of use. Yes.
樹脂封止体１７は、第１の実施の形態において、第１の基板１１の第１の絶縁基材１１１、第２の基板１２の第２の絶縁基材１２１のそれぞれと同一材料であるガラスエポキシ樹脂により構成されている。詳細には、図７に示すように、ガラス転移温度Ｔｇが例えば１７５℃、線膨張係数が例えば１２×１０-6／℃の性質を有するガラスエポキシ樹脂を実用的に使用することができる。第１の実施の形態に係る電子回路装置１においては、温度サイクルに伴う応力の発生を極力減少するために、樹脂封止体１７の線膨張係数と第１の基板１１の第１の絶縁基材１１１の線膨張係数との差が、第１の絶縁基材１１１の線膨張係数の１．０８倍で、概ね±１０％以内に小さく設定されている。すなわち、樹脂封止体１７は、その線膨張係数と第１の基板１１の第１の絶縁基材１１１の線膨張係数とを実質的に一致させ、第１の基板１１との間に温度サイクルに伴う応力を生じないようになっている。また、樹脂封止体１７には第２の基板１２の第２の絶縁基材１２２と同一材料であるガラスエポキシ樹脂が使用されているので、樹脂封止体１７と第２の基板１２との間に温度サイクルに伴う応力が生じないようになっている。 In the first embodiment, the resin sealing body 17 is made of the same material as each of the first insulating base 111 of the first substrate 11 and the second insulating base 121 of the second substrate 12. It is composed of an epoxy resin. Specifically, as shown in FIG. 7, a glass epoxy resin having properties such as a glass transition temperature Tg of 175 ° C. and a linear expansion coefficient of 12 × 10 −6 / ° C. can be practically used. In the electronic circuit device 1 according to the first embodiment, the linear expansion coefficient of the resin sealing body 17 and the first insulating group of the first substrate 11 are reduced in order to reduce the generation of stress accompanying the temperature cycle as much as possible. The difference from the linear expansion coefficient of the material 111 is 1.08 times the linear expansion coefficient of the first insulating base 111 and is set to be small within about ± 10%. That is, the resin sealing body 17 substantially matches the linear expansion coefficient of the resin sealing body 17 with the linear expansion coefficient of the first insulating base 111 of the first substrate 11, and the temperature cycle between the resin sealing body 17 and the first substrate 11. The stress accompanying this is not generated. Moreover, since the glass epoxy resin which is the same material as the 2nd insulation base material 122 of the 2nd board | substrate 12 is used for the resin sealing body 17, the resin sealing body 17 and the 2nd board | substrate 12 are used. There is no stress associated with the temperature cycle between them.
必ずしもこの数値に限定されるものではないが、第１の実施の形態において、樹脂封止体１７の長辺の長さは例えば６８ｍｍ−７２ｍｍに設定され、短辺の長さは例えば４６ｍｍ−５０ｍｍに設定されている。樹脂封止体１７の厚さは、かなり薄く、例えば６．５ｍｍ−６．９ｍｍに設定されている。 Although not necessarily limited to this numerical value, in the first embodiment, the length of the long side of the resin sealing body 17 is set to 68 mm to 72 mm, for example, and the length of the short side is set to 46 mm to 50 mm, for example. Is set to The thickness of the resin sealing body 17 is quite thin, for example, set to 6.5 mm-6.9 mm.
図２に示すように、樹脂封止体１７の長辺に沿った側面には、リード（アウターリード）１８１−１８８、１９１−１９５のそれぞれがその側面から突出して配列されている。図２中、手前側のリード１８１は直流電圧端子ＤＣＩＮとして使用され、リード１８２は切換信号端子ＯＮ／ＯＦＦとして使用され、リード１８３は入力端子Ｖin+として使用され、リード１８４は入力端子Ｖin-として使用され、リード１８５は出力端子Ｖout+として使用され、リード１８６は出力電圧調整端子ＴＲＭとして使用され、リード１８７は出力端子Ｖout-として使用されている。リード１８８は空き端子ＮＣである。また、図２中、奥側のリード１９１−１９５は空き端子ＮＣである。 As shown in FIG. 2, leads (outer leads) 181 to 188 and 191 to 195 are arranged on the side surface along the long side of the resin sealing body 17 so as to protrude from the side surface. In FIG. 2, the lead 181 on the near side is used as the DC voltage terminal DCIN, the lead 182 is used as the switching signal terminal ON / OFF, the lead 183 is used as the input terminal Vin +, and the lead 184 is used as the input terminal Vin−. The lead 185 is used as the output terminal Vout +, the lead 186 is used as the output voltage adjustment terminal TRM, and the lead 187 is used as the output terminal Vout−. The lead 188 is an empty terminal NC. Further, in FIG. 2, leads 191-195 on the back side are empty terminals NC.
［第１の実施の形態に係る特徴］
前述の第１の実施の形態に係る電子回路装置１においては、第１のトランス３の第２の基板１２に段差１２Ｄを備え、第１のトランス３を開口１５内に挿入し、第１のトランス３の第２の基板１２を開口１５内に段差１２Ｄを利用して嵌め込み、第１のトランス３を第１の基板１１に実装したので、第１の基板１１の厚さの一部に第１のトランス３の第２の基板１２及びコア３の厚さの一部を重ね合わせ、第１の基板１１に第１のトランス３を実装した状態の厚さを薄くすることができるので、樹脂封止体１７の厚さを薄くすることができる。この結果、電子回路装置１の薄型化並びに小型化を実現することができる。この特徴は第２のトランス７においても同様である。
[Features of First Embodiment]
In the electronic circuit device 1 according to the first embodiment described above, the second substrate 12 of the first transformer 3 includes the step 12D, the first transformer 3 is inserted into the opening 15, and the first Since the second substrate 12 of the transformer 3 is fitted into the opening 15 using the step 12D, and the first transformer 3 is mounted on the first substrate 11, the first substrate 11 has a thickness part of the thickness of the first substrate 11. Since a portion of the thickness of the second substrate 12 and the core 3 of the transformer 3 can be overlapped and the thickness of the first transformer 3 mounted on the first substrate 11 can be reduced. The thickness of the sealing body 17 can be reduced. As a result, the electronic circuit device 1 can be reduced in thickness and size. This feature is the same in the second transformer 7.
更に、第１の実施の形態に係る電子回路装置１においては、第１の基板１１、第２の基板のそれぞれを同一材料、詳細には第１の基板１１の第１の絶縁基材１１１と第２の基板１２の第２の絶縁基材１２１とを熱硬化型エポキシ樹脂等のエポキシ樹脂により形成したので、双方の線膨張係数差を減少し、双方の接合部分の熱サイクルに伴う応力の発生を減少することができる。加えて、電子回路装置１においては、第１の基板１１の第１の絶縁基材１１１、第２の基板１２の第２の絶縁基材１２１、樹脂封止体１７のそれぞれが同一材料であるエポキシ樹脂により形成されているので、これらの線膨張係数差を減少し、特に第１の基板１１と第２の基板１２との接合部分の熱サイクルに伴う応力の発生を減少することができる。従って、電子回路装置１において、第１の基板１１と第１のトランス３の第２の基板１２との間の電気的かつ機械的な接続不良や破壊を防止することができる。 Further, in the electronic circuit device 1 according to the first embodiment, each of the first substrate 11 and the second substrate is made of the same material, specifically, the first insulating base 111 of the first substrate 11 and the first substrate 11. Since the second insulating base 121 of the second substrate 12 is formed of an epoxy resin such as a thermosetting epoxy resin, the difference between the linear expansion coefficients of both is reduced, and the stress associated with the thermal cycle of both joints is reduced. Generation can be reduced. In addition, in the electronic circuit device 1, the first insulating base 111 of the first substrate 11, the second insulating base 121 of the second substrate 12, and the resin sealing body 17 are made of the same material. Since it is formed of the epoxy resin, the difference between these linear expansion coefficients can be reduced, and in particular, the generation of stress accompanying the thermal cycle of the joint portion between the first substrate 11 and the second substrate 12 can be reduced. Therefore, in the electronic circuit device 1, it is possible to prevent an electrical and mechanical connection failure or destruction between the first substrate 11 and the second substrate 12 of the first transformer 3.
第１の実施の形態に係る電子回路装置１においては、第１のトランス３の誘導起電力が第２のトランス７の誘導起電力に比べて大きいので、動作によって発生する熱量が大きい。加えて、第１の基板１１及び第１のトランス３全体が樹脂封止体１７により被覆されているので、第１のトランス３の動作によって発生した熱が逃げにくく、樹脂封止体１７は第１の基板１１、第２の基板１２のそれぞれとの間に応力が発生し易い。このような理由から、電子回路装置１において、第１の基板１１、第２の基板１２及びそれらを被覆する樹脂封止体１７の線膨張係数を一致させることが重要である。 In the electronic circuit device 1 according to the first embodiment, since the induced electromotive force of the first transformer 3 is larger than the induced electromotive force of the second transformer 7, the amount of heat generated by the operation is large. In addition, since the entire first substrate 11 and the first transformer 3 are covered with the resin sealing body 17, heat generated by the operation of the first transformer 3 is difficult to escape, and the resin sealing body 17 Stress is easily generated between each of the first substrate 11 and the second substrate 12. For these reasons, in the electronic circuit device 1, it is important to match the linear expansion coefficients of the first substrate 11, the second substrate 12, and the resin sealing body 17 covering them.
（第２の実施の形態）
本発明の第２の実施の形態は、第１の実施の形態に係る電子回路装置１において、第１のトランス３の第１の基板１１への実装方法の他の例を説明するものである。
(Second Embodiment)
In the electronic circuit device 1 according to the first embodiment, the second embodiment of the present invention describes another example of a method for mounting the first transformer 3 on the first substrate 11. .
第２の実施の形態に係る電子回路装置１は、図１４に示すように、第１の基板１１の開口１５内に第１のトランス３を挿入し、第１の基板１１の開口１５内壁に第１のトランス３の第２の基板１２側面を当接させて嵌め込み、第１の基板１１の第１の導電体１１２と第２の基板１２の第２の導電体１２２との間をストラップリード１９６により電気的かつ機械的に接続している。 In the electronic circuit device 1 according to the second embodiment, as shown in FIG. 14, the first transformer 3 is inserted into the opening 15 of the first substrate 11, and the inner wall of the opening 15 of the first substrate 11 is inserted. The side surface of the second substrate 12 of the first transformer 3 is fitted in contact with each other, and a strap lead is provided between the first conductor 112 of the first substrate 11 and the second conductor 122 of the second substrate 12. 196 is electrically and mechanically connected.
ストラップリード１９６の一端は第１の基板１１の第１の導電体１１２に導電性接着材１３を介して接合され、他端は第２の基板１２の第２の導電体１２２に同様に導電性接着材１３を介して接合されている。ストラップリード１９６は例えばリード１８１等と同様の導電性材料により形成されている。つまり、ストラップリード１９６には例えばＣｕ板、Ｃｕ合金板、鉄ニッケル合金（Ｆｅ−Ｎｉ）板等を実用的に使用することができる。導電性接着材１３には例えば前述のようにはんだが使用されている。 One end of the strap lead 196 is bonded to the first conductor 112 of the first substrate 11 via the conductive adhesive 13, and the other end is similarly conductive to the second conductor 122 of the second substrate 12. They are joined via an adhesive 13. The strap lead 196 is made of, for example, the same conductive material as the lead 181 and the like. That is, for example, a Cu plate, a Cu alloy plate, an iron nickel alloy (Fe—Ni) plate, or the like can be used practically for the strap lead 196. For example, solder is used for the conductive adhesive 13 as described above.
このように構成される第２の実施の形態に係る電子回路装置１においては、第１のトランス３を第１の基板１１の開口１５内に挿入し、第１の基板１１の開口１５内壁面に第１のトランス３の第２の基板１２の端部を当接させて嵌め込み、第１のトランス３を第１の基板１１に実装したので、第１の基板１１の厚さの一部に第１のトランス３の第２の基板１２及びコア３の厚さの一部を重ね合わせ、第１の基板１１に第１のトランス３を実装した状態の厚さを薄くすることができるので、樹脂封止体１７の厚さを薄くすることができる。この結果、電子回路装置１の薄型化並びに小型化を実現することができる。この特徴は第２のトランス７においても同様である。 In the electronic circuit device 1 according to the second embodiment configured as described above, the first transformer 3 is inserted into the opening 15 of the first substrate 11, and the inner wall surface of the opening 15 of the first substrate 11. Since the end of the second substrate 12 of the first transformer 3 is brought into contact with the first transformer 3 and the first transformer 3 is mounted on the first substrate 11, a part of the thickness of the first substrate 11 is obtained. Since the thickness of the state where the first transformer 3 is mounted on the first substrate 11 can be reduced by overlapping a part of the thickness of the second substrate 12 and the core 3 of the first transformer 3, The thickness of the resin sealing body 17 can be reduced. As a result, the electronic circuit device 1 can be reduced in thickness and size. This feature is the same in the second transformer 7.
それ以外の第２の実施の形態に係る電子回路装置１の作用効果は、前述の第１の実施の形態に係る電子回路装置１により得られる作用効果と同様である。 The other operational effects of the electronic circuit device 1 according to the second embodiment are the same as the operational effects obtained by the electronic circuit device 1 according to the first embodiment described above.
（第３の実施の形態）
本発明の第３の実施の形態は、第２の実施の形態に係る電子回路装置１において、第１のトランス３の第１の基板１１への実装方法の他の例を説明するものである。
(Third embodiment)
The third embodiment of the present invention describes another example of a method for mounting the first transformer 3 on the first substrate 11 in the electronic circuit device 1 according to the second embodiment. .
第３の実施の形態に係る電子回路装置１は、図１５に示すように、第１の基板１１の開口１５内に第１のトランス３を挿入し、第１の基板１１の開口１５内壁に配設された段差（テーパ面）１５Ｄに第１のトランス３の第２の基板１２の側面１２Ｃに配設された段差１５Ｄとは逆の断面形状を有する段差１２Ｄを当接させて嵌め込み、第１の基板１１の第１の導電体１１２と第２の基板１２の第２の導電体１２２との間をストラップリード１９６により電気的かつ機械的に接続している。 In the electronic circuit device 1 according to the third embodiment, as shown in FIG. 15, the first transformer 3 is inserted into the opening 15 of the first substrate 11, and the inner wall of the opening 15 of the first substrate 11 is inserted. A step 12D having a cross-sectional shape opposite to that of the step 15D disposed on the side surface 12C of the second substrate 12 of the first transformer 3 is brought into contact with the disposed step (tapered surface) 15D. The first conductor 112 of one substrate 11 and the second conductor 122 of the second substrate 12 are electrically and mechanically connected by a strap lead 196.
第１の基板１１の段差１５Ｄは第１の基板１１の表面１１Ａから対向する他の表面（裏面）１１Ｂに向かって開口１５サイズが減少するテーパ面であり、第１のトランス３の開口１５内における落下を防止しかつ支持することができる。第２の基板１２の段差１２Ｄは第２の基板１２の側面１２Ｃから第２の基板１２の中心部に向かって厚さが徐々に厚くなる、段差１５Ｄとは逆の断面形状を有する逆テーパ面である。 The step 15 </ b> D of the first substrate 11 is a tapered surface in which the size of the opening 15 decreases from the surface 11 </ b> A of the first substrate 11 toward the other surface (back surface) 11 </ b> B facing the first substrate 11. Can be prevented and supported. The step 12D of the second substrate 12 gradually increases in thickness from the side surface 12C of the second substrate 12 toward the center of the second substrate 12, and has a reverse tapered surface having a cross-sectional shape opposite to that of the step 15D. It is.
ストラップリード１９６の材質、導電性接着材１３の具体例等は前述の第２の実施の形態に係る電子回路装置１と同様である。 The material of the strap lead 196 and the specific example of the conductive adhesive 13 are the same as those of the electronic circuit device 1 according to the second embodiment.
このように構成される第３の実施の形態に係る電子回路装置１においては、第１の基板１１の開口１５内壁面に段差１５Ｄを備え、第１のトランス３の第２の基板１２の側面１２Ｃに逆断面形状を有する段差１２Ｄを備え、第１のトランス３を第１の基板１１の開口１５内に挿入し、双方の段差１５Ｄと段差１２Ｄとを当接させて嵌め込み、第１のトランス３を第１の基板１１に実装したので、第１の基板１１の厚さの一部に第１のトランス３の第２の基板１２及びコア３の厚さの一部を重ね合わせ、第１の基板１１に第１のトランス３を実装した状態の厚さを薄くすることができるので、樹脂封止体１７の厚さを薄くすることができる。この結果、電子回路装置１の薄型化並びに小型化を実現することができる。この特徴は第２のトランス７においても同様である。 In the electronic circuit device 1 according to the third embodiment configured as described above, a step 15D is provided on the inner wall surface of the opening 15 of the first substrate 11, and the side surface of the second substrate 12 of the first transformer 3 is provided. A step 12D having a reverse cross-sectional shape is provided in 12C, the first transformer 3 is inserted into the opening 15 of the first substrate 11, and both the step 15D and the step 12D are brought into contact with each other to be fitted into the first transformer 11. 3 is mounted on the first substrate 11, the second substrate 12 of the first transformer 3 and a part of the thickness of the core 3 are superimposed on a part of the thickness of the first substrate 11, and the first Since the thickness of the state in which the first transformer 3 is mounted on the substrate 11 can be reduced, the thickness of the resin sealing body 17 can be reduced. As a result, the electronic circuit device 1 can be reduced in thickness and size. This feature is the same in the second transformer 7.
それ以外の第３の実施の形態に係る電子回路装置１の作用効果は、前述の第１の実施の形態に係る電子回路装置１により得られる作用効果と同様である。 The other operational effects of the electronic circuit device 1 according to the third embodiment are the same as the operational effects obtained by the electronic circuit device 1 according to the first embodiment described above.
（その他の実施の形態）
上記のように、本発明は複数の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。例えば、前述の実施の形態に係る電子回路装置１は、第１の基板１１に第１のトランス３及び第２のトランス７を電子部品として搭載している例を説明したが、本発明は、巻線により構成されたインダクタを搭載する第２の基板を第１の基板に実装した電子回路装置に適用することができる。
(Other embodiments)
As described above, the present invention has been described with a plurality of embodiments. However, the description and the drawings, which form a part of this disclosure, do not limit the present invention. For example, in the electronic circuit device 1 according to the above-described embodiment, the example in which the first transformer 3 and the second transformer 7 are mounted on the first substrate 11 as electronic components has been described. The present invention can be applied to an electronic circuit device in which a second substrate on which an inductor composed of windings is mounted is mounted on the first substrate.
１…電子回路装置
１１…第１の基板
１１１…第１の絶縁基材
１１２、１１３…第１の導電体
１２…第２の基板
１２１…第２の絶縁基材
１２２…第２の導電体
１２５…貫通穴
１２６…接続孔配線
１２Ｄ、１５Ｄ…段差
１５…開口
１７…樹脂封止体
２…トランジスタ部
２１…第１のＩＧＦＥＴ
２２…第２のＩＧＦＥＴ
３…第１のトランス
３１…一次側巻線
３２…二次側巻線
３３…コア
３３１…第１のコアブロック
３３１Ｃ…コア中心部
３３２…第２のコアブロック
４１−４３…コンデンサ
５…ダイオード
６…制御部
７…第２のトランス
８…温度検出部
DESCRIPTION OF SYMBOLS 1 ... Electronic circuit apparatus 11 ... 1st board | substrate 111 ... 1st insulation base material 112, 113 ... 1st conductor 12 ... 2nd board | substrate 121 ... 2nd insulation base material 122 ... 2nd conductor 125 ... through-hole 126 ... connection hole wiring 12D, 15D ... step 15 ... opening 17 ... resin encapsulant 2 ... transistor part 21 ... first IGFET
22 ... Second IGFET
3 ... 1st transformer 31 ... Primary side winding 32 ... Secondary side winding 33 ... Core 331 ... 1st core block 331C ... Core center part 332 ... 2nd core block 41-43 ... Capacitor 5 ... Diode 6 ... Control unit 7 ... Second transformer 8 ... Temperature detection unit
Claims (9)
前記第１の絶縁基材と同一材料の第２の絶縁基材と巻線を構成する第２の導電体とを有し、前記第１の基板の前記開口内に一部が配設され、前記第１の導電体に前記第２の導電体が電気的に接続される第２の基板と、
前記第１の基板及び前記第２の基板を気密封止する樹脂封止体と、
を備えたことを特徴とする電子回路装置。 A first insulating substrate and a first conductor, and an electronic component of any one of a transistor, a diode, and a capacitor is mounted on a first region of the surface of the first insulating substrate; A first substrate having an opening disposed in a second region different from the one region;
A second insulating base material made of the same material as the first insulating base material and a second conductor constituting a winding, and a portion is disposed in the opening of the first substrate; A second substrate in which the second conductor is electrically connected to the first conductor;
A resin sealing body for hermetically sealing the first substrate and the second substrate;
An electronic circuit device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008321212A JP2010147171A (en) | 2008-12-17 | 2008-12-17 | Electronic circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008321212A JP2010147171A (en) | 2008-12-17 | 2008-12-17 | Electronic circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010147171A true JP2010147171A (en) | 2010-07-01 |
Family
ID=42567298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008321212A Pending JP2010147171A (en) | 2008-12-17 | 2008-12-17 | Electronic circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010147171A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012059246A (en) * | 2010-09-03 | 2012-03-22 | Walton Advanced Engineering Inc | Usb device structure |
| JP2014175221A (en) * | 2013-03-11 | 2014-09-22 | Panasonic Corp | Light source for lighting and lighting device |
-
2008
- 2008-12-17 JP JP2008321212A patent/JP2010147171A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012059246A (en) * | 2010-09-03 | 2012-03-22 | Walton Advanced Engineering Inc | Usb device structure |
| JP2014175221A (en) * | 2013-03-11 | 2014-09-22 | Panasonic Corp | Light source for lighting and lighting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10389241B2 (en) | Power supply converter and method for manufacturing the same | |
| JP5549600B2 (en) | Manufacturing method of module with flat coil and module with flat coil | |
| JP5088310B2 (en) | Electronic circuit equipment | |
| US7180397B1 (en) | Printed wiring board having edge plating interconnects | |
| JP5614286B2 (en) | Semiconductor device and power supply circuit | |
| JP2012134291A (en) | Electronic circuit device | |
| JP2000312121A (en) | Noise filter | |
| JP2009246159A (en) | Multiple output magnetic induction unit, and multiple output micro power converter having the same | |
| JP2004343976A (en) | Multi-output microminiature power conversion device | |
| JP2008171965A (en) | Microminiature power converter | |
| JP2015043683A (en) | Power source device | |
| JP2005340754A (en) | Micro power converting apparatus | |
| JPH11176660A (en) | Electric circuit device containing coil | |
| KR20110132576A (en) | Multi-layer circuit carrier and method for the production thereof | |
| JP2010147171A (en) | Electronic circuit device | |
| JP2010287684A (en) | Inductor element, dc (direct current)-dc converter module with the inductor element, method of manufacturing dc-dc converter, and electronic apparatus | |
| JP2007081146A (en) | Semiconductor device with inductor | |
| JP2010251559A (en) | Electronic circuit device | |
| JP4151526B2 (en) | Power conversion module and power supply device using the same | |
| JP2004194377A (en) | Dc power unit and its manufacturing method | |
| JP2009193977A (en) | Integrated device, and llc resonant converter mounting it | |
| JPH07163146A (en) | Dc-dc converter | |
| US20170062385A1 (en) | Power converting device | |
| US20230309228A1 (en) | Isolator | |
| CN220606160U (en) | Multilayer circuit board |