JP2010141061A - Tool used for method of manufacturing epitaxial silicon wafer - Google Patents

Tool used for method of manufacturing epitaxial silicon wafer Download PDF

Info

Publication number
JP2010141061A
JP2010141061A JP2008315109A JP2008315109A JP2010141061A JP 2010141061 A JP2010141061 A JP 2010141061A JP 2008315109 A JP2008315109 A JP 2008315109A JP 2008315109 A JP2008315109 A JP 2008315109A JP 2010141061 A JP2010141061 A JP 2010141061A
Authority
JP
Japan
Prior art keywords
susceptor
epitaxial wafer
temperature
wafer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008315109A
Other languages
Japanese (ja)
Inventor
Kazuhiro Narahara
和宏 楢原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2008315109A priority Critical patent/JP2010141061A/en
Priority to US12/632,032 priority patent/US9758871B2/en
Publication of JP2010141061A publication Critical patent/JP2010141061A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a device for manufacturing an epitaxial wafer that suppresses dislocation at a contact part between the epitaxial wafer and a susceptor, or the like. <P>SOLUTION: Provided is the susceptor which is used for the device for manufacturing the epitaxial wafer which grows an epitaxial layer over a main surface of a silicon wafer substrate placed substantially horizontally, and also has thermal capacity such that when the epitaxial wafer is placed and the epitaxial wafer and susceptor at high temperatures which are high enough for dislocation are naturally cooled, the difference between a temperature of a contact part of an outer periphery of the epitaxial wafer and a temperature of a holding part of the susceptor supporting the epitaxial wafer in contact with the contact part is ≤30°C at least for a predetermined period. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体の集積回路素子等に使用されるエピタキシャルウェーハの製造に関し、特に、エピタキシャル成長の際にウェーハの温度を制御するエピタキシャルウェーハの製造方法に用いられる冶具に関する。   The present invention relates to the manufacture of epitaxial wafers used for semiconductor integrated circuit elements and the like, and more particularly to a jig used in an epitaxial wafer manufacturing method for controlling the temperature of a wafer during epitaxial growth.

シリコン半導体による集積回路素子（デバイス）の高密度化傾向は、急速に進行しており、デバイスを形成させるシリコンウェーハの品質への要求は、ますます厳しくなっている。つまり、集積が高密度化するほど回路は繊細となるので、リーク電流の増大やキャリアのライフタイム短縮原因となる、転位などの結晶欠陥は、これまでよりはるかに厳しく制限される。   The trend toward higher density of integrated circuit elements (devices) using silicon semiconductors is rapidly progressing, and the requirements for the quality of silicon wafers that form devices are becoming increasingly severe. In other words, the higher the integration density, the more delicate the circuit, and crystal defects such as dislocations that cause an increase in leakage current and a reduction in carrier lifetime are much more severely limited than before.

エピタキシャルウェーハの製造において、一般に、基板となる単結晶シリコンウェーハをサセプターの上に置き、基板となるシリコンウェーハ及び周辺部品を清浄にし、該基板の表面を、シランまたはトリクロロシランのようなシリコン源に約８００℃またはそれ以上で暴露して、前記表面にシリコンのエピタキシャル層を成長させる。所定の厚さのエピタキシャル層を成長させた後、原料ガスの供給を止め、エピタキシャル層を積んだシリコンウェーハの温度を下げて、チャンバー内から取出して、このエピタキシャルウェーハが次の工程に供給されるようにする。この一連の製造工程において、コンタミや、転位などの結晶欠陥を生じさせないように細心の注意が払われる。   In the production of an epitaxial wafer, generally, a single crystal silicon wafer serving as a substrate is placed on a susceptor, the silicon wafer serving as a substrate and peripheral components are cleaned, and the surface of the substrate is placed in a silicon source such as silane or trichlorosilane. An epitaxial layer of silicon is grown on the surface by exposure at about 800 ° C. or higher. After growing an epitaxial layer with a predetermined thickness, the supply of the source gas is stopped, the temperature of the silicon wafer loaded with the epitaxial layer is lowered, and the silicon wafer is taken out from the chamber, and this epitaxial wafer is supplied to the next step. Like that. In this series of manufacturing processes, great care is taken not to cause crystal defects such as contamination and dislocations.

エピタキシャル層の成長は、温度に大きく影響されるので、温度制御は重要である。また、シリコンウェーハの主表面／裏面間の温度勾配が急となる場合には、シリコンウェーハに反りを引き起こすおそれがある。たとえ反りが生じない場合であっても、ウェーハ内にスリップ転位という結晶欠陥が発生するおそれがある。このため、シリコンウェーハの主表面にエピタキシャル層を成長させる際に、原料ガスを徐々に加えて急激な温度低下を防止し、サセプターに働きかける高周波誘導加の出力を制御し、サセプターからシリコンウェーハへの熱の移動を制限している（例えば特許文献１）。   Since the growth of the epitaxial layer is greatly affected by temperature, temperature control is important. Further, when the temperature gradient between the main surface and the back surface of the silicon wafer becomes steep, there is a possibility that the silicon wafer is warped. Even if warpage does not occur, crystal defects called slip dislocations may occur in the wafer. For this reason, when an epitaxial layer is grown on the main surface of the silicon wafer, a source gas is gradually added to prevent a rapid temperature drop, and the output of high-frequency induction applied to the susceptor is controlled, and the susceptor to the silicon wafer is controlled. The movement of heat is limited (for example, Patent Document 1).

ところで、半導体ウェーハをＲＴＡ装置により所定温度で熱処理する工程を有する半導体ウェーハの製造方法において、前記半導体ウェーハの少なくとも半導体ウェーハを支持する支持治具との接触部分の温度が、半導体ウェーハの中心部の温度よりも３〜２０℃低くなる様に制御した状態で熱処理を行い、スリップ転位の発生を抑制する技術が開示されている（特許文献２）。
特開２００２−１６００４号公報 特開２００２−１６４３００号公報 By the way, in the semiconductor wafer manufacturing method including the step of heat-treating the semiconductor wafer at a predetermined temperature using an RTA apparatus, the temperature of the contact portion of the semiconductor wafer with at least a support jig for supporting the semiconductor wafer is at the center of the semiconductor wafer. A technique is disclosed in which heat treatment is performed in a state controlled to be 3 to 20 ° C. lower than the temperature to suppress the occurrence of slip dislocation (Patent Document 2).
JP 2002-16004 A JP 2002-164300 A

しかしながら、特許文献１の温度制御は、キャリアガス及び／又は原料ガスの流量及び高周波誘導加等の出力を同時に制御する場合に有効な手段であるが、流量が変化しない場合やその他のヒータ（例えば、ハロゲンランプ）による加熱を行う場合には、そのまま適用することができず、また、サセプターからの加熱により半導体ウェーハを加熱するため温度調整の制御が容易ではない。一方、特許文献２では、もっぱら半導体ウェーハの中心部と、支持治具との接触部分（その外周部）との温度差を所定の温度範囲に限ることにより、接触部の転位発生と、中心部と外周部との温度差に起因する転位発生とを抑制することを目的としており、その他の要因で生じ得る転位の発生を有効に抑制することができない。   However, the temperature control in Patent Document 1 is an effective means for simultaneously controlling the flow rate of the carrier gas and / or the raw material gas and the output such as high-frequency induction, but the flow rate does not change or other heaters (for example, , A halogen lamp) cannot be applied as it is, and the semiconductor wafer is heated by heating from the susceptor, so that the temperature adjustment is not easy to control. On the other hand, in Patent Document 2, by generating a temperature difference between the central portion of the semiconductor wafer and the contact portion (the outer peripheral portion thereof) with the support jig within a predetermined temperature range, The purpose is to suppress the occurrence of dislocations due to the temperature difference between the outer periphery and the outer peripheral portion, and the occurrence of dislocations that may be caused by other factors cannot be effectively suppressed.

そこで、本発明者は、基板となるシリコンウェーハの主表面にエピタキシャル層を成長させるエピタキシャルウェーハ製造方法において、外周部、特にサセプターとの接触部近傍を鋭意研究し、転位発生の原因を突き止め、それを防止することにより転位発生を有効に防止し可能な本発明を完成するに至った。即ち、エピタキシャルウェーハとサセプターとの接触部における転位発生を抑制可能なエピタキシャルウェーハの製造方法、製造装置、その部品を提供することを目的とする。   In view of this, the inventor has eagerly studied the outer peripheral portion, particularly in the vicinity of the contact portion with the susceptor, in an epitaxial wafer manufacturing method in which an epitaxial layer is grown on the main surface of a silicon wafer serving as a substrate. Thus, the present invention has been completed, which can effectively prevent the occurrence of dislocations. That is, an object of the present invention is to provide an epitaxial wafer manufacturing method, a manufacturing apparatus, and its components capable of suppressing the occurrence of dislocation at the contact portion between the epitaxial wafer and the susceptor.

サセプターに載置され、基板となるシリコンウェーハの主表面にエピタキシャル層を成長させるエピタキシャルウェーハ製造方法によって製造されるシリコンウェーハが、外周部、特にサセプターとの接触部を起点とする転位が見つけられた。これは、外周部近傍における応力に起因すると考えられたが、より詳しくは、シリコンウェーハ及びサセプターの接触部（及びその近傍）の高い温度差によることが分かった。この温度差は、該シリコンウェーハの外周部（又はその近傍）で生じるものである。   Dislocations originating from the outer periphery, particularly the contact with the susceptor, were found in the silicon wafer manufactured by the epitaxial wafer manufacturing method that is mounted on the susceptor and grows an epitaxial layer on the main surface of the silicon wafer that becomes the substrate. . This was thought to be due to the stress in the vicinity of the outer peripheral portion, but more specifically, it was found to be due to a high temperature difference between the contact portion (and the vicinity) of the silicon wafer and the susceptor. This temperature difference occurs at the outer peripheral portion (or the vicinity thereof) of the silicon wafer.

一般に、エピタキシャルウェーハの製造方法において、基板となるシリコンウェーハの主表面の温度は放射温度計等でモニターされるが、装置の構造上、外周部近傍でのモニターは容易ではない。従って、該シリコンウェーハの中央部の温度によりエピタキシャルウェーハの温度と理解されてきた。ところで、ウェーハ面内における温度分布は、エピタキシャル成長速度等に影響を及ぼすため、中心部と外周部での温度管理は、エピタキシャル成長の際には注意して行われる。つまり、エピタキシャル成長工程では、該シリコンウェーハの中央部の温度管理で十分な処置が取られている。   In general, in the method for manufacturing an epitaxial wafer, the temperature of the main surface of a silicon wafer serving as a substrate is monitored by a radiation thermometer or the like, but it is not easy to monitor in the vicinity of the outer periphery due to the structure of the apparatus. Therefore, it has been understood that the temperature of the epitaxial wafer is based on the temperature of the central portion of the silicon wafer. By the way, since the temperature distribution in the wafer surface affects the epitaxial growth rate and the like, the temperature management in the central portion and the outer peripheral portion is carefully performed during the epitaxial growth. That is, in the epitaxial growth process, sufficient measures are taken by temperature control at the center of the silicon wafer.

しかるに、エピタキシャル成長工程で十分な温度管理がなされていても、得られたエピタキシャルウェーハに転位等の欠陥が外周部において発生することがあった。そこで、鋭意研究を続けたところ、エピタキシャル成長後に、エピタキシャルウェーハを冷却する工程で、シリコンウェーハ及びサセプターの接触部における温度差が大きい場合、かかる欠陥が生じることを見出した。即ち、エピタキシャル成長中には、該シリコンウェーハ及びサセプターの温度に差があまりないため接触部の温度差はあまりないところ、該シリコンウェーハ及びサセプターの冷却過程では、該シリコンウェーハとサセプターとの冷え方の違いにより両者に大きな温度差が生じ、それが互いの接触部（及び近傍）における大きな温度差となるのである。   However, even if sufficient temperature control is performed in the epitaxial growth step, defects such as dislocations may occur in the outer peripheral portion of the obtained epitaxial wafer. Therefore, as a result of intensive research, it was found that, in the process of cooling the epitaxial wafer after epitaxial growth, such a defect occurs when the temperature difference at the contact portion between the silicon wafer and the susceptor is large. That is, during the epitaxial growth, there is not much difference between the temperatures of the silicon wafer and the susceptor, so there is not much temperature difference between the contact portions. In the cooling process of the silicon wafer and the susceptor, how to cool the silicon wafer and the susceptor. Due to the difference, a large temperature difference occurs between the two, which becomes a large temperature difference in the contact portion (and the vicinity) of each other.

特に、該シリコンウェーハ及びサセプターの中央部は随時モニターされているため、冷却工程でも大きな温度差が生じないような工夫がなされるかもしれないが、該シリコンウェーハの中央部と外周部とでは、冷却工程において比較的大きな温度差がありえる。一方、該サセプターにおいては、中央部と外周部とでは温度差が比較的小さい。そのため、該シリコンウェーハの中央部のみをモニターしただけでは、互いの接触部（及び近傍）における大きな温度差を把握できない。   In particular, since the central portion of the silicon wafer and the susceptor is monitored from time to time, it may be devised that a large temperature difference does not occur even in the cooling process, but at the central portion and the outer peripheral portion of the silicon wafer, There can be relatively large temperature differences in the cooling process. On the other hand, in the susceptor, the temperature difference between the central portion and the outer peripheral portion is relatively small. Therefore, it is impossible to grasp a large temperature difference between the contact portions (and the vicinity) only by monitoring only the central portion of the silicon wafer.

そこで、エピタキシャル成長後の冷却工程において、シリコンウェーハの外周部の温度をモニターし、この温度と同時にモニターされるサセプターの温度（中央部、周辺部での温度差があまりないとされる。ただし、より望ましくは周辺部の温度）との差を所定の値以下にするように冷却工程を温度管理する。より具体的には、離隔したところから熱を奪うことは難しいので、熱を加えるためのハロゲンランプ等の外部ヒータの出力を適宜制御する。ここで、この冷却工程における該シリコンウェーハの中央部の温度と、外周部の温度との関係は放熱及び加熱環境が同じであれば一定と考えられるので、両者の関係式を予め求めておき、その関係式を用いて該シリコンウェーハの中央部の温度によって外周部の温度を計算して得ることもできる。これにより測定が比較的容易な該シリコンウェーハの中央部の温度をモニターするだけで、外周部の温度をモニターでき、上記外部ヒータの出力の制御を適切に行うことができる。   Therefore, in the cooling process after epitaxial growth, the temperature of the outer peripheral portion of the silicon wafer is monitored, and the temperature of the susceptor monitored simultaneously with this temperature (the temperature difference between the central portion and the peripheral portion is not so much. The temperature of the cooling process is preferably controlled so that the difference between the temperature and the temperature of the peripheral portion is preferably a predetermined value or less. More specifically, since it is difficult to remove heat from a remote location, the output of an external heater such as a halogen lamp for applying heat is appropriately controlled. Here, since the relationship between the temperature of the central portion of the silicon wafer and the temperature of the outer peripheral portion in this cooling step is considered to be constant if the heat dissipation and heating environment are the same, the relationship between the two is obtained in advance. Using the relational expression, the temperature of the outer peripheral part can be calculated by the temperature of the central part of the silicon wafer. As a result, the temperature of the outer peripheral portion can be monitored only by monitoring the temperature of the center portion of the silicon wafer, which is relatively easy to measure, and the output of the external heater can be appropriately controlled.

より具体的には、以下のようなものを提供することができる。
（１）実質的に水平状態に配されるシリコンウェーハ基板の主表面にエピタキシャル層を成長させるエピタキシャルウェーハの製造装置に用いられるサセプターであって、前記エピタキシャルウェーハは当該サセプターに載置され、転位発生可能な高温にある前記エピタキシャルウェーハ及び当該サセプターを放冷したときに、前記エピタキシャルウェーハの外周部の接触部の温度と、前記接触部と接触して前記エピタキシャルウェーハを支持する当該サセプターの保持部の温度との差が、少なくとも所定の期間、３０℃以下となる熱容量を持つサセプターを提供することができる。 More specifically, the following can be provided.
(1) A susceptor used in an epitaxial wafer manufacturing apparatus for growing an epitaxial layer on a main surface of a silicon wafer substrate disposed in a substantially horizontal state, wherein the epitaxial wafer is placed on the susceptor and dislocation occurs. When the epitaxial wafer and the susceptor at a possible high temperature are allowed to cool, the temperature of the contact portion of the outer peripheral portion of the epitaxial wafer and the holding portion of the susceptor that supports the epitaxial wafer in contact with the contact portion It is possible to provide a susceptor having a heat capacity such that the difference from the temperature is 30 ° C. or lower for at least a predetermined period.

ここで、上記所定の期間とは、放冷開始から、前記接触部の温度と前記保持部の温度との差によって転位が実質的に発生しなくなるほど全体の温度が低くなるまでの期間を意味してよい。前記接触部の温度と前記保持部の温度との差は、所定の範囲を超えると、有意な時間（例えば、１秒、１０秒等）で、転位を発生させる。一方、所定の範囲内であれば、現実的な時間（例えば、１０分、１時間等）内で転位は発生しない。このような所定の温度差の範囲として、３０℃が例としてあげられる。この温度差は、種々の環境要因、不純物や欠陥濃度のような材料自体の要因等により決定されてよい。一般的なシリコンウェーハのエピタキシャル製造若しくは同装置における熱処理において、３０℃又はそれ以下であり、より転位が発生しやすい条件では、２０℃又はそれ以下であり、転位の発生を全く生じさせないようにするためには、５℃又はそれ以下が好ましい。上記所定の期間は、装置、放冷条件、ウェーハ形状及び材料に依存するが、現実的には、約３秒又はそれ以上である。安全を考慮すれば、１５秒又はそれ以上がより好ましく、３０秒又はそれ以上が更に好ましい。   Here, the predetermined period means a period from the start of cooling until the entire temperature becomes low enough to prevent dislocation from occurring due to the difference between the temperature of the contact part and the temperature of the holding part. You can do it. When the difference between the temperature of the contact portion and the temperature of the holding portion exceeds a predetermined range, dislocation occurs in a significant time (for example, 1 second, 10 seconds, etc.). On the other hand, within a predetermined range, dislocation does not occur within a realistic time (for example, 10 minutes, 1 hour, etc.). An example of such a predetermined temperature difference range is 30 ° C. This temperature difference may be determined by various environmental factors, factors of the material itself such as impurities and defect concentrations, and the like. In a general silicon wafer epitaxial manufacturing or heat treatment in the same apparatus, it is 30 ° C. or lower, and under conditions where dislocations are more likely to occur, it is 20 ° C. or lower, so that no dislocation is generated at all. For this purpose, 5 ° C. or lower is preferred. The predetermined period depends on an apparatus, a cooling condition, a wafer shape, and a material, but in reality, it is about 3 seconds or more. In consideration of safety, 15 seconds or more is more preferable, and 30 seconds or more is more preferable.

（２）実質的に水平状態に配されるシリコンウェーハ基板の主表面にエピタキシャル層を成長させるエピタキシャルウェーハの製造装置に用いられるサセプターであって、前記エピタキシャルウェーハは当該サセプターに載置され、前記エピタキシャルウェーハの熱容量と、当該サセプターの熱容量との差が、３倍以下であることを特徴とするサセプターを提供することができる。 (2) A susceptor used in an epitaxial wafer manufacturing apparatus for growing an epitaxial layer on a main surface of a silicon wafer substrate arranged in a substantially horizontal state, wherein the epitaxial wafer is placed on the susceptor and the epitaxial wafer is It is possible to provide a susceptor characterized in that the difference between the heat capacity of the wafer and the heat capacity of the susceptor is three times or less.

熱容量の差が小さければ、蓄積される熱量に応じて、同様に温度が昇降し、両者の間に温度差が生じにくく、生じたとしても温度差は少ない。特に、温度差が３０℃又はそれ以下となるような熱容量の差が好ましく、転位のより高い抑制のためには、温度差が２０℃又はそれ以下となるような熱容量の差であり、転位の発生を全く生じさせないようにするためには、温度差が５℃又はそれ以下となるような熱容量の差が好ましい。熱容量の差は、３倍以下（一方の部材の熱容量が、他方の部材の熱容量の３倍以下）が好ましく、より好ましくは、２．５倍以下であり、更に好ましくは約１倍（実質的に同じ熱容量）である。   If the difference in heat capacity is small, the temperature similarly rises and falls according to the amount of heat accumulated, and it is difficult for a temperature difference to occur between them. In particular, a difference in heat capacity such that the temperature difference is 30 ° C. or less is preferable, and for higher suppression of dislocation, it is a difference in heat capacity such that the temperature difference is 20 ° C. or less. In order not to cause the generation at all, a difference in heat capacity such that the temperature difference is 5 ° C. or less is preferable. The difference in heat capacity is preferably 3 times or less (the heat capacity of one member is 3 times or less of the heat capacity of the other member), more preferably 2.5 times or less, and even more preferably about 1 time (substantially) The same heat capacity).

（３）実質的に水平状態に配されるシリコンウェーハ基板の主表面にエピタキシャル層を成長させるエピタキシャルウェーハの製造装置であって、前記エピタキシャルウェーハは、その外周部においてサセプターに接触載置され、前記エピタキシャルウェーハの熱容量、吸熱量、及び放熱量、前記サセプターの熱容量、吸熱量、及び放熱量を基に、前記エピタキシャルウェーハの外周部の接触部の温度と、前記接触部と接触して前記エピタキシャルウェーハを支持する当該サセプターの保持部の温度との差が、少なくとも所定の期間、３０℃以下となるように冷却制御可能な制御装置を備えるエピタキシャルウェーハの製造装置を提供することができる。 (3) An epitaxial wafer manufacturing apparatus for growing an epitaxial layer on a main surface of a silicon wafer substrate arranged in a substantially horizontal state, wherein the epitaxial wafer is placed in contact with a susceptor at the outer periphery thereof, Based on the heat capacity, heat absorption and heat dissipation of the epitaxial wafer, the heat capacity, heat absorption and heat dissipation of the susceptor, the temperature of the contact portion of the outer peripheral portion of the epitaxial wafer and the epitaxial wafer in contact with the contact portion It is possible to provide an epitaxial wafer manufacturing apparatus including a control device capable of cooling control so that the difference between the temperature of the holding portion of the susceptor that supports the temperature is 30 ° C. or less for at least a predetermined period.

（４）前記制御装置は、前記エピタキシャルウェーハが９００℃以上からの冷却において冷却制御することを特徴とする上記（３）に記載のエピタキシャルウェーハの製造装置を提供することができる。 (4) The said control apparatus can provide the manufacturing apparatus of the epitaxial wafer as described in said (3) characterized by cooling-controlling the said epitaxial wafer in cooling from 900 degreeC or more.

ここで、９００℃以上とあるのは、エピタキシャルウェーハを含むシリコンウェーハにおいて、転位等の結晶欠陥が発生し得る温度以上と考えられるためである。従って、より低い温度で転位等の結晶欠陥が発生し得る場合は、その温度以上からの冷却において、温度制御を行うことが好ましい。また、より高温で移動度が高くなり、転位等の結晶欠陥がより発生し易くなるので、より高温からの冷却において同制御は有効である。しかしながら、シリコンが融解する温度では、このような転位等の結晶欠陥の発生を検討するまでもないので、融点以下の温度からの冷却に意義がある。   Here, the reason why the temperature is 900 ° C. or higher is considered to be higher than a temperature at which crystal defects such as dislocations can occur in a silicon wafer including an epitaxial wafer. Therefore, when crystal defects such as dislocations can occur at a lower temperature, it is preferable to perform temperature control in cooling from that temperature or higher. In addition, since the mobility becomes higher at higher temperatures and crystal defects such as dislocations are more likely to occur, the same control is effective in cooling from higher temperatures. However, there is no need to study the generation of crystal defects such as dislocations at a temperature at which silicon melts, so that cooling from a temperature below the melting point is significant.

（５）更に、熱放射ヒータを、前記エピタキシャルウェーハの上方、及び、前記サセプターの下方に備え、前記制御装置は、少なくとも上方又は下方の出力を制御することを特徴とする上記（３）又は（４）に記載のエピタキシャルウェーハの製造装置を提供することができる。 (5) Further, a thermal radiation heater is provided above the epitaxial wafer and below the susceptor, and the control device controls at least the output above or below, (3) or ( The epitaxial wafer manufacturing apparatus described in 4) can be provided.

熱放射ヒータは、暴露面積が大きいと多くの熱量を被加熱体に与えることができる。従って、サセプターにエピタキシャルウェーハを載置する構造では、上方のヒータは主にエピタキシャルウェーハを加熱し、下方のヒータは主にサセプターを加熱する。これらのヒータの出力の制御は、主にこれらの部材への熱出力の制御を意味することができる。   When the exposed area is large, the heat radiation heater can give a large amount of heat to the object to be heated. Therefore, in the structure in which the epitaxial wafer is placed on the susceptor, the upper heater mainly heats the epitaxial wafer, and the lower heater mainly heats the susceptor. Control of the output of these heaters can mainly mean control of the heat output to these members.

本発明によれば、冷却工程において発生する転位を有効に防止することができ、欠陥の少ない良好なエピタキシャルウェーハを製造することができる。   According to the present invention, dislocations generated in the cooling process can be effectively prevented, and a good epitaxial wafer with few defects can be manufactured.

次に、本発明の実施の形態について、図面を参照しながら説明する。各図面において同一の構成又は機能を有する構成要素及び相当部分には、同一の符号を付し、その説明は省略する。また、以下の説明では、本発明に係る実施の態様の例を示したに過ぎず、当業者の技術常識に基づき、本発明の範囲を超えることなく、適宜変更可能である。従って、本発明の範囲はこれらの具体例に限定されるものではない。また、これらの図面は、説明のために強調されて表されており、実際の寸法とは異なる場合がある。   Next, embodiments of the present invention will be described with reference to the drawings. In the drawings, components having the same configuration or function and corresponding parts are denoted by the same reference numerals, and description thereof is omitted. Moreover, in the following description, the example of the embodiment which concerns on this invention is shown, and it can change suitably based on the technical common sense of those skilled in the art, without exceeding the range of this invention. Therefore, the scope of the present invention is not limited to these specific examples. Also, these drawings are emphasized for the purpose of explanation, and may differ from actual dimensions.

図１は、本発明の実施形態に関し、エピタキシャルウェーハ製造装置１０の概略図である。ほぼ水平に配置された基板としてのシリコンウェーハ１２は、ウェーハ支持部材であるサセプター１４の接触部１４ａに、その外周部の接触部１２ａにおいて接触し、該サセプター１４に載置される。この接触部１４ａは、サセプター１４の中央の凹部の内周底部に設けられる段差にあり、少ない接触点（又は線若しくは面積）でシリコンウェーハ１２に接触し、サセプター１４からの影響を最小限に抑える工夫がされている。シリコンウェーハ１２の裏面側と、サセプター１４の中央の凹部の底面との間には、狭い空間が設けられ、パージガスがこれら部材間の隙間から流入し充填される。   FIG. 1 is a schematic diagram of an epitaxial wafer manufacturing apparatus 10 according to an embodiment of the present invention. The silicon wafer 12 as a substrate disposed substantially horizontally contacts the contact portion 14a of the susceptor 14 serving as a wafer support member at the contact portion 12a on the outer periphery thereof, and is placed on the susceptor 14. This contact portion 14a is at a step provided at the inner peripheral bottom of the concave portion at the center of the susceptor 14, contacts the silicon wafer 12 at a small contact point (or line or area), and minimizes the influence from the susceptor 14. Ingenuity has been made. A narrow space is provided between the back surface side of the silicon wafer 12 and the bottom surface of the concave portion at the center of the susceptor 14, and purge gas flows in from the gap between these members and is filled.

このエピタキシャルウェーハ製造装置１０のシリコンウェーハ１２及びサセプター１４からなるコア部分は、上面及び下面において透明な石英ガラスが用いられたチャンバー１５１に囲まれ、外部から気密的に隔離されている。本図では、上面及び下面の石英ガラスの上方及び下方に、それぞれ２本のハロゲンランプ１６が描かれているが、上面の上方のハロゲンランプ１６は、シリコンウェーハ１２の中心を通る中心軸を軸として回転対称に複数本（例えば３２本）配置されている。同様に、下面の下方のハロゲンランプ１６は、同じ中心軸を軸として回転対称に複数本（例えば３２本）配置されている。ここでは、図示されないが、それぞれのハロゲンランプ１６の背後（チャンバー１５１から遠い側）には、リフレクターが設けられ、ハロゲンランプの放射熱が無駄なく均一に（例えば、シリコンウェーハ１２の中央部と外周部で同様な熱量を受けるように）与えられるようにされている。   The core portion composed of the silicon wafer 12 and the susceptor 14 of the epitaxial wafer manufacturing apparatus 10 is surrounded by a chamber 151 in which transparent quartz glass is used on the upper surface and the lower surface, and is hermetically isolated from the outside. In this figure, two halogen lamps 16 are drawn above and below the quartz glass on the top and bottom surfaces, respectively, but the halogen lamps 16 on the top surface are centered on a central axis passing through the center of the silicon wafer 12. Are arranged in a rotationally symmetrical manner (for example, 32). Similarly, a plurality of (for example, 32) halogen lamps 16 below the lower surface are arranged rotationally symmetrically about the same central axis. Here, although not shown, a reflector is provided behind each halogen lamp 16 (on the side far from the chamber 151), and the radiant heat of the halogen lamp is evenly distributed (for example, the central portion and the outer periphery of the silicon wafer 12). To receive a similar amount of heat).

本図において、チャンバー１５１の上面の上方及び下面の下方であって、シリコンウェーハ１２の中央部に相当する位置に、放射熱温度計２００、２１０が設けられ、矢印２０２、２１２によって指し示される中央部の温度が計測される。   In this figure, radiant heat thermometers 200 and 210 are provided above the upper surface of the chamber 151 and below the lower surface and corresponding to the central portion of the silicon wafer 12, and the center indicated by the arrows 202 and 212. The temperature of the part is measured.

図２は、本発明の実施形態に関し、図１と同様なエピタキシャルウェーハ製造装置１０を示す概略図である。図１との違いは、チャンバー１５１の上面の上方及び下面の下方であって、シリコンウェーハ１２の外周部に相当する位置に、放射熱温度計２２０、２３０が設けられ、矢印２２２、２３２によって指し示される外周部の温度が計測されることである。   FIG. 2 is a schematic diagram showing an epitaxial wafer manufacturing apparatus 10 similar to FIG. 1 according to the embodiment of the present invention. The difference from FIG. 1 is that radiant heat thermometers 220 and 230 are provided at positions corresponding to the outer peripheral portion of the silicon wafer 12 above and below the upper surface of the chamber 151, and are indicated by arrows 222 and 232. The temperature of the outer periphery shown is to be measured.

図１及び２に示すようなエピタキシャルウェーハ製造装置１０によって、基板となる単結晶シリコンウェーハの主表面が、シランまたはトリクロロシランのようなシリコン源に約８００℃またはそれ以上で暴露され、そこにシリコンのエピタキシャル層を成長させた。このときのエピタキシャル成長条件にはキャリアガスとして水素、原料ガスとしてトリクロロシランを用いた。   1 and 2, the main surface of a single crystal silicon wafer as a substrate is exposed to a silicon source such as silane or trichlorosilane at a temperature of about 800 ° C. or higher, and silicon An epitaxial layer was grown. As epitaxial growth conditions at this time, hydrogen was used as a carrier gas and trichlorosilane was used as a source gas.

図３は、図２の製造装置により、エピタキシャル層を成長させた後、エピタキシャルウェーハを実質的に放冷（ハロゲンランプの出力を最小にしたもの。上面側と下面側の出力比は約４：６。）した場合の、該エピタキシャルウェーハの中央部の温度と、それに相当する位置のサセプター１４の温度とを時間の関数として表したグラフである。この図から、エピタキシャルウェーハ１２の温度が若干サセプター１４の温度より低いことがわかる。図４は、図３の温度計測を行っている際に、図２の製造装置の放射熱温度計２２０、２３０で計測した外周部の温度の時間変化を表したものである。冷却開始直前から、エピタキシャルウェーハ１２の温度が若干サセプター１４の温度より若干低く、更に、冷却工程では、更にその温度差が広がっていることがわかる。このように、該エピタキシャルウェーハの中央部の温度と外周部の温度では、外周部の温度の方が低く、冷却工程での転位発生が懸念される外周部の温度差を評価するためには、外周部の温度を直接計測するか、両者の関係式を予備実験等により予め求めておくことが好ましいことがわかる。   FIG. 3 shows an epitaxial layer grown by the manufacturing apparatus of FIG. 2 and then the epitaxial wafer is allowed to cool substantially (the output of the halogen lamp is minimized. The output ratio between the upper surface side and the lower surface side is about 4: 6) is a graph showing the temperature of the central portion of the epitaxial wafer and the temperature of the susceptor 14 at the corresponding position as a function of time. From this figure, it can be seen that the temperature of the epitaxial wafer 12 is slightly lower than the temperature of the susceptor 14. FIG. 4 shows the time change of the temperature of the outer peripheral portion measured by the radiant heat thermometers 220 and 230 of the manufacturing apparatus of FIG. 2 when the temperature measurement of FIG. 3 is performed. From just before the start of cooling, it can be seen that the temperature of the epitaxial wafer 12 is slightly lower than the temperature of the susceptor 14, and that the temperature difference further increases in the cooling step. Thus, in order to evaluate the temperature difference of the outer peripheral part where the temperature of the outer peripheral part is lower at the temperature of the central part and the outer peripheral part of the epitaxial wafer, and the occurrence of dislocation in the cooling process is concerned, It can be seen that it is preferable to directly measure the temperature of the outer peripheral portion or to obtain a relational expression between them in advance by a preliminary experiment or the like.

図５は、図１の製造装置により、エピタキシャル層を成長させた後、エピタキシャルウェーハを種々の条件で放冷（ハロゲンランプの出力を数段階で変化。上面側と下面側の出力比も数段階で変化させた。）して外周部の温度を直接計測し、その温度と歪の関係を示すグラフである。   5 shows an epitaxial layer grown by the manufacturing apparatus shown in FIG. 1, and then the epitaxial wafer is allowed to cool under various conditions (the output of the halogen lamp is changed in several stages. The output ratio between the upper surface side and the lower surface side is also several stages. This is a graph showing the relationship between the temperature and strain by directly measuring the temperature of the outer peripheral portion.

このグラフの縦軸は赤外線偏光法（若しくは赤外偏光法）により求めた歪量である。このグラフから明らかなように、外周部での温度差は、プラス／マイナス３０℃（マイナス３０〜プラス３０℃）の範囲内が好ましい。より詳細には、温度差が３０℃以下（図中矢印で示す範囲）では、歪が十分小さく、転位の発生が低く抑えられるため好ましい。温度差が１０℃以下では、更に小さくなり、より好ましい。   The vertical axis of this graph represents the amount of strain determined by infrared polarization (or infrared polarization). As is apparent from this graph, the temperature difference at the outer periphery is preferably within a range of plus / minus 30 ° C. (minus 30 to plus 30 ° C.). More specifically, a temperature difference of 30 ° C. or less (a range indicated by an arrow in the figure) is preferable because distortion is sufficiently small and occurrence of dislocations can be suppressed low. When the temperature difference is 10 ° C. or less, the temperature difference is further reduced, which is more preferable.

図８は、図５に対応するグラフであり、エピタキシャルウェーハ中央部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度差と歪の関係を示すグラフである。このときの冷却条件は、図５の場合と同様である。中央部では温度差がプラス４０℃以下、マイナス２０℃以上（即ち、プラス４０〜マイナス２０℃）であることが好ましい。また、中央部の温度差がプラス３０℃以下、マイナス１０℃以上であることが更に好ましい。   FIG. 8 is a graph corresponding to FIG. 5, and is a graph showing the relationship between the temperature difference and strain of the epitaxial wafer in the central portion of the epitaxial wafer and the susceptor at the position corresponding thereto. The cooling conditions at this time are the same as in FIG. In the central part, it is preferable that the temperature difference is plus 40 ° C. or less and minus 20 ° C. or more (that is, plus 40 to minus 20 ° C.). Moreover, it is more preferable that the temperature difference at the center is plus 30 ° C. or less and minus 10 ° C. or more.

図６は、以上のような実験結果に基づき、ハロゲンランプの制御を適宜行い、上述の温度差が５℃以下と小さくなるようにしたときの該エピタキシャルウェーハの外周部の温度と、それに相当する位置のサセプター１４の温度とを時間の関数として表したグラフである。ハロゲンランプによる加熱をより多く加えるため、冷却速度は若干遅くなるが、温度差は殆どなく、転位が少ない良好なエピタキシャルウェーハを得ることができる。   FIG. 6 shows the temperature of the outer peripheral portion of the epitaxial wafer when the halogen lamp is appropriately controlled based on the experimental results as described above so that the temperature difference is reduced to 5 ° C. or less, and the temperature corresponds to the temperature. It is the graph which represented the temperature of the susceptor 14 of a position as a function of time. Since more heating by the halogen lamp is applied, the cooling rate is slightly slow, but there is almost no temperature difference and a good epitaxial wafer with few dislocations can be obtained.

図７は、エピタキシャルウェーハ外周部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度差を３０℃とした場合、冷却工程を開始するときの温度と歪との関係を示すグラフである。このグラフから明らかなように、冷却工程の開始の温度が、９００℃以下であれば歪は殆どないが、９００℃を超えると歪が大きくなる。特に、１０５０℃以上では、その増加が顕著になっている。これは、転位の発生が高温で起こり易いためであり、低温であれば多少の温度差があっても、転位の発生のおそれは極めて低い。また、転位発生は、温度がまだ高い冷却工程の開始直後の所定の期間に起こることもわかる。この期間は、開始温度によっても異なるが、少なくとも３秒である。或いは、冷却工程において、エピタキシャルウェーハが１０００℃以下、より好ましくは９００℃以下となるまでは、温度差を３０℃以下に抑えることが好ましい。   FIG. 7 is a graph showing the relationship between the temperature and strain when starting the cooling process when the temperature difference between the epitaxial wafer and the susceptor at the position corresponding to the epitaxial wafer outer peripheral portion is 30 ° C. As is apparent from this graph, there is almost no distortion if the temperature at the start of the cooling step is 900 ° C. or less, but the distortion increases when the temperature exceeds 900 ° C. In particular, the increase is remarkable at 1050 ° C. or higher. This is because the occurrence of dislocations is likely to occur at high temperatures, and the risk of dislocations is extremely low even if there is a slight temperature difference at low temperatures. It can also be seen that the occurrence of dislocations occurs in a predetermined period immediately after the start of the cooling process where the temperature is still high. This period is at least 3 seconds, depending on the starting temperature. Alternatively, in the cooling step, the temperature difference is preferably suppressed to 30 ° C. or lower until the epitaxial wafer reaches 1000 ° C. or lower, more preferably 900 ° C. or lower.

図９は、本発明に使用可能な熱容量を低減させたサセプター１４０の概略断面図である。上述のサセプター１４と同様中央に凹部があり、その内周面の底部に段差が設けられ、その段差に、シリコンウェーハ１２の外周部の接触部１２ａと接触するサセプター１４０の接触部１４０ａを備える。シリコンウェーハ１２の下面とサセプター１４０の底面との間には狭い空間１４３が設けられる。このサセプター１４０では、外周部分１４２が除去され、熱容量が低く抑えられている。尚、図中の厚さｔを変化させることにより、形状の特徴をあまり変えないで、体積を変化させ熱容量を変化させることができる。ここで、熱容量とは、比熱（Ｃｐ）×密度（ρ）×体積（Ｖ）で求めることができ、より具体的には、以下の表１にまとめるシリコン及びグラファイトの物性を用いて試算することができる。   FIG. 9 is a schematic cross-sectional view of a susceptor 140 with a reduced heat capacity that can be used in the present invention. Similar to the susceptor 14 described above, there is a recess at the center, a step is provided at the bottom of the inner peripheral surface, and the contact portion 140a of the susceptor 140 that contacts the contact portion 12a on the outer peripheral portion of the silicon wafer 12 is provided at the step. A narrow space 143 is provided between the lower surface of the silicon wafer 12 and the bottom surface of the susceptor 140. In this susceptor 140, the outer peripheral portion 142 is removed, and the heat capacity is kept low. In addition, by changing the thickness t in the figure, the volume can be changed and the heat capacity can be changed without changing the feature of the shape so much. Here, the heat capacity can be determined by specific heat (Cp) × density (ρ) × volume (V). More specifically, the heat capacity is calculated using the physical properties of silicon and graphite summarized in Table 1 below. Can do.

Figure 2010141061
Figure 2010141061

即ち、シリコンからなるウェーハの体積Ｖ（Ｓｉ）が、グラファイトからなるサセプターの体積Ｖ（Ｓｕ）の約７０％となるときに、同じ熱容量となり、単位時間当り同じ量の熱がそれぞれ蓄積されると、同じ速度で昇温することになる。このとき、どちらの材料も１００Ｗ／ｍ・Ｋ以上の高い熱伝導率を持っているので、部材内の温度違いは無視できると仮定している。従って、所定の大きさ（体積）のエピタキシャルシリコンウェーハを製造する場合、サセプターの体積及び／又は材質を変化させることにより、サセプターの熱容量をシリコンウェーハの熱容量の１〜３倍の範囲にコントロールすることができる。例えば、サセプターをシリコンで製造することもできる。このとき、反応性を抑制するため、表面にＳｉＣコーティングを施すことが好ましい。   That is, when the volume V (Si) of the wafer made of silicon is about 70% of the volume V (Su) of the susceptor made of graphite, the same heat capacity is obtained, and the same amount of heat is accumulated per unit time. The temperature will rise at the same rate. At this time, since both materials have a high thermal conductivity of 100 W / m · K or more, it is assumed that the temperature difference in the member can be ignored. Therefore, when manufacturing an epitaxial silicon wafer of a predetermined size (volume), the heat capacity of the susceptor is controlled within a range of 1 to 3 times the heat capacity of the silicon wafer by changing the volume and / or material of the susceptor. Can do. For example, the susceptor can be made of silicon. At this time, in order to suppress reactivity, it is preferable to apply a SiC coating to the surface.

図１０は、図９の厚みｔを変化させることにより、熱容量を変化させ、その時のシリコンウェーハ外周部の歪み量と、シリコンウェーハに対するサセプターの相対的な熱容量（熱容量比）との関係を示すグラフである。このグラフから明らかなように、熱容量が３倍以下で歪みは極端に小さくなり、２．５倍以下では更に小さくなる。このことより、熱容量比が、３以下が好ましく、より好ましくは２．５以下で、更に好ましくは２．４以下である。下限は、特になくてもよいと思われるが、シリコンウェーハの方が一般にサセプターより体積が小さくなるので、熱容量比が１以上であることが現実的である。以上より、現実的にエピタキシャルの製造条件にてシリコンウェーハを支持するサセプターとシリコンウェーハの熱容量比が１〜３倍である事が製造条件上望ましい。このようにすれば、加熱工程や冷却工程において、同様に温度が変化し易くなる。   FIG. 10 is a graph showing the relationship between the amount of strain at the outer periphery of the silicon wafer at that time and the relative heat capacity (heat capacity ratio) of the susceptor with respect to the silicon wafer by changing the thickness t in FIG. It is. As is apparent from this graph, the distortion becomes extremely small when the heat capacity is 3 times or less, and becomes even smaller when the heat capacity is 2.5 times or less. From this, the heat capacity ratio is preferably 3 or less, more preferably 2.5 or less, and still more preferably 2.4 or less. The lower limit is not particularly required, but since the silicon wafer generally has a smaller volume than the susceptor, it is realistic that the heat capacity ratio is 1 or more. From the above, it is desirable in terms of manufacturing conditions that the heat capacity ratio of the susceptor that supports the silicon wafer under realistic epitaxial manufacturing conditions to the silicon wafer is 1 to 3 times. If it does in this way, in a heating process and a cooling process, it will become easy to change temperature similarly.

図１１は、エピタキシャルウェーハ製造装置１００の概略図である。図中ほぼ中央にシリコンウェーハ１２がほぼ水平に配置され、それを載置して支えるサセプター１４が支持アーム１６１につられて回転するように支持される。支持アーム１６１は、少なくとも３本、回転対称に中心の回転軸１６２に片持ちで支持されて設けられる（図は４本支持の場合を示す）。回転軸１６２を囲う円筒形の上下昇降支持軸１６４には昇降支持アーム１６３が片持に備えられる。これらのチャンバー内部材は、透明な石英ガラスの下部覆い１５８及び上部窓１５０により視認可能に収納される。これらの覆い１５８及び窓１５０は、それぞれベースフレーム１５６及び蓋フレーム１５２によって気密的に支持される。ベースフレーム１５６と本体フレーム１５４の間には、キャリアガス及び原料ガスをチャンバー内に流出させる開口１６８と、チャンバーからの混合ガスを排出する開口１７０とが形成される。下方には、ハロゲンランプ１６が、放射状に配列され、回転対称となる内側ランプ環及び外側ランプ環からなる二重加熱ヒータを構成する。この内側ランプ環及び外側ランプ環の間には、これらを隔離するようにリフレクター１９ａが円筒形状で備えられる。また、外側ランプ環の外側にも同様なリフレクター１９ｂが囲むように円筒形状で備えられる。内側ランプ環の更に内側には、上述の上下昇降支持軸１６４を覆うように上部にテーパー部を持つ円筒形状で備えられたリフレクター２０が配置される。これにより、軸部への放射熱が遮断される。これらのハロゲンランプ１６の下側（底部）にも、板状のリフレクター１８が備えられ、放射熱の有効利用が図られている。   FIG. 11 is a schematic diagram of the epitaxial wafer manufacturing apparatus 100. In the figure, a silicon wafer 12 is disposed substantially horizontally at the center, and a susceptor 14 on which the silicon wafer 12 is placed and supported is supported by a support arm 161 so as to rotate. At least three support arms 161 are provided so as to be cantilevered and supported by a rotational axis 162 at the center of rotation (the figure shows the case of supporting four). A cylindrical up / down support shaft 164 surrounding the rotating shaft 162 is provided with a lift support arm 163 in a cantilever manner. These chamber members are accommodated in a transparent quartz glass lower cover 158 and upper window 150 so as to be visible. These cover 158 and window 150 are hermetically supported by a base frame 156 and a lid frame 152, respectively. Between the base frame 156 and the main body frame 154, an opening 168 for allowing the carrier gas and the source gas to flow into the chamber and an opening 170 for discharging the mixed gas from the chamber are formed. Below, the halogen lamps 16 are arranged radially and constitute a double heater composed of an inner lamp ring and an outer lamp ring that are rotationally symmetric. Between the inner lamp ring and the outer lamp ring, a reflector 19a is provided in a cylindrical shape so as to isolate them. Further, a cylindrical shape is also provided outside the outer lamp ring so as to surround a similar reflector 19b. Further inside the inner lamp ring, a reflector 20 having a cylindrical shape with a tapered portion at the upper part is disposed so as to cover the above-described up-and-down lifting support shaft 164. Thereby, the radiant heat to a shaft part is intercepted. A plate-like reflector 18 is also provided on the lower side (bottom part) of these halogen lamps 16 to effectively use radiant heat.

上部窓１５０の上方には、覆い１９０で全体が覆われた中に、ハロゲンランプ１６が同様に放射状に配置されて、回転対称となる二重のランプ環を形成する。ハロゲンランプ１６からの直接の放射熱は、上部窓１５０を通して、シリコンウェーハ１２に照射される。覆い１９０の上部であって、シリコンウェーハ１２の中央部の真上の位置に放射熱温度計２００が設けられ、矢印２０２に示すように、シリコンウェーハ１２の中央部の温度を計測する。一方、サセプター１４の中央部は、放射熱等の光の通り道となる開口を内部に設ける管２１１が回転軸１６２の上方に備えられ、図示しない放射熱温度計によりサセプター１４の中央部の温度が計測される。   Above the upper window 150, the halogen lamps 16 are similarly arranged in a radial pattern while being entirely covered with a cover 190 to form a double lamp ring that is rotationally symmetric. Direct radiant heat from the halogen lamp 16 is applied to the silicon wafer 12 through the upper window 150. A radiant heat thermometer 200 is provided above the cover 190 and directly above the center of the silicon wafer 12, and measures the temperature of the center of the silicon wafer 12 as indicated by an arrow 202. On the other hand, the central portion of the susceptor 14 is provided with a tube 211 provided therein with an opening serving as a passage for light such as radiant heat above the rotating shaft 162. The temperature of the central portion of the susceptor 14 is controlled by a radiant heat thermometer (not shown). It is measured.

図１１に示すような装置においては、各部材の配置及びその表面状態が、ほぼ一定に保たれるので、シリコンウェーハ１２及びサセプター１４の放熱特性は、ほぼ一定となる。従って、約１０００℃という比較的高温からの放冷においては、かなりの熱が放射によりシリコンウェーハ１２及びサセプター１４から放出されると考えられるが、その割合は比較的一定であり、装置毎に実験に基づく放冷特性を予め求めておけば、シリコンウェーハ１２及びサセプター１４の接触部での温度差を小さく保ったまま冷却することができる。そして、そのモニターは、シリコンウェーハ１２の中央部の温度測定で求めた温度を、種々の関係式で換算することにより、各種の温度モニター及びヒータ制御が可能である。   In the apparatus as shown in FIG. 11, since the arrangement of each member and the surface state thereof are kept substantially constant, the heat radiation characteristics of the silicon wafer 12 and the susceptor 14 are substantially constant. Accordingly, it is considered that a considerable amount of heat is released from the silicon wafer 12 and the susceptor 14 due to radiation in the case of cooling from a relatively high temperature of about 1000 ° C., but the ratio is relatively constant, and the experiment is performed for each apparatus. If the cooling characteristics based on the above are obtained in advance, the cooling can be performed while keeping the temperature difference at the contact portion between the silicon wafer 12 and the susceptor 14 small. The monitor can perform various temperature monitors and heater controls by converting the temperature obtained by measuring the temperature of the central portion of the silicon wafer 12 into various relational expressions.

エピタキシャルウェーハ製造装置の概略図である。It is the schematic of an epitaxial wafer manufacturing apparatus. 温度のモニタリングを外周部にも追加したエピタキシャルウェーハ製造装置の概略図である。It is the schematic of the epitaxial wafer manufacturing apparatus which added temperature monitoring also to the outer peripheral part. エピタキシャルウェーハ中央部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度の時間変化を示すグラフである。It is a graph which shows the time change of the temperature of the epitaxial wafer in the center part of an epitaxial wafer, and the susceptor of the position corresponding to it. エピタキシャルウェーハ外周部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度の時間変化を示すグラフである。It is a graph which shows the time change of the temperature of the epitaxial wafer in the outer peripheral part of an epitaxial wafer, and the susceptor of the position corresponding to it. エピタキシャルウェーハ外周部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度差と歪の関係を示すグラフである。It is a graph which shows the relationship between the temperature difference of an epitaxial wafer in the epitaxial wafer outer peripheral part, and the position corresponding to it, and a distortion. エピタキシャルウェーハ外周部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度の差を小さくするようにヒータ制御を行ったときの両温度の時間変化を示すグラフである。It is a graph which shows the time change of both temperature when heater control is performed so that the temperature difference of the epitaxial wafer in an epitaxial wafer outer peripheral part and the position corresponding to it may be made small. エピタキシャルウェーハ外周部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度差を３０℃とした場合、冷却工程を開始するときの温度と歪との関係を示すグラフである。It is a graph which shows the relationship between the temperature when starting a cooling process, and a distortion, when the temperature difference of the epitaxial wafer in an epitaxial wafer outer peripheral part and the susceptor of the position corresponding to it is 30 degreeC. エピタキシャルウェーハ中央部におけるエピタキシャルウェーハ及びそれに相当する位置のサセプターの温度差と歪の関係を示すグラフである。It is a graph which shows the relationship between the temperature difference of an epitaxial wafer in the epitaxial wafer center part, and the position corresponding to it, and a distortion. 熱容量を低減させたサセプターの概略断面図である。It is a schematic sectional drawing of the susceptor which reduced heat capacity. シリコンウェーハに対するサセプターの熱容量比とシリコンウェーハ外周部の歪との関係を示すグラフである。It is a graph which shows the relationship between the heat capacity ratio of the susceptor with respect to a silicon wafer, and the distortion of a silicon wafer outer peripheral part. エピタキシャルウェーハ製造装置のより詳しい概略図である。It is a more detailed schematic diagram of an epitaxial wafer manufacturing apparatus.

符号の説明Explanation of symbols

１０、１００ エピタキシャルウェーハ製造装置
１２ シリコンウェーハ
１２ａ サセプターとの接触部
１４、１４０ サセプター
１４ａ シリコンウェーハとの接触部
１６ ハロゲンランプ
１８、１９ａ、１９ｂ、２０ リフレクター
１５１ チャンバー
２００、２１０、２２０、２３０ 放射熱温度計 DESCRIPTION OF SYMBOLS 10,100 Epitaxial wafer manufacturing apparatus 12 Silicon wafer 12a Contact part 14 with a susceptor, 140 Susceptor 14a Contact part with a silicon wafer 16 Halogen lamp 18, 19a, 19b, 20 Reflector 151 Chamber 200, 210, 220, 230 Radiant heat temperature Total

Claims (5)

実質的に水平状態に配されるシリコンウェーハ基板の主表面にエピタキシャル層を成長させるエピタキシャルウェーハの製造装置に用いられるサセプターであって、
前記エピタキシャルウェーハは当該サセプターに載置され、
転位発生可能な高温にある前記エピタキシャルウェーハ及び当該サセプターを放冷したときに、前記エピタキシャルウェーハの外周部の接触部の温度と、前記接触部と接触して前記エピタキシャルウェーハを支持する当該サセプターの保持部の温度との差が、少なくとも所定の期間、３０℃以下となる熱容量を持つサセプター。 A susceptor used in an epitaxial wafer manufacturing apparatus for growing an epitaxial layer on a main surface of a silicon wafer substrate arranged in a substantially horizontal state,
The epitaxial wafer is placed on the susceptor,
When the epitaxial wafer and the susceptor at a high temperature capable of generating dislocation are cooled, the temperature of the contact portion of the outer peripheral portion of the epitaxial wafer and the holding of the susceptor that supports the epitaxial wafer in contact with the contact portion A susceptor having a heat capacity such that a difference from the temperature of the portion is at most 30 ° C. for a predetermined period. 実質的に水平状態に配されるシリコンウェーハ基板の主表面にエピタキシャル層を成長させるエピタキシャルウェーハの製造装置に用いられるサセプターであって、
前記エピタキシャルウェーハは当該サセプターに載置され、
前記エピタキシャルウェーハの熱容量と、当該サセプターの熱容量との差が、３倍以下であることを特徴とするサセプター。 A susceptor used in an epitaxial wafer manufacturing apparatus for growing an epitaxial layer on a main surface of a silicon wafer substrate arranged in a substantially horizontal state,
The epitaxial wafer is placed on the susceptor,
The susceptor characterized in that the difference between the heat capacity of the epitaxial wafer and the heat capacity of the susceptor is three times or less. 実質的に水平状態に配されるシリコンウェーハ基板の主表面にエピタキシャル層を成長させるエピタキシャルウェーハの製造装置であって、
前記エピタキシャルウェーハは、その外周部においてサセプターに接触載置され、
前記エピタキシャルウェーハの熱容量、吸熱量、及び放熱量、前記サセプターの熱容量、吸熱量、及び放熱量を基に、前記エピタキシャルウェーハの外周部の接触部の温度と、前記接触部と接触して前記エピタキシャルウェーハを支持する当該サセプターの保持部の温度との差が、少なくとも所定の期間、３０℃以下となるように冷却制御可能な制御装置を備えるエピタキシャルウェーハの製造装置。 An epitaxial wafer manufacturing apparatus for growing an epitaxial layer on a main surface of a silicon wafer substrate arranged in a substantially horizontal state,
The epitaxial wafer is placed in contact with the susceptor at the outer periphery thereof,
Based on the heat capacity, heat absorption, and heat dissipation of the epitaxial wafer, the heat capacity, heat absorption, and heat dissipation of the susceptor, the temperature of the contact portion of the outer peripheral portion of the epitaxial wafer and the contact portion contact the epitaxial wafer. An epitaxial wafer manufacturing apparatus comprising a control device capable of cooling control so that a difference between the temperature of the holding portion of the susceptor supporting the wafer is 30 ° C. or lower for at least a predetermined period. 前記制御装置は、前記エピタキシャルウェーハが９００℃以上からの冷却において冷却制御することを特徴とする請求項３に記載のエピタキシャルウェーハの製造装置。   The said control apparatus controls cooling in the cooling from 900 degreeC or more of the said epitaxial wafer, The manufacturing apparatus of the epitaxial wafer of Claim 3 characterized by the above-mentioned. 更に、熱放射ヒータを、前記エピタキシャルウェーハの上方、及び、前記サセプターの下方に備え、前記制御装置は、少なくとも上方又は下方の出力を制御することを特徴とする請求項３又は４に記載のエピタキシャルウェーハの製造装置。   5. The epitaxial device according to claim 3, further comprising a heat radiation heater above the epitaxial wafer and below the susceptor, wherein the control device controls at least the output above or below. Wafer manufacturing equipment.
JP2008315109A 2008-12-10 2008-12-10 Tool used for method of manufacturing epitaxial silicon wafer Pending JP2010141061A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008315109A JP2010141061A (en) 2008-12-10 2008-12-10 Tool used for method of manufacturing epitaxial silicon wafer
US12/632,032 US9758871B2 (en) 2008-12-10 2009-12-07 Method and apparatus for manufacturing epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008315109A JP2010141061A (en) 2008-12-10 2008-12-10 Tool used for method of manufacturing epitaxial silicon wafer

Publications (1)

Publication Number Publication Date
JP2010141061A true JP2010141061A (en) 2010-06-24

Family

ID=42350951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008315109A Pending JP2010141061A (en) 2008-12-10 2008-12-10 Tool used for method of manufacturing epitaxial silicon wafer

Country Status (1)

Country Link
JP (1) JP2010141061A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012066752A1 (en) * 2010-11-15 2012-05-24 信越半導体株式会社 Susceptor and method of manufacturing epitaxial wafer
JP2015522953A (en) * 2012-06-26 2015-08-06 ビーコ・インストゥルメンツ・インコーポレイテッド Temperature control for GaN-based materials
CN106757326A (en) * 2017-01-25 2017-05-31 浙江理工大学 Epitaxial growth unit and application for manufacturing the one chip epitaxial furnace of silicon epitaxial wafer
KR20190011675A (en) * 2017-07-25 2019-02-07 가부시기가이샤 디스코 Wafer processing method and supporting tool used in wafer processing

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012066752A1 (en) * 2010-11-15 2012-05-24 信越半導体株式会社 Susceptor and method of manufacturing epitaxial wafer
JP5565472B2 (en) * 2010-11-15 2014-08-06 信越半導体株式会社 Susceptor and epitaxial wafer manufacturing method
US9797066B2 (en) 2010-11-15 2017-10-24 Shin-Etsu Handotai Co., Ltd. Susceptor and method for manufacturing epitaxial wafer
KR101808054B1 (en) 2010-11-15 2017-12-12 신에쯔 한도타이 가부시키가이샤 Susceptor and method of manufacturing epitaxial wafer
JP2015522953A (en) * 2012-06-26 2015-08-06 ビーコ・インストゥルメンツ・インコーポレイテッド Temperature control for GaN-based materials
CN106757326A (en) * 2017-01-25 2017-05-31 浙江理工大学 Epitaxial growth unit and application for manufacturing the one chip epitaxial furnace of silicon epitaxial wafer
KR20190011675A (en) * 2017-07-25 2019-02-07 가부시기가이샤 디스코 Wafer processing method and supporting tool used in wafer processing
KR102561376B1 (en) 2017-07-25 2023-07-28 가부시기가이샤 디스코 Wafer processing method and supporting tool used in wafer processing

Similar Documents

Publication Publication Date Title
US9758871B2 (en) Method and apparatus for manufacturing epitaxial silicon wafer
US8920560B2 (en) Method for manufacturing epitaxial wafer
WO2016163602A1 (en) Device and method for growing silicon monocrystal ingot
JP2018523308A (en) Reactor preparation method for manufacturing epitaxial wafers
JP2010141061A (en) Tool used for method of manufacturing epitaxial silicon wafer
JP5378779B2 (en) Epitaxial wafer manufacturing method
KR20030019471A (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP2016033102A (en) Sapphire single crystal and method for manufacturing the same
TWI829289B (en) Recovery method of epitaxial reaction chamber, epitaxial growth device and epitaxial wafer
JP5590644B2 (en) Heat treatment method for silicon wafer
JP5495920B2 (en) Heat treatment method for silicon wafer
US8999864B2 (en) Silicon wafer and method for heat-treating silicon wafer
JP5396737B2 (en) Epitaxial silicon wafer and manufacturing method thereof
JP2004228462A (en) Method and device for thermally treating wafer
CN112301417B (en) Crucible for ingot growing apparatus
TW201741507A (en) Process for producing a semiconductor wafer of single-crystal silicon, apparatus for producing a semiconductor wafer of single-crystal silicon and semiconductor wafer of single-crystal silicon
JP5517354B2 (en) Heat treatment method for silicon wafer
JP2010040806A (en) Heat treatment method of silicon wafer
JP5441261B2 (en) Heat treatment method for silicon wafer
JP2004228459A (en) Method and device for thermally treating wafer and boat for thermal treatment
JP2022129531A (en) Silicon wafer production method, and silicon wafer
KR20120000199A (en) Apparatus for growing single crystal ingot
JP2012212740A (en) Heat treatment method of silicon wafer
JP2012043931A (en) Wafer thermal treatment method, manufacturing method of silicon wafer, silicon wafer, and thermal treatment device
JP2013193942A (en) Single crystal manufacturing apparatus and method for manufacturing single crystal using the same