JP2010135954A - データ伝送装置 - Google Patents

Abstract

【課題】トレーニングにかかる時間を短縮することが可能なデータ伝送装置を実現する。
【解決手段】複数個のデバイスがデイジーチェーン接続され、前段のデバイスからのデータ信号に対するクロック信号のタイミングを調整するトレーニングを行なうトレーニング手段を備えたデータ伝送装置において、複数個のデバイスのトレーニング手段それぞれがトレーニングを並列に実行する。
【選択図】 図１

Description

本発明は、バスマスタにバススレーブがデイジーチェーン接続され、バスマスタまたはバススレーブに入力されるデータ信号に対するクロック信号のタイミングをトレーニングにより調整するデータ伝送装置に関し、詳しくは、トレーニングにかかる時間を短縮することが可能なデータ伝送装置に関するものである。

近年、デジタルＩＣ（Integrated Circuit）の高速化に伴い、ＩＣ間の長距離データ伝送において、パラレルデータをシリアルデータに変換してクロック信号と共に送信し、受信側でこのクロック信号に基づいてシリアルデータをパラレルデータに戻す手法が一般的になっている。

一方で、このような高速シリアルデータを受信側で正確に受信するためには高度なタイミング調整技術が必要になる。例えば、プリント基板の配線の特性インピーダンスを調整したり、等長配線を行ったりする。そのため、プリント基板の設計には多くの制約が強いられる。

しかし、最近では、シリアルデータに対するクロック信号のタイミングを調整するトレーニング機能を有しているＩＣが出てきている。トレーニング機能とは、ＩＣに入力されるクロック信号の位相を順次ずらしていき、シリアルデータを受信できる最適な位相を検出することにより、シリアルデータとクロック信号の位相差を補償する機能のことをいう。

図３は従来のパラレルバスを用いたデータ伝送装置の一例を示した構成図である。
図３において、バスマスタ１は、パラレルバスＰＢのデータ伝送を統括的に制御するデバイスである。バススレーブ１１〜１ｎ（ｎは２以上の整数）は、パラレルバスＰＢを介してバスマスタ１とデータの授受が行われる。バスマスタ１およびバススレーブ１１〜１ｎは、パラレルバスＰＢのデータ信号DATAおよびクロック信号CLKのラインがそれぞれ接続される。

このような装置の動作を説明する。
バスマスタ１は、バススレーブ１１〜１ｎのどれか１つに対してデータのリードまたはライトの要求を送信する。説明を簡単にするために、バススレーブ１１にリード要求を送信したと仮定する。リード要求を受信したバススレーブ１１は、パラレルバスＰＢにリードデータおよびアクノリッジ信号を出力する。そして、バスマスタ１は、パラレルバスＰＢを介してリードデータを受信し、バスを開放して通信を終了する。

このように、パラレルバスＰＢを介してバスマスタ１とバススレーブ１１〜１ｎはデータの授受をすることができる。しかし、このようなパラレルバスＰＢを用いた構成では、パラレルバスＰＢの同一信号線上に複数のバススレーブが接続されることによる信号波形品位の悪化等の問題により、パラレルバスＰＢに接続できるバススレーブの数やデータの伝送速度等に制約が強いられる。

このような問題を解決するために、シリアルバスを用いた接続構成が考えられる。
図４は従来のシリアルバスを用いたデータ伝送装置の一例を示した構成図である。
図４において、バスマスタ１とバススレーブ１１〜１ｎは図３に示す従来例と同じである。図３の従来例と異なるのは、バスマスタ１とバススレーブ１１〜１ｎのそれぞれが１対１のシリアルバスで接続されていることである。

このような構成にすることにより、波形品位が改善され、データの伝送速度を高速にすることができるが、バスマスタ１のピン数に限りがあるため、接続できるバススレーブ１１〜１ｎの数が制限される。

図５は従来のデータ伝送装置の一例を示した構成図である。
図５において、バスマスタ２は、データ伝送を統括的に制御するデバイスである。バススレーブ２１〜２ｎ（ｎは２以上の整数）は、バスマスタ２に対してデイジーチェーン接続され、バスマスタ２とデータの授受が行われる。バスマスタ２とバススレーブ２１〜２ｎは入力されるデータ信号に対するクロック信号のタイミングを調整するトレーニング機能をそれぞれ有している。

このような装置の動作を図６を用いて説明する。
図６はデータ信号DATAとクロック信号CLKの説明図である。
まず、バスマスタ２は、バススレーブ２１との間でトレーニング機能を用いてデータ信号とクロック信号のタイミング調整を実行する。バスマスタ２は、トレーニング機能の開始を意味する開始信号TRNSTをバススレーブ２１へ出力する。そして、バスマスタ２は、シリアルデータであるデータ信号DATAとクロック信号CLKをそれぞれ出力する。なお、このデータ信号DATAとクロック信号CLKはデータ１個につきクロックが１クロック付加される形で出力される。

また、バスマスタ２やバススレーブ２１〜２ｎからトレーニング時に出力されるデータ信号DATAのパターンは予め設定されたものが出力される。例えば、２０ビットのデータ長で０が１０個続いた後に１が１０個続くパターン（00000000001111111111）や８ビットのデータ長で１が１個、０が２個、１が１個、０が４個というパターン（10010000）等がある。また、トレーニング時にはこれらのパターンが、例えば、２５６回繰り返し出力される。

バススレーブ２１は、開始信号TRNSTを受信するとトレーニングを開始する。具体的には、バススレーブ２１は、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、図６に示すデータ信号DATAの変化点を検出する。そして、バススレーブ２１は、図６に示すデータ信号DATAの有効区間Ｔ_valの中点にクロック信号CLKの立ち上がりエッジの位相を合わせる。

この状態で、バススレーブ２１は、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、このラッチしたデータが予め設定されたトレーニングパターンと一致するか否かを判断する。もし、ラッチしたデータと予め設定されたトレーニングパターンが一致していれば、バススレーブ２１は、バスマスタ２へトレーニング終了を意味する終了信号TRNDNを出力すると共に、後段のバススレーブ２２へ開始信号TRNSTを出力する。

一方、ラッチしたデータと予め設定されたトレーニングパターンが一致していなければ、バススレーブ２１は、クロック信号CLKの立ち上がりエッジのタイミングをずらして、再度、データ信号DATAの変化点を検出する。そして、バススレーブ２１は、データ信号DATAの有効区間Ｔ_valの中点にクロック信号CLKの立ち上がりエッジの位相を合わせる。

この状態で、バススレーブ２１は、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、このラッチしたデータが予め設定されたトレーニングパターンと一致するか否かを判断する。この動作をラッチしたデータと予め設定されたトレーニングパターンが一致するまで繰り返す。そして、バススレーブ２１は、トレーニングが終了すると、バススレーブ２２へ開始信号TRNSTを出力する。

バススレーブ２２は、バススレーブ２１と同様にトレーニングを行い、トレーニング終了後に前段のバススレーブ２１に終了信号TRNDNを出力すると共に、後段のバススレーブ２３へ開始信号TRNSTを出力する。なお、前段のバススレーブ２１は、バススレーブ２２からの終了信号TRNDNを、さらに前段のバスマスタ２に転送する。

以下同様にバススレーブ２ｎまで順次トレーニングを行う。そして、最後にバスマスタ２がバススレーブ２ｎからのデータ信号DATAとクロック信号CLKを受信してトレーニングを行い、バスマスタ２のトレーニングが終了すると全てのトレーニングが終了になる。

このように、バススレーブ２１〜２ｎ、バスマスタ２のトレーニングを順次実行することにより、バススレーブ２１〜２ｎ、バスマスタ２のデータ信号DATAに対するクロック信号CLKのタイミングを調整することができる。

再公表特許ＷＯ２００４／０１０３１５号公報

しかし、図５に示す従来例では、バスマスタ２にデイジーチェーン接続されるバススレーブ２１〜２ｎの数によって、トレーニングにかかる時間が長くなるという問題があった。

そこで本発明の目的は、トレーニングにかかる時間を短縮することが可能なデータ伝送装置を実現することにある。

請求項１記載の発明は、
複数個のデバイスがデイジーチェーン接続され、前段のデバイスからのデータ信号に対するクロック信号のタイミングを調整するトレーニングを行なうトレーニング手段を備えたデータ伝送装置において、
前記複数個のデバイスのトレーニング手段それぞれが前記トレーニングを並列に実行することを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記複数個のデバイスのうちの一つのデバイスのバスマスタが、バススレーブとして動作する他のデバイスに対してトレーニングの開始信号を一斉に送信することを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明において、
前段に接続されたデバイスからの前記データ信号および前記クロック信号を受信して自デバイス内の前記トレーニング手段に出力する受信回路と、
前記バスマスタのデバイスからの開始信号を受信後、前記データ信号および前記クロック信号を生成して後段に接続されたデバイスに出力する送信回路と
を設けたことを特徴とするものである。
請求項４記載の発明は、請求項２または３記載の発明において、
前記バススレーブは、
トレーニングの終了信号をワイヤードＯＲで前記バスマスタに送信することを特徴とするものである。
請求項５記載の発明は、請求項２または３記載の発明において、
前記バススレーブは、
前段となるバススレーブからの終了信号と自デバイス内のトレーニング手段からの終了信号がそれぞれ入力され、後段となるバススレーブにトレーニングの終了信号を出力するＡＮＤ回路を有することを特徴とするものである。

本発明によれば、以下のような効果がある。
バスマスタとバススレーブが、送信動作と受信動作を独立に動作させることにより、データ信号DATAに対するクロック信号CLKのタイミングを調整するトレーニングを並列に実行することができるので、トレーニングにかかる時間を短縮することができる。

以下、図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の第１の実施例を示した構成図である。図１において、バスマスタ３は、データ伝送を統括的に制御するデバイスである。複数個のバススレーブ３１〜３ｎ（ｎは２以上の整数）は、バスマスタ３に対してデイジーチェーン接続されたデバイスであり、バスマスタ３とデータの授受が行われる。

ここで、バススレーブ３１は、デイジーチェーン接続されたバススレーブ３１〜３ｎのうちの最も初段であり、バススレーブ３ｎは、最も後段（最終段）となる。また、バススレーブ３１の前段に位置するデバイスは、バスマスタ３であり、バススレーブ３ｎの後段に位置するデバイスは、バスマスタ３である。

そして、バスマスタ３、バススレーブ３１〜３ｎのそれぞれは、高速動作（例えば、１００［ＭＨｚ］超）するデジタルＩＣであり、プリント基板上に実装されプリント配線で電気的に接続される。

また、バスマスタ３、バススレーブ３１〜３ｎは、受信回路４１、送信回路４２を有し、前段のバススレーブ（初段のバススレーブ３１に対する前段はバスマスタ３）からデータ信号DATAとクロック信号CLKとが入力され、後段のバススレーブ（最終段のバススレーブ３ｎに対する後段はバスマスタ３）にデータ信号DATAとクロック信号CLKを出力する。

受信回路４１は、前段となるバスマスタ３またはバススレーブ３１〜３ｎの送信回路４２からデータ信号DATAとクロック信号CLKそれぞれを受信する。送信回路４２は、データ信号DATAとクロック信号CLKとを生成し、後段となるバスマスタ３またはバススレーブ３１〜３の受信回路３１にデータ信号DATAとクロック信号CLKそれぞれを送信する。

すなわち、バスマスタ３の送信回路４２は、バススレーブ３１の受信回路４１にデータ信号DATAとクロック信号CLKのそれぞれを出力し、バススレーブ３１の送信回路４２は、バススレーブ３２の受信回路４１にデータ信号DATAとクロック信号CLKのそれぞれを出力する。同様に、バススレーブ３（ｎ−１）の送信回路４２は、バススレーブ３ｎの受信回路４１にデータ信号DATAとクロック信号CLKのそれぞれを出力する。そして、バススレーブ３ｎの送信回路４２は、バスマスタ３の受信回路４１にデータ信号DATAとクロック信号CLKのそれぞれを出力する。

バスマスタ３は、上述の受信回路４１、送信回路４２に加え、トレーニング手段４３を有し、バススレーブ３１〜３ｎは、上述の受信回路４１、送信回路４２に加え、トレーニング手段４４を有する。

バスマスタ３のトレーニング手段４３は、トレーニングの開始を意味する開始信号TRNSTを、バスマスタ３、バススレーブ３１〜３ｎの送信回路４２、バススレーブ３１〜３ｎのトレーニング手段４４に一斉に出力する。また、バスマスタ３のトレーニング手段４３は、バスマスタ３内の受信回路４１からデータ信号DATAとクロック信号CLKとが入力される。

バススレーブ３１〜３ｎのトレーニング手段４４は、バスマスタ３のトレーニング手段４３から開始信号TRNST、自デバイス内の受信回路４１からデータ信号DATAとクロック信号CLKとが入力され、トレーニングの終了を意味する終了信号TRNDNをバスマスタ３のトレーニング手段４３に出力する。

ここで、バススレーブ３１〜３ｎのトレーニング手段４４のそれぞれは、バスマスタ３のトレーニング手段４３に対してワイヤードＯＲ接続される。なお、終了信号TRNDNを伝送するワイヤードＯＲ接続は、抵抗Ｒを介して電源電圧ＶＣＣに接続されている。

このような装置の動作を説明する。
バスマスタ３のトレーニング手段４３が、トレーニング機能の開始を意味する開始信号TRNSTをバススレーブ３１〜３ｎ、自デバイスの送信回路４２のそれぞれに一斉に出力する。

バススレーブ３１〜３ｎの送信回路４２がこの開始信号TRNSTを受信すると、送信回路４２が、自デバイス内の記憶部（図示せず）に予め記憶されているトレーニング用のパターンを参照してトレーニング用のデータ信号DATAとクロック信号CLKとを生成し、後段のバススレーブ３２〜３ｎ、バスマスタ３の受信回路４１に出力する。

同様に、バスマスタ３の送信回路４２も、開始信号TRNSTを受信すると自デバイス内の記憶部（図示せず）を参照して、データ信号DATAとクロック信号CLKとを生成し後段のバススレーブ３１に対してそれぞれ出力する。なお、データ信号DATAとクロック信号CLKはデータ１個につきクロックが１クロック付加される形で出力される。

また、従来例と同様に、バスマスタ３やバススレーブ３１〜３ｎからトレーニング時に出力されるデータ信号DATAのパターンは予め設定されたものが出力される。例えば、２０ビットのデータ長で０が１０個続いた後に１が１０個続くパターン（00000000001111111111）や８ビットのデータ長で１が１個、０が２個、１が１個、０が４個というパターン（10010000）等がある。また、トレーニング時にはこれらのパターンが、例えば、２５６回繰り返し出力される。

そして、バスマスタ３とバススレーブ３１〜３ｎのそれぞれの受信回路４１が、前段のバスマスタ３またはバススレーブ３１〜３ｎからのデータ信号DATAとクロック信号CLKとをトレーニング手段４３、４４に出力する。そして、トレーニング手段４３、４４が、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、データ信号DATAの変化点を検出する。

具体的には、バススレーブ３１のトレーニング手段４４が、バスマスタ３からのデータ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、データ信号DATAの変化点を検出する。同様に、バススレーブ３２のトレーニング手段４４が、バススレーブ３１の送信回路４２からのデータ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、データ信号DATAの変化点を検出する。

以下同様に、バスマスタ３とバススレーブ３１〜３ｎのそれぞれのトレーニング手段４３、４４が、前段に接続されたバスマスタ３またはバススレーブ３１〜３ｎからのデータ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、データ信号DATAの変化点を検出する。そして、バスマスタ３とバススレーブ３１〜３ｎの受信回路４１は、データ信号DATAの有効区間Ｔ_valの中点にクロック信号CLKの立ち上がりエッジの位相を合わせる。

この状態で、バスマスタ３とバススレーブ３１〜３ｎのトレーニング手段４３、４４が、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、このラッチしたデータが予め設定されたトレーニングパターンと一致するか否かを判断する。

もし、ラッチしたデータと予め設定されたトレーニングパターンが一致していれば、バススレーブ３１〜３ｎのトレーニング手段４３が、トレーニング終了を意味する終了信号TRNDNをバスマスタ３のトレーニング手段４３に出力する。終了信号TRNDNが伝送されるラインはワイヤードＯＲ接続されているので、バススレーブ３１〜３ｎのトレーニング手段４３が、トレーニング中は終了信号TRNDNをローレベルにし、トレーニング終了時に終了信号TRNDNをハイレベルにする。

一方、ラッチしたデータと予め設定されたトレーニングパターンが一致していなければ、バスマスタ３とバススレーブ３１〜３ｎのトレーニング手段４３、４４が、クロック信号CLKの立ち上がりエッジのタイミングをずらして、再度、データ信号DATAの変化点を検出する。そして、バスマスタ３とバススレーブ３１〜３ｎのトレーニング手段４３、４４が、データ信号DATAの有効区間Ｔ_valの中点にクロック信号CLKの立ち上がりエッジの位相を合わせる。

この状態で、バスマスタ３とバススレーブ３１〜３ｎのトレーニング手段４３、４４が、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、このラッチしたデータが予め設定されたトレーニングパターンと一致するか否かを判断する。この動作をラッチしたデータと予め設定されたトレーニングパターンが一致するまで繰り返す。トレーニングパターンの一致後、各トレーニング手段４３、４４が、位相調整した調整量を自デバイスに設けれられる調整量メモリ（図示せず）に格納する。

そして、バススレーブ３１〜３ｎのトレーニング手段４４からの終了信号TRNDNがハイレベルになり、バスマスタ３のトレーニング手段４３においてもトレーニングが終了すると、全てのトレーニングが終了したことになる。

トレーニングが終了するとバスマスタ３、バススレーブ３１〜３ｎは通常のデータ伝送を行える状態になる。すなわち、それぞれの受信回路４１で受信するデータ信号DATAに対するクロック信号CLKの位相をトレーニングで求めた位相調整量に従ってずらして固定する。このようにすることで、それぞれの受信回路４１でデータ信号DATAを正確に受信することができる。

このように、バスマスタ３とバススレーブ３１〜３ｎに独立して動作する受信回路４１と送信回路４２を設けることにより、データ信号DATAに対するクロック信号CLKのタイミングを調整するトレーニングを並列に実行することができるので、トレーニングにかかる時間を短縮することができる。

［第２の実施例］
図２は、本発明の第２の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。図２において、バススレーブ３１〜３ｎは、新たにＡＮＤ回路４５が設けられ、受信回路４１、送信回路４２、トレーニング手段４４およびＡＮＤ回路４５から構成される。

ＡＮＤ回路４５は、前段となるバススレーブ３１〜３ｎからの終了信号（初段のバススレーブ３１に対しては電源電圧ＶＣＣ）と自デバイス内のトレーニング手段からの終了信号がそれぞれ入力され、後段となるバススレーブ３２〜３ｎ（最終段のバススレーブ３ｎに対する後段はバスマスタ３）に終了信号TRNDNを出力する。

図２に示す実施例において、トレーニングの手順は図１に示す第１の実施例と同じであり、異なる点は、バススレーブ３１〜３ｎからバスマスタ３へのトレーニングの終了信号の返し方が異なる。すなわち、図１に示す第１の実施例ではバススレーブ３１〜３ｎからの終了信号TRNDNはワイヤードＯＲ接続されたものがバスマスタ３へ入力されるが、本実施例ではバススレーブの終了信号と前段のバススレーブからの終了信号の論理積を順次とり、最終段のバススレーブ３ｎのＡＮＤ回路４５の出力が終了信号TRNDNとしてバスマスタ３へ入力される。

第１の実施例と同様に、バスマスタ３とバススレーブ３１〜３ｎに独立して動作する受信回路４１と送信回路４２を設けることにより、データ信号DATAに対するクロック信号CLKのタイミングを調整するトレーニングを並列に実行することができるので、トレーニングにかかる時間を短縮することができる。

なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
バススレーブ３１〜３ｎに受信回路４１と送信回路４２が独立した構成を示したが、受信回路４１と送信回路４２を一体化して送受信回路とし、トレーニングの受信動作と送信動作を独立で実行できるようにしてもよい。

本発明の第１の実施例を示した構成図である。 本発明の第２の実施例を示した構成図である。 従来のパラレルバスを用いたデータ伝送装置の一例を示した構成図である。 従来のシリアルバスを用いたデータ伝送装置の一例を示した構成図である。 従来のデータ伝送装置の一例を示した構成図である。 データ信号DATAとクロック信号CLKの説明図である。

符号の説明

１，２，３ バスマスタ
１１〜１ｎ，２１〜２ｎ，３１〜３ｎ バススレーブ
４１ 受信回路
４２ 送信回路
４３，４４ トレーニング手段
４５ ＡＮＤ回路
Ｒ 抵抗
ＶＣＣ 電源電圧

Claims (5)

1. 複数個のデバイスがデイジーチェーン接続され、前段のデバイスからのデータ信号に対するクロック信号のタイミングを調整するトレーニングを行なうトレーニング手段を備えたデータ伝送装置において、
   前記複数個のデバイスのトレーニング手段それぞれが前記トレーニングを並列に実行することを特徴とするデータ伝送装置。
2. 前記複数個のデバイスのうちの一つのデバイスのバスマスタが、バススレーブとして動作する他のデバイスに対してトレーニングの開始信号を一斉に送信することを特徴とする請求項１記載のデータ伝送装置。
3. 前段に接続されたデバイスからの前記データ信号および前記クロック信号を受信して自デバイス内の前記トレーニング手段に出力する受信回路と、
   前記バスマスタのデバイスからの開始信号を受信後、前記データ信号および前記クロック信号を生成して後段に接続されたデバイスに出力する送信回路と
   を設けたことを特徴とする請求項２記載のデータ伝送装置。
4. 前記バススレーブは、
   トレーニングの終了信号をワイヤードＯＲで前記バスマスタに送信することを特徴とする請求項２または３記載のデータ伝送装置。
5. 前記バススレーブは、
   前段となるバススレーブからの終了信号と自デバイス内のトレーニング手段からの終了信号がそれぞれ入力され、後段となるバススレーブにトレーニングの終了信号を出力するＡＮＤ回路を有することを特徴とする請求項２または３記載のデータ伝送装置。

Images