JP2010135954A - データ伝送装置 - Google Patents
データ伝送装置 Download PDFInfo
- Publication number
- JP2010135954A JP2010135954A JP2008308104A JP2008308104A JP2010135954A JP 2010135954 A JP2010135954 A JP 2010135954A JP 2008308104 A JP2008308104 A JP 2008308104A JP 2008308104 A JP2008308104 A JP 2008308104A JP 2010135954 A JP2010135954 A JP 2010135954A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- training
- signal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
【課題】トレーニングにかかる時間を短縮することが可能なデータ伝送装置を実現する。
【解決手段】複数個のデバイスがデイジーチェーン接続され、前段のデバイスからのデータ信号に対するクロック信号のタイミングを調整するトレーニングを行なうトレーニング手段を備えたデータ伝送装置において、複数個のデバイスのトレーニング手段それぞれがトレーニングを並列に実行する。
【選択図】 図1
【解決手段】複数個のデバイスがデイジーチェーン接続され、前段のデバイスからのデータ信号に対するクロック信号のタイミングを調整するトレーニングを行なうトレーニング手段を備えたデータ伝送装置において、複数個のデバイスのトレーニング手段それぞれがトレーニングを並列に実行する。
【選択図】 図1
Description
本発明は、バスマスタにバススレーブがデイジーチェーン接続され、バスマスタまたはバススレーブに入力されるデータ信号に対するクロック信号のタイミングをトレーニングにより調整するデータ伝送装置に関し、詳しくは、トレーニングにかかる時間を短縮することが可能なデータ伝送装置に関するものである。
近年、デジタルIC(Integrated Circuit)の高速化に伴い、IC間の長距離データ伝送において、パラレルデータをシリアルデータに変換してクロック信号と共に送信し、受信側でこのクロック信号に基づいてシリアルデータをパラレルデータに戻す手法が一般的になっている。
一方で、このような高速シリアルデータを受信側で正確に受信するためには高度なタイミング調整技術が必要になる。例えば、プリント基板の配線の特性インピーダンスを調整したり、等長配線を行ったりする。そのため、プリント基板の設計には多くの制約が強いられる。
しかし、最近では、シリアルデータに対するクロック信号のタイミングを調整するトレーニング機能を有しているICが出てきている。トレーニング機能とは、ICに入力されるクロック信号の位相を順次ずらしていき、シリアルデータを受信できる最適な位相を検出することにより、シリアルデータとクロック信号の位相差を補償する機能のことをいう。
図3は従来のパラレルバスを用いたデータ伝送装置の一例を示した構成図である。
図3において、バスマスタ1は、パラレルバスPBのデータ伝送を統括的に制御するデバイスである。バススレーブ11〜1n(nは2以上の整数)は、パラレルバスPBを介してバスマスタ1とデータの授受が行われる。バスマスタ1およびバススレーブ11〜1nは、パラレルバスPBのデータ信号DATAおよびクロック信号CLKのラインがそれぞれ接続される。
図3において、バスマスタ1は、パラレルバスPBのデータ伝送を統括的に制御するデバイスである。バススレーブ11〜1n(nは2以上の整数)は、パラレルバスPBを介してバスマスタ1とデータの授受が行われる。バスマスタ1およびバススレーブ11〜1nは、パラレルバスPBのデータ信号DATAおよびクロック信号CLKのラインがそれぞれ接続される。
このような装置の動作を説明する。
バスマスタ1は、バススレーブ11〜1nのどれか1つに対してデータのリードまたはライトの要求を送信する。説明を簡単にするために、バススレーブ11にリード要求を送信したと仮定する。リード要求を受信したバススレーブ11は、パラレルバスPBにリードデータおよびアクノリッジ信号を出力する。そして、バスマスタ1は、パラレルバスPBを介してリードデータを受信し、バスを開放して通信を終了する。
バスマスタ1は、バススレーブ11〜1nのどれか1つに対してデータのリードまたはライトの要求を送信する。説明を簡単にするために、バススレーブ11にリード要求を送信したと仮定する。リード要求を受信したバススレーブ11は、パラレルバスPBにリードデータおよびアクノリッジ信号を出力する。そして、バスマスタ1は、パラレルバスPBを介してリードデータを受信し、バスを開放して通信を終了する。
このように、パラレルバスPBを介してバスマスタ1とバススレーブ11〜1nはデータの授受をすることができる。しかし、このようなパラレルバスPBを用いた構成では、パラレルバスPBの同一信号線上に複数のバススレーブが接続されることによる信号波形品位の悪化等の問題により、パラレルバスPBに接続できるバススレーブの数やデータの伝送速度等に制約が強いられる。
このような問題を解決するために、シリアルバスを用いた接続構成が考えられる。
図4は従来のシリアルバスを用いたデータ伝送装置の一例を示した構成図である。
図4において、バスマスタ1とバススレーブ11〜1nは図3に示す従来例と同じである。図3の従来例と異なるのは、バスマスタ1とバススレーブ11〜1nのそれぞれが1対1のシリアルバスで接続されていることである。
図4は従来のシリアルバスを用いたデータ伝送装置の一例を示した構成図である。
図4において、バスマスタ1とバススレーブ11〜1nは図3に示す従来例と同じである。図3の従来例と異なるのは、バスマスタ1とバススレーブ11〜1nのそれぞれが1対1のシリアルバスで接続されていることである。
このような構成にすることにより、波形品位が改善され、データの伝送速度を高速にすることができるが、バスマスタ1のピン数に限りがあるため、接続できるバススレーブ11〜1nの数が制限される。
図5は従来のデータ伝送装置の一例を示した構成図である。
図5において、バスマスタ2は、データ伝送を統括的に制御するデバイスである。バススレーブ21〜2n(nは2以上の整数)は、バスマスタ2に対してデイジーチェーン接続され、バスマスタ2とデータの授受が行われる。バスマスタ2とバススレーブ21〜2nは入力されるデータ信号に対するクロック信号のタイミングを調整するトレーニング機能をそれぞれ有している。
図5において、バスマスタ2は、データ伝送を統括的に制御するデバイスである。バススレーブ21〜2n(nは2以上の整数)は、バスマスタ2に対してデイジーチェーン接続され、バスマスタ2とデータの授受が行われる。バスマスタ2とバススレーブ21〜2nは入力されるデータ信号に対するクロック信号のタイミングを調整するトレーニング機能をそれぞれ有している。
このような装置の動作を図6を用いて説明する。
図6はデータ信号DATAとクロック信号CLKの説明図である。
まず、バスマスタ2は、バススレーブ21との間でトレーニング機能を用いてデータ信号とクロック信号のタイミング調整を実行する。バスマスタ2は、トレーニング機能の開始を意味する開始信号TRNSTをバススレーブ21へ出力する。そして、バスマスタ2は、シリアルデータであるデータ信号DATAとクロック信号CLKをそれぞれ出力する。なお、このデータ信号DATAとクロック信号CLKはデータ1個につきクロックが1クロック付加される形で出力される。
図6はデータ信号DATAとクロック信号CLKの説明図である。
まず、バスマスタ2は、バススレーブ21との間でトレーニング機能を用いてデータ信号とクロック信号のタイミング調整を実行する。バスマスタ2は、トレーニング機能の開始を意味する開始信号TRNSTをバススレーブ21へ出力する。そして、バスマスタ2は、シリアルデータであるデータ信号DATAとクロック信号CLKをそれぞれ出力する。なお、このデータ信号DATAとクロック信号CLKはデータ1個につきクロックが1クロック付加される形で出力される。
また、バスマスタ2やバススレーブ21〜2nからトレーニング時に出力されるデータ信号DATAのパターンは予め設定されたものが出力される。例えば、20ビットのデータ長で0が10個続いた後に1が10個続くパターン(00000000001111111111)や8ビットのデータ長で1が1個、0が2個、1が1個、0が4個というパターン(10010000)等がある。また、トレーニング時にはこれらのパターンが、例えば、256回繰り返し出力される。
バススレーブ21は、開始信号TRNSTを受信するとトレーニングを開始する。具体的には、バススレーブ21は、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、図6に示すデータ信号DATAの変化点を検出する。そして、バススレーブ21は、図6に示すデータ信号DATAの有効区間Tvalの中点にクロック信号CLKの立ち上がりエッジの位相を合わせる。
この状態で、バススレーブ21は、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、このラッチしたデータが予め設定されたトレーニングパターンと一致するか否かを判断する。もし、ラッチしたデータと予め設定されたトレーニングパターンが一致していれば、バススレーブ21は、バスマスタ2へトレーニング終了を意味する終了信号TRNDNを出力すると共に、後段のバススレーブ22へ開始信号TRNSTを出力する。
一方、ラッチしたデータと予め設定されたトレーニングパターンが一致していなければ、バススレーブ21は、クロック信号CLKの立ち上がりエッジのタイミングをずらして、再度、データ信号DATAの変化点を検出する。そして、バススレーブ21は、データ信号DATAの有効区間Tvalの中点にクロック信号CLKの立ち上がりエッジの位相を合わせる。
この状態で、バススレーブ21は、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、このラッチしたデータが予め設定されたトレーニングパターンと一致するか否かを判断する。この動作をラッチしたデータと予め設定されたトレーニングパターンが一致するまで繰り返す。そして、バススレーブ21は、トレーニングが終了すると、バススレーブ22へ開始信号TRNSTを出力する。
バススレーブ22は、バススレーブ21と同様にトレーニングを行い、トレーニング終了後に前段のバススレーブ21に終了信号TRNDNを出力すると共に、後段のバススレーブ23へ開始信号TRNSTを出力する。なお、前段のバススレーブ21は、バススレーブ22からの終了信号TRNDNを、さらに前段のバスマスタ2に転送する。
以下同様にバススレーブ2nまで順次トレーニングを行う。そして、最後にバスマスタ2がバススレーブ2nからのデータ信号DATAとクロック信号CLKを受信してトレーニングを行い、バスマスタ2のトレーニングが終了すると全てのトレーニングが終了になる。
このように、バススレーブ21〜2n、バスマスタ2のトレーニングを順次実行することにより、バススレーブ21〜2n、バスマスタ2のデータ信号DATAに対するクロック信号CLKのタイミングを調整することができる。
しかし、図5に示す従来例では、バスマスタ2にデイジーチェーン接続されるバススレーブ21〜2nの数によって、トレーニングにかかる時間が長くなるという問題があった。
そこで本発明の目的は、トレーニングにかかる時間を短縮することが可能なデータ伝送装置を実現することにある。
請求項1記載の発明は、
複数個のデバイスがデイジーチェーン接続され、前段のデバイスからのデータ信号に対するクロック信号のタイミングを調整するトレーニングを行なうトレーニング手段を備えたデータ伝送装置において、
前記複数個のデバイスのトレーニング手段それぞれが前記トレーニングを並列に実行することを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
前記複数個のデバイスのうちの一つのデバイスのバスマスタが、バススレーブとして動作する他のデバイスに対してトレーニングの開始信号を一斉に送信することを特徴とするものである。
請求項3記載の発明は、請求項2記載の発明において、
前段に接続されたデバイスからの前記データ信号および前記クロック信号を受信して自デバイス内の前記トレーニング手段に出力する受信回路と、
前記バスマスタのデバイスからの開始信号を受信後、前記データ信号および前記クロック信号を生成して後段に接続されたデバイスに出力する送信回路と
を設けたことを特徴とするものである。
請求項4記載の発明は、請求項2または3記載の発明において、
前記バススレーブは、
トレーニングの終了信号をワイヤードORで前記バスマスタに送信することを特徴とするものである。
請求項5記載の発明は、請求項2または3記載の発明において、
前記バススレーブは、
前段となるバススレーブからの終了信号と自デバイス内のトレーニング手段からの終了信号がそれぞれ入力され、後段となるバススレーブにトレーニングの終了信号を出力するAND回路を有することを特徴とするものである。
複数個のデバイスがデイジーチェーン接続され、前段のデバイスからのデータ信号に対するクロック信号のタイミングを調整するトレーニングを行なうトレーニング手段を備えたデータ伝送装置において、
前記複数個のデバイスのトレーニング手段それぞれが前記トレーニングを並列に実行することを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
前記複数個のデバイスのうちの一つのデバイスのバスマスタが、バススレーブとして動作する他のデバイスに対してトレーニングの開始信号を一斉に送信することを特徴とするものである。
請求項3記載の発明は、請求項2記載の発明において、
前段に接続されたデバイスからの前記データ信号および前記クロック信号を受信して自デバイス内の前記トレーニング手段に出力する受信回路と、
前記バスマスタのデバイスからの開始信号を受信後、前記データ信号および前記クロック信号を生成して後段に接続されたデバイスに出力する送信回路と
を設けたことを特徴とするものである。
請求項4記載の発明は、請求項2または3記載の発明において、
前記バススレーブは、
トレーニングの終了信号をワイヤードORで前記バスマスタに送信することを特徴とするものである。
請求項5記載の発明は、請求項2または3記載の発明において、
前記バススレーブは、
前段となるバススレーブからの終了信号と自デバイス内のトレーニング手段からの終了信号がそれぞれ入力され、後段となるバススレーブにトレーニングの終了信号を出力するAND回路を有することを特徴とするものである。
本発明によれば、以下のような効果がある。
バスマスタとバススレーブが、送信動作と受信動作を独立に動作させることにより、データ信号DATAに対するクロック信号CLKのタイミングを調整するトレーニングを並列に実行することができるので、トレーニングにかかる時間を短縮することができる。
バスマスタとバススレーブが、送信動作と受信動作を独立に動作させることにより、データ信号DATAに対するクロック信号CLKのタイミングを調整するトレーニングを並列に実行することができるので、トレーニングにかかる時間を短縮することができる。
以下、図面を用いて本発明の実施の形態を説明する。
[第1の実施例]
図1は、本発明の第1の実施例を示した構成図である。図1において、バスマスタ3は、データ伝送を統括的に制御するデバイスである。複数個のバススレーブ31〜3n(nは2以上の整数)は、バスマスタ3に対してデイジーチェーン接続されたデバイスであり、バスマスタ3とデータの授受が行われる。
[第1の実施例]
図1は、本発明の第1の実施例を示した構成図である。図1において、バスマスタ3は、データ伝送を統括的に制御するデバイスである。複数個のバススレーブ31〜3n(nは2以上の整数)は、バスマスタ3に対してデイジーチェーン接続されたデバイスであり、バスマスタ3とデータの授受が行われる。
ここで、バススレーブ31は、デイジーチェーン接続されたバススレーブ31〜3nのうちの最も初段であり、バススレーブ3nは、最も後段(最終段)となる。また、バススレーブ31の前段に位置するデバイスは、バスマスタ3であり、バススレーブ3nの後段に位置するデバイスは、バスマスタ3である。
そして、バスマスタ3、バススレーブ31〜3nのそれぞれは、高速動作(例えば、100[MHz]超)するデジタルICであり、プリント基板上に実装されプリント配線で電気的に接続される。
また、バスマスタ3、バススレーブ31〜3nは、受信回路41、送信回路42を有し、前段のバススレーブ(初段のバススレーブ31に対する前段はバスマスタ3)からデータ信号DATAとクロック信号CLKとが入力され、後段のバススレーブ(最終段のバススレーブ3nに対する後段はバスマスタ3)にデータ信号DATAとクロック信号CLKを出力する。
受信回路41は、前段となるバスマスタ3またはバススレーブ31〜3nの送信回路42からデータ信号DATAとクロック信号CLKそれぞれを受信する。送信回路42は、データ信号DATAとクロック信号CLKとを生成し、後段となるバスマスタ3またはバススレーブ31〜3の受信回路31にデータ信号DATAとクロック信号CLKそれぞれを送信する。
すなわち、バスマスタ3の送信回路42は、バススレーブ31の受信回路41にデータ信号DATAとクロック信号CLKのそれぞれを出力し、バススレーブ31の送信回路42は、バススレーブ32の受信回路41にデータ信号DATAとクロック信号CLKのそれぞれを出力する。同様に、バススレーブ3(n−1)の送信回路42は、バススレーブ3nの受信回路41にデータ信号DATAとクロック信号CLKのそれぞれを出力する。そして、バススレーブ3nの送信回路42は、バスマスタ3の受信回路41にデータ信号DATAとクロック信号CLKのそれぞれを出力する。
バスマスタ3は、上述の受信回路41、送信回路42に加え、トレーニング手段43を有し、バススレーブ31〜3nは、上述の受信回路41、送信回路42に加え、トレーニング手段44を有する。
バスマスタ3のトレーニング手段43は、トレーニングの開始を意味する開始信号TRNSTを、バスマスタ3、バススレーブ31〜3nの送信回路42、バススレーブ31〜3nのトレーニング手段44に一斉に出力する。また、バスマスタ3のトレーニング手段43は、バスマスタ3内の受信回路41からデータ信号DATAとクロック信号CLKとが入力される。
バススレーブ31〜3nのトレーニング手段44は、バスマスタ3のトレーニング手段43から開始信号TRNST、自デバイス内の受信回路41からデータ信号DATAとクロック信号CLKとが入力され、トレーニングの終了を意味する終了信号TRNDNをバスマスタ3のトレーニング手段43に出力する。
ここで、バススレーブ31〜3nのトレーニング手段44のそれぞれは、バスマスタ3のトレーニング手段43に対してワイヤードOR接続される。なお、終了信号TRNDNを伝送するワイヤードOR接続は、抵抗Rを介して電源電圧VCCに接続されている。
このような装置の動作を説明する。
バスマスタ3のトレーニング手段43が、トレーニング機能の開始を意味する開始信号TRNSTをバススレーブ31〜3n、自デバイスの送信回路42のそれぞれに一斉に出力する。
バスマスタ3のトレーニング手段43が、トレーニング機能の開始を意味する開始信号TRNSTをバススレーブ31〜3n、自デバイスの送信回路42のそれぞれに一斉に出力する。
バススレーブ31〜3nの送信回路42がこの開始信号TRNSTを受信すると、送信回路42が、自デバイス内の記憶部(図示せず)に予め記憶されているトレーニング用のパターンを参照してトレーニング用のデータ信号DATAとクロック信号CLKとを生成し、後段のバススレーブ32〜3n、バスマスタ3の受信回路41に出力する。
同様に、バスマスタ3の送信回路42も、開始信号TRNSTを受信すると自デバイス内の記憶部(図示せず)を参照して、データ信号DATAとクロック信号CLKとを生成し後段のバススレーブ31に対してそれぞれ出力する。なお、データ信号DATAとクロック信号CLKはデータ1個につきクロックが1クロック付加される形で出力される。
また、従来例と同様に、バスマスタ3やバススレーブ31〜3nからトレーニング時に出力されるデータ信号DATAのパターンは予め設定されたものが出力される。例えば、20ビットのデータ長で0が10個続いた後に1が10個続くパターン(00000000001111111111)や8ビットのデータ長で1が1個、0が2個、1が1個、0が4個というパターン(10010000)等がある。また、トレーニング時にはこれらのパターンが、例えば、256回繰り返し出力される。
そして、バスマスタ3とバススレーブ31〜3nのそれぞれの受信回路41が、前段のバスマスタ3またはバススレーブ31〜3nからのデータ信号DATAとクロック信号CLKとをトレーニング手段43、44に出力する。そして、トレーニング手段43、44が、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、データ信号DATAの変化点を検出する。
具体的には、バススレーブ31のトレーニング手段44が、バスマスタ3からのデータ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、データ信号DATAの変化点を検出する。同様に、バススレーブ32のトレーニング手段44が、バススレーブ31の送信回路42からのデータ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、データ信号DATAの変化点を検出する。
以下同様に、バスマスタ3とバススレーブ31〜3nのそれぞれのトレーニング手段43、44が、前段に接続されたバスマスタ3またはバススレーブ31〜3nからのデータ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、データ信号DATAの変化点を検出する。そして、バスマスタ3とバススレーブ31〜3nの受信回路41は、データ信号DATAの有効区間Tvalの中点にクロック信号CLKの立ち上がりエッジの位相を合わせる。
この状態で、バスマスタ3とバススレーブ31〜3nのトレーニング手段43、44が、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、このラッチしたデータが予め設定されたトレーニングパターンと一致するか否かを判断する。
もし、ラッチしたデータと予め設定されたトレーニングパターンが一致していれば、バススレーブ31〜3nのトレーニング手段43が、トレーニング終了を意味する終了信号TRNDNをバスマスタ3のトレーニング手段43に出力する。終了信号TRNDNが伝送されるラインはワイヤードOR接続されているので、バススレーブ31〜3nのトレーニング手段43が、トレーニング中は終了信号TRNDNをローレベルにし、トレーニング終了時に終了信号TRNDNをハイレベルにする。
一方、ラッチしたデータと予め設定されたトレーニングパターンが一致していなければ、バスマスタ3とバススレーブ31〜3nのトレーニング手段43、44が、クロック信号CLKの立ち上がりエッジのタイミングをずらして、再度、データ信号DATAの変化点を検出する。そして、バスマスタ3とバススレーブ31〜3nのトレーニング手段43、44が、データ信号DATAの有効区間Tvalの中点にクロック信号CLKの立ち上がりエッジの位相を合わせる。
この状態で、バスマスタ3とバススレーブ31〜3nのトレーニング手段43、44が、データ信号DATAをクロック信号CLKの立ち上がりエッジでラッチし、このラッチしたデータが予め設定されたトレーニングパターンと一致するか否かを判断する。この動作をラッチしたデータと予め設定されたトレーニングパターンが一致するまで繰り返す。トレーニングパターンの一致後、各トレーニング手段43、44が、位相調整した調整量を自デバイスに設けれられる調整量メモリ(図示せず)に格納する。
そして、バススレーブ31〜3nのトレーニング手段44からの終了信号TRNDNがハイレベルになり、バスマスタ3のトレーニング手段43においてもトレーニングが終了すると、全てのトレーニングが終了したことになる。
トレーニングが終了するとバスマスタ3、バススレーブ31〜3nは通常のデータ伝送を行える状態になる。すなわち、それぞれの受信回路41で受信するデータ信号DATAに対するクロック信号CLKの位相をトレーニングで求めた位相調整量に従ってずらして固定する。このようにすることで、それぞれの受信回路41でデータ信号DATAを正確に受信することができる。
このように、バスマスタ3とバススレーブ31〜3nに独立して動作する受信回路41と送信回路42を設けることにより、データ信号DATAに対するクロック信号CLKのタイミングを調整するトレーニングを並列に実行することができるので、トレーニングにかかる時間を短縮することができる。
[第2の実施例]
図2は、本発明の第2の実施例を示した構成図である。ここで、図1と同一のものは同一符号を付し、説明を省略する。図2において、バススレーブ31〜3nは、新たにAND回路45が設けられ、受信回路41、送信回路42、トレーニング手段44およびAND回路45から構成される。
図2は、本発明の第2の実施例を示した構成図である。ここで、図1と同一のものは同一符号を付し、説明を省略する。図2において、バススレーブ31〜3nは、新たにAND回路45が設けられ、受信回路41、送信回路42、トレーニング手段44およびAND回路45から構成される。
AND回路45は、前段となるバススレーブ31〜3nからの終了信号(初段のバススレーブ31に対しては電源電圧VCC)と自デバイス内のトレーニング手段からの終了信号がそれぞれ入力され、後段となるバススレーブ32〜3n(最終段のバススレーブ3nに対する後段はバスマスタ3)に終了信号TRNDNを出力する。
図2に示す実施例において、トレーニングの手順は図1に示す第1の実施例と同じであり、異なる点は、バススレーブ31〜3nからバスマスタ3へのトレーニングの終了信号の返し方が異なる。すなわち、図1に示す第1の実施例ではバススレーブ31〜3nからの終了信号TRNDNはワイヤードOR接続されたものがバスマスタ3へ入力されるが、本実施例ではバススレーブの終了信号と前段のバススレーブからの終了信号の論理積を順次とり、最終段のバススレーブ3nのAND回路45の出力が終了信号TRNDNとしてバスマスタ3へ入力される。
第1の実施例と同様に、バスマスタ3とバススレーブ31〜3nに独立して動作する受信回路41と送信回路42を設けることにより、データ信号DATAに対するクロック信号CLKのタイミングを調整するトレーニングを並列に実行することができるので、トレーニングにかかる時間を短縮することができる。
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
バススレーブ31〜3nに受信回路41と送信回路42が独立した構成を示したが、受信回路41と送信回路42を一体化して送受信回路とし、トレーニングの受信動作と送信動作を独立で実行できるようにしてもよい。
バススレーブ31〜3nに受信回路41と送信回路42が独立した構成を示したが、受信回路41と送信回路42を一体化して送受信回路とし、トレーニングの受信動作と送信動作を独立で実行できるようにしてもよい。
1,2,3 バスマスタ
11〜1n,21〜2n,31〜3n バススレーブ
41 受信回路
42 送信回路
43,44 トレーニング手段
45 AND回路
R 抵抗
VCC 電源電圧
11〜1n,21〜2n,31〜3n バススレーブ
41 受信回路
42 送信回路
43,44 トレーニング手段
45 AND回路
R 抵抗
VCC 電源電圧
Claims (5)
- 複数個のデバイスがデイジーチェーン接続され、前段のデバイスからのデータ信号に対するクロック信号のタイミングを調整するトレーニングを行なうトレーニング手段を備えたデータ伝送装置において、
前記複数個のデバイスのトレーニング手段それぞれが前記トレーニングを並列に実行することを特徴とするデータ伝送装置。 - 前記複数個のデバイスのうちの一つのデバイスのバスマスタが、バススレーブとして動作する他のデバイスに対してトレーニングの開始信号を一斉に送信することを特徴とする請求項1記載のデータ伝送装置。
- 前段に接続されたデバイスからの前記データ信号および前記クロック信号を受信して自デバイス内の前記トレーニング手段に出力する受信回路と、
前記バスマスタのデバイスからの開始信号を受信後、前記データ信号および前記クロック信号を生成して後段に接続されたデバイスに出力する送信回路と
を設けたことを特徴とする請求項2記載のデータ伝送装置。 - 前記バススレーブは、
トレーニングの終了信号をワイヤードORで前記バスマスタに送信することを特徴とする請求項2または3記載のデータ伝送装置。 - 前記バススレーブは、
前段となるバススレーブからの終了信号と自デバイス内のトレーニング手段からの終了信号がそれぞれ入力され、後段となるバススレーブにトレーニングの終了信号を出力するAND回路を有することを特徴とする請求項2または3記載のデータ伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008308104A JP2010135954A (ja) | 2008-12-03 | 2008-12-03 | データ伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008308104A JP2010135954A (ja) | 2008-12-03 | 2008-12-03 | データ伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010135954A true JP2010135954A (ja) | 2010-06-17 |
Family
ID=42346816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008308104A Pending JP2010135954A (ja) | 2008-12-03 | 2008-12-03 | データ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010135954A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020529765A (ja) * | 2017-07-27 | 2020-10-08 | 日本テキサス・インスツルメンツ合同会社 | 2ワイヤ通信インタフェースシステム |
-
2008
- 2008-12-03 JP JP2008308104A patent/JP2010135954A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020529765A (ja) * | 2017-07-27 | 2020-10-08 | 日本テキサス・インスツルメンツ合同会社 | 2ワイヤ通信インタフェースシステム |
JP7311938B2 (ja) | 2017-07-27 | 2023-07-20 | テキサス インスツルメンツ インコーポレイテッド | 2ワイヤ通信インタフェースシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6814145B2 (ja) | 較正される単一クロックソース同期シリアライザ・デシリアライザプロトコルを用いる高速データ転送 | |
US20100180143A1 (en) | Techniques for improved timing control of memory devices | |
JP2003050738A (ja) | キャリブレーション方法及びメモリシステム | |
JP2007317016A (ja) | インタフェース回路及びメモリ制御装置 | |
JP2008234222A (ja) | Usbコントローラ及びusbコントローラ試験方法 | |
JP6314982B2 (ja) | 画像形成装置及び位相調整方法 | |
US7882474B2 (en) | Testing phase error of multiple on-die clocks | |
JP2018045409A (ja) | データ送受信装置、データ送受信システム | |
US6952789B1 (en) | System and method for synchronizing a selected master circuit with a slave circuit by receiving and forwarding a control signal between the circuits and operating the circuits based on their received control signal | |
US9354274B2 (en) | Circuit test system electric element memory control chip under different test modes | |
JP2010135954A (ja) | データ伝送装置 | |
JP2002189698A (ja) | スキュー調整回路及び半導体集積回路 | |
KR100564868B1 (ko) | 데이터 송신 장치, 데이터 전송 시스템 및 방법 | |
JP5493776B2 (ja) | 半導体装置 | |
JP4952177B2 (ja) | 記憶装置 | |
US9484967B1 (en) | Method for duty cycle distortion detection through decision feedback equalizer taps | |
EP1990961B1 (en) | Circuit board, information processor and transmitting method | |
Wang et al. | A 500-Mb/s quadruple data rate SDRAM interface using a skew cancellation technique | |
JP4272149B2 (ja) | 方向性結合器を用いたデータ転送方式 | |
JP2006170761A (ja) | 半導体集積回路テストシステム | |
JP3527161B2 (ja) | 半導体集積回路装置及びクロックスキューの検証方法 | |
JP5842633B2 (ja) | 信号伝送装置および信号伝送方法 | |
JP2006221348A (ja) | シリアルデータ転送装置およびシリアル転送システム | |
US6496544B1 (en) | Digital computing system having adaptive communication components | |
JP4313469B2 (ja) | スキュー抑制のための調整機能を有する入力バッファ |