JP2010129801A - Power semiconductor device - Google Patents

Power semiconductor device Download PDF

Info

Publication number
JP2010129801A
JP2010129801A JP2008303439A JP2008303439A JP2010129801A JP 2010129801 A JP2010129801 A JP 2010129801A JP 2008303439 A JP2008303439 A JP 2008303439A JP 2008303439 A JP2008303439 A JP 2008303439A JP 2010129801 A JP2010129801 A JP 2010129801A
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring
semiconductor element
semiconductor device
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008303439A
Other languages
Japanese (ja)
Other versions
JP5260246B2 (en
Inventor
Yoshiko Taikai
美子 大開
Seiji Oka
誠次 岡
Takeshi Oi
健史 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008303439A priority Critical patent/JP5260246B2/en
Publication of JP2010129801A publication Critical patent/JP2010129801A/en
Application granted granted Critical
Publication of JP5260246B2 publication Critical patent/JP5260246B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power semiconductor that is highly reliable, has a module unit easily replaced to have superior repairability, and is easily assembled to have superior productivity and is formed by stacking module units. <P>SOLUTION: The power semiconductor device is constituted by stacking the module units together opposite one another, each of the module units being mounted with a semiconductor element on a circuit pattern of a circuit board, having a cylindrical conductor joined substantially perpendicularly to the circuit pattern, and also having an opening of the cylindrical conductor exposed and sealed with a transfer mold resin. External terminals provided to a metal conductor and a conductor of an insulating substrate are inserted into the cylindrical conductor to be connected to each other. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、生産性に優れたトランスファーモールドによる樹脂封止型の電力用半導体モジュールを用い、小型化を図った電力用半導体装置に関する。   The present invention relates to a power semiconductor device that is miniaturized by using a resin-sealed power semiconductor module by transfer molding having excellent productivity.

一般的に、電力用半導体モジュール（半導体モジュールと記す）は、熱伝導性に優れた回路基板に複数の電力用半導体素子（半導体素子と記す）を搭載し、注型やトランスファーモールド等により樹脂封止されている。
例えば、半導体モジュールとして、熱伝導性に優れた回路基板に、半導体素子である、１組のＩＧＢＴチップとダイオードチップとのペア（半導体素子ペアと記す）を搭載し、樹脂封止した半導体モジュールユニット（シングルタイプのモジュールユニットと記す）がある。
このシングルタイプのモジュールユニットで、インバータ装置の１相分に相当する部分を形成する電力用半導体装置にしようとすると、２ユニットを平面的に配置し、ユニット間を導体で接続した構造とする必要がある。
この電力用半導体装置は、２台のシングルタイプのモジュールユニットが平面的に用いられるので、設置する底面積が大きくなる。 Generally, a power semiconductor module (referred to as a semiconductor module) has a plurality of power semiconductor elements (referred to as semiconductor elements) mounted on a circuit board having excellent thermal conductivity, and is encapsulated with a resin by casting or transfer molding. It has been stopped.
For example, as a semiconductor module, a semiconductor module unit in which a pair of IGBT chip and diode chip (semiconductor element pair), which is a semiconductor element, is mounted on a circuit board having excellent thermal conductivity and sealed with a resin (Referred to as a single-type module unit).
If this single type module unit is to be a power semiconductor device that forms a portion corresponding to one phase of an inverter device, it is necessary to arrange two units in a plane and connect the units with a conductor. There is.
In this power semiconductor device, since two single-type module units are used in a plane, the installed bottom area is increased.

また、インバータ装置の１相分に相当する部分を形成する電力用半導体装置を、１台の半導体モジュールで形成するものとして、熱伝導性に優れた回路基板に、２組の半導体素子ペアを搭載し、樹脂封止した半導体モジュールユニット（ツインタイプのモジュールユニットと記す）がある。このツインタイプのモジュールユニットを用いた電力用半導体装置も、１ユニットに２組の半導体素子ペアが回路基板平面に搭載されているので、設置する底面積が大きい。
上記のような、２台のシングルタイプのモジュールユニットで形成された電力用半導体装置やツインタイプのモジュールユニットで形成された電力用半導体装置は、底面積が大きいので、例えば、インバータ装置等に組み込むのに、大きな取り付け面積が必要であり、インバータ装置等が大型化するとの問題があった。 In addition, the power semiconductor device that forms a portion corresponding to one phase of the inverter device is formed by one semiconductor module, and two semiconductor element pairs are mounted on a circuit board having excellent thermal conductivity. In addition, there is a resin-encapsulated semiconductor module unit (referred to as a twin-type module unit). The power semiconductor device using the twin type module unit also has a large bottom area for installation because two semiconductor element pairs are mounted on the circuit board plane per unit.
The power semiconductor device formed of two single type module units as described above and the power semiconductor device formed of twin type module units have a large bottom area, and thus are incorporated into an inverter device, for example. However, there is a problem that a large mounting area is required and the inverter device and the like are enlarged.

このような問題を解決した電力用半導体装置として、例えば、第１の導体基板に第１のＩＧＢＴチップのコレクタ電極と第１のダイオードチップのカソード電極とを接合し、第１のＩＧＢＴチップのエミッタ電極と第１のダイオードチップのアノード電極とに第２の導体基板の一方の面を接触させ、第２の導体基板の他方面に、第２のＩＧＢＴチップのコレクタ電極と第２のダイオードチップのカソード電極とを接合し、第２のＩＧＢＴチップのエミッタ電極と第２のダイオードチップのアノード電極に第３の導体基板を接触させ、第１の導体基板と第３の導体基板間に樹脂を流しこみ、半導体素子が実装された領域を封止したツインタイプのモジュールユニットがある。   As a power semiconductor device that solves such a problem, for example, a collector electrode of a first IGBT chip and a cathode electrode of a first diode chip are joined to a first conductor substrate, and an emitter of the first IGBT chip is obtained. One surface of the second conductor substrate is brought into contact with the electrode and the anode electrode of the first diode chip, and the collector electrode of the second IGBT chip and the second diode chip are disposed on the other surface of the second conductor substrate. The cathode electrode is joined, the third conductor substrate is brought into contact with the emitter electrode of the second IGBT chip and the anode electrode of the second diode chip, and the resin is allowed to flow between the first conductor substrate and the third conductor substrate. There is a twin type module unit in which a region where a semiconductor element is mounted is sealed.

この電力用半導体装置は、インバータ装置の１相分に相当する部分を形成しているが、第１の導体基板に第１のＩＧＢＴチップと第１のダイオードチップとの第１の半導体素子ペアが搭載されたものと第２の導体基板に第２のＩＧＢＴチップと第の２ダイオードチップとの第２の半導体素子ペアが搭載されたものとを積層し、樹脂封止して半導体モジュールユニットとしたものであり、その底面積は小さく、インバータ装置等に組み込むのに、大きな取り付け面積が必要なく、インバータ装置等が大型化するのを防止できる（例えば、特許文献１参照）。   In this power semiconductor device, a portion corresponding to one phase of the inverter device is formed, but the first semiconductor element pair of the first IGBT chip and the first diode chip is formed on the first conductor substrate. A semiconductor module unit is formed by laminating the mounted semiconductor device and the second conductor substrate on which the second semiconductor element pair of the second IGBT chip and the second diode chip is mounted, and sealing with resin. The bottom area is small, and a large mounting area is not required for incorporation into an inverter device or the like, and the inverter device or the like can be prevented from becoming large (see, for example, Patent Document 1).

特開２００６−１３４９９０号公報（第４〜第６頁、第１図）JP 2006-134990 A (pages 4 to 6, FIG. 1)

特許文献１に記載の樹脂封止型電力用半導体装置（電力用半導体装置と記す）では、第２の導体基板は、第１の半導体素子ペアに接触しているが接合しておらず、第３の導体基板は、第２の半導体素子ペアに接触しているが接合していない。そのため、第１の導体基板と第３の導体基板との積層方向の内側にかかる封止樹脂の収縮圧力により、第１の半導体素子ペアに対する第２の導体基板の電気的接続と、第２の半導体素子ペアに対する第３の導体基板の電気的接続を保持している。
しかしながら、封止樹脂の収縮圧力がかかる方向は導体基板に平行な向きが大きく、垂直方向は小さい。そのため、導体基板とＩＧＢＴチップやダイオードチップ等の電力用半導体素子との間に接触不良を生じ、接触抵抗や熱抵抗が大きくなり、大電流・高電圧で動作させると発熱が増大し、信頼性が低下するとの問題があった。 In the resin-encapsulated power semiconductor device described in Patent Document 1 (referred to as a power semiconductor device), the second conductor substrate is in contact with the first semiconductor element pair but is not bonded. 3 is in contact with the second pair of semiconductor elements, but not joined. Therefore, the electrical connection of the second conductor substrate to the first semiconductor element pair due to the shrinkage pressure of the sealing resin applied to the inner side in the stacking direction of the first conductor substrate and the third conductor substrate, The electrical connection of the third conductor substrate to the semiconductor element pair is maintained.
However, the direction in which the shrinkage pressure of the sealing resin is applied is large in the direction parallel to the conductor substrate and small in the vertical direction. For this reason, contact failure occurs between the conductive substrate and the power semiconductor element such as IGBT chip or diode chip, and the contact resistance and thermal resistance increase. When operated at a high current and high voltage, heat generation increases and reliability increases. There was a problem with the decline.

また、複数の半導体素子を一括封止した電力用半導体装置では、複数ある半導体素子のうちの１素子に不具合が生じた場合や、素子以外のどこかに問題が生じた場合でも補修できず、電力用半導体装置がまるまる使用できなくなるので、電力用半導体装置製造の歩留まり悪化し、コスト高となるとの問題があった。   In addition, in a power semiconductor device in which a plurality of semiconductor elements are collectively sealed, even when a failure occurs in one of the plurality of semiconductor elements or when a problem occurs somewhere other than the elements, it cannot be repaired. Since the power semiconductor device cannot be used at all, there is a problem that the yield of manufacturing the power semiconductor device deteriorates and the cost increases.

本発明は、上述のような課題を解決するためになされたもので、その目的は、複数の半導体素子ペアが用いられた電力用半導体装置であって、小型化を実現できるとともに、信頼性が高く、生産性が優れた電力用半導体装置を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is a power semiconductor device using a plurality of semiconductor element pairs, which can be miniaturized and has high reliability. The object is to provide a power semiconductor device that is high and has excellent productivity.

本発明に係わる電力用半導体装置は、外部端子を挿入接続可能な複数の筒状導通体の挿入孔を一面に露出させ、他面に金属放熱面を露出させてトランスファーモールド樹脂で封止されたモジュールユニットを少なくとも２台備えた電力用半導体装置であって、モジュールユニットの内の２台を、筒状導通体の開口部が露出した面を対向させるとともに、複数の導電性結合部材に設けられた外部端子を、複数の筒状導通体の挿入孔に挿入して、モジュールユニット同士が接続されたものである。   In the power semiconductor device according to the present invention, the insertion holes of the plurality of cylindrical conductors into which the external terminals can be inserted and connected are exposed on one surface, the metal heat radiation surface is exposed on the other surface, and sealed with transfer mold resin. A power semiconductor device provided with at least two module units, wherein two of the module units are provided on a plurality of conductive coupling members while facing the surface where the opening of the cylindrical conductor is exposed. The module units are connected to each other by inserting the external terminals into the insertion holes of the plurality of cylindrical conductors.

本発明に係わる電力用半導体装置は、外部端子を挿入接続可能な複数の筒状導通体の挿入孔を一面に露出させ、他面に金属放熱面を露出させてトランスファーモールド樹脂で封止されたモジュールユニットを少なくとも２台備えた電力用半導体装置であって、モジュールユニットの内の２台を、筒状導通体の開口部が露出した面を対向させるとともに、複数の導電性結合部材に設けられた外部端子を、複数の筒状導通体の挿入孔に挿入して、モジュールユニット同士が接続されたものであり、小型化を実現できるとともに、信頼性が高く、生産性と補修性とに優れている。   In the power semiconductor device according to the present invention, the insertion holes of a plurality of cylindrical conductors to which external terminals can be inserted and connected are exposed on one side, and the metal heat radiation surface is exposed on the other side and sealed with transfer mold resin. A power semiconductor device provided with at least two module units, wherein two of the module units are provided on a plurality of conductive coupling members while facing the surface where the opening of the cylindrical conductor is exposed. The external terminals are inserted into the insertion holes of a plurality of cylindrical conductors and the module units are connected to each other. This makes it possible to achieve downsizing, high reliability, and excellent productivity and repairability. ing.

実施の形態１．
図１は、本発明の実施の形態１に係る電力用半導体装置の横断面模式図である。
図２は、図１に示す電力用半導体装置をＡ方向から見た側面模式図である。
図３は、図１に示す電力用半導体装置の上アームとなるモジュールユニットを構成する部品の配置図（ａ）と下アームとなるモジュールユニットを構成する部品の配置図（ｂ）とである。
図１〜図３に示すように、本実施の形態の電力用半導体装置１００は、２台のモジュールユニットが、導電性結合部材である外部回路につながる導体に設けられた外部端子で接続されている。 Embodiment 1 FIG.
FIG. 1 is a schematic cross-sectional view of a power semiconductor device according to Embodiment 1 of the present invention.
FIG. 2 is a schematic side view of the power semiconductor device shown in FIG. 1 viewed from the A direction.
3 is an arrangement diagram (a) of components constituting the module unit serving as the upper arm of the power semiconductor device shown in FIG. 1 and an arrangement diagram (b) of components constituting the module unit serving as the lower arm.
As shown in FIGS. 1 to 3, in the power semiconductor device 100 of the present embodiment, two module units are connected by external terminals provided on conductors connected to an external circuit that is a conductive coupling member. Yes.

本実施の形態では、どちらのモジュールユニットも、回路基板として、金属放熱体である金属板１の一方の面に、高熱伝導絶縁層である樹脂絶縁層２を介して金属箔の配線パターン３を設けた金属回路基板８が用いられている。
本実施の形態のモジュールユニットでは、金属回路基板８に設けられた配線パターン３は、第１〜第４の配線パターン３ａ，３ｂ，３ｃ，３ｄである。
第１の配線パターン３ａは、第１の半導体素子５ａと第２の半導体素子５ｂとからなる半導体素子ペアの主回路に配線材であるワイヤーボンド９で接続され、第２の配線パターン３ｂには、第１の半導体素子５ａと第２の半導体素子５ｂとのペアが搭載されている。第３と第４の配線パターン３ｃ，３ｄとは、第１の半導体素子５ａの制御回路とワイヤーボンド９で接続されている。 In the present embodiment, each module unit has a metal foil wiring pattern 3 as a circuit board on one surface of a metal plate 1 that is a metal heat dissipating member via a resin insulating layer 2 that is a high thermal conductive insulating layer. The provided metal circuit board 8 is used.
In the module unit of the present embodiment, the wiring pattern 3 provided on the metal circuit board 8 is the first to fourth wiring patterns 3a, 3b, 3c, 3d.
The first wiring pattern 3a is connected to the main circuit of the semiconductor element pair including the first semiconductor element 5a and the second semiconductor element 5b by a wire bond 9 as a wiring material, and the second wiring pattern 3b includes A pair of the first semiconductor element 5a and the second semiconductor element 5b is mounted. The third and fourth wiring patterns 3 c and 3 d are connected to the control circuit of the first semiconductor element 5 a by wire bonds 9.

そして、第１と第２との配線パターン３ａ，３ｂには、電力用半導体装置１００の主回路と導通する、挿入孔を有する筒状導通体６ａが設けられ、第３と第４との配線パターン３ｃ，３ｄには、制御回路と導通する、挿入孔を有する筒状導通体６ｂが設けられている。これら筒状導通体６ａ，６ｂは、電力用半導体装置１００の端子を構成する。
そして、モジュールユニットは、金属回路基板８とこの金属回路基板８に搭載された部品が、トランスファーモールド樹脂７で封止されている。
しかし、金属回路基板８の他方の面と、筒状導通体６ａ，６ｂの開口がトランスファーモールド樹脂７から露出している。
本実施の形態では、２台のモジュールユニットの構成は、第１の配線パターン３ａに接合される筒状導通体６ａの取り付け位置が異なる以外は同様である。 The first and second wiring patterns 3a and 3b are provided with a cylindrical conductive body 6a having an insertion hole that is electrically connected to the main circuit of the power semiconductor device 100, and the third and fourth wirings. The patterns 3c and 3d are provided with a cylindrical conductor 6b having an insertion hole that is electrically connected to the control circuit. These cylindrical conductors 6 a and 6 b constitute terminals of the power semiconductor device 100.
In the module unit, the metal circuit board 8 and the components mounted on the metal circuit board 8 are sealed with a transfer mold resin 7.
However, the other surface of the metal circuit board 8 and the openings of the cylindrical conductors 6 a and 6 b are exposed from the transfer mold resin 7.
In the present embodiment, the configuration of the two module units is the same except that the attachment position of the cylindrical conductor 6a joined to the first wiring pattern 3a is different.

本実施の形態では、２台のモジュールユニットの内の１台が、電力用半導体装置１００の上アームとなる第１のモジュールユニット３０ａであり、もう１台のモジュールユニットが、電力用半導体装置１００の下アームとなる第２のモジュールユニット３０ｂである。
そして、本実施の形態の電力用半導体装置１００は、第１のモジュールユニット３０ａの筒状導通体の開口が露出した面と、第２のモジュールユニット３０ｂの筒状導通体の開口が露出した面とが対向しており、第１のモジュールユニット３０ａと第２のモジュールユニット３０ｂとが重なった状態で外部端子により接続されている。
第１のモジュールユニット３０ａと第２のモジュールユニット３０ｂとは、図３に示した第１のモジュールユニット３０ａのＦ１の辺と第２のモジュールユニット３０ｂのＦ２の辺が対向するように重ねられる。
図１と図２に示すように、電力用半導体装置１００には、トランスファーモールド樹脂７から露出した金属回路基板８の面に冷却用フィン１８が設けられている。 In the present embodiment, one of the two module units is the first module unit 30a that is the upper arm of the power semiconductor device 100, and the other module unit is the power semiconductor device 100. It is the 2nd module unit 30b used as a lower arm.
In the power semiconductor device 100 of the present embodiment, the surface where the opening of the cylindrical conductor of the first module unit 30a is exposed and the surface where the opening of the cylindrical conductor of the second module unit 30b is exposed. Are opposed to each other, and the first module unit 30a and the second module unit 30b are connected by an external terminal in a state where they overlap each other.
The first module unit 30a and the second module unit 30b are overlapped so that the side F1 of the first module unit 30a shown in FIG. 3 and the side F2 of the second module unit 30b face each other.
As shown in FIGS. 1 and 2, the power semiconductor device 100 is provided with cooling fins 18 on the surface of the metal circuit board 8 exposed from the transfer mold resin 7.

本実施の形態では、第１のモジュールユニット３０ａの第１の配線パターン３ａに設けられた筒状導通体６ａと第２のモジュールユニット３０ｂの第２の配線パターン３ｂに設けられた筒状導通体６ａとは対向し、金属導体２２の両面に設けられ一体である外部端子２２aで接続されている。
また、第１のモジュールユニット３０ａの第２の配線パターン３ｂに設けられた筒状導通体６ａには、バスバー基板２０の一方の面の第１の導体に設けられた外部端子２０ａが接続され、第２のモジュールユニット３０ｂの第１の配線パターン３ａに設けられた筒状導通体６ａには、バスバー基板２０の他方の面の第２の導体に設けられた外部端子２０ｂが接続されている。
バスバー基板２０は、絶縁板の両面に第１と第２との導体が設けられたものであり、導体間は絶縁板で絶縁されている。 In the present embodiment, the cylindrical conductor 6a provided in the first wiring pattern 3a of the first module unit 30a and the cylindrical conductor provided in the second wiring pattern 3b of the second module unit 30b. 6a is opposed to each other and is connected to both surfaces of the metal conductor 22 by an integrated external terminal 22a.
The cylindrical conductor 6a provided on the second wiring pattern 3b of the first module unit 30a is connected to the external terminal 20a provided on the first conductor on one surface of the bus bar substrate 20, An external terminal 20b provided on the second conductor on the other surface of the bus bar substrate 20 is connected to the cylindrical conductor 6a provided on the first wiring pattern 3a of the second module unit 30b.
The bus bar substrate 20 is provided with first and second conductors on both surfaces of an insulating plate, and the conductors are insulated by insulating plates.

すなわち、金属導体２２は、交流出力部となっており、バスバー基板２０の一方の面の導体が直流入力部の正極で、バスバー基板２０の他方の面の導体が直流入力部の負極となっている。
金属導体２２とバスバー基板２０の導体とは直接外部回路に接続しても良く、また、金属導体２２とバスバー基板２０の導体との端部に取付け孔を設け、これにボルトでケーブルを繋ぎ、このケーブルを外部回路に接続しても良い。
また、第１のモジュールユニット３０ａと第２のモジュールユニット３０ｂとにおいて、第３の配線パターン３ｃと第４の配線パターン３ｄとに設けられた筒状導通体６ｂには、プリント配線板２５の一方の面に設けられた外部端子２５ｂが接続されている。 In other words, the metal conductor 22 is an AC output portion, and the conductor on one surface of the bus bar substrate 20 is a positive electrode of the DC input portion, and the conductor on the other surface of the bus bar substrate 20 is a negative electrode of the DC input portion. Yes.
The metal conductor 22 and the conductor of the bus bar substrate 20 may be directly connected to an external circuit, and an attachment hole is provided at the end of the metal conductor 22 and the conductor of the bus bar substrate 20, and a cable is connected to this with a bolt, This cable may be connected to an external circuit.
Further, in the first module unit 30a and the second module unit 30b, the cylindrical conductor 6b provided in the third wiring pattern 3c and the fourth wiring pattern 3d has one of the printed wiring boards 25. The external terminal 25b provided on the surface is connected.

本実施の形態の金属回路基板８に用いられる金属板１には、熱伝導性に優れた金属、例えば、アルミニウムおよびアルミニウム合金、銅および銅合金、鉄および鉄合金等、あるいは、銅／鉄−ニッケル合金／銅、アルミニウム／鉄−ニッケル合金／アルミニウム等の複合材料を用いることができる。特に、電流容量が大きい半導体素子を用いる場合には電気伝導性に優れた銅を用いるのが好ましい。また、金属板１の厚み、長さ、幅とは、半導体素子の電流容量により、適宜決められる。すなわち、半導体素子の電流容量が大きくなると、金属板１の厚みを厚くし、金属板１の長さと幅とを大きくする。   The metal plate 1 used for the metal circuit board 8 of the present embodiment includes a metal having excellent thermal conductivity, such as aluminum and aluminum alloy, copper and copper alloy, iron and iron alloy, or copper / iron- Composite materials such as nickel alloy / copper and aluminum / iron-nickel alloy / aluminum can be used. In particular, when a semiconductor element having a large current capacity is used, it is preferable to use copper having excellent electrical conductivity. Further, the thickness, length, and width of the metal plate 1 are appropriately determined depending on the current capacity of the semiconductor element. That is, as the current capacity of the semiconductor element increases, the thickness of the metal plate 1 is increased and the length and width of the metal plate 1 are increased.

金属回路基板８に用いられる樹脂絶縁層２には、例えば、各種セラミックスや無機粉末を含有する樹脂絶縁シート、ガラス繊維を含有する樹脂絶縁シートを用いることができる。上記樹脂絶縁層２に含有される無機粉末としては、アルミナ、ベリリヤ、ボロンナイトライド、マグネシア、シリカ、窒化珪素、窒化アルミニウムが挙げられる。そして、樹脂絶縁層２の厚みは、例えば、２０〜４００μｍである。
金属回路基板８に用いられる配線パターン３には、例えば、銅箔が用いられ、銅箔の厚みは、半導体素子の電流容量により、適宜決められる。 For the resin insulating layer 2 used for the metal circuit board 8, for example, a resin insulating sheet containing various ceramics and inorganic powder, and a resin insulating sheet containing glass fiber can be used. Examples of the inorganic powder contained in the resin insulating layer 2 include alumina, beryllia, boron nitride, magnesia, silica, silicon nitride, and aluminum nitride. And the thickness of the resin insulation layer 2 is 20-400 micrometers, for example.
For example, a copper foil is used for the wiring pattern 3 used for the metal circuit board 8, and the thickness of the copper foil is appropriately determined depending on the current capacity of the semiconductor element.

本実施の形態では、ワイヤーボンド９には、アルミニウム線が用いられ、アルミニウム線の線径・本数も半導体素子の電流容量により、適宜決められる。
また、筒状導通体６ａ，６ｂには、例えば、金属筒が用いられ、その材質は、熱伝導性と電気伝導性とに優れ、配線パターン３にはんだ４で接合できる金属、例えば、銅および銅合金、アルミニウムおよびアルミニウム合金等のめっき品を用いるのが好ましい。筒状導通体６ａ，６ｂの厚みは、トランスファーモールド時の成形圧力により潰れない厚みであれば良く、それは電流容量により適宜決められる。 In the present embodiment, an aluminum wire is used for the wire bond 9, and the wire diameter and the number of aluminum wires are appropriately determined depending on the current capacity of the semiconductor element.
In addition, for example, a metal cylinder is used for the cylindrical conductors 6a and 6b, and the material is excellent in thermal conductivity and electrical conductivity, and a metal that can be joined to the wiring pattern 3 with the solder 4, such as copper and It is preferable to use plated products such as copper alloy, aluminum, and aluminum alloy. The thickness of the cylindrical conductors 6a and 6b may be a thickness that does not collapse due to the molding pressure at the time of transfer molding, and is appropriately determined depending on the current capacity.

筒状導通体６ａ，６ｂの高さは、後で挿入接続する外部端子が十分に接続できる高さであれば良い。筒状導通体６ａ，６ｂの内径は、後で挿入接続する外部端子の挿入部の外径から決まり、少なくとも、外部端子を取り付けることができる内径であれば良い。そして、筒状導通体６ａ，６ｂのトランスファーモールド樹脂表面側端部の内径を、中心部の内径以上としても良い。このようにすると、筒状導通体６ａ，６ｂへの外部端子の挿入が容易になる。また、筒状導通体６ａ，６ｂは、貫通孔が開いているため、外部端子を挿入した際に、筒状導通体６ａ，６ｂが接合している配線パターンの上面に外部端子が接触し、電気的な接続が可能である。なお、本実施の形態では、筒状導通体６ａ，６ｂの底部に貫通孔が開いている場合について説明したが、配線パターン３に接合される側に底体を設けてもよい。このような構成によって、筒状導通体６ａ，６ｂの底体が配線パターン３に接合されるので、筒状導通体６ａ，６ｂと配線パターン３との接合面積が大きく、はんだの付きが良くなり、接合信頼性が向上する。   The height of the cylindrical conductors 6a and 6b may be a height that can sufficiently connect an external terminal to be inserted and connected later. The inner diameters of the cylindrical conductors 6a and 6b are determined from the outer diameter of the insertion portion of the external terminal to be inserted and connected later, and may be at least an inner diameter to which the external terminal can be attached. The inner diameters of the end portions on the transfer mold resin surface side of the cylindrical conductors 6a and 6b may be equal to or larger than the inner diameter of the central portion. If it does in this way, insertion of an external terminal to cylindrical conductors 6a and 6b becomes easy. Moreover, since the cylindrical conductors 6a and 6b have through holes, when the external terminals are inserted, the external terminals contact the upper surface of the wiring pattern to which the cylindrical conductors 6a and 6b are joined, Electrical connection is possible. In the present embodiment, the case where the through holes are opened at the bottoms of the cylindrical conductors 6a and 6b has been described, but the bottom body may be provided on the side joined to the wiring pattern 3. With such a configuration, since the bottoms of the cylindrical conductors 6a and 6b are joined to the wiring pattern 3, the joining area between the cylindrical conductors 6a and 6b and the wiring pattern 3 is large, and soldering is improved. , Bonding reliability is improved.

本実施の形態では、トランスファーモールド樹脂７には、例えば、フィラーとしてシリカ粉末が充填されたエポキシ樹脂が用いられる。トランスファーモールド樹脂７において、充填されるシリカ粉末の含有率は、電力用半導体装置１００に用いられる部材の熱膨張係数などを考慮して最適な量が選定される。
例えば、配線パターン３と金属板１とに銅を用いた場合、トランスファーモールド樹脂７の熱膨張係数を，銅の熱膨張係数である１６ｐｐｍ／℃に合わすように、エポキシ樹脂へのシリカ粉末の充填量が設定される。このようにすることにより、反りのない電力用半導体装置が得られる。
また、トランスファーモールド樹脂７の放熱性を向上させる場合は、フィラーとしてシリカ粉末の代わりにアルミナ粉末を用いることが好ましい。 In the present embodiment, for the transfer mold resin 7, for example, an epoxy resin filled with silica powder as a filler is used. In the transfer mold resin 7, an optimal amount of the silica powder to be filled is selected in consideration of a coefficient of thermal expansion of a member used for the power semiconductor device 100.
For example, when copper is used for the wiring pattern 3 and the metal plate 1, the epoxy resin is filled with silica powder so that the thermal expansion coefficient of the transfer mold resin 7 matches the thermal expansion coefficient of copper of 16 ppm / ° C. The amount is set. By doing so, a power semiconductor device without warping can be obtained.
Moreover, when improving the heat dissipation of transfer mold resin 7, it is preferable to use an alumina powder instead of silica powder as a filler.

次に、本実施の形態における電力用半導体装置１００の製造方法の一例について説明する。
本実施の形態の電力用半導体装置１００の第１と第２のモジュールユニット３０ａ，３０ｂでは、まず、例えば、厚み３ｍｍのアルミニウム板に、Ｂステージ状態のアルミナ粉末を含有するエポキシ樹脂シートを載せ、その上に厚み０．３mmの銅箔を重ねる。そして、アルミニウム板とアルミナ粉末を含有するエポキシ樹脂シートと銅箔とを積層したものを加熱・加圧して、アルミニウム板と銅箔とをアルミナ粉末を含有するエポキシ樹脂シートで接合する。次に、銅箔をエッチングして第１の配線パターン３ａと第２の配線パターン３ｂと第３の配線パターン３ｃと第４の配線パターン３ｄとを形成して、金属回路基板８とする。
その後、図３には図示していないが、ソルダーレジストを任意の場所に形成するが、必ずしも必須ではない。 Next, an example of a method for manufacturing the power semiconductor device 100 in the present embodiment will be described.
In the first and second module units 30a and 30b of the power semiconductor device 100 of the present embodiment, first, for example, an epoxy resin sheet containing alumina powder in a B-stage state is placed on an aluminum plate having a thickness of 3 mm, A 0.3 mm thick copper foil is overlaid thereon. And what laminated | stacked the epoxy resin sheet and copper foil containing an aluminum plate, an alumina powder is heated and pressurized, and the aluminum plate and copper foil are joined by the epoxy resin sheet containing an alumina powder. Next, the copper foil is etched to form the first wiring pattern 3 a, the second wiring pattern 3 b, the third wiring pattern 3 c, and the fourth wiring pattern 3 d, thereby forming the metal circuit board 8.
Thereafter, although not shown in FIG. 3, a solder resist is formed at an arbitrary location, but this is not always necessary.

次に、第２の配線パターン３ｂ上の素子搭載部に第１の半導体素子５ａと第２の半導体素子５ｂを、第１と第２との配線パターン３ａ，３ｂの所定の場所に設けられた筒状導通体接合部に筒状導通体６ａを、第３と第４との配線パターン３ｃ，３ｄの所定の場所に設けられた筒状導通体接合部に筒状導通体６ｂを、各々はんだ４を用いて接合する。
そして、第１の配線パターン３ａと第２の半導体素子５ｂとの間、第１の半導体素子５ａと第２の半導体素子５ｂとの間、第１の半導体素子５ａと第３と第４との配線パターン３ｃ，３ｄとの間、をアルミニウムのワイヤーボンド９で接続する。また、本実施の形態においては、ワイヤーボンドにより配線しているが、これに限るものではなく、それ以外の電気的接続を行えるものであっても良い。 Next, the first semiconductor element 5a and the second semiconductor element 5b are provided at predetermined locations of the first and second wiring patterns 3a and 3b in the element mounting portion on the second wiring pattern 3b. The cylindrical conductor 6a is soldered to the cylindrical conductor joint, the cylindrical conductor 6b is soldered to the cylindrical conductor joint provided at a predetermined place of the third and fourth wiring patterns 3c and 3d, respectively. 4 to join.
Between the first wiring pattern 3a and the second semiconductor element 5b, between the first semiconductor element 5a and the second semiconductor element 5b, between the first semiconductor element 5a and the third and fourth elements. The wiring patterns 3c and 3d are connected by an aluminum wire bond 9. In this embodiment, wiring is performed by wire bonding, but the present invention is not limited to this, and other electrical connections may be made.

上記のはんだ付けとワイヤーボンドとの工程は、すべての部品のはんだ接合が終了した後にワイヤーボンドを行うため、筒状導通体が設けられた配線パターンへのワイヤボンディングでは、ワイヤボンディング装置の制約上、筒状導通体の高さが高いと、筒状導通体の近傍にワイヤーボンドを打てない可能性がある。そのため、配線パターンを大きくする必要があり、実装面積が増大する。
そこで、実装面積をさらに縮小する方法として、配線パターンへ半導体素子をはんだ付けした直後にワイヤーボンドを行い、その後筒状導通体を接合する方法である。２回に分けて接合するので、筒状導通体の接合には、低融点はんだを用いるか、もしくははんだ以外の接合方法を用いる。例えば、銀ペーストで接着する方法や、超音波接合による方法が挙げられる。 In the above-described soldering and wire bonding processes, wire bonding is performed after soldering of all components is completed. Therefore, wire bonding to a wiring pattern provided with a cylindrical conductor is limited by the wire bonding equipment. When the height of the cylindrical conductor is high, there is a possibility that a wire bond cannot be hit in the vicinity of the cylindrical conductor. Therefore, it is necessary to increase the wiring pattern, and the mounting area increases.
Therefore, as a method for further reducing the mounting area, wire bonding is performed immediately after the semiconductor element is soldered to the wiring pattern, and then the cylindrical conductor is joined. Since joining is performed in two steps, a low melting point solder is used for joining the cylindrical conductors, or a joining method other than solder is used. For example, a method of adhering with a silver paste or a method using ultrasonic bonding can be used.

次に、ワイヤーボンドされた半導体素子と筒状導通体とを搭載した金属回路基板８は、金型にセットされ、トランスファーモールド法により、例えばシリカ粉末が充填されたエポキシ樹脂系トランスファーモールド樹脂７で封止される。
次に、このようにして作製された、第１のモジュールユニット３０ａと第２のモジュールユニット３０ｂとの筒状導通体に各外部端子を挿入して、第１のモジュールユニット３０ａと第２のモジュールユニット３０ｂとを重ねて接続して、電力用半導体装置１００が完成する。
さらに、本実施の形態の電力用半導体装置１００では、トランスファーモールド樹脂７から露出した金属回路基板８の面に冷却用フィン１８を取り付ける。
本実施の形態では、筒状導通体と外部端子との接続は、低コストで接続部の信頼性が高く、工程が容易であるとともに、補修性の観点から、金属間接合であるプレスフィットに代表される圧入接続が用いられる。 Next, the metal circuit board 8 on which the wire-bonded semiconductor element and the cylindrical conductive body are mounted is set in a mold and is transferred by, for example, an epoxy resin-based transfer mold resin 7 filled with silica powder. Sealed.
Next, the respective external terminals are inserted into the cylindrical conductors of the first module unit 30a and the second module unit 30b thus manufactured, and the first module unit 30a and the second module are inserted. The unit 30b is overlapped and connected to complete the power semiconductor device 100.
Further, in power semiconductor device 100 of the present embodiment, cooling fins 18 are attached to the surface of metal circuit board 8 exposed from transfer mold resin 7.
In the present embodiment, the connection between the cylindrical conductor and the external terminal is low cost, the reliability of the connecting portion is high, the process is easy, and from the viewpoint of repairability, press fit, which is metal-to-metal bonding. A typical press-fit connection is used.

本実施の形態の電力用半導体装置１００は、第１と第２との２台のモジュールユニット３０ａ，３０ｂが対向して配置されている。そして、各モジュールユニットの筒状導体６ａ，６ｂが、モジュールユニット同士が対向する面に開口を露出させて設置されており、この筒状導体６ａに金属導体２２やバスバー基板２０の導体に設けられた外部端子が挿入接続されている。すなわち、金属導体２２の両面に設けられた外部端子２２ａと、バスバー基板２０の両面にも設けられた外部端子２０ａ，２０ｂとで、第１のモジュールユニットと第２のモジュールユニットとを重ねて接続固定している。   In power semiconductor device 100 of the present embodiment, first and second module units 30a and 30b are arranged to face each other. The cylindrical conductors 6a and 6b of each module unit are installed with the opening exposed on the surface where the module units face each other. The cylindrical conductor 6a is provided on the conductor of the metal conductor 22 or the bus bar substrate 20. External terminals are inserted and connected. That is, the first module unit and the second module unit are connected to each other by the external terminals 22a provided on both surfaces of the metal conductor 22 and the external terminals 20a and 20b provided on both surfaces of the bus bar substrate 20. It is fixed.

本実施の形態の電力用半導体装置１００は、第１のモジュールユニット３０ａと第２のモジュールユニット３０ｂとが重ねて接続固定されているので、その底面積が小さく、設置面積が少ない。それと、第１のモジュールユニット３０ａと第２のモジュールユニット３０ｂとを外部端子で挿入接続することによりインバータ装置の１相を形成できるので、本実施の形態の電力用半導体装置１００の３台を用いて簡単にインバータ装置を組み上げることが可能であり、生産性に優れている。
また、補修性にも優れており、１個のモジュールユニットが故障した場合、それを容易に取り替えることができるので、インバータ装置の製造の歩留まりが向上する。それと、モジュールユニット単位でトランスファーモールドにより樹脂封止されているのでモジュールユニットの信頼性が高く、モジュールユニット同士の接続がプレスフィット等の圧入接続であるので、接続信頼性も高い。
また、接続されるバスバー基板２０の一方の面の導体を直流入力部の正極とし、バスバー基板２０の他方の面の導体を直流入力部の負極にできるので、正極導体と負極導体を近接して設けることができ、電力用半導体装置の低インダクタンス化が可能である。
なお、第１のモジュールユニット３０ａが３相インバータの上アームとなり、第２のモジュールユニット３０ｂが３相インバータの下アームとなるように構成してもよい。 In the power semiconductor device 100 of the present embodiment, since the first module unit 30a and the second module unit 30b are connected and fixed in an overlapping manner, the bottom area is small and the installation area is small. Since one phase of the inverter device can be formed by inserting and connecting the first module unit 30a and the second module unit 30b with external terminals, three of the power semiconductor devices 100 of the present embodiment are used. It is possible to easily assemble an inverter device, and it is excellent in productivity.
Moreover, it is excellent in repairability, and when one module unit fails, it can be easily replaced, so that the yield of manufacturing the inverter device is improved. In addition, since the module unit unit is resin-sealed by transfer molding, the module units have high reliability. Since the connection between the module units is press-fit connection such as press-fit, the connection reliability is also high.
In addition, since the conductor on one surface of the bus bar substrate 20 to be connected can be used as the positive electrode of the DC input unit and the conductor on the other surface of the bus bar substrate 20 can be used as the negative electrode of the DC input unit, It is possible to reduce the inductance of the power semiconductor device.
The first module unit 30a may be an upper arm of the three-phase inverter, and the second module unit 30b may be a lower arm of the three-phase inverter.

図４は、本発明の実施の形態１に係る２台より多いモジュールユニットで構成した電力用半導体装置の斜視模式図である。
図４では、４台のモジュールユニット３０で構成した電力用半導体装置１０１である。これは、例えば、電流容量を大きくするため、上アームとなるモジュールユニット３０を２台並列にして設け、下アームとなるモジュールユニット３０も２台並列にして設けたものである。
重ねて設けるモジュールユニット３０の台数は、電力用半導体装置の回路構成により適宜決められる。
モジュールユニットをバスバー基板２０や金属導体２２に外部端子で接続するので、簡単にモジュールユニット数を増やすことができる。 FIG. 4 is a schematic perspective view of a power semiconductor device composed of more than two module units according to the first embodiment of the present invention.
In FIG. 4, the power semiconductor device 101 includes four module units 30. For example, in order to increase the current capacity, two module units 30 serving as upper arms are provided in parallel, and two module units 30 serving as lower arms are provided in parallel.
The number of module units 30 provided in an overlapping manner is appropriately determined depending on the circuit configuration of the power semiconductor device.
Since the module units are connected to the bus bar substrate 20 and the metal conductors 22 with external terminals, the number of module units can be easily increased.

実施の形態２．
図５は、本発明の実施の形態２に係る電力用半導体装置の横断面模式図である。
図５に示すように、本実施の形態の電力用半導体装置２００は、回路基板が、高熱伝導絶縁層であるセラミック板１２の一方の面に金属放熱体である金属箔１３を接合し、他方の面に配線パターン３を設けたセラミック回路基板１１であり、金属箔１３の面がトランスファーモールド樹脂７から露出した、第１のモジュールユニット４０ａと第２のモジュールユニット４０ｂとを用いた以外、実施の形態１の電力用半導体装置１００と同様である。
本実施の形態の電力用半導体装置２００は、実施の形態１の電力用半導体装置１００と同様な効果があるとともに、セラミック回路基板１１を用いたので、モジュールユニットの更なる低熱抵抗化を実現できる。 Embodiment 2. FIG.
FIG. 5 is a schematic cross-sectional view of a power semiconductor device according to the second embodiment of the present invention.
As shown in FIG. 5, in the power semiconductor device 200 of the present embodiment, the circuit board joins the metal foil 13 that is a metal radiator to one surface of the ceramic plate 12 that is a high thermal conductive insulating layer, The ceramic circuit board 11 is provided with the wiring pattern 3 on the surface, and the first module unit 40a and the second module unit 40b are used except that the surface of the metal foil 13 is exposed from the transfer mold resin 7. This is the same as the power semiconductor device 100 of the first embodiment.
The power semiconductor device 200 according to the present embodiment has the same effects as the power semiconductor device 100 according to the first embodiment and uses the ceramic circuit board 11, so that the module unit can be further reduced in thermal resistance. .

実施の形態３．
図６は、本発明の実施の形態３に係る電力用半導体装置の横断面模式図である。
図７は、図６に示す電力用半導体装置の下側のモジュールユニットを構成する部品の配置図（ａ）と上側のモジュールユニットを構成する部品の配置図（ｂ）とである。
図６と図７とに示すように、本実施の形態の電力用半導体装置３００は、２台のモジュールユニットが、外部回路につながる導体に設けられた外部端子で接続されている。
そして、１台のモジュールユニットに上アームと下アームの構成が含まれている。 Embodiment 3 FIG.
FIG. 6 is a schematic cross-sectional view of a power semiconductor device according to the third embodiment of the present invention.
FIG. 7 is an arrangement diagram (a) of components constituting the lower module unit of the power semiconductor device shown in FIG. 6 and an arrangement diagram (b) of components constituting the upper module unit.
As shown in FIGS. 6 and 7, in the power semiconductor device 300 of the present embodiment, two module units are connected by external terminals provided on conductors connected to an external circuit.
The configuration of the upper arm and the lower arm is included in one module unit.

本実施の形態のモジュールユニットでは、金属回路基板８に設けられた配線パターン３が、第１〜第７の配線パターン３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇである。
第１の配線パターン３ａは、第１の半導体素子５ａと第２の半導体素子５ｂとからなる第１の半導体素子ペアの主回路にワイヤーボンド９で接続され、第２の配線パターン３ｂは、第１の半導体素子５ａと第２の半導体素子５ｂとの第１の半導体素子ペアが搭載されるとともに、第３の半導体素子５ｃと第４の半導体素子５ｄとからなる第２の半導体素子ペアの主回路にワイヤーボンド９で接続されている。
第３と第４との配線パターン３ｃ，３ｄは、第１の半導体素子５ａの制御回路とワイヤーボンド９で接続されている。
第５の配線パターン３ｅは、第３の半導体素子５ｃと第４の半導体素子５ｄとが搭載され、第６と第７との配線パターン３ｆ，３ｇは、第３の半導体素子５ｃの制御回路とワイヤーボンド９で接続されている。 In the module unit of the present embodiment, the wiring pattern 3 provided on the metal circuit board 8 is the first to seventh wiring patterns 3a, 3b, 3c, 3d, 3e, 3f, 3g.
The first wiring pattern 3a is connected to the main circuit of the first semiconductor element pair including the first semiconductor element 5a and the second semiconductor element 5b by a wire bond 9, and the second wiring pattern 3b is The first semiconductor element pair of the first semiconductor element 5a and the second semiconductor element 5b is mounted, and the main of the second semiconductor element pair including the third semiconductor element 5c and the fourth semiconductor element 5d It is connected to the circuit by wire bonds 9.
The third and fourth wiring patterns 3 c and 3 d are connected to the control circuit of the first semiconductor element 5 a by wire bonds 9.
The fifth wiring pattern 3e includes the third semiconductor element 5c and the fourth semiconductor element 5d. The sixth and seventh wiring patterns 3f and 3g are connected to the control circuit of the third semiconductor element 5c. They are connected by wire bonds 9.

そして、第１と第２と第５との配線パターン３ａ，３ｂ，３ｅには、電力用半導体装置３００の主回路と導通する、筒状導通体６ａが設けられ、第３と第４と第６と第７との配線パターン３ｃ，３ｄ，３ｆ，３ｇには、制御回路と導通する、筒状導通体６ｂが設けられている。これら筒状導通体６ａ，６ｂは、電力用半導体装置３００の端子を構成する。
そして、モジュールユニットは、金属回路基板８とこの金属回路基板８に搭載された部品が、トランスファーモールド樹脂７で封止されている。
しかし、金属回路基板８の他方の面と、筒状導通体６ａ，６ｂの開口がトランスファーモールド樹脂７から露出している。
本実施の形態では、２台のモジュールユニットの構成は、配線パターンの配置が、実像と虚像のとの関係である以外は同様である。 The first, second, and fifth wiring patterns 3a, 3b, and 3e are provided with cylindrical conductors 6a that are electrically connected to the main circuit of the power semiconductor device 300, and the third, fourth, and fourth wiring patterns 3a, 3b, and 3e are provided. The sixth and seventh wiring patterns 3c, 3d, 3f, and 3g are provided with a cylindrical conductive body 6b that is electrically connected to the control circuit. These cylindrical conductors 6 a and 6 b constitute terminals of the power semiconductor device 300.
In the module unit, the metal circuit board 8 and the components mounted on the metal circuit board 8 are sealed with a transfer mold resin 7.
However, the other surface of the metal circuit board 8 and the openings of the cylindrical conductors 6 a and 6 b are exposed from the transfer mold resin 7.
In the present embodiment, the configuration of the two module units is the same except that the arrangement of the wiring patterns is a relationship between a real image and a virtual image.

本実施の形態の電力用半導体装置３００は、図６において下側に配置されている第１のモジュールユニット５０ａの筒状導通体の開口が露出した面と、図６において上側に配置されている第２のモジュールユニット５０ｂの筒状導通体の開口が露出した面とが対向しており、第１のモジュールユニット５０ａと第２のモジュールユニット５０ｂとが重なった状態で、外部端子により接続されている。
第１のモジュールユニット５０ａと第２のモジュールユニット５０ｂとは、図７に示した第１のモジュールユニット５０ａのＦ１の辺と第２のモジュールユニット５０ｂのＦ２の辺が対向するように重ねられる。
また、図６に示すように、電力用半導体装置３００にも、トランスファーモールド樹脂７から露出した金属回路基板８の面に冷却用フィン１８が設けられている。 The power semiconductor device 300 of the present embodiment is disposed on the surface where the opening of the cylindrical conductor of the first module unit 50a disposed on the lower side in FIG. 6 is exposed and on the upper side in FIG. The surface where the opening of the cylindrical conductor of the second module unit 50b is exposed is opposed, and the first module unit 50a and the second module unit 50b are overlapped and connected by an external terminal. Yes.
The first module unit 50a and the second module unit 50b are overlapped so that the side F1 of the first module unit 50a shown in FIG. 7 faces the side F2 of the second module unit 50b.
As shown in FIG. 6, the power semiconductor device 300 is also provided with cooling fins 18 on the surface of the metal circuit board 8 exposed from the transfer mold resin 7.

本実施の形態では、第１のモジュールユニット５０ａの各配線パターンに設けられた筒状導通体６ａ，６ｂと第２のモジュールユニット５０ｂの各配線パターンに設けられた筒状導通体６ａ，６ｂとが対向している。
そして、第１のモジュールユニット５０ａの第２の配線パターンに３ｂ設けられた筒状導通体６ａと第２のモジュールユニット５０ｂの第２の配線パターン３ｂに設けられた筒状導通体６ａとが、金属導体２２の両側に一体に設けられた外部端子２２aで接続されている。また、第１のモジュールユニット５０ａの第１の配線パターン３ａに設けられた筒状導通体６ａと第２のモジュールユニット５０ｂの第１の配線パターン３ａに設けられた筒状導通体６ａとが、バスバー基板２０の第１の導体に設けられ、且つバスバー基板２０の両面から突出した外部端子２０aで接続されている。さらに、第１のモジュールユニット５０ａの第５の配線パターン３ｅに設けられた筒状導通体６ａと第２のモジュールユニット５０ｂの第５の配線パターン３ｅに設けられた筒状導通体６ａとが、バスバー基板２０の第２の導体に設けられ、且つバスバー基板２０の両面から突出した外部端子（図示せず）で接続されている。 In the present embodiment, the cylindrical conductors 6a and 6b provided in each wiring pattern of the first module unit 50a, and the cylindrical conductors 6a and 6b provided in each wiring pattern of the second module unit 50b, Are facing each other.
And the cylindrical conductor 6a provided in 3b on the second wiring pattern of the first module unit 50a and the cylindrical conductor 6a provided on the second wiring pattern 3b of the second module unit 50b, The metal conductors 22 are connected by external terminals 22 a provided integrally on both sides. Moreover, the cylindrical conductor 6a provided in the first wiring pattern 3a of the first module unit 50a and the cylindrical conductor 6a provided in the first wiring pattern 3a of the second module unit 50b are: Connected by external terminals 20 a provided on the first conductor of the bus bar substrate 20 and protruding from both surfaces of the bus bar substrate 20. Furthermore, the cylindrical conductor 6a provided in the fifth wiring pattern 3e of the first module unit 50a and the cylindrical conductor 6a provided in the fifth wiring pattern 3e of the second module unit 50b are: Connected by external terminals (not shown) provided on the second conductor of the bus bar substrate 20 and protruding from both surfaces of the bus bar substrate 20.

第１の導体と第２の導体は、バスバー基板２０の同一平面で間隔をあけて設けても良く、また、バスバー基板２０各面に別個に設けても良く、第１の導体と第２の導体間は絶縁されている。
本実施の形態では、金属導体２２は、交流出力部となっており、バスバー基板２０の第１の導体が直流入力部の負極で、バスバー基板２０の第２の導体が直流入力部の正極となっている。
金属導体２２とバスバー基板２０の導体とは直接外部回路に接続しても良く、また、金属導体２２とバスバー基板２０の導体との端部に取付け孔を設け、これにボルトでケーブルを繋ぎ、このケーブルを外部回路に接続しても良い。 The first conductor and the second conductor may be provided on the same plane of the bus bar substrate 20 with a space therebetween, or may be provided separately on each surface of the bus bar substrate 20, and the first conductor and the second conductor may be provided. The conductors are insulated.
In the present embodiment, the metal conductor 22 is an AC output unit, the first conductor of the bus bar substrate 20 is the negative electrode of the DC input unit, and the second conductor of the bus bar substrate 20 is the positive electrode of the DC input unit. It has become.
The metal conductor 22 and the conductor of the bus bar substrate 20 may be directly connected to an external circuit, and an attachment hole is provided at the end of the metal conductor 22 and the conductor of the bus bar substrate 20, and a cable is connected to this with a bolt, This cable may be connected to an external circuit.

また、第１のモジュールユニット５０ａにおいて、第３の配線パターン３ｃと第４の配線パターン３ｄとに設けられた筒状導通体６ｂには、プリント配線板２５の一方の面に設けられた外部端子２５ａが接続されている。さらに、第６の配線パターン３ｆと第７の配線パターン３ｇとに設けられた筒状導通体６ｂにも、プリント配線板（図示せず）の一方の面に設けられた外部端子（図示せず）が接続されている。
また、第２のモジュールユニット５０ｂにおいて、第３の配線パターン３ｃと第４の配線パターン３ｄとに設けられた筒状導通体６ｂには、プリント配線板２５の他方の面に設けられた外部端子２５ｂが接続されている。さらに、第６の配線パターン３ｆと第７の配線パターン３ｇとに設けられた筒状導通体６ｂにも、プリント配線板（図示せず）の他方の面に設けられた外部端子（図示せず）が接続されている。 Further, in the first module unit 50a, the cylindrical conductor 6b provided in the third wiring pattern 3c and the fourth wiring pattern 3d has an external terminal provided on one surface of the printed wiring board 25. 25a is connected. Furthermore, the cylindrical conductor 6b provided in the sixth wiring pattern 3f and the seventh wiring pattern 3g is also provided with an external terminal (not shown) provided on one surface of the printed wiring board (not shown). ) Is connected.
In the second module unit 50b, the cylindrical conductor 6b provided in the third wiring pattern 3c and the fourth wiring pattern 3d has an external terminal provided on the other surface of the printed wiring board 25. 25b is connected. Further, the cylindrical conductor 6b provided on the sixth wiring pattern 3f and the seventh wiring pattern 3g is also provided with an external terminal (not shown) provided on the other surface of the printed wiring board (not shown). ) Is connected.

本実施の形態の電力用半導体装置３００は、実施の形態１の電力用半導体装置１００と同様な効果があるとともに、モジュールユニットが２組の半導体素子ペアを内蔵したツインタイプのモジュールユニットであり、このモジュールユニット同士が外部端子で並列に接続されているので、電力用半導体装置の大電流容量化に有効である。
また、本実施の形態の電力用半導体装置３００も、インバータ装置の１相を形成しているので、３台を用いて簡単にインバータ装置を組み上げることが可能であり、生産性に優れている。
本実施の形態の電力用半導体装置３００においても、回路基板にセラミック回路基板１１を用いても良い。 The power semiconductor device 300 of the present embodiment is a twin-type module unit that has the same effects as the power semiconductor device 100 of the first embodiment and that has two built-in semiconductor element pairs. Since the module units are connected in parallel by external terminals, it is effective for increasing the current capacity of the power semiconductor device.
In addition, since the power semiconductor device 300 of this embodiment also forms one phase of the inverter device, it is possible to easily assemble the inverter device using three units, and the productivity is excellent.
Also in the power semiconductor device 300 of the present embodiment, the ceramic circuit board 11 may be used as the circuit board.

実施の形態４．
図８は、本発明の実施の形態４に係る電力用半導体装置の横断面模式図である。
図９は、図８に示す電力用半導体装置の下側のモジュールユニットを構成する部品の配置図（ａ）と上側のモジュールユニットを構成する部品の配置図（ｂ）とである。
図６と図７とに示すように、本実施の形態の電力用半導体装置４００も、２つのモジュールユニットが、外部回路につながる導体に設けられた外部端子で接続されている。
本実施の形態では、図９において下側に配置されている第１のモジュールユニット６０ａは、実施の形態３の２組の半導体素子ペアを内蔵し、１個のモジュールユニットに上アームと下アームが形成されたツインタイプのモジュールユニットである。すなわち、第１のモジュールユニット６０ａはインバータの１相分の構成である。 Embodiment 4 FIG.
FIG. 8 is a schematic cross-sectional view of a power semiconductor device according to the fourth embodiment of the present invention.
FIG. 9 is an arrangement diagram (a) of components constituting the lower module unit of the power semiconductor device shown in FIG. 8 and an arrangement diagram (b) of components constituting the upper module unit.
As shown in FIGS. 6 and 7, in the power semiconductor device 400 of the present embodiment, two module units are connected by external terminals provided on conductors connected to an external circuit.
In the present embodiment, the first module unit 60a disposed on the lower side in FIG. 9 incorporates the two semiconductor element pairs of the third embodiment, and the upper arm and the lower arm are included in one module unit. Is a twin type module unit. That is, the first module unit 60a has a configuration for one phase of the inverter.

図９において上側に配置されている第２のモジュールユニット６０ｂでは、金属回路基板８の配線パターン３が、第８〜第１０の配線パターン３ｈ，３ｉ，３ｊである。
第８の配線パターン３ｈは、第５の半導体素子５ｅにワイヤーボンド９で接続され、第９の配線パターン３ｉは、第５の半導体素子５ｅが搭載されているとともに、第６の半導体素子５ｆにワイヤーボンド９で接続されている。第１０の配線パターン３ｊは第６の半導体素子５ｆが搭載されている。そして、第８と第９と第１０との配線パターン３ｈ，３ｉ，３ｊには、電力用半導体装置４００の主回路と導通する、筒状導通体６ａが設けられている。
この第２のモジュールユニット６０ｂはコンバータの１相分の構成である。
また、第２のモジュールユニット６０ｂも、金属回路基板８とこの金属回路基板８に搭載された部品が、トランスファーモールド樹脂７で封止されている。
しかし、金属回路基板８の他方の面と、筒状導通体６ａの開口がトランスファーモールド樹脂７から露出している。
なお、第１のモジュールユニット６０ａが３相インバータとなり、第２のモジュールユニット６０ｂが３相コンバータとなるように構成してもよい。 In the second module unit 60b arranged on the upper side in FIG. 9, the wiring pattern 3 of the metal circuit board 8 is the eighth to tenth wiring patterns 3h, 3i, 3j.
The eighth wiring pattern 3h is connected to the fifth semiconductor element 5e by the wire bond 9, and the ninth wiring pattern 3i is mounted with the fifth semiconductor element 5e and is connected to the sixth semiconductor element 5f. They are connected by wire bonds 9. The tenth wiring pattern 3j has the sixth semiconductor element 5f mounted thereon. The eighth, ninth, and tenth wiring patterns 3h, 3i, 3j are provided with a cylindrical conductor 6a that is electrically connected to the main circuit of the power semiconductor device 400.
The second module unit 60b has a configuration for one phase of the converter.
In the second module unit 60 b, the metal circuit board 8 and the components mounted on the metal circuit board 8 are sealed with the transfer mold resin 7.
However, the other surface of the metal circuit board 8 and the opening of the cylindrical conductive body 6 a are exposed from the transfer mold resin 7.
The first module unit 60a may be a three-phase inverter, and the second module unit 60b may be a three-phase converter.

本実施の形態の電力用半導体装置４００は、図８において下側に配置されている第１のモジュールユニット６０ａの筒状導通体の開口が露出した面と、図８において上側に配置されている第２のモジュールユニット６０ｂの筒状導通体の開口が露出した面とが対向しており、第１のモジュールユニット６０ａと第２のモジュールユニット６０ｂとが重なった状態で、外部端子により接続されている。
第１のモジュールユニット６０ａと第２のモジュールユニット６０ｂとは、図９に示した第１のモジュールユニット６０ａのＦ１の辺と第２のモジュールユニット６０ｂのＦ２の辺が対向するように重ねられる。
また、図８に示すように、電力用半導体装置４００にも、トランスファーモールド樹脂７から露出した金属回路基板８の面に冷却用フィン１８が設けられている。 The power semiconductor device 400 according to the present embodiment is disposed on the surface where the opening of the cylindrical conductor of the first module unit 60a disposed on the lower side in FIG. 8 is exposed and on the upper side in FIG. The surface where the opening of the cylindrical conductor of the second module unit 60b is exposed is opposed, and the first module unit 60a and the second module unit 60b are overlapped and connected by an external terminal. Yes.
The first module unit 60a and the second module unit 60b are overlapped so that the side F1 of the first module unit 60a shown in FIG. 9 faces the side F2 of the second module unit 60b.
As shown in FIG. 8, the power semiconductor device 400 is also provided with cooling fins 18 on the surface of the metal circuit board 8 exposed from the transfer mold resin 7.

本実施の形態では、第１のモジュールユニット６０ａの各配線パターンに設けられた筒状導通体６ａと第２のモジュールユニット６０ｂの各配線パターンに設けられた筒状導通体６ａとが対向している。
そして、第１のモジュールユニット６０ａの第１の配線パターン３ａ設けられた筒状導通体６ａと第２のモジュールユニット６０ｂの第８の配線パターン３ｈに設けられた筒状導通体６ａとが、バスバー基板２０の第１の導体に設けられバスバー基板２０の両側に突出した外部端子２０aで接続されている。また、第１のモジュールユニット６０ａの第５の配線パターンに３ｅ設けられた筒状導通体６ａと第２のモジュールユニット６０ｂの第１０の配線パターン３ｊに設けられた筒状導通体６ａとが、バスバー基板２０の第２の導体に設けられバスバー基板２０の両側に突出した外部端子（図示せず）で接続されている。
第１の導体と第２の導体とは、バスバー基板２０の同一平面に間隔をあけて設けても良く、バスバー基板２０各面に別個に設けても良く、第１の導体と第２の導体との間は絶縁されている。 In the present embodiment, the cylindrical conductor 6a provided in each wiring pattern of the first module unit 60a and the cylindrical conductor 6a provided in each wiring pattern of the second module unit 60b are opposed to each other. Yes.
The cylindrical conductor 6a provided in the first wiring pattern 3a of the first module unit 60a and the cylindrical conductor 6a provided in the eighth wiring pattern 3h of the second module unit 60b are bus bars. Connected by external terminals 20 a provided on the first conductor of the substrate 20 and projecting on both sides of the bus bar substrate 20. Further, the cylindrical conductor 6a provided in the fifth wiring pattern of the first module unit 60a 3e and the cylindrical conductor 6a provided in the tenth wiring pattern 3j of the second module unit 60b Connected by external terminals (not shown) provided on the second conductor of the bus bar substrate 20 and projecting on both sides of the bus bar substrate 20.
The first conductor and the second conductor may be provided on the same plane of the bus bar substrate 20 with a space therebetween, or may be provided separately on each surface of the bus bar substrate 20. The first conductor and the second conductor Is insulated.

第１のモジュールユニット６０ａの第２の配線パターン３ｂに設けられた筒状導通体６ａは、金属導体２２の片側に設けられた外部端子２２ａと接続し、第２のモジュールユニット６０ｂの第９の配線パターン３ｉに設けられた筒状導通体６ａは、外部端子２２ａが接続された金属導体２２とは別の金属導体（図示せず）の片側に設けられた外部端子２２ｂと接続している。
金属導体２２とバスバー基板２０の導体とは直接外部回路に接続しても良く、また、金属板２２とバスバー基板２０の導体との端部に取付け孔を設け、これにボルトでケーブルを繋ぎ、このケーブルを外部回路に接続しても良い。
第１のモジュールユニット６０ａにおいて、第３の配線パターン３ｃと第４の配線パターン３ｄとに設けられた筒状導通体６ｂには、プリント配線板２５の一方の面に設けられた外部端子２５ａが接続されている。 The cylindrical conductor 6a provided in the second wiring pattern 3b of the first module unit 60a is connected to the external terminal 22a provided on one side of the metal conductor 22, and the ninth conductor unit 6b of the second module unit 60b. The cylindrical conductor 6a provided in the wiring pattern 3i is connected to an external terminal 22b provided on one side of a metal conductor (not shown) different from the metal conductor 22 to which the external terminal 22a is connected.
The metal conductor 22 and the conductor of the bus bar substrate 20 may be directly connected to an external circuit, and an attachment hole is provided at the end of the metal plate 22 and the conductor of the bus bar substrate 20, and a cable is connected to this with a bolt, This cable may be connected to an external circuit.
In the first module unit 60a, the cylindrical conductor 6b provided in the third wiring pattern 3c and the fourth wiring pattern 3d has an external terminal 25a provided on one surface of the printed wiring board 25. It is connected.

本実施の形態の電力用半導体装置４００は、実施の形態１の電力用半導体装置１００と同様な効果がある。
本実施の形態の電力用半導体装置４００は、１相分の構成であるが、この電力用半導体装置４００の３セットを外部端子とブスバーを用いて繋ぎ合わせて、電力用変換装置全体を簡単に構成することもできる。
本実施の形態の電力用半導体装置４００においても、回路基板にセラミック回路基板１１を用いても良い。 The power semiconductor device 400 of the present embodiment has the same effects as the power semiconductor device 100 of the first embodiment.
The power semiconductor device 400 according to the present embodiment has a structure for one phase. However, by connecting three sets of the power semiconductor device 400 using an external terminal and a bus bar, the entire power conversion device can be simplified. It can also be configured.
Also in power semiconductor device 400 of the present embodiment, ceramic circuit board 11 may be used as a circuit board.

本発明に係る電力用半導体装置は、モジュールユニットを重ねて外部端子で接続するものであり、大電流化と設置面積の縮小化とができるので、小型・大電流容量の電力用半導体装置に有効に利用できる。   The power semiconductor device according to the present invention is an apparatus in which module units are stacked and connected by an external terminal, and can be used for a power semiconductor device having a small size and a large current capacity because the current can be increased and the installation area can be reduced. Available to:

本発明の実施の形態１に係る電力用半導体装置の横断面模式図である。It is a cross-sectional schematic diagram of the power semiconductor device which concerns on Embodiment 1 of this invention. 図１に示す電力用半導体装置のＡ方向から見た側面模式図である。It is the side surface schematic diagram seen from the A direction of the power semiconductor device shown in FIG. 図１に示す電力用半導体装置の上アームとなるモジュールユニットを構成する部品の配置図（ａ）と下アームとなるモジュールユニットを構成する部品の配置図（ｂ）とである。FIG. 2 is an arrangement diagram (a) of components constituting a module unit serving as an upper arm of the power semiconductor device shown in FIG. 1 and an arrangement diagram (b) of components constituting a module unit serving as a lower arm. 本発明の実施の形態１に係る２台より多いモジュールユニットで構成した電力用半導体装置の斜視模式図である。It is a perspective schematic diagram of the power semiconductor device comprised with more than two module units which concern on Embodiment 1 of this invention. 本発明の実施の形態２に係る電力用半導体装置の横断面模式図である。It is a cross-sectional schematic diagram of the power semiconductor device which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係る電力用半導体装置の横断面模式図である。It is a cross-sectional schematic diagram of the power semiconductor device which concerns on Embodiment 3 of this invention. 図６に示す電力用半導体装置の下側のモジュールユニットを構成する部品の配置図（ａ）と上側のモジュールユニットを構成する部品の配置図（ｂ）とである。FIG. 7 is an arrangement diagram (a) of components constituting the lower module unit of the power semiconductor device shown in FIG. 6 and an arrangement diagram (b) of components constituting the upper module unit. 本発明の実施の形態３に係る電力用半導体装置の横断面模式図である。It is a cross-sectional schematic diagram of the power semiconductor device which concerns on Embodiment 3 of this invention. 図８に示す電力用半導体装置の下側のモジュールユニットを構成する部品の配置図（ａ）と上側のモジュールユニットを構成する部品の配置図（ｂ）とである。FIG. 9 is an arrangement diagram (a) of components constituting the lower module unit of the power semiconductor device shown in FIG. 8 and an arrangement diagram (b) of components constituting the upper module unit.

符号の説明Explanation of symbols

１ 金属板、２ 樹脂絶縁層、３ 配線パターン、３ａ 第１の配線パターン、
３ｂ 第２の配線パターン、３ｃ 第３の配線パターン、３ｄ 第４の配線パターン、
３ｅ 第５の配線パターン、３ｆ 第６の配線パターン、３ｇ 第７の配線パターン、
３ｈ 第８の配線パターン、３ｉ 第９の配線パターン、３ｊ 第１０の配線パターン、
４ はんだ、５ａ 第１の半導体素子、５ｂ 第２の半導体素子、
５ｃ 第３の半導体素子、５ｄ 第４の半導体素子、５ｅ 第５の半導体素子、
５ｆ 第６の半導体素子、６ａ，６ｂ 筒状導通体、７ トランスファーモールド樹脂、
８ 金属回路基板、９ ワイヤーボンド、１１ セラミック回路基板、
１２ セラミック板、１３ 金属箔、１８ 冷却用フィン、２０ バスバー基板、
２２ 金属導体、２５ プリント配線板、
２０ａ，２０ｂ，２２ａ，２２ｂ，２５ａ，２５ｂ 外部端子、
３０ モジュールユニット、
３０ａ，４０ａ，５０ａ，６０ａ 第１のモジュールユニット、
３０ｂ，４０ｂ，５０ｂ，６０ｂ 第２のモジュールユニット、
１００，１０１，２００，３００，４００ 電力用半導体装置。 1 metal plate, 2 resin insulation layer, 3 wiring pattern, 3a first wiring pattern,
3b 2nd wiring pattern, 3c 3rd wiring pattern, 3d 4th wiring pattern,
3e 5th wiring pattern, 3f 6th wiring pattern, 3g 7th wiring pattern,
3h 8th wiring pattern, 3i 9th wiring pattern, 3j 10th wiring pattern,
4 solder, 5a first semiconductor element, 5b second semiconductor element,
5c 3rd semiconductor element, 5d 4th semiconductor element, 5e 5th semiconductor element,
5f 6th semiconductor element, 6a, 6b cylindrical conductor, 7 transfer mold resin,
8 Metal circuit board, 9 Wire bond, 11 Ceramic circuit board,
12 ceramic plate, 13 metal foil, 18 cooling fin, 20 busbar substrate,
22 metal conductors, 25 printed wiring boards,
20a, 20b, 22a, 22b, 25a, 25b external terminals,
30 module units,
30a, 40a, 50a, 60a first module unit,
30b, 40b, 50b, 60b second module unit,
100, 101, 200, 300, 400 Power semiconductor device.

Claims (10)

外部端子を挿入接続可能な複数の筒状導通体の挿入孔を一面に露出させ、他面に金属放熱面を露出させてトランスファーモールド樹脂で封止されたモジュールユニットを少なくとも２台備えた電力用半導体装置であって、上記モジュールユニットの内の２台を、上記筒状導通体の開口部が露出した面を対向させるとともに、複数の導電性結合部材に設けられた外部端子を、上記複数の筒状導通体の挿入孔に挿入して、上記モジュールユニット同士が接続された電力用半導体装置。   For power use, which has at least two module units sealed with transfer mold resin, with the insertion holes of a plurality of cylindrical conductors to which external terminals can be inserted and connected exposed on one side and the metal heat dissipation surface exposed on the other side In the semiconductor device, two of the module units are opposed to a surface where the opening of the cylindrical conductor is exposed, and external terminals provided on a plurality of conductive coupling members are A power semiconductor device in which the module units are connected to each other by being inserted into an insertion hole of a cylindrical conductor. 複数の導電性結合部材のそれぞれは、金属導体または絶縁基板の面に形成した導体のいずれかであることを特徴とする請求項１に記載の電力用半導体装置。   2. The power semiconductor device according to claim 1, wherein each of the plurality of conductive coupling members is either a metal conductor or a conductor formed on a surface of an insulating substrate. モジュールユニットは、高熱伝導絶縁層の一方の面に金属放熱体を設け、上記高熱伝導絶縁層の他方の面に回路パターンが設けられた回路基板と、上記回路パターンに接合された半導体素子と、上記半導体素子間、上記半導体素子と上記回路パターンとの間の各間を電気的に接続する配線材と、上記回路パターンに略垂直に接合された孔を有する筒状導通体と、上記回路基板の金属放熱体面と上記筒状導通体の開口部を露出させて封止したトランスファーモールド樹脂とによって構成されることを特徴とする請求項１または請求項２に記載の電力用半導体装置。   The module unit is provided with a metal radiator on one side of the high thermal conductive insulating layer, a circuit board provided with a circuit pattern on the other side of the high thermal conductive insulating layer, and a semiconductor element bonded to the circuit pattern, A wiring member for electrically connecting between the semiconductor elements and between the semiconductor element and the circuit pattern; a cylindrical conductor having a hole joined substantially perpendicularly to the circuit pattern; and the circuit board 3. The power semiconductor device according to claim 1, comprising: a metal heat dissipating member surface and a transfer mold resin sealed by exposing an opening of the cylindrical conductor. 4. ２台のモジュールユニットはインバータであることを特徴とする請求項１〜請求項３のいずれか１項に記載の電力用半導体装置。   4. The power semiconductor device according to claim 1, wherein the two module units are inverters. 5. 回路基板に第１の配線パターンと第２の配線パターンと第３の配線パターンと第４の配線パターンとを設け、上記第１の配線パターンに半導体素子ペアの主回路を配線材で接続し、上記第２の配線パターンに上記半導体素子ペアを搭載し、上記第３の配線パターンと上記第４の配線パターンとに上記半導体素子ペアの制御回路を配線材で接続し、且つ上記第１の配線パターンと上記第２の配線パターンと上記第３の配線パターンと上記第４の配線パターンとに筒状導通体を設けたモジュールユニット同士を対向させたことを特徴とする請求項４に記載の電力用半導体装置。   A circuit board is provided with a first wiring pattern, a second wiring pattern, a third wiring pattern, and a fourth wiring pattern, and the main circuit of the semiconductor element pair is connected to the first wiring pattern with a wiring material, The semiconductor element pair is mounted on the second wiring pattern, a control circuit of the semiconductor element pair is connected to the third wiring pattern and the fourth wiring pattern with a wiring material, and the first wiring 5. The electric power according to claim 4, wherein module units each provided with a cylindrical conductor on the pattern, the second wiring pattern, the third wiring pattern, and the fourth wiring pattern are opposed to each other. Semiconductor device. 回路基板に第１の配線パターンと第２の配線パターンと第３の配線パターンと第４の配線パターンと第５の配線パターンと第６の配線パターンと第７の配線パターンとを設け、上記第１の配線パターンに第１の半導体素子ペアの主回路を配線材で接続し、上記第２の配線パターンに上記第１の半導体素子ペアを搭載するとともに、第２の半導体素子ペアの主回路を配線材で接続し、上記第３の配線パターンと上記第４の配線パターンとに上記第１の半導体素子ペアの制御回路を配線材で接続し、上記第５の配線パターンに上記第２の半導体ペアを搭載し、上記第６の配線パターンと上記第７の配線パターンとに上記第２の半導体素子ペアの制御回路を配線材で接続し、且つ上記第１の配線パターンと上記第２の配線パターンと上記第３の配線パターンと上記第４の配線パターンと上記第５の配線パターンと上記第６の配線パターンと上記第７の配線パターンとに筒状導通体を設けたモジュールユニット同士を対向させたことを特徴とする請求項４に記載の電力用半導体装置。   A circuit board is provided with a first wiring pattern, a second wiring pattern, a third wiring pattern, a fourth wiring pattern, a fifth wiring pattern, a sixth wiring pattern, and a seventh wiring pattern. The main circuit of the first semiconductor element pair is connected to one wiring pattern with a wiring material, the first semiconductor element pair is mounted on the second wiring pattern, and the main circuit of the second semiconductor element pair is mounted A wiring material is connected, a control circuit of the first semiconductor element pair is connected to the third wiring pattern and the fourth wiring pattern by a wiring material, and the second semiconductor is connected to the fifth wiring pattern. A pair is mounted, the control circuit of the second semiconductor element pair is connected to the sixth wiring pattern and the seventh wiring pattern by a wiring material, and the first wiring pattern and the second wiring Pattern and third wiring A module unit having a cylindrical conductive member provided on a turn, the fourth wiring pattern, the fifth wiring pattern, the sixth wiring pattern, and the seventh wiring pattern is opposed to each other. The power semiconductor device according to claim 4. ２台のモジュールユニットの内の一方はインバータであり、他方はコンバータであることを特徴とする請求項１〜請求項３のいずれか１項に記載の電力用半導体装置。   4. The power semiconductor device according to claim 1, wherein one of the two module units is an inverter, and the other is a converter. 5. 回路基板に第１の配線パターンと第２の配線パターンと第３の配線パターンと第４の配線パターンと第５の配線パターンと第６の配線パターンと第７の配線パターンとを設け、上記第１の配線パターンに第１の半導体素子ペアの主回路を配線材で接続し、上記第２の配線パターンに上記第１の半導体素子ペアを搭載するとともに、第２の半導体素子ペアの主回路を配線材で接続し、上記第３の配線パターンと上記第４の配線パターンとに上記第１の半導体素子ペアの制御回路を配線材で接続し、上記第５の配線パターンに上記第２の半導体ペアを搭載し、上記第６の配線パターンと上記第７の配線パターンとに上記第２の半導体素子ペアの制御回路を配線材で接続し、且つ上記第１の配線パターンと上記第２の配線パターンと上記第３の配線パターンと上記第４の配線パターンと上記第５の配線パターンと上記第６の配線パターンと上記第７の配線パターンとに筒状導通体を設けたモジュールユニットと、回路基板に第８の配線パターンと第９の配線パターンと第１０の配線パターンとを設け、上記第８の配線パターンに一方の半導体素子を配線材で接続し、上記第９の配線パターンに上記一方の半導体素子を搭載するとともに、他方の半導体素子を配線材で接続し、上記第１０の配線パターンに上記他方の半導体素子を搭載し、上記第８の配線パターンと上記第９の配線パターンと上記第１０の配線パターンとに筒状導通体を設けたモジュールユニットとを対向させたことを特徴とする請求項７に記載の電力用半導体装置。   A circuit board is provided with a first wiring pattern, a second wiring pattern, a third wiring pattern, a fourth wiring pattern, a fifth wiring pattern, a sixth wiring pattern, and a seventh wiring pattern. The main circuit of the first semiconductor element pair is connected to one wiring pattern with a wiring material, the first semiconductor element pair is mounted on the second wiring pattern, and the main circuit of the second semiconductor element pair is mounted A wiring material is connected, a control circuit of the first semiconductor element pair is connected to the third wiring pattern and the fourth wiring pattern by a wiring material, and the second semiconductor is connected to the fifth wiring pattern. A pair is mounted, the control circuit of the second semiconductor element pair is connected to the sixth wiring pattern and the seventh wiring pattern by a wiring material, and the first wiring pattern and the second wiring Pattern and third wiring A module unit in which a cylindrical conductor is provided on the turn, the fourth wiring pattern, the fifth wiring pattern, the sixth wiring pattern, and the seventh wiring pattern; and an eighth wiring pattern on the circuit board. And a ninth wiring pattern and a tenth wiring pattern, one semiconductor element is connected to the eighth wiring pattern with a wiring material, and the one semiconductor element is mounted on the ninth wiring pattern. The other semiconductor element is connected by a wiring material, the other semiconductor element is mounted on the tenth wiring pattern, and the eighth wiring pattern, the ninth wiring pattern, and the tenth wiring pattern are connected to each other. The power semiconductor device according to claim 7, wherein the module unit provided with the cylindrical conductor is opposed to the module unit. 回路基板が、金属放熱体である金属板の一方の面に、高熱伝導絶縁層である樹脂絶縁層を介して金属箔の配線パターンが設けられた金属回路基板であることを特徴とする請求項１〜請求項８のいずれか１項に記載の電力用半導体装置。   The circuit board is a metal circuit board in which a wiring pattern of metal foil is provided on one surface of a metal plate as a metal radiator via a resin insulation layer as a high thermal conductive insulation layer. The power semiconductor device according to claim 1. 回路基板が、高熱伝導絶縁層であるセラミック板の一方の面に金属放熱体である金属箔を接合し他方の面に配線パターンを設けたセラミック回路基板であることを特徴とする請求項１〜請求項８のいずれか１項に記載の電力用半導体装置。   The circuit board is a ceramic circuit board in which a metal foil as a metal radiator is bonded to one surface of a ceramic plate as a high thermal conductive insulating layer and a wiring pattern is provided on the other surface. The power semiconductor device according to claim 8.
JP2008303439A 2008-11-28 2008-11-28 Power semiconductor device Expired - Fee Related JP5260246B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008303439A JP5260246B2 (en) 2008-11-28 2008-11-28 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008303439A JP5260246B2 (en) 2008-11-28 2008-11-28 Power semiconductor device

Publications (2)

Publication Number Publication Date
JP2010129801A true JP2010129801A (en) 2010-06-10
JP5260246B2 JP5260246B2 (en) 2013-08-14

Family

ID=42329988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008303439A Expired - Fee Related JP5260246B2 (en) 2008-11-28 2008-11-28 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP5260246B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487211A (en) * 1990-07-31 1992-03-19 Furukawa Electric Co Ltd:The Aerial cable of low wind noise and low corona noise
WO2012096066A1 (en) * 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 Power semiconductor module
JP2013074024A (en) * 2011-09-27 2013-04-22 Keihin Corp Semiconductor control device
JP2013232445A (en) * 2012-04-27 2013-11-14 Toshiba Corp Semiconductor device
JP2014127582A (en) * 2012-12-26 2014-07-07 Toyota Motor Corp Semiconductor module
US8953335B2 (en) 2011-09-27 2015-02-10 Keihin Corporation Semiconductor control device
US9171772B2 (en) 2012-08-24 2015-10-27 Mitsubishi Electric Corporation Semiconductor device
US9190397B2 (en) 2012-02-14 2015-11-17 Mitsubishi Electric Corporation Semiconductor device
US9520337B2 (en) 2013-10-29 2016-12-13 Fuji Electric Co., Ltd. Semiconductor module
JP6091035B2 (en) * 2014-10-29 2017-03-15 新電元工業株式会社 Heat dissipation structure
WO2018164206A1 (en) * 2017-03-07 2018-09-13 Ｎｇｋエレクトロデバイス株式会社 Insulation circuit board terminal, insulation circuit board composite body, and semiconductor device composite body
CN109585397A (en) * 2018-11-16 2019-04-05 北京遥感设备研究所 A kind of planar power composite structure power feed device
CN109817590A (en) * 2017-11-22 2019-05-28 三菱电机株式会社 Semiconductor device
CN116847534A (en) * 2022-05-19 2023-10-03 上海沛塬电子有限公司 Power converter, embedded integrated device unit, high-heat-dissipation high-frequency power module and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231071A (en) * 1994-02-16 1995-08-29 Toshiba Corp Semiconductor module
JPH09219970A (en) * 1996-02-13 1997-08-19 Fuji Electric Co Ltd Semiconductor power conversion equipment
JPH10209372A (en) * 1997-01-17 1998-08-07 Sansha Electric Mfg Co Ltd Semiconductor module for power
WO1999021228A1 (en) * 1997-10-20 1999-04-29 Hitachi, Ltd. Semiconductor module and power converter comprising it
JP2003031765A (en) * 2001-07-17 2003-01-31 Hitachi Ltd Power module and inverter
JP2005311284A (en) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd Power semiconductor element and semiconductor device using the same
WO2008090734A1 (en) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation Semiconductor device for power

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231071A (en) * 1994-02-16 1995-08-29 Toshiba Corp Semiconductor module
JPH09219970A (en) * 1996-02-13 1997-08-19 Fuji Electric Co Ltd Semiconductor power conversion equipment
JPH10209372A (en) * 1997-01-17 1998-08-07 Sansha Electric Mfg Co Ltd Semiconductor module for power
WO1999021228A1 (en) * 1997-10-20 1999-04-29 Hitachi, Ltd. Semiconductor module and power converter comprising it
JP2003031765A (en) * 2001-07-17 2003-01-31 Hitachi Ltd Power module and inverter
JP2005311284A (en) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd Power semiconductor element and semiconductor device using the same
WO2008090734A1 (en) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation Semiconductor device for power

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487211A (en) * 1990-07-31 1992-03-19 Furukawa Electric Co Ltd:The Aerial cable of low wind noise and low corona noise
WO2012096066A1 (en) * 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 Power semiconductor module
JP2013074024A (en) * 2011-09-27 2013-04-22 Keihin Corp Semiconductor control device
US8953335B2 (en) 2011-09-27 2015-02-10 Keihin Corporation Semiconductor control device
US9190397B2 (en) 2012-02-14 2015-11-17 Mitsubishi Electric Corporation Semiconductor device
JP2013232445A (en) * 2012-04-27 2013-11-14 Toshiba Corp Semiconductor device
US9171772B2 (en) 2012-08-24 2015-10-27 Mitsubishi Electric Corporation Semiconductor device
JP2014127582A (en) * 2012-12-26 2014-07-07 Toyota Motor Corp Semiconductor module
US9520337B2 (en) 2013-10-29 2016-12-13 Fuji Electric Co., Ltd. Semiconductor module
JP6091035B2 (en) * 2014-10-29 2017-03-15 新電元工業株式会社 Heat dissipation structure
WO2018164206A1 (en) * 2017-03-07 2018-09-13 Ｎｇｋエレクトロデバイス株式会社 Insulation circuit board terminal, insulation circuit board composite body, and semiconductor device composite body
CN109817590A (en) * 2017-11-22 2019-05-28 三菱电机株式会社 Semiconductor device
JP2019096718A (en) * 2017-11-22 2019-06-20 三菱電機株式会社 Semiconductor device
CN109817590B (en) * 2017-11-22 2023-06-09 三菱电机株式会社 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN109585397A (en) * 2018-11-16 2019-04-05 北京遥感设备研究所 A kind of planar power composite structure power feed device
CN116847534A (en) * 2022-05-19 2023-10-03 上海沛塬电子有限公司 Power converter, embedded integrated device unit, high-heat-dissipation high-frequency power module and manufacturing method thereof

Also Published As

Publication number Publication date
JP5260246B2 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
JP5260246B2 (en) Power semiconductor device
JP4634497B2 (en) Power semiconductor module
US8952520B2 (en) Power semiconductor device
JP4438489B2 (en) Semiconductor device
JP5383621B2 (en) Power semiconductor device
JP4576448B2 (en) Power semiconductor device
US20100134979A1 (en) Power semiconductor apparatus
JP4635564B2 (en) Semiconductor device
JP4634498B2 (en) Power semiconductor module
JP4658268B2 (en) Power semiconductor module
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP5659938B2 (en) Semiconductor unit and semiconductor device using the same
JP2007059860A (en) Semiconductor package and semiconductor module
JPH11204724A (en) Power module
JP6697944B2 (en) Power semiconductor device
JP5101467B2 (en) Power semiconductor module
JP6945418B2 (en) Semiconductor devices and manufacturing methods for semiconductor devices
CN100583421C (en) Semiconductor package structure for vertical mount and method
JP6391430B2 (en) Electronic control device and manufacturing method thereof
JP2015069982A (en) Power module
JP2018117473A (en) Circuit structure manufacturing method, circuit structure, and electric connection box
JP2022053401A (en) Semiconductor module
JP5485833B2 (en) Semiconductor device, electrode member, and method for manufacturing electrode member
JP4810898B2 (en) Semiconductor device
CN210467818U (en) IGBT module packaging structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees