JP2010129705A - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP2010129705A JP2010129705A JP2008301773A JP2008301773A JP2010129705A JP 2010129705 A JP2010129705 A JP 2010129705A JP 2008301773 A JP2008301773 A JP 2008301773A JP 2008301773 A JP2008301773 A JP 2008301773A JP 2010129705 A JP2010129705 A JP 2010129705A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- switch
- imaging device
- state imaging
- floating diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】画素面積に占める光電変換部の面積の割合を増大させる。
【解決手段】画素4は、フォトダイオードPDからの電荷を受け取るフローティングディフュージョンFDと、フローティングディフュージョンFDの電位に応じた信号を出力する増幅トランジスタAMPと、フォトダイオードPDから前記フローティングディフュージョンに電荷を転送する転送スイッチTXと、フローティングディフュージョンFDの電位をリセットするリセットスイッチRESと、読み出し行を選択するための選択スイッチSELとを有する。スイッチTX,RES,SELのうちの少なくとも1つのスイッチがマイクロメカニカルスイッチである。
【選択図】図3
【解決手段】画素4は、フォトダイオードPDからの電荷を受け取るフローティングディフュージョンFDと、フローティングディフュージョンFDの電位に応じた信号を出力する増幅トランジスタAMPと、フォトダイオードPDから前記フローティングディフュージョンに電荷を転送する転送スイッチTXと、フローティングディフュージョンFDの電位をリセットするリセットスイッチRESと、読み出し行を選択するための選択スイッチSELとを有する。スイッチTX,RES,SELのうちの少なくとも1つのスイッチがマイクロメカニカルスイッチである。
【選択図】図3
Description
本発明は、固体撮像素子及びその製造方法に関するものである。
ビデオカメラや電子スチルカメラなどでは、増幅型などの固体撮像素子が使用されている。このような固体撮像素子では、光電変換部と1つ以上のスイッチとを有する画素を備えている。例えば、下記特許文献1に開示された固体撮像素子は、光電変換部と、前記光電変換部からの電荷を受け取るフローティングディフュージョンと、前記フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタと、前記光電変換部から前記フローティングディフュージョンに電荷を転送する転送スイッチと、前記フローティングディフュージョンの電位をリセットするリセットスイッチと、読み出し行を選択するための選択スイッチとを有している。
このような従来の固体撮像素子では、画素のいずれのスイッチもトランジスタで構成されている。例えば、特許文献1に開示された固体撮像素子では、転送スイッチ、リセットスイッチ及び選択スイッチのいずれもがトランジスタで構成されている。
特開2005−142503号公報
しかしながら、前記従来の固体撮像素子では、画素の各スイッチがトランジスタで構成されているため、各スイッチにおいて所望のスイッチング特性を得るためには、スイッチ用トランジスタのサイズをある程度大きくせざるを得ない。その分、画素における光電変換部の面積が小さくなってしまう。特に、前記従来の固体撮像素子では、高解像度化を図るべく画素サイズを小さくしようとすると、画素面積に占めるスイッチ用トランジスタの面積の割合が大きく増大してしまい、画素面積に占める光電変換部の面積の割合が大きく低下してしまう。その結果、光電変換部に取り込む光量が大きく低下したり、光電変換部の飽和電子数がかなり少なくなったりすることで、感度やダイナミックレンジが大きく低下してしまう。
本発明は、このような事情に鑑みてなされたもので、画素面積に占める光電変換部の面積の割合を増大させることができる固体撮像素子及びその製造方法を提供することを目的とする。
前記課題を解決するための手段として、以下の各態様を提示する。第1の態様による固体撮像素子は、光電変換部と1つ以上のスイッチとを有する画素を備えた固体撮像素子であって、前記1つ以上のスイッチのうちの少なくとも1つのスイッチがマイクロメカニカルスイッチであるものである。
第2の態様による固体撮像素子は、前記第1の態様において、前記マイクロメカニカルスイッチは薄膜で構成された可動部を有するものである。
第3の態様による固体撮像素子は、前記第1又は第2の態様において、前記マイクロメカニカルスイッチは片持ち梁構造体を有するものである。
第4の態様による固体撮像素子は、前記第1乃至第3のいずれかの態様において、前記マイクロメカニカルスイッチは、オン時に2つの半導体領域間を電気的に短絡させる経路を形成するものである。
第5の態様による固体撮像素子は、前記第4の態様において、前記マイクロメカニカルスイッチの付近において、前記2つの半導体領域間に、それらの間の電荷移動を阻止する分離部が形成されたものである。
第6の態様による固体撮像素子は、前記第4又は第5の態様において、前記2つの半導体領域のうちの一方の半導体領域は、前記光電変換部を構成する電荷蓄積層であるものである。
第7の態様による固体撮像素子は、前記第4乃至第6のいずれかの態様において、前記2つの半導体領域のうちの他方の半導体領域は、フローティングディフュージョンであるものである。
第8の態様による固体撮像素子は、前記第1乃至第7のいずれかの態様において、前記マイクロメカニカルスイッチは、静電力により駆動されるように構成されたものである。
第9の態様による固体撮像素子は、前記第1乃至第8のいずれかの態様において、前記マイクロメカニカルスイッチは互いに接離する2つの接点部を有し、前記2つの半導体領域のうちの一方の半導体領域と前記2つの接点部のうちの一方の接点部との間を電気的に接続する経路の少なくとも一部をなす金属膜の少なくとも一部が、前記一方の半導体領域上に形成されたものである。
第10の態様による固体撮像素子は、前記第9の態様において、前記2つの半導体領域のうちの他方の半導体領域と前記2つの接点部のうちの他方の接点部との間を電気的に接続する経路の少なくとも一部をなす金属膜の少なくとも一部が、前記他方の半導体領域上に形成されたものである。
第11の態様による固体撮像素子は、前記第1乃至第10のいずれかの態様において、前記画素は、前記光電変換部からの電荷を受け取るフローティングディフュージョンと、前記フローティングディフュージョンの電位に応じた信号を出力する増幅部と、前記光電変換部から前記フローティングディフュージョンに電荷を転送する転送スイッチと、前記フローティングディフュージョンの電位をリセットするリセットスイッチと、読み出し行を選択するための選択スイッチとを有し、前記少なくとも1つのスイッチは、前記転送スイッチ、前記リセットスイッチ及び前記選択スイッチのうちの1つ以上であるものである。
第12の態様による固体撮像素子の製造方法は、前記第1乃至第11のいずれかの態様による固体撮像素子を製造する製造方法であって、前記マイクロメカニカルスイッチの可動部の下側に位置する第1の犠牲層を形成する段階と、前記第1の犠牲層上に前記可動部を形成する段階と、前記可動部上に第2の犠牲層を形成する段階と、前記第1及び第2の犠牲層を除去する段階と、を備えたものである。
本発明によれば、画素面積に占める光電変換部の面積の割合を増大させることができる固体撮像素子及びその製造方法を提供することができる。
以下、本発明による固体撮像素子について、図面を参照して説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態による固体撮像素子1を示す概略構成図である。この固体撮像素子1は、CMOS型固体撮像装置として構成されている。
図1に示すように、この固体撮像素子1は、一般的なCMOS型固体撮像素子と同様に、垂直走査回路2と、水平走査回路3と、2次元状に配置された複数の画素4と、周知のCDS回路等を含む読み出し回路5と、出力アンプ6とを有している。各画素4のフォトダイオードPD(図1では図示せず。図2参照)が出力する電気信号が垂直走査回路2によって読み出し回路5に行単位で取り出され、水平走査回路3によって列単位で出力アンプ6を介して出力端子7に画像信号として出力されるようになっている。
図2は、図1中の1つの画素4を示す回路図である。本実施の形態では、各画素4は、図2に示すように、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオードPDと、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部としてのフローティングディフュージョンFDと、フローティングディフュージョンFDの電位に応じた信号を出力する増幅部としての増幅トランジスタAMPと、フォトダイオードPDからフローティングディフュージョンFDに電荷を転送する転送スイッチTXと、フローティングディフュージョンFDの電位をリセットするリセットスイッチRESと、読み出し行を選択するための選択スイッチSELとを有し、図2に示すように接続されている。
本実施の形態では、画素4の増幅トランジスタAMPはnMOSトランジスタである。一方、本実施の形態では、一般的なCMOS型固体撮像素子とは異なり、転送スイッチTX、リセットスイッチRES及び選択スイッチSELは、それぞれマイクロメカニカルスイッチである。図2において、アースは、後述するPウエル32に供給される基準電位を示す。Vddはこの基準電位を基準とした電源電圧であり、電源配線24によって供給される。なお、図1では、電源配線24の図示を省略している。
図1及び図2に示すように、転送スイッチTXの駆動電極(制御電極)40(後述する図4及び図5参照。)は、行毎に制御線22に共通に接続されている。制御線22は、垂直走査回路2からの転送スイッチTXを制御する制御信号φTXを、転送スイッチTXに供給する。リセットスイッチRESの駆動電極(制御電極)は、行毎に制御線21に共通に接続されている。制御線21は、垂直走査回路2からのリセットスイッチRESを制御する制御信号φRSTを、リセットスイッチRESに供給する。選択スイッチSELの駆動電極(制御電極)は、行毎に制御線20に共通に接続されている。制御線20は、垂直走査回路2からの選択スイッチSELを制御する制御信号φSELを、選択スイッチSELに供給する。各画素の選択スイッチSELの一方の接点部(増幅トランジスタAMPと反対側の接点部)は、列毎に垂直信号線23に共通に接続されている。垂直信号線23は、読み出し回路5に接続されている。
フォトダイオードPDは、入射光の光量(被写体光)に応じて信号電荷を生成する。転送スイッチTXは、制御信号φTXにより指令された所定期間にオンし、フォトダイオードPDに蓄積された信号電荷をフローティングディフュージョンFDに転送する。リセットスイッチRESは、制御信号φRSTにより指令された所定期間にオンし、フローティングディフュージョンFDをリセットする。
増幅トランジスタAMPは、そのドレインが電源電圧Vddに接続され、そのゲートがフローティングディフュージョンFDに接続され、そのソースが選択スイッチSELの他方の接点部に接続されている。増幅トランジスタAMPは、フローティングディフュージョンFDの電圧値に応じた信号を、選択スイッチSELを介して垂直信号線23に出力する。選択スイッチSELは、制御信号φSELにより指令された所定期間にオンし、増幅トランジスタAMPのソースを垂直信号線23に接続する。
垂直走査回路2は、画素4の行毎に、制御信号φSEL,φRST,φTXをそれぞれ出力する。また、水平走査回路22は、水平走査のための制御信号を読み出し回路5に供給する。なお、図面において制御信号に付した(n)は、その制御信号がn行目の信号であることを示している。
図3は、図1中の1つの画素4を模式的に示す概略平面図である。図4は、図1中のA−A’線に沿った概略断面図である。図5は、図4に対応する概略断面図である。図4は転送スイッチTXのオフ状態を示し、図5は転送スイッチTXのオン状態を示している。実際には、フォトダイオードPDの上部にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。
図3において、符号50,53〜55は、N型のシリコン基板31上に形成されたP型ウエル32(図4及び図5参照)に形成されたN型不純物拡散領域である。拡散領域50はフローティングディフュージョンFDを構成している。拡散領域53は、電源配線24により電源電圧Vddが印加される電源拡散部である。また、符号63は、ポリシリコンによる増幅トランジスタAMPのゲート電極である。
フォトダイオードPDは、図4及び図5に示すように、P型ウエル32中に設けられたN型の電荷蓄積層33で構成され、空乏化防止層の無いフォトダイオードとして構成されている。もっとも、電荷蓄積層33の表面側に高濃度のP型層からなる空乏化防止層を設け、フォトダイオードPDを埋め込み型フォトダイオードとして構成してもよい。フォトダイオードPDは、入射する光を光電変換し、生じた電荷を電荷蓄積層33に蓄積する。フォトダイオードPDの電荷蓄積層33に蓄積された電荷は、転送スイッチTXがオン状態とされることによってフローティングディフュージョンFDに転送される。
転送スイッチTXは、オン時に、2つの半導体領域としてのフォトダイオードPDの電荷蓄積層33及びフローティングディフュージョンFD間を電気的に短絡させる経路を形成するマイクロメカニカルスイッチとして、構成されている。その具体的な構造については、後に詳述する。転送スイッチTXは、その駆動電極40に制御線22を介して印加される制御信号φTXにより駆動される。
増幅トランジスタAMPは、電源拡散部53をドレイン、拡散領域54をソースとするMOSトランジスタである。増幅トランジスタAMPのゲート63は、配線70によって、フローティングディフュージョンFDに電気的に接続されている。そして、増幅トランジスタAMPは、そのゲート63の電圧に応じた電気信号を出力する。したがって、増幅トランジスタAMPは、フォトダイオードPDで生成・蓄積された電荷の量に応じた電気信号を出力する。
リセットスイッチRESは、オン時に、2つの半導体領域としての電源拡散部53及びフローティングディフュージョンFD間を電気的に短絡させる経路を形成するマイクロメカニカルスイッチとして、構成されている。リセットスイッチRESは、オン状態にされることで、フローティングディフュージョンFDに蓄積されている電荷をリセットする。リセットスイッチRESは、その駆動電極に制御線21を介して印加される制御信号φRSTにより駆動される。
選択スイッチSELは、2つの半導体領域としての増幅トランジスタAMPのソース(拡散領域54)及び拡散領域54間を電気的に短絡させる経路を形成するマイクロメカニカルスイッチとして、構成されている。拡散領域55には、垂直信号線23が接続されている。選択スイッチSELは、オン状態にされることで、増幅トランジスタAMPの出力を垂直信号線23に出力する。すなわち、増幅トランジスタAMPと選択スイッチSELによって、ソースフォロワによる読み出しが可能となっている。選択スイッチSELは、その駆動電極に制御線20を介して印加される制御信号φSELにより駆動される。
ここで、図3乃至図5を参照して、転送スイッチTXの構造について説明する。なお、以下に説明する材料等は例示であり、その材料等に限定されるものでない。転送スイッチTXは、図3中のA−A’線の方向に延びた1本の帯板状の梁部42と、固定側の駆動電極40と、固定側の接点部39とを備えている。
半導体領域(P型ウエル32及び拡散領域)上に、基板保護用の絶縁膜としてのSiO2膜(シリコン酸化膜)35が形成されている。SiO2膜35の一部が除去され、そこに金属膜としてのAl膜からなるコンタクト部36,37が形成されている。コンタクト部36は、フォトダイオードPDの電荷蓄積層33上に配置され、電荷蓄積層33と接触して電気的に接続されている。コンタクト部37は、フローティングディフュージョンFD上に配置され、フローティングディフュージョンFDと接触して電気的に接続されている。コンタクト部36上には、SiO2膜35上にも及ぶようにAl膜からなる中継電極38が形成されている。コンタクト部37上には、SiO2膜35上にも及ぶようにAl膜からなる固定側の接点部39が形成されている。固定側の駆動電極40は、コンタクト部36,37間においてSiO2膜35上に形成されている。駆動電極40は、制御信号φTXを供給する制御線22を構成するAl膜がそのまま連続して延びることによって、構成されている。中継電極38の一部上及び接点部39の一部上を除いて、固定側の駆動電極40などの上には保護用絶縁膜としてのSiO2膜41が形成されている。
梁部42は、空気等の基体が封入されるかあるいは真空とされた空隙S内に配置されている。空隙Sの上側及び側方は、SiO2膜47により囲まれている。梁部42の固定端(図4及び図5中の左側端)は、中継電極38から立ち上がる立ち上がり部を持つ脚部43を介して、基板31側に固定されている。梁部42の図4及び図5中の右側端は、自由端となっている。したがって、本実施の形態では、梁部42は片持ち梁構造体からなる可動部となっている。梁部42は、図4及び図5中の上下方向に撓み得る板ばね部となっている。梁部42には、図4及び図5に示すように適宜段差が形成されることで、捻れ等が生じないようになっている。
梁部42は、中間層のAl膜45を下層のSiN膜(シリコン窒化膜)44と上層のSiN膜46で挟み込む形で積層された3層の薄膜で構成されている。梁部42の自由端側において固定側の接点部39と対向するAl膜45の部分45aが、SiN膜44に形成された開口から下側に露出され、その部分45aが固定側の接点部39と接離する可動側の接点部となっている。梁部42の中間において固定側の駆動電極40と対向するAl膜45の部分45bが、可動側の駆動電極となっている。
本実施の形態では、脚部43は、梁部42を構成するSiN膜44,46及びAl膜45がそのまま連続して延びることによって構成されている。Al膜45は、脚部43においてSiN膜44に形成された開口を介して中継電極38に電気的に接続されている。
以上の説明からわかるように、可動側の接点部45a及び可動側の駆動電極45bが、中継電極38及びコンタクト部36を介してフォトダイオードPDの電荷蓄積層33に電気的に接続されている。また、固定側の接点部39が、コンタクト部37を介してフローティングディフュージョンFDに電気的に接続されている。
本実施の形態では、転送スイッチTXは、静電力を駆動力として作動する。制御信号φTXとして、可動側の駆動電極45bの電位(すなわち、フォトダイオードPDの電荷蓄積層33の電位)に対して電位差が大きくなるような電位を、固定側の駆動電極40に印加すると、駆動電極45b,40間に大きな静電力が作用し、梁部42のバネ力(内部応力)に抗して、梁部42が基板31側へ引き寄せられて、それに伴い梁部42が変形する。そして、梁部42が図5に示すように基板31側に当接した位置で停止する。このとき、可動側の接点部45aが固定側の接点部39と当接して両者の間が電気的に接続されるようになっている。したがって、図5に示す状態では、転送スイッチTXはオン状態となり、フォトダイオードPDの電荷蓄積層33とフローティングディフュージョンFDとの間が、コンタクト部36→中継電極38→Al膜45→接点部45a→接点部39→コンタクト部37の経路で、電気的に短絡される。
一方、制御信号φTXとして、可動側の駆動電極45bの電位(すなわち、フォトダイオードPDの電荷蓄積層33の電位)に対して電位差が十分に小さくなるような電位を、固定側の駆動電極40に印加すると、駆動電極45b,40間に静電力がほとんど作用しなくなり、梁部42のバネ力(内部応力)によって、図4に示す状態に戻り、可動側の接点部45aが固定側の接点部39から離れる。したがって、図4に示す状態では、前述した経路が開放され、転送スイッチTXはオフ状態となり、フォトダイオードPDの電荷蓄積層33とフローティングディフュージョンFDとの間の電気的な接続が遮断される。
なお、固定側の駆動電極40に印加する電位は、P型ウエル32の電位を基準とした電位を印加すればよい。このとき、固定側の駆動電極40に印加する電位は、パルス電位としてもよい。また、転送スイッチTXをオフする場合は、固定側の駆動電極40に逆バイアスを一瞬印加してもよいし、高周波電位を印加してもよい。転送スイッチTXをオンする場合は、電極間40,45b間の電位差を一瞬高くなるようにし、オンしてからは、オフしない程度に小さい電位差でオン状態を保持するようにしてもよい。そうすれば、消費電力を低減することが可能となる。
また、本実施の形態では、転送スイッチTXの付近において、フォトダイオードPDの電荷蓄積層33とフローティングディフュージョンFDとの間に、それらの間の電荷の移動を阻止する分離部としての高濃度のP型層34が形成されている。このP型層34によって、フォトダイオードPDの電荷蓄積層33とフローティングディフュージョンFDとの間のリークが低減されるので、好ましい。もっとも、本発明では、このような分離部は必ずしも設ける必要はない。また、前記分離部としては、高濃度のP型層34に代えて、例えば、LOCOS分離やSTI(shallow trench isolation)分離を用いてもよい。なお、本実施の形態では、前記分離部(ここでは、高濃度のP型層34)を、転送スイッチTXの付近にのみ設けているが、電荷蓄積層33とフローティングディフュージョンFDとの間に全体的に設けてもよい。
なお、本実施の形態では、前述したように、梁部42の自由端側をフォトダイオードPD側とし、接点部39,45aをフォトダイオードPD側に配置している。逆に、梁部42の自由端側をフォトダイオードPDの電荷蓄積層33側とし、接点部39,45aをフォトダイオードPDの電荷蓄積層33側に配置してもよい。
本実施の形態では、リセットスイッチRESの構造及び選択スイッチSELの構造は、転送スイッチTXの構造と同様であるので、それらの説明は省略する。なお、図3において、符号84は、リセットスイッチRESの付近において、フローティングディフュージョンFDと電源拡散部53との間に、それらの間の電荷の移動を阻止する分離部として形成された高濃度のP型層である。また、符号94は、選択スイッチSELの付近において、拡散領域54と拡散領域55との間に、それらの間の電荷の移動を阻止する分離部として形成された高濃度のP型層である。P型層84,94は、前述したP型層34に対応している。
図6は、本実施の形態による固体撮像素子1の動作の一例を示すタイミングチャートである。本実施の形態による固体撮像素子1は、図6に示すように、基本的に一般的なCMOS型固体撮像素子と同様に駆動されるので、その詳細な説明は省略する。なお、図6では、n行目のみについて記載している。
図6において、蓄積期間は、メカニカルシャッタ(図示せず)が開いている期間である。蓄積期間において、入射光に応じて光電変換された信号電荷はフォトダイオードPDの電荷蓄積層33に蓄えられる。n行目の読み出し期間において、n行目の転送スイッチTXがオンすると、n行目の画素4の電荷蓄積層33に蓄えられていた信号電荷は、当該画素4のフローティングディフュージョンFDに転送される。読み出し回路5は、図6中の期間[1]においてダークレベルを読み出し、図6中の期間[2]において真の光信号レベルにダークレベルが重畳したレベルを読み出す。そして、読み出し回路5は、これらの両レベルの差分を取って真の光信号レベルを得る相関二重サンプリング処理を行う。そして、読み出し回路5は、図6中の水平走査期間において、n行目の画素4の真の光信号レベルを各列の画素毎に出力する。
次に、本実施の形態による固体撮像素子1の製造方法の一例について、図7乃至図14を参照して説明する。図7乃至図14は、この製造方法の各工程をそれぞれ模式的に示す概略断面図であり、図4に対応している。
まず、従来の固体撮像素子と同様に半導体製造プロセスを利用して、図4中のSiO2膜35及びコンタクト部36,37の直下までの構造を有する基板(基板31上のP型ウエル32に各拡散領域が形成され、更に増幅トランジスタAMPのゲート63などが形成されたもの)を用意する。
次に、この基板上にSiO2膜35を形成した後、フォトリソエッチング法により、そのSiO2膜35のコンタクト部36,37の箇所に開口35aを形成する(図7)。
次いで、その上にAl膜を蒸着又はスパッタ法等によりデポした後に、フォトリソエッチング法により、そのAl膜をコンタクト部36,37の形状にパターニングする。引き続いて、この状態の基板上に、Al膜をデポした後に、フォトリソエッチング法により、そのAl膜を中継電極38、固定側の駆動電極40、固定側の接点部39、配線22及びその他の配線の形状にパターニングする。その後、SiO2膜41を形成した後、フォトリソエッチング法により、中継電極38及び接点部39の一部が露出するようにそのSiO2膜41をパターニングする(図8)。
次に、犠牲層としてのレジスト101を塗布し、そのレジスト101をフォトリソグラフィーによりパターニングする(図9)。次いで、犠牲層としてのレジスト102を塗布し、梁部42の段差等の形状に合わせて、そのレジスト102をフォトリソグラフィーによりパターニングする。引き続いて、接点部45aの高さ位置を設定するための犠牲層としてのレジスト103を形成し、そのレジスト103をフォトリソグラフィーによりパターニングする(図10)。レジスト101〜103によって、梁部(可動部)42の下側に位置する第1の犠牲層が構成されている。
その後、梁部42及び脚部43となるべきSiN膜44をプラズマCVD法等により形成した後、フォトリソエッチング法によりパターニングし、それらの形状とする(図11)。このとき、脚部43におけるコンタクト部及び接点部45aに相当する箇所には、SiN膜44に開口を形成しておく。
引き続いて、梁部42及び脚部43となるべきAl膜45を蒸着又はスパッタ法等によりデポした後に、フォトリソエッチング法によりパターニングし、それらの形状とする(図12)。
次に、梁部42及び脚部43となるべきSiN膜46をプラズマCVD法等により形成した後、フォトリソエッチング法によりパターニングし、それらの形状とする(図13)。
次いで、梁部42の上側に位置する第2の犠牲層としてのレジスト104を塗布し、フォトリソグラフィーによりパターニングする。引き続いて、この状態の基板上に、SiO2膜47を形成する(図14)。このSiO2膜47には、犠牲層(レジスト101〜104)を除去するための開口(図示せず)を適当に形成しておく。
その後、犠牲層(レジスト101〜104)をプラズマアッシング法等により除去する(図4)。
引き続いて、一般的なCMOS型固体撮像素子と同様に、2層目の配線層の形成、層間絶縁膜の形成、3層目の配線層の形成、平坦化層の形成、カラーフィルタの形成、平坦化層の形成及びマイクロレンズの形成などの、各工程を順次経ることによって、本実施の形態による固体撮像素子1が完成する。
図15は、本実施の形態による固体撮像素子1と比較される比較例による固体撮像素子の1つの画素4を示す回路図であり、図2に対応している。図16は、この比較例による固体撮像素子の1つの画素4を模式的に示す概略平面図であり、図3に対応している。図15及び図16において、図2及び図3中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
この比較例による固体撮像素子が本実施の形態による固体撮像素子1と基本的に異なる所は、本実施の形態では、各画素4の転送スイッチTX、リセットスイッチRES及び選択スイッチSELがそれぞれマイクロメカニカルスイッチであるのに対し、この比較例では、各画素4の転送スイッチTX、リセットスイッチRES及び選択スイッチSELがそれぞれMOSトランジスタである点のみである。
この比較例では、P型ウエル32に形成されたN型不純物拡散領域51,52が、配線71によって互いに接続され、全体として1つのフローティングディフュージョンFDを構成している。N型不純物拡散領域51,52は、配線71によって増幅トランジスタAMPのゲート63に接続されている。図16において、61,62,64は、ポリシリコンで構成された各トランジスタのゲートである。
この比較例では、転送スイッチTXは、フォトダイオードPDの電荷蓄積層33をソース、フローティングディフュージョンFDの一部を構成する拡散領域51をドレインとするnMOSトランジスタである。転送スイッチTXは、そのゲート61に印加される制御信号φTXにより駆動される。
また、この比較例では、リセットスイッチRESは、電源拡散部53をドレイン、フローティングディフュージョンFDの一部を構成する拡散領域52をソースとするnMOSトランジスタである。リセットスイッチRESは、そのゲート62に供給される制御信号φRSTにより駆動される。
さらに、この比較例では、選択スイッチSELは、拡散領域54をドレイン、拡散領域55をソースとするnMOSトランジスタである。選択スイッチSELは、そのゲート64に供給される制御信号φSELにより駆動される。
この比較例では、各画素4の転送スイッチTX、リセットスイッチRES及び選択スイッチSELがそれぞれMOSトランジスタがトランジスタで構成されているため、各スイッチTX,RES,SELにおいて所望のスイッチング特性を得るためには、それらのトランジスタのサイズをある程度大きくせざるを得ない。したがって、この比較例では、図16に示すように、画素4におけるフォトダイオードPDの面積が小さくなっている。特に、この比較例では、高解像度化を図るべく画素サイズを小さくしようとすると、画素面積に占めるスイッチTX,RES,SELをなすトランジスタの面積の割合が大きく増大してしまい、画素面積に占めるフォトダイオードPDの面積の割合が大きく低下してしまう。その結果、この比較例では、フォトダイオードPDに取り込む光量が大きく低下したり、フォトダイオードPDの飽和電子数がかなり少なくなったりすることで、感度やダイナミックレンジが大きく低下してしまう。
これに対し、本実施の形態では、各画素4の転送スイッチTX、リセットスイッチRES及び選択スイッチSELがそれぞれマイクロメカニカルスイッチである。マイクロメカニカルスイッチは、前述したように、接点部45a,39の接離に従った導電体による短絡経路の開閉によってオン・オフするので、サイズが小さくても、所望のスイッチング特性を十分に得ることができる。したがって、本実施の形態では、図3に示すように、各スイッチTX,RES,SELの面積を小さくすることによりフォトダイオードPDの面積を大きくすることができている。このように、本実施の形態によれば、画素面積に占めるフォトダイオードPDの面積の割合を増大させることができる。その結果、本実施の形態によれば、フォトダイオードPDに取り込む光量を大きくしたり、フォトダイオードPDの飽和電子数を多くしたりすることができ、ひいては、感度やダイナミックレンジを向上させることができる。
また、前記比較例では、各スイッチTX,RES,SELがそれぞれMOSトランジスタがトランジスタで構成されているため、リークの問題がある。例えば、オフしているはずのスイッチがオフできず、リークが発生したり、オンする際に例えば転送スイッチのゲートに電圧を印加する際にリークが発生したりすることにより、そのリーク成分がノイズや擬似信号が発生してしまい、画質の低下原因となってしまう。
これに対し、本実施の形態では、各スイッチTX,RES,SELがそれぞれマイクロメカニカルスイッチである。マイクロメカニカルスイッチは、トランジスタスイッチに比べて、リークが発生し難い。したがって、本実施の形態によれば、リークを低減して画質の向上を図ることができる。特に、本実施の形態では、各スイッチTX,RES,SELの付近に、前述した分離部としての高濃度のP型層34が形成されているので、より一層リークを低減して画質の向上を図ることができる。
以上、本発明の実施の形態について説明したが、本発明はこの実施の形態に限定されるものではない。
例えば、前記実施の形態において、転送スイッチTX、リセットスイッチRES及び選択スイッチSELのうちのいずれか1つ又は2つのスイッチのみをマイクロメカニカルスイッチとし、残りのスイッチをトランジスタとしてもよい。
また、前記実施の形態では、マイクロメカニカルスイッチとして片持ち梁構造体を有するスイッチが採用されているが、本発明では、マイクロメカニカルスイッチの構造はこれに限らない。例えば、両持ち梁構造体を有するマイクロメカニカルスイッチを採用してもよい。
また、前記実施の形態では、マイクロメカニカルスイッチとして駆動力を静電力とするものが採用されているが、本発明では、マイクロメカニカルスイッチはこれに限らない。例えば、圧電素子を利用した圧電駆動のマイクロメカニカルスイッチを採用してもよい。
さらに、特開2006−73733号公報に開示されているような固体撮像素子では、列方向に順次並んだ所定数の画素毎に単位セルをなし、単位セル毎に、当該単位セルに属する前記所定数の画素が、1組のフローティングディフュージョン、増幅トランジスタ、リセットスイッチ及び選択スイッチを共有している。このような固体撮像素子についても、本発明を適用することができる。
さらにまた、特開2007−157912に開示されているような固体撮像素子では、各画素が、入射光に応じた電荷を生成して蓄積する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第1の転送スイッチ、及び、前記電荷格納部から前記所定部位に電荷を転送する第2の転送スイッチを有している。このような固体撮像素子についても、本発明を適用することができる。この場合、例えば、前記第1及び第2の転送スイッチをマイクロメカニカルスイッチとすればよい。
4 画素
33 電荷蓄積層
PD フォトダイオード
AMP 増幅トランジスタ
RES リセットスイッチ
TX 転送スイッチ
SEL 選択スイッチ
FD フローティングディフュージョン
33 電荷蓄積層
PD フォトダイオード
AMP 増幅トランジスタ
RES リセットスイッチ
TX 転送スイッチ
SEL 選択スイッチ
FD フローティングディフュージョン
Claims (12)
- 光電変換部と1つ以上のスイッチとを有する画素を備えた固体撮像素子であって、前記1つ以上のスイッチのうちの少なくとも1つのスイッチがマイクロメカニカルスイッチであることを特徴とする固体撮像素子。
- 前記マイクロメカニカルスイッチは薄膜で構成された可動部を有することを特徴とする請求項1記載の固体撮像素子。
- 前記マイクロメカニカルスイッチは片持ち梁構造体を有することを特徴とする請求項1又は2記載の固体撮像素子。
- 前記マイクロメカニカルスイッチは、オン時に2つの半導体領域間を電気的に短絡させる経路を形成することを特徴とする請求項1乃至3のいずれかに記載の固体撮像素子。
- 前記マイクロメカニカルスイッチの付近において、前記2つの半導体領域間に、それらの間の電荷移動を阻止する分離部が形成されたことを特徴とする請求項4記載の固体撮像素子。
- 前記2つの半導体領域のうちの一方の半導体領域は、前記光電変換部を構成する電荷蓄積層であることを特徴とする請求項4又は5記載の固体撮像素子。
- 前記2つの半導体領域のうちの他方の半導体領域は、フローティングディフュージョンであることを特徴とする請求項4乃至6のいずれかに記載の固体撮像素子。
- 前記マイクロメカニカルスイッチは、静電力により駆動されるように構成されたことを特徴とする請求項1乃至7のいずれかに記載の固体撮像素子。
- 前記マイクロメカニカルスイッチは互いに接離する2つの接点部を有し、
前記2つの半導体領域のうちの一方の半導体領域と前記2つの接点部のうちの一方の接点部との間を電気的に接続する経路の少なくとも一部をなす金属膜の少なくとも一部が、前記一方の半導体領域上に形成された、
ことを特徴とする請求項1乃至8のいずれかに記載の固体撮像素子。 - 前記2つの半導体領域のうちの他方の半導体領域と前記2つの接点部のうちの他方の接点部との間を電気的に接続する経路の少なくとも一部をなす金属膜の少なくとも一部が、前記他方の半導体領域上に形成されたことを特徴とする請求項9記載の固体撮像素子。
- 前記画素は、前記光電変換部からの電荷を受け取るフローティングディフュージョンと、前記フローティングディフュージョンの電位に応じた信号を出力する増幅部と、前記光電変換部から前記フローティングディフュージョンに電荷を転送する転送スイッチと、前記フローティングディフュージョンの電位をリセットするリセットスイッチと、読み出し行を選択するための選択スイッチとを有し、
前記少なくとも1つのスイッチは、前記転送スイッチ、前記リセットスイッチ及び前記選択スイッチのうちの1つ以上であることを特徴とする請求項1乃至10のいずれかに記載の固体撮像素子。 - 請求項1乃至11のいずれかに記載の固体撮像素子を製造する製造方法であって、
前記マイクロメカニカルスイッチの可動部の下側に位置する第1の犠牲層を形成する段階と、
前記第1の犠牲層上に前記可動部を形成する段階と、
前記可動部上に第2の犠牲層を形成する段階と、
前記第1及び第2の犠牲層を除去する段階と、
を備えたことを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008301773A JP2010129705A (ja) | 2008-11-27 | 2008-11-27 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008301773A JP2010129705A (ja) | 2008-11-27 | 2008-11-27 | 固体撮像素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010129705A true JP2010129705A (ja) | 2010-06-10 |
Family
ID=42329909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008301773A Pending JP2010129705A (ja) | 2008-11-27 | 2008-11-27 | 固体撮像素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010129705A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10141364B2 (en) | 2014-12-26 | 2018-11-27 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including unit pixel cell |
WO2021106294A1 (ja) | 2019-11-29 | 2021-06-03 | パナソニックIpマネジメント株式会社 | 撮像装置及び制御方法 |
US11159752B2 (en) | 2019-03-20 | 2021-10-26 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
US11165979B2 (en) | 2017-06-05 | 2021-11-02 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including semiconductor substrate and pixels |
US11381769B2 (en) | 2018-02-28 | 2022-07-05 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
-
2008
- 2008-11-27 JP JP2008301773A patent/JP2010129705A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10141364B2 (en) | 2014-12-26 | 2018-11-27 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including unit pixel cell |
US10672827B2 (en) | 2014-12-26 | 2020-06-02 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including unit pixel cell |
US11482558B2 (en) | 2014-12-26 | 2022-10-25 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including unit pixel cell |
US11165979B2 (en) | 2017-06-05 | 2021-11-02 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including semiconductor substrate and pixels |
US11381769B2 (en) | 2018-02-28 | 2022-07-05 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
US11902684B2 (en) | 2018-02-28 | 2024-02-13 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
US11159752B2 (en) | 2019-03-20 | 2021-10-26 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
US11595599B2 (en) | 2019-03-20 | 2023-02-28 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
WO2021106294A1 (ja) | 2019-11-29 | 2021-06-03 | パナソニックIpマネジメント株式会社 | 撮像装置及び制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11832463B2 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
US8530820B2 (en) | Solid-state imaging device with overflow drain region and contact thereto in different stacked substrates | |
US7564079B2 (en) | Solid state imager device with leakage current inhibiting region | |
JP4739324B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
KR20170043141A (ko) | 이미지 센서 | |
TWI397174B (zh) | 製造一固態成像器件之方法 | |
US20090008688A1 (en) | Unit pixels, image sensors and methods of manufacturing the same | |
WO2015198878A1 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
KR20170111594A (ko) | 이미지 센서 및 그 제조방법 | |
KR20140110844A (ko) | 고체 촬상 소자 및 전자 기기 | |
TW202137534A (zh) | 固態攝像元件及電子機器 | |
JP2010129705A (ja) | 固体撮像素子及びその製造方法 | |
JP2007115787A (ja) | 固体撮像素子 | |
JP4967291B2 (ja) | 固体撮像装置の製造方法 | |
JP4857773B2 (ja) | 固体撮像素子及びその製造方法 | |
EP2519973B1 (en) | Image sensor with doped transfer gate | |
US20110031574A1 (en) | Solid-state imaging device, imaging apparatus, and manufacturing method of solid-state imaging device | |
KR20090111292A (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자 기기 | |
JP2011138848A (ja) | 固体撮像素子及びその製造方法 | |
KR20120138532A (ko) | Cmos 이미지 센서와 그 제조 방법 | |
JP2010118618A (ja) | 固体撮像素子及びそれを備えた撮像装置 |