JP2010127806A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010127806A JP2010127806A JP2008303671A JP2008303671A JP2010127806A JP 2010127806 A JP2010127806 A JP 2010127806A JP 2008303671 A JP2008303671 A JP 2008303671A JP 2008303671 A JP2008303671 A JP 2008303671A JP 2010127806 A JP2010127806 A JP 2010127806A
- Authority
- JP
- Japan
- Prior art keywords
- sockets
- semiconductor device
- contact
- burn
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
本発明は、半導体装置の製造技術に関し、特に、バーンイン工程用ソケットに適用して有効な技術に関するものである。 The present invention relates to a semiconductor device manufacturing technique, and more particularly to a technique effective when applied to a burn-in process socket.
半導体装置の製造工程には、半導体装置の端子とコンタクトさせるピンが接続されたテストボードを用いて通電試験などを行う工程がある。このテストボードの使用回数を重ねると、ピンに汚れや異物が付着するため、これを洗浄する必要がある。 The manufacturing process of a semiconductor device includes a process of conducting an energization test using a test board to which pins to be contacted with terminals of the semiconductor device are connected. If this test board is used many times, dirt and foreign matter will adhere to the pins, which must be cleaned.
テストボードが有するピンを洗浄する技術として、例えば、特開２００４−３０５９３６号公報（特許文献１）には、プリント配線基板のインサーキットテストでの検査に用いるプローブピンを洗浄する技術が記載されている。特許文献１では、プローブピンの触針部分を下向きにした状態で、プローブピンの触針部分を洗浄液に浸して洗浄する技術が記載されている。 As a technique for cleaning a pin included in a test board, for example, Japanese Patent Application Laid-Open No. 2004-305936 (Patent Document 1) describes a technique for cleaning a probe pin used for an in-circuit test of a printed wiring board. Yes. Japanese Patent Application Laid-Open No. H10-228667 describes a technique for immersing and cleaning the stylus part of the probe pin in a cleaning liquid in a state in which the stylus part of the probe pin faces downward.
また、特開２００３−２３２８３０号公報（特許文献２）には、バーンインボードを洗浄用治具に装着させて、洗浄液に浸漬し、洗浄を行う技術が記載されている。
半導体装置のバーンイン（通電加速）試験は、個々の半導体装置をバーンインソケット（以下単にソケットと記載する）に収容して行われる。本発明者らは、半導体装置のバーンイン試験技術について検討しており、以下のような課題を見出した。 A burn-in (energization acceleration) test of a semiconductor device is performed by accommodating individual semiconductor devices in a burn-in socket (hereinafter simply referred to as a socket). The present inventors have studied a burn-in test technique for semiconductor devices, and have found the following problems.
バーンイン試験は、半導体装置の外部端子に、ソケットが備えるコンタクトピンを接触させた状況下で行う。コンタクトピンの表面には、半導体装置の外部端子との接触性を向上させるため、例えば、金のめっき膜が形成されている。しかし、半導体装置の外部端子には、実装時の接合材料として半田が形成されている。このため、バーンイン試験で使用するソケットは、使用回数を重ねると、半導体装置の外部端子とソケットのコンタクトピンとが接触する箇所に半田が付着し、堆積して、その部分の抵抗値が高くなることで、正しく過負荷をかけられないことがある。 The burn-in test is performed under the condition where the contact pin provided in the socket is brought into contact with the external terminal of the semiconductor device. For example, a gold plating film is formed on the surface of the contact pin in order to improve the contact property with the external terminal of the semiconductor device. However, solder is formed on the external terminals of the semiconductor device as a bonding material at the time of mounting. For this reason, when the socket used in the burn-in test is used many times, the solder adheres to and accumulates at the location where the external terminal of the semiconductor device and the contact pin of the socket come into contact, and the resistance value of that portion increases. Therefore, it may not be possible to overload correctly.
また最近のテスト手法では、バーンイン中にテスティングを行うバーンイン装置もあり、抵抗値が高くなることで、正しくテストができなくなる。その対策として、ソケット単体を洗浄液（半田はく離液）に浸漬してコンタクトピンのピン先に付着した半田を一括で除去する方法としてケミカル洗浄がある。 Also, with recent test methods, there is a burn-in device that performs testing during burn-in, and the test cannot be performed correctly due to the high resistance value. As a countermeasure, there is chemical cleaning as a method of removing the solder attached to the tip of the contact pin in a lump by immersing the socket alone in a cleaning solution (solder stripping solution).
ここで、一般にバーンインボードは、製造効率向上の観点から、１枚のバーンインボードに複数のソケットを備えている。しかし、複数のソケットを一括して半田はく離液に浸漬すると、バーンインボード全体が半田はく離液に浸されることになり、ボードとソケット端子を固定している半田付け部分およびボード上に搭載されているコンデンサ／抵抗部品などのその他部品の半田付け部分まで溶かしてしまう問題がある。このため、複数のソケットを備えるバーンインボードから、各ソケットを取り外して、ソケット単体で洗浄する必要があった。 Here, in general, a burn-in board is provided with a plurality of sockets on one burn-in board from the viewpoint of improving manufacturing efficiency. However, if a plurality of sockets are immersed in the solder stripping solution at once, the entire burn-in board will be immersed in the solder stripping solution, and it will be mounted on the soldered part that fixes the board and socket terminals and on the board. There is a problem that the soldering part of other parts such as a capacitor / resistor part is melted. For this reason, it was necessary to remove each socket from a burn-in board having a plurality of sockets and clean the socket alone.
ソケット単体で洗浄する場合、ソケットの半田付け部を溶かしながら、ボードから外していた。ボードからソケット抜き、再実装することは、作業費用・時間がかかるため実用的でなかった。また、抜き取り/再実装するため、機械的/熱的負荷によりボード／ソケットへのダメージが大きく、再接合部の信頼性が低下する問題があった。 When cleaning the socket alone, it was removed from the board while melting the soldered part of the socket. Removing the socket from the board and re-mounting it was not practical because it required work costs and time. In addition, since it is extracted / remounted, there is a problem that the damage to the board / socket is great due to the mechanical / thermal load, and the reliability of the rejoined portion is lowered.
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置のバーンイン試験を行うソケットを複数備えたバーンインボードにおいて、各ソケットをバーンインボードから取り外すことなく、一括して洗浄することができる技術を提供することにある。 The present invention has been made in view of the above-described problems, and an object of the present invention is to clean a batch in a burn-in board having a plurality of sockets for performing a burn-in test of a semiconductor device without removing each socket from the burn-in board. It is to provide a technology that can.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
すなわち、本発明の一つの実施の形態における半導体装置の製造方法は、複数の外部端子を有する複数の半導体装置、および前記複数の半導体装置をそれぞれ収容する複数のソケットを有し、前記複数のソケットと電気的に接続される配線基板をそれぞれ準備する工程を有している。また、前記複数のソケットに前記半導体装置を位置合わせしてそれぞれ収容し、前記複数のソケットがそれぞれ有する複数の接触治具と、前記半導体装置の複数の外部端子を接触させた状態で、加速試験を行う工程と、前記加速試験の後、前記半導体装置を取り外し、前記複数のソケットが前記配線基板に取り付けられた状態で、前記複数のソケットを一括して洗浄する洗浄工程と、を含んでいる。ここで、前記ソケットは、前記半導体装置を収容する窪みが形成された収容部が配置される上面、前記収容部内に配置され、前記加速試験の際に前記半導体装置の前記外部端子と接触して通電する前記接触治具、および前記配線基板と電気的に接続される端子が配置される下面を、それぞれ有している。また、前記洗浄工程には、洗浄液が充填された洗浄槽に前記複数のソケットの前記上面側が前記洗浄液に浸るように、前記配線基板を前記洗浄槽に配置する工程と、前記複数のソケットの前記上面にそれぞれ形成された前記収容部内の気体を前記収容部の外に排出する工程と、が含まれているものである。 That is, a method of manufacturing a semiconductor device according to an embodiment of the present invention includes a plurality of semiconductor devices having a plurality of external terminals, and a plurality of sockets that respectively accommodate the plurality of semiconductor devices. And a step of preparing wiring boards electrically connected to each other. Further, the semiconductor device is positioned and accommodated in the plurality of sockets, and an acceleration test is performed in a state in which the plurality of contact jigs included in the plurality of sockets and the plurality of external terminals of the semiconductor device are in contact with each other. And after the acceleration test, the semiconductor device is removed, and the plurality of sockets are attached to the wiring board, and the plurality of sockets are collectively cleaned. . Here, the socket is disposed in the housing portion, the upper surface where the housing portion in which the recess for housing the semiconductor device is formed is disposed, and contacts the external terminal of the semiconductor device during the acceleration test. Each of the contact jig to be energized and a lower surface on which a terminal electrically connected to the wiring board is disposed. In the cleaning step, the wiring board is disposed in the cleaning tank so that the upper surface side of the plurality of sockets is immersed in the cleaning liquid in a cleaning tank filled with a cleaning liquid; And a step of discharging the gas in the housing part respectively formed on the upper surface to the outside of the housing part.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
すなわち、半導体装置のバーンイン試験を行うソケットを複数備えたバーンインボードにおいて、各ソケットをバーンインボードから取り外すことなく、一括して洗浄することができる。 That is, in a burn-in board provided with a plurality of sockets for performing a burn-in test of a semiconductor device, the sockets can be cleaned in a batch without being removed from the burn-in board.
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。 In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。 Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。 Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. In addition, when referring to the constituent elements in the embodiments, etc., “consisting of A” and “consisting of A” do not exclude other elements unless specifically stated that only the elements are included. Needless to say.
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。 Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。 In addition, when referring to materials, etc., unless specified otherwise, or in principle or not in principle, the specified material is the main material, and includes secondary elements, additives It does not exclude additional elements. For example, unless otherwise specified, the silicon member includes not only pure silicon but also an additive impurity, a binary or ternary alloy (for example, SiGe) having silicon as a main element.
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。 In addition, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。 In the drawings used in the present embodiment, even a plan view may be partially hatched to make the drawings easy to see.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
（実施の形態１）
＜半導体装置の構造＞
図１は、本実施の形態１の半導体装置の一例を示す平面図、図２は、図１に示すＡ−Ａ線に沿った断面図である。
(Embodiment 1)
<Structure of semiconductor device>
FIG. 1 is a plan view showing an example of the semiconductor device according to the first embodiment, and FIG. 2 is a cross-sectional view taken along the line AA shown in FIG.
図１および図２に示す本実施の形態１の半導体装置は、半導体チップが搭載され、半導体チップと電気的に接続される複数の外部端子を有するパッケージである。ここでは、半導体チップ２が封止体４に封止され、封止体４の４つの側面からそれぞれ突出する複数のアウタリード（外部端子）５ｂがガルウィング状に形成されたＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）１を一例として取り上げて説明する。
The semiconductor device of the first embodiment shown in FIGS. 1 and 2 is a package having a plurality of external terminals on which a semiconductor chip is mounted and electrically connected to the semiconductor chip. Here, the
ＱＦＰ（半導体装置）１は、主面２ａに半導体素子および複数のパッド（端子）２ｃが形成されたチップ（半導体チップ）２を有している。半導体チップ２は封止体４により樹脂封止されている。この半導体チップ２の主面２ａに形成される半導体素子は、例えばトランジスタなどの素子であり、複数の半導体素子が集積回路を構成している。
The QFP (semiconductor device) 1 has a chip (semiconductor chip) 2 in which a semiconductor element and a plurality of pads (terminals) 2c are formed on a
半導体チップ２は、ダイパッド（チップ搭載部）５ｃに接合（搭載）されている。このダイパッド５ｃは、例えば略円形の外形形状を有し、ＱＦＰ１の外側に放射状に延びるように配置される複数の吊りリードに支持されている。
The
また、ダイパッド５ｃの周囲には、複数のインナリード５ａが４方向に延在するように配置されている。インナリード５ａは封止体４の４つの側面からそれぞれ突出する複数のアウタリード５ｂとそれぞれ一体に形成されている。封止体４の側面から突出する複数のアウタリード５ｂはＱＦＰ１の外部接続端子となっている。
A plurality of
ダイパッド５ｃを支持する複数の吊りリードは、インナリード５ａが延在する４方向のうち、交差する２方向のインナリード群の間にそれぞれ配置されている。また、複数の吊りリードは、複数の吊りリードのそれぞれの端部（一端部）がダイパッド５ｃと連結するように、一体に形成されている。また、この端部と反対側の端部（他端部）は、封止体４の外縁部側に位置している。
The plurality of suspension leads that support the
インナリード５ａ、アウタリード５ｂ、ダイパッド５ｃ、および吊りリードはそれぞれＱＦＰ１の製造に用いるリードフレームの一部を構成し、個片化される前はそれぞれ一体に形成されている。
The
また、半導体チップ２のパッド２ｃは、それぞれワイヤ（導電性部材）６を介してインナリード５ａと電気的に接続されている。ワイヤ６とインナリード５ａとの接合部には、それぞれ、銀などからなるめっき層５ｄが形成され、ワイヤ６はめっき層５ｄと接合されている。
The
アウタリード５ｂは、屈曲部を有し、ＱＦＰ１の下面方向に曲げ加工が施されている。これはＱＦＰ１を図示しない実装基板上に実装する際にアウタリード５ｂと実装基板の端子との電気的接続信頼性を高めるためである。また、アウタリード５ｂの表面には、例えば半田からなる外装めっき層５ｅが形成されている。ＱＦＰ１を実装基板に実装するマウント工程では、アウタリード５ｂを実装基板側の端子に半田などの接合材料を介して電気的に接続する。このため、アウタリード５ｂの表面に半田からなる外装めっき層５ｅを形成しておくことにより、マウント工程において、実装基板とＱＦＰ１の接合性を向上させることができるので、電気的接続不良を防止ないしは抑制することができる。
The
＜半導体装置の製造方法＞
次に図１および図２に示すＱＦＰ１の製造方法の概要について説明する。図３は、本実施の形態１の半導体装置の製造工程の概要を示すフロー図である。なお、以下の説明において、特に参照図を示した場合を除き、図１あるいは図２を参照して説明する。
<Method for Manufacturing Semiconductor Device>
Next, an outline of a method for manufacturing
まず、リードフレーム準備工程として、リードフレーム（図示は省略）を準備する。本工程で用意するリードフレームは、半導体装置１個分に対応する単位リードフレームが、支持枠によって、平面的に複数個連結されたものを用いることができる。また、各単位リードフレームに形成されたインナリード５ａ、アウタリード５ｂ、ダイパッド５ｃ、および吊りリードは一体に形成され、リードフレームの支持枠などを介してそれぞれ連結されている。
First, as a lead frame preparation step, a lead frame (not shown) is prepared. As the lead frame prepared in this step, a unit frame in which a plurality of unit lead frames corresponding to one semiconductor device are connected in a planar manner by a support frame can be used. Further, the
次に、チップ搭載工程として、半導体チップ２を準備して、ダイパッド５ｃに半導体チップ２を接合（搭載）する。本工程では、例えば、半導体チップ２の裏面２ｂをダイパッド５ｃの上面と対向させた状態で、ダイパッド５ｃ上に配置して、接着材を介して固定する。
Next, as a chip mounting step, the
次に、ワイヤボンディング工程として半導体チップ２と複数のリードであるインナリード５ａのそれぞれを電気的に接続する。本工程では、半導体チップ２の主面２ａに形成された複数のパッド２ｃと複数のインナリード５ａをワイヤ６などの導電性部材を介して電気的に接続する。
Next, as a wire bonding process, the
次に、樹脂封止工程として、リードフレームに接合された半導体チップ２を封止体４により樹脂封止する。本工程では、例えば、単位リードフレーム毎にキャビティが形成された金型（上金型と下金型）とでリードフレームを挟み込み、該キャビティ内に封止樹脂を注入、硬化させる。封止樹脂が硬化した後、金型を取り外すと、半導体装置１個分に相当する単位リードフレーム毎に封止体４が形成され、封止体４の側面からアウタリード５ｂが導出された状態となる。
Next, as a resin sealing step, the
次に、外装めっき工程として、封止体４の外に露出するアウタリード５ｂの表面に半田からなる外装めっき層５ｅを形成する。本工程は、例えば、単位リードフレーム毎に封止体４が形成されたリードフレームを、めっき液に浸漬し、外装めっき層５ｅを形成する。
Next, as an exterior plating step, an
次に、個片化工程として、各アウタリード５ｂを接続するダムバー（各アウタリード５ｂの連結部）を切断するとともに、アウタリード５ｂを図２に示すようにガルウィング状に成形することにより図１および図２に示すＱＦＰ１が得られる。
Next, as an individualization step, the dam bar (connecting portion of each
次に、検査工程として、後述するバーンイン試験（加速試験）を含む種々の検査を行う。 Next, as the inspection process, various inspections including a burn-in test (acceleration test) described later are performed.
＜バーンイン試験＞
次に、本実施の形態１の半導体装置のバーンイン試験（加速試験）について説明する。ここで、本実施の形態１において、バーンインまたはバーンイン試験とは、初期故障を除去するための一手法であり、通常、半導体デバイス製造におけるスクリーニング工程として、温度および電圧ストレスを印加することによってストレスを加速し、初期不良品を除去することをいうものである。
<Burn-in test>
Next, a burn-in test (acceleration test) of the semiconductor device according to the first embodiment will be described. Here, in the first embodiment, the burn-in or burn-in test is a method for removing an initial failure. Usually, stress is applied by applying temperature and voltage stress as a screening process in manufacturing a semiconductor device. Accelerates and removes initial defective products.
図４は、本実施の形態１におけるバーンイン試験で用いるソケットが複数搭載されたバーンインボードの断面図である。図５および図６は、それぞれ図４に示す複数のソケットの１個分を拡大して示す要部平面図および要部断面図である。なお、図４に示す半導体装置は見やすさのため図５では図示を省略している。また、図７は、図６に示すコンタクトピンの先端周辺を拡大して示す要部拡大断面図である。 FIG. 4 is a cross-sectional view of a burn-in board on which a plurality of sockets used in the burn-in test in the first embodiment are mounted. FIGS. 5 and 6 are an enlarged plan view and an essential part cross-sectional view of one of the plurality of sockets shown in FIG. Note that the semiconductor device illustrated in FIG. 4 is not illustrated in FIG. 5 for ease of viewing. FIG. 7 is an enlarged cross-sectional view of the main part showing the periphery of the tip of the contact pin shown in FIG.
図４において、本実施の形態１のバーンインボード（配線基板）１０には複数のソケット７を有している。複数のＱＦＰ１に対してするバーンイン試験を一括して行うことで、効率を向上させるためである。
In FIG. 4, the burn-in board (wiring board) 10 of the first embodiment has a plurality of
図６に示すように、各ソケット７は、バーンイン試験対象の半導体装置であるＱＦＰ１を収容する窪みが形成された収容部８が配置される上面７ａ、収容部８内に配置され、加速試験の際にＱＦＰ１のアウタリード５ｂと接触して通電するコンタクトピン（接触治具）９、およびソケット７を取り付けるバーンインボード（配線基板）１０と電気的に接続される端子１４ａが配置される下面７ｂを有している。
As shown in FIG. 6, each
各ソケット７は、バーンインボード１０のソケット配置領域に形成された貫通孔に端子１４ａが差し込まれている。またソケット７は、半田からなる接合材１７で端子１４ａの差し込まれた領域を接合することにより、バーンインボード１０に固定されるとともに、バーンインボード１０に形成された配線（回路）と電気的に接続されている。また、バーンインボード１０にはコンデンサ１６などの電子部品が接合材１７により接合されている。なお、図４では電子部品の例としてコンデンサ１６を１個搭載した例を示しているが、電子部品としては、コンデンサの他に、例えば、抵抗素子、インダクタなどを用いることができる。また、電子部品の数についても図４に示す１個に限定されず、複数の電子部品が搭載されていても良いことは言うまでもない。
Each
また、ソケット７はＱＦＰ１を収容部８内の所定位置へ誘導するための誘い込みガイド１１、ＱＦＰ１を収容部８内の所定位置で位置決めおよび保持するための位置決めガイド１２、および、コンタクトピン９、押し込みピン１３、および端子１４ａが一体に形成された接触治具１４等が配置されている。また、収容部８の上部には、ばね（図示は省略）を介して蓋１５が配置されている。
Further, the
蓋１５は、ばねの弾性力によって通常は持ち上げられた状態となっているが、押し下げられることによって押し込みピン１３を下方へ押し込む。それに連動して押し込みピン１３と一体に形成されているコンタクトピン９が持ち上がり、ソケット７へＱＦＰ１を導入できる状態となる。この状況下で、ソケット７へＱＦＰ１を導入する。
The
位置決めガイド１２は、ソケット７へ導入されたＱＦＰ１の封止体４を支持することでＱＦＰ１を保持し、ＱＦＰ１のアウタリード５ｂの各々には、所定の位置にてコンタクトピン９が上方から接触する。ソケット７へＱＦＰ１を導入した後、再び蓋１５を開放することで下方へ押し下げられていた押し込みピン１３が元の位置へ復元し、それに連動してコンタクトピン９が下がる。それにより、アウタリード５ｂは、所定位置で上方からのコンタクトピン９と接触した状態となり、この状態でＱＦＰ１のバーンイン試験が行われる。また、コンタクトピン９が下がってアウタリード５ｂと接触した際に、コンタクトピン９がワイピング動作（コンタクトピン９の先端がアウタリード５ｂに倣って擦動する動作）を行うことでアウタリード５ｂの表面の自然酸化膜等の酸化膜を破り、アウタリード５ｂとの電気的接続を確実にする。
The
また、この時、接触治具１４から種々の信号をアウタリード５ｂへ送る構成としてもよい。それにより、ＱＦＰ１には、温度および電圧ストレスの印加によるストレス加速が実施されるだけでなく、コンタクトピン９と接触して電気的に接続されたアウタリード５ｂを通じて種々の信号が送り込まれ、正常に動作するか否か試験することもできるようになる。
At this time, various signals may be sent from the
ここで、バーンイン試験を正しく行うためには、コンタクトピン９とアウタリード５ｂとの電気的接続性が重要となる。このため、図７に示すように、コンタクトピン９の表面には、例えば金（Ａｕ）からなるめっき層９ｃが形成されている。詳しくは、銅合金（例えばＢｅ−Ｃｕ）の基材９ａの表面に、ニッケル（Ｎｉ）からなる下地めっき層９ｂを形成し、その表面に金のめっき層９ｃを形成している。また、前記の通り、アウタリード５ｂとコンタクトピン９を接触させる際には、ワイピング動作を行うことで、確実に接触させている。
Here, in order to correctly perform the burn-in test, the electrical connectivity between the
しかし、アウタリード５ｂの表面には、外装めっき層５ｅが形成されているため、使用回数を重ねると、コンタクトピン９の表面に外装めっき層５ｅ由来の半田９ｄなどの異物が付着し、堆積する。つまり、コンタクトピン９のアウタリード５ｂと接触する領域に半田９ｄが堆積する。この結果、コンタクトピン９とアウタリード５ｂとの接触箇所の抵抗値が高くなることで、バーンイン試験において、正しく過負荷をかけられない問題が発生する。
However, since the
このため、ソケット７は、少なくとも複数回のバーンイン試験を行う毎、あるいは１回毎に、コンタクトピン９の表面に付着した半田９ｄを取り除くための洗浄工程が必要となる。以下、本実施の形態１の洗浄方法について説明する。図８は、本実施の形態１のソケットの上面側を洗浄槽に浸漬した状態を示す断面図である。また、図９は図８に示す洗浄槽の変形例を示す断面図である。
For this reason, the
ソケット７の洗浄工程は、図４に示すＱＦＰ１をそれぞれ取り外した後で行う。押し込みピン１３を押し下げることにより、コンタクトピン９がアウタリード５ｂから離れるので、ＱＦＰ１を取り出すことができる。洗浄工程ではコンタクトピン９に堆積した半田を洗浄液（半田はく離液）１８ａに浸漬することにより除去する。
The cleaning process of the
本実施の形態１では、洗浄工程の効率を向上する観点から、図８に示すようにバーンインボード１０に取り付けられたソケット７を取り外すことなく洗浄を行う。この場合、バーンインボード１０まで洗浄液１８ａに浸漬されると、ソケット７あるいはコンデンサ１６などの電子部品を固定している半田（接合材１７）まで溶解してしまい、ソケット７や電子部品が外れてしまう。このため本実施の形態１では、図８に示すようにバーンインボード１０とソケット７の上下を反転し、洗浄液１８ａが充填された洗浄槽１８に複数のソケット７の上面７ａ（図６参照）側のみが洗浄液１８ａに浸るようにバーンインボード１０を洗浄槽１８に配置する。洗浄槽１８には、例えば図８に示すように液面計１８ｂが配置されており、この液面計１８ｂで洗浄液１８ａの水位を調節することにより、バーンインボード１０が洗浄液１８ａに浸ることを防止することができる。
In the first embodiment, from the viewpoint of improving the efficiency of the cleaning process, the cleaning is performed without removing the
ここで、図８に示すようにソケット７の上下を反転させて洗浄液１８ａに浸漬する場合、新たな課題が生じることを本発明者は見出した。すなわち、バーンイン試験のソケット７は上面側にＱＦＰ１を収容するための窪み（収容部８）を有しているため、単に上下を反転させたのみでは、窪み部分に気体がたまるため、収容部８は洗浄液１８ａに十分に浸らない。また、コンタクトピン９、特に、図７に示す半田９ｄが堆積しているコンタクトピン９の先端部分は収容部８の内部に配置されている。この結果、コンタクトピン９に堆積した半田９ｄを十分に除去することができないという課題が判明した。
Here, the present inventor has found that when the
そこで、本実施の形態１では、上記新たな課題に基づいて、複数のソケット７の上面７ａにそれぞれ形成された収容部８内の気体を収容部８の外に排出する工程を設けることにより、コンタクトピン９を洗浄液１８ａに確実に浸漬する構成とした。具体的手段としては、例えば、図８に示すように、収容部８が配置される位置に排気ノズル１８ｃを配置して、収容部８内の気体を排気する。排気ノズル１８ｃは、複数のソケット７の収容部８のそれぞれに対応させて配置する。詳しくは、排気ノズル１８ｃの先端が収容部８内に位置するように配置する。排気ノズル１８ｃの先端が収容部８内に位置していれば、排気容量を調節することにより、収容部８内の気体を排気することができる。収容部８内の排気が進み、残留する気体が少なくなると、排気ノズル１８ｃから洗浄液１８ａも排出されることとなるが、この場合、排気ノズル１８ｃで回収された洗浄液１８ａを再度、洗浄槽１８に流入させる経路（循環経路１８ｄ）を設けることにより、洗浄液１８ａの不足を防止することができる。
Therefore, in the first embodiment, based on the above new problem, by providing a step of discharging the gas in the
このように本実施の形態１によれば、洗浄液１８ａをコンタクトピン９の先端に確実に接触させることができるため、コンタクトピン９の先端に堆積した半田を効率的に取り除くことができる。
As described above, according to the first embodiment, since the cleaning liquid 18a can be reliably brought into contact with the tip of the
また、コンタクトピン９の先端は、前記したように蓋１５を押し込んでいない状態においては、ばねの力が作用するので、収容部８の底面に近い位置に配置されている。このため、コンタクトピン９の先端と収容部８の底面との間に十分な隙間が確保されない場合には、洗浄液１８ａとの接触が不十分となる場合がある。したがって、洗浄工程では、蓋１５をバーンインボード１０の方向に押し込んだ状態で行うことが好ましい。これにより、コンタクトピン９の先端と収容部８の底面との間に十分な隙間を確保することができるので、より確実に洗浄液１８ａと接触させることができる。
Further, the tip of the
図８に示すようにソケット７の上下を反転して洗浄槽１８に設置した場合、ソケット７およびバーンインボード１０の自重により蓋１５がソケット７の方向に押し込まれることとなるので、コンタクトピン９の先端は、ある程度開いた状態となる。
When the
しかし、ソケット７およびバーンインボード１０の自重による押し込み力では、十分な隙間が確保できない場合には、変形例として図９に例示するように、蓋１５を押し込んだ状態で、バーンインボード１０と複数のソケット７を挟んで固定するソケット開き治具１９を用いて行うことができる。
However, when a sufficient gap cannot be secured by the pushing force due to the weight of the
図９に示すソケット開き治具１９の構成を説明すると、以下である。ソケット開き治具１９は、バーンインボード１０の裏面側に配置するボード抑え板１９ａ、ソケット７の上面側に配置されるソケット抑え板１９ｂ、ボード抑え板１９ａとソケット抑え板１９ｂを所定の間隔で固定し、一体化させるクリアランス調整部材１９ｃ、およびボード抑え板１９ａとバーンインボード１０の間に配置され、ソケット７の端子１４ａを保護する保護部材１９ｄを備えている。ソケット開き治具１９は一対の板（ボード抑え板１９ａおよびソケット抑え板１９ｂ）でバーンインボード１０と複数のソケット７を挟みこんで固定することにより、各ソケット７に取り付けられた蓋１５をソケット７の方向に押し込んだ状態で固定することができる。なお、保護部材１９ｄは、バーンインボード１０およびソケット７を挟みこんだときにソケット７の端子１４ａ（図６参照）が変形してしまうのを防止するための緩衝部材であり、ゴムなどの弾性体で構成されている。
The configuration of the
このように、バーンインボード１０と複数のソケット７を挟んで固定するソケット開き治具１９を用いることにより、確実にコンタクトピン９の先端と収容部８の底面との間に十分な隙間を確保することができるので、コンタクトピン９の先端部分の洗浄信頼性を向上させることができる。
In this way, by using the
洗浄工程が終わると、リンス工程として、ソケット７に付着した洗浄液１８ａを洗い流す。図１０は、本実施の形態１のリンス工程を説明するための断面図である。本工程では、例えば水などからなるリンス液をソケット７の上面７ａ側に当てることにより、洗浄液１８ａを取り除く。ここで、リンス工程では、図８あるいは図９に示す洗浄槽１８にリンス液を充填して行うこともできる。しかし、リンス工程では、ソケット７から取り除かれた半田の残渣が残っている場合がある。このため、洗浄槽１８のように液を溜めて濯ぐ方法（溜め濯ぎ方式）では、繰り返し使用した場合に、リンス液内に残った半田の残渣が再付着する場合がある。また、溜め濯ぎ方式で、繰り返しリンス工程を行うと、リンス液中の洗浄液１８ａの濃度が上昇し、十分な濯ぎ効果が得られない場合がある。したがって、リンス液からの再汚染を防止する観点からは、図１０に示すようにソケット７の上面７ａにノズル２０からリンス液２１を吹き付けるように当てて行う方式が好ましい。図１０では、ソケット７の上面７ａ（図６参照）側が下向きとなるようにバーンインボード１０を配置して、ソケット７の下側にリンス液２１を吹き付けるノズル２０を配置している。
When the cleaning process is completed, the cleaning liquid 18a attached to the
（実施の形態２）
前記実施の形態１では、ソケット７の上面７ａ側を洗浄液１８ａに浸してコンタクトピン９の先端に堆積した半田を取り除く方法について説明した。しかし、製造効率向上の観点からは、ソケット７の洗浄を行ってから次の洗浄を行うまでに行うバーンイン試験の回数をできる限り増やすことが好ましい。しかし、このようにソケット７の洗浄を行ってから次の洗浄を行うまでに行うバーンイン試験の回数を増やした場合、洗浄液１８ａに浸したのみでは半田を除去しきれない場合がある。
(Embodiment 2)
In the first embodiment, the method of removing the solder deposited on the tip of the
本実施の形態２では、洗浄液１８ａに浸したのみでは除去しきれない半田を効率的に除去する方法について説明する。図１１は、本実施の形態２の研磨工程を説明する図であって、コンタクトピンの周辺を拡大して示す要部拡大平面図である。なお、本実施の形態２では、前記実施の形態１で説明した洗浄工程に研磨工程を追加している点を除き、前記実施の形態１と同様であるため、重複する説明は省略する。 In the second embodiment, a method of efficiently removing solder that cannot be removed only by being immersed in the cleaning liquid 18a will be described. FIG. 11 is a diagram for explaining the polishing process of the second embodiment, and is an enlarged plan view of a main part showing the periphery of the contact pin in an enlarged manner. The second embodiment is the same as the first embodiment except that a polishing process is added to the cleaning process described in the first embodiment.
図１１において、本実施の形態２の研磨工程では、研磨シート２２をコンタクトピン９の先端に押し当てた状態で擦ることにより半田９ｄを取り除く。ここで、研磨シート２２を単にコンタクトピン９に押し当てて擦るのみでは、研磨シート２２がコンタクトピン９の押圧力を分散してしまうため、容易に半田９ｄを取り除くことができない。
In FIG. 11, in the polishing process of the second embodiment, the
そこで、本実施の形態２では、図１１に示すように、収容部８内にサポート台（研磨サポート台）２３を配置して、サポート台２３とコンタクトピン９の先端とで、研磨シート２２を挟みこんだ状態で研磨する。これにより、コンタクトピン９の先端に一定の押圧力を加えることができるので、半田９ｄを容易に研磨することができる。
Therefore, in the second embodiment, as shown in FIG. 11, a support base (polishing support base) 23 is arranged in the
また、サポート台２３の上面（研磨シート２２を配置する面）には、コンタクトピン９の先端と対向する位置に屈曲部２３ａが形成されており、コンタクトピン９の先端は、この屈曲部２３ａ上に配置された研磨シート２２によって、包まれる状態で配置されている。換言すると、サポート台２３の上面は、傾斜角度の異なる第１の面２３ｂ（図１１では水平）および第２の面２３ｃ（図１１では数十度）を有し、コンタクトピン９の先端は、傾斜角度が変化する地点である屈曲部２３ａと対向する位置に配置されている。
Further, a
これにより、単に平坦なサポート台を用いて研磨シート２２を挟みこむ場合と比較して、図１１に示すように、半田９ｄが堆積した領域を広く研磨シート２２で覆うことができる。この状態で研磨シート２２を上方に引き抜くと、研磨シート２２と当接した領域全体が研磨されることとなるので、当該領域の半田９ｄが研磨される。すなわち、容易に半田９ｄを取り除くことができる。
As a result, as compared with a case where the polishing
（実施の形態３）
前記実施の形態１、２では、コンタクトピン９の先端に堆積した半田９ｄを取り除く方法について説明した。しかし、半田９ｄを除去する際に、コンタクトピン９の表面に形成された金めっき等のめっき層９ｃまで除去されてしまう場合がある。特に前記実施の形態２で説明したように、物理的に研磨して半田を除去する場合には、めっき層９ｃの一部が剥がれてしまう場合がある。この場合、コンタクトピン９の表面に再度めっき処理を施し、めっき層９ｃを形成する必要がある。
(Embodiment 3)
In the first and second embodiments, the method of removing the
本実施の形態３では、コンタクトピン９の表面にめっき層を形成する方法について説明する。なお、本実施の形態３では、前記実施の形態１、２で説明した洗浄工程あるいは研磨工程にめっき工程を追加している点を除き、前記実施の形態１、２と同様であるため、重複する説明は省略する。
In the third embodiment, a method for forming a plating layer on the surface of the
図１２は本実施の形態３のめっき工程を示す説明図であって、ソケットの上面側を洗浄槽に浸漬した状態を示す断面図である。 FIG. 12 is an explanatory view showing the plating step of the third embodiment, and is a cross-sectional view showing a state in which the upper surface side of the socket is immersed in a cleaning tank.
図１１に示すコンタクトピン９の表面にめっき層９ｃを形成する場合、ソケット７をめっき液中に浸漬した状態でコンタクトピン９に通電し、めっき層９ｃを形成する電気めっき法が好ましい。また、前記実施の形態１、２と同様に、本実施の形態３でも、洗浄工程、あるいは研磨工程は、各ソケット７をバーンインボード１０から取り外すことなく一括して行うので、めっき工程でも複数のソケット７がバーンインボード１０に取り付けられた状態で行うのが、製造効率の観点から好ましい。
When the
ところが、既述の通り、本実施の形態３のソケット７は、収容部８に窪みを有しているため、単にバーンインボード１０とソケット７の上下を反転してめっき液に浸けるのみでは、収容部８に空気などの気体が滞留する結果、コンタクトピン９の先端がめっき液と接触しないという問題が生じる。
However, as described above, the
そこで、本実施の形態３では、前記実施の形態１の洗浄工程において説明した技術を応用して収容部８に滞留する気体を排出する機構をめっき槽に設けた。すなわち、本実施の形態３では、図１２に示すようにバーンインボード１０とソケット７の上下を反転し、めっき液２６ａが充填されためっき槽２６に複数のソケット７の上面７ａ（図６参照）側のみがめっき液２６ａに浸るようにバーンインボード１０をめっき槽２６に配置する。
Therefore, in the third embodiment, a mechanism for discharging the gas staying in the
また、めっき槽２６には、液面計１８ｂ（図８参照）が配置されており、この液面計１８ｂでめっき液２６ａの水位を調節することにより、バーンインボード１０がめっき液２６ａに浸ることを防止することができる。
Further, a
また、本実施の形態３では、複数のソケット７の上面７ａにそれぞれ形成された収容部８内の気体を収容部８の外に排出する工程を設けることにより、コンタクトピン９をめっき液２６ａに確実に浸漬する構成とした。具体的手段としては、例えば、図１２に示すように、収容部８が配置される位置に排気ノズル１８ｃを配置して、収容部８内の気体を排気する。排気ノズル１８ｃは、複数のソケット７の収容部８のそれぞれに対応させて配置する。詳しくは、排気ノズル１８ｃの先端が収容部８内に位置するように配置する。排気ノズル１８ｃの先端が収容部８内に位置していれば、排気容量を調節することにより、収容部８内の気体を排気することができる。収容部８内の排気が進み、残留する気体が少なくなると、排気ノズルからめっき液２６ａも排出されることとなるが、この場合、排気ノズル１８ｃで回収されためっき液２６ａを再度めっき槽２６に流入させる経路（循環経路１８ｄ）を設けることにより、めっき液２６ａの不足を防止することができる。
Moreover, in this
また、めっき工程においては、コンタクトピン９の先端がめっき液２６ａに完全に浸っていない場合、形成されるめっき層９ｃ（図１１参照）の層厚が変化してしまうため、抵抗値が変化してしまう虞がある。このため、本実施の形態３では、コンタクトピン９の先端をめっき液２６ａに浸漬することを確実にするため、前記実施の形態１の変形例として図９を用いて説明したソケット開き治具１９を用いている。
Further, in the plating process, when the tip of the
めっき工程に、バーンインボード１０と複数のソケット７を挟んで固定するソケット開き治具１９を用いることにより、確実にコンタクトピン９の先端と収容部８の底面との間に十分な隙間を確保することができるので、コンタクトピン９の先端部分をめっき液２６ａに確実に浸漬することができるので、めっき信頼性を向上させることができる。
By using a
また、めっき工程にソケット開き治具１９を用いる場合、図１２に示すように保護部材１９ｄとバーンインボード１０との間に給電シート２４を配置することができる。この給電シート２４は、例えばアルミ箔などの金属薄膜からなる導電性シートであり、図１２に示すようにバーンインボード１０の裏面形状に倣って変形させることができる。また、ソケット開き治具１９の保護部材１９ｄをゴムなどの弾性体で構成すると、保護部材１９ｄがバーンインボード１０の裏面形状に倣って変形するので、給電シート２４と、バーンインボード１０の裏面側から露出するソケット７の端子１４ａの密着性を向上させることができる。
Moreover, when using the socket opening jig |
ここで、電気めっき法では、図１２に示すように給電シート２４と、めっき液２６ａ内に配置した電極２５の間で通電することにより、コンタクトピン９の表面に、例えば金など所望の金属めっき層を析出させる。したがって、形成されるめっき層９ｃ（図１１参照）の層厚は、供給される電流量が変化すると、異なる厚さとなる。
Here, in the electroplating method, as shown in FIG. 12, a desired metal plating such as gold is applied to the surface of the
つまり、本実施の形態３によれば、給電シート２４とソケット７の端子１４ａの密着性を向上させることにより、めっき工程において供給される電流量を安定化させることができるため、コンタクトピン９の表面に形成されるめっき層９ｃ（図１１参照）の層厚を略一定とすることができる。このため、前記実施の形態１において説明したバーンイン試験において、コンタクトピン９からＱＦＰ１に供給される電流量を安定化させて正しく負荷をかけることができる。
That is, according to the third embodiment, the amount of current supplied in the plating process can be stabilized by improving the adhesion between the
なお、本実施の形態３では、前記実施の形態１で説明した洗浄工程、および前記実施の形態２で説明した研磨工程の後で、めっき工程を行う態様について説明したが、これに限定されるわけではない。コンタクトピン９の先端に堆積した半田などの異物の状況に応じて、洗浄工程あるいは研磨工程のいずれか一方を省略して行うことができる。この場合、いずれか一方の工程を省略することにより、製造効率を向上させることができる。
In the third embodiment, the embodiment in which the plating process is performed after the cleaning process described in the first embodiment and the polishing process described in the second embodiment has been described. However, the present invention is not limited thereto. Do not mean. Depending on the state of foreign matter such as solder deposited on the tip of the
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
例えば、実施の形態１〜３では半導体装置の例としてＱＦＰについて説明した。しかし、実施の形態１〜３で説明した技術は、バーンイン試験を行うためのソケットの上面側に、窪んだ収容部が形成されている場合に広く適用することができる。例えば、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）など、半導体装置の外部端子がパッケージの下面側に配置されるタイプのパッケージがある。これらのパッケージのバーンイン試験を行うソケットにおいては、外部端子と接触させるコンタクトピンの配置が収容部の底面側に配置されることとなるので、ソケットの上面側を洗浄液、あるいはめっき液に浸漬させた際に、収容部に残留する気体を排気することで、洗浄信頼性、あるいはめっき信頼性を大きく向上させることができる。 For example, in the first to third embodiments, QFP has been described as an example of a semiconductor device. However, the techniques described in the first to third embodiments can be widely applied when a recessed housing portion is formed on the upper surface side of the socket for performing the burn-in test. For example, there is a type of package in which external terminals of a semiconductor device are arranged on the lower surface side of the package, such as a QFN (Quad Flat Non-leaded package) and a BGA (Ball Grid Array). In the socket for performing the burn-in test of these packages, the arrangement of the contact pins to be brought into contact with the external terminals is arranged on the bottom surface side of the accommodating portion, so that the upper surface side of the socket is immersed in a cleaning solution or a plating solution. At this time, by exhausting the gas remaining in the housing portion, it is possible to greatly improve the cleaning reliability or the plating reliability.
本発明は、バーンイン試験を行う半導体装置に利用可能である。 The present invention is applicable to a semiconductor device that performs a burn-in test.
１ ＱＦＰ（半導体装置）
２ チップ（半導体チップ）
２ａ 主面
２ｂ 裏面
２ｃ パッド（端子）
３ 接着剤
４ 封止体
５ａ インナリード（リード）
５ｂ アウタリード
５ｃ ダイパッド（チップ搭載部）
５ｄ めっき層
５ｅ 外装めっき層
６ ワイヤ（導電性部材）
７ ソケット
７ａ 上面
７ｂ 下面
８ 収容部
９ コンタクトピン
９ａ 基材
９ｂ 下地めっき層
９ｃ めっき層
９ｄ 半田
１０ バーンインボード（配線基板）
１１ 誘い込みガイド
１２ 位置決めガイド
１３ 押し込みピン
１４ 接触治具
１４ａ 端子
１５ 蓋
１６ コンデンサ（電子部品）
１７ 接合材
１８ 洗浄槽
１８ａ 洗浄液（半田はく離液）
１８ｂ 液面計
１８ｃ 排気ノズル
１８ｄ 循環経路
１９ ソケット開き治具
１９ａ ボード抑え板
１９ｂ ソケット抑え板
１９ｃ クリアランス調整部材
１９ｄ 保護部材
２０ ノズル
２１ リンス液
２２ 研磨シート
２３ サポート台（研磨サポート台）
２３ａ 屈曲部
２３ｂ 第１の面
２３ｃ 第２の面
２４ 給電シート
２５ 電極
２６ めっき槽
２６ａ めっき液
1 QFP (semiconductor device)
2 chips (semiconductor chips)
3 Adhesive 4
7
11
17
18 b
Claims (5)
前記複数の半導体装置をそれぞれ収容する複数のソケットを有し、前記複数のソケットと電気的に接続される配線基板を準備する工程と、
前記複数のソケットに前記半導体装置を位置合わせしてそれぞれ収容し、前記複数のソケットがそれぞれ有する複数の接触治具と、前記半導体装置の複数の外部端子を接触させた状態で、加速試験を行う工程と、
前記加速試験の後、前記半導体装置を取り外し、前記複数のソケットが前記配線基板に取り付けられた状態で、前記複数のソケットを一括して洗浄する洗浄工程と、を含み、
前記ソケットは、前記半導体装置を収容する窪みが形成された収容部が配置される上面、前記収容部内に配置され、前記加速試験の際に前記半導体装置の前記外部端子と接触して通電する前記接触治具、および前記配線基板と電気的に接続される端子が配置される下面を、それぞれ有し、
前記洗浄工程には、
洗浄液が充填された洗浄槽に前記複数のソケットの前記上面側が前記洗浄液に浸るように、前記配線基板を前記洗浄槽に配置する工程と、
前記複数のソケットの前記上面にそれぞれ形成された前記収容部内の気体を前記収容部の外に排出する工程と、が含まれることを特徴とする半導体装置の製造方法。 Preparing a plurality of semiconductor devices having a plurality of external terminals;
Preparing a wiring board having a plurality of sockets respectively accommodating the plurality of semiconductor devices and electrically connected to the plurality of sockets;
The semiconductor device is aligned and accommodated in the plurality of sockets, and an acceleration test is performed in a state where the plurality of contact jigs included in the plurality of sockets and the plurality of external terminals of the semiconductor device are in contact with each other. Process,
After the acceleration test, the semiconductor device is removed, and the plurality of sockets are attached to the wiring board, and the plurality of sockets are cleaned at once.
The socket is disposed in the housing portion, an upper surface on which a housing portion in which a recess for housing the semiconductor device is formed is disposed, and is energized in contact with the external terminal of the semiconductor device during the acceleration test. Each having a lower surface on which a contact jig and a terminal electrically connected to the wiring board are arranged;
For the washing step,
Arranging the wiring board in the cleaning tank so that the upper surface side of the plurality of sockets is immersed in the cleaning liquid in a cleaning tank filled with the cleaning liquid;
And a step of discharging the gas in the housing part formed respectively on the upper surfaces of the plurality of sockets to the outside of the housing part.
前記収容部内の気体を前記収容部の外に排出する工程では、前記複数のソケットがそれぞれ有する前記収容部内に、排気ノズルの先端を配置して行うことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the step of discharging the gas in the housing part to the outside of the housing part is performed by disposing a tip of an exhaust nozzle in each of the housing parts of the plurality of sockets.
前記洗浄工程の後、前記複数の接触治具に堆積した異物を研磨シートにより研磨して取り除く研磨工程を有し、
前記研磨工程は、前記ソケットの収容部内に研磨サポート台を配置して、前記研磨サポート台と前記接触治具の先端とで、前記研磨シートを挟みこんだ状態で研磨を行い、
前記研磨サポート台の上面は、傾斜角度の異なる第１の面および第２の面を有し、前記接触治具の先端は、前記第１および第２の面の傾斜角度が変化する地点である屈曲部に当たる位置に配置されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
After the cleaning step, there is a polishing step to remove the foreign matter accumulated on the plurality of contact jigs by polishing with a polishing sheet,
In the polishing step, a polishing support table is disposed in the socket housing, and polishing is performed with the polishing sheet sandwiched between the polishing support table and the tip of the contact jig,
The upper surface of the polishing support base has first and second surfaces with different inclination angles, and the tip of the contact jig is a point where the inclination angles of the first and second surfaces change. A method of manufacturing a semiconductor device, wherein the semiconductor device is disposed at a position corresponding to a bent portion.
前記洗浄工程の後、前記接触治具の表面に金属のめっき層を形成するめっき工程を有し、
前記めっき工程には、
めっき液が充填されためっき槽に前記複数のソケットの前記上面側が前記めっき液に浸るように、前記配線基板を前記めっき槽に配置する工程と、
前記複数のソケットの前記上面にそれぞれ形成された前記収容部内の気体を前記収容部の外に排出する工程と、が含まれることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
After the cleaning step, a plating step of forming a metal plating layer on the surface of the contact jig,
In the plating step,
Placing the wiring board in the plating bath so that the upper surface side of the plurality of sockets is immersed in the plating solution in a plating bath filled with a plating solution;
And a step of discharging the gas in the housing part formed respectively on the upper surfaces of the plurality of sockets to the outside of the housing part.
前記複数の半導体装置をそれぞれ収容する複数のソケットを有し、前記複数のソケットと電気的に接続される配線基板を準備する工程と、
前記複数のソケットに前記半導体装置を位置合わせしてそれぞれ収容し、前記複数のソケットがそれぞれ有する複数の接触治具と、前記半導体装置の複数の外部端子を接触させた状態で、加速試験を行う工程と、
前記加速試験の後、前記半導体装置を取り外し、前記複数のソケットが前記配線基板に取り付けられた状態で、前記複数の接触治具に堆積した異物を研磨シートにより研磨して取り除く研磨工程と、
前記研磨工程の後、前記接触治具の表面に金属のめっき層を形成するめっき工程と、を含み、
前記めっき工程には、
めっき液が充填されためっき槽に前記複数のソケットの前記上面側が前記めっき液に浸るように、前記配線基板を前記めっき槽に配置する工程と、
前記複数のソケットの前記上面にそれぞれ形成された前記収容部内の気体を前記収容部の外に排出する工程と、が含まれることを特徴とする半導体装置の製造方法。 Preparing a plurality of semiconductor devices having a plurality of external terminals;
Preparing a wiring board having a plurality of sockets respectively accommodating the plurality of semiconductor devices and electrically connected to the plurality of sockets;
The semiconductor device is aligned and accommodated in the plurality of sockets, and an acceleration test is performed in a state where the plurality of contact jigs included in the plurality of sockets and the plurality of external terminals of the semiconductor device are in contact with each other. Process,
After the acceleration test, the semiconductor device is removed, a polishing step of removing foreign substances accumulated on the plurality of contact jigs by polishing with a polishing sheet in a state where the plurality of sockets are attached to the wiring board;
After the polishing step, a plating step of forming a metal plating layer on the surface of the contact jig,
In the plating step,
Placing the wiring board in the plating bath so that the upper surface side of the plurality of sockets is immersed in the plating solution in a plating bath filled with a plating solution;
And a step of discharging the gas in the housing part formed respectively on the upper surfaces of the plurality of sockets to the outside of the housing part.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008303671A JP2010127806A (en) | 2008-11-28 | 2008-11-28 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008303671A JP2010127806A (en) | 2008-11-28 | 2008-11-28 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010127806A true JP2010127806A (en) | 2010-06-10 |
Family
ID=42328309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008303671A Pending JP2010127806A (en) | 2008-11-28 | 2008-11-28 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010127806A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112657873A (en) * | 2020-11-26 | 2021-04-16 | 大唐陈村水力发电厂 | Oil sludge removal process method for hydropower station equipment |
-
2008
- 2008-11-28 JP JP2008303671A patent/JP2010127806A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112657873A (en) * | 2020-11-26 | 2021-04-16 | 大唐陈村水力发电厂 | Oil sludge removal process method for hydropower station equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7025600B2 (en) | Semiconductor device having external contact terminals and method for using the same | |
| US6288559B1 (en) | Semiconductor testing using electrically conductive adhesives | |
| US10177056B2 (en) | Repackaged integrated circuit assembly method | |
| US5705933A (en) | Resuable carrier for burn-in/testing on non packaged die | |
| US10109606B2 (en) | Remapped packaged extracted die | |
| US10177054B2 (en) | Method for remapping a packaged extracted die | |
| WO2005093442A1 (en) | Method for manufacturing semiconductor integrated circuit device | |
| KR19980070993A (en) | Semiconductor device mounting structure and semiconductor device mounting method | |
| JP2004138405A (en) | Probe for measuring semiconductor device | |
| JP2009294187A (en) | Component for testing device of electronic component, and test method | |
| JP3897596B2 (en) | Mounted body of semiconductor device and wiring board | |
| KR100228472B1 (en) | Test instrument plate and its test method | |
| JP2010283303A (en) | Semiconductor device and method of manufacturing the same | |
| US20090058447A1 (en) | Fault analyzer | |
| JP3074264B2 (en) | Semiconductor device and its manufacturing method, lead frame and its manufacturing method | |
| JP2010127806A (en) | Method for manufacturing semiconductor device | |
| JP4266331B2 (en) | Manufacturing method of probe unit | |
| KR100260276B1 (en) | Vertical lead-on-chip package | |
| JP2004138391A (en) | Method for manufacturing semiconductor device | |
| US20140373869A1 (en) | Method for removing solder balls from chip | |
| KR100555714B1 (en) | Method for manufacturing a contact guide film in an inspection socket for semiconductor package | |
| US20110133319A1 (en) | Auxiliary leadframe member for stabilizing the bond wire process | |
| JP2005061978A (en) | Socket for semiconductor device and its cleaning method | |
| KR0163870B1 (en) | Known good die test lead frame | |
| JP2017130522A (en) | Resin-attached lead frame substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20100528 Free format text: JAPANESE INTERMEDIATE CODE: A712 |