JP2010119083A - Operational amplifier - Google Patents
Operational amplifier Download PDFInfo
- Publication number
- JP2010119083A JP2010119083A JP2009148605A JP2009148605A JP2010119083A JP 2010119083 A JP2010119083 A JP 2010119083A JP 2009148605 A JP2009148605 A JP 2009148605A JP 2009148605 A JP2009148605 A JP 2009148605A JP 2010119083 A JP2010119083 A JP 2010119083A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- output
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、出力電圧の制限機能を備えた演算増幅器に関する。 The present invention relates to an operational amplifier having an output voltage limiting function.
出力電圧を制限する機能を持つオペアンプは、種々の用途で用いられている。例えば、5Vの電源電圧で動作するオペアンプを用いてセンサ信号を増幅する回路構成を備え、オペアンプの出力電圧が0.4Vから4.6Vまでの範囲を正常と判定し、その電圧範囲から外れたときには断線などの異常が発生したと判定する断線検知機能付きセンサ回路がある。このセンサ回路では、オペアンプの出力電圧を4.6Vの高電位側制限電圧と0.4Vの低電位側制限電圧とで制限している。 An operational amplifier having a function of limiting an output voltage is used in various applications. For example, it has a circuit configuration that amplifies a sensor signal using an operational amplifier that operates with a power supply voltage of 5 V, and the output voltage of the operational amplifier is determined to be normal within the range from 0.4 V to 4.6 V, and is out of the voltage range. There is a sensor circuit with a disconnection detection function that sometimes determines that an abnormality such as disconnection has occurred. In this sensor circuit, the output voltage of the operational amplifier is limited by a high potential side limiting voltage of 4.6V and a low potential side limiting voltage of 0.4V.
特許文献1には、高電位側の電圧制限機能付きオペアンプが開示されている。このオペアンプは、差動入力部と増幅部と出力部とからなる演算増幅回路、出力電圧を分圧する電圧変換部、および電圧変換部の出力電圧と高電位側制限電圧とを比較する比較器を備えている。比較器は、増幅部から出力部の出力トランジスタに流れる電流を比較器の出力に応じて吸い込むことで出力電圧を制限するようになっている。
特許文献1記載のオペアンプでは、出力電圧が高電位側制限電圧よりも高くなると比較器が電流を吸い込み、出力トランジスタが直ちにオフする。出力トランジスタがオフすると出力電圧が低下するので、比較器の出力は開放状態となり、再び出力トランジスタがオンに転じる。このように、特許文献1記載のオペアンプは、電圧制限動作を行う比較器の出力ノードが出力トランジスタのベースに直接接続されているため、出力トランジスタのオンオフ状態が極めて短い周期で反転を繰り返す発振現象が生じやすく、安定性に欠けるという問題があった。
In the operational amplifier described in
本発明は上記事情に鑑みてなされたもので、その目的は、発振を抑えて安定な状態で出力電圧を制限することができる演算増幅器を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an operational amplifier that can suppress oscillation and limit an output voltage in a stable state.
請求項1に記載した演算増幅器は、差動増幅部と、差動増幅部の出力ノードと演算増幅器の出力端子との間に接続された反転直流増幅部と、出力電圧を制限する第1のコンパレータとを備えている。差動増幅部は、差動対を形成する第1、第2のトランジスタと、差動対に接続されたカレントミラー回路を形成する第3、第4のトランジスタと、差動対およびカレントミラー回路に定電流を供給する定電流回路とから構成されている。反転直流増幅部は、位相補償作用を持つコンデンサを含むインピーダンス要素により帰還がかけられている。
The operational amplifier according to
第1のコンパレータは、演算増幅器の出力端子の電圧が高電位側制限電圧よりも高いときに第3のトランジスタに電流を出力するコンパレータおよび上記出力端子の電圧が高電位側制限電圧よりも高いときに第4のトランジスタに電流を出力するコンパレータの何れか一方により構成されている。 The first comparator is a comparator that outputs a current to the third transistor when the voltage at the output terminal of the operational amplifier is higher than the high-potential limit voltage, and when the voltage at the output terminal is higher than the high-potential limit voltage In addition, any one of the comparators that output current to the fourth transistor is configured.
差動増幅部の外から第3、第4のトランジスタに追加的に電流を流すと、差動対における電流状態に反して差動増幅部の出力電圧が変化する。この場合、第1のコンパレータは差動増幅部の出力ノードの電圧低下を抑制する向きの電流を出力するので、差動増幅部の出力電圧が上昇し、演算増幅器の出力電圧が低下して高電位側制限電圧にクランプされる。差動入力電圧が大きくても出力電圧制限機能が有効に作用するように、第1のコンパレータは、定電流回路の出力電流よりも大きい電流を出力可能に構成されている。この第1のコンパレータの電流制御に応じて変化する差動増幅部の出力は、反転直流増幅部のコンデンサによる積分作用を受けて出力されるので、発振が生じにくく、安定した電圧制限動作が可能となる。 When a current is additionally supplied from the outside of the differential amplifier to the third and fourth transistors, the output voltage of the differential amplifier changes against the current state in the differential pair. In this case, since the first comparator outputs a current directed to suppress the voltage drop at the output node of the differential amplifier, the output voltage of the differential amplifier increases and the output voltage of the operational amplifier decreases and increases. Clamped to the potential limit voltage. The first comparator is configured to be able to output a current larger than the output current of the constant current circuit so that the output voltage limiting function operates effectively even if the differential input voltage is large. Since the output of the differential amplifier that changes according to the current control of the first comparator is output after being integrated by the capacitor of the inverting DC amplifier, oscillation is unlikely to occur and stable voltage limiting operation is possible. It becomes.
請求項2に記載した演算増幅器は、出力端子の電圧が低電位側制限電圧よりも低いときに第3のトランジスタに電流を出力するコンパレータおよび出力端子の電圧が低電位側制限電圧よりも低いときに第4のトランジスタに電流を出力するコンパレータの何れか一方により構成される第2のコンパレータを備えている。差動増幅部の外から第3、第4のトランジスタに追加的に電流を流すと、差動対における電流状態に反して差動増幅部の出力電圧が変化する。この場合、第2のコンパレータは差動増幅部の出力ノードの電圧上昇を抑制する向きの電流を出力するので、差動増幅部の出力電圧が低下し、演算増幅器の出力電圧が上昇して低電位側制限電圧にクランプされる。
In the operational amplifier according to
差動入力電圧が大きくても出力電圧制限機能が有効に作用するように、第2のコンパレータは、定電流回路の出力電流よりも大きい電流を出力可能に構成されている。この第2のコンパレータの電流制御に応じて変化する差動増幅部の出力は、反転直流増幅部のコンデンサによる積分作用を受けて出力されるので、発振が生じにくく、安定した電圧制限動作が可能となる。 The second comparator is configured to be able to output a current larger than the output current of the constant current circuit so that the output voltage limiting function operates effectively even if the differential input voltage is large. Since the output of the differential amplifier that changes according to the current control of the second comparator is output by the integration action of the capacitor of the inverting DC amplifier, oscillation is unlikely to occur and stable voltage limiting operation is possible. It becomes.
請求項3に記載した演算増幅器は、上述した第1、第2のコンパレータをともに備えており、高電位側および低電位側の電圧制限を行う。
請求項4〜7および請求項9〜14に記載した演算増幅器において、差動増幅部は、一対の高電位側電源線と低電位側電源線との間に定電流回路、第1、第2のトランジスタおよび第3、第4のトランジスタが接続されて構成されている。
The operational amplifier according to
The operational amplifier according to any one of
請求項4に記載した手段によれば、第1のコンパレータが第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、一対のマルチコレクタ型トランジスタであって各1つのコレクタと両者のベースとが共通に接続された第5および第6のトランジスタと、高電位側電源線と第5および第6のトランジスタの各エミッタとの間にそれぞれ接続され、ベースに高電位側制限電圧および出力端子の電圧が印加された第7および第8のトランジスタと、第5および第6のトランジスタの共通接続ノードと低電位側電源線との間に接続された電流出力回路とを備え、第6のトランジスタの他の1つのコレクタが第4のトランジスタのコレクタに接続されている。演算増幅器の出力端子の電圧が高電位側制限電圧よりも高くなると、高電位側電源線から第8、第6のトランジスタを介して第4のトランジスタに電流が流れ、出力電圧は高電位側制限電圧にクランプされる。
According to the means described in
請求項5に記載した手段によれば、第2のコンパレータが第3のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、差動対を構成し、ベースに低電位側制限電圧および出力端子の電圧が印加された第9および第10のトランジスタと、高電位側電源線と第9および第10のトランジスタのエミッタとの間に接続された電流出力回路とを備え、第10のトランジスタのコレクタが第3のトランジスタのコレクタに接続されている。演算増幅器の出力端子の電圧が低電位側制限電圧よりも低くなると、電流出力回路から第10のトランジスタを介して第3のトランジスタに電流が流れ、出力電圧は低電位側制限電圧にクランプされる。
バイポーラトランジスタに替えてFETを用いた請求項7記載の手段でも同様である。
According to the means described in claim 5, when the second comparator is composed of a comparator that outputs current to the third transistor, the comparator forms a differential pair, and the base has a low potential. And a current output circuit connected between the high-potential side power supply line and the emitters of the ninth and tenth transistors. The collector of the tenth transistor is connected to the collector of the third transistor. When the voltage at the output terminal of the operational amplifier becomes lower than the low potential side limit voltage, current flows from the current output circuit to the third transistor via the tenth transistor, and the output voltage is clamped to the low potential side limit voltage. .
The same applies to the means according to
請求項6に記載した手段によれば、第1のコンパレータが第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、差動対を構成し、ゲートに高電位側制限電圧および出力端子の電圧が印加された第11および第12のトランジスタと、カレントミラー回路を構成する入力側および出力側トランジスタであって、高電位側電源線と第12のトランジスタのドレインとの間に接続された第13のトランジスタおよび高電位側電源線と第4のトランジスタのドレインとの間に接続された第14のトランジスタと、第11および第12のトランジスタのソースと低電位側電源線との間に接続された電流出力回路とを備えている。演算増幅器の出力端子の電圧が高電位側制限電圧よりも高くなると、高電位側電源線から第13、第12のトランジスタを介して電流が流れ、それに伴い高電位側電源線から第14のトランジスタを介して第4のトランジスタに電流が流れる。これにより、出力電圧が高電位側制限電圧にクランプされる。 According to the means described in claim 6, when the first comparator is constituted by a comparator that outputs current to the fourth transistor, the comparator constitutes a differential pair, and the gate has a high potential. Eleventh and twelfth transistors to which a side limit voltage and an output terminal voltage are applied, and input and output transistors constituting a current mirror circuit, the high-potential-side power supply line, the drain of the twelfth transistor, The thirteenth transistor connected between the four transistors, the fourteenth transistor connected between the high-potential-side power supply line and the drain of the fourth transistor, the sources of the eleventh and twelfth transistors, and the low-potential-side power supply. And a current output circuit connected between the lines. When the voltage at the output terminal of the operational amplifier becomes higher than the high potential side limit voltage, current flows from the high potential side power supply line through the thirteenth and twelfth transistors, and accordingly, the high potential side power supply line to the fourteenth transistor. A current flows through the fourth transistor via. As a result, the output voltage is clamped to the high potential side limit voltage.
請求項8に記載した手段によれば、請求項4〜7に記載した手段において定電流回路と電流出力回路の出力電流比は1:2に設定されている。こうした出力電流比は、同一サイズのトランジスタを用いて容易に実現できる。また、定電流回路に対する電流出力回路の電流条件を、極力小さい電流設定により満たすことができる。
According to the means described in
請求項9に記載した手段によれば、第1のコンパレータが第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、一対のマルチコレクタ型トランジスタであって各1つのコレクタと両者のベースとが共通に接続された第5および第6のトランジスタと、高電位側電源線と第5および第6のトランジスタの各エミッタとの間にそれぞれ接続され、ベースに高電位側制限電圧および出力端子の電圧が印加された第7および第8のトランジスタと、第5および第6のトランジスタの共通接続ノードと低電位側電源線との間に接続された電流出力回路と、第5および第6のトランジスタの他の1つのコレクタと低電位側電源線との間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第17および第18のトランジスタと、第5のトランジスタの他の1つのコレクタと低電位側電源線との間に接続されたダイオード接続の形態をなす第19のトランジスタと、第6のトランジスタの他の1つのコレクタと低電位側電源線との間に接続されたダイオード接続の形態をなす第20のトランジスタと、低電位側電源線に接地され、第20のトランジスタとともにカレントミラー回路を構成する第21のトランジスタと、高電位側電源線と第21のトランジスタとの間に接続されたマルチコレクタ型トランジスタであって、1つのコレクタがベースと共通に接続され、他の1つのコレクタが第4のトランジスタのコレクタに接続された第22のトランジスタとを備えている。
According to the means described in
演算増幅器の出力端子の電圧が高電位側制限電圧よりも高くなると、高電位側電源線から第8、第6のトランジスタを介して流れる電流が増加する。一方、高電位側電源線から第7、第5のトランジスタを介して流れる電流が減少し、これに伴い第17、第19のトランジスタに流れる電流も減少する。その結果、第8、第6のトランジスタを介して流れる電流が、第18のトランジスタとともにカレントミラー回路を構成する第17のトランジスタに流れる電流を上回ることで、高電位側電源線から第8、第6のトランジスタを介して第20のトランジスタに電流が流れる。それに伴い高電位側電源線から第22のトランジスタを介して第4のトランジスタに電流が流れる。つまり、第1のコンパレータは、第4のトランジスタに対してソース電流を出力する。これにより、出力電圧が高電位側制限電圧にクランプされる。 When the voltage at the output terminal of the operational amplifier becomes higher than the high potential side limit voltage, the current flowing from the high potential side power supply line through the eighth and sixth transistors increases. On the other hand, the current flowing from the high potential side power supply line through the seventh and fifth transistors decreases, and accordingly, the current flowing to the seventeenth and nineteenth transistors also decreases. As a result, the current flowing through the eighth and sixth transistors exceeds the current flowing through the seventeenth transistor that forms the current mirror circuit together with the eighteenth transistor, so that the eighth, A current flows through the twentieth transistor to the twentieth transistor. Accordingly, a current flows from the high potential side power supply line to the fourth transistor through the twenty-second transistor. That is, the first comparator outputs a source current to the fourth transistor. As a result, the output voltage is clamped to the high potential side limit voltage.
請求項10に記載した手段によれば、第1のコンパレータが第3のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、一対のマルチコレクタ型トランジスタであって各1つのコレクタと両者のベースとが共通に接続された第5および第6のトランジスタと、高電位側電源線と第5および第6のトランジスタの各エミッタとの間にそれぞれ接続され、ベースに高電位側制限電圧および出力端子の電圧が印加された第7および第8のトランジスタと、第5および第6のトランジスタの共通接続ノードと低電位側電源線との間に接続された電流出力回路と、第5および第6のトランジスタの他の1つのコレクタと低電位側電源線との間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第17および第18のトランジスタと、第5のトランジスタの他の1つのコレクタと低電位側電源線との間に接続されたダイオード接続の形態をなす第19のトランジスタと、第6のトランジスタの他の1つのコレクタと低電位側電源線との間に接続されたダイオード接続の形態をなす第20のトランジスタと、低電位側電源線に接地され、第20のトランジスタとともにカレントミラー回路を構成し、コレクタが第3のトランジスタのコレクタに接続された第21のトランジスタとを備えている。
According to the means described in
演算増幅器の出力端子の電圧が高電位側制限電圧よりも高くなると、高電位側電源線から第8、第6のトランジスタを介して流れる電流が増加する。一方、高電位側電源線から第7、第5のトランジスタを介して流れる電流が減少し、これに伴い第17、第19のトランジスタに流れる電流も減少する。その結果、第8、第6のトランジスタを介して流れる電流が、第18のトランジスタとともにカレントミラー回路を構成する第17のトランジスタに流れる電流を上回ることで、高電位側電源線から第8、第6のトランジスタを介して第20のトランジスタに電流が流れる。それに伴い第3のトランジスタから第21のトランジスタを介して低電位側電源線に電流が流れる。つまり、第1のコンパレータは、第3のトランジスタに対してシンク電流を出力する。これにより、出力電圧が高電位側制限電圧にクランプされる。 When the voltage at the output terminal of the operational amplifier becomes higher than the high potential side limit voltage, the current flowing from the high potential side power supply line through the eighth and sixth transistors increases. On the other hand, the current flowing from the high potential side power supply line through the seventh and fifth transistors decreases, and accordingly, the current flowing to the seventeenth and nineteenth transistors also decreases. As a result, the current flowing through the eighth and sixth transistors exceeds the current flowing through the seventeenth transistor that forms the current mirror circuit together with the eighteenth transistor, so that the eighth, A current flows through the twentieth transistor to the twentieth transistor. Accordingly, a current flows from the third transistor to the low potential side power supply line through the twenty-first transistor. That is, the first comparator outputs a sink current to the third transistor. As a result, the output voltage is clamped to the high potential side limit voltage.
請求項11に記載した手段によれば、第2のコンパレータが第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、差動対を構成し、ベースに低電位側制限電圧および出力端子の電圧が印加された第9および第10のトランジスタと、高電位側電源線と第9および第10のトランジスタのエミッタとの間に接続された電流出力回路と、第9および第10のトランジスタのコレクタと低電位側電源線との間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第23および第24のトランジスタと、第9のトランジスタのコレクタと低電位側電源線との間に接続されたダイオード接続の形態をなす第25のトランジスタと、第10のトランジスタのコレクタと低電位側電源線との間に接続されたダイオード接続の形態をなす第26のトランジスタと、低電位側電源線に接地され、第26のトランジスタとともにカレントミラー回路を構成し、コレクタが第4のトランジスタのコレクタに接続された第27のトランジスタとを備えている。
According to the means described in
演算増幅器の出力端子の電圧が低電位側制限電圧よりも低くなると、電流出力回路から第10のトランジスタを介して流れる電流が増加する。一方、電流出力回路から第9のトランジスタを介して流れる電流が減少し、これに伴い第23、第25のトランジスタに流れる電流も減少する。その結果、第10のトランジスタを介して流れる電流が、第24のトランジスタとともにカレントミラー回路を構成する第23のトランジスタに流れる電流を上回ることで、電流出力回路から第10のトランジスタを介して第26のトランジスタに電流が流れる。それに伴い第4のトランジスタから第27のトランジスタを介して低電位側電源線に電流が流れる。つまり、第2のコンパレータは、第4のトランジスタに対してシンク電流を出力する。これにより、出力電圧が低電位側制限電圧にクランプされる。
バイポーラトランジスタに替えてFETを用いた請求項14記載の手段でも同様である。
When the voltage at the output terminal of the operational amplifier becomes lower than the low potential side limit voltage, the current flowing from the current output circuit via the tenth transistor increases. On the other hand, the current flowing from the current output circuit through the ninth transistor decreases, and accordingly, the current flowing through the 23rd and 25th transistors also decreases. As a result, the current flowing through the tenth transistor exceeds the current flowing through the twenty-third transistor constituting the current mirror circuit together with the twenty-fourth transistor, so that the twenty-sixth transistor from the current output circuit through the tenth transistor. Current flows through the transistor. Accordingly, a current flows from the fourth transistor to the low potential side power supply line through the 27th transistor. That is, the second comparator outputs a sink current to the fourth transistor. As a result, the output voltage is clamped to the lower potential limit voltage.
The same applies to the means of
請求項12に記載した手段によれば、第2のコンパレータが第3のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、差動対を構成し、ベースに低電位側制限電圧および出力端子の電圧が印加された第9および第10のトランジスタと、高電位側電源線と第9および第10のトランジスタのエミッタとの間に接続された電流出力回路と、第9および第10のトランジスタのコレクタと低電位側電源線との間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第23および第24のトランジスタと、第9のトランジスタのコレクタと低電位側電源線との間に接続されたダイオード接続の形態をなす第25のトランジスタと、第10のトランジスタのコレクタと低電位側電源線との間に接続されたダイオード接続の形態をなす第26のトランジスタと、低電位側電源線に接地され、第26のトランジスタとともにカレントミラー回路を構成する第27のトランジスタと、高電位側電源線と第27のトランジスタとの間に接続されたマルチコレクタ型トランジスタであって、1つのコレクタがベースと共通に接続され、他の1つのコレクタが第3のトランジスタのコレクタに接続された第28のトランジスタとを備えている。
According to the means described in
演算増幅器の出力端子の電圧が低電位側制限電圧よりも低くなると、電流出力回路から第10のトランジスタを介して流れる電流が増加する。一方、電流出力回路から第9のトランジスタを介して流れる電流が減少し、これに伴い第23、第25のトランジスタに流れる電流も減少する。その結果、第10のトランジスタを介して流れる電流が、第24のトランジスタとともにカレントミラー回路を構成する第23のトランジスタに流れる電流を上回ることで、電流出力回路から第10のトランジスタを介して第26のトランジスタに電流が流れる。それに伴い高電位側電源線から第28のトランジスタを介して第3のトランジスタに電流が流れる。つまり、第2のコンパレータは、第3のトランジスタに対してソース電流を出力する。これにより、出力電圧が低電位側制限電圧にクランプされる。 When the voltage at the output terminal of the operational amplifier becomes lower than the low potential side limit voltage, the current flowing from the current output circuit via the tenth transistor increases. On the other hand, the current flowing from the current output circuit through the ninth transistor decreases, and accordingly, the current flowing through the 23rd and 25th transistors also decreases. As a result, the current flowing through the tenth transistor exceeds the current flowing through the twenty-third transistor constituting the current mirror circuit together with the twenty-fourth transistor, so that the twenty-sixth transistor from the current output circuit through the tenth transistor. Current flows through the transistor. Along with this, a current flows from the high potential side power supply line to the third transistor via the 28th transistor. That is, the second comparator outputs a source current to the third transistor. As a result, the output voltage is clamped to the lower potential limit voltage.
請求項13に記載した手段によれば、第1のコンパレータが第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、差動対を構成し、ゲートに高電位側制限電圧および出力端子の電圧が印加された第11および第12のトランジスタと、カレントミラー回路を構成する入力側および出力側トランジスタであって、高電位側電源線と第12のトランジスタのドレインとの間に接続された第13のトランジスタおよび高電位側電源線と第4のトランジスタのドレインとの間に接続された第14のトランジスタと、第11および第12のトランジスタのソースと低電位側電源線との間に接続された電流出力回路と、高電位側電源線と第11および第12のトランジスタのドレインとの間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第29および第30のトランジスタと、高電位側電源線と第11のトランジスタのドレインとの間に接続されたダイオード接続の形態をなす第31のトランジスタとを備えている。
According to the means described in
演算増幅器の出力端子の電圧が高電位側制限電圧よりも高くなると、第12のトランジスタを介して流れる電流が増加する。一方、第11のトランジスタを介して流れる電流が減少し、これに伴い第29、第31のトランジスタに流れる電流も減少する。その結果、第12のトランジスタを介して流れる電流が、第30のトランジスタとともにカレントミラー回路を構成する第29のトランジスタに流れる電流を上回ることで、高電位側電源線から第13、第12のトランジスタを介して電流が流れる。それに伴い高電位側電源線から第14のトランジスタを介して第4のトランジスタに電流が流れる。つまり、第1のコンパレータは、第4のトランジスタに対してソース電流を出力する。これにより、出力電圧が高電位側制限電圧にクランプされる。 When the voltage at the output terminal of the operational amplifier becomes higher than the high potential side limit voltage, the current flowing through the twelfth transistor increases. On the other hand, the current flowing through the eleventh transistor decreases, and accordingly, the current flowing through the 29th and 31st transistors also decreases. As a result, the current flowing through the twelfth transistor exceeds the current flowing through the twenty-ninth transistor constituting the current mirror circuit together with the thirtieth transistor, so that the thirteenth and twelfth transistors from the high potential side power supply line Current flows through. Accordingly, a current flows from the high potential side power supply line to the fourth transistor through the fourteenth transistor. That is, the first comparator outputs a source current to the fourth transistor. As a result, the output voltage is clamped to the high potential side limit voltage.
請求項15に記載した手段によれば、請求項9〜14に記載した手段において定電流回路と電流出力回路の出力電流比は1:4に設定されている。こうした出力電流比は、同一サイズのトランジスタを用いて容易に実現できる。また、定電流回路に対する電流出力回路の電流条件を、極力小さい電流設定により満たすことができる。
According to the means described in
請求項16に記載した手段によれば、反転直流増幅部の出力回路は、出力端子を出力ノードとするカレントミラー回路と、高電位側電源線とカレントミラー回路の入力ノードとの間に接続された抵抗および第15のトランジスタと、高電位側電源線とカレントミラー回路の出力ノードとの間に接続された第16のトランジスタとから構成されている。カレントミラー回路に流れる電流は抵抗によって制限されるので、出力端子が高電位側電源線に短絡しても出力端子に流れ込む電流が制限され過電流から保護される。
According to the means described in
(第1の実施形態)
以下、本発明の第1の実施形態について図1ないし図6を参照しながら説明する。
図3は、車両に搭載される物理量センサシステムの概略構成図である。電子制御ユニットであるECU1は、物理量センサユニット2に対し電源電圧Vcc(例えば5V)を供給し、物理量センサユニット2から圧力などの物理量に応じた電圧Voを入力する。ECU1において、電圧Voの入力端子と高電位側電源線3または低電位側電源線4(グランド線)との間には、プルアップ抵抗5またはプルダウン抵抗6が接続されている。電圧Voは、A/D変換器7によりデジタル信号に変換される。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
FIG. 3 is a schematic configuration diagram of a physical quantity sensor system mounted on a vehicle. The
物理量センサユニット2は、圧力センサなどのセンシング素子8、センサ信号を増幅する増幅器9およびボルテージフォロアの接続形態を持つオペアンプ10から構成されている。増幅器9とオペアンプ10は1つのICとして構成されているが、そのICにセンシング素子8まで含めてもよい。
The physical
オペアンプ10は、出力電圧Voを高電位側制限電圧VH(例えば4.6V)および低電位側制限電圧VL(例えば0.4V)で制限するクランプ機能を備えている。この高電位側制限電圧VHおよび低電位側制限電圧VLは、固定された電圧でもよいし、D/Aコンバータ(図示せず)等により変更可能な電圧であってもよい。ECU1内のCPUは、上記デジタル信号に応じて物理量(圧力)を検知するとともに、デジタル信号が高電位側制限電圧VHに相当する上限値を上回る場合または低電位側制限電圧VLに相当する下限値を下回る場合に断線状態と判定する。
The
オペアンプ10の基本的な構成を図1に示し、その具体的な回路構成を図2に示す。これらの図において、本発明でいう第1〜第10、第15、第16のトランジスタをそれぞれT1〜T10、T15、T16で表す。
A basic configuration of the
図1に示すように、オペアンプ10は、差動増幅部11、反転直流増幅部12、出力電圧Voを高電位側でクランプする第1のコンパレータ13、および出力電圧Voを低電位側でクランプする第2のコンパレータ14を基本構成としている。差動増幅部11は、反転入力側のトランジスタT1と非反転入力側のトランジスタT2とからなる差動対15、差動対15に定電流を供給する定電流回路16、およびトランジスタT3、T4からなるカレントミラー回路17を備えている。
As shown in FIG. 1, the
反転直流増幅部12は、差動増幅部11の出力ノード18とオペアンプ10の出力端子19との間に接続されており、出力から入力に対し位相補償用のコンデンサ20を含むインピーダンス要素21により帰還がかけられている。図2では、インピーダンス要素21の抵抗はゼロとしている。反転直流増幅部12は、バッファ回路(後述するトランジスタT19)と出力回路22とから構成されている(図2参照)。
The inverting
コンパレータ13、14は、定電流回路16から差動対15に出力される電流Iよりも大きい電流を出力可能な電流出力型コンパレータである。コンパレータ13は、出力端子19の電圧Voが高電位側制限電圧VHよりも高いときにトランジスタT4に電流を出力し、コンパレータ14は、出力端子19の電圧Voが低電位側制限電圧VLよりも低いときにトランジスタT3に電流を出力する。
The
以上の構成をより詳しく説明すると、図2に示すように、一対の高電位側電源線3と低電位側電源線4との間には、抵抗23、マルチコレクタ型のトランジスタT17、差動対15およびカレントミラー回路17が順に接続されている。トランジスタT17は4つのコレクタを有しており、全部で2×Iの定電流を流す。このうち2つのコレクタが差動対15に接続されてIなる定電流を流す。残る2つのコレクタは、それぞれトランジスタT18、T19を介して電源線4に接続されている。トランジスタT19は、反転直流増幅部12のバッファ回路であり、そのベースは差動増幅部11の出力ノード18に接続されている。トランジスタT18は、トランジスタT19のベース電流分を補償して差動増幅部11の対称性を確保するために設けられている。
The above configuration will be described in more detail. As shown in FIG. 2, a
反転直流増幅部12の出力回路22は、電源線4に接地されたトランジスタT20、T21からなるカレントミラー回路24、電源線3とカレントミラー回路24の入力ノードとの間に接続された抵抗25とトランジスタT15、および電源線3とカレントミラー回路24の出力ノード(出力端子19)との間に接続されたトランジスタT16から構成されている。オペアンプ10のソース電流能力を高めるため、トランジスタT16は複数のトランジスタが並列に接続されている。
The
バイアス回路26は、電源線3、4間に直列に接続された抵抗27とトランジスタT22、T23を備え、差動増幅部11およびコンパレータ13、14で用いるバイアス電流2×Iを生成する。また、電源線3、4間に直列に接続されたトランジスタT24と抵抗28を備え、出力回路22で用いるバイアス電流I′を生成する。オペアンプ10のソース電流能力を高めるとともにオペアンプ10の消費電流を低減するため、I<I′の関係に設定されている。
The
コンパレータ13は、トランジスタT5〜T8およびトランジスタT25、T26から構成されている。マルチコレクタ型のトランジスタT5、T6は、それぞれ2つのコレクタを有しており、トランジスタT5、T6のベースと各1つのコレクタが共通に接続されている。この共通接続ノードと電源線4との間には、電流出力回路として動作するトランジスタT25が接続されている。トランジスタT25は、バイアス回路26のトランジスタT23とともにカレントミラー回路を構成しており、トランジスタT5、T6に対し2×Iの定電流を流す。
The
電源線3とトランジスタT5、T6の各エミッタとの間には、それぞれトランジスタT7、T8が接続されている。トランジスタT7のベースには高電位側制限電圧VHが印加され、トランジスタT8のベースには出力電圧Voが印加されている。トランジスタT6の他のコレクタは、トランジスタT4のコレクタ(差動増幅部11の出力ノード18)に接続されており、トランジスタT5の他のコレクタは、ダイオード接続されたトランジスタT26を介して電源線4に接続されている。トランジスタT26は、トランジスタT5、T6の対称性を確保するために設けられている。
Transistors T7 and T8 are connected between the
コンパレータ14は、トランジスタT9、T10からなる差動対29を有している。トランジスタT9のベースには低電位側制限電圧VLが印加され、トランジスタT10のベースには出力電圧Voが印加されている。電源線3とトランジスタT9、T10の共通のエミッタとの間には、抵抗30とトランジスタT27が直列に接続されている。トランジスタT27は、バイアス回路26のトランジスタT24とともにカレントミラー回路を構成しており、トランジスタT9、T10に対し2×Iの定電流を流す電流出力回路として動作する。トランジスタT10のコレクタは、トランジスタT3のコレクタに接続されており、トランジスタT9のコレクタは、ダイオード接続されたトランジスタT28を介して電源線4に接続されている。
The
次に、本実施形態の作用および効果について図4ないし図6を参照しながら説明する。
差動増幅部11は、非反転入力電圧Vinpと反転入力電圧Vinmとの差分電圧(差動入力電圧ΔVin)を増幅して出力ノード18から出力し、反転直流増幅部12は、出力ノード18の電圧を反転増幅して出力端子19から出力する。この場合、カレントミラー回路24の入力側に流れる電流は抵抗25により制限されるため、出力端子19を介してトランジスタT21に流れ込む電流も制限される。また、トランジスタT16に流れる電流は3×I′に制限されている。従って、出力端子19と電源線3または電源線4との短絡に対して保護が図られる。
Next, operations and effects of the present embodiment will be described with reference to FIGS.
The
図4は、コンパレータ13の出力電流特性を示している。なお、図4では、コンパレータ13の全体的な動作を説明するために大まかに表した特性曲線を破線で示し、その部分的な動作(電圧Voが後述する高電位側制限電圧VHと一致する付近の動作)を説明するために詳細に表した特性曲線を実線で示している。図4に破線で示すように、差動入力電圧ΔVinが正となり、高電位側制限電圧VH(4.6V)を基準電位とする出力端子19の電圧ΔVinhが正の向きに大きくなるに従って、トランジスタT25に流れる2×Iの電流のうちトランジスタT6に流れる電流の割合が大きくなる。このとき、トランジスタT6を介してトランジスタT4に流れるコンパレータ出力電流も同じ割合で増大する。差動増幅部11のトランジスタT4に電流が流れ込むと、出力ノード18の電圧が上昇し、出力電圧Voが低下する。
FIG. 4 shows the output current characteristics of the
高電位側制限動作が機能している場合、定電流回路16の出力電流Iの殆どがトランジスタT1を介してカレントミラー回路17の入力側のトランジスタT3に流れる。電圧ΔVinh(或いは差動入力電圧ΔVin)にかかわらず出力電圧Voを高電位側制限電圧VHに制限するため、コンパレータ13は、トランジスタT4に対し少なくともIより大きい電流を出力するだけの電流出力能力を備えている。
When the high potential side limiting operation is functioning, most of the output current I of the constant
このような高電位側制限動作を行うコンパレータ13は、実際には、図4に実線で示すように、電圧ΔVinhが正の値となる少し前の時点から電流を出力する。すなわち、出力端子19の電圧Voが高電位側制限電圧VHより少し低い時点から高電位側制限動作が徐々に機能し始める。その後、電圧Voが高電位側制限電圧VHと一致した時点(電圧ΔVinh=0)で、コンパレータ出力電流の大きさがIとなる。このように、コンパレータ13のトランジスタT6は、電圧Voが高電位側制限電圧VHと一致したときに、定電流回路16の出力電流Iと同じ大きさの電流をトランジスタT4に出力するが、トランジスタT5、T6はトランジスタT25に流れる2×Iの電流で駆動されているので、トランジスタT5にも電流I(=2×I−I)が流れる。すなわち、差動対の左右に同一の電流が流れるので、クランプ時のオフセット電圧(電圧Voが高電位側制限電圧VHにクランプされたときの電圧誤差)を低減できる。
The
図5は、コンパレータ14の出力電流特性を示している。なお、図5では、コンパレータ14の全体的な動作を説明するために大まかに表した特性曲線を破線で示し、その部分的な動作(電圧Voが後述する低電位側制限電圧VLと一致する付近の動作)を説明するために詳細に表した特性曲線を実線で示している。図5に破線で示すように、差動入力電圧ΔVinが負となり、低電位側制限電圧VL(0.4V)を基準電位とする出力端子19の電圧ΔVinlが負の向きに大きくなるに従って、トランジスタT27に流れる2×Iの電流のうちトランジスタT10を介してトランジスタT3に流れるコンパレータ出力電流の割合が大きくなる。差動増幅部11のトランジスタT3に電流が流れ込むと、出力ノード18の電圧が低下し、出力電圧Voが上昇する。
FIG. 5 shows the output current characteristic of the
低電位側制限動作が機能している場合、定電流回路16の出力電流IはトランジスタT1に殆ど流れず、トランジスタT2を介して流れ得る状態となっている。電圧ΔVinl(或いは差動入力電圧ΔVin)にかかわらず出力電圧Voを低電位側制限電圧VLに制限するため、コンパレータ14は、トランジスタT3に対し少なくともIより大きい電流を出力するだけの電流出力能力を備えている。
When the low potential side limiting operation is functioning, the output current I of the constant
このような低電位側制限動作を行うコンパレータ14は、実際には、図5に実線で示すように、電圧ΔVinlが負の値となる少し前の時点から電流を出力する。すなわち、出力端子19の電圧Voが低電位側制限電圧VLより少し低い時点から低電位側制限動作が徐々に機能し始める。その後、電圧Voが低電位側制限電圧VLと一致した時点(電圧ΔVinl=0)で、コンパレータ出力電流の大きさがIとなる。このように、コンパレータ14のトランジスタT10は、電圧Voが低電位側制限電圧VLと一致したときに、定電流回路16の出力電流Iと同じ大きさの電流をトランジスタT3に出力するが、トランジスタT9、T10はトランジスタT27に流れる2×Iの電流で駆動されているので、トランジスタT9にも電流I(=2×I−I)が流れる。すなわち、差動対の左右に同一の電流が流れるので、クランプ時のオフセット電圧(電圧Voが低電位側制限電圧VLにクランプされたときの電圧誤差)を低減できる。
The
図6は、物理量センサユニット2の入出力特性である。横軸は物理量(圧力)を示し、縦軸はオペアンプ10の出力電圧Voを示している。出力電圧Voは、物理量に比例して変化し、高電位側制限電圧VHおよび低電位側制限電圧VLでクランプされる。
FIG. 6 shows input / output characteristics of the physical
以上説明したように、本実施形態のオペアンプ10は、差動増幅部11を構成するカレントミラー回路17の電流を制御して出力電圧Voをクランプするので、電流制御に応じて変化する差動増幅部11の出力は、反転直流増幅部12のコンデンサ20による積分作用を受けて出力される。その結果、出力トランジスタT16のベースを直接制御する従来構成に比べ、発振が生じにくく、安定した電圧制限動作が可能となる。
As described above, the
この場合、高電位側を制限するコンパレータ13および低電位側を制限するコンパレータ14は、差動増幅部11を構成する定電流回路16の出力電流Iよりも大きい電流を出力可能なので、差動入力電圧ΔVinの大小にかかわらず出力電圧Voを確実にクランプすることができる。
In this case, the
また、コンパレータ13、14の最大出力電流は、定電流回路16から差動対15に流れる電流Iの2倍の値に設定されている。このような1:2の電流比によれば、上述した電流条件を極力小さい電流設定により満たすことができる。勿論、抵抗23、27、30を適宜設定して1:k(k>1)の電流比としてもよい。なお、1:k(k>1)の電流比でk<2でも出力電圧Voを制限することができるが、クランプ時のオフセット電圧およびその温度特性等を考慮すれば、1:2の電流比とすることが好ましい。
The maximum output current of the
(第2の実施形態)
次に、本発明の第2の実施形態について図7を参照しながら説明する。
図7は、MOSFETにより構成したオペアンプの回路図である。本発明でいう第1〜第4、第9〜第16のトランジスタをM1〜M4、M9〜M16で表す。このオペアンプ31も、図3に示す物理量センサシステムで用いられる。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG.
FIG. 7 is a circuit diagram of an operational amplifier composed of MOSFETs. The first to fourth and ninth to sixteenth transistors in the present invention are represented by M1 to M4 and M9 to M16. This
オペアンプ31は、差動増幅部32、反転直流増幅部33、出力電圧Voを高電位側でクランプする第1のコンパレータ34、および出力電圧Voを低電位側でクランプする第2のコンパレータ35およびバイアス回路36から構成されている。差動増幅部32は、反転入力側のトランジスタM1と非反転入力側のトランジスタM2とからなる差動対37、差動対37に定電流を供給するトランジスタM17(定電流回路に相当)、およびトランジスタM3、M4からなるカレントミラー回路38を備えている。
The
反転直流増幅部33は、差動増幅部32の出力ノード39とオペアンプ31の出力端子40との間に接続されており、位相補償用のコンデンサ41を含むインピーダンス要素42により帰還がかけられている。反転直流増幅部33は、バッファ回路43と出力回路44とから構成されている。バッファ回路43は、定電流回路として動作するトランジスタM18と、ゲートが出力ノード39に接続されたトランジスタM19とから構成されている。出力回路44は、図2に示す出力回路22と同様に、トランジスタM15、M16、M20、M21および抵抗45から構成されている。トランジスタM20、M21はカレントミラー回路46を構成している。
The inverting
バイアス回路36は、電源線3、4間に直列に接続されたトランジスタM22、抵抗47およびトランジスタM23を備え、バイアス電流Iを生成する。オペアンプ31内の各回路は、このバイアス電流Iを用いて動作する。
The
コンパレータ34は、トランジスタM11、M12からなる差動対48を備えている。トランジスタM11のゲートには高電位側制限電圧VHが印加され、トランジスタM12のゲートには出力電圧Voが印加されている。トランジスタM11、M12の共通のソースと電源線4との間にはトランジスタM25が接続されている。トランジスタM25は、バイアス回路36のトランジスタM23とともにカレントミラー回路を構成している。同一サイズのトランジスタが2並列に接続されているため、トランジスタM11、M12に対し2×Iの定電流を流す。
The comparator 34 includes a
トランジスタM13、M14はカレントミラー回路49を構成している。その入力側トランジスタM13は電源線3とトランジスタM12のドレインとの間に接続されており、出力側トランジスタM14は電源線3とトランジスタM4のドレイン(差動増幅部11の出力ノード18)との間に接続されている。電源線3とトランジスタM11のドレインとの間にはトランジスタM26が接続されている。
The transistors M13 and M14 constitute a
コンパレータ35は、図2に示すコンパレータ35とほぼ同様にしてトランジスタM9、M10、M27、M28から構成されている。トランジスタM9、M10は差動対50を構成している。トランジスタM27は、バイアス回路36のトランジスタM22とともにカレントミラー回路を構成している。同一サイズのトランジスタが2並列に接続されているため、トランジスタM9、M10に対し2×Iの定電流を流す。
The
以上の構成において、差動入力電圧ΔVinが正となり、高電位側制限電圧VHを基準電位とする出力端子40の電圧ΔVinhが正の向きに大きくなるに従って、コンパレータ34のトランジスタM25に流れる2×Iの電流のうちトランジスタM13、M12に流れる電流の割合が大きくなる。このとき、トランジスタM14を介してトランジスタM4に流れるコンパレータ出力電流も同じ割合で増大する。差動増幅部32のトランジスタM4に電流が流れ込むと、出力ノード39の電圧が上昇し、出力電圧Voが低下して高電位側制限電圧VHにクランプされる。コンパレータ35の動作は、コンパレータ14の動作と同様であるため省略する。
In the above configuration, 2 × I flowing through the transistor M25 of the comparator 34 as the differential input voltage ΔVin becomes positive and the voltage ΔVinh of the
本実施形態によっても、第1の実施形態と同様の作用が得られ、発振が生じにくく、安定した電圧制限動作が可能となる。また、第1の実施形態で説明したように、コンパレータ34、35は、差動増幅部32を構成するトランジスタM17(定電流回路)の出力電流よりも大きい電流を出力する必要がある。オペアンプ31では、トランジスタM22、M23に流れる電流を基本として、同一サイズの基本トランジスタの並列接続数に応じて電流の大きさを設定しているので、図7に示すようにトランジスタM25、M27の並列接続数を2に設定することにより、上記電流条件を極力小さい電流設定により満たすことができる。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained, oscillation is hardly generated, and a stable voltage limiting operation is possible. Further, as described in the first embodiment, the
(第3の実施形態)
次に、本発明の第3の実施形態について図8〜図12を参照しながら説明する。
なお、第1の実施形態と同一または相当部分については同一符号を付してその説明を省略する。本実施形態のオペアンプ(演算増幅器)の基本的な構成を図8に示し、その具体的な回路構成を図9に示す。これらの図において、本発明でいう第17〜第27のトランジスタをそれぞれT31〜T41で表す。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS.
In addition, the same code | symbol is attached | subjected about the part which is the same as that of 1st Embodiment, or an equivalent part, and the description is abbreviate | omitted. FIG. 8 shows a basic configuration of an operational amplifier (operational amplifier) according to this embodiment, and FIG. 9 shows a specific circuit configuration thereof. In these drawings, the seventeenth to twenty-seventh transistors referred to in the present invention are represented by T31 to T41, respectively.
図8に示すように、オペアンプ61は、コンパレータ13、14に代えてコンパレータ62、63を備えている。コンパレータ62、63は、定電流回路16から差動対15に出力される電流Iよりも大きい電流を出力可能な電流出力型コンパレータである。第1のコンパレータ62は、出力端子19の電圧Voが高電位側制限電圧VHよりも高いときにトランジスタT4にソース電流を出力し、第2のコンパレータ63は、出力端子19の電圧Voが低電位側制限電圧VLよりも低いときにトランジスタT4にシンク電流を出力する。なお、本明細書におけるソース電流およびシンク電流とは、コンパレータを主体とした場合の電流のことであり、それぞれの流れる方向については図中、矢印で示している。
As shown in FIG. 8, the
図9に示すように、オペアンプ61が備えるバイアス回路64は、第1の実施形態のバイアス回路26に対し、抵抗27に代えて抵抗65を備えている点が異なる。これにより、バイアス回路64は、コンパレータ62、63で用いるバイアス電流4×Iを生成する。コンパレータ62は、第1の実施形態のコンパレータ13に対し、トランジスタT26に代えてトランジスタT31〜T36を備えている点が異なる。トランジスタT25は、バイアス回路64のトランジスタT23とともにカレントミラー回路を構成しており、トランジスタT5、T6に対し4×Iの定電流を流す電流出力回路として機能する。
As shown in FIG. 9, the
トランジスタT5、T6の他のコレクタと電源線4との間には、カレントミラー回路66の入力側および出力側を形成するトランジスタT31およびT32が接続されている。トランジスタT5の他のコレクタは、ダイオード接続されたトランジスタT33を介して電源線4に接続されており、トランジスタT6の他のコレクタは、ダイオード接続されたトランジスタT34を介して電源線4に接続されている。電源線3と電源線4との間には、トランジスタT36と、トランジスタT34とともにカレントミラー回路67を構成するトランジスタT35とが順に接続されている。マルチコレクタ型のトランジスタT36は、2つのコレクタを有しており、そのベースと1つのコレクタが共通に接続されている。トランジスタT36の他のコレクタは、差動増幅部11のトランジスタT4のコレクタに接続されている。
Between the other collectors of the transistors T5 and T6 and the
コンパレータ63は、第1の実施形態のコンパレータ14に対し、トランジスタT28に代えてトランジスタT37〜T41を備えている点が異なる。電源線3とトランジスタT9、T10の共通のエミッタとの間には、抵抗68とトランジスタT27が直列に接続されている。トランジスタT27は、バイアス回路64のトランジスタT24とともにカレントミラー回路を構成しており、トランジスタT9、T10に対し4×Iの定電流を流す電流出力回路として動作する。
The
トランジスタT9、T10のコレクタと電源線4との間には、カレントミラー回路69の入力側および出力側を形成するトランジスタT37およびT38が接続されている。トランジスタT9のコレクタは、ダイオード接続されたトランジスタT39を介して電源線4に接続されており、トランジスタT10のコレクタは、ダイオード接続されたトランジスタT40を介して電源線4に接続されている。トランジスタT41は、トランジスタT40とともにカレントミラー回路70を構成しており、そのコレクタは、差動増幅部11のトランジスタT4のコレクタに接続されている。
Between the collectors of the transistors T9 and T10 and the
次に、本実施形態の作用および効果について図10〜図12を参照しながら説明する。
図10は、コンパレータ62の出力電流特性を示しており、第1の実施形態における図4相当図である。図10に破線で示すように、高電位側制限電圧VHを基準電位とする出力端子19の電圧ΔVinhが正の向きに大きくなるに従って、トランジスタT25に流れる4×Iの電流のうちトランジスタT6に流れる電流の割合が大きくなり、トランジスタT31、T33のそれぞれに流れる電流(トランジスタT5に流れる電流を2等分した電流)が減少する。そして、トランジスタT6に流れる電流がトランジスタT31に流れる電流を上回った時点から、トランジスタT34に電流が流れ始める。それに伴い、トランジスタT36を介してトランジスタT4に電流が流れ始める。このように差動増幅部11のトランジスタT4に電流が流れ込むと、出力ノード18の電圧が上昇し、出力電圧Voが低下して高電位側制限電圧VHにクランプされる。
Next, operations and effects of the present embodiment will be described with reference to FIGS.
FIG. 10 shows the output current characteristic of the
高電位側制限動作が機能している場合、定電流回路16の出力電流Iの殆どがトランジスタT1を介してカレントミラー回路17の入力側のトランジスタT3に流れる。電圧ΔVinh(或いは差動入力電圧ΔVin)にかかわらず出力電圧Voを高電位側制限電圧VHに制限するため、コンパレータ62は、トランジスタT4に対し少なくともIより大きいソース電流を出力するだけの電流出力能力を備えている。このことから、高電位側制限動作が機能する期間は、差動増幅部11(第1の差動増幅部)ではなく、コンパレータ62(第2の差動増幅部)が主体として、出力電圧Voを高電位側制限電圧VHに一致させる制御動作を行う状態(ボルテージフォロアに相当)となっている。
When the high potential side limiting operation is functioning, most of the output current I of the constant
このような高電位側制限動作を行うコンパレータ62は、実際には、図10に実線で示すように、電圧ΔVinhが正の値となる直前の時点から電流を出力する。すなわち、出力端子19の電圧Voが高電位側制限電圧VHより僅かに低い時点から高電位側制限動作が機能し始める。その後、電圧Voが高電位側制限電圧VHと一致した時点(電圧ΔVinh=0)、すなわち、トランジスタT5、T6にそれぞれ2×Iの電流が流れる時点で、トランジスタT31〜T34にそれぞれIの電流が流れる。これにより、コンパレータ出力電流(トランジスタT36のコレクタ電流)の大きさがIとなる。このように、コンパレータ62は、電圧Voが高電位側制限電圧VHと一致したときに、定電流回路16の出力電流Iと同じ大きさの電流をトランジスタT4に出力するので、オフセット電圧(電圧Voが高電位側制限電圧VHにクランプされたときの電圧誤差)を低減できる。
The
図11は、コンパレータ63の出力電流特性を示しており、第1の実施形態における図5相当図である。図11に実線で示すように、低電位側制限電圧VLを基準電位とする出力端子19の電圧ΔVinlが負の向きに大きくなるに従って、トランジスタT27に流れる4×Iの電流のうちトランジスタT10に流れる電流の割合が大きくなり、トランジスタT37、T39のそれぞれに流れる電流(トランジスタT9に流れる電流を2等分した電流)が減少する。そして、トランジスタT10に流れる電流がトランジスタT37に流れる電流を上回った時点から、トランジスタT40に電流が流れ始める。それに伴い、トランジスタT2からトランジスタT4に流れていた電流がトランジスタT41に流れ始める。このように差動増幅部11のトランジスタT2から電流を吸い込むと、出力ノード18の電圧が低下し、出力電圧Voが上昇して低電位側制限電圧VLにクランプされる。
FIG. 11 shows the output current characteristic of the
低電位側制限動作が機能している場合、定電流回路16の出力電流IはトランジスタT1に殆ど流れず、トランジスタT2を介して流れ得る状態となっている。電圧ΔVinl(或いは差動入力電圧ΔVin)にかかわらず出力電圧Voを低電位側制限電圧VLに制限するため、コンパレータ63は、トランジスタT3に対し少なくともIより大きいシンク電流を出力するだけの電流出力能力を備えている。このことから、低電位側制限動作が機能する期間は、差動増幅部11(第1の差動増幅部)ではなく、コンパレータ63(第2の差動増幅部)が主体として、出力電圧Voを低電位側制限電圧VLに一致させる制御動作を行う状態(ボルテージフォロアに相当)となっている。
When the low potential side limiting operation is functioning, the output current I of the constant
このような低電位側制限動作を行うコンパレータ63は、実際には、図11に実線で示すように、電圧ΔVinlが負の値となる直前の時点から電流を出力する。すなわち、出力端子19の電圧Voが低電位側制限電圧VLより僅かに高い時点から低電位側制限動作が機能し始める。その後、電圧Voが低電位側制限電圧VLと一致した時点(電圧ΔVinl=0)、すなわち、トランジスタT9、T10にそれぞれ2×Iの電流が流れる時点で、トランジスタT37〜T40にそれぞれIの電流が流れる。これにより、コンパレータ出力電流(トランジスタT41のコレクタ電流)の大きさがIとなる。このように、コンパレータ63は、電圧Voが低電位側制限電圧VLと一致したときに、定電流回路16の出力電流Iと同じ大きさの電流をトランジスタT3に出力するので、オフセット電圧(電圧Voが低電位側制限電圧VLにクランプされたときの電圧誤差)を低減できる。
The
図12は、物理量センサユニット2の入出力特性のうち、出力電圧Voが低電位側制限電圧VL付近となる部分を拡大して示している。横軸は物理量(圧力)を示し、縦軸は出力電圧Voを示している。また、図12中、実線は本実施形態のオペアンプ61を用いた場合の特性曲線を表し、破線は第1の実施形態のオペアンプ10を用いた場合の特性曲線を表している。
FIG. 12 shows an enlarged view of the input / output characteristics of the physical
図12に破線で示すように、物理量センサユニット2にオペアンプ10を用いた場合、出力電圧Voが低電位側制限電圧VLより少し高い時点から低電位側制限動作が徐々に機能し始めるため、電圧Voは緩やかに低電位側制限電圧VLにクランプされる。これに対し、図12に実線で示すように、物理量センサユニット2にオペアンプ61を用いた場合、出力電圧Voが低電位側制限電圧VLより僅かに高い時点から低電位側制限動作が機能し始める。このため、オペアンプ61を用いた場合には、オペアンプ10を用いた場合と比べ、電圧Voが低電位側制限電圧VLにより近づいてからクランプされる。なお、図示しないが、出力電圧Voが高電位側制限電圧VH付近となる部分の特性についても、上記した低電位側制限電圧VL付近の場合と同様の特性となる。すなわち、本実施形態によれば、第1の実施形態と比べ、物理量と出力電圧Voの関係が直線的となる範囲が広がる。
As shown by the broken line in FIG. 12, when the
本実施形態によっても、第1の実施形態と同様の作用が得られ、発振が生じにくく、安定した電圧制限動作が可能となる。また、コンパレータ62、63の最大出力電流は、定電流回路16から差動対15に流れる電流Iの4倍の値に設定されており、トランジスタT33はカレントミラー回路を構成するトランジスタT31、T32と同一特性と想定し、トランジスタT39はカレントミラー回路を構成するトランジスタT37、T38と同一特性と想定している。このような1:4の電流比によれば、上述した電流条件を極力小さい電流設定により満たすことができる。勿論、抵抗23、65、68を適宜設定して1:k(k>1)の電流比としてもよい。なお、1:k(k>1)の電流比でk<4でも出力電圧Voを制限することができるが、クランプ時のオフセット電圧およびその温度特性等を考慮すれば、1:4の電流比とすることが好ましい。さらに、本実施形態によれば、物理量と出力電圧Voとの関係が直線的である範囲が広がるので、物理量センサユニット2として、入力される物理量に対し誤差の少ない出力を得ることができる範囲が広くなるという効果を奏する。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained, oscillation is hardly generated, and a stable voltage limiting operation is possible. The maximum output current of the
(第4の実施形態)
次に、本発明の第4の実施形態について図13を参照しながら説明する。
図13は、図8および図9に示したオペアンプ61をMOSFETにより構成した場合の回路図である。なお、図7に示した第2の実施形態のオペアンプ31と同一部分または相当部分には同一符号を付してその説明を省略する。本発明でいう第1〜第4、第9〜第16、第23〜第27、第29〜第31のトランジスタをM1〜M4、M9〜M16、M37〜M41、M49〜M51で表す。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIG.
FIG. 13 is a circuit diagram in the case where the
図13に示すように、オペアンプ71は、オペアンプ31に対し、コンパレータ34、35に代えてコンパレータ72、73を備えている点が異なる。コンパレータ72は、コンパレータ34に対し、トランジスタM25に代えてトランジスタM48を備えている点と、トランジスタM26に代えてトランジスタM49〜M51を備えている点とが異なる。
As shown in FIG. 13, the
トランジスタM48は、バイアス回路36のトランジスタM23とともにカレントミラー回路を構成している。トランジスタM48は、同一サイズのトランジスタが4並列に接続されているため、トランジスタM11、M12に対し4×Iの定電流を流す電流出力回路として機能する。電源線3とトランジスタM11、M12のドレインとの間には、カレントミラー回路74の入力側および出力側を形成するトランジスタM49およびM50が接続されている。トランジスタM11のドレインは、ダイオード接続されたトランジスタM51を介して電源線3に接続されている。
The transistor M48 forms a current mirror circuit together with the transistor M23 of the
コンパレータ73は、図9に示したコンパレータ63とほぼ同様にしてトランジスタM9、M10、M37〜M41、M52から構成されている。トランジスタM52は、バイアス回路36のトランジスタM22とともにカレントミラー回路を構成している。トランジスタM52は、同一サイズのトランジスタが4並列に接続されているため、トランジスタM9、M10に対し4×Iの定電流を流す電流出力回路として機能する。
The
以上の構成において、高電位側制限電圧VHを基準電位とする出力端子40の電圧ΔVinhが正の向きに大きくなるに従って、コンパレータ72のトランジスタM48に流れる4×Iの電流のうちトランジスタM12に流れる電流の割合が大きくなり、トランジスタM49、M51のそれぞれに流れる電流(トランジスタM11に流れる電流を2等分した電流)が減少する。そして、トランジスタM12に流れる電流がトランジスタM49に流れる電流を上回った時点から、トランジスタM13に電流が流れ始める。それに伴い、トランジスタM14を介してトランジスタM4に電流が流れ始める。このように差動増幅部32のトランジスタM4に電流が流れ込むと、出力ノード39の電圧が上昇し、出力電圧Voが低下して高電位側制限電圧VHにクランプされる。コンパレータ73の動作は、コンパレータ63の動作と同様であるため省略する。
In the above configuration, as the voltage ΔVinh of the
本実施形態によっても、第3の実施形態と同様の作用が得られ、発振が生じにくく、安定した電圧制限動作が可能となる。また、第3の実施形態で説明したように、コンパレータ72、73は、差動増幅部32を構成するトランジスタM17(定電流回路)の出力電流よりも大きい電流を出力する必要がある。オペアンプ71では、トランジスタM22、M23に流れる電流を基本として、同一サイズの基本トランジスタの並列接続数に応じて電流の大きさを設定しているので、図13に示すようにトランジスタM48、M52の並列接続数を4に設定することにより、上記電流条件を極力小さい電流設定により満たすことができる。
Also according to the present embodiment, the same operation as that of the third embodiment can be obtained, oscillation is hardly generated, and a stable voltage limiting operation is possible. Further, as described in the third embodiment, the
(第5の実施形態)
次に、本発明の第5の実施形態について図14および図15を参照しながら説明する。
なお、上記各実施形態と同一または相当部分については同一符号を付してその説明を省略する。本実施形態のオペアンプ(演算増幅器)の基本的な構成を図14に示し、その具体的な回路構成を図15に示す。
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described with reference to FIGS.
In addition, the same code | symbol is attached | subjected about the same or equivalent part as said each embodiment, and the description is abbreviate | omitted. FIG. 14 shows a basic configuration of an operational amplifier (operational amplifier) according to this embodiment, and FIG. 15 shows a specific circuit configuration thereof.
図14に示すように、オペアンプ81は、コンパレータ13、14に代えてコンパレータ82、63を備えている。コンパレータ82は、定電流回路16から差動対15に出力される電流Iよりも大きい電流を出力可能な電流出力型コンパレータである。第1のコンパレータ82は、出力端子19の電圧Voが高電位側制限電圧VHよりも高いときにトランジスタT3にシンク電流を出力する。
As shown in FIG. 14, the
図15に示すように、コンパレータ82は、第3の実施形態のコンパレータ62に対し、トランジスタT36が削除されている点が異なる。トランジスタT35のコレクタは、差動増幅部11のトランジスタT3のコレクタに接続されている。
As shown in FIG. 15, the
次に、本実施形態の作用および効果について説明する。
以上の構成において、高電位側制限電圧VHを基準電位とする出力端子19の電圧ΔVinhが正の向きに大きくなるに従って、トランジスタT25に流れる4×Iの電流のうちトランジスタT6に流れる電流の割合が大きくなり、トランジスタT31、T33のそれぞれに流れる電流が減少する。そして、トランジスタT6に流れる電流がトランジスタT31に流れる電流を上回った時点から、トランジスタT34に電流が流れ始める。それに伴い、トランジスタT1からトランジスタT3に流れていた電流がトランジスタT35に流れ始める。このように差動増幅部11のトランジスタT1から電流を吸い込むと、カレントミラー回路を構成しているトランジスタT3およびトランジスタT4に流れる電流が減少し、出力ノード18の電圧が上昇するため、出力電圧Voが低下して高電位側制限電圧VHにクランプされる。
Next, the operation and effect of this embodiment will be described.
In the above configuration, as the voltage ΔVinh at the
このような高電位側制限動作を行うコンパレータ82は、第3の実施形態のコンパレータ62と同じように、電圧Voが高電位側制限電圧VHと一致したときに、定電流回路16の出力電流Iと同じ大きさの電流をトランジスタT3に出力するので、オフセット電圧を低減できる。このように、本実施形態によっても、第3の実施形態と同様の作用が得られ、発振が生じにくく、安定した電圧制限動作が可能となる。
As in the
(第6の実施形態)
次に、本発明の第6の実施形態について図16および図17を参照しながら説明する。
なお、上記各実施形態と同一または相当部分については同一符号を付してその説明を省略する。本実施形態のオペアンプ(演算増幅器)の基本的な構成を図16に示し、その具体的な回路構成を図17に示す。
(Sixth embodiment)
Next, a sixth embodiment of the present invention will be described with reference to FIGS.
In addition, the same code | symbol is attached | subjected about the same or equivalent part as said each embodiment, and the description is abbreviate | omitted. FIG. 16 shows a basic configuration of an operational amplifier (operational amplifier) according to this embodiment, and FIG. 17 shows a specific circuit configuration thereof.
図16に示すように、オペアンプ91は、コンパレータ13、14に代えてコンパレータ82、92を備えている。コンパレータ92は、定電流回路16から差動対15に出力される電流Iよりも大きい電流を出力可能な電流出力型コンパレータである。第2のコンパレータ92は、出力端子19の電圧Voが低電位側制限電圧VLよりも低いときにトランジスタT3にソース電流を出力する。
As shown in FIG. 16, the
コンパレータ82の反転入力端子、コンパレータ92の非反転入力端子には、それぞれインピーダンス素子Z1、Z2を介して高電位側制限電圧VH、低電位側制限電圧VLが与えられている。コンパレータ82の非反転入力端子、コンパレータ92の反転入力端子には、それぞれインピーダンス素子Z3、Z4を介して出力端子19の電圧Voが与えられている。コンパレータ82、92の出力端子は、それぞれインピーダンス素子Z5、Z6を介してトランジスタT3のコレクタに接続されている。なお、インピーダンス素子Z1〜Z6は、例えば抵抗素子である。図17では、インピーダンス素子Z1〜Z6の抵抗値はゼロとし、図示を省略している。
The inverting input terminal of the
図17に示すように、コンパレータ92は、第3の実施形態のコンパレータ63に対し、トランジスタT42(第28のトランジスタに相当)が追加されている点が異なる。電源線3と電源線4との間には、トランジスタT42とトランジスタT41とが順に接続されている。マルチコレクタ型のトランジスタT42は、2つのコレクタを有しており、そのベースと1つのコレクタが共通に接続されている。トランジスタT42の他のコレクタは、差動増幅部11のトランジスタT3のコレクタに接続されている。
As shown in FIG. 17, the
次に、本実施形態の作用および効果について説明する。
以上の構成において、低電位側制限電圧VLを基準電位とする出力端子19の電圧ΔVinlが負の向きに大きくなるに従って、トランジスタT27に流れる4×Iの電流のうちトランジスタT10に流れる電流の割合が大きくなり、トランジスタT37、T39のそれぞれに流れる電流が減少する。そして、トランジスタT10に流れる電流がトランジスタT37に流れる電流を上回った時点から、トランジスタT40に電流が流れ始める。それに伴い、トランジスタT42を介してトランジスタT3に電流が流れ始める。このように差動増幅部11のトランジスタT3に電流が流れ込むと、出力ノード18の電圧が低下し、出力電圧Voが上昇して低電位側制限電圧VLにクランプされる。
Next, the operation and effect of this embodiment will be described.
In the above configuration, as the voltage ΔVinl at the
このような低電位側制限動作を行うコンパレータ92は、第3の実施形態のコンパレータ63と同じように、電圧Voが低電位側制限電圧VLと一致したときに、定電流回路16の出力電流Iと同じ大きさの電流をトランジスタT3に出力するので、オフセット電圧を低減できる。このように、本実施形態によっても、第3の実施形態と同様の作用が得られ、発振が生じにくく、安定した電圧制限動作が可能となる。
The
コンパレータ82、92は、インピーダンス素子Z1〜Z4を介して信号を入力するとともに、インピーダンス素子Z5、Z6を介して信号を出力する構成とした。これらインピーダンス素子Z1〜Z6の抵抗値を調整することでダンピング抵抗として機能させることができる。また、オペアンプ91を半導体集積回路として構成する場合、これらインピーダンス素子Z1〜Z6を拡散抵抗として形成すれば、アルミ配線を用いることなく配線を交差させることが可能となる。なお、上記第1〜第5の実施形態において、これらインピーダンス素子Z1〜Z6を用いてもよい。
The
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第1の実施形態において、コンパレータ13、14の何れか一方のみを備えてもよい。
第2の実施形態において、コンパレータ34、35の何れか一方のみを備えてもよい。
第3の実施形態において、コンパレータ62、63の何れか一方のみを備えてもよい。
第4の実施形態において、コンパレータ72、73の何れか一方のみを備えてもよい。
第5の実施形態において、コンパレータ82、63の何れか一方のみを備えてもよい。
第6の実施形態において、コンパレータ82、92の何れか一方のみを備えてもよい。
インピーダンス要素21、42に抵抗を加えてもよい。
第1の実施形態では、抵抗23、27、30により差動増幅部11の定電流回路16、コンパレータ13、14に流れる電流を設定したが、第2の実施形態と同様に、同一サイズの基本トランジスタの並列接続数に応じて電流を設定してもよい。
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings, and can be modified or expanded as follows, for example.
In the first embodiment, only one of the
In the second embodiment, only one of the
In the third embodiment, only one of the
In the fourth embodiment, only one of the
In the fifth embodiment, only one of the
In the sixth embodiment, only one of the
A resistance may be added to the
In the first embodiment, the currents flowing through the constant
カレントミラー回路は、各実施形態において示した回路構成に限らずともよい。例えば、バイポーラトランジスタにより構成するカレントミラー回路は、ベース電流補償回路を備えた構成(3つのトランジスタからなる構成)であってもよい。
上記各実施形態では、差動増幅部の差動対はPNP形またはPチャネル型のトランジスタにより構成したが、NPN形またはNチャネル型のトランジスタにより差動増幅部の差動対を構成してもよい。ただし、その場合、出力電圧Voが高電位側制限電圧VHよりも高いときに差動増幅部の出力ノードの電圧低下を抑制する向きの電流を第1のコンパレータが出力できるように、各回路のトランジスタの極性を変更したり、接続を変更する必要がある。また、出力電圧Voが低電位側制限電圧VLよりも低いときに差動増幅部の出力ノードの電圧上昇を抑制する向きの電流を第2のコンパレータが出力できるように、各回路のトランジスタの極性を変更したり、接続を変更する必要がある。
インピーダンス素子Z3、Z4は、可能であれば1つにまとめてもよい。すなわち、第1、第2のコンパレータの入力端子が共通に接続される場合であれば、その共通接続ノードの前に1つのインピーダンス素子を設ければよい。インピーダンス素子Z5、Z6についても、インピーダンス素子Z3、Z4と同様、1つにまとめてもよい。
The current mirror circuit is not limited to the circuit configuration shown in each embodiment. For example, the current mirror circuit composed of bipolar transistors may have a configuration including a base current compensation circuit (configuration composed of three transistors).
In each of the above embodiments, the differential pair of the differential amplifier unit is configured by a PNP type or P channel type transistor. However, the differential pair of the differential amplifier unit may be configured by an NPN type or N channel type transistor. Good. However, in that case, when the output voltage Vo is higher than the high-potential side limit voltage VH, the first comparator can output a current in a direction that suppresses the voltage drop of the output node of the differential amplifier. It is necessary to change the polarity of the transistor or change the connection. In addition, the polarity of the transistors of each circuit is set so that the second comparator can output a current in a direction that suppresses the voltage increase at the output node of the differential amplifier when the output voltage Vo is lower than the low potential side limit voltage VL. It is necessary to change the connection or connection.
The impedance elements Z3 and Z4 may be combined into one if possible. That is, if the input terminals of the first and second comparators are connected in common, one impedance element may be provided in front of the common connection node. Similarly to the impedance elements Z3 and Z4, the impedance elements Z5 and Z6 may be combined into one.
図面中、3は高電位側電源線、4は低電位側電源線、10、31、61、71、81、91はオペアンプ(演算増幅器)、11、32は差動増幅部、12、33は反転直流増幅部、13、34、62、72、82は第1のコンパレータ、14、35、63、73、92は第2のコンパレータ、15、29、37、48、50は差動対、16は定電流回路、17、24、38、46、49、66、67、69、70、74〜76はカレントミラー回路、18、39は出力ノード、19、40は出力端子、20、41はコンデンサ、21、42はインピーダンス要素、22、44は出力回路、25、45は抵抗、T1〜T10、T15、T16、T31〜T42は第1〜第10、第15、第16、第17〜第28のトランジスタ、T19はトランジスタ(バッファ回路)、T25、T27、M25、M27、M48、M52はトランジスタ(電流出力回路)、M1〜M4、M9〜M16、M37〜M41、M49〜M51は第1〜第4、第9〜第16、第23〜第27、第29〜第31のトランジスタ、M17はトランジスタ(定電流回路)である。 In the drawing, 3 is a high potential side power line, 4 is a low potential side power line, 10, 31, 61, 71, 81 and 91 are operational amplifiers (operational amplifiers), 11 and 32 are differential amplifiers, and 12 and 33 are Inverted DC amplifier, 13, 34, 62, 72, 82 are first comparators, 14, 35, 63, 73, 92 are second comparators, 15, 29, 37, 48, 50 are differential pairs, 16 Is a constant current circuit, 17, 24, 38, 46, 49, 66, 67, 69, 70, 74 to 76 are current mirror circuits, 18, 39 are output nodes, 19, 40 are output terminals, and 20, 41 are capacitors. , 21 and 42 are impedance elements, 22 and 44 are output circuits, 25 and 45 are resistors, T1 to T10, T15 and T16, and T31 to T42 are 1st to 10th, 15th, 16th, 17th to 28th. Transistor, T19 is a transistor (Buffer circuit), T25, T27, M25, M27, M48, and M52 are transistors (current output circuits), M1 to M4, M9 to M16, M37 to M41, and M49 to M51 are first to fourth, ninth to ninth. The 16th, 23rd to 27th, 29th to 31st transistors, and M17, are transistors (constant current circuits).
Claims (16)
前記差動増幅部の出力ノードと出力端子との間に接続され、コンデンサを含むインピーダンス要素により帰還がかけられた反転直流増幅部と、
前記定電流回路の出力電流よりも大きい電流を出力可能な第1のコンパレータとを備え、
前記第1のコンパレータは、前記出力端子の電圧が高電位側制限電圧よりも高いときに前記出力ノードの電圧低下を抑制する向きの電流を前記第3のトランジスタに出力するコンパレータおよび前記出力端子の電圧が高電位側制限電圧よりも高いときに前記出力ノードの電圧低下を抑制する向きの電流を前記第4のトランジスタに出力するコンパレータの何れか一方により構成されていることを特徴とする演算増幅器。 A first transistor on the inverting input side and a second transistor on the non-inverting input side constituting the differential pair, and an input side and an output side of the current mirror circuit are respectively connected to the first and second transistors. A differential amplifying unit comprising third and fourth transistors and a constant current circuit for supplying a constant current to the differential pair and the current mirror circuit;
An inverting DC amplifier connected between an output node and an output terminal of the differential amplifier, and fed back by an impedance element including a capacitor;
A first comparator capable of outputting a current larger than the output current of the constant current circuit;
The first comparator outputs a current in a direction to suppress a voltage drop at the output node to the third transistor when the voltage at the output terminal is higher than a high-potential-side limit voltage, and the output terminal An operational amplifier comprising: one of comparators that outputs to the fourth transistor a current directed to suppress a voltage drop at the output node when the voltage is higher than a high-potential-side limiting voltage. .
前記差動増幅部の出力ノードと出力端子との間に接続され、コンデンサを含むインピーダンス要素により帰還がかけられた反転直流増幅部と、
前記定電流回路の出力電流よりも大きい電流を出力可能な第2のコンパレータとを備え、
前記第2のコンパレータは、前記出力端子の電圧が低電位側制限電圧よりも低いときに前記出力ノードの電圧上昇を抑制する向きの電流を前記第3のトランジスタに出力するコンパレータおよび前記出力端子の電圧が低電位側制限電圧よりも低いときに前記出力ノードの電圧上昇を抑制する向きの電流を前記第4のトランジスタに出力するコンパレータの何れか一方により構成されていることを特徴とする演算増幅器。 A first transistor on the inverting input side and a second transistor on the non-inverting input side constituting the differential pair, and an input side and an output side of the current mirror circuit are respectively connected to the first and second transistors. A differential amplifying unit comprising third and fourth transistors and a constant current circuit for supplying a constant current to the differential pair and the current mirror circuit;
An inverting DC amplifier connected between an output node and an output terminal of the differential amplifier, and fed back by an impedance element including a capacitor;
A second comparator capable of outputting a current larger than the output current of the constant current circuit;
The second comparator outputs a current directed to the third transistor to suppress an increase in voltage at the output node when the voltage at the output terminal is lower than a low-side limit voltage, and the output terminal An operational amplifier comprising: one of comparators that outputs to the fourth transistor a current directed to suppress an increase in the voltage at the output node when the voltage is lower than a low potential side limit voltage. .
前記差動増幅部の出力ノードと出力端子との間に接続され、コンデンサを含むインピーダンス要素により帰還がかけられた反転直流増幅部と、
前記定電流回路の出力電流よりも大きい電流を出力可能な第1のコンパレータと、
前記定電流回路の出力電流よりも大きい電流を出力可能な第2のコンパレータとを備え、
前記第1のコンパレータは、前記出力端子の電圧が高電位側制限電圧よりも高いときに前記出力ノードの電圧低下を抑制する向きの電流を前記第3のトランジスタに出力するコンパレータおよび前記出力端子の電圧が高電位側制限電圧よりも高いときに前記出力ノードの電圧低下を抑制する向きの電流を前記第4のトランジスタに出力するコンパレータの何れか一方により構成されており、
前記第2のコンパレータは、前記出力端子の電圧が低電位側制限電圧よりも低いときに前記出力ノードの電圧上昇を抑制する向きの電流を前記第3のトランジスタに出力するコンパレータおよび前記出力端子の電圧が低電位側制限電圧よりも低いときに前記出力ノードの電圧上昇を抑制する向きの電流を前記第4のトランジスタに出力するコンパレータの何れか一方により構成されていることを特徴とする演算増幅器。 A first transistor on the inverting input side and a second transistor on the non-inverting input side constituting the differential pair, and an input side and an output side of the current mirror circuit are respectively connected to the first and second transistors. A differential amplifying unit comprising third and fourth transistors and a constant current circuit for supplying a constant current to the differential pair and the current mirror circuit;
An inverting DC amplifier connected between an output node and an output terminal of the differential amplifier, and fed back by an impedance element including a capacitor;
A first comparator capable of outputting a current larger than an output current of the constant current circuit;
A second comparator capable of outputting a current larger than the output current of the constant current circuit;
The first comparator outputs a current in a direction to suppress a voltage drop at the output node to the third transistor when the voltage at the output terminal is higher than a high-potential-side limit voltage, and the output terminal It is constituted by any one of comparators that output a current directed to suppress the voltage drop of the output node to the fourth transistor when the voltage is higher than the high-potential side limit voltage,
The second comparator outputs a current directed to the third transistor to suppress an increase in voltage at the output node when the voltage at the output terminal is lower than a low-side limit voltage, and the output terminal An operational amplifier comprising: one of comparators that outputs to the fourth transistor a current directed to suppress an increase in the voltage at the output node when the voltage is lower than a low potential side limit voltage. .
前記第1のコンパレータが前記第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
一対のマルチコレクタ型トランジスタであって各1つのコレクタと両者のベースとが共通に接続された第5および第6のトランジスタと、
前記高電位側電源線と前記第5および第6のトランジスタの各エミッタとの間にそれぞれ接続され、ベースに前記高電位側制限電圧および前記出力端子の電圧が印加された第7および第8のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記第5および第6のトランジスタの共通接続ノードと前記低電位側電源線との間に接続された電流出力回路とを備え、
前記第6のトランジスタの他の1つのコレクタが前記第4のトランジスタのコレクタに接続されていることを特徴とする請求項1または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the first comparator is composed of a comparator that outputs current to the fourth transistor, the comparator
A pair of multi-collector transistors, each of which has a collector and a base connected to each other;
The seventh and eighth terminals are respectively connected between the high-potential-side power supply line and the emitters of the fifth and sixth transistors, and the high-potential-side limiting voltage and the voltage of the output terminal are applied to the base. A transistor,
A current output circuit capable of outputting a current larger than an output current of the constant current circuit and connected between a common connection node of the fifth and sixth transistors and the low-potential-side power line; ,
4. The operational amplifier according to claim 1, wherein another collector of the sixth transistor is connected to a collector of the fourth transistor.
前記第2のコンパレータが前記第3のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
差動対を構成し、ベースに前記低電位側制限電圧および前記出力端子の電圧が印加された第9および第10のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記高電位側電源線と前記第9および第10のトランジスタのエミッタとの間に接続された電流出力回路とを備え、
前記第10のトランジスタのコレクタが前記第3のトランジスタのコレクタに接続されていることを特徴とする請求項2または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the second comparator is composed of a comparator that outputs current to the third transistor, the comparator
Ninth and tenth transistors constituting a differential pair and having the low-potential-side limiting voltage and the output terminal voltage applied to the base;
A current output circuit capable of outputting a current larger than an output current of the constant current circuit and connected between the high potential side power supply line and the emitters of the ninth and tenth transistors;
4. The operational amplifier according to claim 2, wherein the collector of the tenth transistor is connected to the collector of the third transistor.
前記第1のコンパレータが前記第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
差動対を構成し、ゲートに前記高電位側制限電圧および前記出力端子の電圧が印加された第11および第12のトランジスタと、
カレントミラー回路を構成する入力側および出力側トランジスタであって、前記高電位側電源線と前記第12のトランジスタのドレインとの間に接続された第13のトランジスタおよび前記高電位側電源線と前記第4のトランジスタのドレインとの間に接続された第14のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記第11および第12のトランジスタのソースと前記低電位側電源線との間に接続された電流出力回路とを備えていることを特徴とする請求項1または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the first comparator is composed of a comparator that outputs current to the fourth transistor, the comparator
An eleventh transistor and a twelfth transistor that constitute a differential pair and have the gates applied with the high-potential-side limiting voltage and the output terminal voltage;
Input side and output side transistors constituting a current mirror circuit, the thirteenth transistor and the high potential side power supply line connected between the high potential side power supply line and the drain of the twelfth transistor, A fourteenth transistor connected between the drain of the fourth transistor;
A current output circuit capable of outputting a current larger than the output current of the constant current circuit and connected between the sources of the eleventh and twelfth transistors and the low-potential-side power line; The operational amplifier according to claim 1 or 3, wherein
前記第2のコンパレータが前記第3のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
差動対を構成し、ゲートに前記低電位側制限電圧および前記出力端子の電圧が印加された第9および第10のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記高電位側電源線と前記第9および第10のトランジスタのソースとの間に接続された電流出力回路とを備え、
前記第10のトランジスタのドレインが前記第3のトランジスタのドレインに接続されていることを特徴とする請求項2または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the second comparator is composed of a comparator that outputs current to the third transistor, the comparator
Ninth and tenth transistors constituting a differential pair and having the gate thereof applied with the low-potential-side limiting voltage and the output terminal voltage;
A current output circuit capable of outputting a current larger than an output current of the constant current circuit and connected between the high-potential-side power line and the sources of the ninth and tenth transistors;
4. The operational amplifier according to claim 2, wherein the drain of the tenth transistor is connected to the drain of the third transistor.
前記第1のコンパレータが前記第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
一対のマルチコレクタ型トランジスタであって各1つのコレクタと両者のベースとが共通に接続された第5および第6のトランジスタと、
前記高電位側電源線と前記第5および第6のトランジスタの各エミッタとの間にそれぞれ接続され、ベースに前記高電位側制限電圧および前記出力端子の電圧が印加された第7および第8のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記第5および第6のトランジスタの共通接続ノードと前記低電位側電源線との間に接続された電流出力回路と、
前記第5および第6のトランジスタの他の1つのコレクタと前記低電位側電源線との間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第17および第18のトランジスタと、
前記第5のトランジスタの他の1つのコレクタと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第19のトランジスタと、
前記第6のトランジスタの他の1つのコレクタと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第20のトランジスタと、
前記低電位側電源線に接地され、前記第20のトランジスタとともにカレントミラー回路を構成する第21のトランジスタと、
前記高電位側電源線と前記第21のトランジスタとの間に接続されたマルチコレクタ型トランジスタであって、1つのコレクタがベースと共通に接続され、他の1つのコレクタが前記第4のトランジスタのコレクタに接続された第22のトランジスタとを備えていることを特徴とする請求項1または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the first comparator is composed of a comparator that outputs current to the fourth transistor, the comparator
A pair of multi-collector transistors, each of which has a collector and a base connected to each other;
The seventh and eighth terminals are respectively connected between the high-potential-side power supply line and the emitters of the fifth and sixth transistors, and the high-potential-side limiting voltage and the voltage of the output terminal are applied to the base. A transistor,
A current output circuit capable of outputting a current larger than an output current of the constant current circuit and connected between a common connection node of the fifth and sixth transistors and the low-potential-side power line;
Seventeenth and eighteenth transistors connected between another collector of the fifth and sixth transistors and the low-potential side power supply line, respectively, and forming the input side and the output side of the current mirror circuit;
A nineteenth transistor in the form of a diode connection connected between another collector of the fifth transistor and the low-potential side power line;
A twentieth transistor in the form of a diode connection connected between another collector of the sixth transistor and the low-potential side power line;
A twenty-first transistor that is grounded to the low-potential-side power line and forms a current mirror circuit together with the twentieth transistor;
A multi-collector transistor connected between the high-potential-side power line and the twenty-first transistor, wherein one collector is commonly connected to a base and the other collector is connected to the fourth transistor. 4. The operational amplifier according to claim 1, further comprising a twenty-second transistor connected to the collector.
前記第1のコンパレータが前記第3のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
一対のマルチコレクタ型トランジスタであって各1つのコレクタと両者のベースとが共通に接続された第5および第6のトランジスタと、
前記高電位側電源線と前記第5および第6のトランジスタの各エミッタとの間にそれぞれ接続され、ベースに前記高電位側制限電圧および前記出力端子の電圧が印加された第7および第8のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記第5および第6のトランジスタの共通接続ノードと前記低電位側電源線との間に接続された電流出力回路と、
前記第5および第6のトランジスタの他の1つのコレクタと前記低電位側電源線との間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第17および第18のトランジスタと、
前記第5のトランジスタの他の1つのコレクタと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第19のトランジスタと、
前記第6のトランジスタの他の1つのコレクタと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第20のトランジスタと、
前記低電位側電源線に接地され、前記第20のトランジスタとともにカレントミラー回路を構成し、コレクタが前記第3のトランジスタのコレクタに接続された第21のトランジスタとを備えていることを特徴とする請求項1または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the first comparator is composed of a comparator that outputs current to the third transistor, the comparator
A pair of multi-collector transistors, each of which has a collector and a base connected to each other;
The seventh and eighth terminals are respectively connected between the high-potential-side power supply line and the emitters of the fifth and sixth transistors, and the high-potential-side limiting voltage and the voltage of the output terminal are applied to the base. A transistor,
A current output circuit capable of outputting a current larger than an output current of the constant current circuit and connected between a common connection node of the fifth and sixth transistors and the low-potential-side power line;
Seventeenth and eighteenth transistors connected between another collector of the fifth and sixth transistors and the low-potential side power supply line, respectively, and forming the input side and the output side of the current mirror circuit;
A nineteenth transistor in the form of a diode connection connected between another collector of the fifth transistor and the low-potential side power line;
A twentieth transistor in the form of a diode connection connected between another collector of the sixth transistor and the low-potential side power line;
And a twenty-first transistor connected to the collector of the third transistor. The twenty-first transistor forms a current mirror circuit together with the twentieth transistor. The operational amplifier according to claim 1 or 3.
前記第2のコンパレータが前記第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
差動対を構成し、ベースに前記低電位側制限電圧および前記出力端子の電圧が印加された第9および第10のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記高電位側電源線と前記第9および第10のトランジスタのエミッタとの間に接続された電流出力回路と、
前記第9および第10のトランジスタのコレクタと前記低電位側電源線との間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第23および第24のトランジスタと、
前記第9のトランジスタのコレクタと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第25のトランジスタと、
前記第10のトランジスタのコレクタと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第26のトランジスタと、
前記低電位側電源線に接地され、前記第26のトランジスタとともにカレントミラー回路を構成し、コレクタが前記第4のトランジスタのコレクタに接続された第27のトランジスタとを備えていることを特徴とする請求項2または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the second comparator is composed of a comparator that outputs current to the fourth transistor, the comparator
Ninth and tenth transistors constituting a differential pair and having the low-potential-side limiting voltage and the output terminal voltage applied to the base;
A current output circuit capable of outputting a current larger than an output current of the constant current circuit and connected between the high-potential side power supply line and the emitters of the ninth and tenth transistors;
23rd and 24th transistors connected between the collectors of the 9th and 10th transistors and the low potential side power supply line, respectively, and forming the input side and the output side of the current mirror circuit;
A 25th transistor in the form of a diode connection connected between the collector of the ninth transistor and the low potential side power line;
A twenty-sixth transistor in the form of a diode connection connected between the collector of the tenth transistor and the low-potential-side power line;
And a twenty-seventh transistor having a collector connected to the collector of the fourth transistor. The twenty-sixth transistor forms a current mirror circuit together with the twenty-sixth transistor. The operational amplifier according to claim 2 or 3.
前記第2のコンパレータが前記第3のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
差動対を構成し、ベースに前記低電位側制限電圧および前記出力端子の電圧が印加された第9および第10のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記高電位側電源線と前記第9および第10のトランジスタのエミッタとの間に接続された電流出力回路と、
前記第9および第10のトランジスタのコレクタと前記低電位側電源線との間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第23および第24のトランジスタと、
前記第9のトランジスタのコレクタと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第25のトランジスタと、
前記第10のトランジスタのコレクタと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第26のトランジスタと、
前記低電位側電源線に接地され、前記第26のトランジスタとともにカレントミラー回路を構成する第27のトランジスタと、
前記高電位側電源線と前記第27のトランジスタとの間に接続されたマルチコレクタ型トランジスタであって、1つのコレクタがベースと共通に接続され、他の1つのコレクタが前記第3のトランジスタのコレクタに接続された第28のトランジスタとを備えていることを特徴とする請求項2または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the second comparator is composed of a comparator that outputs current to the third transistor, the comparator
Ninth and tenth transistors constituting a differential pair and having the low-potential-side limiting voltage and the output terminal voltage applied to the base;
A current output circuit capable of outputting a current larger than an output current of the constant current circuit and connected between the high-potential side power supply line and the emitters of the ninth and tenth transistors;
23rd and 24th transistors connected between the collectors of the 9th and 10th transistors and the low potential side power supply line, respectively, and forming the input side and the output side of the current mirror circuit;
A 25th transistor in the form of a diode connection connected between the collector of the ninth transistor and the low potential side power line;
A twenty-sixth transistor in the form of a diode connection connected between the collector of the tenth transistor and the low-potential-side power line;
A twenty-seventh transistor that is grounded to the low-potential-side power line and forms a current mirror circuit together with the twenty-sixth transistor;
A multi-collector transistor connected between the high-potential side power supply line and the 27th transistor, wherein one collector is connected in common with the base, and the other collector is connected to the third transistor. The operational amplifier according to claim 2, further comprising a twenty-eighth transistor connected to the collector.
前記第1のコンパレータが前記第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
差動対を構成し、ゲートに前記高電位側制限電圧および前記出力端子の電圧が印加された第11および第12のトランジスタと、
カレントミラー回路を構成する入力側および出力側トランジスタであって、前記高電位側電源線と前記第12のトランジスタのドレインとの間に接続された第13のトランジスタおよび前記高電位側電源線と前記第4のトランジスタのドレインとの間に接続された第14のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記第11および第12のトランジスタのソースと前記低電位側電源線との間に接続された電流出力回路と、
前記高電位側電源線と前記第11および第12のトランジスタのドレインとの間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第29および第30のトランジスタと、
前記高電位側電源線と前記第11のトランジスタのドレインとの間に接続されたダイオード接続の形態をなす第31のトランジスタとを備えていることを特徴とする請求項1または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the first comparator is composed of a comparator that outputs current to the fourth transistor, the comparator
An eleventh transistor and a twelfth transistor that constitute a differential pair and have the gates applied with the high-potential-side limiting voltage and the output terminal voltage;
Input side and output side transistors constituting a current mirror circuit, the thirteenth transistor and the high potential side power supply line connected between the high potential side power supply line and the drain of the twelfth transistor, A fourteenth transistor connected between the drain of the fourth transistor;
A current output circuit capable of outputting a current larger than the output current of the constant current circuit and connected between the sources of the eleventh and twelfth transistors and the low-potential-side power line;
29th and 30th transistors connected between the high potential side power supply line and the drains of the 11th and 12th transistors, respectively, forming the input side and the output side of the current mirror circuit;
4. The operational amplifier according to claim 1, further comprising a thirty-first transistor having a diode connection connected between the high-potential side power supply line and a drain of the eleventh transistor. .
前記第2のコンパレータが前記第4のトランジスタに電流を出力する形態のコンパレータから構成されている場合、そのコンパレータは、
差動対を構成し、ゲートに前記低電位側制限電圧および前記出力端子の電圧が印加された第9および第10のトランジスタと、
前記定電流回路の出力電流よりも大きい電流を出力可能であって、前記高電位側電源線と前記第9および第10のトランジスタのソースとの間に接続された電流出力回路と、
前記第9および第10のトランジスタのドレインと前記低電位側電源線との間にそれぞれ接続され、カレントミラー回路の入力側および出力側を形成する第23および第24のトランジスタと、
前記第9のトランジスタのドレインと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第25のトランジスタと、
前記第10のトランジスタのドレインと前記低電位側電源線との間に接続されたダイオード接続の形態をなす第26のトランジスタと、
前記低電位側電源線に接地され、前記第26のトランジスタとともにカレントミラー回路を構成し、ドレインが前記第4のトランジスタのドレインに接続された第27のトランジスタとを備えていることを特徴とする請求項2または3記載の演算増幅器。 In the differential amplifier, the constant current circuit, the first and second transistors, and the third and fourth transistors are connected between a pair of high-potential-side power lines and low-potential-side power lines. Configured,
When the second comparator is composed of a comparator that outputs current to the fourth transistor, the comparator
Ninth and tenth transistors constituting a differential pair and having the gate thereof applied with the low-potential-side limiting voltage and the output terminal voltage;
A current output circuit capable of outputting a current larger than an output current of the constant current circuit and connected between the high potential side power supply line and the sources of the ninth and tenth transistors;
23rd and 24th transistors respectively connected between the drains of the ninth and tenth transistors and the low-potential-side power supply line and forming the input side and the output side of the current mirror circuit;
A 25th transistor in the form of a diode connection connected between the drain of the ninth transistor and the low potential side power line;
A twenty-sixth transistor in the form of a diode connection connected between the drain of the tenth transistor and the low potential side power line;
And a twenty-seventh transistor having a drain connected to the drain of the fourth transistor. The twenty-sixth transistor forms a current mirror circuit together with the twenty-sixth transistor. The operational amplifier according to claim 2 or 3.
前記出力回路は、
前記出力端子を出力ノードとするカレントミラー回路と、
前記高電位側電源線と前記カレントミラー回路の入力ノードとの間に接続された抵抗および第15のトランジスタと、
前記高電位側電源線と前記カレントミラー回路の出力ノードとの間に接続された第16のトランジスタとから構成されていることを特徴とする請求項4ないし15の何れかに記載の演算増幅器。 The inverting DC amplification unit is composed of a buffer circuit and an output circuit,
The output circuit is
A current mirror circuit having the output terminal as an output node;
A resistor and a fifteenth transistor connected between the high potential side power supply line and an input node of the current mirror circuit;
16. The operational amplifier according to claim 4, comprising: a sixteenth transistor connected between the high potential side power supply line and an output node of the current mirror circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148605A JP2010119083A (en) | 2008-10-17 | 2009-06-23 | Operational amplifier |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268590 | 2008-10-17 | ||
JP2009148605A JP2010119083A (en) | 2008-10-17 | 2009-06-23 | Operational amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010119083A true JP2010119083A (en) | 2010-05-27 |
Family
ID=42306407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009148605A Pending JP2010119083A (en) | 2008-10-17 | 2009-06-23 | Operational amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010119083A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144427A (en) * | 2013-12-25 | 2015-08-06 | パナソニック株式会社 | Dc off-set cancellation circuit |
JP2016152583A (en) * | 2015-02-19 | 2016-08-22 | 旭化成エレクトロニクス株式会社 | Output amplifier and ic chip including the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08154022A (en) * | 1994-11-29 | 1996-06-11 | Nec Corp | Amplifier circuit with overcurrent protecting circuit |
JPH09321562A (en) * | 1996-05-31 | 1997-12-12 | Matsushita Electric Ind Co Ltd | Limiter device |
JPH10242783A (en) * | 1997-02-24 | 1998-09-11 | Ricoh Co Ltd | Voltage limit circuit |
JPH1197961A (en) * | 1997-09-18 | 1999-04-09 | Sanyo Electric Co Ltd | Level suppressing circuit |
JP2004072462A (en) * | 2002-08-07 | 2004-03-04 | Matsushita Electric Ind Co Ltd | Signal output circuit |
JP2004301670A (en) * | 2003-03-31 | 2004-10-28 | Denso Corp | Disconnection detection circuit for sensor device |
JP2005328151A (en) * | 2004-05-12 | 2005-11-24 | Denso Corp | Amplifier circuit |
-
2009
- 2009-06-23 JP JP2009148605A patent/JP2010119083A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08154022A (en) * | 1994-11-29 | 1996-06-11 | Nec Corp | Amplifier circuit with overcurrent protecting circuit |
JPH09321562A (en) * | 1996-05-31 | 1997-12-12 | Matsushita Electric Ind Co Ltd | Limiter device |
JPH10242783A (en) * | 1997-02-24 | 1998-09-11 | Ricoh Co Ltd | Voltage limit circuit |
JPH1197961A (en) * | 1997-09-18 | 1999-04-09 | Sanyo Electric Co Ltd | Level suppressing circuit |
JP2004072462A (en) * | 2002-08-07 | 2004-03-04 | Matsushita Electric Ind Co Ltd | Signal output circuit |
JP2004301670A (en) * | 2003-03-31 | 2004-10-28 | Denso Corp | Disconnection detection circuit for sensor device |
JP2005328151A (en) * | 2004-05-12 | 2005-11-24 | Denso Corp | Amplifier circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144427A (en) * | 2013-12-25 | 2015-08-06 | パナソニック株式会社 | Dc off-set cancellation circuit |
JP2016152583A (en) * | 2015-02-19 | 2016-08-22 | 旭化成エレクトロニクス株式会社 | Output amplifier and ic chip including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020109547A1 (en) | Slew rate boost circuitry and method | |
US8390379B2 (en) | Amplifier input stage and slew boost circuit | |
US9344048B1 (en) | Operational amplifier and method of amplifying with the operational amplifier | |
US20070241818A1 (en) | Class ab folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
US7253687B2 (en) | Clamping circuit for operational amplifiers | |
US7554377B1 (en) | Apparatus and method for signal voltage limiting | |
US7528659B2 (en) | Fully differential amplification device | |
US20080284634A1 (en) | Differential amplifying circuit | |
JP2010119083A (en) | Operational amplifier | |
US7579878B2 (en) | High gain, high speed comparator operable at low current | |
Goyal et al. | Analysis and design of a two stage cmos op-amp with 180nm using miller compensation technique | |
US9899965B2 (en) | Differential amplifiers with improved slew performance | |
US20200204188A1 (en) | Comparator circuit and analog to digital converter | |
CN115276207A (en) | Wide-range high-adaptability power supply conversion circuit | |
US9362873B2 (en) | Instrumentation amplifier | |
JP5465548B2 (en) | Level shift circuit | |
US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
CN114337552A (en) | Operation amplifying circuit with enhanced self-adaptive slew rate | |
EP2963814B1 (en) | Class AB amplifier with bias control | |
JP4360267B2 (en) | Amplifier circuit | |
US10333506B2 (en) | High-speed current comparator suitable for nano-power circuit design | |
US9985589B2 (en) | System and method for improving total harmonic distortion of an amplifier | |
JP6666230B2 (en) | Automatic gain control amplifier | |
JP2009005178A (en) | Chopper type comparator | |
JP2008005547A (en) | Hysteresis comparator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |