JP2010111233A - マイクロコンピュータ及びマイクロコンピュートシステム - Google Patents

Abstract

【課題】外部記憶装置を効率良く共用できるマイクロコンピュータ及びマイクロコンピュートシステムを提供する。
【解決手段】
車両を制御する制御処理に用いるデータを書込むよう要求する第１書込要求を外部に設けられた外部記憶装置へ送信する第１通信部を制御する通信制御部と、他のマイクロコンピュータが車両を制御する他の制御処理に用いるデータに関する第２書込要求を受信する第２通信部とを備え、通信制御部は、第１書込要求と、第２通信部が受信した第２書込要求とを外部記憶装置へ送信するよう第１通信部を制御する。これによれば、他のマイクロコンピュータが送信する第２書込要求を外部記憶装置へ中継するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
【選択図】図３

Description

本発明は、外部記憶装置を共用するマイクロコンピュータ及びマイクロコンピュートシステムに関する。

近年、車両には、車両に搭載されたエンジンの点火タイミングを制御するエンジン制御装置、ドアの開閉を制御するボデー制御装置、及びオーディオを制御するオーディオ制御装置等といった複数の制御装置（ＥＣＵ：Electronic Control Unit）が搭載されている。これら複数の制御装置は、接続されたネットワークを介して相互に通信を行うことで、それぞれ同期して車両を制御する制御処理を実行している。ここで、これら複数の制御装置の内いくつかは、例えば、エンジンだけでなくトランスミッション等の車両の走行に関する装置といった複数の装置を制御している。よって、制御装置を構成するマイクロコンピュータ（以下単に、マイコンという）の制御処理を実行する処理負荷を軽減すると共に、処理結果等を保存する記憶部の記憶容量を拡張する必要が生じている。このため、図８に示すように、複数のマイコンとそれぞれのマイコンが単独で使用するマイコン外部の複数の外部記憶装置とを備えた制御装置が知られるに至った。

ここで、複数の外部記憶装置を制御装置に搭載すると、制御装置の製造コストが増加する。このため、図９に示すように、１つの外部記憶装置を複数のＣＰＵ（Central Processing Unit）で共用できる電子制御装置が知られるに至った（例えば、特許文献１参照）。この電子制御装置は、あるＣＰＵが外部記憶装置にアクセスする場合には、他のＣＰＵが外部記憶装置にアクセスしていないことを確認した後に、他のＣＰＵへアクセスする旨の通知を行うことを特徴とする。
特開２００１−２１６２８４号公報

ところで、特許文献１に記載の電子制御装置は、あるＣＰＵが共用する外部記憶装置へデータを保存する処理を実行する際に、他のＣＰＵの保存処理との競合及び衝突が発生しないように処理を調停する機能を追加する必要がある。よって、この電子制御装置は、外部記憶装置との間でデータを通信する通信部を制御するためのドライバプログラムを、双方の電子制御装置において改良する必要があり、効率良く外部記憶装置を共用できないという問題があった。

そこで、本発明の目的とするところは、外部記憶装置を効率良く共用できるマイクロコンピュータ及びマイクロコンピュートシステムを提供することにある。

本発明に係るマイクロコンピュータは、車両を制御する制御処理に用いるデータを書込むよう要求する第１書込要求を外部に設けられた外部記憶装置へ送信する第１通信部を制御する通信制御部と、他のマイクロコンピュータが車両を制御する他の制御処理に用いるデータに関する第２書込要求を受信する第２通信部とを備え、通信制御部は、第１書込要求と、第２通信部が受信した第２書込要求とを外部記憶装置へ送信するよう第１通信部を制御することを特徴としている。

上記構成において、第２通信部が受信した第２書込要求を、外部記憶装置が他のマイクロコンピュータから受信した場合に行う動作を想定して実行する仮想記憶部を更に備える構成を採用できる。

上記構成において、通信制御部は、第１書込要求と第２書込要求とを、要求に付加した優先度を表すデータに基づいて調停して送信するよう第１通信部を制御する構成を採用できる。

本発明に係るマイクロコンピュートシステムは、車両を制御する第１制御処理を実行する第１マイクロコンピュータと、車両を制御する第２制御処理を実行する第２マイクロコンピュータとを備え、第２マイクロコンピュータは、第２制御処理に用いるデータを外部に設けられた外部記憶装置が書込むよう要求する第２書込要求を第１マイクロコンピュータへ送信し、第１マイクロコンピュータは、第２マイクロコンピュータから受信した第２書込要求を、外部記憶装置が第２マイクロコンピュータから受信した場合に行う動作を想定して実行すると共に、第２書込要求と第１制御処理に用いるデータを書込むよう要求する第１書込要求とを外部記憶装置へ送信することを特徴としている。

本発明に係るマイクロコンピュートシステムは、車両を制御する第１制御処理を実行する第１マイクロコンピュータと、車両を制御する第２制御処理を実行する第２マイクロコンピュータと、第１制御処理及び第２制御処理に用いるデータを記憶する第１マイクロコンピュータ及び第２マイクロコンピュータの外部に設けられた外部記憶装置とを備え、第２マイクロコンピュータは、第２制御処理に用いるデータを第１マイクロコンピュータへ送信し、第１マイクロコンピュータは、第２マイクロコンピュータから受信したデータを、外部記憶装置が第２マイクロコンピュータから受信した場合に行う動作を想定して実行すると共に、第２制御処理に用いるデータと第１制御処理に用いるデータとを外部記憶装置へ送信することを特徴としている。

請求項１の構成によれば、他のマイクロコンピュータが送信する第２書込要求を外部記憶装置へ中継するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。

請求項２の構成によれば、書込要求を受信した外部記憶装置の動作を想定して実行するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。

請求項３の構成によれば、マイクロコンピュータの内部で競合なく書込要求を外部記憶装置へ送信できる。

請求項４の構成によれば、第２マイクロコンピュータが送信する書込要求を外部記憶装置へ第１マイクロコンピュータが中継するため、第２マイクロコンピュータの構成を変更せずとも、第２マイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。

請求項５の構成によれば、第２マイクロコンピュータが送信する書込要求を外部記憶装置へ第１マイクロコンピュータが中継するため、第２マイクロコンピュータの構成を変更せずとも、第２マイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。

以下、本発明の最良の実施形態について、添付図面を参照しつつ説明する。

図１は、本発明のマイクロコンピュータ（以下単に、マイコンという）で構成されるマイクロコンピュートシステム（以下単に、マイコンシステムという）の一実施形態を示す構成図である。
図１に示すマイコンシステム１は、車両に搭載される。車両は、例えば、乗用車、バス、及びトラック等の自動車で構成される。尚、本実施例では、車両が自動車で構成されるとして説明を行うが、これに限定される訳ではなく、原動機付自転車、軽車両、及びトロリーバス、戦車及び装甲車等の軍用車両、並びに鉄道車両で構成される実施例を採用できる。また、本実施例において、マイコンシステム１が車両に搭載される場合について説明するが、これに限定される訳ではない。例えば、マイコンシステム１は、船舶、航空機、並びに人工衛星、宇宙探査機、及び宇宙ステーション等の宇宙機に搭載される構成を採用できる。また更に、マイコンシステム１は、車両又は船舶等に搭載されずに使用される構成を採用できる。

マイコンシステム１は、制御装置１００から８００で構成される。制御装置１００から８００は、例えば、ＥＣＵ（Electronic Control Unit）で構成される。制御装置１００から７００は、例えば、ＣＡＮ（Controller Area Network）バス等のバスＢＣ１から３を介して制御装置８００と通信可能に接続する。尚、本実施例においては、ＥＣＵ１００から８００は、ＣＡＮプロトコルを用いて通信を行うとして説明するが、これに限定される訳ではない。例えば、ＥＣＵ１００から８００は、ＬＩＮ（Local Interconnect Network）プロトコルを用いて通信する構成を採用できる。

制御装置１００から７００は、制御装置８００に接続し、制御装置８００が送信するデータに基づいて車両の挙動を制御する。制御装置１００は、車両に搭載されるエンジンの吸気バルブの吸気タイミング等を制御する。制御装置２００は、始動装置２５０に接続することで、燃費が良く（つまり、エコノミーな）、かつ地球環境に優しい（つまり、エコロジーな）走行（これを、エコランという）をするよう車両を制御する。尚、始動装置２５０は、例えば、スタータで構成される。制御装置３００から７００は、車両が備えるエアコン、メータの表示、ＡＢＳ（Anti-lock Brake System）、電動パワーステアリング、及びエアバッグを制御する。

制御装置８００は、通信部８１０から８３０、インターフェイス部８４０（以下単に、ＩＦ部という）、第１マイコン８５０、第２マイコン８６０、及び外部記憶装置８７０で構成される。
通信部８１０から８３０は、例えば、ＣＡＮコントローラ等の通信回路で構成される。通信部８１０から８３０は、それぞれバスＢＣ１から３、及びＩＦ部８４０に接続する。通信部８１０から８３０は、ＢＣ１から３を介して接続する制御装置１００から７００と、ＩＦ部８４０を介して接続する第１マイコン８５０及び第２マイコン８６０との間で通信されるデータを送受信する。ＩＦ部８４０は、通信部８１０から８３０、第１マイコン８５０、及び第２マイコン８６０とに接続する。ＩＦ部８４０は、通信部８１０から８３０と、第１マイコン８５０及び第２マイコン８６０との間で送受信されるデータを仲介する。

第１マイコン８５０は、ＩＦ部８４０、第２マイコン８６０、及び外部記憶装置８７０に接続する。第１マイコン８５０は、車両を制御する第１制御処理を実行することで、ＩＦ部８４０を介して制御装置１００から７００へ車両の制御に用いるデータを送信する。また、第１マイコン８５０は、第１制御処理の実行に用いる第１データを外部記憶装置８７０へ保存し、保存したデータを読み出す。更に、第１マイコン８５０は、車両を制御する第１制御処理と異なる第２制御処理の実行に用いる第２データを第２マイコン８６０から受信し、受信したデータを外部記憶装置８７０へ保存する。また逆に、外部記憶装置８７０から第２データを読み出し、読み出した第２データを第２マイコン８６０へ送信する。
尚、本実施例において、第１マイコン８５０は車両のエンジンを制御する第１制御処理を実行し、第２マイコン８６０は、例えば、トランスミッション等の車両の走行に関する装置を制御する第２制御処理を実行するとして説明するが、これに限定される訳ではない。

ここで、図２を参照して、第１マイコン８５０の構成について、ハードウェアに着目して説明を行う。図２は、第１マイコン８５０の一構成例を表すハードウェア構成図である。
図２に示す第１マイコン８５０は、実行部８５１、第１内部記憶装置８５２、第２内部記憶装置８５３、第１通信回路８５４ａ、第２通信回路８５４ｂ、及び入出力回路８５４ｃで構成される。第１マイコン８５０を構成する実行部８５１から入出力回路８５４ｃは、それぞれバスを介してデータの授受が可能なように接続している。

第１制御処理を含むソフトウェア処理は、実行部８５１によって実行される。実行部８５１は、例えば、ＣＰＵ（Central Processing Unit）等で構成される。実行部８５１は、先ず、第１内部記憶装置８５２又は第２内部記憶装置８５３が記憶するプログラムを読み込む。次に、実行部８５１は、読み込んだプログラムが表すソフトウェア処理の実行手順に従って第１通信回路８５４ａ、第２通信回路８５４ｂ、及び入出力回路８５４ｃが入力する各種データに対して演算を行う。その後、実行部８５１は、演算の結果を第１内部記憶装置８５２に書き込み、必要に応じて第１通信回路８５４ａ、第２通信回路８５４ｂ、及び入出力回路８５４ｃへ出力する。特に、実行部８５１は、第１内部記憶装置８５２の記憶容量を補うために、第１通信回路８５４ａを介して接続する外部記憶装置８７０へ第１データを保存する。

尚、第１内部記憶装置８５２は、ＤＲＡＭ（Dynamic Random Access Memory）又はＳＲＡＭ（Static RAM）等の揮発性メモリ及びＮＶＲＡＭ（Non Volatile RAM）等の不揮発性メモリで構成される。第２内部記憶装置８５３は、例えば、ＥＰＲＯＭ（Erasable Programmable Read-Only Memory）又はＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の読出し専用メモリで構成される。第２内部記憶装置８５３は、第１制御処理の実行手順を表すプログラム及び後述する通信制御処理の実行手順を表すプログラムを記憶する。

第１通信回路８５４ａ及び第２通信回路８５４ｂは、例えば、ＳＰＩ（Serial Peripheral Interface）又はＣＳＩ（Common Serial Interface）等のシリアル通信を行う通信回路で構成される。具体的には、第１通信回路８５４ａ及び第２通信回路８５４ｂは、ＣＳポート（Chip Select）、ＤＩポート（Data In）、ＤＯポート（Data Out）、及びＳＫポート（System clocK）で外部の装置と接続する。ＣＳポートは、通信する装置を選択して通信制御を可能とするイネーブル信号を出力するポートである。ＤＩポート及びＤＯポートは、ＣＳポートで選択した装置との間で通信（つまり、書き込み又は読み出し）をするデータ信号を入出力するポートである。ＳＫポートは、ＤＩポート及びＤＯポートで行うデータ信号の入出力における同期タイミングを提供するクロック信号を出力するポートである。

次に、図３を参照して、第１マイコン８５０の構成について、機能に着目して説明を行う。図３は、第１マイコン８５０の一構成例を表す機能ブロック図である。
第１マイコン８５０は、第１通信部８５５ａ、第２通信部８５５ｂ、仮想記憶部８５６、制御部８５７、及び通信制御部８５８で構成される。第１通信部８５５ａについては後述する。

第２通信部８５５ｂは、例えば、第２通信回路８５４ｂで構成され、第２通信処理を実行する。第２通信部８５５ｂは、仮想記憶部８５６及び第２マイコン８６０に接続する。第２通信部８５５ｂは、先ず、第２マイコン８６０から第２データ、及び第２データを外部記憶装置８７０へ書き込むよう求める第２書込要求を受信する。次に、第２通信部８５５ｂは、受信した第２データ及び第２書込要求を仮想記憶部８５６へ出力する。尚、第２通信部８５５ｂは、第２書込要求の他に、第２データの外部記憶装置８７０に対する書き込みの許可を求める書込許可要求、及び書き込みの禁止を求める書込禁止要求をも受信する。ここで、本実施例において、以下主に、第１マイコン８５０を構成する各部が行う第２書込要求に対する処理についてのみ説明し、書込許可要求及び書込禁止要求に対する処理については説明を省略する。

また、第２通信部８５５ｂは、第２マイコン８６０から第２データを読み出すよう求める第２読出要求を受信する。次に、第２通信部８５５ｂは、受信した第２読出要求を仮想記憶部８５６へ出力する。その後、第２通信部８５５ｂは、出力した第２読出要求が読み出しを要求した第２データを仮想記憶部８５６から取得する。次に、第２通信部８５５ｂは、取得した第２データを第２マイコン８６０へ出力する。

仮想記憶部８５６は、第２内部記憶装置８５３が記憶する仮想記憶処理を表すプログラムを実行部８５１が実行することで実現される。仮想記憶部８５６は、第２通信部８５５ｂ及び通信制御部８５８に接続する。仮想記憶部８５６は、第２通信部８５５ｂが受信した第２書込要求を、外部記憶装置８７０が第２マイコン８６０から受信した場合に行う動作を想定して実行すると共に、第２書込要求及び書き込みを要求する第２データを通信制御部８５８へ出力する。

この構成によれば、書込要求を受信した外部記憶装置の動作を想定して実行するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。

制御部８５７は、第２内部記憶装置８５３が記憶する第１制御処理を表すプログラム（以下、制御アプリとも図示する）を実行部８５１が実行することで実現される。制御部８５７は、ＩＦ部８４０及び通信制御部８５８に接続する。制御部８５７は、ＩＦ部８４０を介して接続する制御装置１００ないし７００から取得したデータを用いて第１制御処理を実行することで、車両の制御に用いるデータを制御装置１００ないし７００へ出力する。また、制御部８５７は、必要に応じて、第１データの読み出しを要求する第１読出要求を通信制御部８５８へ出力した後に、出力した第１読出要求が要求する第１データを取得して第１制御処理を実行する。更に、制御部８５７は、必要に応じて、第１データ及び第１データの書き込みを要求する第１書込要求を通信制御部８５８へ出力する。

通信制御部８５８は、仮想記憶部８５６、制御部８５７、及び第１通信部８５５ａに接続する。通信制御部８５８は、第２内部記憶装置８５３が記憶する通信制御処理を表すプログラム（以下、ドライバとも図示する）を実行部８５１が実行することで実現される。通信制御部８５８は、制御部８５７が出力する第１書込要求及び第１データ、及び第２通信部８５５ｂが受信した第２書込要求及び第２データとを外部記憶装置８７０へ送信するよう第１通信部８５５ａを制御する。

この構成によれば、他のマイクロコンピュータが送信する第２書込要求を外部記憶装置へ中継するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。

逆に、通信制御部８５８は、制御部８５７が出力する第１読出要求、及び第２通信部８５５ｂが受信した第２読出要求を外部記憶装置８７０へ送信するよう第１通信部８５５ａを制御する。次に、通信制御部８５８は、第１読出要求が読み込みを求める第１データを外部記憶装置８７０から受信するよう第１通信部８５５ａを制御した後に、第１通信部８５５ａから取得した第１データを制御部８５７へ出力する。同様に、通信制御部８５８は、第２読出要求が読み込みを求める第２データを外部記憶装置８７０から受信するよう第１通信部８５５ａを制御した後に、第１通信部８５５ａから取得した第２データを仮想記憶部８５６へ出力する。

この構成によれば、他のマイクロコンピュータが送信する第２読出要求を外部記憶装置へ中継するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。

ここで、通信制御部８５８は、第１書込要求及び第１データと、第２書込要求及び第２データとを、要求に付加した優先度を表すデータに基づいて調停して外部記憶装置８７０へ送信するよう第１通信部８５５ａを制御する。具体的には、通信制御部８５８は、優先度が高い要求及びデータを、優先度が低い要求及びデータに優先して送信する送信するよう第１通信部８５５ａを制御する。また、第１読出要求と第２読出要求とを、同様に調停して外部記憶装置８７０へ送信するよう第１通信部８５５ａを制御した後に、外部記憶装置８７０から読み出した第１データと第２データとを同様に調停して受信する。
本実施例において、通信制御部８５８は、優先度に基づいて調停を行うとして説明したが、これに限定される訳ではなく、例えば、通信制御部８５８は、要求及びデータの処理に要する処理時間、又は要求及びデータの処理を開始するまでの待ち時間に基づいて調停する構成を採用できる。

この構成によれば、マイクロコンピュータの内部で競合なく書込要求を外部記憶装置へ送信できる。

第１通信部８５５ａは、例えば、第１通信回路８５４ａで構成され、第１通信処理を実行する。第１通信部８５５ａは、通信制御部８５８及び外部記憶装置８７０に接続する。第１通信部８５５ａは、通信制御部８５８に制御されて、第１書込要求、第１読出要求、第１データ、第２書込要求、第２読出要求、及び第２データを外部に設けられた外部記憶装置８７０との間で通信する。

ここで、図４を参照して、第１マイコン８５０が実行する処理について説明する。図４は、第１マイコン８５０が起動する場合に実行する初期化処理の一例を表すフローチャートである。
先ず、第１マイコン８５０は、内蔵Ｉ／Ｏ（Input/output）ポート端子の設定を行う（ステップＳ０１）。具体的には、第１マイコン８５０は、どのポートを上記のＣＳポート、ＳＫポート、ＤＩポート、及びＤＯポートのいずれのポートとして使用するかを設定する。次に、第１マイコン８５０は、仮想記憶部８５６が仮想する外部記憶装置８７０が有するメモリのアドレスの内で、第２マイコン８６０が有効に使用できる範囲を、仮想記憶部８５６に設定する（ステップＳ０２）。

その後、第１マイコン８５０は、設定した仮想記憶部８５６における有効範囲のアドレスを書込禁止として初期化する（ステップＳ０３）。外部記憶装置８７０が有するメモリは、初期状態において書込禁止の状態にあるためである。次に、第１マイコン８５０は、第２通信部８５５ｂを初期化する（ステップＳ０４）。その後、第１マイコン８５０は、第２通信部８５５ｂの割込設定を行う（ステップＳ０５）。具体的には、第１マイコン８５０は、第２通信部８５５ｂが割込信号を出力する場合に実行する処理を後述する割込処理に設定する。尚、第２通信部８５５ｂは、各種の要求及びデータを受信する場合に割込信号を出力する。次に、第１マイコン８５０は、各種の要求及び命令等（以下単に、コマンドという）の第２通信部８５５ｂによる受信を待つ状態（以下単に、受信モードと図示する）へ移行する（ステップＳ０６）。その後、第１マイコン８５０は、初期化処理の実行を終了する。

尚、図４において、ステップＳ０２及びＳ０３の処理が仮想記憶部８５６を実現するために実行部８５１が実行する仮想記憶処理に相当し、ステップＳ０４の処理が第２通信部８５５ｂが実行する第２通信処理に相当する。

次に、図５を参照して、第１マイコン８５０が実行する割込処理について説明する。図５は、第１マイコン８５０が実行する割込処理の一例を表すフローチャートである。尚、第１マイコン８５０は、第２通信部８５５ｂが割込信号を出力した場合に、割込処理を実行する。
先ず、第１マイコン８５０は、第２マイコン８６０からデータ等を受信する（ステップＳ１１）。尚、ステップＳ１１で受信するデータ等は、各種のデータ及び要求をいい、第２書込要求（以下、書込コマンドとも図示する）、第２読出要求（以下、読出コマンドとも図示する）、書込許可要求（以下、ＷＥＮ（Write ENable）コマンドとも図示する）、書込禁止要求（以下、ＷＤＳ（Write DiSenable）コマンドとも図示する）、及び書込を要求する第２データを含む。

次に、第１マイコン８５０は、受信したコマンドの内容を判定する（ステップＳ１２）。第１マイコン８５０は、受信したコマンドが書込コマンドである場合にはステップＳ１３の処理を、読出コマンドである場合にはステップＳ１４の処理を、ＷＥＮコマンドである場合にはステップＳ１５の処理を、ＷＤＳコマンドである場合にはステップＳ１６の処理を実行し、その他のコマンドの場合には割込処理の実行を終了する。

ステップＳ１２において、受信したコマンドが書込コマンドであると判断した場合には、第１マイコン８５０は、仮想記憶部８５６に第２データを書込む書込処理を実行する（ステップＳ１３）。ステップＳ１２において、受信したコマンドが読出コマンドであると判断した場合には、第１マイコン８５０は、仮想記憶部８５６から第２データを読出す読出処理を実行する（ステップＳ１４）。ステップＳ１２において、受信したコマンドがＷＥＮコマンドであると判断した場合には、第１マイコン８５０は、仮想記憶部８５６に第２データの書込を許可するＷＥＮ処理を実行する（ステップＳ１５）。ステップＳ１２において、受信したコマンドがＷＤＳコマンドであると判断した場合には、第１マイコン８５０は、仮想記憶部８５６に第２データの書込を禁止するＷＤＳ処理を実行する（ステップＳ１６）。ステップＳ１３からＳ１６の処理を実行した後に、第１マイコン８５０は、割込処理の実行を終了する。

尚、図５において、ステップＳ１１の処理が第２通信部８５５ｂが実行する第２通信処理に相当し、ステップＳ１２から１６の処理が仮想記憶部８５６を実現するために実行部８５１が実行する仮想記憶処理に相当する。

次に、図６を参照して、仮想記憶部８５６が実行する書込処理について説明する。図６（ａ）は、仮想記憶部８５６が実行する書込処理の一例を表すフローチャートである。
先ず、仮想記憶部８５６は、第２データを書き込む外部記憶装置８７０のアドレス（以下単に、書込アドレスという）を第２通信部８５５ｂから取得する（ステップＳ２１）。次に、仮想記憶部８５６は、書込アドレスへの書込値（つまり、第２データ）を第２通信部８５５ｂから取得する（ステップＳ２２）。

その後、仮想記憶部８５６は、書込アドレスが、図４のステップＳ０２で設定した有効範囲に属するか否かを判断する（ステップＳ２３）。仮想記憶部８５６は、有効範囲に属すると判断する場合にはステップＳ２４の処理を、そうでない場合には書込処理の実行を終了する。ステップＳ２３において、書込アドレスが有効範囲に属すると判断する場合には、仮想記憶部８５６は、書込アドレスが書込を許可する状態（以下単に、書込許可状態という）であるか否かを判断する（ステップＳ２４）。仮想記憶部８５６は、書込アドレスが書込許可状態であると判断する場合にはステップＳ２５の処理を実行し、そうでない場合には書込処理の実行を終了する。尚、外部記憶装置８７０が、有効範囲以外のアドレス又は書込許可状態でないアドレスへデータを書き込むことを要求する書込要求を第２マイコン８６０から受信した場合にエラー信号を返信する構成であれば、仮想記憶部８５６も同様に、エラー信号を第２マイコン８６０へ返信する構成を採用できる。

次に、仮想記憶部８５６は、外部記憶装置８７０が書込要求を受信した場合に第２データを書き込むメモリ（第２データを読み出すメモリ、第２データの書込みを許可するメモリ、又は第２データの書込みを禁止するメモリを含む）を想定した第１内部記憶装置８５２のアドレス（以下単に、仮想アドレスという）へ、書込アドレスを変換する（ステップＳ２５）。その後、仮想記憶部８５６は、書込値である第２データを第１内部記憶装置８５２の仮想アドレスへ書込む（ステップＳ２６）。次に、仮想記憶部８５６は、通信制御部８５８へ書込要求を出力する（ステップＳ２７）。その後、仮想記憶部８５６は、通信制御部８５８へ書込値である第２データを出力する（ステップＳ２８）。次に、仮想記憶部８５６は、書込処理の実行を終了する。

次に、図６（ｂ）を参照して、仮想記憶部８５６が実行する読出処理について説明する。図６（ｂ）は、仮想記憶部８５６が実行する読出処理の一例を表すフローチャートである。
先ず、仮想記憶部８５６は、第２データを読出す外部記憶装置８７０のアドレス（以下単に、読出アドレスという）を第２通信部８５５ｂから取得する（ステップＳ３１）。次に、仮想記憶部８５６は、読出アドレスが、図４のステップＳ０２で設定した有効範囲に属するか否かを判断する（ステップＳ３２）。仮想記憶部８５６は、有効範囲に属すると判断する場合にはステップＳ３３の処理を、そうでない場合には読出処理の実行を終了する。

ステップＳ３２において、読出アドレスが有効範囲に属すると判断する場合には、仮想記憶部８５６は、仮想アドレスへ読出アドレスを変換する（ステップＳ３３）。次に、仮想記憶部８５６は、第１内部記憶装置８５２の仮想アドレスから第２データを読出す（ステップＳ３４）。その後、仮想記憶部８５６は、読出要求を送信した第２マイコン８６０へ読出値を返信する（ステップＳ３５）。その後、仮想記憶部８５６は、読出処理の実行を終了する。

尚、本実施例において、仮想記憶部８５６は、読出要求に応じて第１内部記憶装置８５２の仮想アドレスに書き込んだ第２データを返信するとして説明したが、これに限定される訳ではない。仮想記憶部８５６は、読出要求を通信制御部８５８を介して外部記憶装置８７０へ出力した後に、外部記憶装置８７０が読み出したデータを返信する構成を採用できる。

次に、図７を参照して、仮想記憶部８５６が実行するＷＥＮ処理について説明する。図７（ａ）は、仮想記憶部８５６が実行するＷＥＮ処理の一例を表すフローチャートである。
先ず、仮想記憶部８５６は、第２データの書き込みを許可する状態に変更する外部記憶装置８７０のアドレス（以下単に、ＷＥＮアドレスという）を第２通信部８５５ｂから取得する（ステップＳ４１）。次に、仮想記憶部８５６は、ＷＥＮアドレスが、図４のステップＳ０３で設定した有効範囲に属するか否かを判断する（ステップＳ４２）。仮想記憶部８５６は、有効範囲に属すると判断する場合にはステップＳ４３の処理を、そうでない場合にはＷＥＮ処理の実行を終了する。

ステップＳ４２において、ＷＥＮアドレスが有効範囲に属すると判断する場合には、仮想記憶部８５６は、仮想アドレスへＷＥＮアドレスを変換する（ステップＳ４３）。その後、仮想記憶部８５６は、第１内部記憶装置８５２の仮想アドレスの状態を書込許可状態へ変更する（ステップＳ４４）。次に、仮想記憶部８５６は、通信制御部８５８へＷＥＮコマンドを出力する（ステップＳ４５）。その後、仮想記憶部８５６は、ＷＥＮ処理の実行を終了する。

尚、図７（ｂ）は、仮想記憶部８５６が実行するＷＤＳ処理の一例を表すフローチャートであるが、図７（ａ）に示すＷＥＮ処理の一例と同様であるため説明を省略する。

ここで、図１に戻り、マイクロコンピュートシステム１の構成について引き続き説明を行う。
第２マイコン８６０は、第１マイコン８５０及びＩＦ部８４０に接続する。第２マイコン８６０は、第２制御処理を実行することで、ＩＦ部８４０を介して制御装置１００から７００へ車両の制御に用いるデータを送信する。また、第２マイコン８６０は、第２制御処理の実行に用いる第２データを第１マイコン８５０を介して外部記憶装置８７０へ保存し、保存したデータを読み出す。
尚、第２マイコン８６０のハードウェア構成は、第１マイコン８５０のハードウェア構成と同様であるので説明を省略する。

次に、再度図３に戻り、第２マイコン８６０の構成について、機能に着目して説明を行う。
第２マイコン８６０は、第１通信部８６５、制御部８６７、及び通信制御部８６８で構成される。第１通信部８６５については後述する。また、第２マイコン８６０を構成する第１通信部８６５、制御部８６７、及び通信制御部８６８は、第１マイコン８５０を構成する第１通信部８５５ａ、制御部８５７、及び通信制御部８５８とほぼ同様であるため、以下主に、相違点について説明を行う。

制御部８６７は、第２マイコン８６０を構成する内部記憶装置が記憶する第２制御処理を表すプログラム（つまり、制御アプリ）を実行部が実行することで実現される。制御部８５７は、必要に応じて、第２データの読み出しを要求する第２読出要求を通信制御部８６８へ出力した後に、出力した第２読出要求が要求する第２データを取得して第２制御処理を実行する。更に、制御部８６７は、必要に応じて、第２データ及び第２データの書き込みを要求する第２書込要求を通信制御部８６８へ出力する。

通信制御部８６８は、第１通信部８６５及び制御部８６７に接続する。通信制御部８６８は、制御部８６７が出力する第２書込要求、第２書込要求が書き込むよう要求する第２データ、及び読出要求を取得し、取得した要求及びデータを第１通信部８６５へ出力する。逆に、通信制御部８６８は、出力した読出要求が読み出すよう要求する第２データを第１通信部８６５から取得し、取得したデータを制御部８６７へ出力する。
第１通信部８６５は、第１マイコン８５０及び通信制御部８６８に接続する。第１通信部８６５は、通信制御部８６８に制御されて、第２書込要求、第２読出要求、及び第２データを第１マイコン８５０との間で通信する。

ここで、図１に戻り、マイクロコンピュートシステム１の構成について引き続き説明を行う。
外部記憶装置８７０は、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）で構成される。外部記憶装置８７０は、第１マイコン８５０に接続する。外部記憶装置８７０は、第１マイコン８５０から受信する第１書込要求及び第２書込要求が書き込みを要求する第１データ及び第２データを、要求する書込アドレスに書き込む。また、外部記憶装置８７０は、第１マイコン８５０から受信する第１読出要求及び第２読出要求が読み出しを要求する第１データ及び第２データを、要求する読出アドレスから読み出して第１マイコン８５０へ返信する。

ここで、マイコン８５０が備える第２内部記憶装置８５３に通信制御処理の実行手順を表すプログラム（つまり、ドライバ）を保存することでマイコンの生産方法を実施できる。
この構成によれば、内部記憶装置に記憶させるプログラムが、他のマイクロコンピュータの送信する書込要求を外部の外部記憶装置へ中継する通信制御処理を表すため、マイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できるマイクロコンピュータを生産できる。

マイコン８５０が備える仮想記憶部８５６を実現する仮想記憶処理を表すプログラム、及び通信制御部８５８を実現する通信制御処理を表すプログラム（つまり、ドライバ）は、磁気ディスクや光ディスク、半導体メモリ、その他の記録媒体に格納して配布したり、ネットワークを介して配信したりすることにより提供できる。

以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。

本発明のマイクロコンピュータで構成されるマイクロコンピュートシステムの一実施形態を示す構成図である。 第１マイコンの一構成例を表すハードウェア構成図である。 第１マイコンの一構成例を表す機能ブロック図である。 第１マイコンが実行する初期化処理の一例を表すフローチャートである。 第１マイコンが実行する割込処理の一例柄を表すフローチャートである。 仮想記憶部が実行する書込処理の一例を表すフローチャートである。 仮想記憶部が実行するＷＥＮ処理の一例を表すフローチャートである。 従来のマイクロコンピュートシステムの一実施形態を示す構成図である。 従来のマイクロコンピュートシステムの他実施形態を示す構成図である。

符号の説明

１…マイクロコンピュートシステム
１００〜８００…制御装置 ２５０…始動装置
８１０〜８３０…通信部 ８４０…ＩＦ部
８５０…第１マイコン ８５１…実行部
８５２…内部記憶装置 ８５３…読出専用記憶装置
８５４ａ…第１通信回路 ８５４ｂ…第２通信回路
８５４ｃ…入出力回路 ８５５ａ…第１通信部
８５５ｂ…第２通信部 ８５６…仮想記憶部
８５７…制御部 ８５８…通信制御部
８６０…第２マイコン ８６５…第１通信部
８６７…制御部 ８６８…通信制御部
８７０…外部記憶装置 ８７０…第１外部記憶装置
９５０…第１マイコン ９５５…通信部
９５６…通信制御部 ９５７…制御部
９６０…第２マイコン ９６５…通信部
９６６…通信制御部 ９６７…制御部
９７０…外部記憶装置 ９７０ａ…外部記憶装置
９７０ｂ…外部記憶装置 ＢＣ１〜３…バス

Claims (5)

1. 車両を制御する制御処理に用いるデータを書込むよう要求する第１書込要求を外部に設けられた外部記憶装置へ送信する第１通信部を制御する通信制御部と、他のマイクロコンピュータが前記車両を制御する他の制御処理に用いるデータに関する第２書込要求を受信する第２通信部とを備え、
   前記通信制御部は、前記第１書込要求と、前記第２通信部が受信した第２書込要求とを前記外部記憶装置へ送信するよう前記第１通信部を制御することを特徴とするマイクロコンピュータ。
2. 前記第２通信部が受信した第２書込要求を、前記外部記憶装置が前記他のマイクロコンピュータから受信した場合に行う動作を想定して実行する仮想記憶部を更に備えることを特徴とする請求項１に記載のマイクロコンピュータ。
3. 前記通信制御部は、前記第１書込要求と前記第２書込要求とを、前記要求に付加した優先度を表すデータに基づいて調停して送信するよう前記第１通信部を制御することを特徴とする請求項２に記載のマイクロコンピュータ。
4. 車両を制御する第１制御処理を実行する第１マイクロコンピュータと、前記車両を制御する第２制御処理を実行する第２マイクロコンピュータとを備え、
   前記第２マイクロコンピュータは、前記第２制御処理に用いるデータを外部に設けられた外部記憶装置が書込むよう要求する第２書込要求を前記第１マイクロコンピュータへ送信し、
   前記第１マイクロコンピュータは、前記第２マイクロコンピュータから受信した第２書込要求を、前記外部記憶装置が前記第２マイクロコンピュータから受信した場合に行う動作を想定して実行すると共に、前記第２書込要求と前記第１制御処理に用いるデータを書込むよう要求する第１書込要求とを前記外部記憶装置へ送信することを特徴とするマイクロコンピュートシステム。
5. 車両を制御する第１制御処理を実行する第１マイクロコンピュータと、前記車両を制御する第２制御処理を実行する第２マイクロコンピュータと、前記第１制御処理及び前記第２制御処理に用いるデータを記憶する前記第１マイクロコンピュータ及び前記第２マイクロコンピュータの外部に設けられた外部記憶装置とを備え、
   前記第２マイクロコンピュータは、前記第２制御処理に用いるデータを前記第１マイクロコンピュータへ送信し、
   前記第１マイクロコンピュータは、前記第２マイクロコンピュータから受信したデータを、前記外部記憶装置が前記第２マイクロコンピュータから受信した場合に行う動作を想定して実行すると共に、前記第２制御処理に用いるデータと前記第１制御処理に用いるデータとを前記外部記憶装置へ送信することを特徴とするマイクロコンピュートシステム。

Images