JP2010111233A - マイクロコンピュータ及びマイクロコンピュートシステム - Google Patents
マイクロコンピュータ及びマイクロコンピュートシステム Download PDFInfo
- Publication number
- JP2010111233A JP2010111233A JP2008284901A JP2008284901A JP2010111233A JP 2010111233 A JP2010111233 A JP 2010111233A JP 2008284901 A JP2008284901 A JP 2008284901A JP 2008284901 A JP2008284901 A JP 2008284901A JP 2010111233 A JP2010111233 A JP 2010111233A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- unit
- communication
- external storage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
【課題】外部記憶装置を効率良く共用できるマイクロコンピュータ及びマイクロコンピュートシステムを提供する。
【解決手段】
車両を制御する制御処理に用いるデータを書込むよう要求する第1書込要求を外部に設けられた外部記憶装置へ送信する第1通信部を制御する通信制御部と、他のマイクロコンピュータが車両を制御する他の制御処理に用いるデータに関する第2書込要求を受信する第2通信部とを備え、通信制御部は、第1書込要求と、第2通信部が受信した第2書込要求とを外部記憶装置へ送信するよう第1通信部を制御する。これによれば、他のマイクロコンピュータが送信する第2書込要求を外部記憶装置へ中継するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
【選択図】図3
【解決手段】
車両を制御する制御処理に用いるデータを書込むよう要求する第1書込要求を外部に設けられた外部記憶装置へ送信する第1通信部を制御する通信制御部と、他のマイクロコンピュータが車両を制御する他の制御処理に用いるデータに関する第2書込要求を受信する第2通信部とを備え、通信制御部は、第1書込要求と、第2通信部が受信した第2書込要求とを外部記憶装置へ送信するよう第1通信部を制御する。これによれば、他のマイクロコンピュータが送信する第2書込要求を外部記憶装置へ中継するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
【選択図】図3
Description
本発明は、外部記憶装置を共用するマイクロコンピュータ及びマイクロコンピュートシステムに関する。
近年、車両には、車両に搭載されたエンジンの点火タイミングを制御するエンジン制御装置、ドアの開閉を制御するボデー制御装置、及びオーディオを制御するオーディオ制御装置等といった複数の制御装置(ECU:Electronic Control Unit)が搭載されている。これら複数の制御装置は、接続されたネットワークを介して相互に通信を行うことで、それぞれ同期して車両を制御する制御処理を実行している。ここで、これら複数の制御装置の内いくつかは、例えば、エンジンだけでなくトランスミッション等の車両の走行に関する装置といった複数の装置を制御している。よって、制御装置を構成するマイクロコンピュータ(以下単に、マイコンという)の制御処理を実行する処理負荷を軽減すると共に、処理結果等を保存する記憶部の記憶容量を拡張する必要が生じている。このため、図8に示すように、複数のマイコンとそれぞれのマイコンが単独で使用するマイコン外部の複数の外部記憶装置とを備えた制御装置が知られるに至った。
ここで、複数の外部記憶装置を制御装置に搭載すると、制御装置の製造コストが増加する。このため、図9に示すように、1つの外部記憶装置を複数のCPU(Central Processing Unit)で共用できる電子制御装置が知られるに至った(例えば、特許文献1参照)。この電子制御装置は、あるCPUが外部記憶装置にアクセスする場合には、他のCPUが外部記憶装置にアクセスしていないことを確認した後に、他のCPUへアクセスする旨の通知を行うことを特徴とする。
特開2001−216284号公報
ところで、特許文献1に記載の電子制御装置は、あるCPUが共用する外部記憶装置へデータを保存する処理を実行する際に、他のCPUの保存処理との競合及び衝突が発生しないように処理を調停する機能を追加する必要がある。よって、この電子制御装置は、外部記憶装置との間でデータを通信する通信部を制御するためのドライバプログラムを、双方の電子制御装置において改良する必要があり、効率良く外部記憶装置を共用できないという問題があった。
そこで、本発明の目的とするところは、外部記憶装置を効率良く共用できるマイクロコンピュータ及びマイクロコンピュートシステムを提供することにある。
本発明に係るマイクロコンピュータは、車両を制御する制御処理に用いるデータを書込むよう要求する第1書込要求を外部に設けられた外部記憶装置へ送信する第1通信部を制御する通信制御部と、他のマイクロコンピュータが車両を制御する他の制御処理に用いるデータに関する第2書込要求を受信する第2通信部とを備え、通信制御部は、第1書込要求と、第2通信部が受信した第2書込要求とを外部記憶装置へ送信するよう第1通信部を制御することを特徴としている。
上記構成において、第2通信部が受信した第2書込要求を、外部記憶装置が他のマイクロコンピュータから受信した場合に行う動作を想定して実行する仮想記憶部を更に備える構成を採用できる。
上記構成において、通信制御部は、第1書込要求と第2書込要求とを、要求に付加した優先度を表すデータに基づいて調停して送信するよう第1通信部を制御する構成を採用できる。
本発明に係るマイクロコンピュートシステムは、車両を制御する第1制御処理を実行する第1マイクロコンピュータと、車両を制御する第2制御処理を実行する第2マイクロコンピュータとを備え、第2マイクロコンピュータは、第2制御処理に用いるデータを外部に設けられた外部記憶装置が書込むよう要求する第2書込要求を第1マイクロコンピュータへ送信し、第1マイクロコンピュータは、第2マイクロコンピュータから受信した第2書込要求を、外部記憶装置が第2マイクロコンピュータから受信した場合に行う動作を想定して実行すると共に、第2書込要求と第1制御処理に用いるデータを書込むよう要求する第1書込要求とを外部記憶装置へ送信することを特徴としている。
本発明に係るマイクロコンピュートシステムは、車両を制御する第1制御処理を実行する第1マイクロコンピュータと、車両を制御する第2制御処理を実行する第2マイクロコンピュータと、第1制御処理及び第2制御処理に用いるデータを記憶する第1マイクロコンピュータ及び第2マイクロコンピュータの外部に設けられた外部記憶装置とを備え、第2マイクロコンピュータは、第2制御処理に用いるデータを第1マイクロコンピュータへ送信し、第1マイクロコンピュータは、第2マイクロコンピュータから受信したデータを、外部記憶装置が第2マイクロコンピュータから受信した場合に行う動作を想定して実行すると共に、第2制御処理に用いるデータと第1制御処理に用いるデータとを外部記憶装置へ送信することを特徴としている。
請求項1の構成によれば、他のマイクロコンピュータが送信する第2書込要求を外部記憶装置へ中継するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
請求項2の構成によれば、書込要求を受信した外部記憶装置の動作を想定して実行するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
請求項3の構成によれば、マイクロコンピュータの内部で競合なく書込要求を外部記憶装置へ送信できる。
請求項4の構成によれば、第2マイクロコンピュータが送信する書込要求を外部記憶装置へ第1マイクロコンピュータが中継するため、第2マイクロコンピュータの構成を変更せずとも、第2マイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
請求項5の構成によれば、第2マイクロコンピュータが送信する書込要求を外部記憶装置へ第1マイクロコンピュータが中継するため、第2マイクロコンピュータの構成を変更せずとも、第2マイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
以下、本発明の最良の実施形態について、添付図面を参照しつつ説明する。
図1は、本発明のマイクロコンピュータ(以下単に、マイコンという)で構成されるマイクロコンピュートシステム(以下単に、マイコンシステムという)の一実施形態を示す構成図である。
図1に示すマイコンシステム1は、車両に搭載される。車両は、例えば、乗用車、バス、及びトラック等の自動車で構成される。尚、本実施例では、車両が自動車で構成されるとして説明を行うが、これに限定される訳ではなく、原動機付自転車、軽車両、及びトロリーバス、戦車及び装甲車等の軍用車両、並びに鉄道車両で構成される実施例を採用できる。また、本実施例において、マイコンシステム1が車両に搭載される場合について説明するが、これに限定される訳ではない。例えば、マイコンシステム1は、船舶、航空機、並びに人工衛星、宇宙探査機、及び宇宙ステーション等の宇宙機に搭載される構成を採用できる。また更に、マイコンシステム1は、車両又は船舶等に搭載されずに使用される構成を採用できる。
図1に示すマイコンシステム1は、車両に搭載される。車両は、例えば、乗用車、バス、及びトラック等の自動車で構成される。尚、本実施例では、車両が自動車で構成されるとして説明を行うが、これに限定される訳ではなく、原動機付自転車、軽車両、及びトロリーバス、戦車及び装甲車等の軍用車両、並びに鉄道車両で構成される実施例を採用できる。また、本実施例において、マイコンシステム1が車両に搭載される場合について説明するが、これに限定される訳ではない。例えば、マイコンシステム1は、船舶、航空機、並びに人工衛星、宇宙探査機、及び宇宙ステーション等の宇宙機に搭載される構成を採用できる。また更に、マイコンシステム1は、車両又は船舶等に搭載されずに使用される構成を採用できる。
マイコンシステム1は、制御装置100から800で構成される。制御装置100から800は、例えば、ECU(Electronic Control Unit)で構成される。制御装置100から700は、例えば、CAN(Controller Area Network)バス等のバスBC1から3を介して制御装置800と通信可能に接続する。尚、本実施例においては、ECU100から800は、CANプロトコルを用いて通信を行うとして説明するが、これに限定される訳ではない。例えば、ECU100から800は、LIN(Local Interconnect Network)プロトコルを用いて通信する構成を採用できる。
制御装置100から700は、制御装置800に接続し、制御装置800が送信するデータに基づいて車両の挙動を制御する。制御装置100は、車両に搭載されるエンジンの吸気バルブの吸気タイミング等を制御する。制御装置200は、始動装置250に接続することで、燃費が良く(つまり、エコノミーな)、かつ地球環境に優しい(つまり、エコロジーな)走行(これを、エコランという)をするよう車両を制御する。尚、始動装置250は、例えば、スタータで構成される。制御装置300から700は、車両が備えるエアコン、メータの表示、ABS(Anti-lock Brake System)、電動パワーステアリング、及びエアバッグを制御する。
制御装置800は、通信部810から830、インターフェイス部840(以下単に、IF部という)、第1マイコン850、第2マイコン860、及び外部記憶装置870で構成される。
通信部810から830は、例えば、CANコントローラ等の通信回路で構成される。通信部810から830は、それぞれバスBC1から3、及びIF部840に接続する。通信部810から830は、BC1から3を介して接続する制御装置100から700と、IF部840を介して接続する第1マイコン850及び第2マイコン860との間で通信されるデータを送受信する。IF部840は、通信部810から830、第1マイコン850、及び第2マイコン860とに接続する。IF部840は、通信部810から830と、第1マイコン850及び第2マイコン860との間で送受信されるデータを仲介する。
通信部810から830は、例えば、CANコントローラ等の通信回路で構成される。通信部810から830は、それぞれバスBC1から3、及びIF部840に接続する。通信部810から830は、BC1から3を介して接続する制御装置100から700と、IF部840を介して接続する第1マイコン850及び第2マイコン860との間で通信されるデータを送受信する。IF部840は、通信部810から830、第1マイコン850、及び第2マイコン860とに接続する。IF部840は、通信部810から830と、第1マイコン850及び第2マイコン860との間で送受信されるデータを仲介する。
第1マイコン850は、IF部840、第2マイコン860、及び外部記憶装置870に接続する。第1マイコン850は、車両を制御する第1制御処理を実行することで、IF部840を介して制御装置100から700へ車両の制御に用いるデータを送信する。また、第1マイコン850は、第1制御処理の実行に用いる第1データを外部記憶装置870へ保存し、保存したデータを読み出す。更に、第1マイコン850は、車両を制御する第1制御処理と異なる第2制御処理の実行に用いる第2データを第2マイコン860から受信し、受信したデータを外部記憶装置870へ保存する。また逆に、外部記憶装置870から第2データを読み出し、読み出した第2データを第2マイコン860へ送信する。
尚、本実施例において、第1マイコン850は車両のエンジンを制御する第1制御処理を実行し、第2マイコン860は、例えば、トランスミッション等の車両の走行に関する装置を制御する第2制御処理を実行するとして説明するが、これに限定される訳ではない。
尚、本実施例において、第1マイコン850は車両のエンジンを制御する第1制御処理を実行し、第2マイコン860は、例えば、トランスミッション等の車両の走行に関する装置を制御する第2制御処理を実行するとして説明するが、これに限定される訳ではない。
ここで、図2を参照して、第1マイコン850の構成について、ハードウェアに着目して説明を行う。図2は、第1マイコン850の一構成例を表すハードウェア構成図である。
図2に示す第1マイコン850は、実行部851、第1内部記憶装置852、第2内部記憶装置853、第1通信回路854a、第2通信回路854b、及び入出力回路854cで構成される。第1マイコン850を構成する実行部851から入出力回路854cは、それぞれバスを介してデータの授受が可能なように接続している。
図2に示す第1マイコン850は、実行部851、第1内部記憶装置852、第2内部記憶装置853、第1通信回路854a、第2通信回路854b、及び入出力回路854cで構成される。第1マイコン850を構成する実行部851から入出力回路854cは、それぞれバスを介してデータの授受が可能なように接続している。
第1制御処理を含むソフトウェア処理は、実行部851によって実行される。実行部851は、例えば、CPU(Central Processing Unit)等で構成される。実行部851は、先ず、第1内部記憶装置852又は第2内部記憶装置853が記憶するプログラムを読み込む。次に、実行部851は、読み込んだプログラムが表すソフトウェア処理の実行手順に従って第1通信回路854a、第2通信回路854b、及び入出力回路854cが入力する各種データに対して演算を行う。その後、実行部851は、演算の結果を第1内部記憶装置852に書き込み、必要に応じて第1通信回路854a、第2通信回路854b、及び入出力回路854cへ出力する。特に、実行部851は、第1内部記憶装置852の記憶容量を補うために、第1通信回路854aを介して接続する外部記憶装置870へ第1データを保存する。
尚、第1内部記憶装置852は、DRAM(Dynamic Random Access Memory)又はSRAM(Static RAM)等の揮発性メモリ及びNVRAM(Non Volatile RAM)等の不揮発性メモリで構成される。第2内部記憶装置853は、例えば、EPROM(Erasable Programmable Read-Only Memory)又はEEPROM(Electrically Erasable Programmable Read-Only Memory)等の読出し専用メモリで構成される。第2内部記憶装置853は、第1制御処理の実行手順を表すプログラム及び後述する通信制御処理の実行手順を表すプログラムを記憶する。
第1通信回路854a及び第2通信回路854bは、例えば、SPI(Serial Peripheral Interface)又はCSI(Common Serial Interface)等のシリアル通信を行う通信回路で構成される。具体的には、第1通信回路854a及び第2通信回路854bは、CSポート(Chip Select)、DIポート(Data In)、DOポート(Data Out)、及びSKポート(System clocK)で外部の装置と接続する。CSポートは、通信する装置を選択して通信制御を可能とするイネーブル信号を出力するポートである。DIポート及びDOポートは、CSポートで選択した装置との間で通信(つまり、書き込み又は読み出し)をするデータ信号を入出力するポートである。SKポートは、DIポート及びDOポートで行うデータ信号の入出力における同期タイミングを提供するクロック信号を出力するポートである。
次に、図3を参照して、第1マイコン850の構成について、機能に着目して説明を行う。図3は、第1マイコン850の一構成例を表す機能ブロック図である。
第1マイコン850は、第1通信部855a、第2通信部855b、仮想記憶部856、制御部857、及び通信制御部858で構成される。第1通信部855aについては後述する。
第1マイコン850は、第1通信部855a、第2通信部855b、仮想記憶部856、制御部857、及び通信制御部858で構成される。第1通信部855aについては後述する。
第2通信部855bは、例えば、第2通信回路854bで構成され、第2通信処理を実行する。第2通信部855bは、仮想記憶部856及び第2マイコン860に接続する。第2通信部855bは、先ず、第2マイコン860から第2データ、及び第2データを外部記憶装置870へ書き込むよう求める第2書込要求を受信する。次に、第2通信部855bは、受信した第2データ及び第2書込要求を仮想記憶部856へ出力する。尚、第2通信部855bは、第2書込要求の他に、第2データの外部記憶装置870に対する書き込みの許可を求める書込許可要求、及び書き込みの禁止を求める書込禁止要求をも受信する。ここで、本実施例において、以下主に、第1マイコン850を構成する各部が行う第2書込要求に対する処理についてのみ説明し、書込許可要求及び書込禁止要求に対する処理については説明を省略する。
また、第2通信部855bは、第2マイコン860から第2データを読み出すよう求める第2読出要求を受信する。次に、第2通信部855bは、受信した第2読出要求を仮想記憶部856へ出力する。その後、第2通信部855bは、出力した第2読出要求が読み出しを要求した第2データを仮想記憶部856から取得する。次に、第2通信部855bは、取得した第2データを第2マイコン860へ出力する。
仮想記憶部856は、第2内部記憶装置853が記憶する仮想記憶処理を表すプログラムを実行部851が実行することで実現される。仮想記憶部856は、第2通信部855b及び通信制御部858に接続する。仮想記憶部856は、第2通信部855bが受信した第2書込要求を、外部記憶装置870が第2マイコン860から受信した場合に行う動作を想定して実行すると共に、第2書込要求及び書き込みを要求する第2データを通信制御部858へ出力する。
この構成によれば、書込要求を受信した外部記憶装置の動作を想定して実行するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
制御部857は、第2内部記憶装置853が記憶する第1制御処理を表すプログラム(以下、制御アプリとも図示する)を実行部851が実行することで実現される。制御部857は、IF部840及び通信制御部858に接続する。制御部857は、IF部840を介して接続する制御装置100ないし700から取得したデータを用いて第1制御処理を実行することで、車両の制御に用いるデータを制御装置100ないし700へ出力する。また、制御部857は、必要に応じて、第1データの読み出しを要求する第1読出要求を通信制御部858へ出力した後に、出力した第1読出要求が要求する第1データを取得して第1制御処理を実行する。更に、制御部857は、必要に応じて、第1データ及び第1データの書き込みを要求する第1書込要求を通信制御部858へ出力する。
通信制御部858は、仮想記憶部856、制御部857、及び第1通信部855aに接続する。通信制御部858は、第2内部記憶装置853が記憶する通信制御処理を表すプログラム(以下、ドライバとも図示する)を実行部851が実行することで実現される。通信制御部858は、制御部857が出力する第1書込要求及び第1データ、及び第2通信部855bが受信した第2書込要求及び第2データとを外部記憶装置870へ送信するよう第1通信部855aを制御する。
この構成によれば、他のマイクロコンピュータが送信する第2書込要求を外部記憶装置へ中継するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
逆に、通信制御部858は、制御部857が出力する第1読出要求、及び第2通信部855bが受信した第2読出要求を外部記憶装置870へ送信するよう第1通信部855aを制御する。次に、通信制御部858は、第1読出要求が読み込みを求める第1データを外部記憶装置870から受信するよう第1通信部855aを制御した後に、第1通信部855aから取得した第1データを制御部857へ出力する。同様に、通信制御部858は、第2読出要求が読み込みを求める第2データを外部記憶装置870から受信するよう第1通信部855aを制御した後に、第1通信部855aから取得した第2データを仮想記憶部856へ出力する。
この構成によれば、他のマイクロコンピュータが送信する第2読出要求を外部記憶装置へ中継するため、他のマイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できる。
ここで、通信制御部858は、第1書込要求及び第1データと、第2書込要求及び第2データとを、要求に付加した優先度を表すデータに基づいて調停して外部記憶装置870へ送信するよう第1通信部855aを制御する。具体的には、通信制御部858は、優先度が高い要求及びデータを、優先度が低い要求及びデータに優先して送信する送信するよう第1通信部855aを制御する。また、第1読出要求と第2読出要求とを、同様に調停して外部記憶装置870へ送信するよう第1通信部855aを制御した後に、外部記憶装置870から読み出した第1データと第2データとを同様に調停して受信する。
本実施例において、通信制御部858は、優先度に基づいて調停を行うとして説明したが、これに限定される訳ではなく、例えば、通信制御部858は、要求及びデータの処理に要する処理時間、又は要求及びデータの処理を開始するまでの待ち時間に基づいて調停する構成を採用できる。
本実施例において、通信制御部858は、優先度に基づいて調停を行うとして説明したが、これに限定される訳ではなく、例えば、通信制御部858は、要求及びデータの処理に要する処理時間、又は要求及びデータの処理を開始するまでの待ち時間に基づいて調停する構成を採用できる。
この構成によれば、マイクロコンピュータの内部で競合なく書込要求を外部記憶装置へ送信できる。
第1通信部855aは、例えば、第1通信回路854aで構成され、第1通信処理を実行する。第1通信部855aは、通信制御部858及び外部記憶装置870に接続する。第1通信部855aは、通信制御部858に制御されて、第1書込要求、第1読出要求、第1データ、第2書込要求、第2読出要求、及び第2データを外部に設けられた外部記憶装置870との間で通信する。
ここで、図4を参照して、第1マイコン850が実行する処理について説明する。図4は、第1マイコン850が起動する場合に実行する初期化処理の一例を表すフローチャートである。
先ず、第1マイコン850は、内蔵I/O(Input/output)ポート端子の設定を行う(ステップS01)。具体的には、第1マイコン850は、どのポートを上記のCSポート、SKポート、DIポート、及びDOポートのいずれのポートとして使用するかを設定する。次に、第1マイコン850は、仮想記憶部856が仮想する外部記憶装置870が有するメモリのアドレスの内で、第2マイコン860が有効に使用できる範囲を、仮想記憶部856に設定する(ステップS02)。
先ず、第1マイコン850は、内蔵I/O(Input/output)ポート端子の設定を行う(ステップS01)。具体的には、第1マイコン850は、どのポートを上記のCSポート、SKポート、DIポート、及びDOポートのいずれのポートとして使用するかを設定する。次に、第1マイコン850は、仮想記憶部856が仮想する外部記憶装置870が有するメモリのアドレスの内で、第2マイコン860が有効に使用できる範囲を、仮想記憶部856に設定する(ステップS02)。
その後、第1マイコン850は、設定した仮想記憶部856における有効範囲のアドレスを書込禁止として初期化する(ステップS03)。外部記憶装置870が有するメモリは、初期状態において書込禁止の状態にあるためである。次に、第1マイコン850は、第2通信部855bを初期化する(ステップS04)。その後、第1マイコン850は、第2通信部855bの割込設定を行う(ステップS05)。具体的には、第1マイコン850は、第2通信部855bが割込信号を出力する場合に実行する処理を後述する割込処理に設定する。尚、第2通信部855bは、各種の要求及びデータを受信する場合に割込信号を出力する。次に、第1マイコン850は、各種の要求及び命令等(以下単に、コマンドという)の第2通信部855bによる受信を待つ状態(以下単に、受信モードと図示する)へ移行する(ステップS06)。その後、第1マイコン850は、初期化処理の実行を終了する。
尚、図4において、ステップS02及びS03の処理が仮想記憶部856を実現するために実行部851が実行する仮想記憶処理に相当し、ステップS04の処理が第2通信部855bが実行する第2通信処理に相当する。
次に、図5を参照して、第1マイコン850が実行する割込処理について説明する。図5は、第1マイコン850が実行する割込処理の一例を表すフローチャートである。尚、第1マイコン850は、第2通信部855bが割込信号を出力した場合に、割込処理を実行する。
先ず、第1マイコン850は、第2マイコン860からデータ等を受信する(ステップS11)。尚、ステップS11で受信するデータ等は、各種のデータ及び要求をいい、第2書込要求(以下、書込コマンドとも図示する)、第2読出要求(以下、読出コマンドとも図示する)、書込許可要求(以下、WEN(Write ENable)コマンドとも図示する)、書込禁止要求(以下、WDS(Write DiSenable)コマンドとも図示する)、及び書込を要求する第2データを含む。
先ず、第1マイコン850は、第2マイコン860からデータ等を受信する(ステップS11)。尚、ステップS11で受信するデータ等は、各種のデータ及び要求をいい、第2書込要求(以下、書込コマンドとも図示する)、第2読出要求(以下、読出コマンドとも図示する)、書込許可要求(以下、WEN(Write ENable)コマンドとも図示する)、書込禁止要求(以下、WDS(Write DiSenable)コマンドとも図示する)、及び書込を要求する第2データを含む。
次に、第1マイコン850は、受信したコマンドの内容を判定する(ステップS12)。第1マイコン850は、受信したコマンドが書込コマンドである場合にはステップS13の処理を、読出コマンドである場合にはステップS14の処理を、WENコマンドである場合にはステップS15の処理を、WDSコマンドである場合にはステップS16の処理を実行し、その他のコマンドの場合には割込処理の実行を終了する。
ステップS12において、受信したコマンドが書込コマンドであると判断した場合には、第1マイコン850は、仮想記憶部856に第2データを書込む書込処理を実行する(ステップS13)。ステップS12において、受信したコマンドが読出コマンドであると判断した場合には、第1マイコン850は、仮想記憶部856から第2データを読出す読出処理を実行する(ステップS14)。ステップS12において、受信したコマンドがWENコマンドであると判断した場合には、第1マイコン850は、仮想記憶部856に第2データの書込を許可するWEN処理を実行する(ステップS15)。ステップS12において、受信したコマンドがWDSコマンドであると判断した場合には、第1マイコン850は、仮想記憶部856に第2データの書込を禁止するWDS処理を実行する(ステップS16)。ステップS13からS16の処理を実行した後に、第1マイコン850は、割込処理の実行を終了する。
尚、図5において、ステップS11の処理が第2通信部855bが実行する第2通信処理に相当し、ステップS12から16の処理が仮想記憶部856を実現するために実行部851が実行する仮想記憶処理に相当する。
次に、図6を参照して、仮想記憶部856が実行する書込処理について説明する。図6(a)は、仮想記憶部856が実行する書込処理の一例を表すフローチャートである。
先ず、仮想記憶部856は、第2データを書き込む外部記憶装置870のアドレス(以下単に、書込アドレスという)を第2通信部855bから取得する(ステップS21)。次に、仮想記憶部856は、書込アドレスへの書込値(つまり、第2データ)を第2通信部855bから取得する(ステップS22)。
先ず、仮想記憶部856は、第2データを書き込む外部記憶装置870のアドレス(以下単に、書込アドレスという)を第2通信部855bから取得する(ステップS21)。次に、仮想記憶部856は、書込アドレスへの書込値(つまり、第2データ)を第2通信部855bから取得する(ステップS22)。
その後、仮想記憶部856は、書込アドレスが、図4のステップS02で設定した有効範囲に属するか否かを判断する(ステップS23)。仮想記憶部856は、有効範囲に属すると判断する場合にはステップS24の処理を、そうでない場合には書込処理の実行を終了する。ステップS23において、書込アドレスが有効範囲に属すると判断する場合には、仮想記憶部856は、書込アドレスが書込を許可する状態(以下単に、書込許可状態という)であるか否かを判断する(ステップS24)。仮想記憶部856は、書込アドレスが書込許可状態であると判断する場合にはステップS25の処理を実行し、そうでない場合には書込処理の実行を終了する。尚、外部記憶装置870が、有効範囲以外のアドレス又は書込許可状態でないアドレスへデータを書き込むことを要求する書込要求を第2マイコン860から受信した場合にエラー信号を返信する構成であれば、仮想記憶部856も同様に、エラー信号を第2マイコン860へ返信する構成を採用できる。
次に、仮想記憶部856は、外部記憶装置870が書込要求を受信した場合に第2データを書き込むメモリ(第2データを読み出すメモリ、第2データの書込みを許可するメモリ、又は第2データの書込みを禁止するメモリを含む)を想定した第1内部記憶装置852のアドレス(以下単に、仮想アドレスという)へ、書込アドレスを変換する(ステップS25)。その後、仮想記憶部856は、書込値である第2データを第1内部記憶装置852の仮想アドレスへ書込む(ステップS26)。次に、仮想記憶部856は、通信制御部858へ書込要求を出力する(ステップS27)。その後、仮想記憶部856は、通信制御部858へ書込値である第2データを出力する(ステップS28)。次に、仮想記憶部856は、書込処理の実行を終了する。
次に、図6(b)を参照して、仮想記憶部856が実行する読出処理について説明する。図6(b)は、仮想記憶部856が実行する読出処理の一例を表すフローチャートである。
先ず、仮想記憶部856は、第2データを読出す外部記憶装置870のアドレス(以下単に、読出アドレスという)を第2通信部855bから取得する(ステップS31)。次に、仮想記憶部856は、読出アドレスが、図4のステップS02で設定した有効範囲に属するか否かを判断する(ステップS32)。仮想記憶部856は、有効範囲に属すると判断する場合にはステップS33の処理を、そうでない場合には読出処理の実行を終了する。
先ず、仮想記憶部856は、第2データを読出す外部記憶装置870のアドレス(以下単に、読出アドレスという)を第2通信部855bから取得する(ステップS31)。次に、仮想記憶部856は、読出アドレスが、図4のステップS02で設定した有効範囲に属するか否かを判断する(ステップS32)。仮想記憶部856は、有効範囲に属すると判断する場合にはステップS33の処理を、そうでない場合には読出処理の実行を終了する。
ステップS32において、読出アドレスが有効範囲に属すると判断する場合には、仮想記憶部856は、仮想アドレスへ読出アドレスを変換する(ステップS33)。次に、仮想記憶部856は、第1内部記憶装置852の仮想アドレスから第2データを読出す(ステップS34)。その後、仮想記憶部856は、読出要求を送信した第2マイコン860へ読出値を返信する(ステップS35)。その後、仮想記憶部856は、読出処理の実行を終了する。
尚、本実施例において、仮想記憶部856は、読出要求に応じて第1内部記憶装置852の仮想アドレスに書き込んだ第2データを返信するとして説明したが、これに限定される訳ではない。仮想記憶部856は、読出要求を通信制御部858を介して外部記憶装置870へ出力した後に、外部記憶装置870が読み出したデータを返信する構成を採用できる。
次に、図7を参照して、仮想記憶部856が実行するWEN処理について説明する。図7(a)は、仮想記憶部856が実行するWEN処理の一例を表すフローチャートである。
先ず、仮想記憶部856は、第2データの書き込みを許可する状態に変更する外部記憶装置870のアドレス(以下単に、WENアドレスという)を第2通信部855bから取得する(ステップS41)。次に、仮想記憶部856は、WENアドレスが、図4のステップS03で設定した有効範囲に属するか否かを判断する(ステップS42)。仮想記憶部856は、有効範囲に属すると判断する場合にはステップS43の処理を、そうでない場合にはWEN処理の実行を終了する。
先ず、仮想記憶部856は、第2データの書き込みを許可する状態に変更する外部記憶装置870のアドレス(以下単に、WENアドレスという)を第2通信部855bから取得する(ステップS41)。次に、仮想記憶部856は、WENアドレスが、図4のステップS03で設定した有効範囲に属するか否かを判断する(ステップS42)。仮想記憶部856は、有効範囲に属すると判断する場合にはステップS43の処理を、そうでない場合にはWEN処理の実行を終了する。
ステップS42において、WENアドレスが有効範囲に属すると判断する場合には、仮想記憶部856は、仮想アドレスへWENアドレスを変換する(ステップS43)。その後、仮想記憶部856は、第1内部記憶装置852の仮想アドレスの状態を書込許可状態へ変更する(ステップS44)。次に、仮想記憶部856は、通信制御部858へWENコマンドを出力する(ステップS45)。その後、仮想記憶部856は、WEN処理の実行を終了する。
尚、図7(b)は、仮想記憶部856が実行するWDS処理の一例を表すフローチャートであるが、図7(a)に示すWEN処理の一例と同様であるため説明を省略する。
ここで、図1に戻り、マイクロコンピュートシステム1の構成について引き続き説明を行う。
第2マイコン860は、第1マイコン850及びIF部840に接続する。第2マイコン860は、第2制御処理を実行することで、IF部840を介して制御装置100から700へ車両の制御に用いるデータを送信する。また、第2マイコン860は、第2制御処理の実行に用いる第2データを第1マイコン850を介して外部記憶装置870へ保存し、保存したデータを読み出す。
尚、第2マイコン860のハードウェア構成は、第1マイコン850のハードウェア構成と同様であるので説明を省略する。
第2マイコン860は、第1マイコン850及びIF部840に接続する。第2マイコン860は、第2制御処理を実行することで、IF部840を介して制御装置100から700へ車両の制御に用いるデータを送信する。また、第2マイコン860は、第2制御処理の実行に用いる第2データを第1マイコン850を介して外部記憶装置870へ保存し、保存したデータを読み出す。
尚、第2マイコン860のハードウェア構成は、第1マイコン850のハードウェア構成と同様であるので説明を省略する。
次に、再度図3に戻り、第2マイコン860の構成について、機能に着目して説明を行う。
第2マイコン860は、第1通信部865、制御部867、及び通信制御部868で構成される。第1通信部865については後述する。また、第2マイコン860を構成する第1通信部865、制御部867、及び通信制御部868は、第1マイコン850を構成する第1通信部855a、制御部857、及び通信制御部858とほぼ同様であるため、以下主に、相違点について説明を行う。
第2マイコン860は、第1通信部865、制御部867、及び通信制御部868で構成される。第1通信部865については後述する。また、第2マイコン860を構成する第1通信部865、制御部867、及び通信制御部868は、第1マイコン850を構成する第1通信部855a、制御部857、及び通信制御部858とほぼ同様であるため、以下主に、相違点について説明を行う。
制御部867は、第2マイコン860を構成する内部記憶装置が記憶する第2制御処理を表すプログラム(つまり、制御アプリ)を実行部が実行することで実現される。制御部857は、必要に応じて、第2データの読み出しを要求する第2読出要求を通信制御部868へ出力した後に、出力した第2読出要求が要求する第2データを取得して第2制御処理を実行する。更に、制御部867は、必要に応じて、第2データ及び第2データの書き込みを要求する第2書込要求を通信制御部868へ出力する。
通信制御部868は、第1通信部865及び制御部867に接続する。通信制御部868は、制御部867が出力する第2書込要求、第2書込要求が書き込むよう要求する第2データ、及び読出要求を取得し、取得した要求及びデータを第1通信部865へ出力する。逆に、通信制御部868は、出力した読出要求が読み出すよう要求する第2データを第1通信部865から取得し、取得したデータを制御部867へ出力する。
第1通信部865は、第1マイコン850及び通信制御部868に接続する。第1通信部865は、通信制御部868に制御されて、第2書込要求、第2読出要求、及び第2データを第1マイコン850との間で通信する。
第1通信部865は、第1マイコン850及び通信制御部868に接続する。第1通信部865は、通信制御部868に制御されて、第2書込要求、第2読出要求、及び第2データを第1マイコン850との間で通信する。
ここで、図1に戻り、マイクロコンピュートシステム1の構成について引き続き説明を行う。
外部記憶装置870は、例えば、EEPROM(Electrically Erasable Programmable Read-Only Memory)で構成される。外部記憶装置870は、第1マイコン850に接続する。外部記憶装置870は、第1マイコン850から受信する第1書込要求及び第2書込要求が書き込みを要求する第1データ及び第2データを、要求する書込アドレスに書き込む。また、外部記憶装置870は、第1マイコン850から受信する第1読出要求及び第2読出要求が読み出しを要求する第1データ及び第2データを、要求する読出アドレスから読み出して第1マイコン850へ返信する。
外部記憶装置870は、例えば、EEPROM(Electrically Erasable Programmable Read-Only Memory)で構成される。外部記憶装置870は、第1マイコン850に接続する。外部記憶装置870は、第1マイコン850から受信する第1書込要求及び第2書込要求が書き込みを要求する第1データ及び第2データを、要求する書込アドレスに書き込む。また、外部記憶装置870は、第1マイコン850から受信する第1読出要求及び第2読出要求が読み出しを要求する第1データ及び第2データを、要求する読出アドレスから読み出して第1マイコン850へ返信する。
ここで、マイコン850が備える第2内部記憶装置853に通信制御処理の実行手順を表すプログラム(つまり、ドライバ)を保存することでマイコンの生産方法を実施できる。
この構成によれば、内部記憶装置に記憶させるプログラムが、他のマイクロコンピュータの送信する書込要求を外部の外部記憶装置へ中継する通信制御処理を表すため、マイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できるマイクロコンピュータを生産できる。
この構成によれば、内部記憶装置に記憶させるプログラムが、他のマイクロコンピュータの送信する書込要求を外部の外部記憶装置へ中継する通信制御処理を表すため、マイクロコンピュータの構成を変更せずとも、他のマイクロコンピュータとの間で通信の競合なく外部記憶装置を共用できるマイクロコンピュータを生産できる。
マイコン850が備える仮想記憶部856を実現する仮想記憶処理を表すプログラム、及び通信制御部858を実現する通信制御処理を表すプログラム(つまり、ドライバ)は、磁気ディスクや光ディスク、半導体メモリ、その他の記録媒体に格納して配布したり、ネットワークを介して配信したりすることにより提供できる。
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
1…マイクロコンピュートシステム
100〜800…制御装置 250…始動装置
810〜830…通信部 840…IF部
850…第1マイコン 851…実行部
852…内部記憶装置 853…読出専用記憶装置
854a…第1通信回路 854b…第2通信回路
854c…入出力回路 855a…第1通信部
855b…第2通信部 856…仮想記憶部
857…制御部 858…通信制御部
860…第2マイコン 865…第1通信部
867…制御部 868…通信制御部
870…外部記憶装置 870…第1外部記憶装置
950…第1マイコン 955…通信部
956…通信制御部 957…制御部
960…第2マイコン 965…通信部
966…通信制御部 967…制御部
970…外部記憶装置 970a…外部記憶装置
970b…外部記憶装置 BC1〜3…バス
100〜800…制御装置 250…始動装置
810〜830…通信部 840…IF部
850…第1マイコン 851…実行部
852…内部記憶装置 853…読出専用記憶装置
854a…第1通信回路 854b…第2通信回路
854c…入出力回路 855a…第1通信部
855b…第2通信部 856…仮想記憶部
857…制御部 858…通信制御部
860…第2マイコン 865…第1通信部
867…制御部 868…通信制御部
870…外部記憶装置 870…第1外部記憶装置
950…第1マイコン 955…通信部
956…通信制御部 957…制御部
960…第2マイコン 965…通信部
966…通信制御部 967…制御部
970…外部記憶装置 970a…外部記憶装置
970b…外部記憶装置 BC1〜3…バス
Claims (5)
- 車両を制御する制御処理に用いるデータを書込むよう要求する第1書込要求を外部に設けられた外部記憶装置へ送信する第1通信部を制御する通信制御部と、他のマイクロコンピュータが前記車両を制御する他の制御処理に用いるデータに関する第2書込要求を受信する第2通信部とを備え、
前記通信制御部は、前記第1書込要求と、前記第2通信部が受信した第2書込要求とを前記外部記憶装置へ送信するよう前記第1通信部を制御することを特徴とするマイクロコンピュータ。 - 前記第2通信部が受信した第2書込要求を、前記外部記憶装置が前記他のマイクロコンピュータから受信した場合に行う動作を想定して実行する仮想記憶部を更に備えることを特徴とする請求項1に記載のマイクロコンピュータ。
- 前記通信制御部は、前記第1書込要求と前記第2書込要求とを、前記要求に付加した優先度を表すデータに基づいて調停して送信するよう前記第1通信部を制御することを特徴とする請求項2に記載のマイクロコンピュータ。
- 車両を制御する第1制御処理を実行する第1マイクロコンピュータと、前記車両を制御する第2制御処理を実行する第2マイクロコンピュータとを備え、
前記第2マイクロコンピュータは、前記第2制御処理に用いるデータを外部に設けられた外部記憶装置が書込むよう要求する第2書込要求を前記第1マイクロコンピュータへ送信し、
前記第1マイクロコンピュータは、前記第2マイクロコンピュータから受信した第2書込要求を、前記外部記憶装置が前記第2マイクロコンピュータから受信した場合に行う動作を想定して実行すると共に、前記第2書込要求と前記第1制御処理に用いるデータを書込むよう要求する第1書込要求とを前記外部記憶装置へ送信することを特徴とするマイクロコンピュートシステム。 - 車両を制御する第1制御処理を実行する第1マイクロコンピュータと、前記車両を制御する第2制御処理を実行する第2マイクロコンピュータと、前記第1制御処理及び前記第2制御処理に用いるデータを記憶する前記第1マイクロコンピュータ及び前記第2マイクロコンピュータの外部に設けられた外部記憶装置とを備え、
前記第2マイクロコンピュータは、前記第2制御処理に用いるデータを前記第1マイクロコンピュータへ送信し、
前記第1マイクロコンピュータは、前記第2マイクロコンピュータから受信したデータを、前記外部記憶装置が前記第2マイクロコンピュータから受信した場合に行う動作を想定して実行すると共に、前記第2制御処理に用いるデータと前記第1制御処理に用いるデータとを前記外部記憶装置へ送信することを特徴とするマイクロコンピュートシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284901A JP2010111233A (ja) | 2008-11-05 | 2008-11-05 | マイクロコンピュータ及びマイクロコンピュートシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284901A JP2010111233A (ja) | 2008-11-05 | 2008-11-05 | マイクロコンピュータ及びマイクロコンピュートシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010111233A true JP2010111233A (ja) | 2010-05-20 |
Family
ID=42300161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008284901A Withdrawn JP2010111233A (ja) | 2008-11-05 | 2008-11-05 | マイクロコンピュータ及びマイクロコンピュートシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010111233A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021092875A (ja) * | 2019-12-09 | 2021-06-17 | パナソニックIpマネジメント株式会社 | 情報処理装置および情報処理方法 |
CN113631430A (zh) * | 2019-04-09 | 2021-11-09 | 株式会社自动网络技术研究所 | 车载计算机、计算机执行方法及计算机程序 |
-
2008
- 2008-11-05 JP JP2008284901A patent/JP2010111233A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113631430A (zh) * | 2019-04-09 | 2021-11-09 | 株式会社自动网络技术研究所 | 车载计算机、计算机执行方法及计算机程序 |
JP2021092875A (ja) * | 2019-12-09 | 2021-06-17 | パナソニックIpマネジメント株式会社 | 情報処理装置および情報処理方法 |
WO2021117445A1 (ja) * | 2019-12-09 | 2021-06-17 | パナソニックIpマネジメント株式会社 | 情報処理装置、移動体および情報処理方法 |
JP7220397B2 (ja) | 2019-12-09 | 2023-02-10 | パナソニックIpマネジメント株式会社 | 情報処理装置および情報処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101275752B1 (ko) | 메모리 시스템 및 그것의 부팅 방법 | |
WO2018207587A1 (ja) | 車載中継装置、制御プログラム及びメモリ共有方法 | |
US20100318725A1 (en) | Multi-Processor System Having Function of Preventing Data Loss During Power-Off in Memory Link Architecture | |
JP7042406B2 (ja) | 車載装置、制御プログラム及びメモリ共有方法 | |
JP2008518329A (ja) | アトミックなセマフォ操作を行う方法および装置 | |
US8639905B2 (en) | Microcontroller and electronic control unit | |
KR100480605B1 (ko) | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 | |
JP2014204315A (ja) | 中継装置 | |
JP2010111233A (ja) | マイクロコンピュータ及びマイクロコンピュートシステム | |
CN110795370A (zh) | 包括非易失性存储器件的半导体存储器模块 | |
US20050177674A1 (en) | Configurable embedded processor | |
US7689746B2 (en) | Bus system employing an arbiter | |
JP5578698B2 (ja) | 半導体データ処理装置及びデータ処理システム | |
US6622210B2 (en) | Microcontroller with improved access efficiency of instructions | |
US9703728B2 (en) | Bus system and method of protected memory access | |
JP2013147209A (ja) | 電子装置 | |
US10958472B2 (en) | Direct access to bus signals in a motor vehicle | |
CN115022114A (zh) | ***芯片和包括在***芯片中的互连总线 | |
JP7223949B2 (ja) | 車載ストレージシステム | |
US20040250012A1 (en) | Information processing apparatus, memory, information processing method, and program | |
CN107025190B (zh) | ***及其操作方法 | |
JP5452357B2 (ja) | 車両用データ記憶装置 | |
US11455248B2 (en) | Semiconductor device capable of performing software lock-step | |
US20240184579A1 (en) | Multi-core system for providing a communication function between software components and a method therefor | |
US11025548B2 (en) | Control device and method of vehicle multi-master module based on ring communication topology based vehicle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111020 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20130312 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130402 |