JP2010108075A - プログラマブルコントローラ及びそのシーケンスプログラム動作検証方法 - Google Patents
プログラマブルコントローラ及びそのシーケンスプログラム動作検証方法 Download PDFInfo
- Publication number
- JP2010108075A JP2010108075A JP2008276999A JP2008276999A JP2010108075A JP 2010108075 A JP2010108075 A JP 2010108075A JP 2008276999 A JP2008276999 A JP 2008276999A JP 2008276999 A JP2008276999 A JP 2008276999A JP 2010108075 A JP2010108075 A JP 2010108075A
- Authority
- JP
- Japan
- Prior art keywords
- sequence program
- simulation
- cpu
- programmable controller
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Feedback Control In General (AREA)
- Programmable Controllers (AREA)
Abstract
【課題】
プログラマブルコントローラにおいて、シーケンスプログラムを変更することなく、実時間レベルでのシミュレーションを可能とする。
【解決手段】
CPUが、シーケンスプログラムに従った処理演算及び負荷装置の擬似回路がサブルーチンとして追加されたシミュレーション用シーケンスプログラムに従ったシミュレーション処理演算を行う制御部と、該シーケンスプログラム及び該シミュレーション用シーケンスプログラムを格納するメモリと、該制御部が行った処理演算の結果を格納するメモリとを備え、該制御部が、シーケンスプログラムの動作検証を行うとき、シミュレーション用シーケンスプログラムに従ったシミュレーション処理演算と、該処理演算の結果の評価を行う構成とする。
【選択図】図1
プログラマブルコントローラにおいて、シーケンスプログラムを変更することなく、実時間レベルでのシミュレーションを可能とする。
【解決手段】
CPUが、シーケンスプログラムに従った処理演算及び負荷装置の擬似回路がサブルーチンとして追加されたシミュレーション用シーケンスプログラムに従ったシミュレーション処理演算を行う制御部と、該シーケンスプログラム及び該シミュレーション用シーケンスプログラムを格納するメモリと、該制御部が行った処理演算の結果を格納するメモリとを備え、該制御部が、シーケンスプログラムの動作検証を行うとき、シミュレーション用シーケンスプログラムに従ったシミュレーション処理演算と、該処理演算の結果の評価を行う構成とする。
【選択図】図1
Description
本発明は、プログラマブルコントローラ(PLC)に係り、特に、それに用いるシーケンスプログラムの動作を検証するための技術に関する。
プログラマブルロジックコントローラ(PLC)(以下、プログラマブルコントローラという)は、工場などに設置されている多様な機械設備やプラント設備などを制御するための汎用制御装置として広く普及している。プログラマブルコントローラには、負荷装置としての機械設備の稼動状態をセンサやスイッチなどの機器を介して検知し、該検知結果を、デジタル信号によるON/OFF情報として取込んだり、プラント設備の圧力情報や温度情報などをアナログ信号として取込んだりするための信号入力部がある。プログラマブルコントローラには、取込まれたデジタル信号としてのON/OFF情報や、アナログ信号としてのアナログ量情報などに応じて、必要な数値演算や論理演算を実行するためのシーケンスプログラムと呼ばれるプログラムが予め登録されている。該シーケンスプログラムは、プログラマブルコントローラ内において逐次、処理演算され、該演算結果は、信号出力部からデジタル信号やアナログ信号として出力され、該信号出力部に接続されている機械設備の動力源やプラント設備のバルブなどに伝達され、設備全体の制御が行われるようになっている。このシーケンスプログラムはユーザによって作成され、作成後はプログラム動作の検証が行われ、バグ(BUG)がある場合には、これを取り除くためにデバグ(以下、DEBUGという)を行い、誤動作による機器の暴走を未然に防ぐようにしている。
本発明に関連した従来技術であって、特許文献に記載された技術としては、例えば、特開平4−215105号公報(特許文献1)、特開平9−330250号公報(特許文献2)及び特開2002−73115号公報(特許文献3)に記載されたものがある。特開平4−215105号公報には、センサ信号生成プログラムを用いて生成した模擬入力により、プログラマブルコントローラのシーケンスプログラムのシミュレーションを行うとした技術が記載され、特開平9−330250号公報には、プログラマブルコントローラにおいて、被制御系の動作を擬似した擬似プログラムを用いて制御シミュレーションを行うとした技術が記載され、特開2002−73115号公報には、プログラマブルコントローラにおいて、ラダープログラムをシミュレートし、プログラマブルコントローラ内と同じデータテーブルを擬似データテーブルとして作成し、ラダー作成ツールやパソコンのアプリケーションによってインターフェースを介して該擬似データテーブルにアクセスし、データ、入出力及びシミュレーション動作を管理することで、システムデバッグシミュレーションを行うとした技術が記載されている。
上記特開平4−215105号公報記載のシミュレーション技術は、実際に負荷装置の制御を行うプログラマブルコントローラを使ってシーケンスプログラムのシミュレーションを行うものではないため、ユーザが作成するシーケンスプログラムのDEBUGを行うに当たり、シミュレータを製作しなければならないし、さらに、負荷装置としての外部機器を想定した入力パターンをシミュレーションデータとして作成する必要もあり、装置コストの増大を招くおそれがある。また、上記特開平9−330250号公報記載の技術においては、被制御系の動作をシミュレートするプログラム及び該プログラムを実行するための外部ツールを必要とする。また、上記特開2002−73115号公報記載の技術は、実際に負荷装置の制御を行うプログラマブルコントローラを使ってシーケンスプログラムのシミュレーションを行うものではないため、シーケンスプログラムのDEBUGを行うに当たり、シミュレータを製作しなければならないし、プログラマブルコントローラ内と同じデータテーブルを擬似データテーブルとして作成してシミュレータ内に備える必要がある。
本発明の課題点は、上記従来技術の状況に鑑み、プログラマブルコントローラにおけるシーケンスプログラムの動作検証技術として、シミュレーション用に特別な装置は不要で、かつ、ユーザが作成したシーケンスプログラムを変更することなく、シミュレーション用に作成した外部入力を模擬したシーケンスプログラムを、通常のシーケンスプログラムと同じ方式で実行することができるようにすることである。
本発明の目的は、上記課題点を解決し、制御の信頼性を確保したプログラマブルコントローラを提供することにある。
本発明の目的は、上記課題点を解決し、制御の信頼性を確保したプログラマブルコントローラを提供することにある。
上記課題点を解決するために、本発明では、プログラマブルコントローラにおいて、CPU(Central Processing Unit)が、シーケンスプログラムに従った処理演算及び負荷装置の擬似回路がサブルーチンとして追加されたシミュレーション用シーケンスプログラムに従ったシミュレーション処理演算を行う制御部と、上記シーケンスプログラム及び上記シミュレーション用シーケンスプログラムを格納するメモリと、上記制御部が行った上記処理演算の結果を格納するメモリとを備え、上記シーケンスプログラムの動作検証を行うとき、上記制御部が、上記シミュレーション用シーケンスプログラムに従ったシミュレーション処理演算と、該シミュレーション処理演算結果の評価を行う構成とする。
本発明によれば、プログラマブルコントローラにおいて、シーケンスプログラムの動作を、該シーケンスプログラムをシミュレーション用に変更することなく、リアルタイム性を確保したシミュレーションにより、検証することができる。この結果、制御の信頼性を確保することができる。また、プログラムの管理が容易になる。
以下、本発明の実施例につき、図面を用いて説明する。
図1〜図6は、本発明の第1の実施例としてのプログラマブルコントローラの説明図である。図1は、本発明の第1の実施例としてのプログラマブルコントローラの構成を示すブロック図、図2は、図1のプログラマブルコントローラにおけるCPUの動作のフロー図、図3は、図1のプログラマブルコントローラにおいて、シーケンスプログラムの検証を行う場合のCPUの動作のフロー図、図4は、図1のプログラマブルコントローラにおけるシーケンスプログラムの例を示す図、図5は、図1のプログラマブルコントローラにおいて、シーケンスプログラムの検証を行うシミュレーション用シーケンスプログラムの例を示す図、図6は、図5のシミュレーション用シーケンスプログラムにおける入力手段の例を示す図である。
図1〜図6は、本発明の第1の実施例としてのプログラマブルコントローラの説明図である。図1は、本発明の第1の実施例としてのプログラマブルコントローラの構成を示すブロック図、図2は、図1のプログラマブルコントローラにおけるCPUの動作のフロー図、図3は、図1のプログラマブルコントローラにおいて、シーケンスプログラムの検証を行う場合のCPUの動作のフロー図、図4は、図1のプログラマブルコントローラにおけるシーケンスプログラムの例を示す図、図5は、図1のプログラマブルコントローラにおいて、シーケンスプログラムの検証を行うシミュレーション用シーケンスプログラムの例を示す図、図6は、図5のシミュレーション用シーケンスプログラムにおける入力手段の例を示す図である。
図1において、1000はプログラマブルコントローラ、1は、プログラマブルコントローラ1000のCPU、2は、ユーザがシーケンスプログラムや、該シーケンスプログラムの動作検証用のシミュレーション用シーケンスプログラムを作成するためのプログラミングツール、3は、プログラマブルコントローラ1000によって制御される負荷装置側のセンサやスイッチなどからの信号が入力される外部入力モジュール、4は、CPU1からの制御信号を負荷装置側の制御対象であるランプやアクチュエータなどに出力する外部出力モジュールである。プログラマブルコントローラ1000は、CPU1が生成する制御信号により負荷装置を制御する。CPU1は、上記シーケンスプログラムにより、負荷装置を制御する制御動作の各手順を処理演算して実行するとともに、上記シミュレーション用シーケンスプログラムにより、上記シーケンスプログラムの動作を検証するための負荷装置の擬似制御動作すなわちシミュレーション制御動作の各手順を処理演算して実行する。プログラミングツール2は、例えばパソコンのアプリケーションなどで構成する。該プログラミングツール2は、シーケンスプログラム内の外部入力信号取込み命令(接点)毎にシミュレーションモードで動作させるか否かを判定するための判定フラグを設定可能、かつ、シミュレーションモード時の擬似入力回路をも作成可能であるとする。
また、図1において、CPU1は、制御部としてのMPU(Micro Processing Unit)10、周辺装置インタフェース11、第1のメモリとしてのシステムプログラムメモリ12、第2のメモリとしてのシーケンスプログラムメモリ13、第3のメモリとしての内部データメモリ14、外部バスインタフェース15を備えて構成されている。上記制御部としてのMPU10は、上記シーケンスプログラムに従った処理演算を行うとともに、該シーケンスプログラムの動作検証時は、負荷装置の擬似回路がサブルーチンとして追加されたシミュレーション用シーケンスプログラムに従ったシミュレーション処理演算を行う。上記周辺装置インタフェース11は、上記MPU10との間及び上記プログラミングツール2との間においてそれぞれ、通信を行う。上記システムプログラムメモリ12は、上記MPU10の制御内容及び制御動作手順を予め格納する。上記シーケンスプログラムメモリ13は、上記MPU10が負荷装置を制御するシーケンスプログラム及びシミュレーション用シーケンスプログラムを格納する。プログラミングツール2で作成されたシーケンスプログラムは、周辺装置インタフェース部11を介してCPU1内のシーケンスプログラムメモリ13に格納される。上記内部データメモリ14は、上記MPU10が行った処理演算の結果を格納する。また、上記外部バスインタフェース15は、上記MPU10と、上記外部入力モジュール3、上記外部出力モジュール4との間で信号の授受を行う。すなわち、上記MPU10の指示に従い、負荷装置側からの情報を外部入力として外部入力モジュール3を介してCPU1内に取込むとともに、MPU10による処理演算の結果を外部出力モジュール4を介して上記負荷装置側に出力する。プログラミングツール2とCPUモジュール1との接続は、USB、Ethenet、RS232C等を用いて成るインタフェースにより行う。
以下、説明中で用いる図1の構成における構成要素には、図1の場合と同じ符号を付して用いる。
以下、説明中で用いる図1の構成における構成要素には、図1の場合と同じ符号を付して用いる。
プログラマブルコントローラ1000において、CPU1は、その内部のMPU10が、図2に示すように、シーケンスプログラムにより負荷装置に対する制御動作の手順を実行する前に、外部入力モジュール3からデータを取込み、それを内部データメモリ14に格納する。その後、MPU10は、該シーケンスプログラムに従って、負荷装置に対する制御動作を、先頭の手順から最後の手順までを順番に実行する。実行後の処理演算結果は、該処理演算の都度、内部データメモリ14に格納される。MPU10は、シーケンスプログラムにより、制御動作の最後の手順までの処理演算を行った後、内部データメモリ14に格納されている処理演算の結果を読み出して外部出力モジュール4に出力する。CPU1は、以上の動作をサイクリックに繰り返し行う。
また、CPU1は、シーケンスプログラムの動作検証時、シミュレーション用シーケンスプログラムにより負荷装置の制御動作のシミュレーションを行う場合、図3に示すように、処理演算の結果を外部出力に反映させない。このため、負荷装置は作動しない。ただし、該シーケンスプログラムの動作検証時においても、外部入力モジュール3からのセンサやスイッチ等の情報の取り込みは可能であるとする。これにより、スイッチ等の情報を取込んで負荷装置の制御動作のシミュレーションを行うことが可能となる。シミュレーションモードか否かを判定するための判定フラグは、プログラミングツール2からシーケンスプログラムが転送される時に、内部データメモリ14内の特定のエリアに格納される。
図4は、図1のプログラマブルコントローラ1000におけるシーケンスプログラムの例を示す図である。該シーケンスプログラムはラダープログラムとして形成されている。
図4において、回路1は、内部データメモリ14に定義されている内部リレー「R0」がONの時に、外部出力「Y100」をONする回路、回路2は、外部入力「X0」がONの時に、内部リレー「R1」をONする回路である。負荷装置としての機器が配線されている状態では、例えば回路1の「Y100」がONしている状態が5秒経過した時点で、センサがONし、該センサが接続されている回路2の「X0」がONすると仮定する。
以下、説明中で用いる図4の構成要素には、図4の場合と同じ符合を付して用いる。
図4において、回路1は、内部データメモリ14に定義されている内部リレー「R0」がONの時に、外部出力「Y100」をONする回路、回路2は、外部入力「X0」がONの時に、内部リレー「R1」をONする回路である。負荷装置としての機器が配線されている状態では、例えば回路1の「Y100」がONしている状態が5秒経過した時点で、センサがONし、該センサが接続されている回路2の「X0」がONすると仮定する。
以下、説明中で用いる図4の構成要素には、図4の場合と同じ符合を付して用いる。
図5は、図1のプログラマブルコントローラ1000において、シーケンスプログラムの検証を行うシミュレーション用シーケンスプログラムの例を示す図である。該シミュレーション用シーケンスプログラムもラダープログラムとして形成されている。
上記のように、回路1の「Y100」がONしてから5秒後に、回路2の「X0」がONするようにした場合、図5に示すように、回路S1、回路S2を実行することにより実際の負荷装置を作動させることなく、「Y100」を制御することで外部入力「X0」を変化させることが可能となる。これは、図2、図3で示した外部入力の取込みを行った後、回路2の演算を行う前に回路S1、回路S2の演算を行うため、実際の外部機器からの入力データではなく、シミュレーション用に追加された擬似回路の演算結果を使用して回路2の演算が行われることを意味する。該擬似回路はサブルーチンとして追加され、サブルーチンの起動条件は、前記シミュレーションモードの判定フラグを利用して設定する。
図5のシミュレーション用シーケンスプログラムにおいては、図4に示すシーケンスプログラムの動作の検証を行い、該シーケンスプログラムにBUGがある場合には、最終的には該シーケンスプログラムをDEBUGすることを目的にシミュレーション動作を行うため、実際にはプログラミングツール2にて別に入力を行う手段を設け、ユーザが作成するシーケンスプログラムとの区別をつけておく必要がある。
図6は、図5のシミュレーション用シーケンスプログラムにおける入力手段の例を示す図である。
図6において、外部からの擬似入力に対し、プログラミングツール2にてシミュレーションモードを設定するためのプロパティウィンドウを開く。そこで「X0」のON条件を擬似するためのプログラムを作成する。
図6において、外部からの擬似入力に対し、プログラミングツール2にてシミュレーションモードを設定するためのプロパティウィンドウを開く。そこで「X0」のON条件を擬似するためのプログラムを作成する。
通常ラダープログラムにおいては、入力を取込む場合に接点を使用し、出力させる場合にコイルを使用するが、本プロパティウィンドウでは擬似入力を作成するためのラダープログラムを作成するため、コイル命令に「X0」という外部入力のアドレスを使用可能とする。
これにより、最終的に機器を制御するシーケンスプログラムを直接編集せずに、プロパティウィンドウにてシミュレーション用の擬似入力プログラムを挿入し、その擬似入力プログラムもシーケンスプログラム同様CPU1で演算を行うため、実時間でのシミュレーションを行うことが可能となる。
これにより、最終的に機器を制御するシーケンスプログラムを直接編集せずに、プロパティウィンドウにてシミュレーション用の擬似入力プログラムを挿入し、その擬似入力プログラムもシーケンスプログラム同様CPU1で演算を行うため、実時間でのシミュレーションを行うことが可能となる。
上記第1の実施例のプログラマブルコントローラによれば、制御対象の負荷装置にプログラマブルコントローラを組み込み、配線した状態で、ユーザが作成したシーケンスプログラムを修正することなく、指定された部分のみシミュレーション用に作成した擬似入力プログラム(シミュレーション用シーケンスプログラム)を動作させることにより、実時間で負荷装置を作動させることなく、該シーケンスプログラムの検証を行うことが可能となる。また、部分的に実際の負荷装置からの状態を取込むか、擬似入力の状態を取込むかの選択も可能である。
図7〜図9は、本発明の第2の実施例の説明図である。図7は、本発明の第2の実施例としてのプログラマブルコントローラの構成を示すブロック図、図8は、図7のプログラマブルコントローラにおけるCPU内の内部データメモリのメモリマップを示す図、図9は、図7のプログラマブルコントローラにおいて、シーケンスプログラムの検証を行うシミュレーション用シーケンスプログラムの例を示す図である。図7〜図9において、図1、図4〜図6に示した構成要素と同じ構成・機能を有する構成要素には、図1、図4〜図6の場合と同じ符号を付す。
図7において、1000aは、第2の実施例としてのプログラマブルコントローラ、5は、CPU1中の内部データメモリ14に対し読み書き可能なシミュレーションモジュールである。本第2の実施例としてのプログラマブルコントローラ1000aは、CPU1の外部に上記シミュレーションモジュール5を備えている点、及び、内部データメモリ14内に、図8に示すマップのメモリエリアを設けている点が、上記第1の実施例としてのプログラマブルコントローラ1000とは異なっている。内部データメモリ14内には、を図8のメモリマップに示すように、「R0」等の内部リレーを格納する内部リレーエリア14a、「X0」等の外部入力を取込む外部入力エリア14b、「Y0」等の外部出力に出力するための外部出力エリア14c、前記外部入力エリアのダミー情報を格納するダミー外部入力エリア14d、そのダミー外部入力エリアの値を使用して演算し結果を格納するダミー外部出力エリア14e及びシミュレーションモードの判定フラグ等ユーザの演算に関係しない情報を格納するシステムデータエリア14fを設ける。ここで、ユーザがプログラミングツール2により作成した図4に示すシーケンスプログラムをCPU1に転送する際、シミュレーションモードの場合には、プログラミングツール2は、図4に示すシーケンスプログラムを図9に示すシーケンスプログラムに変更して転送する。具体的には「X0」等の外部入力アドレスを「‘X0」としてダミー外部入力エリア14dのアドレスに変更する。また、「Y0」等の外部出力アドレスを「’Y0」としてダミー外部出力エリア14eのアドレスに変更する。
演算の対象をダミーのエリアとすることにより、図2に示すフローチャートの「外部入力取込み」、「外部出力へ演算結果出力」を行う処理が無効となる。この状態で、上記シミュレーションモジュール5からダミー外部入力エリアに対し、任意の入力データを与えることで、そのデータによるシーケンスプログラムの演算を実行し、ダミー外部出力エリア14eに格納された演算結果をシミュレーションモジュール5が読み出し、何らかの手段によりユーザが該演算結果を確認することが可能となる。また、シミュレーションモジュール5からではなく、プログラミングツール2からダミー外部入力エリア14dに対しデータを与えることも可能である。
本発明の第2の実施例のプログラマブルコントローラによれば、制御対象の負荷装置にプログラマブルコントローラを組み込み、配線済みの状態で、ユーザが作成したシーケンスプログラムを修正することなく、内部データメモリ14内のダミー外部入出力エリア14eを対象に、実時間でプログラムの検証を行うことが可能となる。また、部分的に実際の負荷装置からの状態を取込むか、擬似入力の状態を取込むかの選択も可能である。
1000、1000a…プログラマブルコントローラ、
1…CPU、
2…プログラミングツール、
3…外部入力モジュール、
4…外部出力モジュール、
5…シミュレーションモジュール、
10…MPU、
11…周辺装置インタフェース、
12…システムプログラムメモリ、
13…シーケンスプログラムメモリ、
14…内部データメモリ、
15…外部バスインタフェース。
1…CPU、
2…プログラミングツール、
3…外部入力モジュール、
4…外部出力モジュール、
5…シミュレーションモジュール、
10…MPU、
11…周辺装置インタフェース、
12…システムプログラムメモリ、
13…シーケンスプログラムメモリ、
14…内部データメモリ、
15…外部バスインタフェース。
Claims (7)
- シーケンスプログラムによりCPUに負荷装置の制御を行わせるプログラマブルコントローラであって、
上記CPUが、
上記シーケンスプログラムに従う処理演算及び上記負荷装置の擬似回路がサブルーチンとして追加されたシミュレーション用シーケンスプログラムに従うシミュレーション処理演算を行う制御部と、
上記シーケンスプログラム及び上記シミュレーション用シーケンスプログラムを格納するメモリと、
上記制御部が行った処理演算の結果を格納するメモリと、
を備え、
上記制御部は、上記シーケンスプログラムの動作検証を行うとき、上記シミュレーション用シーケンスプログラムに従ったシミュレーション処理演算と、該シミュレーション処理演算結果の評価とを行うことを特徴とするプログラマブルコントローラ。 - シーケンスプログラムによりCPUに負荷装置の制御を行わせるプログラマブルコントローラであって、
上記CPUが、
上記シーケンスプログラムに従った処理演算及び上記負荷装置の擬似回路がサブルーチンとして追加されたシミュレーション用シーケンスプログラムに従ったシミュレーション処理演算を行う制御部と、
上記制御部の制御内容及び制御動作手順を格納した第1のメモリと、
上記シーケンスプログラム及び上記シミュレーション用シーケンスプログラムを格納する第2のメモリと、
上記制御部が行った上記処理演算の結果を格納する第3のメモリと、
上記制御部の指示に従い、上記負荷装置側からの情報または上記擬似回路からの情報を外部入力として取込むとともに、上記処理演算の結果を上記負荷装置側や上記擬似回路に出力するインタフェースと、
を備え、
上記制御部は、上記シーケンスプログラムの動作検証を行うとき、上記シミュレーション用シーケンスプログラムの上記第2のメモリからの選択的読出しと、該シミュレーション用シーケンスプログラムに従ったシミュレーション処理演算と、該シミュレーション処理演算の結果の上記第3のメモリからの読出しと、該読出した該シミュレーション処理演算結果の評価とを行うことを特徴とするプログラマブルコントローラ。 - 上記シーケンスプログラム及び上記シミュレーション用シーケンスプログラムは、ラダープログラムである請求項1または請求項2に記載のプログラマブルコントローラ。
- 上記擬似回路は、上記シーケンスプログラムを変更することなく外部入力のON/OFFタイミングを作成する構成である請求項1から請求項3のいずれかに記載のプログラマブルコントローラ。
- 上記制御部は、上記シミュレーション用シーケンスプログラムを判定フラグにより識別する構成である請求項1から請求項3のいずれかに記載のプログラマブルコントローラ。
- プログラマブルコントローラのCPUに負荷装置の制御を行わせるシーケンスプログラムの動作検証を行うシーケンスプログラム動作検証方法であって、
上記CPUが、上記負荷装置の擬似回路がサブルーチンとして追加されたシミュレーション用シーケンスプログラムを外部から取込み、上記シーケンスプログラムとともに上記CPU内のシーケンスプログラムメモリに格納するステップと、
上記CPUが、上記擬似回路から情報を外部入力として取込むステップと、
上記CPUが、上記シミュレーション用シーケンスプログラムに、上記擬似回路から取込んだ情報に基づくシミュレーション処理演算を行わせるステップと、
上記CPUが、上記シミュレーション用シーケンスプログラムによるシミュレーション処理演算の結果を上記CPU内の内部データメモリに格納するステップと、
上記CPUが、上記格納された演算結果を上記内部データメモリから読み出して評価するステップと、
を備えたことを特徴とするシーケンスプログラム動作検証方法。 - 上記シーケンスプログラム及び上記シミュレーション用シーケンスプログラムはラダープログラムである請求項6に記載のシーケンスプログラム動作検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276999A JP2010108075A (ja) | 2008-10-28 | 2008-10-28 | プログラマブルコントローラ及びそのシーケンスプログラム動作検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276999A JP2010108075A (ja) | 2008-10-28 | 2008-10-28 | プログラマブルコントローラ及びそのシーケンスプログラム動作検証方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010108075A true JP2010108075A (ja) | 2010-05-13 |
Family
ID=42297496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008276999A Pending JP2010108075A (ja) | 2008-10-28 | 2008-10-28 | プログラマブルコントローラ及びそのシーケンスプログラム動作検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010108075A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014235626A (ja) * | 2013-06-04 | 2014-12-15 | 株式会社ホロンクリエイト | シミュレーション方法及びシミュレーション方法のプログラム。 |
JP7189383B1 (ja) | 2022-01-20 | 2022-12-13 | Tdk株式会社 | 検証システムおよび検証方法 |
-
2008
- 2008-10-28 JP JP2008276999A patent/JP2010108075A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014235626A (ja) * | 2013-06-04 | 2014-12-15 | 株式会社ホロンクリエイト | シミュレーション方法及びシミュレーション方法のプログラム。 |
JP7189383B1 (ja) | 2022-01-20 | 2022-12-13 | Tdk株式会社 | 検証システムおよび検証方法 |
WO2023140299A1 (ja) * | 2022-01-20 | 2023-07-27 | Tdk株式会社 | 検証システムおよび検証方法 |
JP2023106035A (ja) * | 2022-01-20 | 2023-08-01 | Tdk株式会社 | 検証システムおよび検証方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6692278B2 (ja) | 演算装置及び仮想開発環境装置 | |
JP4846209B2 (ja) | 工作機械シミュレータを有する数値制御装置 | |
JP2008165399A (ja) | シミュレーションデータ作成支援装置 | |
JP6540473B2 (ja) | デバッグサポートシステム | |
JP4906286B2 (ja) | ソフトウェア開発環境システム | |
JP2010108075A (ja) | プログラマブルコントローラ及びそのシーケンスプログラム動作検証方法 | |
JP2008027156A (ja) | シミュレーション装置 | |
JP2007233930A (ja) | 分散制御システム用シミュレータ | |
JP4762204B2 (ja) | プログラム開発支援装置 | |
JP2004265001A (ja) | プロセスコントロール機器及びcpuユニット | |
JP2008165324A (ja) | プログラム作成支援装置 | |
JP2011022838A (ja) | デバッグ装置およびラダープログラム確認方法 | |
JP2009223861A (ja) | 論理検証システム | |
JP2010204998A (ja) | 学習機能型プログラマブルコントローラ | |
JP5850732B2 (ja) | 半導体装置及びその制御方法 | |
JP2010079356A (ja) | プログラマブルコントローラ | |
JP2008310513A (ja) | プログラム検査装置 | |
JP7404645B2 (ja) | プログラマブルコントローラの動作履歴記録方法及びシーケンスプログラム | |
JP5354463B2 (ja) | プログラマブルコントローラ | |
US20220365864A1 (en) | Program development device, and program for providing program development device | |
JP2018067148A (ja) | シミュレーションシステム | |
JP6620653B2 (ja) | プラント監視制御システム用エミュレータ | |
JP2001209408A (ja) | Plc用制御プログラムの実行シミュレーション装置、並びに、制御プログラム実行シミュレーション機能を有するplc | |
JP4611652B2 (ja) | シミュレーション装置 | |
JP5445913B2 (ja) | アプリケーション検査装置 |