JP2010102216A - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2010102216A
JP2010102216A JP2008275224A JP2008275224A JP2010102216A JP 2010102216 A JP2010102216 A JP 2010102216A JP 2008275224 A JP2008275224 A JP 2008275224A JP 2008275224 A JP2008275224 A JP 2008275224A JP 2010102216 A JP2010102216 A JP 2010102216A
Authority
JP
Japan
Prior art keywords
period
pixel
voltage
electro
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008275224A
Other languages
English (en)
Other versions
JP5789354B2 (ja
Inventor
Kengo Shiragami
謙吾 白神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2008275224A priority Critical patent/JP5789354B2/ja
Publication of JP2010102216A publication Critical patent/JP2010102216A/ja
Application granted granted Critical
Publication of JP5789354B2 publication Critical patent/JP5789354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】表示品位の向上を実現することができる電気光学装置及び電子機器を提供する。
【解決手段】所定本数(RGB)毎にブロック化されたデータ線114を所定の順番で選択すると共に、選択したデータ線114に対して映像信号Videoを供給するスイッチング回路41を有するデータ線選択回路40を備える。そして、データ線選択回路40は、1水平走査期間における有効表示期間の前半部分(第2期間)でRGB3色のサブ画素への書き込みを行い、各画素電位を所望の電位に近づけておいた後に、後半部分(第1期間)で再度RGB3色のサブ画素への書き込みを行う。
【選択図】図3

Description

本発明は、例えば液晶表示装置等の電気光学装置、及び電気光学装置を備えた電子機器に関する。
従来、画像を表示する表示装置として、液晶表示装置などの電気光学装置が広く用いられている。液晶表示装置は、素子基板と、この素子基板に対向配置された対向基板と、素子基板と対向基板との間に設けられた液晶とを備える。
このような液晶表示装置として、電圧VCOMLおよび電圧VCOMHを交互に共通(COM)電位として共通電極に供給する制御回路と、選択電圧を複数の走査線に順次供給する走査線駆動回路と、走査線が選択された際に、電圧VCOMLよりも電位の高い正極性の画像信号と、電圧VCOMHよりも電位の低い負極性の画像信号と、を交互に複数のデータ線に供給するデータ線駆動回路とを備えるというものが知られている(例えば、特許文献1参照)。
ここでは、共通電極を一水平ライン毎に分割し、共通電極毎に制御回路から電圧VCOML又は電圧VCOMHを供給する、所謂共通電極分割駆動(COM分割駆動)を行っており、各行の画素書き込みを行う直前のタイミングで共通電極の極性を行毎に順次反転させている。このCOM分割駆動を採用することにより、表示品位の低下を抑制することができる。
特開2008−33247号公報
しかしながら、上記特許文献1に記載の液晶表示装置のようにCOM分割駆動方式を採用する場合、共通電極はITO(Indium Tin Oxide)といった透明導電材料からなり、細長い線状の電極によって形成されるため、共通電位供給源(COM電位供給源)から遠い画素領域では配線抵抗が大きくなり、画素及びドレインラインの電位変化の際に生じる共通電位波形歪み(COM波形歪み)が所定の時間内に戻りきらなくなることに起因して、クロストーク等の表示品位への影響を及ぼすことがある。
このCOM波形歪み残りを低減する方法として、1水平走査期間の先頭或いは水平帰線期間において全信号線に同一の特定電位を一斉に書き込むことで、その後実際に画素に書き込むための電位を信号線に与えた際の信号線の電位変化が極力小さくなるようにする、所謂プリチャージの採用が一般的である。しかしながら、この方法ではあらゆる表示画像に対してプリチャージ電位と実際に画素に書き込むための電位を同一にすることができないため、各信号線が選択された際の信号線の電位変化が必ず生じてしまう。
特に、1つの入力端子及びn個の複数の出力端子を有し、スイッチング素子によりこれら複数の出力端子を順に選択して入力端子と接続する複数のデマルチプレクサを含んで構成されるデータ線駆動回路を備える電気光学装置において、1水平走査期間内でn個の期間に分けてn組の信号線群の書き込みを行う場合、最終のn番目に選択される信号線群及びそれらに接続された画素の電位変化の際に生じるCOM波形歪みが緩和するために使うことのできる時間が、n番目の信号線群選択スイッチをオン状態とした時点からゲートオフ時点までの期間分しかない。そのため、このような電気光学装置においてはCOM波形歪みが十分に緩和せず、表示品位が低下するという問題を生じる。
そこで、本発明は、表示品位の向上を実現することができる電気光学装置及び電子機器を提供することを課題としている。
上記課題を解決するために、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数のサブ画素と、を備える電気光学装置であって、前記複数のデータ線は、所定本数毎にブロック化されており、前記複数のサブ画素は、液晶層を挟んで対向する一対の基板と、液晶層の液晶分子を駆動する共通電極及び画素電極と、で構成され、前記共通電極は複数に分割されており、前記走査線に対して所定の順番で選択電圧を供給する走査線駆動回路と、ブロック化された前記所定本数のデータ線を所定の順番で選択すると共に、選択したデータ線に対して映像信号を供給するデータ線選択回路と、第1電圧及び当該第1電圧よりも電位の高い第2電圧の何れか一方を、前記共通電極に供給する制御回路と、を備え、前記データ線選択回路は、1水平走査期間における有効表示期間の第1期間内に、前記ブロック化された前記所定本数のデータ線に対して順番に前記映像信号を供給すると共に、有効表示期間における前記第1期間より前の第2期間内に、少なくとも前記第1期間で最後に選択されるデータ線に対して前記映像信号を供給することを特徴としている。
これにより、少なくとも第1期間において最後に選択されるデータ線に対して、有効表示期間内に映像信号を複数回に分割して供給することができるので、当該データ線に対応する画素においては、有効表示期間における前半部分(第2期間)で画素電極の電位変化を大きくし、後半部分(第1期間)で画素電極の電位変化を小さくすることができる。したがって、最後に大きな電位変化が起こるタイミングを有効表示期間における前半部分に近づけることができるので、画素電極の電位変化に起因してCOM電位が本来の電位からずれてしまう所謂COM波形歪みが生じた場合であっても、COM電位が本来の電位に戻りきるまでの時間(緩和時間)を確保することができる。その結果、1水平走査期間の終了時におけるCOM波形の歪み残りを低減することができ、表示品位の低下を抑制することができる。
また、共通電極を複数に分割し、共通電極毎に第1電圧又は第2電圧を供給するCOM分割駆動を採用するので、例えば、第1電圧と第2電圧とを1水平ライン毎に交互に共通電極に供給すると共に、これら共通電極の電圧に対して、正極性の画像信号と負極性の画像信号とを1水平ライン毎に交互に供給することができる。これにより、画素間のフリッカを相殺し、表示品位の低下を抑制することができる。
さらに、共通電極をITOといった細長い線状の電極で構成し、COM電位供給源から遠い画素領域で時定数が大きい場合であっても、COM波形歪みの緩和時間を十分に確保した構成とすることで、COM波形歪みに起因したクロストークの発生を抑制して表示品位の低下を抑制することができる。
また、本発明に係る電気光学装置は、上記において、前記データ線選択回路は、前記第2期間内に、前記ブロック化された前記所定本数のデータ線に対して順番に前記映像信号を供給することを特徴としている。
これにより、1水平走査期間における有効表示期間内の前半部分(第2期間)で、所定本数(例えば、n本)のデータ線への電圧供給を行い、各データ線に対応する画素電位を所望の書き込み電位に十分近づけておいた後に、後半部分(第1期間)で再度n本のデータ線への電圧供給を行うことができる。そのため、最後の大きな電位変化を前半部分での最後の電圧供給時とすることができ、緩和時間をより長く確保することができる。
また、前半部分での各画素への書き込みがプリチャージの機能を有するため、別途プリチャージ回路等を設ける必要がない。
さらに、本発明に係る電気光学装置は、上記において、前記データ線選択回路は、複数のスイッチング素子からなるスイッチング素子群であるスイッチング回路を備え、前記映像信号を、選択した1本のデータ線に分配するデマルチプレクサとして機能することを特徴としている。
このように、データ線選択回路をデマルチプレクサとして機能させることができるので、表示画像の高精細化に対応させることができる。
またさらに、本発明に係る電気光学装置は、上記において、前記走査線の延在する方向に隣接した複数のサブ画素によって、一つのドットを形成する画素を構成し、前記所定本数は、1画素分に相当するデータ線の本数であることを特徴としている。
これにより、フリッカの発生を防止しつつCOM波形歪みを低減することができ、より表示品位を向上させることができる。
また、本発明に係る電気光学装置は、上記において、1水平走査期間における非有効表示期間に、前記複数のデータ線に対して共通のプリチャージ電圧を供給するプリチャージ回路を備えることを特徴としている。
このように、1水平走査期間における非有効表示期間(ブランキング期間)に各データ線を所定の電位に予備充電(プリチャージ)するので、有効表示期間内における映像信号の書き込みの際に、画素の階調に応じた所望の電圧に到達しやすくすることができ、画質の向上を実現することができる。
また、ゲートオン時点で各画素にプリチャージ電圧分の電位変化を生じさせておくことができるので、その後の有効表示期間内の各画素への書き込み時における画素電位変化を小さく抑えることができ、COM電位が本来の電位まで戻り易くすることができる。
さらに、本発明に係る電気光学装置は、上記において、前記第2期間は、前記第1期間より短いことを特徴としている。
これにより、最後に大きな電位変化が起こるタイミングを有効表示期間における比較的早いタイミングとすることができる。
また、本発明に係る電気光学装置は、上記において、前記共通電極及び前記画素電極は、前記一対の基板の一方の基板に形成されていることを特徴としている。
これにより、IPSやFFS等の横電界駆動方式を採用することができる。
さらに、本発明に係る電子機器は、上記の何れかの電気光学装置を備えることを特徴としている。
これにより、表示品位の向上を実現した電子機器とすることができる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は本実施形態における電気光学装置1の全体構成を示すブロック図である。
この図に示されるように、電気光学装置1は、表示領域100を有しており、この表示領域100の周囲に、Yドライバ(走査線駆動回路)20と、ドライバIC30と、データ線選択回路40と、COMドライバ(制御回路)50とが配置されている。表示パネルは、特に図示しないが、素子基板と対向基板とが互いに電極形成面が対向するように、一定の間隙を保って貼り合わせられるとともに、この間隙に液晶を封入した構成となっている。
表示パネルが有する表示領域100には、複数の走査線112が行(X)方向に延在するように設けられ、また、複数のデータ線114が列(Y)方向に延在するように、且つ各走査線112と互いに電気的な絶縁を保つように設けられている。そして、走査線112とデータ線114との交差部に対応して、それぞれサブ画素110が配置されている。そして、複数のサブ画素110により、1つの画素が構成される。
表示パネルの対向基板にはカラーフィルタ等が形成されており、これにより、カラー表示が可能となっている。ここで、カラーフィルタは、各画素に対応して原色の着色が施された着色領域を有する。本実施形態におけるカラーフィルタは、R(赤系)、G(緑系)、B(青系)の3色の着色領域を有し、行方向に3色のサブ画素がRGBの順に配置されると共に、列方向に同じ色のサブ画素が配置されるストライプ型の画素配置となっているものとする。この場合、RGBの3色に対応する3つのサブ画素で、1つの画素が構成される。
なお、本実施形態では、サブ画素が表示領域100において、縦480行×横2400列(RGBの3色分を含め、3×800=2400)でマトリクス状に配列している、所謂フルカラーWVGAを採用する場合について説明するが、本発明をこの配列に限定する趣旨ではない。
2400本のデータ線114は、所定本数毎(本実施形態では3本毎)にブロック化されている。すなわち、2400本のデータ線114は、M個(本実施形態では2400/3=800個)のブロックに分けられた構成となっている。
次に、サブ画素110の詳細な構成について説明する。
図2は、サブ画素110の構成を示す図である。ここでは、n行と、(3m−2)〜3m列との交差に対応する計3サブ画素分の構成を示している。なお、mは1以上M以下の整数である。
この図2に示されるように、各サブ画素110は、画素スイッチング素子として機能するnチャネル型の薄膜トランジスタ(以下、TFTと称す)116と、画素電極118と、この画素電極118に対向して設けられた共通電極108と、蓄積容量130とを有する。
各サブ画素110については互いに同一構成なので、n行(3m−2)列に位置するもので代表して説明すると、当該n行(3m−2)列のサブ画素110において、TFT116のゲート電極はn行目の走査線112に接続される一方、そのソース電極は(3m−2)列目のデータ線114に接続され、そのドレイン電極は画素電極118に接続されている。
また、共通電極108は、走査線112に対応して1水平ライン毎に分割されると共に、ITO(Indium Tin Oxide)といった透明導電材料からなり、走査線112に沿って設けられている。そして、これら共通電極108には、COMドライバ50から電圧VCOML(第1電圧)と、この電圧VCOMLよりも電位の高い電圧VCOMH(第2電圧)とが、コモン信号Zとして交互に供給されるようになっている。
画素容量120は、画素電極118と共通電極108とで誘電体の一種である液晶を挟持しており、画素電極118とコモン電極108との差電圧を保持する構成となっている。この構成において、画素容量120では、その透過光量が当該保持電圧の実効値に応じて変化する。
なお、本実施形態では説明の便宜上、画素容量120において保持される電圧実効値がゼロに近ければ黒色表示になる一方、電圧実効値が大きくなるにつれて白色表示になるノーマリーブラックモードに設定されているものとする。
また、本実施形態では、画素電極118と共通電極108とは同一基板(素子基板)上に形成されており、電気光学装置1の液晶は横電界駆動方式のFFS(Fringe Field Switching)モードで動作するものとする。
図1において、Yドライバ20は、図示しない制御回路による制御にしたがって、1垂直走査期間(1フレーム期間)にわたって選択電圧に相当する走査信号G1、G2、G3、…、G480を、それぞれ1、2、3、…、480行目の走査線112に供給するものである。すなわち、Yドライバ20は、走査線112を1、2、3、…、480行目という順番で選択するとともに、選択した走査線112への走査信号を選択電圧に相当するHレベルとし、それ以外の走査線112への走査信号を非選択電圧(接地電位Gnd)に相当するLレベルとするものである。このとき、選択された走査線112に接続されたTFT116はすべてオン状態(導通状態)となる。
詳細には、Yドライバ20は、制御回路から供給されるスタートパルスVSPをクロック信号VCKにしたがって順次シフトすること等によって、走査信号G1、G2、G3、…、G480を出力する。
また、ドライバIC30は、選択された走査線112と、各データ線114との交差に対応するサブ画素110の階調に応じた電圧のデータ信号D1〜DMをデータ線選択回路40に出力するものである。各データ信号D1〜DMにはブロック毎の映像信号であり、ブロック内の3本のデータ線114に供給すべき信号が時分割多重されている。なお、各ブロックに対応したデータ信号について、ブロックの番目を特定しないで一般的に説明する場合には、上述したmを用いてDmと表記する。
データ線選択回路40は、3個のスイッチング素子、スイッチ42R,42G,42Bをそれぞれ有する複数のスイッチング回路41を備え、一つのブロックに属する3本のデータ線114の一端に、各スイッチの出力端がそれぞれ接続されている。
詳細には、データ線選択回路40の1番目(図1の一番左)のスイッチング回路41におけるスイッチ42Rの出力端が1列目のデータ線114の一端に接続され、当該1番目のスイッチング回路41におけるスイッチ42Gの出力端が2列目のデータ線114の一端に接続され、当該1番目のスイッチング回路41におけるスイッチ42Bの出力端が3列目のデータ線114の一端に接続されている。また、これらスイッチ42R,42G,42Bの入力端には、1番目のブロックの属する3本のデータ線に対応したデータ信号D1が共通に供給されるようになっている。
データ線選択回路40には、複数本(ここでは3本)の信号供給線LineR,LineG,LineBが、スイッチング回路41の配置方向(データ線114と直交する方向)に、スイッチング回路41に沿って隣接するように延在しており、その一端は、それぞれ選択信号SEL_R,SEL_G,SEL_Bの信号供給源であるドライバIC30の出力端に接続されている。
各スイッチ42Rにはそれぞれ信号供給線LineRを介して選択信号SEL_Rが共通して供給され、各スイッチ42Gにはそれぞれ信号供給線LineGを介して選択信号SEL_Gが共通して供給され、各スイッチ42Bにはそれぞれ信号供給線LineBを介して選択信号SEL_Bが共通して供給される。ここで、選択信号SEL_R,SEL_G,SEL_Bは、1水平走査期間において所定の順番でHレベルとなる信号である。
そして、スイッチ42Rは、選択信号SEL_RがHレベルになったときに限り導通(オン)状態となり、同様に、スイッチ42G、42Bは、選択信号SEL_G、SEL_BがHレベルになったときに限りそれぞれ導通状態となる。
このような構成により、例えば1番目のブロックでは、1水平走査期間においてデータ信号D1をRGBの各色に対応する信号に分離し、1列目から3列目までのデータ線114に各々供給することができる。
なお、ここではスイッチング回路41のスイッチ42R,42G,42BをTFTで構成する場合について説明したが、トランスミッションゲートなどの電子的な素子で構成することもできる。
また、本実施形態では、共通電極108の電圧よりも電位の高い正極性のデータ信号をデータ線114に供給して、この正極性のデータ信号に基づく画像電圧を画素電極118に書き込む正極性書込と、共通電極108の電圧よりも電位の低い負極性のデータ信号をデータ線114に供給して、この負極性のデータ信号に基づく画像電圧を画素電極118に書き込む負極性書込とを、1水平ライン毎に交互に行う。
COMドライバ50は、各共通電極108にコモン信号Z1〜Z480として、電圧VCOML又は電圧VCOMHをそれぞれ供給する。ここでは、n行目の走査線112に走査信号Gnが供給される前に、n行目の共通電極108にコモン信号Znを供給するものとする。
また、各共通電極108には、1フレーム期間毎に、電圧VCOMLと電圧VCOMHとが交互に供給される。例えば、ある1フレーム期間において、n行目の共通電極108に電圧VCOMLを供給した場合、次の1フレーム期間では、電圧VCOMHを供給する。
また、隣接する共通電極108には、互いに異なる電圧を供給する。例えば、ある1フレーム期間において、n行目の共通電極108に電圧VCOMLを供給した場合、同一の1フレーム期間において、(n−1)行目の共通電極108と(n+1)行目の共通電極108とには、電圧VCOMHを供給する。
次に、以上のように構成された電気光学装置1の動作について説明する。
図3は、電気光学装置1の動作を示すタイミングチャートである。ここでは、n行目の走査線112に対応するサブ画素110への書き込み動作について説明する。
先ず、Yドライバ20からn行目の走査線112に走査信号Gnが供給される前の水平ブランキング期間内(非有効表示期間内)において、時刻t1からの所定期間、ドライバIC30はHレベルとなる選択信号SEL_R,SEL_G,SEL_Bを同時にデータ線選択回路40に供給する。これにより、各スイッチング回路41のスイッチ42R,42G,42Bがすべてオン状態となり、所定のプリチャージ電圧に設定されたデータ信号Dmが各データ線114に供給される。ここで上記プリチャージ電圧は、例えば、ビデオ電圧の振幅の中心電圧に設定する。
次に、時刻t2で、Yドライバ20は、n行目の走査線112に走査信号Gnを供給する。これにより、n行目の走査線112に接続された全てのTFT116をオン状態にして、n行目の走査線112に係る全てのサブ画素110を選択する。このとき、n行目の走査線112に係る全てのサブ画素110の画素電極118に上記プリチャージ電圧が書き込まれ、各画素電位(Rpixel,Gpixel,Bpixel)は中間電圧に向けて推移する。
また、これらサブ画素110の選択に同期して、ドライバIC30は、Hレベルとなる選択信号SEL_Rをデータ線選択回路40に供給する。これにより、各スイッチング回路41のスイッチ42Rがオン状態となり、赤色(R)のサブ画素に対応するデータ線114に映像信号Videoが供給されて、Rの画素電極118に画像データが書き込まれる。そのため、Rの画素電圧Rpixelは、階調に応じた画素電圧(ここでは、白表示に対応する電圧)に向けて推移する。
この時刻t2では、n行目におけるすべての画素電極118の電位が変化することになる。画素電極118の電位が大きく変化すると、当該画素電極118と共通電極108との容量結合により、COM電位が本来の電位から大きくずれる。COM電位はCOM電位供給源から常時電源供給されているため、電位のずれが生じても所定の時定数で本来の電位に戻ろうとする。
ここで、本実施形態のように共通電極108をITOにより形成している場合、COM電位供給源から離れた画素領域では時定数が大きい。したがって、COM電位は比較的緩やかに本来の電位へ戻ろうとするため、COM電位が本来の電位に戻るまでには時間を要する。
そして、COM電位が本来の電位に戻りきる前に、時刻t3で、ドライバIC30によってHレベルとなる選択信号SEL_Gがデータ線選択回路40に供給されると、各スイッチング回路41のスイッチ42Gがオン状態となり、緑色(G)のサブ画素に対応するデータ線114に映像信号Videoが供給されて、Gの画素電極118に画像データが書き込まれる。そのため、Gの画素電圧Gpixelは、階調に応じた画素電圧(ここでは、白表示に対応する電圧)に向けて推移する。
この時刻t3では、行全体の3分の1に相当する画素電極118の電位変化が生じ、ここでもまたCOM電位が変動する。
その後、時刻t4で、ドライバIC30がHレベルとなる選択信号SEL_Bをデータ線選択回路40に供給すると、各スイッチング回路41のスイッチ42Bがオン状態となり、青色(B)のサブ画素に対応するデータ線114に映像信号Videoが供給されて、Bの画素電極118に画像データが書き込まれる。そのため、Bの画素電圧Bpixelは、階調に応じた画素電圧(ここでは、白表示に対応する電圧)に向けて推移する。この時刻t4でも、上述した時刻t3と同様にCOM電位が変動する。
このように、1水平走査期間における有効表示期間の前半部分の比較的短い期間に、RGB3色のサブ画素に階調に応じた映像信号Videoを順次供給する。この前半部分でのサブ画素への書き込み期間は比較的短く設定されており、この時点では各サブ画素の電位は完全に所望の電位には到達していない。
そして、時刻t5で、ドライバIC30がHレベルとなる選択信号SEL_Rをデータ線選択回路40に供給すると、各スイッチング回路41のスイッチ42Rがオン状態となり、Rの画素電極118に再び画像データが書き込まれる。このとき、時刻t2での書き込みによって、画素電圧Rpixelは所望の電位に近づいているため、当該画素電位Rpixelの変動は小さく抑えられる。そのため、この時刻t5でのCOM電位の変動も小さく抑えられる。
その後、時刻t6でGの画素電極118に再び画像データが書き込まれ、時刻t7でBの画素電極118に再び画像データが書き込まれるが、これら時刻t6及び時刻t7においても、画素電圧Gpixel及び画素電位Bpixelの変動は小さく抑えられ、COM電位の変動も小さく抑えられる。
そして、時刻t8で、Yドライバ20は、n行目の走査線112に対する走査信号Gnの供給を終了し、これによりn行目の走査線112に接続された全てのTFT116をオフ状態とする。
このように、1水平走査期間における有効表示期間の後半部分では、RGB3色のサブ画素に階調に応じた映像信号Videoを順次供給した際のCOM電位の変動が殆どない。すなわち、COM電位は、最後に大きな電位変動が生じた時刻t4から所定の時定数をもって緩やかに本来の電位まで戻ることになる。この最後に大きな電位変動が生じた時点からTFT116がオフ状態となるまでの期間を、以下「COM波形歪みの緩和時間」という。
ここで、各サブ画素への書き込み時間は、時刻t16でゲートオフする時点でCOM波形歪みが目標範囲(例えば、±0.1V)となるように設定するものとする。
なお、図3において、時刻t2から時刻t5までの期間が第2期間に対応し、時刻t5から時刻t8までの期間が第1期間に対応している。このように、第2期間は、第1期間より短く設定されている。
図4は、一般的な電気光学装置の動作を示すタイミングチャートである。なお、この一般的な電気光学装置は、図1に示す本実施形態の電気光学装置1と同様の回路構成を有するものとする。
先ず時刻t11で、ドライバIC30はHレベルとなる選択信号SEL_R,SEL_G,SEL_Bを同時にデータ線選択回路40に供給し、所定のプリチャージ電圧に設定されたデータ信号Dmを各データ線114に供給する。
次に時刻t12で、Yドライバ20は、n行目の走査線112に走査信号Gnを供給し、n行目の走査線112に係る全てのサブ画素110を選択する。このとき、n行目の走査線112に係る全てのサブ画素110の画素電極118に上記プリチャージ電圧が書き込まれ、各画素電位(Rpixel,Gpixel,Bpixel)は中間電圧に向けて推移する。
この時刻t12では、n行目におけるすべての画素電極118の電位が変化し、これによりCOM電位が本来の電位から大きくずれる。
その後、時刻t13でRの画素電極118に画像データが書き込まれ、時刻t14でGの画素電極118に画像データが書き込まれ、時刻t15でBの画素電極118に画像データが書き込まれる。これら各データ線114の選択によりサブ画素への書き込みが行われる際、それぞれ画素電圧の変動に応じてCOM電位も変動する。
そして、時刻t16で、Yドライバ20がn行目の走査線112に対する走査信号Gnの供給を終了すると、n行目の走査線112に接続された全てのTFT116がオフ状態となる。
このように、一般的な電気光学装置にあっては、時刻t15でBのサブ画素への書き込みが行われてから時刻t16でTFT116がオフ状態となるまでの比較的短期間がCOM波形歪みの緩和時間となる。
図4の破線で示すように中間調表示を行う場合には、時刻t11でのプリチャージによって各画素電圧が所望の電位に近づいているため、各サブ画素への書き込みが行われる際のCOM電位の変動を小さく抑えることができ、緩和時間が比較的短期間であっても時刻t16でのCOM波形の歪み残りは生じない。
一方、図4の実線で示すように白表示を行う場合には、各サブ画素への書き込みが行われる際に各画素電位が大きく変動し、それに伴ってCOM電位も大きく変動する。したがって、この場合には、緩和時間が短いと時刻t16の時点でCOM電位が本来の電位に戻り切らず、歪み残りが生じてしまう。
このようにCOM電位が本来の電位からずれた状態で画素電極電位が確定すると、当該行の液晶印加電圧が意図した大きさとは異なる状態で保持されることになってしまう。画素書き込み時のCOM電位変化量は、当該行の表示階調に左右されるため、横クロストークの発生要因となり表示品位の低下につながる。
これに対して、本実施形態では、各サブ画素への書き込みを1水平走査期間における有効表示期間の前半部分と後半部分の2回に分けて行う。すなわち、前半部分でRGB3色のサブ画素への書き込みを行い、各画素電位を所望の電位に近づけておいた後に、後半部分で再度RGB3色のサブ画素への書き込みを行う。これにより、後半部分でのCOM電位の変動を小さく抑えることができ、COM波形歪みの緩和時間を図4に示す駆動方式と比較して十分長く取ることができる。
このように、本実施形態では、1水平走査期間における有効表示期間内に、各サブ画素の映像信号を前半部分と後半部分の2回に分割して供給することができるので、最後に大きな電位変化が起こるタイミングを有効表示期間における前半部分に設けることができる。そのため、画素電極の電位変化に起因してCOM電位が本来の電位からずれてしまう所謂COM波形歪みが生じた場合であっても、COM電位が本来の電位に戻りきるまでの時間(緩和時間)を十分確保することができる。その結果、1水平走査期間の終了時におけるCOM波形の歪み残りを低減することができ、表示品位の低下を抑制することができる。
また、データ線選択回路を、ブロック化された複数のデータ線のうち選択した1本のデータ線に映像信号を分配するデマルチプレクサとして機能させるので、表示画像の高精細化に対応させることができる。
さらに、ブロック化するデータ線の本数を、一つのドットを形成する1画素分に相当するデータ線の本数に設定するので、1水平走査期間における有効表示期間内にサブ画素への書き込みを前半部分と後半部分の2回に分割して行う場合であっても、フリッカの発生を防止することができ、より表示品位を向上させることができる。
また、水平ブランキング期間に、各データ線に対して所定のプリチャージ電圧を供給するので、有効表示期間内における映像信号の書き込みの際に、サブ画素の階調に応じた所望の電圧に到達しやすくすることができ、画質の向上を実現することができる。
さらにまた、ゲートオン時点で各サブ画素にプリチャージ電圧分の電位変化を生じさせておくことができるので、その後の有効表示期間内の各サブ画素への書き込み時における画素電位変化を小さく抑えることができ、COM電位が本来の電位まで戻り易くすることができる。
また、COMドライバ50により電圧VCOMLを共通電極108に供給した後に、走査線駆動回路20A又は20Bにより走査信号Gnを走査線112に供給し、その後データ線駆動回路30により正極性の画像信号をデータ線114に供給する。また、COMドライバ50により電圧VCOMHを共通電極108に供給した後に、走査線駆動回路20A又は20Bにより走査信号Gnを走査線112に供給し、その後データ線駆動回路30により負極性の画像信号をデータ線114に供給する。
上述したように電圧VCOMLと電圧VCOMHとを1水平ライン毎に交互に共通電極108に供給すると共に、これら共通電極108の電圧に対して、正極性の画像信号と負極性の画像信号とを1水平ライン毎に交互に供給するので、画素間のフリッカを相殺し、表示品位の低下をさらに抑制することができる。
また、共通電極108の電圧を電圧VCOML又は電圧VCOMHに変動させるので、蓄積容量130の一方の電極の電圧を、画素電極118や共通電極108とは異なる電圧で変動させる必要がない。したがって、蓄積容量と画素容量とを一体に形成することができる。
さらに、共通電極をITOといった細長い線状の電極で構成し、COM電位供給源から遠い画素領域での時定数が大きい場合であっても、COM波形歪みの緩和時間を十分に確保した構成とすることで、COM波形歪みに起因したクロストークの発生を抑制して表示品位の低下を抑制することができる。
なお、上記実施形態においては、1水平走査期間における有効表示期間の前半部分で、RGB3色のサブ画素への書き込みを行う場合について説明したが、前半部分において、少なくとも後半部分で最後に選択されるサブ画素(ここではB)への書き込みを行うようにすればよい。
図5は、前半部分においてBのサブ画素への書き込みのみを行った場合の動作を示すタイミングチャートである。
時刻t21でHレベルとなる選択信号SEL_R,SEL_G,SEL_Bが同時にデータ線選択回路40に供給されて、所定のプリチャージ電圧が各データ線114に供給された後、時刻t22で、Yドライバ20は、n行目の走査線112に走査信号Gnを供給し、n行目の走査線112に係る全てのサブ画素110を選択する。このとき、n行目の走査線112に係る全てのサブ画素110の画素電極118に上記プリチャージ電圧が書き込まれ、各画素電位(Rpixel,Gpixel,Bpixel)は中間電圧に向けて推移する。
また、この時刻t22からの短期間では、Hレベルとなる選択信号SEL_Bがデータ線選択回路40に供給されて、Bの画素電極118に画像データが書き込まれる。このとき、n行目におけるすべての画素電極118の電位が変化し、これによりCOM電位が本来の電位から大きくずれる。
その後、時刻t23でRの画素電極118に画像データが書き込まれ、時刻t24でGの画素電極118に画像データが書き込まれ、時刻t25でBの画素電極118に再び画像データが書き込まれる。これら各データ線114の選択によりサブ画素への書き込みが行われる際、時刻t23及び時刻t24でのR及びGへの書き込み時には画素電圧が大きく変動することでCOM電位も大きく変動する。
ところが、時刻t25でのBへの書き込み時には、時刻t22での書き込みによって画素電位Bpixelが所望の電位に近づいているため、COM電位の変動は小さく抑えられる。
したがって、この場合、時刻t24でGのサブ画素への書き込みが行われてから時刻t26でTFT116がオフ状態となるまでの期間がCOM波形歪みの緩和時間となる。
このように、有効表示期間における前半部分において、後半部分で最後に選択されるサブ画素(ここではB)への書き込みを行うことで、COM波形歪みの緩和時間を図4に示す駆動方式と比較して長く取ることができ、表示品位の低下を抑制することができる。
また、上記実施形態においては、水平ブランキング期間にデータ線選択回路40のスイッチ42R,42G,42Bをオン状態とすることで、各データ線114にプリチャージ電圧を供給する場合について説明したが、プリチャージ電圧供給源とデータ線114との間に接続されたプリチャージ用スイッチ(プリチャージ回路)を別途設けることもできる。この場合、プリチャージ用スイッチは、データ線114のスイッチ42R,42G,42Bが接続された側とは反対側に設けることもできるし、スイッチ42R,42G,42Bと並列に設けることもできる。このように、プリチャージ用スイッチを別途設けることで、画素書き込みの機能とプリチャージ機能とを分けることができ、ドライバIC30による制御を簡略化することができる。
さらに、上記実施形態においては、水平ブランキング期間にプリチャージを行う場合について説明したが、有効表示期間における前半部分においてRGB3色のサブ画素への書き込みを行う場合には、この前半部分における書き込みがプリチャージの役目を担うことから、水平ブランキング期間のプリチャージを廃止することもできる。これにより、プリチャージ用スイッチやプリチャージ用制御信号が不要となり、回路面積やドライバICのコスト削減につながる。
また、上記実施形態においては、RGB3色のカラーフィルタを採用する場合について説明したが、RGBC(シアン)やRGBW(白)等、4色のカラーフィルタを採用することもできる。
さらに、上記実施形態においては、共通電極を複数に分割し、共通電極毎に第1電圧又は第2電圧を供給するCOM分割駆動を採用する場合について説明したが、COM分割駆動を行わない(共通電極を分割しない)構成としてもよい。
また、上記各実施形態においては、液晶の駆動方式としてFFS方式を採用する場合について説明したが、TN方式やIPS方式等を採用することもできる。
さらにまた、上記各実施形態においては、本発明を、液晶表示装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた表示装置、例えば有機ELやプラズマ放電を用いた表示装置に適用することもできる。
また、上記各実施形態の電気光学装置は、電子機器に搭載される表示装置として用いることができる。電子機器とは具体的にはモニター、TV、ノートパソコン、PDA、デジタルカメラ、ビデオカメラ、携帯電話機、携帯フォトビューワー、携帯ビデオプレイヤー、携帯DVDプレイヤー、携帯オーディオプレイヤーなどである。
本実施形態における電気光学装置の全体構成を示すブロック図ある。 画素の構成を示す図である。 本実施形態における電気光学装置の動作を示すタイミングチャートである。 従来の電気光学装置の動作を示すタイミングチャートである。 本実施形態における電気光学装置の別の例を示すタイミングチャートである。
符号の説明
1…電気光学装置、20…Yドライバ、30…ドライバIC、40…データ線選択回路、41…スイッチング回路、42R,42G,42B…スイッチ、50…COMドライバ、100…表示領域、108…共通電極、110…サブ画素、112…走査線、114…データ線、116…TFT、118…画素電極、120…画素容量、130…蓄積容量

Claims (8)

  1. 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数のサブ画素と、を備える電気光学装置であって、
    前記複数のデータ線は、所定本数毎にブロック化されており、
    前記複数のサブ画素は、液晶層を挟んで対向する一対の基板と、液晶層の液晶分子を駆動する共通電極及び画素電極と、で構成され、前記共通電極は複数に分割されており、
    前記走査線に対して所定の順番で選択電圧を供給する走査線駆動回路と、
    ブロック化された前記所定本数のデータ線を所定の順番で選択すると共に、選択したデータ線に対して映像信号を供給するデータ線選択回路と、
    第1電圧及び当該第1電圧よりも電位の高い第2電圧の何れか一方を、前記共通電極に供給する制御回路と、を備え、
    前記データ線選択回路は、1水平走査期間における有効表示期間の第1期間内に、前記ブロック化された前記所定本数のデータ線に対して順番に前記映像信号を供給すると共に、有効表示期間における前記第1期間より前の第2期間内に、少なくとも前記第1期間で最後に選択されるデータ線に対して前記映像信号を供給することを特徴とする電気光学装置。
  2. 前記データ線選択回路は、前記第2期間内に、前記ブロック化された前記所定本数のデータ線に対して順番に前記映像信号を供給することを特徴とする請求項1に記載の電気光学装置。
  3. 前記データ線選択回路は、複数のスイッチング素子からなるスイッチング素子群であるスイッチング回路を備え、前記映像信号を、選択した1本のデータ線に分配するデマルチプレクサとして機能することを特徴とする請求項1又は2に記載の電気光学装置。
  4. 前記走査線の延在する方向に隣接した複数のサブ画素によって、一つの画素を構成し、
    前記所定本数は、1画素分に相当するデータ線の本数であることを特徴とする請求項1〜3の何れか1項に記載の電気光学装置。
  5. 1水平走査期間における非有効表示期間に、前記複数のデータ線に対して共通のプリチャージ電圧を供給するプリチャージ回路を備えることを特徴とする請求項1〜4の何れか1項に記載の電気光学装置。
  6. 前記第2期間は、前記第1期間より短いことを特徴とする請求項1〜5の何れか1項に記載の電気光学装置。
  7. 前記共通電極及び前記画素電極は、前記一対の基板の一方の基板に形成されていることを特徴とする請求項1〜6の何れか1項に記載の電気光学装置。
  8. 前記請求項1〜7の何れか1項に記載の電気光学装置を備える電子機器。
JP2008275224A 2008-10-27 2008-10-27 電気光学装置及び電子機器 Expired - Fee Related JP5789354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008275224A JP5789354B2 (ja) 2008-10-27 2008-10-27 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008275224A JP5789354B2 (ja) 2008-10-27 2008-10-27 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2010102216A true JP2010102216A (ja) 2010-05-06
JP5789354B2 JP5789354B2 (ja) 2015-10-07

Family

ID=42292897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008275224A Expired - Fee Related JP5789354B2 (ja) 2008-10-27 2008-10-27 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP5789354B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079138A (ja) * 2013-10-17 2015-04-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2015087586A (ja) * 2013-10-31 2015-05-07 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
US10388675B2 (en) 2015-03-26 2019-08-20 Fujifilm Corporation Matrix device and manufacturing method of matrix device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003122313A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 液晶表示装置及びその駆動方法
JP2007140191A (ja) * 2005-11-18 2007-06-07 Epson Imaging Devices Corp アクティブマトリクス型液晶表示装置
JP2008020573A (ja) * 2006-07-12 2008-01-31 Epson Imaging Devices Corp 電気光学装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003122313A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 液晶表示装置及びその駆動方法
JP2007140191A (ja) * 2005-11-18 2007-06-07 Epson Imaging Devices Corp アクティブマトリクス型液晶表示装置
JP2008020573A (ja) * 2006-07-12 2008-01-31 Epson Imaging Devices Corp 電気光学装置および電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079138A (ja) * 2013-10-17 2015-04-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
CN105637578A (zh) * 2013-10-17 2016-06-01 精工爱普生株式会社 电光装置、电光装置的驱动方法及电子设备
JP2015087586A (ja) * 2013-10-31 2015-05-07 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
US10388675B2 (en) 2015-03-26 2019-08-20 Fujifilm Corporation Matrix device and manufacturing method of matrix device

Also Published As

Publication number Publication date
JP5789354B2 (ja) 2015-10-07

Similar Documents

Publication Publication Date Title
US9905152B2 (en) Liquid crystal display
US8633884B2 (en) Liquid crystal display having data lines disposed in pairs at both sides of the pixels
KR101832409B1 (ko) 게이트 구동부 및 이를 포함하는 액정 표시 장치
KR101127593B1 (ko) 액정 표시 장치
TWI397734B (zh) 液晶顯示器及其驅動方法
KR101354386B1 (ko) 액정표시장치
JP4720261B2 (ja) 電気光学装置、駆動方法および電子機器
KR20160066119A (ko) 표시패널
KR101730552B1 (ko) 횡전계 방식 액정표시장치 및 그 구동방법
JP6220466B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
KR102169032B1 (ko) 표시장치
KR102184043B1 (ko) 표시장치
JP2010256466A (ja) 液晶表示装置およびその駆動方法
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
KR102134320B1 (ko) 액정표시장치
JP2010102217A (ja) 電気光学装置及び電子機器
JP5789354B2 (ja) 電気光学装置及び電子機器
KR101985245B1 (ko) 액정표시장치
KR102244985B1 (ko) 표시패널
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
KR20120090888A (ko) 액정 표시 장치
KR20170067402A (ko) 액정표시장치
US20180336854A1 (en) Display panels and methods for driving the display panel
KR102262775B1 (ko) 표시장치
KR102290615B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100702

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140703

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140711

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150803

R150 Certificate of patent or registration of utility model

Ref document number: 5789354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees