JP2010098551A - Duplexer - Google Patents

Duplexer Download PDF

Info

Publication number
JP2010098551A
JP2010098551A JP2008268063A JP2008268063A JP2010098551A JP 2010098551 A JP2010098551 A JP 2010098551A JP 2008268063 A JP2008268063 A JP 2008268063A JP 2008268063 A JP2008268063 A JP 2008268063A JP 2010098551 A JP2010098551 A JP 2010098551A
Authority
JP
Japan
Prior art keywords
duplexer
shield electrode
filter
pass filter
signal paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008268063A
Other languages
Japanese (ja)
Other versions
JP5185057B2 (en
Inventor
Satoshi Terada
智 寺田
Yoichi Sakuraba
養一 櫻庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2008268063A priority Critical patent/JP5185057B2/en
Publication of JP2010098551A publication Critical patent/JP2010098551A/en
Application granted granted Critical
Publication of JP5185057B2 publication Critical patent/JP5185057B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a duplexer which is reduced in size and has an excellent isolation characteristics. <P>SOLUTION: A duplexer includes a transmitting-side filter and a receiving-side filter on the same piezoelectric substrate, duplexes a transmitting signal and a receiving signal of different frequencies and transmits/receives the signals between a transmitting-side filter port and a receiving-side filter port via a common antenna. In the duplexer, a shield electrode is provided in a central area between the transmitting-side filter and the receiving-side filter, the shield electrode is formed along shapes of the filters facing a side of the central area, and a gap dimension between the shield electrode and the filters at such a time is set to 9 to 25 μm. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、共通のアンテナを介して周波数の異なる送信信号と受信信号とを送受信するデュプレクサに関する。   The present invention relates to a duplexer that transmits and receives transmission signals and reception signals having different frequencies via a common antenna.

携帯電話機等の双方向無線通信機能を持つ装置やこの種の装置を通信端末とする無線通信システムでは、当該通信端末が持つ１本のアンテナにより信号を送受信するために、送信信号の周波数と受信信号の周波数とに差を持たせて、この周波数差を利用してデュプレクサ（弾性波共用器）において送信信号と受信信号とを分離している。   In a wireless communication system in which a communication terminal such as a mobile phone or the like having a bidirectional wireless communication function or a device of this type is used as a communication terminal, the frequency and reception of a transmission signal are received in order to transmit and receive signals using one antenna of the communication terminal. A difference is given to the frequency of the signal, and a transmission signal and a reception signal are separated by a duplexer (elastic wave duplexer) using this frequency difference.

図１５は一般的に用いられるデュプレクサ１００の構成例を概略的に示している。この例においてデュプレクサ１００は、１本の共通のアンテナポート２と、このアンテナポート２にて受信される例えば中心周波数ｆＲ＝８５６ＭＨｚの信号をフィルタ処理（周波数選択）して装置内の図示しない受信処理部に出力する低域側（受信側）フィルタ３と、装置内の図示しない送信処理部から送信される例えば中心周波数ｆＴ＝９１１ＭＨｚの信号をフィルタ処理（周波数選択）してアンテナポート２に入力する高域側（送信側）フィルタ４と、を備えている。このアンテナポート２に対して、低域側フィルタ３と高域側フィルタ４とが並列に接続されており、受信信号及び送信信号は、夫々低域側フィルタポート６及び高域側フィルタポート７を介してアンテナポート２と装置との間で送受信されることとなる。尚、アンテナポート２と低域側フィルタ３との間には移相器５が介設されており、この移相器５により、送信信号が高域側フィルタ４側に回り込まないようになっている。 FIG. 15 schematically shows a configuration example of a commonly used duplexer 100. In this example, the duplexer 100 performs filtering (frequency selection) on one common antenna port 2 and a signal of, for example, the center frequency f R = 856 MHz received at the antenna port 2, and reception (not shown) in the apparatus. For example, a signal having a center frequency f T = 911 MHz transmitted from a low-pass (reception side) filter 3 output to the processing unit and a transmission processing unit (not shown) in the apparatus is subjected to filter processing (frequency selection) to the antenna port 2. And a high frequency side (transmission side) filter 4 for input. A low-pass filter 3 and a high-pass filter 4 are connected in parallel to the antenna port 2, and a received signal and a transmitted signal pass through a low-pass filter port 6 and a high-pass filter port 7, respectively. Between the antenna port 2 and the apparatus. In addition, a phase shifter 5 is interposed between the antenna port 2 and the low-pass filter 3, and this phase shifter 5 prevents the transmission signal from flowing into the high-pass filter 4 side. Yes.

このようなフィルタ３、４としては、例えばＳＡＷ（Surface Acoustic Wave）共振子のような小型で低損失の弾性波共振子をラダー型に接続したラダー型フィルタが用いられる。例えば低域側フィルタ３は、各々が弾性波共振子からなる４つの直列腕３１ａ〜３１ｄを直列に連結し、これらの直列腕３１ａ〜３１ｄ間において同様に弾性波共振子からなる並列腕３２ａ〜３２ｃを夫々並列に接続してＴ型回路を構成したＴ型７段のラダー型フィルタを構成している。また、高域側フィルタ４は、各々弾性波共振子からなる直列腕４１ａ〜４１ｃ及び並列腕４２ａ、４２ｂを同様に直列及び並列に接続したＴ型５段のフィルタを構成している。尚、並列腕３２ａ〜３２ｃ、４２ａ、４２ｂは接地されている。   As such filters 3 and 4, for example, ladder type filters such as SAW (Surface Acoustic Wave) resonators in which small and low loss acoustic wave resonators are connected in a ladder type are used. For example, the low-pass filter 3 connects four series arms 31a to 31d each made of an acoustic wave resonator in series, and parallel arms 32a to 32a made of an acoustic wave resonator are similarly connected between the series arms 31a to 31d. A T-type 7-stage ladder type filter is configured by connecting 32c in parallel to form a T-type circuit. The high-pass filter 4 constitutes a T-type five-stage filter in which series arms 41a to 41c and parallel arms 42a and 42b each made of an acoustic wave resonator are connected in series and in parallel. The parallel arms 32a to 32c, 42a, and 42b are grounded.

このような直列腕３１ａ〜３１ｄ、４１ａ〜４１ｃ、並列腕３２ａ〜３２ｃ、４２ａ、４２ｂは、例えば図１６（ａ）に示すように、一対の平行なバスバー８１、８１とこれらのバスバー８１、８１から他方のバスバー８１、８１に向かって互い違いに櫛歯状に伸び出す多数本の電極指８２とからなるＩＤＴ電極８３と、このＩＤＴ電極８３の両側に配置された反射器８４と、からなる弾性波共振子８５により夫々構成されている。この弾性波共振子８５は、例えば圧電基板上に形成された金属膜などから構成されており、電極指８２により構成される周期単位ｄは、例えばこの弾性波共振子８５において取り出される弾性波の中心周波数に対応する波長となるように設定されている。尚、以下の説明においては、同図（ｂ）に示すように、この弾性波共振子８５を簡略化して示す。   Such serial arms 31a to 31d, 41a to 41c, and parallel arms 32a to 32c, 42a and 42b include, for example, a pair of parallel bus bars 81 and 81 and these bus bars 81 and 81, as shown in FIG. An elastic structure comprising an IDT electrode 83 comprising a large number of electrode fingers 82 extending alternately in a comb-tooth shape from one to the other bus bar 81, 81, and reflectors 84 disposed on both sides of the IDT electrode 83. Each of them is constituted by a wave resonator 85. The elastic wave resonator 85 is made of, for example, a metal film formed on a piezoelectric substrate, and the period unit d formed by the electrode fingers 82 is, for example, an elastic wave taken out by the elastic wave resonator 85. The wavelength is set to correspond to the center frequency. In the following description, the elastic wave resonator 85 is simplified as shown in FIG.

従来、上記のフィルタ３、４を基板に実装するにあたり、低域側フィルタ３及び高域側フィルタ４を夫々別のチップである圧電基板上に形成し、これらのチップを共通のモジュール基板上に配置するようにしていた。これに対し近年の携帯電話機等の小型化に伴ってデュプレクサ１００についても更なる小型化が要求されており、低域側フィルタ３及び高域側フィルタ４を１つのチップ内に形成する手法が検討されている。図１７はこのようなデュプレクサ１００の構成例を示しており、この例ではＬｉＴａＯ３やＬｉＮｂＯ３あるいは水晶等の比誘電率が５０程度の圧電基板１０上において、当該圧電基板１０の長手方向の右側にフィルタ３、左側にフィルタ４を配置している。 Conventionally, when mounting the above-described filters 3 and 4 on a substrate, the low-pass filter 3 and the high-pass filter 4 are formed on piezoelectric substrates, which are separate chips, and these chips are mounted on a common module substrate. I was trying to place it. On the other hand, with the recent miniaturization of cellular phones and the like, the duplexer 100 is also required to be further miniaturized, and a method for forming the low-pass filter 3 and the high-pass filter 4 in one chip is examined. Has been. FIG. 17 shows a configuration example of such a duplexer 100. In this example, on the piezoelectric substrate 10 having a relative dielectric constant of about 50 such as LiTaO 3 , LiNbO 3 or quartz, the right side in the longitudinal direction of the piezoelectric substrate 10 is shown. The filter 3 is disposed on the left side and the filter 4 is disposed on the left side.

また、直列腕３１ａ〜３１ｄ、４１ａ〜４１ｃが圧電基板１０の中央において相対向するように、これらの直列腕３１ａ〜３１ｄ、４１ａ〜４１ｃを圧電基板１０の長手方向に対して直交方向に略平行に並べると共に、直列腕３１ａ〜３１ｄ、４１ａ〜４１ｃの外側（圧電基板１０の端部側）に既述の並列腕３２ａ〜３２ｃ、４２ａ、４２ｂを配置するようにしている。そして、直列腕３１ａ〜３１ｄ、４１ａ〜４１ｃの夫々を信号路３３、４３により接続している。従って、信号路３３、４３は、圧電基板１０の長手方向に対して直交方向に伸びる中央領域１５を介して相対向することとなる。また、並列腕３２ａ〜３２ｃ、４２ａ、４２ｂは、並列信号路３４、４４により信号路３３、４３に接続されており、またモジュール基板１１上に形成された図示しない接地ポートに夫々接続されている。   The series arms 31 a to 31 d and 41 a to 41 c are substantially parallel to the longitudinal direction of the piezoelectric substrate 10 so that the series arms 31 a to 31 d and 41 a to 41 c face each other at the center of the piezoelectric substrate 10. The parallel arms 32a to 32c, 42a, and 42b described above are arranged outside the series arms 31a to 31d and 41a to 41c (on the end side of the piezoelectric substrate 10). The series arms 31a to 31d and 41a to 41c are connected by signal paths 33 and 43, respectively. Therefore, the signal paths 33 and 43 are opposed to each other via the central region 15 extending in the direction orthogonal to the longitudinal direction of the piezoelectric substrate 10. The parallel arms 32a to 32c, 42a, and 42b are connected to the signal paths 33 and 43 by the parallel signal paths 34 and 44, and are connected to ground ports (not shown) formed on the module substrate 11, respectively. .

このようにフィルタ３、４が形成された圧電基板１０をチップの基体を構成するモジュール基板１１上に配置すると共に、上記の信号路３３、４３の一端側及び他端側をこのモジュール基板１１上に配置されたアンテナポート２及びフィルタポート６、７に夫々接続している。この圧電基板１０は、横幅寸法Ｗが例えば２ｍｍ、奥行き寸法Ｌが例えば１．６ｍｍとなるように形成されている。尚、信号路３３、３４、４３、４４には、判別しやすいようにハッチングを付してある。
ここで、この図１７ではフィルタ３、４の構成を判別しやすいように、圧電基板１０上におけるフィルタ３、４間の離間距離（中央領域１５の幅寸法）Ｄを狭めて描画してあるが、既述のように圧電基板１０の比誘電率が５０程度であり、また送受信する信号の周波数がおよそ１ＧＨｚであることから、この離間距離Ｄは、実際には図１８に示すように例えば１ｍｍに設定されている。この離間距離Ｄがこのように圧電基板１０の横幅寸法Ｗに対して大きく設定されている理由について、以下に説明する。 The piezoelectric substrate 10 on which the filters 3 and 4 are formed in this way is arranged on the module substrate 11 constituting the base of the chip, and one end side and the other end side of the signal paths 33 and 43 are arranged on the module substrate 11. Are connected to the antenna port 2 and the filter ports 6 and 7, respectively. The piezoelectric substrate 10 is formed so that the width dimension W is 2 mm, for example, and the depth dimension L is 1.6 mm, for example. The signal paths 33, 34, 43, and 44 are hatched for easy identification.
Here, in FIG. 17, the distance between the filters 3 and 4 on the piezoelectric substrate 10 (the width dimension of the central region 15) D is drawn narrow so that the configuration of the filters 3 and 4 can be easily identified. As described above, since the relative dielectric constant of the piezoelectric substrate 10 is about 50 and the frequency of the signal to be transmitted / received is about 1 GHz, this separation distance D is actually 1 mm as shown in FIG. Is set to The reason why the distance D is set to be larger than the lateral width W of the piezoelectric substrate 10 will be described below.

デュプレクサ１００において送受信を行っている時には、既述の信号路３３、４３の夫々に電流が流れることにより圧電基板１０の上下方向に亘って多数の電気力線Ｅ１、Ｅ２、Ｅ３、、、、、Ｅｎが形成される。そして、信号路３３、４３同士が近接している場合には、信号路３３、４３において電位が狭い領域で変化するため、電気力線Ｅの分布が密となる。この時の電気力線Ｅについて、図１７のＡ−Ａ線における圧電基板１０の縦断面図を表した図１９に模式的に示すと、信号路３３、４３間における電気力線Ｅの分布が密となるため、多数の容量結合Ｃ１、Ｃ２、Ｃ３、、、、Ｃｎが形成されることになる。尚、この図１９では電気力線Ｅの数や容量結合Ｃの数を省略して示している。 When transmission / reception is performed in the duplexer 100, a number of electric lines of force E 1 , E 2 , E 3 ,. ,,, E n is formed. When the signal paths 33 and 43 are close to each other, the potential of the signal paths 33 and 43 changes in a narrow region, so that the distribution of the electric lines of force E becomes dense. When the electric force lines E at this time are schematically shown in FIG. 19 showing a longitudinal sectional view of the piezoelectric substrate 10 along the line AA in FIG. 17, the distribution of the electric force lines E between the signal paths 33 and 43 is as follows. Since it becomes dense, many capacitive couplings C 1 , C 2 , C 3, ..., C n are formed. In FIG. 19, the number of lines of electric force E and the number of capacitive couplings C are omitted.

ここで、低域側フィルタ３の直列腕３１ａ〜３１ｄの夫々の間における信号路３３を夫々信号路３３ａ、３３ｂ、３３ｃとし、また低域側フィルタポート６と接続される部位における信号路３３を信号路３３ｄとする。また、高域側フィルタ４の直列腕４１ａ〜４１ｃの夫々の間における信号路４３を夫々信号路４３ａ、４３ｂとし、高域側フィルタポート７と接続される部位における信号路４３を信号路４３ｃとすると、この容量結合Ｃは、図２０に概略的に示すように、これらの信号路３３ａ〜３３ｄと信号路４３ａ〜４３ｃとの間の夫々の領域において形成されることになる。従って、信号路３３、４３間における容量結合Ｃの総量は極めて大きくなってしまう。   Here, the signal path 33 between each of the series arms 31 a to 31 d of the low-pass filter 3 is defined as signal paths 33 a, 33 b, and 33 c, and the signal path 33 in a portion connected to the low-pass filter port 6 is defined as the signal path 33. The signal path is 33d. Further, the signal path 43 between the series arms 41a to 41c of the high-pass filter 4 is defined as signal paths 43a and 43b, respectively, and the signal path 43 at the portion connected to the high-pass filter port 7 is defined as the signal path 43c. Then, the capacitive coupling C is formed in each region between the signal paths 33a to 33d and the signal paths 43a to 43c, as schematically shown in FIG. Therefore, the total amount of capacitive coupling C between the signal paths 33 and 43 becomes extremely large.

図２１（ａ）、（ｂ）、（ｃ）は、夫々図１７に示す配置構造における高域側（送信側）フィルタ４の周波数特性、低域側（受信側）フィルタ３の周波数特性及びアイソレーション特性について計算した結果を示しており、実線は上記の容量結合Ｃが存在しない場合の理想値を、また点線は容量結合Ｃが存在する場合の値を夫々示している。この理想値は、互いに対向する弾性波共振子８５同士の離間距離Ｄを１ｍｍ以上とすることにより得られる。この図２１から、容量結合Ｃによりアイソレーション特性が劣化し、このためフィルタ３、４の周波数特性が悪化してしまうことが分かる。   FIGS. 21A, 21B, and 21C show the frequency characteristics of the high frequency side (transmission side) filter 4 and the frequency characteristics and isolating characteristics of the low frequency side (reception side) filter 3 in the arrangement structure shown in FIG. The solid line represents the ideal value when the capacitive coupling C does not exist, and the dotted line represents the value when the capacitive coupling C exists. This ideal value can be obtained by setting the distance D between the elastic wave resonators 85 facing each other to 1 mm or more. From FIG. 21, it can be seen that the isolation characteristic is deteriorated by the capacitive coupling C, and therefore the frequency characteristic of the filters 3 and 4 is deteriorated.

ところで、容量結合Ｃが形成されないようにフィルタ３、４間に１ｍｍものスペースを設けると、このスペースがデッドスペースとなり、圧電基板１０が大型化してしまう。そこで、例えば図２２に示すように、フィルタ３、４間に例えば金属膜からなるシールド電極１０１を形成し、例えばバンプ、ワイヤあるいは圧電基板１０に穿たれたビアホールなどを介してこのシールド電極１０１を接地するようにした構成のデュプレクサ１００が知られている。このようにシールド電極１０１を形成すると、図２３に示すように、信号路３３、３４間の容量結合Ｃの一部がシールド電極１０１を介して形成されるので、当該フィルタ３、４間における容量結合Ｃを減らすことができる。図２４（ａ）、（ｂ）、（ｃ）の点線は夫々図２２に示す配置構造において前記離間距離Ｄを０．７ｍｍに設定した場合の高域側フィルタ４の周波数特性、低域側フィルタ３の周波数特性及びアイソレーション特性について計算した結果であり、実線は既述の理想値である。この図２４から、離間距離Ｄを例えば０．７ｍｍまで狭めた場合であっても、アイソレーション特性の劣化を抑えることができ、フィルタ３、４の周波数特性が改善されることが分かる。しかし、アイソレーション特性を従来と同等かあるいは向上させながらデュプレクサ１００の更なる小型化を図るためには、このようなシールド電極１０１では不十分であり、より一層の改善が必要である。   By the way, if a space of 1 mm is provided between the filters 3 and 4 so that the capacitive coupling C is not formed, this space becomes a dead space, and the piezoelectric substrate 10 is enlarged. Therefore, for example, as shown in FIG. 22, a shield electrode 101 made of, for example, a metal film is formed between the filters 3, 4, and this shield electrode 101 is attached via, for example, a bump, a wire, or a via hole formed in the piezoelectric substrate 10. There is known a duplexer 100 configured to be grounded. When the shield electrode 101 is formed in this way, a part of the capacitive coupling C between the signal paths 33 and 34 is formed via the shield electrode 101 as shown in FIG. The bond C can be reduced. The dotted lines in FIGS. 24A, 24B, and 24C indicate the frequency characteristics of the high-pass filter 4 and the low-pass filter when the separation distance D is set to 0.7 mm in the arrangement structure shown in FIG. 3 is a result of calculation with respect to the frequency characteristic and the isolation characteristic of 3, and the solid line is the above-described ideal value. FIG. 24 shows that even when the separation distance D is reduced to, for example, 0.7 mm, deterioration of the isolation characteristics can be suppressed, and the frequency characteristics of the filters 3 and 4 are improved. However, such a shield electrode 101 is insufficient to further reduce the size of the duplexer 100 while maintaining or improving the isolation characteristics, and further improvement is required.

特許文献１には、このようなシールド電極について記載されているが、フィルタとシールド電極との間の隙間の寸法や当該シールド電極の形状、配置方法あるいはシールド電極の電気的特性などについては検討されていない。   Patent Document 1 describes such a shield electrode, but the dimensions of the gap between the filter and the shield electrode, the shape of the shield electrode, the arrangement method, the electrical characteristics of the shield electrode, and the like are studied. Not.

国際公開第２００５／０１１１１４号（９頁１５行目〜２９行目、図１）International Publication No. 2005/011114 (9th page, 15th line to 29th line, FIG. 1)

本発明はこのような事情に基づいてなされたものであり、その目的は、送信側フィルタと受信側フィルタとを同じ圧電基板上に備えたデュプレクサにおいて、良好なアイソレーション特性を得ながら小型化を図ることのできるデュプレクサを提供することにある。   The present invention has been made based on such circumstances, and the purpose of the present invention is to reduce the size of a duplexer having a transmission filter and a reception filter on the same piezoelectric substrate while obtaining good isolation characteristics. It is to provide a duplexer that can be realized.

本発明のデュプレクサは、
圧電基板上に送信側フィルタ及び受信側フィルタを互いに左右に対向して配置し、これらフィルタは、弾性波の伝播方向が左右方向である複数の弾性波共振子を前後方向に信号路を介して接続して構成されたデュプレクサにおいて、
送信側フィルタ及び受信側フィルタの間にシールド電極を介在させ、このシールド電極の両側縁を、夫々送信側フィルタ及び受信側フィルタにおける信号路と弾性波共振子との配列により形成される屈曲した縁に沿って屈曲させたことを特徴とする。
前記シールド電極の左右の最大幅が１５０μｍ〜４８０μｍであることが好ましい。 The duplexer of the present invention is
A transmission-side filter and a reception-side filter are arranged on the piezoelectric substrate so as to be opposed to each other on the left and right sides. These filters have a plurality of elastic wave resonators whose propagation directions of elastic waves are in the left-right direction via signal paths in the front-rear direction. In a duplexer configured with connection,
A shield electrode is interposed between the transmission side filter and the reception side filter, and both side edges of the shield electrode are bent edges formed by the arrangement of signal paths and acoustic wave resonators in the transmission side filter and the reception side filter, respectively. It is bent along the line.
It is preferable that the left and right maximum width of the shield electrode is 150 μm to 480 μm.

本発明によれば、圧電基板上に送信側フィルタ及び受信側フィルタを互いに左右に対向して配置し、これらフィルタは、弾性波の伝播方向が左右方向である複数の弾性波共振子を前後方向に信号路を介して接続して構成されたデュプレクサにおいて、送信側フィルタ及び受信側フィルタの間にシールド電極を介在させ、このシールド電極の両側縁を、夫々送信側フィルタ及び受信側フィルタにおける信号路と弾性波共振子との配列により形成される屈曲した縁に沿って屈曲させている。そして、このシールド電極によりハイパスフィルタが構成されることに着目し、このバイパスフィルタの極が必要な周波数帯に位置するように、シールド電極と送信側フィルタ及び受信側フィルタとの間の隙間寸法を選定している。そのため、送信側フィルタと受信側フィルタとの間の離間距離を小さくしながら良好なアイソレーション特性を得ることができ、またデュプレクサの小型化を図ることができる。   According to the present invention, the transmission-side filter and the reception-side filter are arranged on the piezoelectric substrate so as to oppose each other in the left-right direction, and these filters have a plurality of elastic wave resonators whose elastic waves propagate in the left-right direction. In a duplexer configured to be connected to a signal path via a signal path, a shield electrode is interposed between the transmission side filter and the reception side filter, and both side edges of the shield electrode are connected to signal paths in the transmission side filter and the reception side filter, respectively. And an elastic wave resonator are bent along a bent edge. Then, paying attention to the fact that a high-pass filter is constituted by this shield electrode, the gap dimension between the shield electrode and the transmission-side filter and the reception-side filter is set so that the pole of this bypass filter is located in the required frequency band. Selected. Therefore, it is possible to obtain a good isolation characteristic while reducing the separation distance between the transmission filter and the reception filter, and to reduce the size of the duplexer.

本発明の実施の形態であるデュプレクサ（弾性波共用器）１について、図１を参照して説明する。このデュプレクサ１は、平面形状が概略長方形に形成された共通のモジュール基板１１を備えている。このモジュール基板１１上の概略中央位置には、横幅寸法Ｗが例えば２．０ｍｍ、奥行き寸法Ｌが例えば１．６ｍｍとなるように形成された例えばＬｉＴａＯ３やＬｉＮｂＯ３あるいは水晶などの圧電体からなる圧電基板１０が固定されており、この例では図１中の左右方向に圧電基板１０の長手方向が向くように配置されている。また、このモジュール基板１１上には、圧電基板１０から見て奥側の中央位置にアンテナポート２が配置されており、また圧電基板１０の手前側の右端には低域側（受信側）フィルタポート６、左端には高域側（送信側）フィルタポート７が形成されている。 A duplexer (elastic wave duplexer) 1 according to an embodiment of the present invention will be described with reference to FIG. The duplexer 1 includes a common module substrate 11 whose planar shape is formed in a substantially rectangular shape. The approximate center position on the module substrate 11 is made of, for example, a piezoelectric material such as LiTaO 3 , LiNbO 3, or quartz formed so that the width W is 2.0 mm, for example, and the depth L is 1.6 mm, for example. The piezoelectric substrate 10 is fixed, and in this example, the piezoelectric substrate 10 is arranged so that the longitudinal direction of the piezoelectric substrate 10 faces in the left-right direction in FIG. On the module substrate 11, the antenna port 2 is arranged at the center position on the back side when viewed from the piezoelectric substrate 10, and a low-pass (reception side) filter is provided at the right end on the front side of the piezoelectric substrate 10. A high frequency side (transmission side) filter port 7 is formed at the left end of the port 6.

圧電基板１０上には、右側に例えばＴ型７段に構成されたラダー型フィルタである低域側（受信側）フィルタ３、左側に同様に例えばＴ型５段に構成されたラダー型フィルタである高域側（送信側）フィルタ４が配置されている。これらのフィルタ３、４は、夫々ｆＲ＝８５６ＭＨｚの受信信号をフィルタ処理（周波数選択）して装置内の図示しない受信処理部に出力するフィルタ及び装置内の図示しない送信処理部から送信される例えば中心周波数ｆＴ＝９１１ＭＨｚの送信信号をフィルタ処理してアンテナポート２に入力するフィルタである。 On the piezoelectric substrate 10, on the right side is a low-pass (reception side) filter 3 that is a ladder-type filter configured in, for example, a T-type seven-stage, and on the left side is also a ladder-type filter similarly configured in a T-type five-stage, for example. A certain high frequency side (transmission side) filter 4 is arranged. These filters 3 and 4 respectively filter the received signal of f R = 856 MHz (frequency selection) and output it to a reception processing unit (not shown) in the apparatus and a transmission processing unit (not shown) in the apparatus. For example, it is a filter that filters a transmission signal having a center frequency f T = 911 MHz and inputs it to the antenna port 2.

これらのフィルタ３、４の構成については、既述の図１７に示したデュプレクサ１００と同じであるため簡単に説明すると、直列腕３１ａ〜３１ｄ、４１ａ〜４１ｃは圧電基板１０の中央において当該圧電基板１０の長手方向に対して直交方向に相対向するように夫々信号路３３、４３により直列に接続され、並列腕３２ａ〜３２ｃ、４２ａ、４２ｂの一端側は直列腕３１ａ〜３１ｄ、４１ａ〜４１ｃの外側位置（圧電基板１０の端部側）において並列信号路３４、４４により信号路３３、４３に並列に接続されている。尚、並列腕３２ａ〜３２ｃ、４２ａ、４２ｂの他端側は、当該他端側から伸び出す並列信号路３４、４４に接続された図示しないワイヤを介して、モジュール基板１１上に形成された図示しない接地ポートに夫々接続されている。   Since the configurations of the filters 3 and 4 are the same as the duplexer 100 shown in FIG. 17 described above, the series arms 31 a to 31 d and 41 a to 41 c are arranged at the center of the piezoelectric substrate 10. 10 are connected in series by signal paths 33 and 43 so as to oppose each other in the direction orthogonal to the longitudinal direction of the ten, and one end side of the parallel arms 32a to 32c, 42a and 42b is connected to the series arms 31a to 31d and 41a to 41c. The parallel signal paths 34 and 44 are connected in parallel to the signal paths 33 and 43 at the outer position (end side of the piezoelectric substrate 10). The other ends of the parallel arms 32a to 32c, 42a, 42b are illustrated on the module substrate 11 via wires (not shown) connected to the parallel signal paths 34, 44 extending from the other ends. Not connected to the ground port respectively.

また、フィルタ３、４がアンテナポート２に対して並行に接続されるように、信号路３３、４３の一端側が当該アンテナポート２にワイヤ５１、５１により夫々接続され、また信号路３３、４３の他端側がワイヤ５２、５２により低域側フィルタポート６、高域側フィルタポート７に夫々接続されている。アンテナポート２と低域側フィルタ３との間には、図示しない移相器が介設されている。
また、直列腕３１ａ〜３１ｄ、４１ａ〜４１ｃ及び並列腕３２ａ〜３２ｃ、４２ａ、４２ｂは、夫々既述の図１６に示すＩＤＴ電極８３と反射器８４、８４とからなる弾性波共振子８５により構成されており、既述の信号路３３、４３、並列信号路３４、４４は、この弾性波共振子８５のＩＤＴ電極８３の幅方向に亘って接続されている。 Further, one end sides of the signal paths 33 and 43 are connected to the antenna port 2 by wires 51 and 51 so that the filters 3 and 4 are connected to the antenna port 2 in parallel. The other end side is connected to the low-pass filter port 6 and the high-pass filter port 7 by wires 52 and 52, respectively. A phase shifter (not shown) is interposed between the antenna port 2 and the low-pass filter 3.
Further, the serial arms 31a to 31d, 41a to 41c and the parallel arms 32a to 32c, 42a and 42b are each configured by an elastic wave resonator 85 including the IDT electrode 83 and the reflectors 84 and 84 shown in FIG. The signal paths 33 and 43 and the parallel signal paths 34 and 44 described above are connected across the width direction of the IDT electrode 83 of the acoustic wave resonator 85.

次に、本発明のデュプレクサ１の主要部であるシールド電極６０について説明する。信号路３３、４３の間において圧電基板１０の長手方向に対して直交方向に伸びる領域を中央領域１５とすると、この中央領域１５の幅寸法つまり圧電基板１０上における信号路３３、４３間の離間距離Ｄは、既述の図１７に示したデュプレクサ１００よりも短い寸法例えば２００〜５００μｍに設定されている。この中央領域１５には、例えば金属膜からなるシールド電極６０が形成されている。このシールド電極６０は、この中央領域１５側に面するフィルタ３、４の形状に沿って形成されており、つまり信号路３３、４３同士が相対向する部位においては当該信号路３３、４３に近接し、一方反射器８４が形成されている部位においてはこの反射器８４に接触しないように当該反射器８４の形状に合わせて内側（中央領域１５側）に矩形に窪むように形成されている。そのため、信号路３３、３４が相対向する部位におけるシールド電極６０の幅寸法Ｄ１は、例えば１５０〜４８２μｍに設定されており、またフィルタ３、４（信号路３３、４３あるいは反射器８４）とこのシールド電極６０との間における隙間寸法Ｄ２は、例えば９〜２５μｍに設定されている。このシールド電極６０は、図２に示すように例えば当該シールド電極６０上に形成された図示しないバンプなどを介して接地されている。尚、信号路３３、３４、４３、４４には、判別しやすいようにハッチングを付してある。   Next, the shield electrode 60 that is the main part of the duplexer 1 of the present invention will be described. If a region extending in a direction orthogonal to the longitudinal direction of the piezoelectric substrate 10 between the signal paths 33 and 43 is a central region 15, the width of the central region 15, that is, the separation between the signal paths 33 and 43 on the piezoelectric substrate 10. The distance D is set to a dimension shorter than the duplexer 100 shown in FIG. 17 described above, for example, 200 to 500 μm. In the central region 15, a shield electrode 60 made of, for example, a metal film is formed. The shield electrode 60 is formed along the shape of the filters 3 and 4 facing the central region 15 side, that is, close to the signal paths 33 and 43 at portions where the signal paths 33 and 43 face each other. On the other hand, the portion where the reflector 84 is formed is formed so as to be recessed in a rectangular shape on the inner side (center region 15 side) in accordance with the shape of the reflector 84 so as not to contact the reflector 84. Therefore, the width D1 of the shield electrode 60 at the part where the signal paths 33 and 34 face each other is set to 150 to 482 μm, for example, and the filter 3 and 4 (the signal paths 33 and 43 or the reflector 84) and this The gap dimension D2 between the shield electrode 60 and the shield electrode 60 is set to 9 to 25 μm, for example. As shown in FIG. 2, the shield electrode 60 is grounded via, for example, a bump (not shown) formed on the shield electrode 60. The signal paths 33, 34, 43, and 44 are hatched for easy identification.

次いで、このシールド電極６０において、幅寸法Ｄ１及び隙間寸法Ｄ２を上記のように設定した理由について、このデュプレクサ１の作用の説明と共に以下に詳述する。
このデュプレクサ１において、既述の原理に基づいてアンテナポート２と低域側フィルタ３との間及びアンテナポート２と高域側フィルタ４との間において送受信を行っている時には、信号路３３、４３には夫々圧電基板１０の上下領域に亘って多数の電気力線Ｅ１、Ｅ２、Ｅ３、、、、、Ｅｎが形成される。そして、既述のように、信号路３３、４３同士の距離である離間距離Ｄが既述の図１７のデュプレクサ１００よりも短く設定されているので、図２に示すように、この信号路３３、４３間における電気力線Ｅの分布が密となるため、多数の容量結合Ｃ１、Ｃ２、Ｃ３、、、、Ｃｎが形成される。この時、中央領域１５にシールド電極６０を配置しているので、信号路３３、４３間にて形成される容量結合Ｃの一部がこのシールド電極６０を介して接続されることになる。 Next, the reason why the width dimension D1 and the gap dimension D2 are set as described above in the shield electrode 60 will be described in detail below together with the description of the operation of the duplexer 1.
In the duplexer 1, when transmission / reception is performed between the antenna port 2 and the low-pass filter 3 and between the antenna port 2 and the high-pass filter 4 based on the above-described principle, the signal paths 33 and 43 are transmitted. numerous electric flux lines E 1 over the upper and lower regions of the respective piezoelectric substrate 10, E 2, E 3 ,,,,, E n is formed in the. As described above, since the separation distance D, which is the distance between the signal paths 33 and 43, is set shorter than the duplexer 100 of FIG. 17 described above, as shown in FIG. , 43 is densely distributed, so that a large number of capacitive couplings C 1 , C 2 , C 3, ... C n are formed. At this time, since the shield electrode 60 is disposed in the central region 15, a part of the capacitive coupling C formed between the signal paths 33 and 43 is connected via the shield electrode 60.

ここで、多数の容量結合Ｃのうち、例えば圧電基板１０の下側から上側に向かって６つの容量結合Ｃ１〜Ｃ６だけを便宜的にこの図２に示し、シールド電極６０を介さずに信号路３３、４３間で直接形成される容量結合Ｃを外側における容量結合Ｃ１、Ｃ６とし、またシールド電極６０を介して形成される容量結合Ｃを内側の容量結合Ｃ２〜Ｃ５とする。この時、既述のようにシールド電極６０がバンプなどを介して接地されているので、このバンプやシールド電極６０自体は、インダクタンス成分を持っていると言える。既述の図２に、このインダクタンス成分を「６１」として便宜的に示しておく。 Here, among the many capacitive couplings C, for example, only six capacitive couplings C 1 to C 6 from the lower side to the upper side of the piezoelectric substrate 10 are shown in FIG. The capacitive coupling C directly formed between the signal paths 33 and 43 is defined as capacitive couplings C 1 and C 6 on the outside, and the capacitive coupling C formed via the shield electrode 60 is defined as capacitive couplings C 2 to C 5 on the inside. To do. At this time, since the shield electrode 60 is grounded via the bump as described above, it can be said that the bump and the shield electrode 60 itself have an inductance component. In FIG. 2 described above, this inductance component is indicated as “61” for convenience.

これらの容量結合Ｃやインダクタンス成分６１の等価回路６２を概略的に図３に示すと、この等価回路６２は、高周波領域に通過帯域を持つハイパスフィルタであると言える。このような等価回路６２を持つハイパスフィルタについて、後述の実施例で説明するように減衰特性の計算を行ったところ、図４に模式的に示すように、このハイパスフィルタにおける通過帯域よりも低域側つまりデュプレクサ１において送受信される信号の周波数側において減衰量が極めて大きくなる極大値を持つことが分かった。そこで、この極大値がデュプレクサ１における例えば低域側フィルタ３の通過周波数帯域に近い位置に形成されるように等価回路６２を設計することにより、中央領域１５の離間距離Ｄが上記のように短くて信号路３３、４３間に容量結合Ｃが形成される場合であっても減衰量を大きく取ることができ、即ち大きな絶縁性を確保することができるので、アイソレーション特性の劣化を抑えることができると考えられる。尚、既述の図２０に示したように、信号路３３、４３間には多数の容量結合Ｃが形成されているが、図示の簡略化のため、図３では直列腕３１ｂ、３１ｃ間の信号路３３と直列腕４１ｂ、４１ｃ間の信号路４３との間の容量結合Ｃについて示している。   When the equivalent circuit 62 of the capacitive coupling C and the inductance component 61 is schematically shown in FIG. 3, it can be said that the equivalent circuit 62 is a high-pass filter having a pass band in a high frequency region. With respect to the high-pass filter having such an equivalent circuit 62, the attenuation characteristics were calculated as described in the later-described examples. As shown schematically in FIG. It has been found that there is a maximum value at which the attenuation amount becomes extremely large on the side, that is, on the frequency side of the signal transmitted and received in the duplexer 1. Therefore, by designing the equivalent circuit 62 so that the maximum value is formed at a position close to the pass frequency band of the low-pass filter 3 in the duplexer 1, the separation distance D of the central region 15 is shortened as described above. Thus, even when the capacitive coupling C is formed between the signal paths 33 and 43, a large attenuation can be obtained, that is, a large insulation can be ensured, so that deterioration of isolation characteristics can be suppressed. It is considered possible. As shown in FIG. 20 described above, a large number of capacitive couplings C are formed between the signal paths 33 and 43. However, in order to simplify the illustration, in FIG. 3, between the series arms 31b and 31c. The capacitive coupling C between the signal path 33 and the signal path 43 between the series arms 41b and 41c is shown.

上記の等価回路６２により構成されるハイパスフィルタについて検討したところ、後述の実施例に示すように、シールド電極６０の幅寸法Ｄ１及び隙間寸法Ｄ２を変えることにより、この極大値の位置がシフトすることが分かった。具体的には、隙間寸法Ｄ２を狭めていくと、信号路３３、４３間にてシールド電極６０を介して形成される容量結合Ｃ（Ｃ２〜Ｃ５）が大きくなっていく。その結果、ハイパスフィルタの極大値の位置が低域側にシフトしていくことが分かった。また、例えば隙間寸法Ｄ２を変えずに幅寸法Ｄ１だけを広げていくと、シールド電極６０を介さずに信号路３３、４３間にて直接形成される容量結合Ｃが小さくなっていき、その結果ハイパスフィルタの極大値の位置が高域側にシフトしていくことが分かった。ただし、この例では、デュプレクサ１を小型化するために、この幅寸法Ｄ１を上記の値に設定している。更に、シールド電極６０の接地方法を上記のバンプを用いた方法以外例えばワイヤあるいはこの圧電基板１０、モジュール基板１１内に穿たれたビアホールなどを介した方法に替えることにより、アースに至るまでの伝送線路の長さや線径、抵抗値が変わるので、インダクタンス成分６１を変えることになり、従ってハイパスフィルタの特性が変わることが分かった。具体的には、例えばワイヤ接続とした場合には、インダクタンス成分６１が大きくなり、ハイパスフィルタの極大値の位置が低域側にシフトすることが分かった。 As a result of studying the high-pass filter constituted by the equivalent circuit 62, the position of the maximum value is shifted by changing the width dimension D1 and the gap dimension D2 of the shield electrode 60, as shown in an example described later. I understood. Specifically, as the gap dimension D2 is narrowed, the capacitive coupling C (C 2 to C 5 ) formed between the signal paths 33 and 43 via the shield electrode 60 increases. As a result, it was found that the position of the maximum value of the high-pass filter shifted toward the low frequency side. Further, for example, when only the width dimension D1 is expanded without changing the gap dimension D2, the capacitive coupling C directly formed between the signal paths 33 and 43 without the shield electrode 60 decreases, and as a result, It was found that the position of the maximum value of the high-pass filter shifted to the high frequency side. However, in this example, in order to reduce the size of the duplexer 1, the width dimension D1 is set to the above value. Further, by changing the grounding method of the shield electrode 60 to a method other than the above-described method using the bump, for example, a method using a wire or a via hole formed in the piezoelectric substrate 10 or the module substrate 11, transmission to the ground is performed. It was found that the inductance component 61 is changed because the length, wire diameter, and resistance value of the line change, and therefore the characteristics of the high-pass filter change. Specifically, for example, in the case of wire connection, it has been found that the inductance component 61 increases and the position of the maximum value of the high-pass filter shifts to the low frequency side.

そのため、この例では離間距離Ｄを狭めてデュプレクサ１を小型化するにあたって、幅寸法Ｄ１、隙間寸法Ｄ２及びシールド電極６０の接地方法を既述のように設定することにより、シールド電極６０により構成されるハイパスフィルタの極大値の位置を低域側フィルタ３の通過周波数帯域に近接させ、信号路３３、４３間にて形成される容量結合Ｃの影響を抑えてアイソレーション特性の劣化を低減するようにしている。このように設計したデュプレクサ１について、既述の図２１及び図２４に対応する特性について計算を行ったところ、フィルタ３、４においては図５（ａ）、（ｂ）に点線で示す特性が得られ、また低域側フィルタポート６及び高域側フィルタポート７間におけるアイソレーション特性については同図（ｃ）に点線で示す特性が得られた。同図における実線で示す特性は、既述のデュプレクサ１００で中央領域１５の離間距離Ｄを大きく取った時の値つまり理想的な値であり、従ってこのデュプレクサ１では、中央領域１５の離間距離Ｄを狭めても、理想値と同レベルのアイソレーション特性となっていることが分かる。   Therefore, in this example, when the duplexer 1 is reduced in size by reducing the separation distance D, the width dimension D1, the gap dimension D2, and the grounding method of the shield electrode 60 are set as described above, so that the shield electrode 60 is configured. The position of the local maximum value of the high-pass filter is brought close to the pass frequency band of the low-pass filter 3, so that the influence of the capacitive coupling C formed between the signal paths 33 and 43 is suppressed to reduce the degradation of the isolation characteristics. I have to. With respect to the duplexer 1 designed in this way, the characteristics corresponding to the above-described FIG. 21 and FIG. 24 were calculated, and in the filters 3 and 4, the characteristics indicated by the dotted lines in FIGS. 5A and 5B were obtained. As for the isolation characteristics between the low-pass filter port 6 and the high-pass filter port 7, the characteristics indicated by the dotted line in FIG. The characteristic indicated by the solid line in FIG. 9 is a value obtained when the separation distance D of the central region 15 is made large by the above-described duplexer 100, that is, an ideal value. Therefore, in this duplexer 1, the separation distance D of the central region 15 is obtained. It can be seen that the isolation characteristic is the same level as the ideal value even if the value is narrowed.

尚、このハイパスフィルタの極大値の位置としては、後述の実施例でも説明するように、必ずしも低域側フィルタ３にて受信される信号の周波数帯域の中心周波数と合致させなくとも、この周波数帯域に近接させることでこのような効果が得られることが分かった。   The position of the maximum value of the high-pass filter is not necessarily matched with the center frequency of the frequency band of the signal received by the low-pass filter 3, as will be described later in the embodiment. It has been found that such an effect can be obtained by bringing it close to.

上述の実施の形態によれば、低域側フィルタ３と高域側フィルタ４とを同じ圧電基板１０上に備えたデュプレクサ１において、低域側フィルタ３と高域側フィルタ４との間に配置されるシールド電極６０によりハイパスフィルタが構成されることに着目し、シールド電極６０の幅寸法Ｄ１を一律な寸法に設定するという発想を脱却して、フィルタ３、４の縁部の形状に沿うように、即ち信号路３３、４３の縁部及び弾性波共振子８５の縁部の各形状に沿うようにシールド電極６０を構成すると共に、シールド電極６０とフィルタ３、４との隙間寸法Ｄ２の値を選定して前記ハイパスフィルタの極を必要な周波数帯に位置させるようにしている。このためフィルタ３、４の離間距離Ｄを例えば１５０〜４８０μｍ程度と小さくしながら良好なアイソレーション特性を得ることができ、また図６に示すようにデュプレクサ１の小型化を図ることができる。また、このハイパスフィルタの極大値の位置を低域側フィルタ３にて受信される周波数領域に近づけるようにしたが、例えば高域側フィルタ４にて送信される信号の周波数領域に近づけるようにしても良く、つまりデュプレクサ１にて送受信される周波数帯域にて所望のアイソレーション特性が得られるように減衰量を増やすことのできる位置に極大値の位置をシフトさせるようにしても良い。   According to the above-described embodiment, the duplexer 1 including the low-pass filter 3 and the high-pass filter 4 on the same piezoelectric substrate 10 is disposed between the low-pass filter 3 and the high-pass filter 4. Focusing on the fact that a high-pass filter is constituted by the shield electrode 60 to be removed, the idea of setting the width dimension D1 of the shield electrode 60 to a uniform dimension is taken away, and the shape of the edge of the filters 3 and 4 is followed. In other words, the shield electrode 60 is configured to conform to the shapes of the edges of the signal paths 33 and 43 and the edge of the acoustic wave resonator 85, and the value of the gap dimension D2 between the shield electrode 60 and the filters 3 and 4 is set. Is selected so that the poles of the high-pass filter are located in the required frequency band. Therefore, good isolation characteristics can be obtained while the separation distance D of the filters 3 and 4 is reduced to, for example, about 150 to 480 μm, and the duplexer 1 can be downsized as shown in FIG. Further, the position of the maximum value of the high-pass filter is brought close to the frequency region received by the low-pass filter 3, but for example, it is made close to the frequency region of the signal transmitted by the high-pass filter 4. In other words, the position of the maximum value may be shifted to a position where the attenuation can be increased so that a desired isolation characteristic can be obtained in the frequency band transmitted and received by the duplexer 1.

尚、この例では離間距離Ｄ（幅寸法Ｄ１）を狭めてデュプレクサ１を小型化するようにしたが、離間距離Ｄを狭めずに、既述の図１７や図２２に示すデュプレクサ１００においてフィルタ３、４間に本発明のシールド電極６０を配置して隙間寸法Ｄ２を狭めるようにしても良い。この場合には良好なアイソレーション特性が得られる。   In this example, the duplexer 1 is reduced in size by reducing the separation distance D (width dimension D1). However, the filter 3 in the duplexer 100 shown in FIGS. 4, the shield electrode 60 of the present invention may be arranged to narrow the gap dimension D2. In this case, good isolation characteristics can be obtained.

上記の例においては、中央領域１５の長さ方向に亘って信号路３３、４３が相対向するようにフィルタ３、４を配置したが、例えば図７に示すように、シールド電極６０の構成を変えずに、直列腕３１ａ〜３１ｄ（４１ａ〜４１ｃ）の配置位置と並列腕３２ａ〜３２ｃ（４２ａ、４２ｂ）の配置位置とを部分的に反転させるようにしても良い。このような場合には、離間距離Ｄを上記のように狭めた場合でも、当該反転領域（この例では直列腕３１ｄ）において信号路３３、４３間が大きく離れるので、この領域では容量結合Ｃの影響が小さくなるが、中央領域１５を挟んで相対向する信号路３３、４３間では、既述のようにシールド電極６０により容量結合Ｃの影響が抑えられることになる。従って、本発明は、信号路３３、４３の少なくとも一部が中央領域１５を両側から挟んでいるデュプレクサ１に適用できると言える。また、本発明は、１枚の基板１０上に送信側フィルタ４及び受信側フィルタ３が互いに対向して配置している構成に適用できる。   In the above example, the filters 3 and 4 are arranged so that the signal paths 33 and 43 are opposed to each other over the length direction of the central region 15, but for example, as shown in FIG. Without changing, the arrangement positions of the serial arms 31a to 31d (41a to 41c) and the arrangement positions of the parallel arms 32a to 32c (42a, 42b) may be partially reversed. In such a case, even when the separation distance D is narrowed as described above, the signal paths 33 and 43 are largely separated in the inversion region (in this example, the serial arm 31d). Although the influence is reduced, the influence of the capacitive coupling C is suppressed by the shield electrode 60 between the signal paths 33 and 43 facing each other across the central region 15 as described above. Therefore, it can be said that the present invention can be applied to the duplexer 1 in which at least a part of the signal paths 33 and 43 sandwich the central region 15 from both sides. In addition, the present invention can be applied to a configuration in which the transmission filter 4 and the reception filter 3 are disposed opposite to each other on a single substrate 10.

更に、受信信号用のフィルタを低域側フィルタ３とし、送信信号用のフィルタを高域側フィルタ４とする、既述のデュプレクサ１の構成だけでなく、低域側フィルタ３を送信信号用とし、高域側フィルタ４を受信信号用としてデュプレクサを構成してもよい。また、低域側フィルタ３を構成する弾性波共振子もＳＡＷ共振子に限定されるものではなく、例えば弾性境界波を利用した共振子を用いても良い。   Further, not only the structure of the duplexer 1 described above in which the filter for the reception signal is the low-pass filter 3 and the filter for the transmission signal is the high-pass filter 4, but the low-pass filter 3 is for the transmission signal. The duplexer may be configured by using the high-pass filter 4 for the received signal. Further, the acoustic wave resonator constituting the low-pass filter 3 is not limited to the SAW resonator, and for example, a resonator using a boundary acoustic wave may be used.

（実験１）
既述の隙間寸法Ｄ２を以下の計算条件に示すように様々な値に設定することによって、シールド電極６０により構成されるハイパスフィルタの極大値の位置がどのようにシフトするかを確認する計算を行った。この時、いずれの条件においても幅寸法Ｄ１については１５０μｍ〜４８０μｍで一定として、またシールド電極６０の接地方法としては既述のようにバンプを介して行うものとした。尚、この計算には２次元回路シミュレータ（Ｈｅｗｌｅｔｔ Ｐａｃｋａｒｄ（Ａｇｉｌｅｎｔ）社製ＭＤＳ（Ｍｉｃｒｏｗａｖｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍ））を用いた。 (Experiment 1)
A calculation for confirming how the position of the maximum value of the high-pass filter constituted by the shield electrode 60 is shifted by setting the above-described gap dimension D2 to various values as shown in the following calculation conditions. went. At this time, the width dimension D1 is constant between 150 μm and 480 μm under any condition, and the grounding method of the shield electrode 60 is performed via the bumps as described above. For this calculation, a two-dimensional circuit simulator (MDS (Microwave Design System) manufactured by Hewlett Packard (Agilent)) was used.

（計算条件）
隙間寸法Ｄ２：２５μｍ、２０μｍ、１５μｍ、１２μｍ、９μｍ
（計算結果）
上記の条件において計算したハイパスフィルタの極大値の位置について、隙間寸法Ｄ２が２５μｍ、２０μｍ、１５μｍ、１２μｍ、９μｍとした計算結果を夫々図８〜図１２に実線で示す。尚、既述の図２２のデュプレクサ１００のシールド電極１０１について計算した結果も併せて点線で示しておく。 (Calculation condition)
Gap dimension D2: 25 μm, 20 μm, 15 μm, 12 μm, 9 μm
(Calculation result)
With respect to the position of the maximum value of the high-pass filter calculated under the above conditions, the calculation results when the gap dimension D2 is 25 μm, 20 μm, 15 μm, 12 μm, and 9 μm are shown by solid lines in FIGS. In addition, the result calculated about the shield electrode 101 of the above-described duplexer 100 of FIG. 22 is also shown by a dotted line.

図８の結果から、幅寸法Ｄ１及び隙間寸法Ｄ２を狭め、またシールド電極６０をバンプにより接地することにより、低域側フィルタ３にて受信される信号の周波数帯域に近い１．６ＧＨｚにおいて、シールド電極６０により構成されるハイパスフィルタの極大値が確認された。そのため、１ＧＨｚ〜１．９ＧＨｚにおいて良好なアイソレーション特性が得られることが分かった。尚、同図中点線で示す従来例（図２２）においては、シールド電極１０１が接地されており、当該シールド電極１０１とアースとの間にインダクタンス成分を持っていることになるので、このシールド電極１０１は本発明のシールド電極６０と同様にハイパスフィルタを構成していると考えられるが、フィルタ３（４）とシールド電極１０１との間の距離が大きく離れているため、極大値が形成されないか、あるいはこのグラフに示した範囲よりも更に高域側に極大値が形成されているものと考えられる。従って、このデュプレクサ１００では、シールド電極１０１により構成されるハイパスフィルタによってはアイソレーション特性の改善が望めないことが分かる。   From the result of FIG. 8, the width dimension D1 and the gap dimension D2 are narrowed, and the shield electrode 60 is grounded by the bump, so that the shield is obtained at 1.6 GHz close to the frequency band of the signal received by the low-pass filter 3. The maximum value of the high-pass filter constituted by the electrode 60 was confirmed. Therefore, it was found that good isolation characteristics can be obtained at 1 GHz to 1.9 GHz. In the conventional example (FIG. 22) indicated by a dotted line in the figure, the shield electrode 101 is grounded, and this shield electrode 101 has an inductance component between the shield electrode 101 and the ground. 101 is considered to constitute a high-pass filter similarly to the shield electrode 60 of the present invention, but because the distance between the filter 3 (4) and the shield electrode 101 is greatly separated, is a maximum value formed? Alternatively, it is considered that a maximum value is formed on the higher frequency side than the range shown in this graph. Therefore, in this duplexer 100, it can be seen that the high-pass filter constituted by the shield electrode 101 cannot be expected to improve the isolation characteristics.

また、図９〜図１２の結果から、隙間寸法Ｄ２を狭めていくことにより、ハイパスフィルタの極大値の位置が低域側にシフトしていくことが分かった。これらの図９〜図１２においては、夫々０．８ＧＨｚ〜１．７５Ｇｚ、０．７ＧＨｚ〜１．５ＧＨｚ、０．６ＧＨｚ〜１．４ＧＨｚ、０．５５ＧＨｚ〜１．２５ＧＨｚにおいて良好なアイソレーション特性を得ることができる。従って、既述のように、幅寸法Ｄ１、隙間寸法Ｄ２あるいはシールド電極６０の接地方法を適宜変更することにより、デュプレクサ１にて送受信する信号の周波数帯域に合わせて、あるいは離間距離Ｄ（デュプレクサ１の横幅寸法）に合わせて、ハイパスフィルタの極大値の位置のシフト量（極大値の位置）を調整できることが分かった。   Further, from the results of FIGS. 9 to 12, it was found that the position of the maximum value of the high-pass filter shifts to the low frequency side by narrowing the gap dimension D2. 9 to 12, good isolation characteristics are obtained at 0.8 GHz to 1.75 GHz, 0.7 GHz to 1.5 GHz, 0.6 GHz to 1.4 GHz, and 0.55 GHz to 1.25 GHz, respectively. be able to. Therefore, as described above, by appropriately changing the width dimension D1, the gap dimension D2 or the grounding method of the shield electrode 60, the distance D (duplexer 1) can be adjusted in accordance with the frequency band of the signal transmitted and received by the duplexer 1. It was found that the shift amount (maximum value position) of the maximum value position of the high-pass filter can be adjusted in accordance with the horizontal width dimension of the high-pass filter.

（実験２）
次に、本発明のデュプレクサ１と従来のデュプレクサ１００とを実際に作製して、両者のアイソレーション特性の比較を行った。これらのデュプレクサ１、１００の構成を夫々図１３（ａ）、（ｂ）に示す。この図１３から分かるように、夫々のデュプレクサ１、１００では、フィルタ３、４の構成などを変えずに、シールド電極６０、１０１だけを変えるようにしている。具体的には、幅寸法Ｄ１についてはいずれについても４８０μｍとし、隙間寸法Ｄ２についてはデュプレクサ１では１０μｍ、デュプレクサ１００では５０μｍとしている。また、いずれのデュプレクサ１、１００においてもバンプを介して接地するようにしている。尚、この図１３において７０は圧電基板、７１は弾性波共振子、７２は伝送路（信号路）である。 (Experiment 2)
Next, the duplexer 1 of the present invention and the conventional duplexer 100 were actually manufactured, and the isolation characteristics of both were compared. The configurations of these duplexers 1 and 100 are shown in FIGS. 13 (a) and 13 (b), respectively. As can be seen from FIG. 13, in each duplexer 1, 100, only the shield electrodes 60, 101 are changed without changing the configuration of the filters 3, 4. Specifically, the width dimension D1 is 480 μm in all cases, and the gap dimension D2 is 10 μm in the duplexer 1 and 50 μm in the duplexer 100. Further, both duplexers 1 and 100 are grounded via bumps. In FIG. 13, 70 is a piezoelectric substrate, 71 is an elastic wave resonator, and 72 is a transmission path (signal path).

デュプレクサ１、１００について得られたアイソレーション特性を夫々図１４（ａ）、（ｂ）に示す。この結果、例えば９００ＭＨｚ〜９４０ＭＨｚにおいて、デュプレクサ１では従来のデュプレクサ１００よりも減衰量を１０ｄＢ程増やすことができることが分かった。   The isolation characteristics obtained for the duplexers 1 and 100 are shown in FIGS. 14 (a) and 14 (b), respectively. As a result, it has been found that, for example, at 900 MHz to 940 MHz, the duplexer 1 can increase the attenuation by about 10 dB compared to the conventional duplexer 100.

本発明の実施の形態に係るデュプレクサの構成例を示した平面図である。It is the top view which showed the structural example of the duplexer which concerns on embodiment of this invention. 上記のデュプレクサを概略的に示した横断面図である。It is a cross-sectional view schematically showing the duplexer. 上記のデュプレクサのシールド電極についての等価回路を概略的に示した平面図である。It is the top view which showed roughly the equivalent circuit about the shield electrode of said duplexer. 上記のシールド電極により構成されるハイパスフィルタの特性を概略的に示した平面図である。It is the top view which showed roughly the characteristic of the high pass filter comprised by said shield electrode. 上記のデュプレクサの減衰特性を計算した特性図である。It is the characteristic view which calculated the attenuation characteristic of said duplexer. 上記のデュプレクサを概略的に示した平面図である。It is the top view which showed the above-mentioned duplexer roughly. 上記のデュプレクサの他の実施の形態を示した平面図である。It is the top view which showed other embodiment of said duplexer. 上記のデュプレクサのシールド電極の減衰特性を計算した特性図である。It is the characteristic view which calculated the attenuation characteristic of the shield electrode of said duplexer. 上記のデュプレクサのシールド電極の減衰特性を計算した特性図である。It is the characteristic view which calculated the attenuation characteristic of the shield electrode of said duplexer. 上記のデュプレクサのシールド電極の減衰特性を計算した特性図である。It is the characteristic view which calculated the attenuation characteristic of the shield electrode of said duplexer. 上記のデュプレクサのシールド電極の減衰特性を計算した特性図である。It is the characteristic view which calculated the attenuation characteristic of the shield electrode of said duplexer. 上記のデュプレクサのシールド電極の減衰特性を計算した特性図である。It is the characteristic view which calculated the attenuation characteristic of the shield electrode of said duplexer. 本発明の実施例において作製したデュプレクサを示した平面図である。It is the top view which showed the duplexer produced in the Example of this invention. 上記の実施例において作製したデュプレクサについて得られた減衰特性を示した特性図である。It is the characteristic view which showed the attenuation | damping characteristic obtained about the duplexer produced in said Example. 従来のデュプレクサを示した概略図である。It is the schematic which showed the conventional duplexer. 上記の従来のデュプレクサを構成する弾性波共振子の一例を示した平面図である。It is the top view which showed an example of the elastic wave resonator which comprises said conventional duplexer. 従来のデュプレクサの一例を示した平面図である。It is the top view which showed an example of the conventional duplexer. 従来のデュプレクサを模式的に示した平面図である。It is the top view which showed the conventional duplexer typically. 従来のデュプレクサの一例を概略的に示した縦断面図である。It is the longitudinal cross-sectional view which showed schematically an example of the conventional duplexer. 上記の従来のデュプレクサにおいて形成される容量結合を模式的に示した平面図である。It is the top view which showed typically the capacitive coupling formed in said conventional duplexer. 従来のデュプレクサにて得られる減衰特性を示した特性図である。It is the characteristic view which showed the attenuation | damping characteristic obtained with the conventional duplexer. 従来のデュプレクサの一例を示す平面図である。It is a top view which shows an example of the conventional duplexer. 従来のデュプレクサの一例を概略的に示した縦断面図である。It is the longitudinal cross-sectional view which showed schematically an example of the conventional duplexer. 上記の従来のデュプレクサにて得られる減衰特性を示す特性図である。It is a characteristic view which shows the attenuation | damping characteristic obtained by said conventional duplexer.

符号の説明Explanation of symbols

１ デュプレクサ
２ アンテナポート
３ 低域側フィルタ
４ 高域側フィルタ
６ 低域側フィルタポート
７ 高域側フィルタポート
１０ 圧電基板
１１ モジュール基板
１５ 中央領域
Ｄ 離間距離
Ｄ１ 幅寸法
Ｄ２ 隙間寸法
Ｅ 電気力線
Ｗ 横幅寸法
３１ 直列腕
３３ 信号路
４１ 直列腕
４３ 信号路 DESCRIPTION OF SYMBOLS 1 Duplexer 2 Antenna port 3 Low band side filter 4 High band side filter 6 Low band side filter port 7 High band side filter port 10 Piezoelectric board 11 Module board 15 Center area D Separation distance D1 Width dimension D2 Gap dimension E Electric force line W Width 31 Series arm 33 Signal path 41 Series arm 43 Signal path

Claims (2)

圧電基板上に送信側フィルタ及び受信側フィルタを互いに左右に対向して配置し、これらフィルタは、弾性波の伝播方向が左右方向である複数の弾性波共振子を前後方向に信号路を介して接続して構成されたデュプレクサにおいて、
送信側フィルタ及び受信側フィルタの間にシールド電極を介在させ、このシールド電極の両側縁を、夫々送信側フィルタ及び受信側フィルタにおける信号路と弾性波共振子との配列により形成される屈曲した縁に沿って屈曲させたことを特徴とするデュプレクサ。 A transmission-side filter and a reception-side filter are arranged on the piezoelectric substrate so as to be opposed to each other on the left and right sides. In a duplexer configured with connection,
A shield electrode is interposed between the transmission side filter and the reception side filter, and both side edges of the shield electrode are bent edges formed by the arrangement of signal paths and acoustic wave resonators in the transmission side filter and the reception side filter, respectively. A duplexer characterized by being bent along. 前記シールド電極の左右の最大幅が１５０μｍ〜４８０μｍであることを特徴とする請求項１記載のデュプレクサ。   The duplexer according to claim 1, wherein the left and right maximum widths of the shield electrode are 150 μm to 480 μm.
JP2008268063A 2008-10-17 2008-10-17 Duplexer Expired - Fee Related JP5185057B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008268063A JP5185057B2 (en) 2008-10-17 2008-10-17 Duplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008268063A JP5185057B2 (en) 2008-10-17 2008-10-17 Duplexer

Publications (2)

Publication Number Publication Date
JP2010098551A true JP2010098551A (en) 2010-04-30
JP5185057B2 JP5185057B2 (en) 2013-04-17

Family

ID=42259922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008268063A Expired - Fee Related JP5185057B2 (en) 2008-10-17 2008-10-17 Duplexer

Country Status (1)

Country Link
JP (1) JP5185057B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115626A (en) * 2011-11-29 2013-06-10 Kyocera Corp Branching filter
WO2014050450A1 (en) * 2012-09-28 2014-04-03 株式会社村田製作所 Elastic wave device, and method for producing same
KR20150044939A (en) 2012-09-25 2015-04-27 가부시키가이샤 무라타 세이사쿠쇼 Elastic wave device, and method for producing same
JP5765502B1 (en) * 2013-09-17 2015-08-19 株式会社村田製作所 Duplexer
JP2017220778A (en) * 2016-06-07 2017-12-14 太陽誘電株式会社 Acoustic wave device
JP2018166259A (en) * 2017-03-28 2018-10-25 京セラ株式会社 Elastic wave device
CN108886352A (en) * 2016-04-11 2018-11-23 株式会社村田制作所 Composite filter device, high-frequency front-end circuit and communication device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177690A (en) * 1992-12-01 1994-06-24 Fujitsu Ltd Pattern forming method for band pass filter
WO1999060700A1 (en) * 1998-05-19 1999-11-25 Matsushita Eletric Industrial Co., Ltd. Saw filter, antenna sharing device using the same, and mobile communication terminal using the same
WO2005011114A1 (en) * 2003-07-29 2005-02-03 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device
JP2006014096A (en) * 2004-06-28 2006-01-12 Kyocera Corp Surface acoustic wave device
JP2006311041A (en) * 2005-04-27 2006-11-09 Matsushita Electric Ind Co Ltd Antenna duplexer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177690A (en) * 1992-12-01 1994-06-24 Fujitsu Ltd Pattern forming method for band pass filter
WO1999060700A1 (en) * 1998-05-19 1999-11-25 Matsushita Eletric Industrial Co., Ltd. Saw filter, antenna sharing device using the same, and mobile communication terminal using the same
WO2005011114A1 (en) * 2003-07-29 2005-02-03 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device
JP2006014096A (en) * 2004-06-28 2006-01-12 Kyocera Corp Surface acoustic wave device
JP2006311041A (en) * 2005-04-27 2006-11-09 Matsushita Electric Ind Co Ltd Antenna duplexer

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115626A (en) * 2011-11-29 2013-06-10 Kyocera Corp Branching filter
KR20150044939A (en) 2012-09-25 2015-04-27 가부시키가이샤 무라타 세이사쿠쇼 Elastic wave device, and method for producing same
US9520859B2 (en) 2012-09-25 2016-12-13 Murata Manufacturing Co., Ltd. Elastic wave device including a conductive shield electrode and manufacturing method thereof
US9621127B2 (en) 2012-09-28 2017-04-11 Murata Manufacturing Co., Ltd. Elastic wave device with a bump defining a shield and manufacturing method thereof
WO2014050450A1 (en) * 2012-09-28 2014-04-03 株式会社村田製作所 Elastic wave device, and method for producing same
JP5825444B2 (en) * 2012-09-28 2015-12-02 株式会社村田製作所 Elastic wave device and manufacturing method thereof
JP5765502B1 (en) * 2013-09-17 2015-08-19 株式会社村田製作所 Duplexer
CN108886352A (en) * 2016-04-11 2018-11-23 株式会社村田制作所 Composite filter device, high-frequency front-end circuit and communication device
JPWO2017179253A1 (en) * 2016-04-11 2019-01-31 株式会社村田製作所 Composite filter device, high-frequency front-end circuit, and communication device
CN108886352B (en) * 2016-04-11 2022-07-22 株式会社村田制作所 Composite filter device, high-frequency front-end circuit, and communication device
JP2017220778A (en) * 2016-06-07 2017-12-14 太陽誘電株式会社 Acoustic wave device
US10250231B2 (en) 2016-06-07 2019-04-02 Taiyo Yuden Co., Ltd. Acoustic wave device
JP2018166259A (en) * 2017-03-28 2018-10-25 京セラ株式会社 Elastic wave device

Also Published As

Publication number Publication date
JP5185057B2 (en) 2013-04-17

Similar Documents

Publication Publication Date Title
US9520857B2 (en) Electronic device including filter
KR101913186B1 (en) High frequency module
JP5240793B2 (en) Duplexer
JP5831602B2 (en) Filter device
WO2016017104A1 (en) Acoustic wave filters and duplexers using same
JP5185057B2 (en) Duplexer
KR101993559B1 (en) Multiplexer, transmission device, and reception device
JP6183461B2 (en) High frequency module
JP2010035132A (en) Filter, portable terminal, and electronic component
WO2011061904A1 (en) Elastic wave filter device and antenna duplexer using same
JP4541853B2 (en) Antenna duplexer and surface acoustic wave filter for antenna duplexer
JPWO2015104882A1 (en) High frequency module
WO2015155984A1 (en) Acoustic wave resonators, acoustic wave filters, antenna duplexers, modules and communication devices using the same
US9184728B2 (en) Elastic-wave filter device
US10715108B2 (en) Filter device and multiplexer
JP2008060775A (en) Balancing filter and demultiplexer
JP2013168692A (en) Acoustic wave demultiplexer
US10812047B2 (en) Elastic wave filter apparatus
JP2012244551A (en) Receiving filter for duplexer, and duplexer
JP6564448B2 (en) RF filter circuit, rf filter with improved attenuation, and duplexer with improved isolation
JP4004340B2 (en) Antenna duplexer
KR20210011330A (en) Filter and multiplexer
JP2024030509A (en) composite filter device
JP2012156881A (en) Filter and electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees