JP2010098238A - Semiconductor light-emitting element - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a crack-free semiconductor light-emitting element by achieving a thinner film and higher Al composition of a clad layer without continuously forming metal films from a trench to the back surface of a substrate. <P>SOLUTION: The semiconductor light-emitting element includes: a conductive substrate 1; a first clad layer 2 of a first conductivity type, comprising a nitride semiconductor and formed on the conductive substrate 1; an active layer 4 formed on the first clad layer 2; and a second clad layer 6 of a second conductivity type formed on the active layer 4, wherein an optical waveguide 7 is formed in the second clad layer 6. On the conductive substrate 1 at least right under the optical waveguide 7, a groove penetrating the conductive substrate 1 is formed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体発光素子の特性改善に関する。   The present invention relates to improvement of characteristics of a semiconductor light emitting device.

半導体発光素子であるＧａＮ系半導体レーザ素子は、次世代高密度光ディスク装置の光源として必要不可欠である。現在、実用化されている発光波長４０５ｎｍ帯のＧａＮ系半導体レーザ素子は、リッジ型の導波路を有している。   A GaN-based semiconductor laser element which is a semiconductor light emitting element is indispensable as a light source for a next-generation high-density optical disk apparatus. A GaN-based semiconductor laser device having an emission wavelength band of 405 nm that is currently in practical use has a ridge-type waveguide.

一般的に、ＧａＮ系半導体レーザ素子は、ＧａＮ基板上に、ＡｌＧａＮ層からなるｎ型クラッド層、活性層、ＡｌＧａＮ層からなるｐ型クラッド層およびｐ型コンタクト層が積層されて形成されている。ｐ型コンタクト層およびｐ型クラッド層の一部により、リッジ部が構成されている。このリッジ部の側面およびリッジ部以外のｐ型クラッド層上にリッジ部より低屈折率のＳｉＯ₂などの誘電体膜が形成され、電流狭窄や横方向の光閉じ込めが行われる。 In general, a GaN-based semiconductor laser device is formed by laminating an n-type cladding layer made of an AlGaN layer, an active layer, a p-type cladding layer made of an AlGaN layer, and a p-type contact layer on a GaN substrate. A ridge portion is constituted by a part of the p-type contact layer and the p-type cladding layer. A dielectric film such as SiO ₂ having a lower refractive index than the ridge portion is formed on the side surface of the ridge portion and on the p-type cladding layer other than the ridge portion, and current confinement and lateral light confinement are performed.

ＧａＮ基板の屈折率はｎ型クラッド層を形成するＡｌＧａＮのそれよりも高く、発振光がＧａＮ基板まで漏れて伝搬する可能性がある（基板モード）。これを防ぐために、ｎ型クラッド層は、厚さが２μｍ程度と比較的厚く形成されている。   The refractive index of the GaN substrate is higher than that of AlGaN forming the n-type cladding layer, and oscillation light may leak to the GaN substrate and propagate (substrate mode). In order to prevent this, the n-type cladding layer is formed with a relatively large thickness of about 2 μm.

ＧａＮ基板上のｎ型クラッド層は、Ａｌ_xＧａ_1-xＮの結晶成長の際に、引っ張り歪が蓄積されるため、クラックがしばしば発生する。これは、特にｎ型クラッド層の膜厚が厚い場合、またはｎ型クラッド層のＡｌ組成が高い場合に起こる。ｐ側クラッド層およびｎ側クラッド層をあわせて２．５μｍ程度の厚さが必要である。この構成において、クラックフリーを実現するためには、Ａｌ組成はｘ＝０．０３〜０．０７程度とするのが一般的である。 In the n-type cladding layer on the GaN substrate, cracks often occur because tensile strain is accumulated during crystal growth of Al _x Ga _1-x N. This occurs particularly when the n-type cladding layer is thick or when the n-type cladding layer has a high Al composition. The total thickness of the p-side cladding layer and the n-side cladding layer is about 2.5 μm. In this configuration, in order to realize crack-free, the Al composition is generally about x = 0.03 to 0.07.

レーザ構造では、クラッド層のＡｌ組成が高いほど、発振しきい電流、および動作電流を低減でき、温度特性も向上する。この理由は、主に二つある。ひとつは、クラッド層と活性層との屈折率差が大きいほど活性層への光閉じ込め係数Γの値を大きくできるためである（光閉じ込めの観点）。もうひとつは、活性層とクラッド層とのバンド不連続量を大きくとることができ、活性層からのキャリアのオーバーフローを抑制できるためである（キャリア閉じ込めの観点）。しかし、実際のレーザ構造の設計では、上述したようにクラック抑制の観点から、あまりＡｌ組成を上げることはできない。   In the laser structure, the higher the Al composition of the cladding layer, the lower the oscillation threshold current and the operating current, and the better the temperature characteristics. There are two main reasons for this. One reason is that the larger the refractive index difference between the cladding layer and the active layer, the larger the value of the optical confinement coefficient Γ in the active layer (from the viewpoint of optical confinement). The other is that the band discontinuity between the active layer and the clad layer can be increased, and the overflow of carriers from the active layer can be suppressed (in view of carrier confinement). However, in the actual laser structure design, as described above, the Al composition cannot be increased so much from the viewpoint of suppressing cracks.

仮に、ＧａＮ基板を除去することができれば、基板モードの伝搬がないので、厚いｎ型クラッド層は必要ない。また、ｎ型クラッド層を薄くできれば、クラックフリーで実現できるＡｌ組成を上げられるので、光閉じ込めの観点やキャリア閉じ込めの観点からも有利である。しかし、レーザ構造で基板全体を除去することは技術的に困難である。また、へき開工程などではチップハンドリングが困難になる問題もある。   If the GaN substrate can be removed, there is no substrate mode propagation, so a thick n-type cladding layer is not necessary. Moreover, if the n-type cladding layer can be made thin, the Al composition that can be realized without cracks can be increased, which is advantageous from the viewpoint of optical confinement and carrier confinement. However, it is technically difficult to remove the entire substrate with a laser structure. In addition, there is a problem that chip handling becomes difficult in a cleavage step or the like.

特許文献１には、基板の裏面側にトレンチが形成された構成が開示されている。トレンチの幅がレーザ発振光のニアフィールドに関係する部分のみであれば、チップハンドリング性の低下も少ない。基板は、熱伝導性の低い高抵抗性のサファイア基板である。基板裏面とトレンチ底部が連続的に金属膜で覆われることにより、活性層からの熱放出を効率的に行うことができる。
特開２００２−２３２００３号公報 Patent Document 1 discloses a configuration in which a trench is formed on the back side of a substrate. If the width of the trench is only a portion related to the near field of the laser oscillation light, the chip handling property is hardly deteriorated. The substrate is a high-resistance sapphire substrate with low thermal conductivity. By continuously covering the back surface of the substrate and the bottom of the trench with the metal film, heat can be efficiently released from the active layer.
Japanese Patent Laid-Open No. 2002-232003

しかし、基板として、熱伝導率のよいＧａＮ基板を使うことが一般的となった現在では、上記放熱用に基板にトレンチを設ける構成では放熱効果が小さい。さらに、基板の厚さ分（通常１００〜４００μｍ）の深さをもつトレンチに対して、トレンチから基板の裏面にかけて連続的に金属膜を形成することは非常に困難である。   However, at present, when it is common to use a GaN substrate having good thermal conductivity as the substrate, the structure in which the trench is provided for heat dissipation has a small heat dissipation effect. Furthermore, it is very difficult to continuously form a metal film from the trench to the back surface of the substrate with respect to the trench having a depth corresponding to the thickness of the substrate (usually 100 to 400 μm).

本発明は、トレンチから基板の裏面にかけて連続的に金属膜を形成することなく高い放熱効率を有し、クラッド層の薄膜化と高Ａｌ組成化とを実現したクラックフリーの半導体発光素子を提供することを目的とする。   The present invention provides a crack-free semiconductor light emitting device having high heat dissipation efficiency without forming a metal film continuously from the trench to the back surface of the substrate, and realizing a thin cladding layer and a high Al composition. For the purpose.

本発明の半導体発光素子は、導電性基板と、前記導電性基板上に形成された窒化物半導体からなる第１導電型の第１クラッド層と、前記第１クラッド層上に形成された活性層と、前記活性層上に形成された第２導電型の第２クラッド層とを備え、前記第２クラッド層に光導波路が形成される。上記課題を解決するために、前記導電性基板は、導電性を有し、前記光導波路の少なくとも真下における前記導電性基板には、前記導電性基板を貫通する溝が形成されたことを特徴とする。   The semiconductor light emitting device of the present invention includes a conductive substrate, a first conductivity type first cladding layer made of a nitride semiconductor formed on the conductive substrate, and an active layer formed on the first cladding layer. And a second conductivity type second cladding layer formed on the active layer, and an optical waveguide is formed in the second cladding layer. In order to solve the above problems, the conductive substrate has conductivity, and the conductive substrate at least directly below the optical waveguide is formed with a groove penetrating the conductive substrate. To do.

本発明によれば、導電性の基板にトレンチを形成することにより、トレンチから基板の裏面にかけて連続的に金属膜を形成することなく高い放熱効率を有し、クラッド層の薄膜化と高Ａｌ組成化とを実現したクラックフリーの半導体発光素子を提供することができる。   According to the present invention, by forming a trench in a conductive substrate, it has high heat dissipation efficiency without forming a metal film continuously from the trench to the back surface of the substrate, and the cladding layer is thinned and the Al composition is high. Thus, it is possible to provide a crack-free semiconductor light-emitting device that realizes the above.

本発明の半導体発光素子は、上記構成を基本として、種々の態様をとることができる。すなわち、本発明の半導体発光素子において、前記導電性基板は、Ａｌ_yＧａ_1-yＮ（ｙ≧０）からなり、前記第１クラッド層は、Ａｌ_xＧａ_1-xＮ（ｘ＞０）からなり、前記第１クラッド層のＡｌ組成比ｘから前記導電性基板のＡｌ組成比ｙを引いた値（ｘ−ｙ）が、０．１５以下であり、前記第１クラッド層の厚さが０．３μｍ以上である構成にすることができる。 The semiconductor light emitting device of the present invention can take various modes based on the above-described configuration. That is, in the semiconductor light emitting device of the present invention, the conductive substrate is made of Al _y Ga _1-y N (y ≧ 0), and the first cladding layer is made of Al _x Ga _1-x N (x> 0). The value (xy) obtained by subtracting the Al composition ratio y of the conductive substrate from the Al composition ratio x of the first cladding layer is 0.15 or less, and the thickness of the first cladding layer is It can be set as the structure which is 0.3 micrometer or more.

また、前記溝の幅は、前記光導波路の幅よりも広い構成にすることができる。   The width of the groove may be wider than the width of the optical waveguide.

また、前記溝に樹脂が埋め込まれた構成にすることができる。さらに、前記溝に埋め込まれた樹脂は、素子の発光波長において屈折率が２以下である構成にすることが好ましい。   Moreover, it can be set as the structure by which resin was embedded in the said groove | channel. Furthermore, it is preferable that the resin embedded in the groove has a refractive index of 2 or less at the light emission wavelength of the element.

以下、本発明の半導体発光素子について半導体レーザ素子を例にその実施形態を図面を参照しながら説明する。   Hereinafter, embodiments of the semiconductor light emitting device of the present invention will be described with reference to the drawings, taking a semiconductor laser device as an example.

（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体レーザ素子の構造を示す断面図である。基板１は、ｎ型ＧａＮからなる導電性基板である。基板１の一主面（表面）上には、ｎ型Ａｌ_xＧａ_1-xＮ（ｘ＝０．１５）からなるｎ型クラッド層２が厚さ０．５μｍに形成されている。ｎ型クラッド層２上には、ｎ型Ａｌ_xＧａ_1-xＮ（ｘ＝０．００３）からなるｎ型光ガイド層３が厚さ０．１μｍに形成されている。ｎ型光ガイド層３上には、厚さ８ｎｍのＩｎ_zＧａ_1-zＮ（ｚ＝０．０２）からなる障壁層と厚さ３ｎｍのＩｎ_zＧａ_1-zＮ（ｚ＝０．０８）からなる井戸層が積層された三重量子井戸活性層４が形成されている。 (First embodiment)
FIG. 1 is a cross-sectional view showing the structure of the semiconductor laser device according to the first embodiment of the present invention. The substrate 1 is a conductive substrate made of n-type GaN. On one main surface (front surface) of the substrate 1, an n-type cladding layer 2 made of n-type Al _x Ga _1-x N (x = 0.15) is formed to a thickness of 0.5 μm. On the n-type cladding layer 2, an n-type light guide layer 3 made of n-type Al _x Ga _1-x N (x = 0.003) is formed to a thickness of 0.1 μm. On the n-type optical guide layer 3, the barrier layer and the thickness of 3nm consisting of thickness _{8nm In z Ga 1-z N} (z = 0.02) In z Ga 1-z N (z = 0.08 The triple quantum well active layer 4 in which the well layers made of

三重量子井戸活性層４上には、ｐ型ＧａＮからなるｐ型光ガイド層５が厚さ０．１μｍに形成されている。ｐ型光ガイド層５上には、ｐ型Ａｌ_xＧａ_1-xＮ（ｘ＝０．１５）からなるｐ型クラッド層６が形成されている。ｐ型クラッド層６は、一部がリッジ状に形成されている。ｐ型クラッド層６の底面からリッジ状部分上端までの厚さは、０．５μｍであり、リッジ状部分以外の厚さは６０ｎｍである。ｐ型クラッド層６のリッジ状部分の上には、ｐ型ＧａＮからなるコンタクト層８が厚さ６０ｎｍに形成されている。以下、ｐ型クラッド層６のリッジ状部分とコンタクト層８を合わせてリッジ部７と称する。 A p-type light guide layer 5 made of p-type GaN is formed on the triple quantum well active layer 4 to a thickness of 0.1 μm. A p _- type cladding layer 6 made of p-type Al _x Ga ₁ -xN (x = 0.15) is formed on the p-type light guide layer 5. A part of the p-type cladding layer 6 is formed in a ridge shape. The thickness from the bottom surface of the p-type cladding layer 6 to the upper end of the ridge-shaped portion is 0.5 μm, and the thickness other than the ridge-shaped portion is 60 nm. On the ridge-shaped portion of the p-type cladding layer 6, a contact layer 8 made of p-type GaN is formed to a thickness of 60 nm. Hereinafter, the ridge-shaped portion of the p-type cladding layer 6 and the contact layer 8 are collectively referred to as a ridge portion 7.

リッジ部７以外のｐ型クラッド層６上およびリッジ部７の側面の一部には、ＳｉＯ₂からなる誘電体膜９が形成されている。誘電体膜９は、リッジ部７よりも屈折率が小さいので、リッジ部７が導波路となる。ここで、導波路とは、電流狭窄構造の通電部分を言い、例えば、リッジ構造なら、リッジ部のことを言い、後述する第３の実施形態に示す埋め込み構造なら、電流ブロック層の開口部のことを言う。 A dielectric film 9 made of SiO ₂ is formed on the p-type cladding layer 6 other than the ridge portion 7 and on a part of the side surface of the ridge portion 7. Since the dielectric film 9 has a refractive index smaller than that of the ridge portion 7, the ridge portion 7 serves as a waveguide. Here, the waveguide means a current-carrying portion of the current confinement structure. For example, in the case of a ridge structure, it means a ridge portion, and in the case of a buried structure shown in a third embodiment to be described later, the opening portion of the current blocking layer. Say that.

コンタクト層８上には、Ｐｄ／Ｐｔからなるｐ型オーミック電極１０が形成されている。オーミック電極１０および誘電体膜９上には、Ｔｉ（５０ｎｍ）／Ｐｔ（３５ｎｍ）／Ａｕ（５００ｎｍ）からなるｐ型パッド電極１１が形成されている。   A p-type ohmic electrode 10 made of Pd / Pt is formed on the contact layer 8. A p-type pad electrode 11 made of Ti (50 nm) / Pt (35 nm) / Au (500 nm) is formed on the ohmic electrode 10 and the dielectric film 9.

基板１には、リッジ部７と対向する位置に貫通したトレンチ１２が形成されている。また、基板１のｎ型クラッド層２が形成された面の裏面にＴｉ（５ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（１μｍ）層からなるｎ型オーミック電極１３が形成されている。ｎ型クラッド層２には、ｎ型オーミック電極１３が形成されていない。基板１のリッジ部７と対向する位置にトレンチ１２が形成されているために、クラッド層２、６の厚さを薄くしても基板モードを抑制することができる。   In the substrate 1, a trench 12 penetrating at a position facing the ridge portion 7 is formed. An n-type ohmic electrode 13 made of a Ti (5 nm) / Pt (100 nm) / Au (1 μm) layer is formed on the back surface of the substrate 1 on which the n-type cladding layer 2 is formed. The n-type ohmic electrode 13 is not formed on the n-type cladding layer 2. Since the trench 12 is formed at a position facing the ridge portion 7 of the substrate 1, the substrate mode can be suppressed even if the thickness of the cladding layers 2 and 6 is reduced.

一般的な半導体レーザ素子では、ｎ型Ａｌ_xＧａ_1-xＮのクラッド層にＡｌ組成がｘ＝０．０３〜０．０７程度、厚さが２μｍ程度の層が用いられる。本実施形態に係る半導体レーザ素子においては、ｎ型クラッド層２は、Ａｌ組成がｘ＝０．１５、厚さ０．５μｍである。また、ｐ型クラッド層６のＡｌ組成もｘ＝０．１５である。ｎ型クラッド層２の厚さが薄くなっているため、Ａｌ組成をｘ＝０．１５に上げてもクラックは発生しない。 In a general semiconductor laser element, a layer having an Al composition of about x = 0.03 to 0.07 and a thickness of about 2 μm is used for an n-type Al _x Ga _1-x N cladding layer. In the semiconductor laser device according to this embodiment, the n-type cladding layer 2 has an Al composition of x = 0.15 and a thickness of 0.5 μm. The Al composition of the p-type cladding layer 6 is also x = 0.15. Since the thickness of the n-type cladding layer 2 is thin, no crack is generated even when the Al composition is increased to x = 0.15.

ここで、ｎ型クラッド層２、ｐ型クラッド層６のそれぞれの厚さは０．３μｍ程度以上あることが望ましい。これ以下になると、導波光がクラッド層外部に漏れる成分が顕著となり、導波損失を無視できなくなるためである。   Here, the thickness of each of the n-type cladding layer 2 and the p-type cladding layer 6 is preferably about 0.3 μm or more. This is because the component where the guided light leaks to the outside of the cladding layer becomes conspicuous and the waveguide loss cannot be ignored.

また、ｎ型クラッド層２、ｐ型クラッド層６のＡｌ組成は、高いほど望ましいが、基板１としてＧａＮを用いる場合にはＡｌ組成はｘ＝０．１５程度が上限となる。これはクラック発生の回避という観点からである。なお、基板１としてレーザリフトオフ法等で作製したフリースタンディングのＡｌＧａＮ基板を用いる場合には、これに限らない。フリースタンディングのＡｌＧａＮ基板では、ＡｌＧａＮ基板に掛かるクラッド層２、６の成長による歪が基板１に加える力を低減できるので、クラッド層２、６のさらなる高Ａｌ組成化が可能になる。この場合、基板１（Ａｌ_yＧａ_1-yＮ）のＡｌ組成をｙ、クラッド層２、６のＡｌ組成をｘとするとｘ＝０．１５＋ｙ程度に高めることが可能である。 Further, the higher the Al composition of the n-type cladding layer 2 and the p-type cladding layer 6 is desirable, but when GaN is used as the substrate 1, the upper limit of the Al composition is about x = 0.15. This is from the viewpoint of avoiding the occurrence of cracks. Note that the substrate 1 is not limited to this when a free-standing AlGaN substrate manufactured by a laser lift-off method or the like is used. In the free-standing AlGaN substrate, the force applied to the substrate 1 by the strain caused by the growth of the cladding layers 2 and 6 applied to the AlGaN substrate can be reduced, so that the Al composition of the cladding layers 2 and 6 can be further increased. In this case, it is possible to increase the Al composition of the substrate _{1 (Al y Ga 1-y} N) y, the Al composition of the cladding layers 2 and 6 to about x = 0.15 + y When x.

以上のように、本実施形態に係る半導体レーザ素子は、リッジ部７に対向する位置の基板１にトレンチ１２が形成されている。このため、クラッド層２、６を合わせて１μｍの厚さに薄膜化しても、導波光がクラッド層２、６外に漏れることを抑制できる。クラッド層２、６を薄膜化できることから、クラッド層２、６のＡｌ組成を高めることができる。この結果、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、温度特性も向上する。   As described above, in the semiconductor laser device according to this embodiment, the trench 12 is formed in the substrate 1 at a position facing the ridge portion 7. For this reason, even if the cladding layers 2 and 6 are combined and thinned to a thickness of 1 μm, the guided light can be prevented from leaking out of the cladding layers 2 and 6. Since the cladding layers 2 and 6 can be made thin, the Al composition of the cladding layers 2 and 6 can be increased. As a result, the oscillation threshold current and the operating current of the semiconductor laser element can be reduced, and the temperature characteristics are improved.

次に、本実施形態に係る半導体レーザ素子の製造方法について説明する。図２Ａ〜図２Ｍは、本実施形態に係る半導体レーザ素子の製造工程を示す断面図である。本実施形態においては、ウェハ状の基板１に複数の半導体レーザ素子を形成し、その後素子ごとに分断する。   Next, a method for manufacturing the semiconductor laser device according to this embodiment will be described. 2A to 2M are cross-sectional views showing the manufacturing process of the semiconductor laser device according to this embodiment. In the present embodiment, a plurality of semiconductor laser elements are formed on a wafer-like substrate 1 and then divided for each element.

まず、図２Ａに示すように、ウェハ状の基板１上に有機金属気相成長（ＭＯＣＶＤ）を用いて、ｎ型クラッド層２、ｎ型光ガイド層３、三重量子井戸活性層４、ｐ型光ガイド層５、ｐ型クラッド層６、およびコンタクト層８を積層する。つぎに、コンタクト層８上に、ＳｉＯ₂マスク２１を形成する。次に、ＳｉＯ₂マスク２１を反応性イオンエッチング（ＲＩＥ）により、幅が１．５μｍのストライプ状にパターニングする。 First, as shown in FIG. 2A, an n-type cladding layer 2, an n-type light guide layer 3, a triple quantum well active layer 4, and a p-type are formed on a wafer-like substrate 1 using metal organic chemical vapor deposition (MOCVD). The light guide layer 5, the p-type cladding layer 6, and the contact layer 8 are laminated. Next, an SiO ₂ mask 21 is formed on the contact layer 8. Next, the SiO ₂ mask 21 is patterned into a stripe shape having a width of 1.5 μm by reactive ion etching (RIE).

次に、図２Ｂに示すように、誘導結合型ドライエッチング装置内でＣｌ₂ガスを用いて、ＳｉＯ₂マスク２１をマスクとしてコンタクト層８およびｐ型クラッド層６の一部をエッチングする。このとき、ｐ型クラッド層６のリッジ部７以外の部分が厚さ６０ｎｍとなるようにエッチングする。したがって、リッジ部７の高さは０．５μｍとなる（６０ｎｍ（コンタクト層８）＋４４０ｎｍ（ｐ型クラッド層６））。 Next, as shown in FIG. 2B, the contact layer 8 and part of the p-type cladding layer 6 are etched using Cl ₂ gas in an inductively coupled dry etching apparatus using the SiO ₂ mask 21 as a mask. At this time, etching is performed so that a portion other than the ridge portion 7 of the p-type cladding layer 6 has a thickness of 60 nm. Therefore, the height of the ridge portion 7 is 0.5 μm (60 nm (contact layer 8) +440 nm (p-type cladding layer 6)).

なお、図２Ｂには、コンタクト層８およびｐ型クラッド層６の一部をエッチングし、リッジ部７以外の領域のｐ型クラッド層６を厚さ６０ｎｍ分だけ残してエッチングを行う場合を示したが、リッジ部７以外の領域のｐ型クラッド層６をエッチングにより完全に取り除いてもよい。   FIG. 2B shows a case where the contact layer 8 and a part of the p-type cladding layer 6 are etched, and the p-type cladding layer 6 in a region other than the ridge portion 7 is left by a thickness of 60 nm. However, the p-type cladding layer 6 in a region other than the ridge portion 7 may be completely removed by etching.

次に、図２Ｃに示すように、ＳｉＯ₂マスク２１をバッファードフッ酸（ＢＨＦ）によって除去する。その後、図２Ｄに示すように、表面全体に熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってＳｉＯ₂からなる誘電体膜９を厚さ８００ｎｍに形成する。 Next, as shown in FIG. 2C, the SiO ₂ mask 21 is removed by buffered hydrofluoric acid (BHF). Thereafter, as shown in FIG. 2D, a dielectric film 9 made of SiO ₂ is formed to a thickness of 800 nm on the entire surface by a thermal CVD (Chemical Vapor Deposition) method.

熱ＣＶＤ法では、ＳｉＯ₂からなる誘電体膜９を形成するために、原料ガスとしてモノシランＳｉＨ₄を用いる。そのため、堆積した誘電体膜９には水素Ｈが混入する。水素はｐ型不純物を電気的に不活性な状態にし得るので、水素を除いておくことが望ましい。そこで、誘電体膜９を堆積させた図２Ｄに示す状態で９００℃の熱処理を４分間行う。熱処理にはＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）炉を用いる。 In the thermal CVD method, monosilane SiH ₄ is used as a source gas in order to form the dielectric film 9 made of SiO ₂ . Therefore, hydrogen H is mixed into the deposited dielectric film 9. Since hydrogen can make p-type impurities electrically inactive, it is desirable to remove hydrogen. Therefore, a heat treatment at 900 ° C. is performed for 4 minutes in the state shown in FIG. 2D where the dielectric film 9 is deposited. An RTA (Rapid Thermal Anneal) furnace is used for the heat treatment.

次に、図２Ｅに示すように、誘電体膜９上にレジスト２２を塗布し、リッジ部７上のレジスト２２に開口を形成する。レジスト２２の開口の幅はリッジ部７の上部の幅と同程度とする。次に、図２Ｆに示すように、レジスト２２をマスクとして、ＢＨＦを用いたウェットエッチングによってリッジ部７上の誘電体膜９を取り除く。   Next, as shown in FIG. 2E, a resist 22 is applied on the dielectric film 9 to form an opening in the resist 22 on the ridge portion 7. The width of the opening of the resist 22 is approximately the same as the width of the upper portion of the ridge portion 7. Next, as shown in FIG. 2F, the dielectric film 9 on the ridge 7 is removed by wet etching using BHF using the resist 22 as a mask.

次に、図２Ｇに示すように、コンタクト層８上にＰｄ／Ｐｔからなるオーミック電極１０を蒸着する。オーミック電極１０の蒸着後にレジスト２２を除去すると、図２Ｈに示すように、リッジ部７以外のオーミック電極１０がレジスト２２ともにリフトオフされる。   Next, as shown in FIG. 2G, an ohmic electrode 10 made of Pd / Pt is deposited on the contact layer 8. When the resist 22 is removed after the ohmic electrode 10 is deposited, the ohmic electrode 10 other than the ridge portion 7 is lifted off together with the resist 22, as shown in FIG. 2H.

この工程では、上述したようにレジスト２２の開口の幅がリッジ幅７と同程度であることが望ましい。レジスト２２の開口が狭すぎると、リッジ頂上部の一部分にしかオーミック電極１０を形成することができなくなり、ｐ型パッド電極１１（図１参照）との接触面積が減少し、ｐ型オーミック電極１０とｐ型電極パッド１１との接触抵抗が大きくなる。レジスト２２の必要な開口の幅は、オーミック電極１０を蒸着させる蒸着装置における蒸着材料の入射角、レジスト２２の厚さ、誘電体膜９のリッジ部７の上部での厚さ（レジスト２２の開口下端からリッジ上端までの距離）の三者の大きさで幾何学的に決定される。たとえば極端な例として、オーミック電極１０の蒸着を法線蒸着で行う場合、レジスト２２の開口の幅は、リッジ部７の上部の幅よりも大きくしなければならない。   In this step, it is desirable that the width of the opening of the resist 22 be approximately the same as the ridge width 7 as described above. If the opening of the resist 22 is too narrow, the ohmic electrode 10 can be formed only on a part of the top of the ridge, the contact area with the p-type pad electrode 11 (see FIG. 1) decreases, and the p-type ohmic electrode 10 And the p-type electrode pad 11 increase in contact resistance. The required opening width of the resist 22 includes the incident angle of the vapor deposition material in the vapor deposition apparatus for depositing the ohmic electrode 10, the thickness of the resist 22, and the thickness above the ridge portion 7 of the dielectric film 9 (opening of the resist 22 The distance between the bottom edge and the top edge of the ridge is determined geometrically. For example, as an extreme example, when the ohmic electrode 10 is deposited by normal deposition, the width of the opening of the resist 22 must be larger than the width of the upper portion of the ridge portion 7.

次に、図２Ｉに示すように、誘電体膜９およびｐ型オーミック電極１０上にＴｉ／Ｐｔ／Ａｕからなるパッド電極１１を形成して、基板１の表面側の加工が終了する。   Next, as shown in FIG. 2I, the pad electrode 11 made of Ti / Pt / Au is formed on the dielectric film 9 and the p-type ohmic electrode 10, and the processing on the surface side of the substrate 1 is completed.

次に、図２Ｊに示すように、基板１のｎ型クラッド層２が形成された側の面の裏面を研削・研磨して、基板１の厚さを８０μｍ程度にする。次に、図２Ｋに示すように、基板１の裏面にレジスト２３を形成し、リッジ部７と対向する部分のレジスト２３が残るように、パターニングする。次に、基板１の裏面に、ｎ型オーミック電極１３となるＴｉ（５ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（１μｍ）を堆積する。   Next, as shown in FIG. 2J, the back surface of the surface of the substrate 1 on which the n-type cladding layer 2 is formed is ground and polished so that the thickness of the substrate 1 is about 80 μm. Next, as shown in FIG. 2K, a resist 23 is formed on the back surface of the substrate 1 and patterned so that a portion of the resist 23 facing the ridge portion 7 remains. Next, Ti (5 nm) / Pt (100 nm) / Au (1 μm) to be the n-type ohmic electrode 13 is deposited on the back surface of the substrate 1.

次に、図２Ｌに示すように、レジスト２３を除去して、レジスト２３と接しているｎ型オーミック電極１３をリフトオフする。その結果、基板１の裏面には、基板１の表面側に形成されたリッジ部７に対向する部分にｎ型オーミック電極１３が形成されていないパターンとなる。すなわち、導波路の真下において、ｎ型オーミック電極１３が形成されていないパターンとなる。   Next, as shown in FIG. 2L, the resist 23 is removed, and the n-type ohmic electrode 13 in contact with the resist 23 is lifted off. As a result, the back surface of the substrate 1 has a pattern in which the n-type ohmic electrode 13 is not formed in a portion facing the ridge portion 7 formed on the front surface side of the substrate 1. That is, a pattern in which the n-type ohmic electrode 13 is not formed immediately below the waveguide.

次に、図２Ｍに示すように、ｎ型オーミック電極１３をマスクにしてＣｌ₂ガスを用いて、基板１を貫通してｎ型クラッド層２が露出するまでドライエッチングを行う。このとき、トレンチ１２の底部幅ａは、少なくともリッジ部７の幅（導波路の幅）ｂより広いことが望ましい。さらに、導波光のニアフィールド幅よりも広いことが好ましい。 Next, as shown in FIG. 2M, using with the n-type ohmic electrode 13 as a mask Cl ₂ gas, dry etching until the n-type cladding layer 2 through the substrate 1 is exposed. At this time, it is desirable that the bottom width a of the trench 12 is at least wider than the width (waveguide width) b of the ridge portion 7. Further, it is preferably wider than the near field width of the guided light.

また、トレンチ１２の幅は、できるだけ短いものが望ましい。前述のように、ｎ型オーミック電極１３はトレンチ１２以外の部分に形成されている。あまり、トレンチ１２の幅が広いとｎ型オーミック電極１３の面積が減少して抵抗が増大する。そのため、駆動電圧の増大を引き起こす。また、あまりトレンチ１２の幅が広いと、後述のへき開工程等でトレンチ１２を起点として基板１に割れが発生する恐れがある。   The width of the trench 12 is preferably as short as possible. As described above, the n-type ohmic electrode 13 is formed in a portion other than the trench 12. If the width of the trench 12 is too large, the area of the n-type ohmic electrode 13 decreases and the resistance increases. As a result, the drive voltage increases. Further, if the width of the trench 12 is too wide, the substrate 1 may be cracked starting from the trench 12 in a cleavage process described later.

本実施形態に係る半導体レーザ素子では、リッジ部７の幅方向におけるニアフィールドパターンの拡がりは３μｍ程度あるので、これより大きな値としてトレンチ１２底部の幅ａは、３〜１０μｍが好ましい。   In the semiconductor laser device according to the present embodiment, since the expansion of the near field pattern in the width direction of the ridge portion 7 is about 3 μm, the width a at the bottom of the trench 12 is preferably 3 to 10 μm as a larger value.

以上の工程により、導波路の少なくとも真下において、ウェハ状の基板１にはトレンチ（溝）１２が形成されている複数の半導体レーザ素子が完成する。   Through the above steps, a plurality of semiconductor laser elements in which trenches (grooves) 12 are formed in the wafer-like substrate 1 are completed at least directly below the waveguide.

次に、図示しないがウェハ状の基板１を短冊状のレーザバーにへき開する（一次へき開工程）。次に、一次へき開面（共振器端面）に反射率制御と端面保護の目的で端面にコーティングを施す。次に、レーザバーを個々のチップにへき開する（二次へき開工程）。最後に、チップをパッケージングして図１に示す半導体レーザ素子が完成する。   Next, although not shown, the wafer-shaped substrate 1 is cleaved into strip-shaped laser bars (primary cleavage process). Next, a coating is applied to the end face for the purpose of reflectance control and end face protection on the primary cleavage plane (resonator end face). Next, the laser bar is cleaved into individual chips (secondary cleaving step). Finally, the chip is packaged to complete the semiconductor laser device shown in FIG.

次に、本実施形態に係る半導体レーザ素子と一般的なリッジ型半導体レーザ素子をジャンクションダウン実装して特性評価を行った結果について説明する。ここで言う一般的なリッジ型半導体レーザ素子とは、本実施形態に係る半導体レーザ素子のｎ型クラッド層２をＡｌ組成ｘ＝０．０３、厚さ２．５μｍとし、ｐ型クラッド層６をＡｌ組成ｘ＝０．０３、厚さ０．５μｍとしたものである。   Next, a description will be given of the results of a characteristic evaluation performed by junction-down mounting the semiconductor laser device according to the present embodiment and a general ridge type semiconductor laser device. The general ridge-type semiconductor laser device referred to here is an n-type cladding layer 2 of the semiconductor laser device according to the present embodiment having an Al composition x = 0.03 and a thickness of 2.5 μm. The Al composition x = 0.03 and the thickness 0.5 μm.

本実施形態に係る半導体レーザ素子および一般的なリッジ型半導体レーザ素子は、共振長Ｌが６００μｍであり、共振器の前面に反射率１０％、後面に反射率９０％の反射膜コーティングが施されている。このように形成した一般的なリッジ型半導体レーザ素子では、閾値電流２７ｍＡであるのに対して、本実施形態に係る半導体レーザ素子では２３ｍＡに低減した。また、一般的なリッジ型半導体レーザ素子では、光出力２００ｍＷ時の動作電流が１４５ｍＡであるのに対して、本実施形態に係る半導体レーザ素子では１２７ｍＡに低減した。   The semiconductor laser device according to the present embodiment and a general ridge type semiconductor laser device have a resonant length L of 600 μm, and are coated with a reflective coating having a reflectance of 10% on the front surface of the resonator and a reflectance of 90% on the rear surface. ing. In the general ridge type semiconductor laser device formed in this way, the threshold current is 27 mA, whereas in the semiconductor laser device according to the present embodiment, the threshold current is reduced to 23 mA. Further, in the general ridge type semiconductor laser device, the operating current at an optical output of 200 mW is 145 mA, whereas in the semiconductor laser device according to the present embodiment, the operating current is reduced to 127 mA.

以上のように、本実施形態に係る半導体レーザ素子は、リッジ部７に対向する位置の基板１にトレンチ１２が形成されている。このため、クラッド層２、６合わせて１μｍの厚さに薄膜化しても、導波光がクラッド層２、６外に漏れることを抑えられる。クラッド層２、６を薄膜化できることから、クラッド層２、６のＡｌ組成を高めることができる。この結果、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、温度特性も向上する。   As described above, in the semiconductor laser device according to this embodiment, the trench 12 is formed in the substrate 1 at a position facing the ridge portion 7. For this reason, even if the clad layers 2 and 6 are reduced to a thickness of 1 μm, the guided light can be prevented from leaking out of the clad layers 2 and 6. Since the cladding layers 2 and 6 can be made thin, the Al composition of the cladding layers 2 and 6 can be increased. As a result, the oscillation threshold current and the operating current of the semiconductor laser element can be reduced, and the temperature characteristics are improved.

なお、基板１がＧａＮで形成された構成を示したがこの構成に限定されず、Ａｌ_yＧａ_1-yＮで形成されていてもよい。この場合、（ｘ−ｙ）の値が０より大きく（すなわちｘ＞０）、０．１５以下であれば、上記半導体素子の発振しきい電流および動作電流を低減することができ、さらに温度特性を向上させることができる。 Incidentally, illustrating the configuration in which the substrate 1 is formed of GaN, but is not limited to this configuration and may be formed by Al _y Ga _1-y N. In this case, if the value of (x−y) is larger than 0 (that is, x> 0) and 0.15 or less, the oscillation threshold current and the operating current of the semiconductor element can be reduced, and the temperature characteristics are further improved. Can be improved.

また、クラックの発生を抑制し、かつ導波光の三重量子井戸活性層４への光閉じ込め係数Γを大きくするために、ｎ型クラッド層２の厚さは、０．３μｍ以上であることが好ましい。なお、ｎ型クラッド層２の厚さは、一般的な半導体レーザ素子のｎ型クラッド層の厚さ（例えば、２μｍ）以下である。   Further, the thickness of the n-type cladding layer 2 is preferably 0.3 μm or more in order to suppress the generation of cracks and increase the optical confinement coefficient Γ of guided light in the triple quantum well active layer 4. . Note that the thickness of the n-type cladding layer 2 is equal to or less than the thickness (for example, 2 μm) of the n-type cladding layer of a general semiconductor laser element.

（第２の実施形態）
図３は、本発明の第２の実施形態に係る半導体レーザ素子の構造を示す断面図である。本実施形態に係る半導体レーザ素子は、第１の実施形態に係る半導体レーザ素子のトレンチ１２にＢＣＢ（ベンゾシクロブテン）樹脂１４が充填された構成である。本実施形態に係る半導体レーザ素子の他の構成要素は、第１の実施形態に係る半導体レーザ素子と同様であり、同一の構成要素については、同一の符号を付して説明を省略する。 (Second Embodiment)
FIG. 3 is a sectional view showing the structure of a semiconductor laser device according to the second embodiment of the present invention. The semiconductor laser device according to the present embodiment has a configuration in which the trench 12 of the semiconductor laser device according to the first embodiment is filled with BCB (benzocyclobutene) resin 14. Other components of the semiconductor laser device according to this embodiment are the same as those of the semiconductor laser device according to the first embodiment, and the same components are denoted by the same reference numerals and description thereof is omitted.

上記第１の実施形態に係る半導体レーザ素子は、基板１の一部にトレンチ１２が形成されているため、へき開工程やチップハンドリング時にトレンチ１２を起点として基板１が折れるおそれがある。本実施形態に係る半導体レーザ素子は、トレンチ１２にＢＣＢ樹脂１４を充填した構成であるため、トレンチ１２部における基板１の強度が高くなり、基板１が折れることを防ぐことができる。   In the semiconductor laser device according to the first embodiment, since the trench 12 is formed in a part of the substrate 1, the substrate 1 may be broken starting from the trench 12 during the cleavage process or chip handling. Since the semiconductor laser device according to this embodiment has a configuration in which the trench 12 is filled with the BCB resin 14, the strength of the substrate 1 in the trench 12 portion is increased, and the substrate 1 can be prevented from being broken.

また、ＢＣＢ樹脂１４は、半導体レーザ素子の発振光（波長４０５ｎｍ）に対して屈折率が約１．６である。この値は、クラッド層２、６に用いたＡｌ_0.15Ｇａ_0.85Ｎの屈折率２．４８に比べて十分小さい。したがって、導波光のＢＣＢ樹脂１４部分への漏洩は無視できるほど小さい。発振光に対する屈折率が２以下の材料であれば、ＢＣＢ樹脂以外でも補強材として用いることができる。 The BCB resin 14 has a refractive index of about 1.6 with respect to the oscillation light (wavelength 405 nm) of the semiconductor laser element. This value is sufficiently smaller than the refractive index 2.48 of Al _0.15 Ga _0.85 N used for the cladding layers 2 and 6. Therefore, the leakage of the guided light to the BCB resin 14 is negligibly small. Any material other than the BCB resin can be used as a reinforcing material as long as the refractive index with respect to the oscillation light is 2 or less.

次に、本実施形態に係る半導体レーザ素子の製造方法について説明する。第１の実施形態における図２Ｍに示す工程までは、第１の実施形態と同様である。次に、図４Ａに示すように、ウェハ状の基板１の裏面に対して、ＢＣＢ樹脂１４を塗布してトレンチ１２を埋める。その後、３００℃でベークしてＢＣＢ樹脂１４を硬化する。次に、図４Ｂに示すように、ＳＦ₆/Ｏ₂の混合ガスを用いて、ｎ型オーミック電極１３が露出するまでＢＣＢ樹脂１４に対してドライエッチングを行う。 Next, a method for manufacturing the semiconductor laser device according to this embodiment will be described. The steps up to the step shown in FIG. 2M in the first embodiment are the same as those in the first embodiment. Next, as shown in FIG. 4A, a BCB resin 14 is applied on the back surface of the wafer-like substrate 1 to fill the trench 12. Thereafter, the BCB resin 14 is cured by baking at 300 ° C. Next, as shown in FIG. 4B, dry etching is performed on the BCB resin 14 using a mixed gas of SF ₆ / O ₂ until the n-type ohmic electrode 13 is exposed.

次に、図示しないがウェハ状の基板１を短冊状のレーザバーにへき開する（一次へき開工程）。次に、一次へき開面（共振器端面）に反射率制御と端面保護の目的で端面にコーティングを施す。次に、レーザバーを個々のチップにへき開する（二次へき開工程）。最後に、チップをパッケージングして図３に示す半導体レーザ素子が完成する。   Next, although not shown, the wafer-shaped substrate 1 is cleaved into strip-shaped laser bars (primary cleavage process). Next, a coating is applied to the end face for the purpose of reflectance control and end face protection on the primary cleavage plane (resonator end face). Next, the laser bar is cleaved into individual chips (secondary cleaving step). Finally, the chip is packaged to complete the semiconductor laser device shown in FIG.

以上のように、本実施形態に係る半導体レーザ素子は、リッジ部７に対向する位置の基板１に形成されたトレンチに屈折率が２以下のＢＣＢ樹脂１４が充填されている。このため、クラッド層２、６合わせて１μｍの厚さに薄膜化しても、導波光がクラッド層２、６外に漏れることを抑えられる。クラッド層２、６を薄膜化できることから、クラッド層２、６のＡｌ組成を高めることができる。この結果、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、温度特性も向上する。   As described above, in the semiconductor laser device according to this embodiment, the BCB resin 14 having a refractive index of 2 or less is filled in the trench formed in the substrate 1 at a position facing the ridge portion 7. For this reason, even if the clad layers 2 and 6 are reduced to a thickness of 1 μm, the guided light can be prevented from leaking out of the clad layers 2 and 6. Since the cladding layers 2 and 6 can be made thin, the Al composition of the cladding layers 2 and 6 can be increased. As a result, the oscillation threshold current and the operating current of the semiconductor laser element can be reduced, and the temperature characteristics are improved.

さらに、基板１のトレンチをＢＣＢ樹脂１４で埋めることにより、第１の実施形態の半導体レーザ素子よりも、基板１が折れることを低減することができる。   Furthermore, by filling the trench of the substrate 1 with the BCB resin 14, it is possible to reduce the bending of the substrate 1 as compared with the semiconductor laser device of the first embodiment.

（第３の実施形態）
図５は、本発明の第３の実施形態に係る半導体レーザ素子の構成を示す断面図である。図５に示す半導体レーザ素子は、埋め込み型の半導体レーザ素子である。基板３１は、ｎ型ＧａＮからなる導電性基板である。基板３１の一主面（表面）上には、ｎ型Ａｌ_xＧａ_1-xＮ（ｘ＝０．１０）からなるｎ型クラッド層３２が厚さ０．５μｍに形成されている。ｎ型クラッド層３２上には、ｎ型Ａｌ_xＧａ_1-xＮ（ｘ＝０．００３）からなるｎ型光ガイド層３３が厚さ０．１μｍに形成されている。ｎ型光ガイド層３３上には、厚さ８ｎｍのＩｎ_zＧａ_1-zＮ（ｚ＝０．０２）からなる障壁層と厚さ３ｎｍのＩｎ_zＧａ_1-zＮ（ｚ＝０．０８）からなる井戸層が積層された三重量子井戸活性層３４が形成されている。 (Third embodiment)
FIG. 5 is a cross-sectional view showing a configuration of a semiconductor laser device according to the third embodiment of the present invention. The semiconductor laser element shown in FIG. 5 is a buried type semiconductor laser element. The substrate 31 is a conductive substrate made of n-type GaN. On one main surface (front surface) of the substrate 31, an n-type cladding layer 32 made of n-type Al _x Ga _1-x N (x = 0.10) is formed to a thickness of 0.5 μm. On the n-type cladding layer 32, an n-type light guide layer 33 made of n-type Al _x Ga _1-x N (x = 0.003) is formed to a thickness of 0.1 μm. On the n-type optical guide layer 33, the barrier layer and the thickness of 3nm consisting of thickness _{8nm In z Ga 1-z N} (z = 0.02) In z Ga 1-z N (z = 0.08 The triple quantum well active layer 34 in which the well layers made of) are stacked is formed.

三重量子井戸活性層３４上には、ｐ型ＧａＮからなるｐ型光ガイド層３５が厚さ０．１μｍに形成されている。ｐ型光ガイド層３５上には、ｎ型Ａｌ_xＧａ_1-xＮ（ｘ＝０．２０）からなる電流ブロック層３６が形成されている。電流ブロック層３６には、開口部３７が形成されている。開口部３７により露出されたｐ型光ガイド層３５上および電流ブロック層３６上には、ｐ型Ａｌ_xＧａ_1-xＮ（ｘ＝０．１０）からなるｐ型クラッド層３８が厚さ０．５μｍに形成されている。ｐ型クラッド層３８上には、ｐ型ＧａＮからなるコンタクト層３９が厚さ６０ｎｍに形成されている。コンタクト層３９上には、Ｐｄ／Ｐｔからなるｐ型オーミック電極４０が形成されている。ｐ型オーミック電極４０上には、Ｔｉ／Ｐｔ／Ａｕからなるｐ型パッド電極４１が形成されている。 A p-type light guide layer 35 made of p-type GaN is formed on the triple quantum well active layer 34 to a thickness of 0.1 μm. On the p-type light guide layer 35, a current blocking layer 36 made of n-type Al _x Ga _1-x N (x = 0.20) is formed. An opening 37 is formed in the current block layer 36. On the p-type light guide layer 35 and the current blocking layer 36 exposed by the opening 37, a p _- type cladding layer 38 made of p-type Al _x Ga _1-x N (x = 0.10) has a thickness of 0. .5 μm. On the p-type cladding layer 38, a contact layer 39 made of p-type GaN is formed to a thickness of 60 nm. A p-type ohmic electrode 40 made of Pd / Pt is formed on the contact layer 39. A p-type pad electrode 41 made of Ti / Pt / Au is formed on the p-type ohmic electrode 40.

また、基板３１には、開口部３７と対向する位置に貫通したトレンチ４２が形成されている。また、基板３１のｎ型クラッド層３２が形成された面の裏面にＴｉ／Ｐｔ／Ａｕ層からなるｎ型オーミック電極４３が形成されている。ｎ型クラッド層３２には、ｎ型オーミック電極４３が形成されていない。   Further, a trench 42 penetrating the substrate 31 at a position facing the opening 37 is formed. An n-type ohmic electrode 43 made of a Ti / Pt / Au layer is formed on the back surface of the surface of the substrate 31 on which the n-type cladding layer 32 is formed. The n-type ohmic electrode 43 is not formed on the n-type cladding layer 32.

以上のような構成により、本実施形態に係る半導体レーザ素子は、クラッド層３２、３８合わせて１μｍの厚さに薄膜化される。このため、Ａｌの組成を１０％の高い割合にしても、クラッド層３２、３８にクラックが生じることを低減することができる。また、発振しきい電流、動作電流を低減でき、温度特性も向上する。   With the configuration as described above, the semiconductor laser device according to the present embodiment is thinned to a thickness of 1 μm together with the cladding layers 32 and 38. For this reason, even if the Al composition is set to a high ratio of 10%, the occurrence of cracks in the cladding layers 32 and 38 can be reduced. In addition, the oscillation threshold current and the operating current can be reduced, and the temperature characteristics are improved.

次に、本実施形態に係る半導体レーザ素子の製造方法について説明する。図６Ａ〜図６Ｅは、本実施形態に係る半導体レーザ素子の製造工程を示す断面図である。まず、図６Ａに示すように、ウェハ状の基板３１上に有機金属気相成長（ＭＯＣＶＤ）を用いて、ｎ型クラッド層３２、ｎ型光ガイド層３３、三重量子井戸活性層３４、ｐ型光ガイド層３５、および電流ブロック層３６を積層する。次に、電流ブロック層３６上にＳｉＯ₂マスク５１を形成し、ＳｉＯ₂マスク５１を半導体レーザ素子となる部分の中央部に開口が設けられるようにパターニングする。次に、図６Ｃに示すように、ＳｉＯ₂マスク５１をマスクとして、フォトエレクトロケミカル（ＰＥＣ）エッチング技術を用いて、電流ブロック層３６を除去することにより、開口部３７が形成される。 Next, a method for manufacturing the semiconductor laser device according to this embodiment will be described. 6A to 6E are cross-sectional views showing the manufacturing process of the semiconductor laser device according to this embodiment. First, as shown in FIG. 6A, an n-type cladding layer 32, an n-type light guide layer 33, a triple quantum well active layer 34, and a p-type are formed on a wafer-like substrate 31 using metal organic chemical vapor deposition (MOCVD). The light guide layer 35 and the current blocking layer 36 are stacked. Next, the SiO ₂ mask 51 is formed on the current blocking layer 36 is patterned so that an opening is provided in the central portion of the portion made of SiO ₂ mask 51 and the semiconductor laser element. Next, as shown in FIG. 6C, the opening 37 is formed by removing the current blocking layer 36 using the photoelectrochemical (PEC) etching technique with the SiO ₂ mask 51 as a mask.

図７は、ＰＥＣエッチングの概略を示す側面図である。ウェハ６１上に、図６Ｂに示す状態まで形成された複数の半導体レーザ素子の電流ブロック層３６を白金（Ｐｔ）等からなるカソード６２に接続し、ウェハ６１を水酸化カリウム（ＫＯＨ）等のアルカリ性の溶液６３に浸漬する。さらに、溶液６３に浸漬されたウェハ６１におけるＳｉＯ₂マスク５１から露出された電流ブロック層３６に紫外光を照射することによりエッチングを行う。ＰＥＣエッチングでは、ｎ型の電流ブロック層３６が選択的にエッチングされ、ｐ型の窒化物半導体層（ｐ型光ガイド層３５）はエッチングされない。電流ブロック層３６がエッチングされることにより、開口部３７が形成される。 FIG. 7 is a side view schematically showing PEC etching. A current blocking layer 36 of a plurality of semiconductor laser elements formed up to the state shown in FIG. 6B on the wafer 61 is connected to a cathode 62 made of platinum (Pt) or the like, and the wafer 61 is made alkaline with potassium hydroxide (KOH) or the like. Immerse in the solution 63. Further, etching is performed by irradiating the current blocking layer 36 exposed from the SiO ₂ mask 51 in the wafer 61 immersed in the solution 63 with ultraviolet light. In the PEC etching, the n-type current blocking layer 36 is selectively etched, and the p-type nitride semiconductor layer (p-type light guide layer 35) is not etched. The opening 37 is formed by etching the current blocking layer 36.

次に、図６Ｃに示すように、ＳｉＯ₂マスク５１を取り除く。次に、図６Ｄに示すように、開口部３７から露出したｐ型光ガイド層３５および電流ブロック層３６上に、ＭＯＣＶＤを用いて、ｐ型クラッド層３８、コンタクト層３９を積層形成する。次に、コンタクト層３９上に、Ｐｄ／Ｐｔからなるｐ型オーミック電極４０を形成する。次に、ｐ型オーミック電極４０上に、Ｔｉ／Ｐｔ／Ａｕからなるｐ型パッド電極４１を形成する。 Next, as shown in FIG. 6C, the SiO ₂ mask 51 is removed. Next, as shown in FIG. 6D, a p-type cladding layer 38 and a contact layer 39 are laminated on the p-type light guide layer 35 and the current blocking layer 36 exposed from the opening 37 by using MOCVD. Next, a p-type ohmic electrode 40 made of Pd / Pt is formed on the contact layer 39. Next, a p-type pad electrode 41 made of Ti / Pt / Au is formed on the p-type ohmic electrode 40.

次に、図６Ｅに示すように、基板３１のトレンチ４２およびｎ型オーミック電極４３を形成する。トレンチ４２およびｎ型オーミック電極４３の形成は、第１の実施形態に係るトレンチ１２およびｎ型オーミック電極１３の形成方法と同様であるので、トレンチ４２およびｎ型オーミック電極４３の形成方法の説明を省略する。   Next, as shown in FIG. 6E, the trench 42 and the n-type ohmic electrode 43 of the substrate 31 are formed. The formation of the trench 42 and the n-type ohmic electrode 43 is the same as the formation method of the trench 12 and the n-type ohmic electrode 13 according to the first embodiment. Omitted.

次に、図示しないがウェハ状の基板３１を短冊状のレーザバーにへき開する（一次へき開工程）。次に、一次へき開面（共振器端面）に反射率制御と端面保護の目的で端面にコーティングを施す。次に、レーザバーを個々のチップにへき開する（二次へき開工程）。最後に、チップをパッケージングして図５に示す半導体レーザ素子が完成する。   Next, although not shown, the wafer-like substrate 31 is cleaved into strip-like laser bars (primary cleavage step). Next, a coating is applied to the end face for the purpose of reflectance control and end face protection on the primary cleavage plane (resonator end face). Next, the laser bar is cleaved into individual chips (secondary cleaving step). Finally, the chip is packaged to complete the semiconductor laser device shown in FIG.

以上のように、本実施形態に係る半導体レーザ素子は、開口部３７に対向する位置の基板３１にトレンチ４２が形成されている。このため、クラッド層３２、３８を合わせて１μｍの厚さに薄膜化しても、導波光がクラッド層３２、３８以外に漏れることを抑えられる。クラッド層３２、３８を薄膜化できることから、クラッド層３２、３８のＡｌ組成を高めることができる。この結果、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、さらに温度特性も向上する。さらに、トレンチ４２内のｎ型クラッド層３２にｎ型オーミック電極４３を形成する必要がないため、半導体レーザ素子の製造を容易にすることができる。   As described above, in the semiconductor laser device according to this embodiment, the trench 42 is formed in the substrate 31 at a position facing the opening 37. For this reason, even if the cladding layers 32 and 38 are combined and thinned to a thickness of 1 μm, the guided light can be prevented from leaking to other than the cladding layers 32 and 38. Since the cladding layers 32 and 38 can be made thin, the Al composition of the cladding layers 32 and 38 can be increased. As a result, the oscillation threshold current and operating current of the semiconductor laser element can be reduced, and the temperature characteristics are also improved. Furthermore, since it is not necessary to form the n-type ohmic electrode 43 in the n-type cladding layer 32 in the trench 42, the semiconductor laser device can be easily manufactured.

なお、基板３１がＧａＮで形成された構成を示したがこの構成に限定されず、Ａｌ_yＧａ_1-yＮで形成されていてもよい。この場合、（ｘ−ｙ）の値が０より大きく、０．１５以下であれば、上記半導体素子の発振しきい電流および動作電流を低減することができ、さらに温度特性を向上させることができる。 Incidentally, illustrating the configuration in which the substrate 31 is formed of GaN, but is not limited to this configuration and may be formed by Al _y Ga _1-y N. In this case, if the value of (xy) is larger than 0 and 0.15 or less, the oscillation threshold current and the operating current of the semiconductor element can be reduced, and the temperature characteristics can be further improved. .

また、クラックの発生を抑制し、かつ導波光の三重量子井戸活性層３４への光閉じ込め係数Γを大きくするために、ｎ型クラッド層３２の厚さは、０．３μｍ以上であることが好ましい。   Further, the thickness of the n-type cladding layer 32 is preferably 0.3 μm or more in order to suppress the generation of cracks and increase the optical confinement coefficient Γ of guided light in the triple quantum well active layer 34. .

本発明に係る半導体レーザ素子は、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、さらに温度特性も向上することができるという効果を有し、光ディスク用の光源として利用可能である。   The semiconductor laser device according to the present invention can reduce the oscillation threshold current and the operating current of the semiconductor laser device and can further improve the temperature characteristics, and can be used as a light source for an optical disk.

本発明の第１の実施形態に係る半導体レーザ素子の構成を示す断面図Sectional drawing which shows the structure of the semiconductor laser element which concerns on the 1st Embodiment of this invention 第１の実施形態に係る半導体レーザ素子の製造工程を示す断面図Sectional drawing which shows the manufacturing process of the semiconductor laser element concerning 1st Embodiment 図２Ａの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2A 図２Ｂの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2B 図２Ｃの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2C 図２Ｄの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2D 図２Ｅの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2E 図２Ｆの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2F 図２Ｇの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2G 図２Ｈの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2H 図２Ｉの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2I 図２Ｊの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2J 図２Ｋの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2K 図２Ｌの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2L 本発明の第２の実施形態に係る半導体レーザ素子の構成を示す断面図Sectional drawing which shows the structure of the semiconductor laser element which concerns on the 2nd Embodiment of this invention. 第２の実施形態に係る半導体レーザ素子の製造工程を示す断面図Sectional drawing which shows the manufacturing process of the semiconductor laser element concerning 2nd Embodiment 図４Ａの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 4A 本発明の第３の実施形態に係る半導体レーザ素子の構成を示す断面図Sectional drawing which shows the structure of the semiconductor laser element concerning the 3rd Embodiment of this invention. 第１の実施形態に係る半導体レーザ素子の製造工程を示す断面図Sectional drawing which shows the manufacturing process of the semiconductor laser element concerning 1st Embodiment 図６Ａの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 6A 図６Ｂの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 6B 図６Ｃの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 6C 図６Ｄの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 6D ＰＥＣエッチングの概略を示す側面図Side view showing outline of PEC etching

符号の説明Explanation of symbols

１、３１ 基板
２、３２ ｎ型クラッド層
３、３３ ｎ型光ガイド層
４、３４ 三重量子井戸活性層
５、３５ ｐ型光ガイド層
６、３８ ｐ型クラッド層
７ リッジ部
８、３９ コンタクト層
９ 誘電体膜
１０、４０ ｐ型オーミック電極
１１、４１ ｐ型パッド電極
１２、４２ トレンチ
１３、４３ ｎ型オーミック電極
１４ ＢＣＢ樹脂
２１ ＳｉＯ₂マスク
２２、２３ レジスト
３６ 電流ブロック層
３７ 開口部 1, 31 Substrate 2, 32 n-type cladding layer 3, 33 n-type light guide layer 4, 34 triple quantum well active layer 5, 35 p-type light guide layer 6, 38 p-type cladding layer 7 ridge portion 8, 39 contact layer 9 Dielectric film 10, 40 p-type ohmic electrode 11, 41 p-type pad electrode 12, 42 trench 13, 43 n-type ohmic electrode 14 BCB resin 21 SiO ₂ mask 22, 23 resist 36 current blocking layer 37 opening

Claims (5)

導電性基板と、
前記導電性基板上に形成された窒化物半導体からなる第１導電型の第１クラッド層と、
前記第１クラッド層上に形成された活性層と、
前記活性層上に形成された第２導電型の第２クラッド層とを備え、
前記第２クラッド層に光導波路が形成された半導体発光素子において、
前記光導波路の少なくとも真下における前記導電性基板には、前記導電性基板を貫通する溝が形成されたことを特徴とする半導体発光素子。 A conductive substrate;
A first cladding layer of a first conductivity type made of a nitride semiconductor formed on the conductive substrate;
An active layer formed on the first cladding layer;
A second cladding layer of a second conductivity type formed on the active layer,
In the semiconductor light emitting device in which an optical waveguide is formed in the second cladding layer,
A semiconductor light-emitting element, wherein a groove penetrating the conductive substrate is formed in the conductive substrate at least directly below the optical waveguide. 前記導電性基板は、Ａｌ_yＧａ_1-yＮ（ｙ≧０）からなり、
前記第１クラッド層は、Ａｌ_xＧａ_1-xＮ（ｘ＞０）からなり、
前記第１クラッド層のＡｌ組成比ｘから前記導電性基板のＡｌ組成比ｙを引いた値（ｘ−ｙ）が、０．１５以下であり、
前記第１クラッド層の厚さが０．３μｍ以上である請求項１記載の半導体発光素子。 The conductive substrate is made of Al _y Ga _1-y N (y ≧ 0),
The first cladding layer is made of Al _x Ga _1-x N (x> 0),
A value (xy) obtained by subtracting the Al composition ratio y of the conductive substrate from the Al composition ratio x of the first cladding layer is 0.15 or less,
The semiconductor light emitting element according to claim 1, wherein the first cladding layer has a thickness of 0.3 μm or more. 前記溝の幅は、前記光導波路の幅よりも広い請求項１または２に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein a width of the groove is wider than a width of the optical waveguide. 前記溝に樹脂が埋め込まれた請求項１〜３のいずれか一項に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein a resin is embedded in the groove. 前記溝に埋め込まれた樹脂は、素子の発光波長において屈折率が２以下である請求項４記載の半導体発光素子。   The semiconductor light-emitting element according to claim 4, wherein the resin embedded in the groove has a refractive index of 2 or less at an emission wavelength of the element.

Images