JP2010087032A - Electronic apparatus - Google Patents

Electronic apparatus Download PDF

Info

Publication number
JP2010087032A
JP2010087032A JP2008251573A JP2008251573A JP2010087032A JP 2010087032 A JP2010087032 A JP 2010087032A JP 2008251573 A JP2008251573 A JP 2008251573A JP 2008251573 A JP2008251573 A JP 2008251573A JP 2010087032 A JP2010087032 A JP 2010087032A
Authority
JP
Japan
Prior art keywords
lead
leads
mos type
circuit board
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008251573A
Other languages
Japanese (ja)
Inventor
Hirohisa Matsumoto
浩久 松元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Lambda Corp
Original Assignee
TDK Lambda Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Lambda Corp filed Critical TDK Lambda Corp
Priority to JP2008251573A priority Critical patent/JP2010087032A/en
Publication of JP2010087032A publication Critical patent/JP2010087032A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic apparatus capable of selectively correctly attaching different components with respect to a common circuit board, while reducing the errors in mounting for building different circuit configurations. <P>SOLUTION: The electronic apparatus includes components a circuit board 41, a diode as a first component having a plurality of leads, and an MOS type FET as a second component having a plurality of leads. The leads of either the diode or the MOS type FET are selectively connected, an attaching portion 45, consisting of a plurality of through-holes, is disposed on a proper portion of the circuit board 41, and some of the leads of the diode and some of the leads of the MOS type FET are formed into shapes that differ from one another. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えばスイッチング電源装置などの各種電子機器において、同じ製品における異種の部品を同じ取付け方法で回路基板に実装する電子機器に関する。   The present invention relates to an electronic device in which different parts of the same product are mounted on a circuit board by the same mounting method in various electronic devices such as a switching power supply device.

一般に、スイッチング電源装置などの電子機器においては、配線部である配線パターンを施した回路基板の他に、抵抗，コンデンサ，半導体素子などの各種部品が異なる回路方式毎に用意され、その回路基板に形成したスルーホールや導電パッドなどの取付部に、対応する部品のリードが実装取付けされる。こうした回路基板と部品リードとの実装構造は、例えば特許文献１や特許文献２などに開示されている。
特開２００５−１２０８８号公報 特開平９−２１４０９８号公報 In general, in an electronic device such as a switching power supply device, in addition to a circuit board having a wiring pattern as a wiring part, various components such as resistors, capacitors, and semiconductor elements are prepared for different circuit systems. Corresponding component leads are mounted and attached to the formed through holes and conductive pads. Such a mounting structure of the circuit board and the component lead is disclosed in, for example, Patent Document 1 and Patent Document 2.
JP-A-2005-12088 Japanese Patent Laid-Open No. 9-214098

一方、スイッチング電源装置のような電子機器の場合、出力電圧の違いに応じて特性の良好な異なる部品を使用することが、装置の高効率化を実現する上で好ましい。例えば、低電圧大電流出力のスイッチング電源装置では、電力変換用トランスの出力側回路構成としてダイオード整流方式を採用すると、導通時における電力損失が増大し、大掛かりな放熱対策などを必要とすることから、回路基板に実装する部品として、ダイオードに比べてオン抵抗の小さなＭＯＳ型ＦＥＴ（電界効果トランジスタ）を構成要素とした同期整流方式が採用されてきた。   On the other hand, in the case of an electronic device such as a switching power supply device, it is preferable to use components having different characteristics according to the difference in output voltage in order to realize high efficiency of the device. For example, in a switching power supply device with a low voltage and large current output, if a diode rectification method is adopted as the output side circuit configuration of the power conversion transformer, the power loss during conduction increases, and a large heat dissipation measure is required. As a component to be mounted on a circuit board, a synchronous rectification method using a MOS type FET (field effect transistor) having a smaller on-resistance than a diode as a constituent element has been adopted.

そのため、従来は回路構成の違いによって回路基板がそれぞれ用意され、一方の回路基板にはダイオードを含むダイオード整流方式の出力側回路を実装し、他方の回路基板にはＦＥＴを含む同期整流方式の出力側回路を実装して、出力電圧に適した回路構成の装置をそれぞれ組立てていた。   For this reason, circuit boards are conventionally prepared depending on the circuit configuration, and a diode rectifier output circuit including a diode is mounted on one circuit board, and a synchronous rectifier output including an FET is mounted on the other circuit board. Side circuits were mounted, and each device with a circuit configuration suitable for the output voltage was assembled.

しかし上記従来技術では、出力電圧の違いによって回路基板を変更する必要があり、回路構成毎に異なる回路基板が必要となる。また、上述したトランスの二次側回路に組み込まれるダイオードやＦＥＴは、極性の違う異種部品ではあっても、同一若しくは類似のパッケージ形状のものを採用していると、誤って別な回路基板に実装するミスを生じ易い。そのため、組立作業の現場においては、共通する回路基板に対して異なる種類の部品を選択的に正しく装着し、最終的に望ましい回路構成の装置を効率良く組立てることが求められていた。   However, in the above prior art, it is necessary to change the circuit board depending on the output voltage, and a different circuit board is required for each circuit configuration. In addition, the diodes and FETs incorporated in the secondary circuit of the transformer described above, even if they are different parts with different polarities, are mistakenly placed on different circuit boards if they are of the same or similar package shape. Easy to make mounting mistakes. Therefore, in the field of assembly work, it has been required to selectively and correctly mount different types of components on a common circuit board and finally efficiently assemble a device having a desired circuit configuration.

本発明は上記の各問題点に着目してなされたもので、共通する回路基板に対して、実装ミスを低減しつつ異種部品を選択的に正しく装着し、別々な回路構成を構築し得る電子機器を提供することを、その目的とする。   The present invention has been made paying attention to each of the above-mentioned problems. An electronic device capable of selectively mounting different parts selectively on a common circuit board while reducing mounting errors and constructing different circuit configurations. The purpose is to provide equipment.

本発明は、上記目的を達成するために、回路基板と、第１リードを有する第１部品と、第２リードを有する第２部品とを備え、前記第１部品の第１リード若しくは前記第２部品の第２リードが選択的に接続される取付部を前記回路基板に配設し、前記第１リードと前記第２リードを異なる形状に形成した構成としている。   In order to achieve the above object, the present invention comprises a circuit board, a first component having a first lead, and a second component having a second lead, wherein the first lead or the second lead of the first component. An attachment portion to which a second lead of a component is selectively connected is provided on the circuit board, and the first lead and the second lead are formed in different shapes.

また本発明は、上記目的を達成するために、前記第１リードまたは前記第２リードの主リード部の何れかが選択的に接続可能な共通接続部と、前記第１リードの副リード部だけが接続可能な第１接続部と、前記第２リードの副リード部だけが接続可能な第２接続部とにより前記取付部が構成される。   In order to achieve the above object, according to the present invention, only the common connection portion to which either the first lead or the main lead portion of the second lead can be selectively connected and the sub lead portion of the first lead are provided. The attachment portion is configured by a first connection portion to which can be connected and a second connection portion to which only the sub lead portion of the second lead can be connected.

さらに本発明は、前記第１部品がダイオードであり、前記第２部品がＦＥＴであることを特徴とする。   Furthermore, the present invention is characterized in that the first component is a diode and the second component is an FET.

請求項１の発明によれば、第１部品若しくは第２部品の何れかを、回路構成に適した部品として共通する回路基板に選択的に実装できる。また、第１部品と第２部品は、そのパッケージ形状が同一であれば、第１部品の一部のリードおよび第２部品の一部のリードを互いに異なる形状に加工成形するだけで、回路基板への実装が可能になる。しかも、形状の異なる第１部品のリードと第２部品のリードを目視すれば、これらの第１部品と第２部品を明確に見分けることができるので、誤った部品を回路基板に実装するミスを低減できる。   According to the first aspect of the present invention, either the first component or the second component can be selectively mounted on a common circuit board as a component suitable for the circuit configuration. In addition, if the package shape of the first component and the second component is the same, the circuit board can be obtained by simply forming a part of the leads of the first component and a part of the leads of the second component into different shapes. Implementation is possible. Moreover, if the lead of the first component and the lead of the second component having different shapes are visually observed, the first component and the second component can be clearly distinguished, so that an error in mounting the wrong component on the circuit board can be made. Can be reduced.

請求項２の発明によれば、第１部品の主リード部を取付部の共通接続部に接続すると、第１部品の他の副リード部は自ずと取付部の第１接続部に接続され、別な第２部品のために設けられた第２接続部には何も接続されない。逆に、第２部品の主リード部を取付部の共通接続部に接続すると、第２部品の他の副リード部は自ずと取付部の第２接続部に接続され、別な第１部品のために設けられた第１接続部には何も接続されない。そのため、回路基板には回路構成に適した第１部品または第２部品が正しく接続されると共に、第１部品の副リード部または第２部品の副リード部の実装状態から、回路構成の違いを正しく見分けることができる。   According to the invention of claim 2, when the main lead portion of the first component is connected to the common connection portion of the attachment portion, the other sub lead portion of the first component is automatically connected to the first connection portion of the attachment portion, Nothing is connected to the second connection provided for the second component. Conversely, when the main lead part of the second part is connected to the common connection part of the attachment part, the other sub lead part of the second part is automatically connected to the second connection part of the attachment part, and for another first part. Nothing is connected to the first connecting portion provided in. Therefore, the first component or the second component suitable for the circuit configuration is correctly connected to the circuit board, and the difference in the circuit configuration is determined from the mounting state of the sub lead portion of the first component or the sub lead portion of the second component. Can be identified correctly.

請求項３の発明によれば、回路構成の違いによってダイオード若しくはＦＥＴを誤りなく回路基板に実装できる。   According to the invention of claim 3, the diode or the FET can be mounted on the circuit board without error due to the difference in the circuit configuration.

以下、本発明における電子機器の好ましい実施形態について、添付図面を参照しながら詳細に説明する。   Hereinafter, a preferred embodiment of an electronic device according to the present invention will be described in detail with reference to the accompanying drawings.

図１は、本実施例で提案する電子機器の一例として、スイッチング電源装置の回路構成を示したものである。同図において、１Ａ，１Ｂは装置に交流入力電圧を印加するための入力端子、２Ａ，２Ｂは所定の直流出力電圧が発生する出力端子であり、入力側と出力側とを絶縁する電力変換用のトランス３が、入力端子１Ａ，１Ｂと出力端子２Ａ，２Ｂとの間に配設される。   FIG. 1 shows a circuit configuration of a switching power supply device as an example of an electronic apparatus proposed in this embodiment. In the figure, 1A and 1B are input terminals for applying an AC input voltage to the apparatus, 2A and 2B are output terminals for generating a predetermined DC output voltage, and for power conversion that insulates the input side from the output side. The transformer 3 is disposed between the input terminals 1A and 1B and the output terminals 2A and 2B.

前記入力端子１Ａ，１Ｂとトランス３の入力側巻線３Ａとの間には、ブリッジダイオードからなる整流器４と、入力コンデンサ５と、主スイッチング素子６とによる入力側回路７が配設される。整流器４は入力端子１Ａ，１Ｂ間の交流電圧を全波整流するもので、ここで整流された電圧が整流器４の出力端子間に接続する入力コンデンサ５で平滑され、主スイッチング素子６のスイッチング動作によりトランス３の入力側巻線３Ａに断続的に印加される。主スイッチング素子６は図示されるように、半導体素子の一種であるＭＯＳ型ＦＥＴで構成されるが、代わりにバイポーラトランジスタなどの各種スイッチ素子を用いてもよい。また、主スイッチング素子６のスイッチング動作は、図示しない制御手段からゲートに印加されるパルス駆動信号によって行われる。   Between the input terminals 1A and 1B and the input side winding 3A of the transformer 3, an input side circuit 7 including a rectifier 4 made of a bridge diode, an input capacitor 5, and a main switching element 6 is disposed. The rectifier 4 performs full-wave rectification on the AC voltage between the input terminals 1A and 1B. The rectified voltage is smoothed by the input capacitor 5 connected between the output terminals of the rectifier 4, and the switching operation of the main switching element 6 is performed. Is intermittently applied to the input side winding 3A of the transformer 3. As shown in the figure, the main switching element 6 is constituted by a MOS type FET which is a kind of semiconductor element, but various switching elements such as a bipolar transistor may be used instead. The switching operation of the main switching element 6 is performed by a pulse drive signal applied to the gate from a control means (not shown).

一方、トランス３の出力側巻線３Ｂと出力端子２Ａ，２Ｂとの間には、ダイオード１１ＡまたはＭＯＳ型ＦＥＴ１１Ｂの何れかが選択的に用いられる整流素子１１と、同様にダイオード１２ＡまたはＭＯＳ型ＦＥＴ１２Ｂの何れかが選択的に用いられる転流素子１２と、チョークコイル１３と、出力コンデンサ１４とによる出力側回路１５Ａまたは出力側回路１５Ｂが配設される。ここでは、ダイオード整流方式の出力側回路１５Ａを採用した場合に、トランス３の出力側巻線３Ｂに整流素子１１としてのダイオード１１Ａが直列接続されると共に、この出力側巻線３Ｂとダイオード１１Ａとにより構成される直列回路の両端間に、転流素子１２としてのダイオード１２Ａが接続される。また、代わりに同期整流方式の出力側回路１５Ｂを採用すると、トランス３の出力側巻線３Ｂに整流素子１１としてのＭＯＳ型ＦＥＴ１１Ｂが直列接続されると共に、この出力側巻線３ＢとＭＯＳ型ＦＥＴ１１Ｂとにより構成される直列回路の両端間に、転流素子１２としてのＭＯＳ型ＦＥＴ１２Ｂが接続される。そして、各出力側回路１５Ａ，１５Ｂに共通して、何れも転流素子１２の両端間にはチョークコイル１３と出力コンデンサ１４とによる直列回路が接続され、出力コンデンサ１４の両端間に前記出力端子２Ａ，２Ｂが接続される。   On the other hand, between the output side winding 3B of the transformer 3 and the output terminals 2A and 2B, the rectifier element 11 in which either the diode 11A or the MOS type FET 11B is selectively used, and similarly the diode 12A or the MOS type FET 12B. An output side circuit 15 </ b> A or an output side circuit 15 </ b> B including a commutation element 12, a choke coil 13, and an output capacitor 14 are selectively used. Here, when the output side circuit 15A of the diode rectification method is adopted, a diode 11A as the rectifying element 11 is connected in series to the output side winding 3B of the transformer 3, and the output side winding 3B, the diode 11A, A diode 12A as the commutation element 12 is connected between both ends of the series circuit constituted by If a synchronous rectification type output side circuit 15B is employed instead, a MOS type FET 11B as a rectifying element 11 is connected in series to the output side winding 3B of the transformer 3, and the output side winding 3B and the MOS type FET 11B are connected. The MOS type FET 12B as the commutation element 12 is connected between both ends of the series circuit constituted by In common with each of the output side circuits 15A and 15B, a series circuit including a choke coil 13 and an output capacitor 14 is connected between both ends of the commutation element 12, and the output terminal is connected between both ends of the output capacitor 14. 2A and 2B are connected.

そして、図１に示すダイオード整流方式の出力側回路１５Ａでは、主スイッチング素子６がオンすると、出力側巻線３Ｂに誘起される電圧によって、ダイオード１１Ａがオンすると共にダイオード１２Ａがオフし、この誘起電圧がチョークコイル１３を通して出力コンデンサ１４で平滑され、出力端子２Ａ，２Ｂに直流出力電圧として発生する。また、主スイッチング素子６がオフすると、今度はダイオード１１Ａがオフすると共に、ダイオード１２Ａがオンすることにより、チョークコイル１３の誘起電圧が出力コンデンサ１４で平滑され、これが出力端子２Ａ，２Ｂに直流出力電圧として発生する。   1, when the main switching element 6 is turned on, the diode 11A is turned on and the diode 12A is turned off by the voltage induced in the output side winding 3B. The voltage is smoothed by the output capacitor 14 through the choke coil 13 and generated as a DC output voltage at the output terminals 2A and 2B. When the main switching element 6 is turned off, the diode 11A is turned off and the diode 12A is turned on, whereby the induced voltage of the choke coil 13 is smoothed by the output capacitor 14 and this is output to the output terminals 2A and 2B as a DC output. Generated as a voltage.

一方、図１に示す同期整流方式の出力側回路１５Ｂでは、前記主スイッチング素子６に同期して交互にオン・オフを繰り返すようなゲート駆動信号が、出力側回路１５Ｂを構成するＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂに与えられる。このゲート駆動信号は、前述の制御手段から与えられてもよいし、出力側巻線３Ｂの誘起電圧を利用してもよく、ここでは特に限定しない。そして、主スイッチング素子６がオンすると、ＭＯＳ型ＦＥＴ１１Ｂがオンすると共にＭＯＳ型ＦＥＴ１２Ｂがオフし、出力側巻線３Ｂの誘起電圧がチョークコイル１３を通して出力コンデンサ１４で平滑され、これが出力端子２Ａ，２Ｂに直流出力電圧として発生する。また、主スイッチング素子６がオフすると、今度はＭＯＳ型ＦＥＴ１１Ｂがオフすると共に、ＭＯＳ型ＦＥＴ１２Ｂがオンすることにより、チョークコイル１３の誘起電圧が出力コンデンサ１４で平滑され、これが出力端子２Ａ，２Ｂに直流出力電圧として発生するようになっている。   On the other hand, in the synchronous rectification type output side circuit 15B shown in FIG. 1, a gate drive signal that alternately repeats on / off in synchronization with the main switching element 6 is applied to the MOS FET 11B constituting the output side circuit 15B, 12B. This gate drive signal may be given from the aforementioned control means, or may use the induced voltage of the output side winding 3B, and is not particularly limited here. When the main switching element 6 is turned on, the MOS type FET 11B is turned on and the MOS type FET 12B is turned off, and the induced voltage of the output side winding 3B is smoothed by the output capacitor 14 through the choke coil 13, which is output terminals 2A, 2B. Is generated as a DC output voltage. When the main switching element 6 is turned off, the MOS type FET 11B is turned off, and the MOS type FET 12B is turned on, whereby the induced voltage of the choke coil 13 is smoothed by the output capacitor 14, and this is applied to the output terminals 2A and 2B. It is generated as a DC output voltage.

次に、前記ダイオード１１Ａ，１２ＡおよびＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂの外観構成について、これに対応する図２や図３を参照しながらそれぞれ説明する。   Next, the external configuration of the diodes 11A and 12A and the MOS type FETs 11B and 12B will be described with reference to FIGS. 2 and 3 corresponding thereto.

図２は、第１部品であるダイオード１１Ａ，１２Ａの外観図を示すものである。同図において、２２はダイオード１１Ａ，１２Ａとしての素子本体を構成するパッケージ本体で、このパッケージ本体２２の一側には、外部との電気的な導通を図るために、第１リードに相当する複数の導電性リード２３，２４，２５が並設される。ここでは一例として、正面から見て中央に配置されたリード２４を、ダイオード１１Ａ，１２Ａのアノード（記号Ａとして示す）とし、その両側に配置された各リード２３，２５を、ダイオード１１Ａ，１２Ａのカソード（記号Ｋとして示す）としている。但し、リード２３，２４，２５はその本数を含めて、図２以外の別な配置構成であっても構わない。   FIG. 2 is an external view of the diodes 11A and 12A that are the first components. In the figure, reference numeral 22 denotes a package main body constituting an element main body as the diodes 11A and 12A. A plurality of ones corresponding to the first leads are provided on one side of the package main body 22 so as to be electrically connected to the outside. The conductive leads 23, 24, and 25 are arranged in parallel. Here, as an example, the lead 24 arranged in the center when viewed from the front is the anode (shown as symbol A) of the diodes 11A and 12A, and the leads 23 and 25 arranged on both sides thereof are the diodes 11A and 12A. The cathode (shown as symbol K). However, the leads 23, 24, and 25 may have other arrangement configurations than those shown in FIG.

図３は、第２部品であるＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂの外観図を示すものである。同図において、３２はＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂとしての素子本体を構成するパッケージ本体で、このパッケージ本体３２の一側には、外部との電気的な導通を図るために、第２リードに相当する複数の導電性リード３３，３４，３５が並設される。ここでは一例として、正面から見て中央に配置されたリード３４を、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのドレイン（記号Ｄとして示す）とし、その一側に配置されたリード３３を、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのゲート（記号Ｇとして示す）とし、逆側である他側に配置されたリード３５を、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのソース（記号Ｓとして示す）としている。但しここでも、リード３３，３４，３５はその本数を含めて、図３以外の別な配置構成であっても構わない。   FIG. 3 is an external view of the MOS FETs 11B and 12B, which are the second components. In the figure, reference numeral 32 denotes a package body constituting an element body as the MOS type FETs 11B and 12B. One side of the package body 32 corresponds to a second lead in order to achieve electrical continuity with the outside. A plurality of conductive leads 33, 34, and 35 are arranged in parallel. Here, as an example, the lead 34 arranged in the center when viewed from the front is the drain (shown as symbol D) of the MOS type FETs 11B and 12B, and the lead 33 arranged on one side thereof is the drain of the MOS type FETs 11B and 12B. A gate (shown as symbol G) is used as a lead 35 (shown as symbol S) of the MOS FETs 11B and 12B. However, here, the leads 33, 34, and 35 may have other arrangement configurations than those shown in FIG.

図２と図３の各外観図を比較すると、ダイオード１１Ａ，１２Ａのパッケージ本体２２とＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのパッケージ本体３２は同一の形状を有しており、パッケージ本体２２に設けられるリード２３，２４，２５と、パッケージ本体３２に設けられるリード３３，３４，３５は、それぞれが同じ基端位置から延びている。つまり、ここでのダイオード１１Ａ，１２ＡとＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂは、好ましくは例えばＴＯ−２２０やＴＯ−３Ｐなどのように、同一のパッケージ形状のものを使用している。   2 and FIG. 3 are compared, the package body 22 of the diodes 11A and 12A and the package body 32 of the MOS type FETs 11B and 12B have the same shape, and leads 23, 24 and 25, and leads 33, 34, and 35 provided on the package main body 32 respectively extend from the same base end position. That is, the diodes 11A and 12A and the MOS type FETs 11B and 12B here preferably use the same package shape such as TO-220 and TO-3P.

一方、ダイオード１１Ａ，１２Ａのリード２３，２４，２５と、それに対応するＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３４，３５の形状について着目すると、共に主リード部に相当するリード２４とリード３４は、パッケージ本体２２若しくはパッケージ本体３２の一側を基端として同じ位置から同じ形状に折曲げ形成されているが、ダイオード１１Ａ，１２Ａの副リード部であるリード２３，２５は、パッケージ本体２２の一側から直線上に延びているのに対して、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂの副リード部であるリード３３，３５は、パッケージ本体３２の一側からリード３４と逆側に折曲げ形成されており、ダイオード１１Ａ，１２Ａのリード２４とリード２３，２５との間のピッチ（間隔）が、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３４とリード３３，３５との間のピッチよりも狭くなっている。   On the other hand, focusing on the shapes of the leads 23, 24, and 25 of the diodes 11A and 12A and the corresponding leads 33, 34, and 35 of the MOS type FETs 11B and 12B, the leads 24 and 34 corresponding to the main lead portion are both The package body 22 or the package body 32 is bent into the same shape from the same position with one side as a base end, but the leads 23 and 25 which are sub lead portions of the diodes 11A and 12A are on one side of the package body 22. In contrast, the leads 33 and 35, which are sub lead portions of the MOS type FETs 11B and 12B, are bent from one side of the package body 32 to the opposite side of the lead 34, and thus diodes. The pitch (interval) between the leads 24 of 11A and 12A and the leads 23 and 25 is determined by the MOS type FET 11B, 1 It is narrower than the pitch between the leads 34 and the leads 33, 35 B.

別な変形例として、例えばＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３５を直線上に形成する一方で、ダイオード１１Ａ，１２Ａのリード２３，２５を折曲げ形成して、本実施例とは逆に、ダイオード１１Ａ，１２Ａのリード２４とリード２３，２５との間のピッチ（間隔）を、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３４とリード３３，３５との間よりも広く形成してもよい。また、本実施例ではダイオード１１Ａ，１２Ａのカソードであるリード２４と、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのドレインであるリード３４とを、電気配線上で共通する主リード部としているが、ダイオード１１Ａ，１２Ａのアノードであるリード２５と、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのソースであるリード３５とを、単独若しくはリード２４，３４と同様に主リード部として同一形状にし、電気配線上で異なるダイオード１１Ａ，１２Ａのアノードとしてのリード２３と、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのゲートとしてのリード３３を、異なる形状に形成してもよい。その他、第１部品や第２部品は実施例中のダイオード１１Ａ，１２ＡやＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂに限らず、別の部品であっても構わない。さらに、図２や図３に示すリード挿入タイプに代わって、表面実装タイプのパッケージ形状であってもよい。   As another modification, for example, the leads 33 and 35 of the MOS type FETs 11B and 12B are formed on a straight line, while the leads 23 and 25 of the diodes 11A and 12A are formed by bending. The pitch (interval) between the leads 24 and the leads 23 and 25 of the diodes 11A and 12A may be formed wider than that between the leads 34 and the leads 33 and 35 of the MOS type FETs 11B and 12B. Further, in this embodiment, the lead 24 that is the cathode of the diodes 11A and 12A and the lead 34 that is the drain of the MOS type FETs 11B and 12B are the main lead portions that are common on the electrical wiring, but the diodes 11A and 12A The lead 25 that is the anode and the lead 35 that is the source of the MOS FETs 11B and 12B are made the same shape as the main lead part alone or in the same way as the leads 24 and 34, and serve as anodes of the diodes 11A and 12A that are different on the electrical wiring. The lead 23 and the lead 33 as the gates of the MOS FETs 11B and 12B may be formed in different shapes. In addition, the first component and the second component are not limited to the diodes 11A and 12A and the MOS type FETs 11B and 12B in the embodiments, and may be other components. Furthermore, instead of the lead insertion type shown in FIGS. 2 and 3, a surface mounting type package shape may be used.

図４は、前記ダイオード１１Ａ，１２ＡまたはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂの何れかが選択的に装着される回路基板４１を部分的に示したものである。同図において、４２は共通接続部としてのスルーホールであり、これはダイオード１１Ａ，１２Ａのリード２４またはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３４の何れかを選択的に挿入および接続できる形状で、回路基板４１の適所に設けられる。また４３は、ダイオード１１Ａ，１２Ａのリード２４をスルーホール４２に挿入したときに、このダイオード１１Ａ，１２Ａのリード２３，２５だけが挿入および接続できる第１接続部としてのスルーホールである。さらに、このスルーホール４３とは別な位置には、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３４をスルーホール４２に挿入したときに、このＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３５だけが挿入および接続できる第２接続部としてのスルーホール４４が設けられる。   FIG. 4 partially shows a circuit board 41 on which any one of the diodes 11A and 12A or the MOS type FETs 11B and 12B is selectively mounted. In the figure, reference numeral 42 denotes a through hole as a common connection portion, which has a shape capable of selectively inserting and connecting either the lead 24 of the diodes 11A and 12A or the lead 34 of the MOS type FETs 11B and 12B. It is provided at 41 appropriate places. Reference numeral 43 denotes a through hole serving as a first connecting portion into which only the leads 23 and 25 of the diodes 11A and 12A can be inserted and connected when the leads 24 of the diodes 11A and 12A are inserted into the through holes 42. Further, at positions different from the through holes 43, when the leads 34 of the MOS FETs 11B and 12B are inserted into the through holes 42, only the leads 33 and 35 of the MOS FETs 11B and 12B can be inserted and connected. A through hole 44 is provided as two connecting portions.

これらのスルーホール４３，４４は、スルーホール４２と同様に回路基板４１に配設されるが、ダイオード１１Ａ，１２ＡやＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂが表面実装タイプのものであれば、取付部である各スルーホール４２，４３，４４に代わって、同じく取付部としての導電パッドを設けるのが好ましい。これらのスルーホール４２，４３，４４には、各部品を挿入および接続した後で図１に示す出力側回路１５Ａまたは出力側回路１５Ｂが構築できるように、回路基板４１上で導電性の回路パターン（図示せず）が各々形成される。   These through holes 43 and 44 are arranged on the circuit board 41 in the same manner as the through holes 42. However, if the diodes 11A and 12A and the MOS type FETs 11B and 12B are of the surface mounting type, each of the through holes 43 and 44 is an attachment portion. In place of the through holes 42, 43, 44, it is preferable to provide a conductive pad as a mounting portion. In these through holes 42, 43, and 44, conductive circuit patterns are formed on the circuit board 41 so that the output side circuit 15A or the output side circuit 15B shown in FIG. (Not shown) are formed.

なお、図４に示すスルーホール４２，４３，４４の形状や配置関係を、ダイオード１１Ａ，１２ＡやＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂの形状に合わせて適宜変更してよいことは勿論である。これらのスルーホール４２，４３，４４を構成要素として、回路基板４１には、ダイオード１１Ａ，１２Ａのリード２３，２４，２５若しくはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３４，３５が選択的に挿入および接続され、最終的にダイオード１１Ａ，１２Ａ若しくはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂが当該回路基板４１に実装される取付部４５が配設される。   Needless to say, the shape and arrangement relationship of the through holes 42, 43, 44 shown in FIG. 4 may be appropriately changed according to the shapes of the diodes 11A, 12A and the MOS type FETs 11B, 12B. With these through holes 42, 43, 44 as constituent elements, leads 23, 24, 25 of the diodes 11A, 12A or leads 33, 34, 35 of the MOS FETs 11B, 12B are selectively inserted and inserted into the circuit board 41. An attachment portion 45 is disposed, in which the diodes 11A and 12A or the MOS type FETs 11B and 12B are finally mounted on the circuit board 41.

上記構成において、ダイオード整流方式の出力側回路１５Ａを含むスイッチング電源装置を組立てる場合には、回路基板４１の他に、出力側回路１５Ａを構成するダイオード１１Ａ，１２Ａを他の部品と共に予め用意する。このとき、ダイオード１１Ａ，１２Ａのリード２３，２５とＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３５は、その形状が明確に異なるため、誤ってＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂを選択する可能性は低減する。   In the above configuration, when assembling a switching power supply including the diode rectification type output side circuit 15A, in addition to the circuit board 41, the diodes 11A and 12A constituting the output side circuit 15A are prepared in advance together with other components. At this time, since the shapes of the leads 23 and 25 of the diodes 11A and 12A and the leads 33 and 35 of the MOS type FETs 11B and 12B are clearly different, the possibility of selecting the MOS type FETs 11B and 12B by mistake is reduced.

その後、取付部４５において、スルーホール４２にダイオード１１Ａ，１２Ａのリード２４を挿入すると、当該ダイオード１１Ａ，１２Ａのリード２４と他のリード２３，２５との位置関係に対応して、スルーホール４２と別なスルーホール４３が設けられていることから、このスルーホール４３にリード２３，２５が無理なく挿入する。スルーホール４３の近傍には、ダイオード１１Ａ，１２Ａのアノードを示す「Ａ」なる文字が、ダイオード１１Ａ，１２Ａの識別部として回路基板４１上に印刷形成されているので、取付部４５にダイオード１１Ａ，１２Ａが正しく挿入できたことを目視で容易に確認できる。後は、別なスルーホールに挿入された他の部品と共に、各リード２３，２４，２５をスルーホール４２，４３に半田付け接続することで、ダイオード１１Ａ，１２Ａを含む各部品の回路基板４１への実装が誤りなく完了する。   Thereafter, when the lead 24 of the diodes 11A and 12A is inserted into the through hole 42 at the mounting portion 45, the through hole 42 and the lead 24 corresponding to the positional relationship between the lead 24 of the diode 11A and 12A and the other leads 23 and 25 are Since another through hole 43 is provided, the leads 23 and 25 are inserted into the through hole 43 without difficulty. In the vicinity of the through hole 43, the letter “A” indicating the anode of the diodes 11A and 12A is printed on the circuit board 41 as an identification part of the diodes 11A and 12A. It can be easily confirmed visually that 12A has been correctly inserted. Thereafter, each lead 23, 24, 25 is soldered and connected to the through holes 42, 43 together with other parts inserted into other through holes, to the circuit board 41 of each part including the diodes 11 A, 12 A. Implementation is completed without error.

これとは別に、同期整流方式の出力側回路１５Ｂを含むスイッチング電源装置を組立てる場合には、回路基板４１の他に、出力側回路１５Ｂを構成するＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂを他の部品と共に予め用意する。この場合も、ダイオード１１Ａ，１２Ａのリード２３，２５とＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３５は、お互いに形状が明確に異なるため、誤ってダイオード１１Ａ，１２Ａを選択する可能性は低減する。また回路基板４１は、出力側回路１５Ａを含むスイッチング電源装置の組立時と同じものを利用できるので、回路構成の違いによって回路基板４１を設計変更する必要もない。   Apart from this, when assembling a switching power supply including the synchronous rectification output side circuit 15B, in addition to the circuit board 41, the MOS type FETs 11B and 12B constituting the output side circuit 15B are prepared in advance together with other components. To do. Also in this case, since the leads 23 and 25 of the diodes 11A and 12A and the leads 33 and 35 of the MOS FETs 11B and 12B are clearly different from each other, the possibility of selecting the diodes 11A and 12A by mistake is reduced. Since the circuit board 41 can use the same circuit board 41 as that used when assembling the switching power supply device including the output side circuit 15A, it is not necessary to change the design of the circuit board 41 due to the difference in circuit configuration.

その後、取付部４５において、スルーホール４２にＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３４を挿入すると、当該ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３４と他のリード３３，３５との位置関係に対応して、スルーホール４２と別なスルーホール４４が設けられていることから、このスルーホール４４にリード３３，３５が無理なく挿入する。スルーホール４４の近傍には、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのソースとゲートを示す「Ｓ」，「Ｇ」なるそれぞれの文字が、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂの識別部として回路基板４１上に印刷形成されているので、この場合は取付部４５にＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂが正しく挿入できたことを目視で容易に確認できる。後は、別なスルーホールに挿入された他の部品と共に、各リード３３，３４，３５をスルーホール４２，４４に半田付け接続することで、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂを含む各部品の回路基板４１への実装が誤りなく完了する。   After that, when the lead 34 of the MOS type FETs 11B and 12B is inserted into the through hole 42 in the mounting portion 45, the through hole corresponds to the positional relationship between the lead 34 of the MOS type FET 11B and 12B and the other leads 33 and 35. Since the through hole 44 different from 42 is provided, the leads 33 and 35 are inserted into the through hole 44 without difficulty. In the vicinity of the through hole 44, the letters “S” and “G” indicating the sources and gates of the MOS FETs 11B and 12B are printed on the circuit board 41 as identification parts of the MOS FETs 11B and 12B. Therefore, in this case, it can be easily confirmed visually that the MOS FETs 11B and 12B have been correctly inserted into the mounting portion 45. Thereafter, the leads 33, 34, and 35 are soldered and connected to the through holes 42 and 44 together with other parts inserted into the other through holes, so that the circuit boards 41 of the respective parts including the MOS type FETs 11B and 12B. Implementation is completed without error.

以上のように、本実施例では回路基板４１と、第１リードとして複数のリード２３，２４，２５を有する第１部品たるダイオード１１Ａ，１２Ａと、第２リードとして複数のリード３３，３４，３５を有する第２部品たるＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂとを、電子機器であるスイッチング電源装置の構成要素として備えている。そして、ダイオード１１Ａ，１２Ａのリード２３，２４，２５若しくはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３４，３５の何れか一方が選択的に接続され、複数のスルーホール４２，４３，４４からなる取付部４５を回路基板４１の適所に配設すると共に、ダイオード１１Ａ，１２Ａの一部のリード２３，２５と、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂの一部のリード３３，３５とを異なる形状に形成している。   As described above, in this embodiment, the circuit board 41, the diodes 11A and 12A, which are the first components having the plurality of leads 23, 24, and 25 as the first leads, and the plurality of leads 33, 34, and 35 as the second leads. MOS-type FETs 11B and 12B, which are second parts having the above, are provided as components of a switching power supply device that is an electronic device. Then, any one of the leads 23, 24, 25 of the diodes 11A, 12A or the leads 33, 34, 35 of the MOS type FETs 11B, 12B is selectively connected, and a mounting portion comprising a plurality of through holes 42, 43, 44 45 are arranged at appropriate positions on the circuit board 41, and some leads 23 and 25 of the diodes 11A and 12A and some leads 33 and 35 of the MOS type FETs 11B and 12B are formed in different shapes.

このようにすると、ダイオード１１Ａ，１２Ａ若しくはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂの何れかを、回路構成に適した部品として共通する回路基板４１に選択的に実装できる。特にここでは、出力側回路１５Ａ，１５Ｂひいては出力電圧の違いに応じて、特性のよい部品をダイオード１１Ａ，１２Ａ若しくはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂの何れかから選択的に使用でき、電子機器たるスイッチング電源装置として高効率化を実現できる。   In this way, any one of the diodes 11A and 12A or the MOS type FETs 11B and 12B can be selectively mounted on the common circuit board 41 as a component suitable for the circuit configuration. In particular, here, depending on the output side circuits 15A and 15B and the difference in output voltage, a component having good characteristics can be selectively used from either the diodes 11A and 12A or the MOS type FETs 11B and 12B. High efficiency can be realized.

また、ダイオード１１Ａ，１２ＡとＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂは、そのパッケージ形状が同一であれば、一部のリード２３，２５および一部のリード３３，３５を互いに異なる形状に加工成形するだけで、回路基板４１への実装が可能になる。しかも、形状の異なるダイオード１１Ａ，１２Ａのリード２３，２５とＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３５を目視すれば、これらのダイオード１１Ａ，１２ＡとＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂを明確に見分けることができるので、誤った部品を回路基板４１に実装するミスを低減できる。   Further, if the package shape of the diodes 11A and 12A and the MOS type FETs 11B and 12B is the same, it is possible to process the circuit by simply forming some leads 23 and 25 and some leads 33 and 35 into different shapes. Mounting on the substrate 41 becomes possible. Moreover, if the leads 23 and 25 of the diodes 11A and 12A having different shapes and the leads 33 and 35 of the MOS type FETs 11B and 12B are visually observed, the diodes 11A and 12A and the MOS type FETs 11B and 12B can be clearly distinguished. Thus, mistakes in mounting wrong components on the circuit board 41 can be reduced.

その結果、共通する回路基板４１に対して、実装ミスを低減しつつ異種の部品であるダイオード１１Ａ，１２ＡとＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂとを選択的に正しく装着し、別々な回路構成を構築し得る電子機器としてのスイッチング電源装置を提供できる。   As a result, it is possible to selectively mount the diodes 11A and 12A and the MOS type FETs 11B and 12B, which are different types of components, on the common circuit board 41 while reducing mounting errors, and to construct separate circuit configurations. A switching power supply device as an electronic device can be provided.

また本実施例は、主リード部であるリード２４と、それ以外の副リード部であるリード２３，２５で、前記ダイオード１１Ａ，１２Ａのリード２３，２４，２５を構成する一方で、主リード部であるリード３４と、それ以外の副リード部であるリード３３，３５で、前記ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３４，３５を構成し、ダイオード１１Ａ，１２Ａのリード２４またはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３４の何れかが選択的に接続可能な共通接続部としてのスルーホール４２と、ダイオード１１Ａ，１２Ａのリード２３，２５だけが接続可能な第１接続部としてのスルーホール４３と、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３３，３５だけが接続可能な第２接続部としてのスルーホール４４とにより、回路基板４１に設けた取付部４５が構成される。   In this embodiment, the lead 24 as the main lead portion and the leads 23 and 25 as the other sub lead portions constitute the leads 23, 24 and 25 of the diodes 11A and 12A, while the main lead portion. The lead 34 and the other lead leads 33 and 35 constitute the leads 33, 34 and 35 of the MOS type FETs 11B and 12B, and the leads 24 of the diodes 11A and 12A or the MOS type FETs 11B and 12B. Through hole 42 as a common connection portion to which any one of the leads 34 can be selectively connected, a through hole 43 as a first connection portion to which only the leads 23 and 25 of the diodes 11A and 12A can be connected, and a MOS type A circuit board 41 is formed by a through hole 44 as a second connection portion to which only the leads 33 and 35 of the FETs 11B and 12B can be connected. Mounting portion 45 provided is formed.

こうすると、ダイオード１１Ａ，１２Ａのリード２４を取付部４５のスルーホール４２に接続すると、他のリード２３，２５は自ずと取付部４５のスルーホール４３に接続され、別なＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのために設けられたスルーホール４４には何も接続されない。逆に、ＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂのリード３４を取付部４５のスルーホール４２に接続すると、他のリード３３，３５は自ずと取付部４５のスルーホール４４に接続され、別なダイオード１１Ａ，１２Ａのために設けられたスルーホール４３には何も接続されない。そのため、回路基板４１には回路構成に適した部品であるダイオード１１Ａ，１２ＡまたはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂが正しく接続されると共に、リード２３，２５またはリード３３，３５の実装状態から、回路構成の違いを正しく見分けることができる。   In this way, when the leads 24 of the diodes 11A and 12A are connected to the through hole 42 of the mounting portion 45, the other leads 23 and 25 are naturally connected to the through hole 43 of the mounting portion 45, and for another MOS type FET 11B and 12B. Nothing is connected to the through-hole 44 provided in. On the contrary, when the leads 34 of the MOS FETs 11B and 12B are connected to the through hole 42 of the mounting portion 45, the other leads 33 and 35 are automatically connected to the through hole 44 of the mounting portion 45, and for the other diodes 11A and 12A. Nothing is connected to the through-hole 43 provided in. Therefore, the diodes 11A and 12A or the MOS type FETs 11B and 12B, which are parts suitable for the circuit configuration, are correctly connected to the circuit board 41, and the circuit configuration is different from the mounting state of the leads 23 and 25 or the leads 33 and 35. Can be identified correctly.

さらに本発明は、前記第１部品がダイオード１１Ａ，１２Ａであり、前記第２部品がＦＥＴすなわちＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂであることを特徴とする。   Further, the present invention is characterized in that the first component is a diode 11A, 12A, and the second component is an FET, that is, a MOS type FET 11B, 12B.

これによって、回路構成の違いによってダイオード１１Ａ，１２Ａ若しくはＭＯＳ型ＦＥＴ１１Ｂ，１２Ｂを誤りなく回路基板に実装できる。   As a result, the diodes 11A and 12A or the MOS type FETs 11B and 12B can be mounted on the circuit board without error depending on the circuit configuration.

なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。説明の都合上、実施例では電子機器としてスイッチング電源装置を示したが、それ以外のものであっても何等差し支えない。また、取付部に関しても、スルーホールや導電パッド以外で構成されていてもよい。   In addition, this invention is not limited to the said Example, A various deformation | transformation implementation is possible in the range of the summary of this invention. For convenience of explanation, the switching power supply device is shown as an electronic device in the embodiment, but other devices may be used. Further, the attachment portion may be configured by other than through holes and conductive pads.

本発明の実施例１を示す電子機器としてのスイッチング電源装置の回路図である。1 is a circuit diagram of a switching power supply device as an electronic apparatus showing Embodiment 1 of the present invention. FIG. 同上、ダイオードの外観構成を示す正面図，側面図および斜視図である。FIG. 3 is a front view, a side view, and a perspective view showing the external configuration of the diode. 同上、ＭＯＳ型ＦＥＴの外観構成を示す正面図，側面図および斜視図である。It is a front view, a side view, and a perspective view showing the external configuration of the MOS type FET. 同上、図２のダイオードまたは図３のＭＯＳ型ＦＥＴの何れかが挿入実装される回路基板の部分平面図である。4 is a partial plan view of a circuit board on which either the diode of FIG. 2 or the MOS type FET of FIG. 3 is inserted and mounted.

符号の説明Explanation of symbols

１１Ａ，１２Ａ ダイオード（第１部品）
１１Ｂ，１２Ｂ ＭＯＳ型ＦＥＴ（ＦＥＴ，第２部品）
２３ リード（第１リード，副リード部）
２４ リード（第１リード，主リード部）
２５ リード（第１リード，副リード部）
３３ リード（第２リード，副リード部）
３４ リード（第２リード，主リード部）
３５ リード（第２リード，副リード部）
４１ 回路基板
４２ スルーホール（共通接続部）
４３ スルーホール（第１接続部）
４４ スルーホール（第２接続部）
４５ 取付部 11A, 12A Diode (first part)
11B, 12B MOS type FET (FET, second component)
23 Lead (first lead, sub lead part)
24 lead (first lead, main lead)
25 Lead (first lead, sub lead part)
33 Lead (second lead, sub lead part)
34 Lead (second lead, main lead)
35 Lead (second lead, sub lead part)
41 Circuit board 42 Through hole (common connection part)
43 Through hole (first connection part)
44 Through hole (second connection part)
45 Mounting part

Claims (3)

回路基板と、
第１リードを有する第１部品と、
第２リードを有する第２部品とを備え、
前記第１部品の第１リード若しくは前記第２部品の第２リードが選択的に接続される取付部を前記回路基板に配設し、
前記第１リードと前記第２リードを異なる形状に形成したことを特徴とする電子機器。 A circuit board;
A first component having a first lead;
A second part having a second lead,
A mounting portion for selectively connecting the first lead of the first component or the second lead of the second component is disposed on the circuit board;
An electronic apparatus, wherein the first lead and the second lead are formed in different shapes. 前記取付部は、前記第１リードまたは前記第２リードの主リード部の何れかが選択的に接続可能な共通接続部と、
前記第１リードの副リード部だけが接続可能な第１接続部と、
前記第２リードの副リード部だけが接続可能な第２接続部とにより構成されることを特徴とする請求項１記載の電子機器。 The mounting portion includes a common connection portion to which either the first lead or the main lead portion of the second lead can be selectively connected;
A first connecting part to which only the sub lead part of the first lead can be connected;
The electronic device according to claim 1, wherein the electronic device is configured by a second connection portion to which only the sub lead portion of the second lead can be connected. 前記第１部品がダイオードであり、前記第２部品がＦＥＴであることを特徴とする請求項１又は２記載の電子機器。   3. The electronic apparatus according to claim 1, wherein the first component is a diode, and the second component is a FET.
JP2008251573A 2008-09-29 2008-09-29 Electronic apparatus Pending JP2010087032A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008251573A JP2010087032A (en) 2008-09-29 2008-09-29 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008251573A JP2010087032A (en) 2008-09-29 2008-09-29 Electronic apparatus

Publications (1)

Publication Number Publication Date
JP2010087032A true JP2010087032A (en) 2010-04-15

Family

ID=42250747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008251573A Pending JP2010087032A (en) 2008-09-29 2008-09-29 Electronic apparatus

Country Status (1)

Country Link
JP (1) JP2010087032A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338491B2 (en) 2015-02-17 2019-07-02 Canon Kabushiki Kaisha Optical scanning apparatus and optical scanning apparatus system
JP2023503634A (en) * 2019-11-27 2023-01-31 ザ・ノコ・カンパニー Semiconductor devices, printed circuit boards (PCBs), and methods of interfacing control pins (gate pins) of power semiconductor devices (MOSFETs) to printed circuit boards (PCBs) in battery management systems (BMS)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515467U (en) * 1991-08-05 1993-02-26 住友電気工業株式会社 Semiconductor element mounting structure
JPH0536875U (en) * 1991-09-20 1993-05-18 トキコ株式会社 Electronic component mounting structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515467U (en) * 1991-08-05 1993-02-26 住友電気工業株式会社 Semiconductor element mounting structure
JPH0536875U (en) * 1991-09-20 1993-05-18 トキコ株式会社 Electronic component mounting structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338491B2 (en) 2015-02-17 2019-07-02 Canon Kabushiki Kaisha Optical scanning apparatus and optical scanning apparatus system
JP2023503634A (en) * 2019-11-27 2023-01-31 ザ・ノコ・カンパニー Semiconductor devices, printed circuit boards (PCBs), and methods of interfacing control pins (gate pins) of power semiconductor devices (MOSFETs) to printed circuit boards (PCBs) in battery management systems (BMS)
JP7408804B2 (en) 2019-11-27 2024-01-05 ザ・ノコ・カンパニー How to interface control pins (gate pins) of power semiconductor devices (MOSFETs) to printed circuit boards (PCBs) in semiconductor devices, printed circuit boards (PCBs), and battery management systems (BMS)

Similar Documents

Publication Publication Date Title
JP2020053593A (en) Substrate with built-in mos transistor and switching power supply using the same
JP2009043820A (en) High-efficiency module
JP4793225B2 (en) Inverter device
US9231480B2 (en) Power supply device and a synchronous rectifier PCB
US10411609B2 (en) Substrate mounted inverter device
JP2007274759A (en) Power supply
JP2010087032A (en) Electronic apparatus
CN100562216C (en) The heat abstractor that is used for electric equipment
JP2008016582A (en) Printed circuit board for electronic device
JP3203085U (en) DC / DC converter module
JP5683672B1 (en) Power supply
JP4711239B2 (en) Output circuit structure of power supply
JP2019201187A (en) Electronic circuit device
US10314164B1 (en) Circuit board assemblies and methods of assembling circuit boards and bus bars
JP2019134591A (en) Power converter
JP2014183719A (en) Member for holding distance between substrates, and inverter device
JP2006302520A (en) Sheet metal wiring structure
JP2008004789A (en) Smoothing capacitor mounting structure of inverter
JP4503388B2 (en) BRIDGE DEVICE AND POWER SUPPLY DEVICE USING THE SAME
JP2008098326A (en) Printed wiring board, and circuit modification method
JP2007236105A (en) Power module
JP7081476B2 (en) Circuit board configuration
JP2006060140A (en) Electronic component control board and method for assembling same
JP4854554B2 (en) Output circuit structure of power supply
JP6373901B2 (en) High efficiency module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A977 Report on retrieval

Effective date: 20120611

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121105