JP2010085475A - 表示パネルモジュール及び電子機器 - Google Patents

Abstract

【課題】表示パネルの高精細化時や高周波数化時に好適な駆動技術を提案する。
【解決手段】自発光型の表示パネルモジュールとして、（１）保持容量と、駆動トランジスタと、サンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、（２）信号線に、対応する電位を印加する第１の駆動部と、（３）サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、（４）発光期間の初期期間の終了後、駆動トランジスタの制御電極の電位を、カップリング動作を通じて下降させる第３の駆動部とを有するものを提案する。
【選択図】図１６

Description

この明細書で説明する発明は、電流駆動型の自発光素子を駆動する画素回路の駆動技術に関する。なお、この明細書で提案する発明は、表示パネルモジュール及び当該表示パネルモジュールを搭載する各種の電子機器としての側面も有する。

以下では、アクティブマトリクス駆動方式の有機ＥＬパネルモジュールを例に、パネル構造とその駆動動作例を説明する。
図１に、有機ＥＬパネルモジュールのシステム構造例を示す。図１に示す有機Ｅlパネルモジュール１は、画素アレイ部３と、その駆動回路である信号線駆動部５、制御線駆動部７及び９で構成される。
画素アレイ部３には、ホワイトユニットを構成する１画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置されている。

図２に、ホワイトユニットとしての１画素を構成するサブ画素１１の配列例を示す。図２の場合、１画素は、Ｒ（赤）画素１１、Ｇ（緑）画素１１、Ｂ（青）画素１１の集合体として構成される。従って、画素アレイ部３の垂直解像度をＭ、水平解像度をＮとすると、画素アレイ部３の総サブ画素数は、Ｍ×Ｎ×３で与えられる。
図１では、画素アレイ部３を構成する画素構造の最小単位であるサブ画素１１とその駆動回路部との接続関係を表している。

信号線駆動部５は、画素データＤinに対応する信号電位Ｖsig を信号線ＤＴＬに供給する駆動デバイスである。個々の信号線ＤＴＬはＹ方向に延びるように配置され、画面の水平方向（Ｘ方向）に３Ｎ本配置される。
制御線駆動部７は、書込制御線ＷＳＬを通じて、サブ画素１１への信号電位Ｖsig 等の書き込みを線順次に制御する駆動デバイスである。図１の場合、制御線駆動部７は、オフセット電位Ｖofs と信号電位Ｖsig の書き込みタイミングを水平ライン単位でライン順次に指定する動作を実行する。

制御線駆動部９は、点灯制御線ＬＳＬを通じて、サブ画素１１への駆動電圧の供給と停止を切り替え制御する駆動デバイスである。具体的には、制御線駆動部９は、高位駆動電圧（発光電圧）ＶＣＣと低位駆動電圧（非発光電圧）ＶＳＳの２値で点灯制御線ＬＳＬを駆動する。
ここで、書込制御線ＷＳＬと点灯制御線ＬＳＬは、Ｘ方向に延びるように配置され、画面の垂直方向にそれぞれ３Ｍ本ずつ配置される。

図３に、サブ画素１１の画素構造を示す。サブ画素１１は、図３に示すように、薄膜トランジスタＮ１（以下「サンプリングトランジスタＮ１」という。）と、薄膜トランジスタＮ２（以下「駆動トランジスタＮ２」という。）と、階調情報を保持する保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。

このうち、サンプリングトランジスタＮ１の一方の主電極は信号線ＤＴＬに接続され、他方の主電極は駆動トランジスタＮ２の制御電極に接続される。また、サンプリングトランジスタＮ１の制御電極は、書込制御線ＷＳＬに接続される。
駆動トランジスタＮ２の一方の主電極は点灯制御線ＬＳＬに接続され、他方の主電極は有機ＥＬ素子ＯＬＥＤの陽極側に接続される。

なお、図３の場合、薄膜トランジスタは、いずれもＮチャネル型を想定する。
特開２００３−２７１０９５号公報 特開２００３−２５５８９７号公報 特開２００５−１７３４３４号公報 特開２００６−２１５２１３号公報

図４に、前述したサブ画素１１の駆動動作例を示す。図４（Ａ）は、書込制御線ＷＳＬの駆動波形である。図４（Ｂ）は、信号線ＤＴＬの駆動波形である。図４（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図４（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの波形である。図４（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓ（ここでは、発光動作時にソース電極として機能する主電極の電位をソース電位と呼ぶことにする。）の波形である。

図４に示すように、サブ画素１１の駆動動作は、発光期間と非発光期間に分類される。信号電位Ｖsig の書き込みは、非発光期間に実行される。ただし、薄膜トランジスタの形成に低温ポリシリコンプロセスやアモルファスシリコンプロセスを用いる場合、形成された薄膜トランジスタの閾値特性や移動度特性に特性バラツキが残存され易い。
このため、図４の場合には、１水平走査期間内に特性バラツキを補正する２つの動作期間が設けられている。この２つの動作は、書込制御線ＷＳＬの２つのＨレベル期間で与えられる。

１つ目のＨレベル期間は、閾値補正期間に対応する。なお、閾値補正を実行する前には、その準備動作として、薄膜トランジスタＮ２のゲート・ソース間電圧Ｖgsを閾値電圧Ｖth以上に拡大する動作（すなわち、初期化動作）が実行される。この初期化動作のために、点灯制御線ＬＳＬは、一度、Ｌレベル（ＶＳＳ）に制御される。初期化が完了した時点で、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthより広くなる。従って、点灯制御線ＬＳＬが駆動電位Ｖccに制御されることで、駆動トランジスタＮ２に駆動電流が流れ出し、ソース電位Ｖｓが上昇を開始する。

この際、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に固定される。従って、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達するまでソース電位Ｖｓの上昇が継続する。なお、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達した時点で、駆動トランジスタＮ２は自動的にカットオフする。これが、閾値補正動作である。

２つ目のＨレベル期間は、移動度補正期間に対応する。なお、この移動度補正作は、信号電位Ｖsig の書き込み動作を兼用する。
移動度補正は、信号線ＤＴＬに信号電位Ｖsig が印加された状態で、サンプリングトランジスタＮ１がオン動作されることで実行される。なお、移動度μの大きさは、駆動トランジスタＮ２の電流駆動能力に比例する。

従って、ゲート・ソース間電圧Ｖgsが同じでも、移動度μが大きい駆動トランジスタＮ２の駆動電流Ｉdsの方が、移動度μの小さい駆動トランジスタＮ２の駆動電流Ｉdsよりも大きくなる。そこで、移動度補正によって、移動度μの大きい駆動トランジスタＮ２ほどソース電位Ｖｓを上げ（ゲート・ソース間電圧Ｖgsを小さくして）、移動度μの違いによらず信号電位Ｖsig が同じであれば同じ大きさの駆動電流Ｉdsが流れるように補正する駆動技術が採用されている。

ところで、昨今の表示パネルに求められる駆動条件は厳しくなる一方である。その主な原因は、表示パネルの高精細化と駆動周波数の高周波数化である。
結果的に、1水平走査期間のうち特性バラツキの補正に割り当て可能な期間長はますます短くなっており、限られた時間内に閾値補正動作を完結することが難しくなっている。

そこで、発明者らは、自発光型の表示パネルモジュールとして、
（ａ）保持容量と、保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
（ｂ）信号線に、対応する電位を印加する第１の駆動部と、
（ｃ）サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
（ｄ）駆動トランジスタの他方の主電極に接続される第２の制御線に、３値の駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の先頭から駆動トランジスタの閾値補正期間が開始されるまでの間、３値の駆動電圧のうちで最も電位が低い第１の駆動電圧を印加し、閾値補正期間の前半期間について、３値の駆動電圧の中間電圧であって、駆動トランジスタを飽和領域で駆動する第２の駆動電圧を印加し、閾値補正期間の後半期間以降、３値の駆動電圧のうちで最も電位が高い第３の駆動電圧を印加する第３の駆動部と
を有するものを提案する。

なお、前述した表示パネルモジュールにおいては、閾値補正期間が複数回の補正期間で構成される場合、閾値補正期間中における第２の駆動電圧から第３の駆動電圧への切り替えは、初回の補正期間についてのみ実行されることが望ましい。因みに、この駆動方式を採用する場合、初回の補正期間を除く各回の補正期間には第３の駆動電圧が印加され、各回の補正期間と補正期間の間には、駆動トランジスタを一時的にカットオフ動作させることができる第４の駆動電圧が印加されることが望ましい。

また、発明者らは、自発光型の表示パネルモジュールとして、
（ａ）保持容量と、保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタと、駆動トランジスタの制御電極に一端が接続され、他端が第３の制御線に接続されるカップリング容量とを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
（ｂ）信号線に、対応する電位を印加する第１の駆動部と、
（ｃ）サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
（ｄ）駆動トランジスタに対する駆動電圧の供給と停止を制御する第２の制御線を駆動する第３の駆動部と、
（ｅ）第３の制御線に２値の駆動電圧を時間順次に印加する第４の駆動部であって、駆動トランジスタの閾値補正期間の前半期間について、低位側の駆動電圧を印加し、閾値補正期間の後半期間以降、高位側の駆動電圧を印加する第４の駆動部と
を有するものを提案する。

なお、前述した表示パネルモジュールにおいては、閾値補正期間が複数回の補正期間で構成される場合、閾値補正期間中における低位側の駆動電圧から高位側の駆動電圧への切り替えは、初回の補正期間についてのみ実行されることが望ましい。

この他、前述した自発光型の表示パネルモジュールは、以下のデバイスを搭載するものとしても表現することができる。
（ａ）保持容量と、保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを少なくとも有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部
（ｂ）信号線に、対応する電位を印加する第１の駆動部
（ｃ）サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部
（ｄ）駆動トランジスタの閾値補正期間中に、前記駆動トランジスタの制御電極の電位を、カップリング動作を通じて上昇させる第３の駆動部

また、発明者らは、前述したパネル構造を有する表示パネルモジュールを搭載した電子機器を提案する。
ここで、電子機器は、表示パネルモジュールと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。

発明者らの提案する発明の場合、カップリング動作によって、初回の閾値補正動作の途中に、制御電極の電位を上昇させることができる。この際、主電極の電位の変化は無視できる程度である。結果的に、カップリング動作によって、制御電極と主電極の間の電位差を一時的に拡大することができる。

ところで、制御電極と主電極の電位差が大きいほど、駆動トランジスタの電流量が増える。このため、カップリング動作による電位差の拡大は、補正電流の増加の加速に通じる。もっとも、閾値補正動作中は、駆動トランジスタの制御電極に対する閾値補正用の基準電位の供給が継続している。従って、カップリング動作からしばらくすると、駆動トランジスタの制御電極の電位は、閾値補正用の基準電位に再び収束する。この収束時に、制御電極と主電極の電位差は急速に狭まることになる。

結果的に、カップリング動作を組み合わせない場合よりも短時間のうちに、制御電極と主電極の電位差を狭めることが可能になる。換言すると、閾値補正動作に必要な時間を短縮することが可能になる。
結果的に、表示パネルの高精細化や駆動周波数の高周波化にも対応することが可能になる。

以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルモジュールに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。

（Ａ）外観構成
この明細書では、画素アレイ部と駆動回路（例えば信号線駆動部及び制御線駆動部等）を、半導体プロセスを用いて同じ基板上に形成する表示パネルモジュールだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部と同じ基板上に実装したものも表示パネルモジュールと呼ぶ。

図５に、有機ＥＬパネルモジュールの外観構成例を示す。有機ＥＬパネルモジュール２１は、支持基板２３のうち画素アレイ部の形成領域に対向基板２５を貼り合わせた構造を有している。
支持基板２３は、ガラス、プラスチックその他の基材で構成される。対向基板２５も、ガラス、プラスチックその他の透明部材を基材とする。

対向基板２５は、封止材料を挟んで支持基板２３の表面を封止する部材である。
なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。この他、有機ＥＬパネルモジュール２１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）２７が配置される。

（Ｂ）形態例１
（Ｂ−１）システム構成
図６に、この形態例に係る有機ＥＬパネルモジュール３１のシステム構成例を示す。なお、図６には、図１との対応部分に同一符号を付して示す。
図６に示す有機ＥＬパネルモジュール３１は、画素アレイ部３と、その駆動回路である信号線駆動部５、制御線駆動部７及び３３で構成される。

（ａ）画素アレイ部
画素アレイ部３には、ホワイトユニットを構成する１画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置される。なお、ホワイトユニットを構成するサブ画素１１の配列は、図２で説明した配列と同じものとする。また、サブ画素１１は、図７に示すように、薄膜トランジスタＮ１と、薄膜トランジスタＮ２と、階調情報を保持する保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。

この回路構成は、図３において説明した回路構成と同じである。ただし、この形態例の場合、駆動トランジスタＮ２の一方の主電極が接続される点灯制御線ＬＳＬに、３種類の駆動電圧（１種類のオフ電圧と２種類のオン電圧）が印加される。この駆動電圧の印加方法が、形態例と従来方式との違いである。

（ｂ）信号線駆動部の構成
信号線駆動部５は、画素データＤinに対応する信号電位Ｖsig を信号線ＤＴＬに供給する駆動デバイスである。
図８に、信号線駆動部５の内部構成例を示す。信号線駆動部５は、シフトレジスタ４１、ラッチ部４３、ディジタル／アナログ変換部４５、スイッチ４７で構成される。
シフトレジスタ４１は、クロック信号ＣＫに基づいて、画素データＤinの取り込みタイミングを与える回路デバイスである。

ラッチ部４３は、シフトレジスタ４１から与えられるタイミング信号に基づいて、画素データＤinを対応する記憶領域に取り込む記憶回路である。
ディジタル／アナログ変換回路４５は、ラッチ部４３に取り込まれた画素データＤinを、アナログの信号電圧Ｖsig に変換する回路デバイスである。なお、ディジタル／アナログ変換回路４５の変換特性は、Ｈレベル基準電位ＶrefHとＬレベル基準電位ＶrefLによって規定される。

スイッチ４７は、画素階調に対応する信号電位Ｖsig と閾値補正用のオフセット電位Ｖofs のいずれか一方を、選択的に対応する信号線ＤＴＬに出力する回路デバイスである。具体的には、閾値補正期間にはオフセット電位Ｖofs が出力され、信号電位Ｖsig の書き込み兼移動度補正期間には信号電位Ｖsig が出力される。

（ｃ）第１の制御線駆動部の構成
制御線駆動部７は、書込制御線ＷＳＬを通じて、サブ画素１１への信号電位Ｖsig 等の書き込みを線順次に制御する駆動デバイスである。
前述したように、制御線駆動部７は、非発光期間の１水平走査期間に２回のＨレベル期間を与えるように動作する。このうち、１回目のＨレベル期間は閾値補正に用いられ、２回目のＨレベル期間は移動度補正期間に用いられる。

図９に、制御線駆動部７の部分構成例を示す。なお、図９に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図９に示す構成の回路を、垂直解像度数分だけ配置する。以下では、この部分回路も制御線駆動部７と呼ぶ。

制御線駆動部７は、シフトレジスタ５１、２段のインバータ回路５３、５５で構成されるバッファ回路、レベルシフタ５７及び１段のインバータ回路５９で構成される出力バッファ回路で構成される。
図１０に、インバータ回路５９の回路構成を示す。

インバータ回路５９は、Ｐチャネル型の薄膜トランジスタＰ１１とＮチャネル型の薄膜トランジスタＮ１１で構成される。なお、薄膜トランジスタＰ１１の一方の主電極はパルス電源線ＷＳＰに接続され、他方の主電極は書込制御線ＷＳＬに接続される。この書込制御線ＷＳＬには、薄膜トランジスタＮ１１の一方の主電極も接続される。なお、薄膜トランジスタＮ１１の他方の主電極は接地電源ＶＳＳに接続される。

薄膜トランジスタＰ１１のゲート電極と薄膜トランジスタＮ１１のゲート電極には、共通の制御信号線Ｓcnt1が接続される。この制御信号線Ｓcnt1を駆動する回路部分が、図９におけるシフトレジスタ５１、インバータ回路５３、５５、レベルシフタ５７である。
この回路構成のため、制御信号線Ｓcnt1がＨレベルのとき、書込制御線ＷＳＬにはオフ電位（ＶＳＳ）が出力され、制御信号線Ｓcnt1がＬレベルのとき、書込制御線ＷＳＬにはオン電位（パルス電源線ＷＳＰの電位）が出力される。

ところで、パルス電源線ＷＳＰの電位は、移動度補正期間の後半部分で所定の補正カーブが得られるように制御されている。これは、信号電位Ｖsig の大きさによる補正電流量の違いを、補正時間長によって適正化するためである。
図１１に、この形態例で使用するパルス電源線ＷＳＰの波形を示す。

移動度補正期間についてのみ、パルス電源線ＷＳＰの電位が補正カーブに従って低下していることが分かる。このため、書込制御線ＷＳＬには、１回目のオン電位の出力時に矩形パルスが出現し、２回目のオン電位の出力時には立ち下がりが補正カーブに従って変化するパルス波形が出現することになる。

図１２に、パルス電源線ＷＳＰに印加される駆動電圧を発生する回路デバイスの構成例を示す。
電源電圧パルスＷＳＰは、タイミングジェネレータ６１と駆動電源発生部６３により生成される。タイミングジェネレータ６１は、制御線駆動部７だけでなく、他の制御線駆動部にも駆動パルス（矩形波）を供給する回路デバイスである。なお、駆動パルスの立ち下がりタイミングは、移動度補正の開始タイミングに対して所定時間だけ遅れたタイミングに設定される。

駆動電源発生部６３は、矩形波状の駆動パルスに基づいて、立ち下がり時の波形が２段階に折れ曲がる駆動電圧パルスＷＳＰを発生する回路デバイスである。
図１３に、駆動電源発生部６３の回路例を示す。駆動電源発生部６３は、移動度補正カーブに近似する疑似的なパルス波形を発生するように機能する。図１３の場合、駆動電源発生部６３は、２個のトランジスタと、１個の容量と、３個の固定抵抗と、２個の可変抵抗により構成される。

駆動電源発生部６３は、駆動パルスをアナログ処理し、立ち下がり時の波形が２段階に折れ曲がるパルス波形ＷＳＰを発生する。すなわち、１段目の立ち下がり波形の傾斜角度が大きく、２段目の立ち下がり波形の傾斜が小さいパルス波形を発生する。勿論、多段階で立ち下がる波形を生成できる回路構成を採用すれば、それだけ理想的な補正カーブに近いパルス波形を生成することができる。

（ｄ）第２の制御線駆動部の構成
制御線駆動部３３は、点灯制御線ＬＳＬを通じて、サブ画素１１への駆動電源の供給と停止を線順次に制御する駆動デバイスである。この形態例の場合、この制御線駆動部３３は、３種類の駆動電圧（１つのオフ電位ＶＳＳと２種類のオン電位Ｖcc11、Ｖcc12）を所定の順番に点灯制御線ＬＳＬに印加する動作を実行する。

図１４に、制御線駆動部３３の出力段を構成する部分構成例を示す。なお、図１４に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図１４に示す構成の回路を、垂直解像度数分だけ配置する。
図１４に示す制御線駆動部３３はインバータ回路で構成される。このため、制御線駆動部３３は、Ｐチャネル型の薄膜トランジスタＰ２１とＮチャネル型の薄膜トランジスタＮ２１で構成される。

なお、薄膜トランジスタＰ２１の一方の主電極はパルス電源線Ｖccp に接続され、他方の主電極は点灯制御線ＬＳＬに接続される。この点灯制御線ＬＳＬには、薄膜トランジスタＮ２１の一方の主電極も接続される。なお、薄膜トランジスタＮ２１の他方の主電極は接地電源ＶＳＳに接続される。

薄膜トランジスタＰ２１のゲート電極と薄膜トランジスタＮ２１のゲート電極には、共通の制御信号線Ｓcnt11が接続される。
この形態例の場合、制御信号線Ｓcnt11の電位は、前段に位置する不図示の回路段を通じて２値的に制御される。

図１５に、制御線駆動部３３の駆動波形と画素回路の動作期間との関係を示す。図１５（Ａ）は、パルス電源線Ｖccp の駆動波形である。図１５（Ｂ）は、制御信号線Ｓcnt11の駆動波形である。図１５（Ｃ）は、点灯制御線ＬＳＬに現れる電位波形である。
図１５に示すように、制御信号線Ｓcnt11は、非発光期間の初期化期間に対応するタイミングでＨレベルに制御される。このため、薄膜トランジスタＮ２１がオン動作され、点灯制御線ＬＳＬの電位はオフ電位（特許請求の範囲における「第１の駆動電圧」）に制御される。

初期化期間が終了して閾値補正期間が開始されるタイミングに、制御信号線Ｓcnt11はＬレベルに制御される。このＬレベルの期間は、次フレームの初期化期間が開始されるまで継続される。この期間では、入れ替わりに薄膜トランジスタＰ２１がオン動作する。このため、点灯制御線ＬＳＬには、パルス電源線Ｖccp の電位が出力される。

なお、図１５（Ａ）に示すように、パルス電源線Ｖccp の電位は、まず低位のオン電位Ｖcc11（特許請求の範囲における「第２の駆動電圧」）に制御される。このため、閾値補正期間の前半期間には、点灯制御線ＬＳＬに低位のオン電位Ｖcc11が出現する。

なお、閾値補正期間の後半期間には、パルス電源線Ｖccp の電位は、高位のオン電位Ｖcc12（特許請求の範囲における「第３の駆動電圧」）に制御される。このため、閾値補正期間の後半期間以降（移動度補正期間や発光期間を含む。）には、点灯制御線ＬＳＬに高位のオン電位Ｖcc12が出現する。

因みに、２種類のオン電位Ｖcc11、Ｖcc12は、いずれも駆動トランジスタＮ２を飽和領域で駆動するのに十分な電位に定められている。従って、低位のオン電位Ｖcc11は、Ｖofs −Ｖth以上の電位であれば良い。
なお、低位のオン電位Ｖcc11から高位のオン電位Ｖcc12への切り替えタイミングは、必ずしも閾値補正期間長の５０％のタイミングに限るものではない。

すなわち、前述した前半期間と後半期間は、閾値補正期間を２つのサブ期間に分けて考える場合の前半と後半を区別しているのにすぎず、それぞれが同じ期間長であることを意味するものではない。各期間長は、駆動対象である表示パネルの各種の特性を考慮して定められる。

（Ｂ−２）駆動動作
以下では、この形態例に係る有機ＥＬパネルモジュール３１の駆動動作例を説明する。
図１６に、あるサブ画素１１に着目した内部電位の変化を示す。図１６（Ａ）は、書込制御線ＷＳＬの駆動波形である。図１６（Ｂ）は、信号線ＤＴＬの駆動波形である。図１６（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図１６（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図１６（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。

（ａ）初期化動作
発光期間が終了し、非発光期間が開始すると、信号電位Ｖsig の新たな書き込みに備えてサブ画素１１の初期化動作が実行される。このとき、点灯制御線ＬＳＬの電位は接地電位（すなわち、ＶＳＳ）に制御される。
図１７に、この動作時におけるサブ画素１１の等価回路を示す。図１７に示すように、サンプリングトランジスタＮ１はオフ制御されている。

このとき、駆動トランジスタＮ２のゲート電極と点灯制御線ＬＳＬの間の電圧が閾値電圧Ｖthより大きくなっている。このため、駆動トランジスタＮ２がオン動作し、保持容量Ｃｓに保持されていた電荷が引き出される。この電荷の引出しに伴い、駆動トランジスタＮ２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤとの接続側の電位）は接地電位ＶＳＳになる。また、駆動トランジスタＮ２のゲート電位Ｖｇも、ソース電位Ｖｓの電位低下に引きずられるように低下する。

（ｂ）閾値補正準備及び閾値補正動作
初期化動作が完了すると、サンプリングトランジスタＮ１がオン動作し、駆動トランジスタＮ２のゲート電極に、基準電位としてのオフセット電位Ｖofs を印加する状態になる。図１８に、この時点におけるサブ画素１１の等価回路を示す。このとき、保持容量Ｃｓは、Ｖofs −ＶＳＳで与えられる電圧が印加された状態に制御される。この電圧は、駆動トランジスタＮ２の閾値電圧Ｖth(N2)より広い状態である。この電位状態によって、閾値補正準備動作が完了する。

この電位状態において、閾値補正動作が開始する。閾値補正動作が開始すると、点灯制御線ＬＳＬの電位が低位側のオン電圧Ｖcc11（特許請求の範囲おける第２の駆動電圧）に切り替わる。
図１９に、この時点におけるサブ画素１１の等価回路を示す。このとき、駆動トランジスタＮ２のドレイン・ソース間電圧Ｖdsが広がる。このため、駆動トランジスタＮ２がオン状態に切り替わり、駆動電流（補正電流）の供給が開始される。

なお、駆動電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量を充電するように流れる。これに伴い、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に固定された状態のまま、駆動トランジスタＮ２のソース電位Ｖｓだけが上昇を開始する。この動作が閾値補正動作である。
ところで、閾値補正動作中の駆動トランジスタＮ２は飽和領域で動作している。従って、駆動トランジスタＮ２を通じて供給される駆動電流（補正電流）の大きさは、そのゲート・ソース間電圧Ｖgsが大きいほど大きくなる。

このため、駆動電流（補正電流）の大きさは、閾値補正動作の開始直後が最も大きく、閾値補正動作の期間経過に伴って徐々に小さくなる。その理由は、ソース電位Ｖｓの上昇に伴って、保持容量Ｃｓに保持される電圧が徐々に小さくなるためである。このことが、閾値補正動作が完結するまでの時間が長くなる原因でもある。
そこで、この形態例の場合には、閾値補正動作の開始からしばらく時間が経った時点で、点灯制御線ＬＳＬの電位を高位側のオン電圧Ｖcc12（特許請求の範囲おける第３の駆動電圧）に切り替える動作を実行する。

図２０に、この時点におけるサブ画素１１の等価回路を示す。このとき、図２０に示すように、点灯制御線ＬＳＬには、Ｖcc12−Ｖcc11で与えられる電位変化が発生する。
この電位変化は、駆動トランジスタＮ２のゲート電極とドレイン電極との間に寄生する容量（カップリング容量Ｃｃ）を通じてゲート電極に伝搬し、ゲート電位ＶｇをΔＶだけ上昇させるように作用する。この形態例では、この電位変化の伝搬をカップリング動作と呼ぶ。

この結果、駆動トランジスタＮ２のゲート電位Ｖｇは、Ｖofs ＋ΔＶに瞬間的に上昇する。すなわち、ゲート・ソース間電圧Ｖgsが、カップリング動作の直前よりもΔＶだけ拡大する。
図２１に、この時点における電位変化を示す。なお、図２１（Ａ）は、点灯制御線ＬＳＬの駆動波形である。また、図２１（Ｂ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図２１（Ｃ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。

なお、図２１（Ａ）においては、図４の駆動波形を破線で示し、図１６の駆動波形を実線で示している。図２１（Ｂ）に示すように、駆動トランジスタＮ２のゲート電位Ｖｇは、カップリング動作の発生時に急峻に上昇している。ただし、駆動トランジスタＮ２のゲート電極に対するオフセット電位Ｖofs の供給は継続しているため、ゲート電位Ｖｇは、速やかにオフセット電位Ｖofs に収束する。

また、図２１（Ｃ）に示すように、閾値補正動作の開始からカップリング動作までは、駆動トランジスタＮ２のソース電位Ｖｓの上昇は、図４の駆動波形の場合と図１６の駆動波形とで同じにある。
しかし、点灯制御線ＬＳＬの電位変化に伴うカップリング動作の後は、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが広がることで、ソース電位Ｖｓの上昇が加速される。

ところで、閾値補正動作は、保持容量Ｃｓに保持される電圧（ゲート・ソース間電圧Ｖgs）が、駆動トランジスタＮ２の閾値電圧Ｖth（N2）まで縮めることである。従って、ソース電位Ｖｓの上昇が加速されることの当然の結果として、閾値補正動作に必要な時間は短縮される。

カップリング動作の終了後（図２２）、駆動トランジスタＮ２のゲート電位Ｖｇは再びオフセット電位Ｖofs に戻る。この際、保持容量Ｃｓの保持電圧Ｖgsは一気に縮まり、閾値補正動作が加速される。
やがて、閾値補正期間が終了すると、図２３に示すように、サンプリングトランジスタＮ１がオフ制御される。これにより、駆動トランジスタＮ２のゲート電極はフローティング状態になる。

（ｃ）信号電位の書き込み兼移動度補正動作
閾値補正動作が完了すると、信号線ＤＴＬの電位はオフセット電位Ｖofs から信号電位Ｖsig に切り替わる。この後、書込制御線ＷＳＬがＨレベルに制御され、サンプリングトランジスタＮ１がオン制御される。図２４に、この時点におけるサブ画素１１の等価回路を示す。信号電位Ｖsig の書き込みによって、保持容量Ｃｓの電圧は再び閾値電圧Ｖth(N2)より拡大し、駆動トランジスタＮ２がオン制御される。

これにより、駆動電流（補正電流）Ｉdsの供給が開始される。なお、駆動電流(補正電流)Ｉdsは、主に有機ＥＬ素子ＯＬＥＤに寄生する容量Ｃel等を充電するように流れ込む。これにより、有機ＥＬ素子ＯＬＥＤの陽極電位（駆動トランジスタＮ２のソース電位Ｖｓ）は、移動度補正電圧ΔＶｓだけ上昇する。

言うまでもなく、ここでの移動度補正電圧ΔＶｓを加味した電位（Ｖofs −Ｖth(N2)＋ΔＶｓ）は、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)を超えないように定められている。
従って、移動度補正動作中に有機ＥＬ素子ＯＬＥＤがオン動作することはない。すなわち、移動度補正動作中も、有機ＥＬ素子ＯＬＥＤは非点灯のままである。

（ｄ）発光動作
移動度補正動作が完了すると、サンプリングトランジスタＮ１がオフ制御される。図２５に、この時点におけるサブ画素１１の等価回路を示す。
このとき、書込制御線ＷＳＬの駆動パルスは、Ｈレベル（Ｖcc0 ）からＬレベル（ＶＳＳ）に変化する。

この電位変化によって、サンプリングトランジスタＮ１はオフ制御され、信号線ＤＴＬと駆動トランジスタＮ２のゲート電極との電気的な接続が切り離される。すなわち、駆動トランジスタＮ２のゲート電極はフローティング状態になる。
一方、駆動トランジスタＮ２は、駆動電流Idsの供給を継続する。このため、有機ＥＬ素子ＯＬＥＤに寄生する容量の充電も継続し、その陽極電位が引き続き上昇する。

この陽極電位の上昇に伴い、駆動トランジスタＮ２のソース電位Ｖｓが上昇する。また、駆動トランジスタＮ２のソース電位Ｖｓの上昇に伴って、駆動トランジスタＮ２のゲート電位Ｖｇもブートストラップ動作により上昇する。
この後、ソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)に達した時点で、有機ＥＬ素子ＯＬＥＤはオン動作する。すなわち、駆動電流Ｉdsは有機ＥＬ素子ＯＬＥＤへと流れ、当該駆動電流Ｉds’の大きさに応じた輝度レベルで発光を開始する。

図２６に、この時点におけるサブ画素１１の等価回路を示す。図２６に示すように、発光開始後は、ゲート・ソース間電圧Ｖgs’’に応じた大きさの駆動電流Ｉds’が有機ＥＬ素子ＯＬＥＤに継続的に供給され、当該駆動電流に応じた輝度レベルによる発光状態が継続される。

（Ｂ−３）形態例の効果
前述したように、この形態例の場合には、閾値補正期間中に点灯制御線ＬＳＬのオン電位を２値的に変化させ、その電位変化を駆動トランジスタＮ２のゲート電極に伝搬させる駆動方式を採用する。
この結果、閾値補正動作の開始から徐々に低下していたソース電位Ｖｓの上昇速度を加速することができる。

従って、カップリング動作を考慮しない場合に比して閾値補正期間長を短縮することができる。なお、この閾値補正期間長の短縮により、駆動動作の動作マージンを拡大できる。結果的に、表示パネルの高精細化や駆動周波数の高周波数化（例えば１フレーム期間内の複数画面表示化）にも容易に対応可能な有機ＥＬパネルを実現することができる。

（Ｃ）形態例２
以下では、形態例１で説明した閾値補正動作の加速技術を応用した駆動方式について説明する。
前述したように、閾値補正期間中にカップリング動作を用いて駆動トランジスタＮ２のゲート電位Ｖｇを上昇させることにより、閾値補正期間の短縮化を実現することができる。

しかし、更なる高精細化や駆動周波数の高周波数化が進むと、１回の閾値補正期間の短縮だけでは対応できなくなる。
そこで、この形態例２と次の形態例３では、閾値補正動作を連続する複数の水平走査期間に分散して実行する場合について説明する。すなわち、閾値補正期間を複数回に分割して実行する場合について説明する。

（Ｃ−１）システム構成
図２７に、２つ目の形態例に係る有機ＥＬパネルモジュール７１のシステム構成例を示す。なお、図２７には、図６の対応部分に同一符号を付して示す。
図２７に示す有機ＥＬパネルモジュール７１は、画素アレイ部３と、その駆動回路である信号線駆動部５、制御線駆動部３３及び７３で構成される。

形態例１との違いは、書込制御線ＷＳＬを駆動する制御線駆動部７３の駆動方法である。この形態例の場合、制御線駆動部７３は、閾値補正動作を５回（５つの水平走査期間）に分割して実行する。なお、制御線駆動部７３の基本構成は、形態例１の制御線駆動部７と同じで良い。

（Ｃ−２）駆動動作及び効果
以下では、この形態例に係る有機ＥＬパネルモジュール７１の駆動動作例を説明する。
図２８に、あるサブ画素１１に着目した内部電位の変化を示す。図２８（Ａ）は、書込制御線ＷＳＬの駆動波形である。図２８（Ｂ）は、信号線ＤＴＬの駆動波形である。図２８（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。

図２８（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図２８（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。この形態例の場合、１回目（初回）の閾値補正期間についてのみ、点灯制御線ＬＳＬの電位変化を使用したカップリング動作が実行される。

そして、２回目から５回目までの閾値補正期間は、点灯制御線ＬＳＬに高位側のオン電位Ｖcc12が印加された状態で実行される。勿論、各回の閾値補正期間は、信号線ＤＴＬにオフセット電位Ｖofs が印加されている期間に、サンプリングトランジスタＮ１をオン制御することにより実行する。なお、図２８では５回の閾値補正期間を設けているが、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖth(N2)に達したサブ画素１１から順番に駆動トランジスタＮ２は自動的にカットオフ動作する。

一般に、閾値電圧Ｖth(N2)が大きい駆動トランジスタＮ２を有するサブ画素から順番に閾値補正動作は自動的に停止する。なお、この形態例の場合、点灯制御線ＬＳＬの電位は、初回の閾値補正期間に高位のオン電位Ｖcc12に立ち上がった後は、発光期間が開始されるまでその電位状態が継続される。従って、閾値補正期間と閾値補正期間の間も、駆動トランジスタＮ２がカットオフしていないサブ画素１１では、駆動トランジスタＮ２のオン状態が継続し、駆動電流（補正電流）Ｉdsの供給が継続する。

従って、閾値補正期間と閾値補正期間の間にも、ソース電位Ｖｓの上昇がわずかながら継続してしまう。また、当該期間は、サンプリングトランジスタＮ１がオフ動作しており、駆動トランジスタＮ２のゲート電位Ｖｇはフローティング状態にある。従って、ソース電位Ｖｓの上昇に伴うブートストラップ動作により、駆動トランジスタＮ２のゲート電位Ｖｇは上昇する。そして、閾値補正動作が再開された時点で、駆動トランジスタＮ２のゲート電位Ｖｇは、再びオフセット電位Ｖofs に制御される。この際、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは圧縮されるように変化する。

この圧縮量とソース電位Ｖｓの上昇量の関係によっては、閾値補正動作の再開時に、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖth(N2)より小さくなる事態（すなわち、過補正）が発生する可能性がある。
もっとも、この形態例の場合には、初回時の閾値補正期間にカップリング動作が実行されるので、１回目の閾値補正期間が終了した時点で、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsはかなり小さくなっている。

従って、閾値補正期間の間に流れる駆動電流（補正電流）Ｉdsの大きさも小さく済み、ソース電位Ｖｓの上昇も非常に小さく済む。このため、過補正が発生する可能性は、形態例１で説明したカップリング動作を組み合わせない状態で複数回の閾値補正動作を分割実行する場合に比して小さくなる。すなわち、閾値補正精度を高めることができ、発光輝度のユニフォーミティを向上することができる。

また、この形態例のように、初回の閾値補正期間にカップリング動作を組み合わせて、閾値補正動作を加速する駆動方式を採用することにより、閾値補正動作の加速技術を用いない場合に比して、分割実行数を低減することが可能になる。
また、閾値補正期間の分割回数の増加は、閾値補正動作が同時並行的に実行される水平ライン数の増加に通じ、書込制御線ＷＳＬや点灯制御線ＬＳＬの電源揺れを生じさせる。従って、閾値補正期間の分割回数の増加は、各電源の動作マージンを減少させる方向に作用する。
しかし、この形態例の場合には、閾値補正動作の加速技術を採用しない場合に比して分割数を減少できるので、その減少分だけ電源電圧の動作マージンを高めることができる。

（Ｄ）形態例３
この形態例３の場合にも、閾値補正動作を複数の水平走査期間に分割して実行する場合について説明する。ただし、この形態例の場合には、閾値補正期間の間に駆動トランジスタＮ２を強制的にオフ動作させる駆動方式を採用する。

（Ｄ−１）システム構成
図２９に、３つ目の形態例に係る有機ＥＬパネルモジュール８１のシステム構成例を示す。なお、図２９には、図２７の対応部分に同一符号を付して示す。
図２９に示す有機ＥＬパネルモジュール８１は、画素アレイ部３と、その駆動回路である信号線駆動部５、制御線駆動部７３及び８３で構成される。

すなわち、書込制御線ＷＳＬの駆動には、形態例２と同じ制御線駆動部７３を使用し、点灯制御線ＬＳＬの駆動には、この形態例に特有の制御線駆動部８３を使用する。
この形態例の場合、制御線駆動部８３は、閾値補正期間と閾値補正期間の間に、点灯制御線ＬＳＬの電位を、オン電位Ｖcc12からカットオフ電位Ｖcc13に切り替える駆動方式を採用する。

ここで、カットオフ電位Ｖcc13は、駆動トランジスタＮ２をカットオフ状態に制御できる電位として与えられ、具体的にはオン電位Ｖcc11よりも低く、かつ、接地電位ＶＳＳよりは大きい電位として定義される。なお、カットオフ電位Ｖcc13には、接地電位ＶＳＳを用いることもできる。
図３０に、制御線駆動部８３の出力段を構成する部分構成例を示す。なお、図３０には、図１４との対応部分に同一符号を付して示す。因みに、図３０に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図３０に示す構成の回路を、垂直解像度数分だけ配置する。

図３０に示す制御線駆動部８３は、形態例１で説明した制御線駆動部８３の回路構成を基本構成とし、新たにカットオフ電位Ｖcc13の印加を切り替え制御するＰチャネル型の薄膜トランジスタＰ２２を追加する。また、各電位の供給タイミングを制御するために、個々の薄膜トランジスタＰ２１、Ｎ２１及びＰ２２のゲート電極それぞれには、専用の制御信号線Ｓcnt31 、Ｓcnt32、Ｓcnt33
を接続する。

ここで、薄膜トランジスタＰ２２の一方の主電極はオフ電位Ｖcc13が供給される電源線に接続され、他方の主電極は点灯制御線ＬＳＬに接続されている。
図３１に、制御線駆動部３３の駆動波形と画素回路の動作期間との関係を示す。図３１（Ａ）は、パルス電源線Ｖccp の駆動波形である。図３１（Ｂ）は、制御信号線Ｓcnt31 の駆動波形である。図３１（Ｃ）は、制御信号線Ｓcnt32 の駆動波形である。図３１（Ｄ）は、制御信号線Ｓcnt33 の駆動波形である。図３１（Ｅ）は、点灯制御線ＬＳＬに現れる電位波形である。

図３１に示すように、制御信号線Ｓcnt33 は、非発光期間の初期化期間に対応するタイミングでＨレベルに制御される。このため、薄膜トランジスタＮ２１がオン動作され、点灯制御線ＬＳＬの電位はオフ電位に制御される。
初期化期間が終了すると、閾値補正期間の度に、制御信号線Ｓcnt31 と制御信号線Ｓcnt33 がＬレベルに制御され、制御信号線Ｓcnt32 はＨレベルに制御される。

これにより、閾値補正期間には、薄膜トランジスタＰ２１だけがオン状態に制御され、パルス電源線Ｖccp の駆動波形が点灯制御線ＬＳＬに出現する。
このため、初回の閾値補正期間には、低位のオン電位Ｖcc11と高位のオン電位Ｖcc12が点灯制御線ＬＳＬに出現し、２回目から５回目までの閾値補正期間では、高位のオン電位Ｖcc12が点灯制御線ＬＳＬに出現する。

なお、この形態例の場合、閾値補正期間と次の閾値補正期間との間の期間では、制御信号線Ｓcnt32 と制御信号線Ｓcnt33 がＬレベルに制御され、制御信号線Ｓcnt31 はＨレベルに制御される。これにより、当該期間は、薄膜トランジスタＰ２２だけがオン状態に制御され、カットオフ電位Ｖcc13 が点灯制御線ＬＳＬに出現する。因みに、カットオフ電位Ｖcc13は、カップリング動作時に生じる電位変化によって駆動トランジスタＮ２がカットオフするように設定される。

（Ｄ−２）駆動動作及び効果
以下では、この形態例に係る有機ＥＬパネルモジュール８１の駆動動作例を説明する。
図３２に、あるサブ画素１１に着目した内部電位の変化を示す。図３２（Ａ）は、書込制御線ＷＳＬの駆動波形である。図３２（Ｂ）は、信号線ＤＴＬの駆動波形である。図３２（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。

図３２（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図３２（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。この形態例の場合も、１回目（初回）の閾値補正期間についてのみ、点灯制御線ＬＳＬの電位変化を使用したカップリング動作が実行される。

また、２回目から５回目までの各閾値補正期間では、点灯制御線ＬＳＬに高位側のオン電位Ｖcc12が印加された状態で閾値補正動作が実行される。
ところで、この形態例の場合、閾値補正期間と閾値補正期間の間では、点灯制御線ＬＳＬの電位がオン電位Ｖcc12からカットオフ電位Ｖcc13に切り替え制御される。
図３３に、この時点におけるサブ画素１１の等価回路を示す。このとき、この点灯制御線ＬＳＬの電位変化が、駆動トランジスタＮ２のゲート電極とドレイン電極との間に寄生する容量成分Ｃｃを通じて駆動トランジスタＮ２のゲート電極に伝搬する。

このカップリング動作により、駆動トランジスタＮ２のゲート電位ＶｇがΔＶ’（＞Ｖth(N2)）だけ低下し、Ｖofs −ΔＶ’になる。
結果的に、各時点における駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは、Ｖofs −ΔＶ’−Ｖｓ（＜Ｖth(N2)）で与えられる。かくして、閾値補正動作が完了していないサブ画素１１も含め、全てのサブ画素１１について駆動トランジスタＮ２がカットオフ状態に制御される。

かくして、この形態例の場合には、閾値補正期間と閾値補正期間の間におけるソース電位Ｖｓの上昇が抑制される。このため、次回の閾値補正期間が開始されると、直前回の閾値補正期間の終了時点の電位関係から閾値補正動作を再開することができる。
このように、この形態例の場合には、全てのサブ画素について閾値補正動作の過補正は生じない。従って、閾値補正精度を高めることができ、発光輝度のユニフォーミティを向上することができる。

勿論、この形態例の場合にも、初回の閾値補正期間にカップリング動作を組み合わせて、閾値補正動作を加速する駆動方式を採用するので、閾値補正動作の加速技術を用いない場合に比して、分割実行数を低減することが可能になる。この結果、書込制御線ＷＳＬや点灯制御線ＬＳＬの駆動に必要な電源の動作マージン高めることができる。

（Ｅ）形態例４
この形態例４の場合には、他のカップリング駆動技術について説明する。具体的には、カップリング専用の容量により、閾値補正期間中に、駆動トランジスタＮ２のゲート電位Ｖｇを強制的に上昇させる駆動方式を採用する。なお、この形態例の場合には、閾値補正期間が１回の場合について説明する。もっとも、前述した形態例２及び３と同様、閾値補正期間を複数回に分割することもできる。

（Ｅ−１）システム構成
図３４に、この形態例に係る有機ＥＬパネルモジュール９１のシステム構成例を示す。なお、図３４には、図１との対応部分に同一符号を付して示す。
図３４に示す有機ＥＬパネルモジュール９１は、画素アレイ部９３と、その駆動回路である信号線駆動部５、制御線駆動部７、９及び９５で構成される。
以下では、形態例に特有の回路構成について説明する。

（ａ）画素アレイ部
この形態例の場合、画素アレイ部９３は、ホワイトユニットとしての1画素を構成するサブ画素１０１のマトリクス配置によって構成される。
図３５に、サブ画素１０１の画素構造を示す。なお、図３５には、図３との対応部分に同一符号を付して表している。

サブ画素１０１は、図３５に示すように、薄膜トランジスタＮ１と、薄膜トランジスタＮ２と、信号電位Ｖsig を保持する保持容量Ｃｓと、カップリング容量Ｃｃと、有機ＥＬ素子ＯＬＥＤとで構成される。
すなわち、カップリグ容量Ｃｃを配置する点が、前述した形態例で使用するサブ画素１１との違いである。

カップリング容量Ｃｃは、初回の閾値補正期間中に、駆動トランジスタＮ２のゲート電極にカップリング電圧を重畳するために設ける専用の容量である。このため、カップリング容量Ｃｃの一方の電極は駆動トランジスタＮ２のゲート電極配線に接続され、他方の電極はカップリング制御線ＣＳＬに接続される。勿論、カップリング制御線ＣＳＬは全ての水平ラインに１本追加される。
なお、カップリング容量Ｃｃの容量値は、寄生容量を用いる場合に比して大きくできる。従って、カップリング制御線ＣＳＬの電位変化は、前述した形態例における点灯制御線ＬＳＬの電位変化に比して小さくすることができる。

（ｂ）第３の制御線駆動部の構成
制御線駆動部９５は、この形態例に特有の制御線であるカップリング制御線ＣＳＬ（特許請求の範囲における「第３の制御線」）を２値的に制御する駆動デバイスである。前述したように、カップリング制御線ＣＳＬは、初回の閾値補正期間中に、駆動トランジスタＮ２のゲート電位Ｖｇを上昇させるために使用する制御線である。

図３６に、制御線駆動部９５の部分構成例を示す。なお、図３６に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図３６に示す構成の回路を、垂直解像度数分だけ配置する。
図３６の場合、制御線駆動部９５は、Ｐチャネル型の薄膜トランジスタＰ３１の一方の主電極を電源線Ｖcc21に接続し、他方の主電極をカップリング制御線ＣＳＬに接続する。

このカップリング制御線ＣＳＬには、Ｎチャネル型の薄膜トランジスタＮ３１の一方の主電極を接続する。なお、Ｎチャネル型の薄膜トランジスタＮ３１の他方の主電極は接地電源ＶＳＳに接続される。
因みに、Ｐチャネル型の薄膜トランジスタＰ３１のゲート電極とＮチャネル型の薄膜トランジスタＮ３１のゲート電極には、共通の制御信号線Ｓcnt41 が接続される。

これら２つの薄膜トランジスタはチャネルの特性が異なるため、一方がオン動作しているとき、他方はオフ動作する。すなわち、相補動作する。
この形態例の場合、制御信号線Ｓcnt41 の電位は、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。

この形態例の場合、制御線駆動部９５は、非発光期間の初期化期間から閾値補正期間の前半期間までの間、カップリング制御線ＣＳＬをＬレベル（ＶＳＳ）に制御する。また、閾値補正期間の後半期間から次フレームの初期化期間までの間、制御線駆動部９５は、カップリング制御線ＣＳＬをＨレベル（Ｖcc21）に制御する。この駆動動作により、閾値補正期間中の必要なカップリング電圧を発生させることができる。

（Ｅ−２）駆動動作
以下では、この形態例に係る有機ＥＬパネルモジュール９１の駆動動作例を説明する。
図３７に、あるサブ画素１０１に着目した内部電位の変化を示す。図３７（Ａ）は、書込制御線ＷＳＬの駆動波形である。図３７（Ｂ）は、信号線ＤＴＬの駆動波形である。図３７（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図３７（Ｄ）は、カップリング制御線ＣＳＬの駆動波形である。図３７（Ｅ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図３７（Ｆ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。

（ａ）初期化動作
発光期間が終了し、非発光期間が開始すると、信号電位Ｖsig の新たな書き込みに備えてサブ画素１０１の初期化動作が実行される。このとき、点灯制御線ＬＳＬの電位は接地電位（すなわち、ＶＳＳ）に制御される。
図３８に、この動作時におけるサブ画素１０１の等価回路を示す。図３８に示すように、サンプリングトランジスタＮ１はオフ制御されている。

このとき、駆動トランジスタＮ２のゲート電極と点灯制御線ＬＳＬの間の電圧が閾値電圧Ｖthより大きくなっている。このため、駆動トランジスタＮ２がオン動作し、保持容量Ｃｓに保持されていた電荷が引き出される。この電荷の引出しに伴い、駆動トランジスタＮ２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤとの接続側の電位）は接地電位ＶＳＳになる。また、駆動トランジスタＮ２のゲート電位Ｖｇも、ソース電位Ｖｓの電位低下に引きずられるように低下する。

（ｂ）閾値補正準備及び閾値補正動作
初期化動作が完了すると、サンプリングトランジスタＮ１がオン動作し、駆動トランジスタＮ２のゲート電極に、基準電位としてのオフセット電位Ｖofs を印加する状態になる。図３９に、この時点におけるサブ画素１０１の等価回路を示す。このとき、保持容量Ｃｓは、Ｖofs −ＶＳＳで与えられる電圧が印加された状態に制御される。この電圧は、駆動トランジスタＮ２の閾値電圧Ｖth(N2)より広い状態である。この電位状態によって、閾値補正準備動作が完了する。

この電位状態において、閾値補正動作が開始する。閾値補正動作が開始すると、点灯制御線ＬＳＬの電位がオン電圧Ｖcc12に切り替わる。
図４０に、この時点におけるサブ画素１０１の等価回路を示す。このとき、駆動トランジスタＮ２のドレイン・ソース間電圧Ｖdsが広がる。このため、駆動トランジスタＮ２がオン状態に切り替わり、駆動電流（補正電流）の供給が開始される。

なお、駆動電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量を充電するように流れる。これに伴い、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に固定された状態のまま、駆動トランジスタＮ２のソース電位Ｖｓだけが上昇を開始する。この動作が閾値補正動作である。
ところで、閾値補正動作中の駆動トランジスタＮ２は飽和領域で動作している。従って、駆動トランジスタＮ２を通じて供給される駆動電流（補正電流）の大きさは、そのゲート・ソース間電圧Ｖgsが大きいほど大きくなる。

このため、駆動電流（補正電流）の大きさは、閾値補正動作の開始直後が最も大きく、閾値補正動作の期間経過に伴って徐々に小さくなる。勿論、ソース電位Ｖｓの上昇に伴って、保持容量Ｃｓに保持される電圧が徐々に小さくなるためである。
そこで、この形態例の場合には、閾値補正動作の開始からしばらく時間が経った時点で、カップリング制御線ＣＳＬの電位をオン電圧Ｖcc21に切り替える動作を実行する。

図４１に、この時点におけるサブ画素１０１の等価回路を示す。このとき、図４１に示すように、カップリング制御線ＣＳＬには、Ｖcc21−ＶＳＳで与えられる電位変化が発生する。
この電位変化は、駆動トランジスタＮ２のゲート電極とドレイン電極との間に寄生する容量（カップリング容量Ｃｃ）を通じてゲート電極に伝搬し、ゲート電位ＶｇをΔＶ’だけ上昇させるように作用する。すなわち、カップリング動作が実行される。

この結果、駆動トランジスタＮ２のゲート電位Ｖｇは、Ｖofs ＋ΔＶ’に瞬間的に上昇する。すなわち、ゲート・ソース間電圧Ｖgsが、カップリング動作の直前よりもΔＶ’だけ拡大する。これにより、直前状態よりも多くの駆動電流（補正電流）が流れる状態になり、ソース電位Ｖｓの上昇が加速される。

かくしても、この形態例に場合にも、閾値補正動作に必要な時間を短縮することができる。なお、カップリング動作後も、サンプリングトランジスタＮ１を通じて、オフセット電位Ｖofs の印加状態は継続する。従って、駆動トランジスタＮ２のゲート電位Ｖｇは、再びオフセット電位Ｖofs に収束する。図４２に、この時点におけるサブ画素１０１の等価回路を示す。

やがて、閾値補正期間が終了すると、図４３に示すように、サンプリングトランジスタＮ１がオフ制御される。これにより、駆動トランジスタＮ２のゲート電極はフローティング状態になる。

（ｃ）信号電位の書き込み兼移動度補正動作
閾値補正動作が完了すると、信号線ＤＴＬの電位はオフセット電位Ｖofs から信号電位Ｖsig に切り替わる。この後、書込制御線ＷＳＬがＨレベルに制御され、サンプリングトランジスタＮ１がオン制御される。図４４に、この時点におけるサブ画素１０１の等価回路を示す。信号電位Ｖsig の書き込みによって、保持容量Ｃｓの電圧は再び閾値電圧Ｖth(N2)より拡大し、駆動トランジスタＮ２がオン制御される。

これにより、駆動電流（補正電流）Ｉdsの供給が開始される。なお、駆動電流(補正電流)Ｉdsは、主に有機ＥＬ素子ＯＬＥＤに寄生する容量Ｃel等を充電するように流れ込む。これにより、有機ＥＬ素子ＯＬＥＤの陽極電位（駆動トランジスタＮ２のソース電位Ｖｓ）は、移動度補正電圧ΔＶｓだけ上昇する。

言うまでもなく、ここでの移動度補正電圧ΔＶｓを加味した電位（Ｖofs −Ｖth(N2)＋ΔＶｓ）は、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)を超えないように定められている。
従って、移動度補正動作中に有機ＥＬ素子ＯＬＥＤがオン動作することはない。すなわち、移動度補正動作中も、有機ＥＬ素子ＯＬＥＤは非点灯のままである。

（ｄ）発光動作（カップリング動作を含む）
移動度補正動作が完了すると、サンプリングトランジスタＮ１がオフ制御される。図４５に、この時点におけるサブ画素１０１の等価回路を示す。
このとき、書込制御線ＷＳＬの駆動パルスは、Ｈレベル（Ｖcc0 ）からＬレベル（ＶＳＳ）に変化する。

この電位変化によって、サンプリングトランジスタＮ１はオフ制御され、信号線ＤＴＬと駆動トランジスタＮ２のゲート電極との電気的な接続が切り離される。すなわち、駆動トランジスタＮ２のゲート電極はフローティング状態になる。
一方、駆動トランジスタＮ２は、駆動電流Idsの供給を継続する。このため、有機ＥＬ素子ＯＬＥＤに寄生する容量の充電も継続し、その陽極電位が引き続き上昇する。

この陽極電位の上昇に伴い、駆動トランジスタＮ２のソース電位Ｖｓが上昇する。また、駆動トランジスタＮ２のソース電位Ｖｓの上昇に伴って、駆動トランジスタＮ２のゲート電位Ｖｇもブートストラップ動作により上昇する。
この後、ソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)に達した時点で、有機ＥＬ素子ＯＬＥＤはオン動作する。すなわち、駆動電流Ｉdsは有機ＥＬ素子ＯＬＥＤへと流れ、当該駆動電流Ｉds’の大きさに応じた輝度レベルで発光を開始する。

図４６に、この時点におけるサブ画素１０１の等価回路を示す。図４６に示すように、発光開始後は、ゲート・ソース間電圧Ｖgs’’に応じた大きさの駆動電流Ｉds’が有機ＥＬ素子ＯＬＥＤに継続的に供給され、当該駆動電流に応じた輝度レベルによる発光状態が継続される。

（Ｅ−３）形態例の効果
前述したように、この形態例の場合には、点灯制御線ＬＳＬは２値電位で駆動される。その変わり、カップリング制御線ＣＳＬが閾値補正期間中にオフ電位ＶＳＳからオン電位Ｖcc21に駆動され、その電位変化が駆動トランジスタＮ２のゲート電極に伝搬される。
この結果、閾値補正動作の開始から徐々に低下していたソース電位Ｖｓの上昇速度を加速することができる。

従って、カップリング動作を考慮しない場合に比して閾値補正期間長を短縮することができる。なお、この閾値補正期間長の短縮により、駆動動作の動作マージンを拡大できる。結果的に、表示パネルの高精細化や駆動周波数の高周波数化（例えば１フレーム期間内の複数画面表示化）にも容易に対応可能な有機ＥＬパネルを実現することができる。

（Ｆ）他の形態例
（Ｆ−１）制御線駆動部の他の構成例（１）
前述した形態例１においては、点灯制御線ＬＳＬの駆動部として、図１４に示す回路構成の制御線駆動部３３を例示した。
しかし、同様の制御は、他の回路構成によっても実現できる。図４７に、点灯制御線ＬＳＬの駆動に適する制御線駆動部３３の他の構成例を示す。

図４７に示す制御線駆動部３３では、点灯制御線ＬＳＬに印加する３値の電位ＶＳＳ、Ｖcc11 、Ｖcc12 のそれぞれについて１つのスイッチ（薄膜トランジスタ）を配置する構成を採用する。
図４７に示す制御線駆動部３３の場合、点灯制御線ＬＳＬに対して、Ｐチャネル型の薄膜トランジスタＰ４１とＰ４２が並列に接続される。
このうち、薄膜トランジスタＰ４１の一方の主電極は、低位のオン電位Ｖcc11が印加される電源線に接続され、他方の主電極は点灯制御線ＬＳＬに接続される。また、薄膜トランジスタＰ４２の一方の主電極は、高位のオン電位Ｖcc12が印加される電源線に接続され、他方の主電極を点灯制御線ＬＳＬに接続される。

また、これら２つの薄膜トランジスタＰ４１、Ｐ４２に対して直列にＮチャネル型の薄膜トランジスタＮ４１が接続され、他方の主電極は接地電源ＶＳＳに接続される。
この図４７に示す制御線駆動部３３の場合、個々の薄膜トランジスタＰ４１、Ｐ４２及びＮ４１のゲート電極には、それぞれ専用の制御信号線Ｓcnt41 、Ｓcnt42 、Ｓcnt43
が接続される。

因みに、薄膜トランジスタＰ４１のゲート電極には制御信号線Ｓcnt41 が接続され、薄膜トランジスタＰ４２のゲート電極には制御信号線Ｓcnt42 が接続され、薄膜トランジスタＮ４１のゲート電極には制御信号線Ｓcnt43 が接続される。
これらの制御信号線Ｓcnt41 、Ｓcnt42 、Ｓcnt43 の電位についても、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。

図４８に、制御線駆動部（図４７）の駆動波形と画素回路の動作期間との関係を示す。図４８（Ａ）は、制御信号線Ｓcnt41 の駆動波形である。図４８（Ｂ）は、制御信号線Ｓcnt42 の駆動波形である。図４８（Ｃ）は、制御信号線Ｓcnt43 の駆動波形である。図４８（Ｄ）は、点灯制御線ＬＳＬに現れる電位波形である。

この回路構成の場合、まず、制御信号線Ｓcnt43 がＨレベルの期間、Ｎチャネル型の薄膜トランジスタＮ４１のみがオン動作し、点灯制御線ＬＳＬの電位をＬレベル（ＶＳＳ）に制御する。

次に、制御信号線Ｓcnt43 がＨレベルからＬレベルに切り替わり、この切り替わりに連動して、制御信号線Ｓcnt41 がＨレベルからＬレベルに変化する。このとき、Ｐチャネル型の薄膜トランジスタＰ４１のみがオン動作し、点灯制御線ＬＳＬには低位のオン電位Ｖcc11が出力される。

続いて、制御信号線Ｓcnt41 がＬレベルから再びＨベルに切り替わり、この切り替わりに連動して、制御信号線Ｓcnt42 がＨレベルからＬレベルに変化する。このとき、Ｐチャネル型の薄膜トランジスタＰ４２のみがオン動作し、点灯制御線ＬＳＬには高位のオン電位Ｖcc12が出力される。この動作によって、図１４に示す回路構成と全く同じ電位変化を実現することができる。

（Ｆ−２）サブ画素の他の構造（１）
前述した形態例１、２及び３の場合には、駆動トランジスタＮ２のゲート電極と主電極との間に寄生する容量を用いて、点灯制御線ＬＳＬのオン電位変化をゲート電極に伝搬させる場合について説明した。
なお、寄生容量が大きいほど、点灯制御線ＬＳＬの電位変化を効率的に伝搬させることができる。

一般に、薄膜トランジスタのチャネル長Ｌに対するチャネル幅Ｗの比（すなわち、Ｗ／Ｌ）が大きくなると、ゲート電極と主電極間の寄生容量を大きくすることができる。従って、少なくとも駆動トランジスタＮ２のＷ／Ｌを大きくすることにより、効率的なカップリング動作を実現できる。図４９に、サブ画素を構成する薄膜トランジスタの構造例を示す。

図４９（Ａ）はサンプリングトランジスタＮ１のトランジスタサイズ例を示す図であり、図４９（Ｂ）は駆動トランジスタＮ２のトランジスタサイズ例を示す図である。
図４９は、駆動トランジスタＮ２のトランジスタサイズを、サンプリングトランジスタＮ１のトランジスタサイズより大きくした例である。

（Ｆ−３）サブ画素の他の構造（２）
前述した形態例１の場合には、駆動トランジスタＮ２のゲート電極と主電極との間に寄生する容量を用いて、点灯制御線ＬＳＬのオン電位変化をゲート電極に伝搬させる場合について説明した。
なお、寄生容量が大きいほど、点灯制御線ＬＳＬの電位変化を効率的に伝搬させることができる。

例えば駆動トランジスタＮ２を構成するゲート電極とドレイン電極／ソース電極とのオーバーラップ長を増加させることによっても、寄生容量を大きくすることができる。図５０に、ボトムゲート型の薄膜トランジスタに対応する断面構造例を示す。

駆動トランジスタＮ２は、絶縁基板（例えばガラスパネル）１１１の表面に形成されたゲート電極１１３の表面を層間絶縁膜で覆い、更にその上面にチャネル領域１１５、ソース領域１１７、ドレイン領域１１９を形成した構造を有している。なお、ソース領域１１７には金属配線１２１が接続され、ドレイン領域１１９には金属配線１２３が接続されている。ここで、チャネル領域９５と金属配線との各重なり量がオーバーラップ長である。勿論、駆動トランジスタＮ２と接続される側の主電極領域についてのみオーバーラップが生じるように形成されていれば良い。

（Ｆ−４）サブ画素の他の構造（３）
前述した形態例１の場合には、駆動トランジスタＮ２のゲート電極と主電極との間に寄生する容量を用いて、点灯制御線ＬＳＬのオン電位変化をゲート電極に伝搬させる場合について説明した。

しかし、寄生容量を補完するカップリング容量Ｃｃを、図５１に示すように、駆動トランジスタＮ２のゲート電極と主電極との間に接続しても良い。カップリング容量Ｃｃは、寄生容量に比して大きく、点灯制御線ＬＳＬの電位変化を効率良く伝搬できる。従って、低位のオン電位Ｖcc11と高位のオン電位Ｖcc12の電位差を小さくできる。

（Ｆ−５）サブ画素の他の構造（４）
前述した形態例２の場合には、サブ画素を構成する薄膜トランジスタの数が２つの場合について説明した。
しかし、サブ画素の構成は、これら以外の場合にも適用できる。例えば薄膜トランジスタの数は３つ以上でも良い。

図５２に、４つの薄膜トランジスタで構成されるサブ画素の構成例を示す。なお、図５２には、図７との対応部分に同一符号を付して示している。図５２に示すサブ画素に新規な構成部分は３つである。
１つ目の新規構成部分は、駆動電源が固定電源線ＶＣＣを通じて供給される点である。２つ目の新規構成部分は、固定電源線ＶＣＣと駆動トランジスタＮ２の間に、点灯制御トランジスタＮ５１が直列に接続される点である。

図５２の場合、点灯制御トランジスタＮ５１は、Ｎチャネル型の薄膜トランジスタで形成される。この点灯制御トランジスタＮ５１は、点灯制御線ＬＳＬによって開閉制御され、オン制御時に駆動電源が固定電源線ＶＣＣより供給され、オフ制御時に駆動電源の供給が停止される。ここでのオフ制御は、非発光期間と発光期間中における消灯時に選択される。

３つ目の新規構成部分は、有機ＥＬ素子ＯＬＥＤと並列に接続されるリセットトランジスタＮ５３である。リセットトランジスタＮ５３もＮチャネル型の薄膜トランジスタで形成される。このリセットトランジスタＮ５３は、リセット制御線ＲＳＬによって開閉制御される。リセットトランジスタＮ５３は初期化時にオン制御され、その他の期間はオフ制御される。

図５３に、この画素構造に対応する内部電位の変化を示す。因みに、図５３（Ａ）は、書込制御線ＷＳＬの駆動波形である。図５３（Ｂ）は、信号線ＤＴＬの駆動波形である。図５３（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図５３（Ｄ）は、リセット制御線ＲＳＬの駆動波形である。図５３（Ｅ）は、カップリング制御線ＣＳＬの駆動波形である。図５３（Ｆ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図５３（Ｇ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。

なお、基本的な駆動動作は、形態例２の駆動動作と同じである。固有の動作は、駆動トランジスタＮ２に対する駆動電源の供給制御に関連する点灯制御トランジスタＮ５１の動作と、初期化に伴うリセットトランジスタＮ５３の動作である。

ここでは、相違点を中心に駆動動作を説明する。例えば初期化時には、点灯制御トランジスタＮ５１はオフ制御されると共に、リセットトランジスタＮ５３がオン制御される。このとき、保持容量Ｃｓの一方の電極と接地電位ＶＳＳとが接続され、保持容量Ｃｓに保持されていた電荷が接地電位ＶＳＳに引き出され、初期化が実行される。

初期化動作が終了すると、点灯制御トランジスタＮ５１がオン制御されると共に、リセットトランジスタＮ５３はオフ制御される。これ以降、図５４に示すサブ画素の等価回路の動作は、形態例４についての動作と同じになる。

（Ｆ−６）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルモジュールについて発明を説明した。しかし、前述した有機ＥＬパネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。

図５４に、電子機器１３１の概念構成例を示す。電子機器１３１は、前述した駆動回路を搭載する表示パネルモジュール１３３、システム制御部１３５及び操作入力部１３７で構成される。システム制御部１３５で実行される処理内容は、電子機器１３１の商品形態により異なる。また、操作入力部１３７は、システム制御部１３５に対する操作入力を受け付けるデバイスである。操作入力部１３７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。

図５５に、電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１４１の筐体正面には、フロントパネル１４３及びフィルターガラス１４５等で構成される表示画面１４７が配置される。表示画面１４７の部分が、図５４の表示パネルモジュール１３３に対応する。
また、この種の電子機器には、例えばデジタルカメラが想定される。図５６に、デジタルカメラ１５１の外観例を示す。図５６（Ａ）が正面側（被写体側）の外観例であり、図５６（Ｂ）が背面側（撮影者側）の外観例である。

デジタルカメラ１５１は、保護カバー１５３、撮像レンズ部１５５、表示画面１５７、コントロールスイッチ１５９及びシャッターボタン１６１で構成される。このうち、表示画面１５７の部分が、図５４の表示パネルモジュール１３３に対応する。
また、この種の電子機器には、例えばビデオカメラが想定される。図５７に、ビデオカメラ１７１の外観例を示す。
ビデオカメラ１７１は、本体１７３の前方に被写体を撮像する撮像レンズ１７５、撮影のスタート／ストップスイッチ１７７及び表示画面１７９で構成される。このうち、表示画面１７９の部分が、図５４の表示パネルモジュール１３３に対応する。

また、この種の電子機器には、例えば携帯端末装置が想定される。図５８に、携帯端末装置としての携帯電話機１８１の外観例を示す。図５８に示す携帯電話機１８１は折りたたみ式であり、図５８（Ａ）が筐体を開いた状態の外観例であり、図５８（Ｂ）が筐体を折りたたんだ状態の外観例である。
携帯電話機１８１は、上側筐体１８３、下側筐体１８５、連結部（この例ではヒンジ部）１８７、表示画面１８９、補助表示画面１９１、ピクチャーライト１９３及び撮像レンズ１９５で構成される。このうち、表示画面１８９及び補助表示画面１９１の部分が、図５４の表示パネルモジュール１３３に対応する。

また、この種の電子機器には、例えばコンピュータが想定される。図５９に、ノート型コンピュータ２０１の外観例を示す。
ノート型コンピュータ２０１は、下型筐体２０３、上側筐体２０５、キーボード２０７及び表示画面２０９で構成される。このうち、表示画面２０９の部分が、図５４の表示パネルモジュール１３３に対応する。
これらの他、電子機器には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。

（Ｆ−７）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルモジュールに適用する場合について説明した。
しかし、前述した電源系回路の構成は、その他の自発光型の表示パネルモジュールにも適用することができる。
例えばＬＥＤをマトリクス状に配列する表示装置やダイオード構造を有する発光素子を画面上に配列した表示パネルモジュールに対しても適用することができる。例えば無機ＥＬパネルにも適用できる。

（Ｆ−８）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。

有機ＥＬパネルモジュールのシステム構造を説明する図である。 サブ画素の画素配列を説明する図である。 サブ画素の構造例を説明する図である。 サブ画素の駆動波形例を説明する図である。 有機ＥＬパネルモジュールの外観構成例を示す図である。 形態例１に係る有機ＥＬパネルモジュールのシステム構造例を示す図である。 形態例１で使用するサブ画素の構造例を説明する図である。 信号線駆動部の構成例を示す図である。 書込制御線を駆動する制御線駆動部の部分構成例を示す図である。 インバータ回路の構成例を示す図である。 パルス電源線の駆動波形を示す図である。 パルス電源線の駆動部の構成例を示す図である。 駆動電源発生部の構成例を説明する図である。 点灯制御線を駆動する制御線駆動部の回路構成例を説明する図である。 図１４に示す制御線駆動部の駆動波形を示す図である。 形態例１に係る駆動波形例を説明する図である。 初期化動作時におけるサブ画素の等価回路を示す図である。 閾値補正準備動作時におけるサブ画素の等価回路を示す図である。 閾値補正動作時におけるサブ画素の等価回路を示す図である。 閾値補正動作中にカップリング動作が実行された場合におけるサブ画素の等価回路を示す図である。 カップリング動作時の電位変化を説明する図である。 カップリング動作後の閾値補正動作時におけるサブ画素の等価回路を示す図である。 閾値補正動作が完了した時点におけるサブ画素の等価回路を示す図である。 信号電位の書き込み兼移動度補正動作時におけるサブ画素の等価回路を示す図である。 信号電位の書き込み兼移動度補正動作の完了直後におけるサブ画素の等価回路を示す図である。 発光期間におけるサブ画素の等価回路を示す図である。 形態例２に係る有機ＥＬパネルモジュールのシステム構造例を示す図である。 形態例２に係る駆動波形例を説明する図である。 形態例３に係る有機ＥＬパネルモジュールのシステム構造例を示す図である。 点灯制御線を駆動する制御線駆動部の回路構成例を説明する図である。 図３０に示す制御線駆動部の駆動波形を示す図である。 形態例３に係る駆動波形例を説明する図である。 カットオフ電位が印加された時点におけるサブ画素の等価回路を示す図である。 形態例４に係る有機ＥＬパネルモジュールのシステム構造例を示す図である。 形態例４で使用するサブ画素の構造例を説明する図である。 カップリング制御線を駆動する制御線駆動部の回路構成例を説明する図である。 形態例４に係る駆動波形例を説明する図である。 初期化動作時におけるサブ画素の等価回路を示す図である。 閾値補正準備動作時におけるサブ画素の等価回路を示す図である。 閾値補正動作時におけるサブ画素の等価回路を示す図である。 閾値補正動作中にカップリング動作が実行された場合におけるサブ画素の等価回路を示す図である。 カップリング動作後の閾値補正動作時におけるサブ画素の等価回路を示す図である。 閾値補正動作が完了した時点におけるサブ画素の等価回路を示す図である。 信号電位の書き込み兼移動度補正動作時におけるサブ画素の等価回路を示す図である。 信号電位の書き込み兼移動度補正動作の完了直後におけるサブ画素の等価回路を示す図である。 発光期間におけるサブ画素の等価回路を示す図である。 点灯制御線を駆動する制御線駆動部の他の回路構成例を説明する図である。 図４７に示す制御線駆動部の駆動波形を示す図である。 トランジスタサイズを説明する図である。 オーバーラップ量を説明する図である。 サブ画素の他の構造例を説明する図である。 サブ画素の他の構造例を説明する図である。 図５２に示すサブ画素の駆動波形例を示す図である。 電子機器の概念構成例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。

符号の説明

３ 画素アレイ部
５ 信号線駆動部
７ 制御線駆動部
３１ 有機ＥＬパネルモジュール
３３ 制御線駆動部
７１ 有機ＥＬパネルモジュール
７３ 制御線駆動部
８１ 有機ＥＬパネルモジュール
８３ 制御線駆動部
９１ 有機ＥＬパネルモジュール
９３ 画素アレイ部
９５ 制御線駆動部

Claims (10)

1. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
   信号線に、対応する電位を印加する第１の駆動部と、
   前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
   前記駆動トランジスタの他方の主電極に接続される第２の制御線に、３値の駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の先頭から前記駆動トランジスタの閾値補正期間が開始されるまでの間、前記３値の駆動電圧のうちで最も電位が低い第１の駆動電圧を印加し、前記閾値補正期間の前半期間について、前記３値の駆動電圧の中間電圧であって、前記駆動トランジスタを飽和領域で駆動する第２の駆動電圧を印加し、前記閾値補正期間の後半期間以降、前記３値の駆動電圧のうちで最も電位が高い第３の駆動電圧を印加する第３の駆動部と
   を有する自発光型の表示パネルモジュール。
2. 請求項１に記載の表示パネルモジュールにおいて、
   前記閾値補正期間が複数回の補正期間で構成される場合、
   前記閾値補正期間中における前記第２の駆動電圧から前記第３の駆動電圧への切り替えは、初回の補正期間についてのみ実行される
   ことを特徴とする表示パネルモジュール。
3. 請求項２に記載の表示パネルモジュールにおいて、
   初回の前記補正期間を除く各回の補正期間には、前記第３の駆動電圧が印加され、
   各回の補正期間と補正期間の間には、駆動トランジスタを一時的にカットオフ動作させることができる前記第４の駆動電圧が印加される
   ことを特徴とする表示パネルモジュール。
4. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタと、前記駆動トランジスタの制御電極に一端が接続され、他端が第３の制御線に接続されるカップリング容量とを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
   信号線に、対応する電位を印加する第１の駆動部と、
   前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
   前記駆動トランジスタに対する駆動電圧の供給と停止を制御する第２の制御線を駆動する第３の駆動部と、
   前記第３の制御線に２値の駆動電圧を時間順次に印加する第４の駆動部であって、前記駆動トランジスタの閾値補正期間の前半期間について、低位側の駆動電圧を印加し、前記閾値補正期間の後半期間以降、高位側の駆動電圧を印加する第４の駆動部と
   を有する自発光型の表示パネルモジュール。
5. 請求項４に記載の表示パネルモジュールにおいて、
   前記閾値補正期間が複数回の補正期間で構成される場合、
   前記閾値補正期間中における前記低位側の駆動電圧から前記高位側の駆動電圧への切り替えは、初回の補正期間についてのみ実行される
   ことを特徴とする表示パネルモジュール。
6. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを少なくとも有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
   信号線に、対応する電位を印加する第１の駆動部と、
   前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
   前記駆動トランジスタの閾値補正期間中に、前記駆動トランジスタの制御電極の電位を、カップリング動作を通じて上昇させる第３の駆動部と
   を有する自発光型の表示パネルモジュール。
7. 請求項６に記載の表示パネルモジュールにおいて、
   前記閾値補正期間が複数回の補正期間で構成される場合、前記カップリング動作は、初回の補正期間についてのみ実行される
   ことを特徴とする表示パネルモジュール。
8. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
   信号線に、対応する電位を印加する第１の駆動部と、
   前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
   前記駆動トランジスタの他方の主電極に接続される第２の制御線に、３値の駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の先頭から前記駆動トランジスタの閾値補正期間が開始されるまでの間、前記３値の駆動電圧のうちで最も電位が低い第１の駆動電圧を印加し、前記閾値補正期間の前半期間について、前記３値の駆動電圧の中間電圧であって、前記駆動トランジスタを飽和領域で駆動する第２の駆動電圧を印加し、前記閾値補正期間の後半期間以降、前記３値の駆動電圧のうちで最も電位が高い第３の駆動電圧を印加する第３の駆動部と
   を有する自発光型の表示パネルモジュールと、
   システム全体の動作を制御するシステム制御部と、
   前記システム制御部に対する操作入力を受け付ける操作入力部と
   を有する電子機器。
9. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタと、前記駆動トランジスタの制御電極に一端が接続され、他端が第３の制御線に接続されるカップリング容量とを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
   信号線に、対応する電位を印加する第１の駆動部と、
   前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
   前記駆動トランジスタに対する駆動電圧の供給と停止を制御する第２の制御線を駆動する第３の駆動部と、
   前記第３の制御線に２値の駆動電圧を時間順次に印加する第４の駆動部であって、前記駆動トランジスタの閾値補正期間の前半期間について、低位側の駆動電圧を印加し、前記閾値補正期間の後半期間以降、高位側の駆動電圧を印加する第４の駆動部と
   を有する自発光型の表示パネルモジュールと、
   システム全体の動作を制御するシステム制御部と、
   前記システム制御部に対する操作入力を受け付ける操作入力部と
   を有する電子機器。
10. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを少なくとも有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
    信号線に、対応する電位を印加する第１の駆動部と、
    前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
    前記駆動トランジスタの閾値補正期間中に、前記駆動トランジスタの制御電極の電位を、カップリング動作を通じて上昇させる第３の駆動部と
    を有する自発光型の表示パネルモジュールと、
    システム全体の動作を制御するシステム制御部と、
    前記システム制御部に対する操作入力を受け付ける操作入力部と
    を有する電子機器。