JP2010083736A - Group iii-v nitride semiconductor self-standing substrate - Google Patents
Group iii-v nitride semiconductor self-standing substrate Download PDFInfo
- Publication number
- JP2010083736A JP2010083736A JP2008257592A JP2008257592A JP2010083736A JP 2010083736 A JP2010083736 A JP 2010083736A JP 2008257592 A JP2008257592 A JP 2008257592A JP 2008257592 A JP2008257592 A JP 2008257592A JP 2010083736 A JP2010083736 A JP 2010083736A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- substrate
- plane
- group iii
- standing substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、III−V族窒化物半導体自立基板に係り、特に、チッピング、クラックが発生しにくいIII−V族窒化物半導体自立基板に関するものである。 The present invention relates to a group III-V nitride semiconductor free-standing substrate, and more particularly to a group III-V nitride semiconductor free-standing substrate in which chipping and cracking are unlikely to occur.
窒化ガリウム(GaN)の基板については、一般的に図7、8のような形状のGaN基板71が知られている(例えば、特許文献1、2参照)。
As a gallium nitride (GaN) substrate, a
円形のGaN基板71では、その外周に、デバイスプロセスの基準面の判断に欠かせない結晶方位面をあらわすオリエンテーションフラット(OF)72と、GaN結晶成長面である主面、つまり表面、裏面を判断するためのインデックスフラット(IF)81が形成される。主面をIII族極性面(+Ga面)とする場合は、表面が(0001)面、つまり「C面」となる。図10に、(0001)面を主面とするIII族窒化物結晶の方位を示す。
In the
OFは一般的には、劈開方向、IFはOFに対して垂直に形成され、表裏面を判断できるように形成される。 OF is generally formed in the cleavage direction, and IF is formed perpendicular to the OF so that the front and back surfaces can be determined.
加工した基板は、様々な加工形状により、チッピング、クラックを防止している。例えば、円状に加工したGaN基板の外周部を面取りし、チッピングを防ぐ方法などがある(例えば、特許文献3参照)。 The processed substrate prevents chipping and cracks by various processing shapes. For example, there is a method of chamfering the outer peripheral portion of a GaN substrate processed into a circular shape to prevent chipping (see, for example, Patent Document 3).
上述のように、様々な対策でチッピング、クラックの対策を行っているが、特に、OF面((1−100)面)又はIF面((−1−120)面)と基板外周面とが交差する部分は、デバイス作製時に、どうしても、取り扱いでのハンドリングミス、エピタキシャル成長、フォトリソグラフィのプロセスで治具などへの接触の他、様々な要因により、チッピング、クラックが入り易いという問題がある。 As described above, chipping and cracking countermeasures are taken by various countermeasures. In particular, the OF surface ((1-100) surface) or IF surface ((-1-120) surface) and the outer peripheral surface of the substrate. The intersecting portion inevitably has a problem that chipping and cracking are easily caused by various factors in addition to handling mistakes in handling, epitaxial growth, and contact with jigs in the photolithography process at the time of device fabrication.
OF面と基板外周面との交差点は、OF72が一般的に劈開方向に形成されるため、OF面と基板外周面との交差点A,Bを起点にOF面に対して60°ずれた方向にクラックが入り易い。これは、図9に示すように、OF72が劈開方向(<11−20>方向)に形成された場合、劈開面91がOF72に対して60°ずれた位置にあるためである。
Since the
また、IF81はOF面に対して90°ずれた位置に形成されることが多く、この場合、IF81に対して劈開面91は、30°ずれた位置になる。そのため、IF面と基板外周面との交差点C,Dを起点にIF面に対して30°ずれた方向にクラックが入り易い問題がある。
Further, the IF 81 is often formed at a position shifted by 90 ° with respect to the OF surface. In this case, the
そこで、本発明の目的は、OF面及びIF面からのチッピング、クラックが発生しにくいIII−V族窒化物半導体自立基板を提供することにある。 Accordingly, an object of the present invention is to provide a group III-V nitride semiconductor free-standing substrate in which chipping and cracking from the OF surface and IF surface hardly occur.
本発明は上記目的を達成するために創案されたものであり、請求項1の発明は、オリエンテーションフラットの面が、劈開面に対して5°以上〜55°以下の範囲で傾いているIII−V族窒化物半導体自立基板である。
The present invention was devised to achieve the above object, and the invention of
請求項2の発明は、インデックスフラットの面が、前記オリエンテーションフラットの面に対して垂直である請求項1に記載のIII−V族窒化物半導体自立基板である。
The invention according to
請求項3の発明は、主面がC面(0001)であり、その面を成長面とする請求項1又は2に記載のIII−V族窒化物半導体自立基板である。
The invention of claim 3 is the III-V group nitride semiconductor free-standing substrate according to
請求項4の発明は、前記オリエンテーションフラットの面方位が、A軸方向に対して10°以上〜50°以下の範囲で傾いている請求項1に記載のIII−V族窒化物半導体自立基板である。
The invention according to claim 4 is the III-V nitride semiconductor self-supporting substrate according to
本発明によれば、III−V族窒化物半導体自立基板において、OF面及びIF面からのチッピング、クラックを防止できる。 According to the present invention, in the III-V nitride semiconductor free-standing substrate, chipping and cracking from the OF surface and the IF surface can be prevented.
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。 Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.
本実施の形態では、(0001)面(C面)を主面とするIII族窒化物結晶について説明するが、その方位は図10に示した通りである。 In the present embodiment, a group III nitride crystal having a (0001) plane (C plane) as a main surface will be described, and the orientation thereof is as shown in FIG.
図1は、本発明のIII−V族窒化物半導体自立基板のOFとIFの関係を示す図であり、図2は、図1のO部拡大図であり、図3は、図1のI部拡大図である。比較のために、従来のGaN基板71を図中破線で示す。
FIG. 1 is a diagram showing the relationship between OF and IF of a group III-V nitride semiconductor free-standing substrate of the present invention, FIG. 2 is an enlarged view of a portion O in FIG. 1, and FIG. FIG. For comparison, a
図1〜3に示すように、III−V族窒化物半導体自立基板1(図中実線)は、OF基準面((1−100)面)X、つまりA軸方向及びIF基準面((−1−120)面)Yと角度θをなす位置にOF2及びIF3が形成されたものである。 As shown in FIGS. 1 to 3, the III-V nitride semiconductor free-standing substrate 1 (solid line in the figure) is OF reference plane ((1-100) plane) X, that is, the A-axis direction and IF reference plane ((− 1-120) plane) OF2 and IF3 are formed at positions forming an angle θ with Y.
これにより、OF2及びIF3と基板外周面との交差点において、負荷が加わった場合に、劈開面21方向の負荷を分散することができる。
Thereby, when a load is applied at the intersection of the OF2 and IF3 and the outer peripheral surface of the substrate, the load in the direction of the
角度θの範囲としては、5°以上〜55°以下、より好ましくは10°以上〜50°以下の範囲であるとよい。これは、図6に示すように、角度θが5°以上〜55°以下の範囲を超えると劈開面21方向の負荷を分散することができなくなるため、チッピング、クラックが発生しやすくなるためである。
The range of the angle θ is preferably 5 ° to 55 °, more preferably 10 ° to 50 °. This is because, as shown in FIG. 6, when the angle θ exceeds the range of 5 ° to 55 °, the load in the direction of the
また、OF2とIF3は、III−V族窒化物半導体自立基板1の表裏面が判別できるように、それぞれの面が垂直に位置するように形成するとよい。
Moreover, OF2 and IF3 are preferably formed so that the respective surfaces are positioned vertically so that the front and back surfaces of the III-V nitride semiconductor free-standing
ここで、III−V族窒化物半導体自立基板1の製造方法を説明する。
Here, a method for manufacturing the III-V nitride semiconductor free-standing
III−V族窒化物半導体自立基板1は、サファイア基板上にハイドライド気相成長法によりボイドを有するGaN層を形成し、そのGaN層上にGaN厚膜を形成し、ボイドを有するGaN層を境にGaN厚膜をサファイア基板から剥離し、これを研磨して両面を平坦化し、さらに円形に加工して上述した位置にOF2及びIF3を形成すると得られる。
In the group III-V nitride semiconductor free-standing
以上要するに、III−V族窒化物半導体自立基板1によれば、OF2をOF基準面Xに対して5°以上〜55°以下、好ましくは10°以上〜50°以下の範囲で傾けて形成することで、OF2と基板外周面との交差点において、負荷が加わった場合に、劈開面21方向の負荷を分散することができる。そのため、OF面からのチッピング、クラックを防止することができる。
In short, according to the group III-V nitride semiconductor free-standing
さらに、OF面と垂直にIF3を形成することにより、IF3も劈開面21から角度θだけ傾くことになるため、IF面からのチッピング、クラックも防止することができる。
Further, by forming the IF 3 perpendicular to the OF surface, the IF 3 is also inclined from the
OFは通常、劈開面に対して平行に形成されるが、これは、デバイスプロセスにおいて劈開面を知ることを容易にするためである。 The OF is usually formed parallel to the cleavage plane in order to make it easier to know the cleavage plane in the device process.
しかし、本発明では、劈開方向から角度θだけOF2をずらしているので、実際のデバイスプロセスから扱いにくさがあるが、所定の面方位に精度よくずれていれば、その分フォトリソプロセスでも精度よくずらせば、問題なくデバイスを作製でき、劈開できるので問題はなく、クラックの低減効果を得ることができる。 However, in the present invention, since OF2 is shifted by an angle θ from the cleavage direction, it is difficult to handle from the actual device process. However, if it is accurately shifted to a predetermined plane orientation, the photolithographic process is also more accurate. If shifted, the device can be produced without any problem and can be cleaved, so there is no problem and the effect of reducing cracks can be obtained.
上述の実施の形態においては、OF2とIF3が垂直な位置に形成された例を示したが、図4に示すように、IF3の面がOF2の面と等価な面(等価面)41に形成されるようにしてもよい。ここで、等価面とは、結晶学的に等価な面をいう。本実施の形態では、OF基準面Xから60°ずつずれた劈開面がOF基準面Xと等価な面ということになる。よって、OF基準面XとOF2の面がなす角度θと、OF基準面と等価な面のいずれかとIF3の面がなす角度θが等しくなるようにIF3が形成されている。 In the above-described embodiment, an example in which OF2 and IF3 are formed at vertical positions has been shown. However, as shown in FIG. 4, the surface of IF3 is formed on a surface (equivalent surface) 41 equivalent to the surface of OF2. You may be made to do. Here, the equivalent plane refers to a crystallographically equivalent plane. In the present embodiment, a cleavage plane shifted by 60 ° from the OF reference plane X is a plane equivalent to the OF reference plane X. Therefore, IF3 is formed so that the angle θ formed by the surface of OF reference surface X and OF2 is equal to the angle θ formed by one of the surfaces equivalent to OF reference surface and the surface of IF3.
OF2とIF3が垂直な位置に形成されている場合、IF3と劈開面とがなす角と、OF2と劈開面とがなす角とが30°ずれるため等価ではなく、場合によってはクラック劈開面との角度がずれてくる。そこで、OF2、IF3を等価な面に形成することで、常に劈開面に対して一定の角度をOF2、IF3とも取ることが可能である。 When OF2 and IF3 are formed at vertical positions, the angle formed between IF3 and the cleavage plane is not equivalent because the angle formed between OF2 and the cleavage plane is shifted by 30 °, and in some cases, the crack cleavage plane is not equivalent. The angle shifts. Therefore, by forming OF2 and IF3 on equivalent surfaces, it is possible to always take a fixed angle with respect to the cleavage plane with both OF2 and IF3.
ただし、等価な面にOF2とIF3を形成した場合、表裏が分からなくなる可能性がある。そこで、OF2、IF3どちらか一方の長さを変更することで、表裏の判別が可能となる。 However, if OF2 and IF3 are formed on equivalent surfaces, the front and back may not be known. Therefore, by changing the length of one of OF2 and IF3, it is possible to determine the front and back.
ここでは、ボイド形成剥離法(Void−Assisted Separation Method:VAS法)により作製したGaN基板を用いた。VAS法については、例えば、Y.Oshima et al. 「Preparation of Freestanding GaN Wafers by Hydride Vapor Phase Epitaxy with Void−Assisted Separation.」 Japanese Journal of Applied Physics Vol.42(2003)pp.L1−L3、特開2003−178984などを参照されたい。 Here, a GaN substrate manufactured by a void-formed separation method (VAS method) was used. For the VAS method, see, for example, Y.M. Oshima et al. “Preparation of Freezing GaN Wafers by Hide Vapor Phase Epitaxy With Void-Assisted Separation.” Japan Journal of Applied Physics. 42 (2003) p. See L1-L3, JP2003-178984, and the like.
VAS法は、サファイア基板とGaN基板の間にボイドを有するGaN層を形成し、その成長終了後にボイド層を境にGaN層を剥離させるものであり、容易にGaN厚膜を作製できる。 In the VAS method, a GaN layer having voids is formed between a sapphire substrate and a GaN substrate, and after the growth is completed, the GaN layer is peeled off with the void layer as a boundary, and a GaN thick film can be easily produced.
VAS法で報告されているボイド形成基板上にハイドライド気相成長法(Hydride Vapor Phase Epitaxy:HVPE法)でGaN層を成長温度1050℃、供給GaCl=100cc、NH3=1000ccで800μmの厚さに成長した。 A GaN layer is grown on a void-formed substrate reported in the VAS method by a hydride vapor phase epitaxy (HVPE method) at a growth temperature of 1050 ° C., supplied GaCl = 100 cc, NH 3 = 1000 cc, and a thickness of 800 μm. grown.
作製したGaN厚膜を剥離し、両面を研磨することで平坦化し、さらに円形に加工し、OFを(1−100)面に、(−1−120)面にIFを作製し、φ2”の厚さ400μmのGaN基板を得た(基板形状は図8参照)。 The produced GaN thick film is peeled off, flattened by polishing both sides, further processed into a circle, OF is produced on the (1-100) plane, and IF is produced on the (-1-120) plane. A GaN substrate having a thickness of 400 μm was obtained (see FIG. 8 for the substrate shape).
図5に示すように、作製したGaN基板51をチッピング、クラック検査装置50の基板ホルダ52に入れ、30rpmで回転させた。GaN基板51は地面と垂直になった状態で基板ホルダ52に保持され回転される。GaN基板51を基板ホルダ52に入れた場合の両側の隙間は0.5mmである。回転機構53に設置した場合は、片側1mmとなる。
As shown in FIG. 5, the produced
上記検討では、回転時に自重で基板ホルダ52内部の下側にGaN基板51の外周が接触する。その接触部において、GaN基板51に負荷がかかり、特にOF部、IF部の端部(図8の交差点A,B,C,D)に負荷がかかるようになっている。
In the above study, the outer periphery of the
このような検討の結果、OF端部、すなわち図8の交差点Aの部分よりクラックが発生した。同様の検討をOF、IFを傾けて20回行い、クラック発生率を調べた。詳細を以下に記載する。 As a result of such examination, cracks occurred at the OF end, that is, at the intersection A in FIG. The same examination was conducted 20 times with the OF and IF tilted, and the crack generation rate was examined. Details are described below.
GaN基板51のOFの位置を(1−100)面より角度θ傾けて作製した(基板形状は図1参照)。傾けた角度はθ1=3°、θ2=5°、θ3=10°、θ4=15°、θ5=20°、θ6=25°、θ7=30°、θ8=35°、θ9=40°、θ10=45°、θ11=50°、θ12=55°、θ13=60°である。これに対応してIFも同様方向にOFと垂直になるように傾けて加工した。
The position of the OF of the
OFを(1−100)面に対して傾けた角度θと交差点AもしくはBからのチッピング、あるいはクラックの発生率を図6に示す。 FIG. 6 shows the angle θ at which the OF is tilted with respect to the (1-100) plane and the occurrence rate of chipping or cracks from the intersection A or B.
図6に示すように、5°、55°の角度θにおいてチッピング、クラックの発生率は5%となり、(1−100)面に対して傾けない場合より、チッピング、クラックの発生率は35%以上も大幅に減少した。さらには、角度θが10°以上〜50°以下の範囲ではチッピング、クラックは発生しなかった。 As shown in FIG. 6, the occurrence rate of chipping and cracks at an angle θ of 5 ° and 55 ° is 5%, and the occurrence rate of chipping and cracks is 35% as compared with the case of not tilting with respect to the (1-100) plane. These were also greatly reduced. Further, no chipping or cracking occurred when the angle θ was in the range of 10 ° to 50 °.
以上の結果より、OFは(1−100)面(A軸方向)に対して5°以上〜55°以下、より好ましくは10°以上〜50°以下の範囲で傾けるとよいことが分かる。 From the above results, it can be seen that OF may be tilted with respect to the (1-100) plane (A-axis direction) in the range of 5 ° to 55 °, more preferably 10 ° to 50 °.
1 III−V族窒化物半導体自立基板
2 OF
3 IF
θ OF及びIFの傾き角度
1 III-V nitride semiconductor free-standing
3 IF
θ OF and IF tilt angle
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257592A JP2010083736A (en) | 2008-10-02 | 2008-10-02 | Group iii-v nitride semiconductor self-standing substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257592A JP2010083736A (en) | 2008-10-02 | 2008-10-02 | Group iii-v nitride semiconductor self-standing substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010083736A true JP2010083736A (en) | 2010-04-15 |
Family
ID=42248065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257592A Pending JP2010083736A (en) | 2008-10-02 | 2008-10-02 | Group iii-v nitride semiconductor self-standing substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010083736A (en) |
-
2008
- 2008-10-02 JP JP2008257592A patent/JP2010083736A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224201B2 (en) | C-plane GaN substrate | |
JP4939038B2 (en) | Group III nitride semiconductor substrate | |
Knauer et al. | Correlation of sapphire off‐cut and reduction of defect density in MOVPE grown AlN | |
US9938638B2 (en) | Method for producing semiconductor epitaxial wafer and semiconductor epitaxial wafer | |
JP5830973B2 (en) | GaN free-standing substrate and method for manufacturing semiconductor light-emitting device | |
JP2008028259A (en) | Method for manufacturing monocrystal garium-nitride substrate | |
US10177217B2 (en) | C-plane GaN substrate | |
JPWO2013058352A1 (en) | Group III nitride semiconductor crystal | |
JP2018024539A (en) | C PLANE GaN SUBSTRATE | |
JP2004339003A (en) | Silicon epitaxial wafer, and method for manufacturing silicon epitaxial wafer | |
JP6405767B2 (en) | Gallium nitride substrate | |
JP2017024927A (en) | Method of manufacturing group III nitride semiconductor substrate | |
JP2010083736A (en) | Group iii-v nitride semiconductor self-standing substrate | |
US10319587B2 (en) | Method of manufacturing epitaxial wafer and silicon-based substrate for epitaxial growth | |
JP6250368B2 (en) | Method for manufacturing free-standing substrate and free-standing substrate | |
JP6547506B2 (en) | Method of manufacturing nitride semiconductor crystal | |
TWI778220B (en) | GaN crystal substrate | |
WO2020045005A1 (en) | Method for producing semi-polar self-supporting substrate | |
JP2011140428A (en) | Method for manufacturing nitride-based compound semiconductor substrate, and nitride-based compound semiconductor self-standing substrate | |
JP2018058740A (en) | Substrate and method for manufacturing the same |