JP2010080885A - Method for producing solar cell - Google Patents

Method for producing solar cell Download PDF

Info

Publication number
JP2010080885A
JP2010080885A JP2008250707A JP2008250707A JP2010080885A JP 2010080885 A JP2010080885 A JP 2010080885A JP 2008250707 A JP2008250707 A JP 2008250707A JP 2008250707 A JP2008250707 A JP 2008250707A JP 2010080885 A JP2010080885 A JP 2010080885A
Authority
JP
Japan
Prior art keywords
hole
layer
solar cell
main surface
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008250707A
Other languages
Japanese (ja)
Inventor
Yuji Hishida
有二 菱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008250707A priority Critical patent/JP2010080885A/en
Publication of JP2010080885A publication Critical patent/JP2010080885A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for producing a solar cell which removes occurrence of short-circuit in through-holes and damaged layers formed inside the through-holes. <P>SOLUTION: The method for producing the solar cell 1 includes the steps of: forming a first hole 20 extending from a light receiving surface 10A side of an n-type single-crystal silicon substrate 10 to the inside of the n-type single-crystal silicon substrate 10; sequentially forming an i-type amorphous silicon layer 11, a p-type amorphous silicon layer 12, and a TCO (Transparent Conductive Oxide) layer 13 on the light receiving surface 10A and the inner wall surface of the first hole 20; sequentially forming an i-type amorphous silicon layer 14, an n-type amorphous silicon layer 15, and a TCO layer 16 on a rear surface 10B; and forming through-holes TH by forming a second hole 30 extending from the rear surface 10B side of the n-type single-crystal silicon substrate 10 to the first hole 20. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、貫通孔を有する半導体基板を備える太陽電池の製造方法に関する。   The present invention relates to a method for manufacturing a solar cell including a semiconductor substrate having a through hole.

太陽電池は、クリーンで無尽蔵に供給される太陽光を直接電気に変換する。従って、太陽電池は、新しいエネルギー源として期待されている。   Solar cells directly convert clean and inexhaustible sunlight into electricity. Therefore, solar cells are expected as a new energy source.

一般的に、太陽電池１枚当りの出力は数Ｗ程度である。従って、家屋やビル等の電源として太陽電池を用いる場合には、配線材によって接続された複数の太陽電池を備える太陽電池モジュールが用いられる。   Generally, the output per solar cell is about several watts. Therefore, when a solar cell is used as a power source for a house or a building, a solar cell module including a plurality of solar cells connected by a wiring material is used.

従来、太陽電池の受光面積の拡大を目的として、太陽電池の裏面側に配線材を配置する手法が提案されている（非特許文献１参照）。非特許文献１に記載の太陽電池は、受光面から裏面まで貫通する貫通孔（以下、「スルーホール」という。）内部に形成されるスルーホール電極が受光面上に形成された受光面側細線電極に接続された構造（いわゆる、「メタルラップスルー構造」）を有する。配線材は、裏面側でスルーホール電極に接続される。
Ｆ．Ｃｌｅｍｅｎｔ，「Ｐｒｏｃｅｓｓｉｎｇ ａｎｄ ｃｏｍｐｒｅｈｅｎｓｉｖｅ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｓｃｒｅｅｎ−ｐｒｉｎｔｅｄ ｍｃ−Ｓｉ ｍｅｔａｌ ｗｒａｐ ｔｈｒｏｕｇｈ ｓｏｌａｒ ｃｅｌｌｓ」，第２１回ヨーロッパ光起電太陽エネルギー会議，ミラノ，２００７年 Conventionally, for the purpose of increasing the light receiving area of a solar cell, a method of arranging a wiring material on the back side of the solar cell has been proposed (see Non-Patent Document 1). The solar cell described in Non-Patent Document 1 is a light-receiving surface side fine wire in which a through-hole electrode formed in a through-hole (hereinafter referred to as “through-hole”) penetrating from the light-receiving surface to the back surface is formed on the light-receiving surface. It has a structure connected to the electrode (so-called “metal wrap-through structure”). The wiring material is connected to the through-hole electrode on the back side.
F. Clement, "Processing and comprehensive charac- terization of screen-printed mc-Si metal wrap through solar cells", 21st European Photovoltaic Solar Energy Conference, Milan, 2007.

ここで、上記非特許文献１に記載の太陽電池では、半導体基板の裏面に不純物を熱拡散することによってｐｎ接合が形成される。そのため、ｐｎ接合界面における光生成キャリアの再結合の抑制には余地があった。   Here, in the solar cell described in Non-Patent Document 1, a pn junction is formed by thermally diffusing impurities on the back surface of the semiconductor substrate. Therefore, there is room for suppression of recombination of photogenerated carriers at the pn junction interface.

具体的には、ｐｎ接合界面における特性を向上可能なＨＩＴ（Heterojunction with Intrinsic Thin layer）構造を上記非特許文献１に記載の太陽電池に適用することが考えられる。ＨＩＴ構造では、受光面上にｐ型非晶質シリコン層及び受光面側透明導電層が順次形成され、裏面上にｎ型非晶質シリコン層及び裏面側透明導電層が順次形成される。また、ｎ型結晶系シリコン基板とｐ型非晶質シリコン層とによって形成されるｐｎ接合領域、及びｎ型結晶系シリコン基板とｎ型非晶質シリコン層とによって形成されるＢＳＦ接合領域には、実質的に真性なｉ型非晶質シリコン層が介挿される。   Specifically, it is conceivable to apply a HIT (Heterojunction with Intrinsic Thin Layer) structure capable of improving the characteristics at the pn junction interface to the solar cell described in Non-Patent Document 1. In the HIT structure, a p-type amorphous silicon layer and a light-receiving surface-side transparent conductive layer are sequentially formed on the light-receiving surface, and an n-type amorphous silicon layer and a back-side transparent conductive layer are sequentially formed on the back surface. Further, a pn junction region formed by an n-type crystal silicon substrate and a p-type amorphous silicon layer, and a BSF junction region formed by an n-type crystal silicon substrate and an n-type amorphous silicon layer A substantially intrinsic i-type amorphous silicon layer is interposed.

このようなＨＩＴ構造を上記非特許文献１に記載の太陽電池に適用する場合、以下のような問題があった。   When such a HIT structure is applied to the solar cell described in Non-Patent Document 1, there are the following problems.

第１に、ｎ型結晶系シリコン基板に予めスルーホールを形成しておく場合、スルーホール内壁に形成されるダメージ層をエッチング法で除去した後に、ｐ型非晶質シリコン層及び受光面側透明導電層を受光面上に順次形成するとともに、ｎ型非晶質シリコン層及び裏面側透明導電層を裏面上に順次形成することができる。しかしながら、この場合、受光面側透明導電層と裏面側透明導電層とがスルーホール内部で短絡してしまうおそれがあった。   First, when a through hole is previously formed in an n-type crystalline silicon substrate, a p-type amorphous silicon layer and a light-receiving surface side transparent are removed after removing a damaged layer formed on the inner wall of the through hole by an etching method. The conductive layer can be sequentially formed on the light receiving surface, and the n-type amorphous silicon layer and the back side transparent conductive layer can be sequentially formed on the back surface. However, in this case, the light receiving surface side transparent conductive layer and the back surface side transparent conductive layer may be short-circuited inside the through hole.

第２に、受光面上にｐ型非晶質シリコン層及び受光面側透明導電層を予め順次形成するとともに、裏面上にｎ型非晶質シリコン層及び裏面側透明導電層を予め順次形成した後に、ｎ型結晶系シリコン基板にスルーホールを形成する場合、受光面側透明導電層と裏面側透明導電層との短絡を防止することができる。しかしながら、この場合、スルーホール形成後にスルーホール内壁に形成されるダメージ層をエッチング法で除去すると、各透明導電層及び各非晶質シリコン層がダメージを受けてしまうおそれがあった。   Second, a p-type amorphous silicon layer and a light-receiving surface-side transparent conductive layer are sequentially formed on the light-receiving surface, and an n-type amorphous silicon layer and a back-side transparent conductive layer are sequentially formed on the back surface. Later, when a through hole is formed in the n-type crystalline silicon substrate, a short circuit between the light-receiving surface side transparent conductive layer and the back surface side transparent conductive layer can be prevented. However, in this case, if the damaged layer formed on the inner wall of the through hole after the through hole is formed is removed by an etching method, each transparent conductive layer and each amorphous silicon layer may be damaged.

本発明は、上述した状況に鑑みてなされたものであり、スルーホール内部における短絡の発生とスルーホール内部に形成されるダメージ層の除去とを可能とする太陽電池の製造方法を提供することを目的とする。   The present invention has been made in view of the above-described situation, and provides a method for manufacturing a solar cell that enables generation of a short circuit inside a through hole and removal of a damaged layer formed inside the through hole. Objective.

本発明の特徴に係る太陽電池の製造方法は、第１主面から第１主面の反対側に設けられる第２主面まで貫通する貫通孔を有する半導体基板を備える太陽電池の製造方法であって、半導体基板の第１主面から半導体基板の内部まで延びる第１穴を形成する工程Ａと、第１主面上及び第１穴の内壁面上に、実質的に真性なｉ型非晶質半導体層と一導電型半導体層と透明導電層とを順次形成するとともに、第２主面上に実質的に真性なｉ型非晶質半導体層と他導電型半導体層と透明導電層とを順次形成する工程Ｂと、半導体基板の第２主面から第１穴まで延びる第２穴を形成することによって、貫通孔を形成する工程Ｃと、貫通孔内に導電性材料を充填する工程Ｄとを備えることを要旨とする。   A method for manufacturing a solar cell according to a feature of the present invention is a method for manufacturing a solar cell including a semiconductor substrate having a through hole penetrating from a first main surface to a second main surface provided on the opposite side of the first main surface. And forming a first hole extending from the first main surface of the semiconductor substrate to the inside of the semiconductor substrate, and a substantially intrinsic i-type amorphous material on the first main surface and the inner wall surface of the first hole. And sequentially forming an amorphous semiconductor layer, a one-conductivity type semiconductor layer, and a transparent conductive layer, and a substantially intrinsic i-type amorphous semiconductor layer, another conductive type semiconductor layer, and a transparent conductive layer on the second main surface. Step B for forming sequentially, Step C for forming a through hole by forming a second hole extending from the second main surface of the semiconductor substrate to the first hole, and Step D for filling a conductive material into the through hole It is a summary to provide.

本発明の特徴に係る太陽電池の製造方法によれば、第１穴を形成した後であって、各非晶質シリコン層及び各透明導電層を形成する前に、第１穴の内壁に形成されたダメージ層をエッチング法によって除去することができる。そのため、各非晶質シリコン層及び各透明導電層にダメージを与えることなく、貫通孔のうち第1穴の内壁におけるダメージ層を除去することができる。また、各非晶質シリコン層及び各透明導電層を形成した後に貫通孔を形成することができる。そのため、各透明導電層が貫通孔内において短絡することを防止することができる。   According to the solar cell manufacturing method of the present invention, the first hole is formed on the inner wall of the first hole after the first hole is formed and before each amorphous silicon layer and each transparent conductive layer is formed. The damaged layer can be removed by an etching method. Therefore, the damage layer on the inner wall of the first hole among the through holes can be removed without damaging each amorphous silicon layer and each transparent conductive layer. Moreover, a through-hole can be formed after forming each amorphous silicon layer and each transparent conductive layer. Therefore, it is possible to prevent each transparent conductive layer from being short-circuited in the through hole.

本発明の特徴に係る太陽電池の製造方法において、第１主面又は第２主面のうち一方の主面は、光を受ける受光面の反対側に設けられる裏面であって、工程Ｃと工程Ｄとの間に、一方の主面上から貫通孔の内壁面上に跨るように絶縁層を形成する工程Ｅを備え、工程Ｅにおいて、貫通孔の内壁面のうち半導体基板が露出する部分まで絶縁層によって覆ってもよい。   In the method for manufacturing a solar cell according to the feature of the present invention, one of the first main surface and the second main surface is a back surface provided on the opposite side of the light receiving surface that receives light, and includes step C and step. A step E of forming an insulating layer so as to straddle from one main surface to the inner wall surface of the through-hole between D and the portion of the inner wall surface of the through-hole to the portion where the semiconductor substrate is exposed in step E It may be covered with an insulating layer.

本発明の特徴に係る太陽電池の製造方法において、第１主面は、光を受ける受光面であり、第２主面は、受光面の反対側に設けられる裏面であって、半導体基板は、他導電型を有しており、工程Ｃと工程Ｄとの間に、第２主面上から貫通孔の内壁面上に跨るように絶縁層を形成する工程Ｅを備え、工程Ｅにおいて、貫通孔の内壁面のうち半導体基板が露出する部分まで絶縁層によって覆ってもよい。   In the method for manufacturing a solar cell according to the feature of the present invention, the first main surface is a light receiving surface that receives light, the second main surface is a back surface provided on the opposite side of the light receiving surface, and the semiconductor substrate is: It has another conductivity type, and includes a step E for forming an insulating layer between the second main surface and the inner wall surface of the through hole between the step C and the step D. The insulating wall may cover the portion of the inner wall surface of the hole where the semiconductor substrate is exposed.

本発明によれば、スルーホール内部における短絡の発生とスルーホール内部に形成されるダメージ層の除去とを可能とする太陽電池の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the solar cell which enables generation | occurrence | production of the short circuit inside a through hole and removal of the damage layer formed inside a through hole can be provided.

次に、図面を用いて、本発明の実施形態について説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。   Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and ratios of dimensions and the like are different from actual ones. Accordingly, specific dimensions and the like should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

［第１実施形態］
（太陽電池の製造方法）
以下において、第１実施形態に係る太陽電池１の製造方法について、図面を参照しながら説明する。各図（ａ）は、本実施形態に係るｎ型単結晶シリコン基板１０の平面図であり、各図（ｂ）は、各図（ａ）のＡ−Ａ線における断面図である。 [First Embodiment]
(Method for manufacturing solar cell)
Below, the manufacturing method of the solar cell 1 which concerns on 1st Embodiment is demonstrated, referring drawings. Each figure (a) is a top view of n type single crystal silicon substrate 10 concerning this embodiment, and each figure (b) is a sectional view in an AA line of each figure (a).

（１）第1穴の形成
まず、図１（ａ）に示すように、ｎ型単結晶シリコン基板１０を準備する。ｎ型単結晶シリコン基板１０は、光を受ける受光面１０Ａと、受光面１０Ａの反対側に設けられる裏面１０Ｂとを有する。図１（ｂ）に示すように、受光面１０Ａに略垂直な垂直方向において、ｎ型単結晶シリコン基板１０の厚みはＬである。 (1) Formation of First Hole First, as shown in FIG. 1A, an n-type single crystal silicon substrate 10 is prepared. N-type single crystal silicon substrate 10 has a light receiving surface 10A for receiving light and a back surface 10B provided on the opposite side of light receiving surface 10A. As shown in FIG. 1B, the thickness of the n-type single crystal silicon substrate 10 is L in the vertical direction substantially perpendicular to the light receiving surface 10A.

次に、図２（ａ）に示すように、ｎ型単結晶シリコン基板１０に複数の第１穴２０を形成する。具体的には、第１方向に沿って並べられる７個の第１穴を、第１方向に略直交する第２方向に２列形成する。各第１穴２０は、図２（ｂ）に示すように、ｎ型単結晶シリコン基板１０の受光面１０Ａ側からｎ型単結晶シリコン基板１０内部の所定位置Ｐまで延びる。所定位置Ｐは、垂直方向において、受光面１０Ａから距離ｘの位置である。距離ｘは、ｎ型単結晶シリコン基板１０の厚みＬよりも小さい。従って、第１穴２０は、ｎ型単結晶シリコン基板１０を貫通しない。本実施形態では、第１穴２０を円環状に形成する。   Next, as shown in FIG. 2A, a plurality of first holes 20 are formed in the n-type single crystal silicon substrate 10. Specifically, seven first holes arranged along the first direction are formed in two rows in the second direction substantially orthogonal to the first direction. Each first hole 20 extends from the light receiving surface 10A side of the n-type single crystal silicon substrate 10 to a predetermined position P inside the n-type single crystal silicon substrate 10 as shown in FIG. The predetermined position P is a position at a distance x from the light receiving surface 10A in the vertical direction. The distance x is smaller than the thickness L of the n-type single crystal silicon substrate 10. Accordingly, the first hole 20 does not penetrate the n-type single crystal silicon substrate 10. In the present embodiment, the first hole 20 is formed in an annular shape.

このような第１穴２０の形成には、レーザアブレーション加工、或いはドリルやサンドブラスト等を用いた機械的加工法を適用することができる。レーザアブレーション加工では、ＫｒＦエキシマレーザ光やＹＡＧレーザ光などを用いることができる。   For the formation of the first hole 20, a laser ablation process or a mechanical processing method using a drill, a sandblast, or the like can be applied. In laser ablation processing, KrF excimer laser light, YAG laser light, or the like can be used.

（２）エッチング処理
次に、第１穴２０の形成によって第１穴２０の内壁に形成されるダメージ層を、エッチング法によって除去する。具体的には、ｎ型単結晶シリコン基板１０をフッ酸硝酸混合液に浸漬することによって、第１穴２０の内壁のダメージ層を除去する。 (2) Etching treatment Next, the damaged layer formed on the inner wall of the first hole 20 by forming the first hole 20 is removed by an etching method. Specifically, the damaged layer on the inner wall of the first hole 20 is removed by immersing the n-type single crystal silicon substrate 10 in a hydrofluoric acid nitric acid mixed solution.

（３）半導体層及び透明導電層の形成
次に、図３（ａ）及び（ｂ）に示すように、ｎ型単結晶シリコン基板１０の受光面１０Ａ上及び第１穴２０の内壁面上に、実質的に真性なｉ型非晶質シリコン層１１とｐ型非晶質シリコン層１２と透明導電層（ＴＣＯ（Transparent Conductive Oxide）層）１３とを順次形成する。本実施形態では、第１穴２０にマスキングしないため、図３（ｂ）に示すように、ｉ型非晶質シリコン層１１とｐ型非晶質シリコン層１２とＴＣＯ層１３は、第１穴２０の内壁面上にも形成される。ｉ型非晶質シリコン層１１とｐ型非晶質シリコン層１２とは、ＣＶＤ（Chemical Vapor Deposition）法によって形成することができる。ＴＣＯ層１３は、蒸着法、スパッタ法、イオンプレーティング法等のＰＶＤ（Physical Vapor Deposition）法によって形成することができる。 (3) Formation of Semiconductor Layer and Transparent Conductive Layer Next, as shown in FIGS. 3A and 3B, on the light receiving surface 10A of the n-type single crystal silicon substrate 10 and the inner wall surface of the first hole 20 A substantially intrinsic i-type amorphous silicon layer 11, a p-type amorphous silicon layer 12, and a transparent conductive layer (TCO (Transparent Conductive Oxide) layer) 13 are sequentially formed. In this embodiment, since the first hole 20 is not masked, as shown in FIG. 3B, the i-type amorphous silicon layer 11, the p-type amorphous silicon layer 12, and the TCO layer 13 are formed in the first hole. 20 is also formed on the inner wall surface. The i-type amorphous silicon layer 11 and the p-type amorphous silicon layer 12 can be formed by a CVD (Chemical Vapor Deposition) method. The TCO layer 13 can be formed by a PVD (Physical Vapor Deposition) method such as an evaporation method, a sputtering method, or an ion plating method.

続いて、図３（ｂ）に示すように、ｎ型単結晶シリコン基板１０の裏面１０Ｂ上に、実質的に真性なｉ型非晶質シリコン層１４とｎ型非晶質シリコン層１５とＴＣＯ層１６とを順次形成する。ｉ型非晶質シリコン層１４とｎ型非晶質シリコン層１５とは、ＣＶＤ法によって形成することができる。ＴＣＯ層１６は、上記ＴＣＯ層１３と同様に形成することができる。   Subsequently, as shown in FIG. 3B, a substantially intrinsic i-type amorphous silicon layer 14, an n-type amorphous silicon layer 15, and a TCO are formed on the back surface 10B of the n-type single crystal silicon substrate 10. Layer 16 is formed sequentially. The i-type amorphous silicon layer 14 and the n-type amorphous silicon layer 15 can be formed by a CVD method. The TCO layer 16 can be formed in the same manner as the TCO layer 13 described above.

（４）貫通孔の形成
次に、図４（ａ）に示すように、ｎ型単結晶シリコン基板１０の受光面１０Ａから裏面１０Ｂまで貫通するスルーホールＴＨを形成する。具体的には、図４（ｂ）に示すように、ｎ型単結晶シリコン基板１０の裏面１０Ｂから第１穴２０まで延びる第２穴３０を形成する。これによって、第１穴２０と第２穴３０とが繋げられて、スルーホールＴＨが形成される。 (4) Formation of Through Hole Next, as shown in FIG. 4A, a through hole TH penetrating from the light receiving surface 10A to the back surface 10B of the n-type single crystal silicon substrate 10 is formed. Specifically, as shown in FIG. 4B, a second hole 30 extending from the back surface 10B of the n-type single crystal silicon substrate 10 to the first hole 20 is formed. Thereby, the first hole 20 and the second hole 30 are connected to form the through hole TH.

ここで、本実施形態では、第２穴３０の直径ｚは、第1穴２０の直径ｙよりも小さい。このような第２穴３０の形成には、レーザアブレーション加工、或いはドリルやサンドブラスト等を用いた機械的加工法を適用することができる。なお、第２穴３０は、受光面１０Ａ側及び裏面１０Ｂ側のいずれからレーザを照射しても良い。   Here, in the present embodiment, the diameter z of the second hole 30 is smaller than the diameter y of the first hole 20. For the formation of the second hole 30, a laser ablation process or a mechanical processing method using a drill, a sandblast, or the like can be applied. The second hole 30 may be irradiated with laser from either the light receiving surface 10A side or the back surface 10B side.

（５）絶縁層の形成
次に、図５（ａ）に示すように、ＴＣＯ層１６上に所定パターンのマスクを施して、ＣＶＤ法、スパッタ法或いは塗布法によって絶縁層１７を形成する。この際、絶縁層１７は、図５（b）に示すように、ＴＣＯ層１６上からスルーホールＴＨの内壁面上（特に、第２穴３０の内壁面上）まで跨って形成される。絶縁層１７は、スルーホールＴＨの内壁面のうちｎ型単結晶シリコン基板１０が露出する部分まで覆う。絶縁層１７によって、後述するスルーホール電極４１（図６参照）とｎ型単結晶シリコン基板１０とが電気的に分離される。絶縁層１７としては、シリコン酸化膜、シリコン窒化膜などを用いることができる。 (5) Formation of Insulating Layer Next, as shown in FIG. 5A, a mask having a predetermined pattern is formed on the TCO layer 16, and the insulating layer 17 is formed by a CVD method, a sputtering method, or a coating method. At this time, the insulating layer 17 is formed from the TCO layer 16 to the inner wall surface of the through hole TH (particularly, the inner wall surface of the second hole 30) as shown in FIG. The insulating layer 17 covers the portion of the inner wall surface of the through hole TH where the n-type single crystal silicon substrate 10 is exposed. Through-hole electrode 41 (see FIG. 6) described later and n-type single crystal silicon substrate 10 are electrically separated by insulating layer 17. As the insulating layer 17, a silicon oxide film, a silicon nitride film, or the like can be used.

（６）導電体の形成
次に、ＴＣＯ層１３上に受光面側細線電極４０を形成するとともに、スルーホールＴＨ内にスルーホール電極４１を形成する。具体的には、図６（ａ）に示すように、スクリーン印刷等によって、ＴＣＯ層１３上に所定のパターンで導電性材料を配置するとともに、図６（ｂ）に示すように、スルーホールＴＨ内に導電性材料を充填する。このような導電性材料としては、例えば、熱硬化型の銀ペーストなどを用いることができる。 (6) Formation of Conductor Next, the light receiving surface side thin wire electrode 40 is formed on the TCO layer 13 and the through hole electrode 41 is formed in the through hole TH. Specifically, as shown in FIG. 6A, a conductive material is arranged in a predetermined pattern on the TCO layer 13 by screen printing or the like, and as shown in FIG. The inside is filled with a conductive material. As such a conductive material, for example, a thermosetting silver paste or the like can be used.

続いて、図６（ｃ）に示すように、ＴＣＯ層１６上に受光面側接続用電極４２と裏面側細線電極５１と裏面側接続用電極５２とを形成する。具体的には、スクリーン印刷等によって、ＴＣＯ層１６上に所定のパターンで導電性材料を配置する。   Subsequently, as shown in FIG. 6C, the light receiving surface side connection electrode 42, the back surface side thin wire electrode 51, and the back surface side connection electrode 52 are formed on the TCO layer 16. Specifically, a conductive material is arranged in a predetermined pattern on the TCO layer 16 by screen printing or the like.

以上によって、本実施形態に係る太陽電池１が作製される。   As described above, the solar cell 1 according to this embodiment is manufactured.

（７）モジュール化工程
以下において、複数の太陽電池１を備える太陽電池モジュールの製造方法について説明する。 (7) Modularization process Below, the manufacturing method of a solar cell module provided with the some solar cell 1 is demonstrated.

まず、複数の太陽電池１を配線材によって互いに電気的に接続する。具体的には、配線材の一端部を一の太陽電池１の受光面側接続用電極４２に接続するとともに、配線材の他端部を他の太陽電池１の裏面側接続用電極５２に接続する。   First, a plurality of solar cells 1 are electrically connected to each other by a wiring material. Specifically, one end portion of the wiring material is connected to the light receiving surface side connection electrode 42 of one solar cell 1, and the other end portion of the wiring material is connected to the back surface side connection electrode 52 of another solar cell 1. To do.

次に、受光面側保護材上に、封止材、複数の太陽電池１、封止材及び裏面側保護材を順次配置する。続いて、封止材を加熱することによって封止材を硬化させる。   Next, the sealing material, the plurality of solar cells 1, the sealing material, and the back surface side protective material are sequentially arranged on the light receiving surface side protective material. Subsequently, the sealing material is cured by heating the sealing material.

なお、受光面側保護材２としては、ガラスなどの透光性材料を用いることができる。また、裏面側保護材３としては、ＰＥＴ（Polyethylene Terephthalate）等の樹脂フィルム、Ａｌ箔を樹脂フィルムでサンドイッチした構造を有する積層フィルムなどを用いることができる。また、封止材４としては、ＥＶＡ、ＥＥＡなどの樹脂材料を用いることができる。   In addition, as the light-receiving surface side protective material 2, translucent materials, such as glass, can be used. Further, as the back surface side protective material 3, a resin film such as PET (Polyethylene Terephthalate), a laminated film having a structure in which an Al foil is sandwiched between resin films, and the like can be used. Moreover, as the sealing material 4, resin materials, such as EVA and EEA, can be used.

（作用及び効果）
本実施形態に係る太陽電池１の製造方法は、ｎ型単結晶シリコン基板１０の受光面１０Ａからｎ型単結晶シリコン基板１０内部まで延びる第１穴２０を形成する工程と、受光面１０Ａ上及び第１穴２０の内壁面上に、ｉ型非晶質シリコン層１１とｐ型非晶質シリコン層１２とＴＣＯ層１３とを順次形成する工程と、裏面１０Ｂ上にｉ型非晶質シリコン層１４とｎ型非晶質シリコン層１５とＴＣＯ層１６とを順次形成する工程と、ｎ型単結晶シリコン基板１０の裏面１０Ｂから第１穴２０まで延びる第２穴３０を形成することによってスルーホールＴＨを形成する工程とを備える。 (Function and effect)
The method for manufacturing solar cell 1 according to the present embodiment includes a step of forming first hole 20 extending from light receiving surface 10A of n-type single crystal silicon substrate 10 to the inside of n-type single crystal silicon substrate 10, A step of sequentially forming an i-type amorphous silicon layer 11, a p-type amorphous silicon layer 12, and a TCO layer 13 on the inner wall surface of the first hole 20, and an i-type amorphous silicon layer on the back surface 10B 14, the n-type amorphous silicon layer 15, and the TCO layer 16 are sequentially formed, and the second hole 30 extending from the back surface 10 </ b> B of the n-type single crystal silicon substrate 10 to the first hole 20 is formed. Forming TH.

従って、第１穴２０を形成した後であって、各非晶質シリコン層及び各ＴＣＯ層を形成する前に、第１穴２０の内壁に形成されたダメージ層をエッチング法によって除去することができる。そのため、各非晶質シリコン層及び各ＴＣＯ層にダメージを与えることなく、スルーホールＴＨのうち第1穴２０の内壁におけるダメージ層を除去することができる。また、各非晶質シリコン層及び各ＴＣＯ層を形成した後に、スルーホールＴＨを形成することができる。そのため、ＴＣＯ層１３とＴＣＯ層１６とがスルーホールＴＨ内において短絡することを防止することができる。   Therefore, after the first hole 20 is formed and before each amorphous silicon layer and each TCO layer is formed, the damaged layer formed on the inner wall of the first hole 20 can be removed by an etching method. it can. Therefore, the damage layer on the inner wall of the first hole 20 in the through hole TH can be removed without damaging each amorphous silicon layer and each TCO layer. Further, after forming each amorphous silicon layer and each TCO layer, the through hole TH can be formed. Therefore, it is possible to prevent the TCO layer 13 and the TCO layer 16 from being short-circuited in the through hole TH.

また、本実施形態では、第１穴２０は受光面１０Ａ側から形成され、第２穴３０は裏面１０Ｂ側から形成される。そのため、スルーホールＴＨのうち第２穴３０の内壁面上にのみ絶縁層１７を形成すれば良い。従って、スルーホールＴＨの内壁面全面に絶縁層１７を形成する場合に比べて、太陽電池１の製造コストを低減することができる。   In the present embodiment, the first hole 20 is formed from the light receiving surface 10A side, and the second hole 30 is formed from the back surface 10B side. Therefore, the insulating layer 17 may be formed only on the inner wall surface of the second hole 30 in the through hole TH. Therefore, the manufacturing cost of the solar cell 1 can be reduced as compared with the case where the insulating layer 17 is formed on the entire inner wall surface of the through hole TH.

［第２実施形態］
以下において、第２実施形態に係る太陽電池の製造方法について、図面を参照しながら説明する。上記第１実施形態と第２実施形態との相違点は、第２穴３０が２段階に分けて形成される点である。 [Second Embodiment]
Below, the manufacturing method of the solar cell which concerns on 2nd Embodiment is demonstrated, referring drawings. The difference between the first embodiment and the second embodiment is that the second hole 30 is formed in two stages.

（１）第1穴及び予備穴の形成
まず、図７（ａ）及び（ｂ）に示すように、ｎ型単結晶シリコン基板１０の受光面１０Ａに複数の第１穴２０を形成する。続いて、ｎ型単結晶シリコン基板１０の裏面１０Ｂに複数の予備穴２５を形成する。予備穴２５の直径は、第1穴２０の直径と略同一である。 (1) Formation of First Hole and Preliminary Hole First, as shown in FIGS. 7A and 7B, a plurality of first holes 20 are formed in the light receiving surface 10 </ b> A of the n-type single crystal silicon substrate 10. Subsequently, a plurality of preliminary holes 25 are formed in the back surface 10 </ b> B of the n-type single crystal silicon substrate 10. The diameter of the preliminary hole 25 is substantially the same as the diameter of the first hole 20.

（２）エッチング処理
次に、第１穴２０の内壁及び予備穴２５の内壁に形成されるダメージ層を、エッチング法によって除去する。 (2) Etching treatment Next, the damage layer formed on the inner wall of the first hole 20 and the inner wall of the preliminary hole 25 is removed by an etching method.

（３）半導体層及び透明導電層の形成
次に、図８（ａ）及び（ｂ）に示すように、ｎ型単結晶シリコン基板１０の受光面１０Ａ上及び第１穴２０の内壁面上に、ｉ型非晶質シリコン層１１とｐ型非晶質シリコン層１２とＴＣＯ層１３とを順次形成する。 (3) Formation of Semiconductor Layer and Transparent Conductive Layer Next, on the light receiving surface 10A of the n-type single crystal silicon substrate 10 and the inner wall surface of the first hole 20, as shown in FIGS. The i-type amorphous silicon layer 11, the p-type amorphous silicon layer 12, and the TCO layer 13 are sequentially formed.

続いて、図８（ｂ）に示すように、ｎ型単結晶シリコン基板１０の裏面１０Ｂ上に、ｉ型非晶質シリコン層１４とｎ型非晶質シリコン層１５とＴＣＯ層１６とを順次形成する。   Subsequently, as shown in FIG. 8B, an i-type amorphous silicon layer 14, an n-type amorphous silicon layer 15, and a TCO layer 16 are sequentially formed on the back surface 10B of the n-type single crystal silicon substrate 10. Form.

（４）貫通孔の形成
次に、図９（ａ）に示すように、ｎ型単結晶シリコン基板１０の受光面１０Ａから裏面１０Ｂまで貫通するスルーホールＴＨを形成する。具体的には、図９（ｂ）に示すように、第１穴２０と予備穴２５とを繋げるようにｎ型単結晶シリコン基板１０を除去する。このように、裏面１０Ｂから第１穴２０まで延びる第２穴３０を形成することによって、第１穴２０と第２穴３０とが繋がったスルーホールＴＨが形成される。 (4) Formation of Through Hole Next, as shown in FIG. 9A, a through hole TH penetrating from the light receiving surface 10A to the back surface 10B of the n-type single crystal silicon substrate 10 is formed. Specifically, as shown in FIG. 9B, the n-type single crystal silicon substrate 10 is removed so as to connect the first hole 20 and the spare hole 25. In this way, by forming the second hole 30 extending from the back surface 10B to the first hole 20, the through hole TH in which the first hole 20 and the second hole 30 are connected is formed.

（５）絶縁層の形成
次に、図１０（ａ）に示すように、ＴＣＯ層１６上に所定パターンのマスクを施して、ＣＶＤ法などによって絶縁層１７を形成する。この際、絶縁層１７は、図１０（b）に示すように、ＴＣＯ層１６上からスルーホールＴＨの内壁面上に跨って形成される。本実施形態では、スルーホールＴＨの内壁面が面一であるため、絶縁層１７は、スルーホールＴＨの内壁面略全面に形成される。ただし、絶縁層１７は、スルーホールＴＨの内壁面のうちｎ型単結晶シリコン基板１０が露出する部分まで覆っていればよい。 (5) Formation of Insulating Layer Next, as shown in FIG. 10A, a mask having a predetermined pattern is formed on the TCO layer 16, and the insulating layer 17 is formed by a CVD method or the like. At this time, as shown in FIG. 10B, the insulating layer 17 is formed from the TCO layer 16 to the inner wall surface of the through hole TH. In the present embodiment, since the inner wall surface of the through hole TH is flush, the insulating layer 17 is formed on substantially the entire inner wall surface of the through hole TH. However, the insulating layer 17 only needs to cover the portion of the inner wall surface of the through hole TH where the n-type single crystal silicon substrate 10 is exposed.

（６）導電体の形成
次に、ＴＣＯ層１３上に受光面側細線電極４０を形成するとともに、スルーホールＴＨ内にスルーホール電極４１を形成する（図６（ａ）参照）。続いて、ＴＣＯ層１６上に受光面側接続用電極４２と裏面側細線電極５１と裏面側接続用電極５２とを形成する（図６（ｃ）参照）。 (6) Formation of Conductor Next, the light receiving surface side thin wire electrode 40 is formed on the TCO layer 13 and the through hole electrode 41 is formed in the through hole TH (see FIG. 6A). Subsequently, the light receiving surface side connection electrode 42, the back surface side thin wire electrode 51, and the back surface side connection electrode 52 are formed on the TCO layer 16 (see FIG. 6C).

（その他の実施形態）
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。 (Other embodiments)
Although the present invention has been described according to the above-described embodiments, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、上述した第１実施形態では、大径の第１穴２０を受光面１０Ａに形成し、小径の第２穴３０を裏面１０Ｂに形成することとしたが、第１穴２０を裏面１０Ｂに形成するとともに、第２穴３０を受光面１０Ａに形成することとしてもよい。ただし、この場合には、絶縁層１７をスルーホールＴＨの内壁面略全面に形成することが好ましい。   For example, in the first embodiment described above, the large-diameter first hole 20 is formed in the light receiving surface 10A, and the small-diameter second hole 30 is formed in the back surface 10B. However, the first hole 20 is formed in the back surface 10B. While forming, it is good also as forming the 2nd hole 30 in 10 A of light-receiving surfaces. However, in this case, it is preferable to form the insulating layer 17 on substantially the entire inner wall surface of the through hole TH.

また、上述した実施形態では、スルーホールＴＨを円孔状に形成することとしたが、これに限られるものではない。本発明は、スルーホールＴＨの形状を特定するものではない。   In the above-described embodiment, the through hole TH is formed in a circular hole shape, but the present invention is not limited to this. The present invention does not specify the shape of the through hole TH.

また、上述した実施形態では、受光面側細線電極４０及び裏面側細線電極５１を第２方向に沿って形成するとともに、受光面側接続用電極４２及び裏面側接続用電極５２を第１方向に沿って形成することとしたが、これに限られるものではない。本発明は、各電極の位置及び形状を特定するものではない。   In the above-described embodiment, the light receiving surface side thin wire electrode 40 and the back surface side thin wire electrode 51 are formed along the second direction, and the light receiving surface side connection electrode 42 and the back surface side connection electrode 52 are formed in the first direction. However, the present invention is not limited to this. The present invention does not specify the position and shape of each electrode.

また、上述した実施形態では、第１穴２０及び予備穴２５それぞれの形状は、円環状であることとしたが、これに限られるものではない。例えば、第１穴２０及び予備穴２５それぞれの形状は、円柱状を含む他の形状であってもよい。なお、第１穴２０及び予備穴２５それぞれを円環状に形成する場合には、円柱状に形成する場合に比べて、穴の形成時間の短縮を図ることができる。   In the above-described embodiment, each of the first hole 20 and the spare hole 25 has an annular shape, but is not limited thereto. For example, each shape of the first hole 20 and the spare hole 25 may be another shape including a columnar shape. In addition, when each of the first hole 20 and the preliminary hole 25 is formed in an annular shape, the hole formation time can be shortened as compared with the case where the first hole 20 and the preliminary hole 25 are formed in a cylindrical shape.

また、上述した実施形態では、ｎ型単結晶シリコン基板１０を用いて説明したが、本発明に係る半導体基板の導電型及び材料は、これに限られるものではない。例えば、半導体基板は、ｐ型の導電型を有していてもよく、また、多結晶シリコンやＧａＡｓなどによって構成されていてもよい。   In the above-described embodiment, the n-type single crystal silicon substrate 10 has been described. However, the conductivity type and material of the semiconductor substrate according to the present invention are not limited to this. For example, the semiconductor substrate may have a p-type conductivity type, and may be composed of polycrystalline silicon, GaAs, or the like.

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

本発明の第１実施形態に係る太陽電池１の製造方法を説明するための図である（その１）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 1st Embodiment of this invention (the 1). 本発明の第１実施形態に係る太陽電池１の製造方法を説明するための図である（その２）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 1st Embodiment of this invention (the 2). 本発明の第１実施形態に係る太陽電池１の製造方法を説明するための図である（その３）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 1st Embodiment of this invention (the 3). 本発明の第１実施形態に係る太陽電池１の製造方法を説明するための図である（その４）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 1st Embodiment of this invention (the 4). 本発明の第１実施形態に係る太陽電池１の製造方法を説明するための図である（その５）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 1st Embodiment of this invention (the 5). 本発明の第１実施形態に係る太陽電池１の製造方法を説明するための図である（その６）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 1st Embodiment of this invention (the 6). 本発明の第２実施形態に係る太陽電池１の製造方法を説明するための図である（その１）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 2nd Embodiment of this invention (the 1). 本発明の第２実施形態に係る太陽電池１の製造方法を説明するための図である（その２）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 2nd Embodiment of this invention (the 2). 本発明の第２実施形態に係る太陽電池１の製造方法を説明するための図である（その３）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 2nd Embodiment of this invention (the 3). 本発明の第２実施形態に係る太陽電池１の製造方法を説明するための図である（その４）。It is a figure for demonstrating the manufacturing method of the solar cell 1 which concerns on 2nd Embodiment of this invention (the 4).

符号の説明Explanation of symbols

ＴＨ…スルーホール、１…太陽電池、２…受光面側保護材、３…裏面側保護材、４…封止材、１０…ｎ型単結晶シリコン基板、１０Ａ…受光面、１０Ｂ…裏面、１１…ｉ型非晶質シリコン層、１２…ｐ型非晶質シリコン層、１３…ＴＣＯ層、１４…ｉ型非晶質シリコン層、１５…ｎ型非晶質シリコン層、１６…ＴＣＯ層、１７…絶縁層、２０…第１穴、２５…予備穴、３０…第２穴、４０…受光面側細線電極、４１…スルーホール電極、４２…受光面側接続用電極、５１…裏面側細線電極、５２…裏面側接続用電極 TH ... through hole, 1 ... solar cell, 2 ... light-receiving surface side protective material, 3 ... back surface side protective material, 4 ... sealing material, 10 ... n-type single crystal silicon substrate, 10A ... light receiving surface, 10B ... back surface, 11 ... i-type amorphous silicon layer, 12 ... p-type amorphous silicon layer, 13 ... TCO layer, 14 ... i-type amorphous silicon layer, 15 ... n-type amorphous silicon layer, 16 ... TCO layer, 17 DESCRIPTION OF SYMBOLS ... Insulating layer, 20 ... 1st hole, 25 ... Preliminary hole, 30 ... 2nd hole, 40 ... Light-receiving surface side thin wire electrode, 41 ... Through-hole electrode, 42 ... Light-receiving surface side connection electrode, 51 ... Back surface side thin wire electrode 52 ... Electrode for back side connection

Claims (3)

第１主面から前記第１主面の反対側に設けられる第２主面まで貫通する貫通孔を有する半導体基板を備える太陽電池の製造方法であって、
前記半導体基板の前記第１主面から前記半導体基板の内部まで延びる第１穴を形成する工程Ａと、
前記第１主面上及び前記第１穴の内壁面上に、実質的に真性なｉ型非晶質半導体層と一導電型半導体層と透明導電層とを順次形成するとともに、前記第２主面上に実質的に真性なｉ型非晶質半導体層と他導電型半導体層と透明導電層とを順次形成する工程Ｂと、
前記半導体基板の前記第２主面から前記第１穴まで延びる第２穴を形成することによって前記貫通孔を形成する工程Ｃと、
前記貫通孔内に導電性材料を充填する工程Ｄと
を備えることを特徴とする太陽電池の製造方法。 A method for producing a solar cell comprising a semiconductor substrate having a through hole penetrating from a first main surface to a second main surface provided on the opposite side of the first main surface,
Forming a first hole extending from the first main surface of the semiconductor substrate to the inside of the semiconductor substrate; and
A substantially intrinsic i-type amorphous semiconductor layer, a one-conductivity-type semiconductor layer, and a transparent conductive layer are sequentially formed on the first main surface and the inner wall surface of the first hole. A step B of sequentially forming a substantially intrinsic i-type amorphous semiconductor layer, another conductive semiconductor layer, and a transparent conductive layer on the surface;
Forming the through hole by forming a second hole extending from the second main surface of the semiconductor substrate to the first hole; and
And a step D of filling the through-hole with a conductive material. 前記第１主面又は前記第２主面のうち一方の主面は、光を受ける受光面の反対側に設けられる裏面であって、
前記工程Ｃと前記工程Ｄとの間に、前記一方の主面上から前記貫通孔の内壁面上に跨るように絶縁層を形成する工程Ｅを備え、
前記工程Ｅにおいて、前記貫通孔の内壁面のうち少なくとも前記半導体基板が露出する部分まで前記絶縁層によって覆う
ことを特徴とする請求項１に記載の太陽電池の製造方法。 One main surface of the first main surface or the second main surface is a back surface provided on the opposite side of the light receiving surface that receives light,
Between the step C and the step D, comprising a step E of forming an insulating layer so as to straddle on the inner wall surface of the through hole from the one main surface,
2. The method for manufacturing a solar cell according to claim 1, wherein in step E, at least a portion of the inner wall surface of the through hole where the semiconductor substrate is exposed is covered with the insulating layer. 前記第１主面は、光を受ける受光面であり、
前記第２主面は、前記受光面の反対側に設けられる裏面であって、
前記半導体基板は、前記他導電型を有しており、
前記工程Ｃと前記工程Ｄとの間に、前記第２主面上から前記貫通孔の内壁面上に跨るように絶縁層を形成する工程Ｅを備え、
前記工程Ｅにおいて、前記貫通孔の内壁面のうち少なくとも前記半導体基板が露出する部分まで前記絶縁層によって覆う
ことを特徴とする請求項１に記載の太陽電池の製造方法。 The first main surface is a light receiving surface that receives light;
The second main surface is a back surface provided on the opposite side of the light receiving surface,
The semiconductor substrate has the other conductivity type,
Between the step C and the step D, comprising a step E of forming an insulating layer so as to straddle on the inner wall surface of the through hole from the second main surface,
2. The method for manufacturing a solar cell according to claim 1, wherein in step E, at least a portion of the inner wall surface of the through hole where the semiconductor substrate is exposed is covered with the insulating layer.
JP2008250707A 2008-09-29 2008-09-29 Method for producing solar cell Pending JP2010080885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008250707A JP2010080885A (en) 2008-09-29 2008-09-29 Method for producing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250707A JP2010080885A (en) 2008-09-29 2008-09-29 Method for producing solar cell

Publications (1)

Publication Number Publication Date
JP2010080885A true JP2010080885A (en) 2010-04-08

Family

ID=42210942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250707A Pending JP2010080885A (en) 2008-09-29 2008-09-29 Method for producing solar cell

Country Status (1)

Country Link
JP (1) JP2010080885A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012165289A1 (en) * 2011-06-03 2012-12-06 三洋電機株式会社 Method for producing solar cell
WO2013172632A1 (en) * 2012-05-18 2013-11-21 Hanwha Chemical Corporation Semiconductor substrate for back-contact type of solar cell and method of preparing the same
WO2014118863A1 (en) * 2013-01-31 2014-08-07 パナソニック株式会社 Photovoltaic device
EP2682990B1 (en) 2012-07-02 2021-03-24 Meyer Burger (Germany) GmbH Hetero-junction solar cells with edge isolation and methods of manufacturing same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012165289A1 (en) * 2011-06-03 2012-12-06 三洋電機株式会社 Method for producing solar cell
JPWO2012165289A1 (en) * 2011-06-03 2015-02-23 三洋電機株式会社 Manufacturing method of solar cell
WO2013172632A1 (en) * 2012-05-18 2013-11-21 Hanwha Chemical Corporation Semiconductor substrate for back-contact type of solar cell and method of preparing the same
EP2682990B1 (en) 2012-07-02 2021-03-24 Meyer Burger (Germany) GmbH Hetero-junction solar cells with edge isolation and methods of manufacturing same
WO2014118863A1 (en) * 2013-01-31 2014-08-07 パナソニック株式会社 Photovoltaic device

Similar Documents

Publication Publication Date Title
JP5535709B2 (en) SOLAR CELL, SOLAR CELL MODULE USING THE SOLAR CELL, AND SOLAR CELL MANUFACTURING METHOD
US7902454B2 (en) Solar cell, solar cell module, and method of manufacturing the solar cell
CN107710419B (en) Solar cell and solar cell module
KR101000064B1 (en) Hetero-junction silicon solar cell and fabrication method thereof
JP2009135338A (en) Solar cell, and manufacturing method of solar cell
US20150194547A1 (en) Systems and methods for monolithically isled solar photovoltaic cells
JP2008294080A (en) Solar cell and manufacturing method of same
JP2008034609A (en) Solar battery element, solar battery module using same, and manufacturing methods of both
JP2009088406A (en) Solar battery and its production process
JP3205613U (en) Heterojunction solar cell structure
JP2010251667A (en) Solar cell
US8664520B2 (en) Electrode of solar cell
JP4902472B2 (en) Solar cell and solar cell module
JP2016122749A (en) Solar battery element and solar battery module
JP6656225B2 (en) Solar cell, method of manufacturing the same, and solar cell module
JP2010050350A (en) Solar cell module and solar cell
JP2014199875A (en) Solar battery, method of manufacturing the same, and solar battery module
JP2010080885A (en) Method for producing solar cell
JP6115806B2 (en) Photovoltaic device
CN110277463B (en) Solar cell structure manufacturing method
JP4169463B2 (en) Photovoltaic element manufacturing method
JP2011146678A (en) Method of manufacturing solar cell device
JP5645734B2 (en) Solar cell element
JP2015106585A (en) Method for manufacturing solar cell element and solar cell module
JP2005260157A (en) Solar cell and solar cell module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312