JP2010078732A - アクチュエータ装置 - Google Patents
アクチュエータ装置 Download PDFInfo
- Publication number
- JP2010078732A JP2010078732A JP2008245040A JP2008245040A JP2010078732A JP 2010078732 A JP2010078732 A JP 2010078732A JP 2008245040 A JP2008245040 A JP 2008245040A JP 2008245040 A JP2008245040 A JP 2008245040A JP 2010078732 A JP2010078732 A JP 2010078732A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- shape memory
- memory alloy
- resistance value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Focusing (AREA)
- Lens Barrels (AREA)
- Automatic Focus Adjustment (AREA)
Abstract
【課題】きめ細かく高速な位置制御を実現できるアクチュエータ装置を提供する。
【解決手段】形状記憶合金2の抵抗値を検出して第1の検出信号を出力する高入力抵抗差動増幅回路61と、基準抵抗の抵抗値を検出して第2の検出信号を出力する高入力抵抗差動増幅回路62と、第1及び第2の検出信号に対してそれぞれ対数変換処理を行って第1及び第2の対数信号を出力する対数増幅回路63,64と、第1及び第2の対数信号との差信号を出力する減算回路65と、差信号に対して逆対数変換処理を行って形状記憶合金2の抵抗値と基準抵抗の抵抗値との比信号を出力する逆対数増幅回路66と、その比信号に基づいてレンズ位置の変位量を検出してPWM駆動部1にフィードバック信号S1を出力するフィードバック制御部6と、を備えている。
【選択図】図11
【解決手段】形状記憶合金2の抵抗値を検出して第1の検出信号を出力する高入力抵抗差動増幅回路61と、基準抵抗の抵抗値を検出して第2の検出信号を出力する高入力抵抗差動増幅回路62と、第1及び第2の検出信号に対してそれぞれ対数変換処理を行って第1及び第2の対数信号を出力する対数増幅回路63,64と、第1及び第2の対数信号との差信号を出力する減算回路65と、差信号に対して逆対数変換処理を行って形状記憶合金2の抵抗値と基準抵抗の抵抗値との比信号を出力する逆対数増幅回路66と、その比信号に基づいてレンズ位置の変位量を検出してPWM駆動部1にフィードバック信号S1を出力するフィードバック制御部6と、を備えている。
【選択図】図11
Description
本発明は、アクチュエータ装置に関する。より詳しくは、形状記憶合金を利用したアクチュエータ装置に関する。
近年、カメラその他の撮像装置のオートフォーカス機構において、鏡筒内のレンズの位置を変位させる手段として形状記憶合金を使用する提案がなされている。形状記憶合金は、例えば細線状のワイヤやコイルばねで構成されている。このような形状記憶合金は、電流を流して加熱すると収縮するとともに、その抵抗値が変化する性質がある。したがって、形状記憶合金が電流に応じて伸縮する性質を利用してオートフォーカス機構のレンズの位置を変位させることができる。
形状記憶合金に電力を供給する手段としては、電圧制御やPWM(パルス幅変調)制御が用いられている。特に、PWM制御の場合には、一定の振幅及び周期のパルス信号のデューティ比を変化させて、形状記憶合金に供給する電力をデジタル信号によって制御するので、マイクロコンピュータ等を利用したフィードバック回路を比較的簡単に構築することができる。
形状記憶合金を用いた位置制御として、例えば、特許文献1のSMAアクチュエータ装置においては、カメラのオートフォーカスやズーム機構を備えるレンズモジュール等に形状記憶合金を応用するものであり、基準クロックにより計測と加熱制御とを交互に行うようになっている。特許文献1によれば、ブリッジ回路のポジション設定部の電位とSMAアクチュエータの電位を比較し、基準クロックがハイになったときに、比較器の出力信号に応じて、SMAアクチュエータの電位が設定部の電位より高くなって加熱が必要な場合には、SMAアクチュエータを通電加熱し、SMAアクチュエータに電位が設定部の電位以下で加熱が不要な場合には、SMAアクチュエータには通電は行わないようになっている。
また、特許文献2の位置制御装置においては、内視鏡の湾曲部に湾曲量制御に形状記憶合金を応用し、形状記憶合金の変位に基づいてアクチュエータが動作するものである。特許文献2によれば、アクチュエータを駆動する直前に、2つの形状記憶合金の各抵抗値の最大値及び最小値をそれぞれ検出して記憶部に記憶する。具体的には、形状記憶合金を充分に冷却しておき、そのときの抵抗値の最大値を検出して記憶し、充分な電流を供給して形状記憶合金が変形動作を終了する充分な時間が経過した後に、そのときの抵抗値の最小値を検出して記憶する。
しかしながら、特許文献1の場合には、形状記憶合金の未知の抵抗値を測定することによってレンズモジュールの位置を制御するものではない。例えば、図1において、ブリッジ回路2のA点(R3とR4及びR5の中点)の電位と、B点(SMA7とR2の中点)の電位を比較器(コンパレータ3)で比較して、ハイレベル又はローレベルの2値の比較結果によって、形状記憶合金の通電をON/OFF制御する構成になっているので、オートフォーカス機構のレンズの位置をきめ細かく制御することは困難である。
一方、特許文献2の場合には、位置制御を行うごとに形状記憶合金を充分に冷却して最大抵抗値を検出し、次に形状記憶合金を充分に加熱して最小抵抗値を検出する必要があるので、例えば、撮像装置のオートフォーカス機構のレンズ位置の制御のように、高速な位置制御を必要とする場合には、適切な制御を行うことができない。
本発明は、上記課題を解決するものであり、きめ細かく高速な位置制御を実現できるアクチュエータ装置を提供することを目的とする。
上記目的を達成するため、本発明に係るアクチュエータ装置は、供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、前記形状記憶合金に接続された基準抵抗と、前記形状記憶合金及び前記基準抵抗に対して駆動信号を供給する駆動手段と、前記形状記憶合金の抵抗値を検出して第1の検出信号を出力する第1の検出手段と、前記基準抵抗の抵抗値を検出して第2の検出信号を出力する第2の検出手段と、前記第1の検出信号に対して対数変換処理を行って第2の対数信号を出力する第1の対数変換手段と、前記第2の検出信号に対して対数変換処理を行って第2の対数信号を出力する第2の対数変換手段と、前記第1の対数信号と前記第2の対数信号との差分を算出して差信号を出力する減算手段と、前記差信号に対して逆対数変換処理を行って前記形状記憶合金の抵抗値と前記基準抵抗の抵抗値との比を表す比信号を出力する逆対数変換手段と、前記比信号に基づいて前記制御対象の変位量を検出して前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する帰還制御手段と、を備えることを特徴とする。
本発明に係るアクチュエータ装置において、前記第1の検出手段は、前記形状記憶合金に供給された駆動信号の電流値に応じて伸縮すると同時に変化する抵抗値を検出し、前記帰還制御手段は、当該抵抗値の変化に基づいて前記形状記憶合金の伸縮による前記制御対象の変位量を検出することを特徴とする。
また、本発明に係るアクチュエータ装置において、前記駆動手段は、前記形状記憶合金の抵抗値の変化に依存しない電流値の駆動信号を前記形状記憶合金及び前記基準抵抗に対して供給し、前記第1の検出手段及び前記第2の検出手段は、前記形状記憶合金及び前記基準抵抗を流れる電流値と抵抗値との積で表されるそれぞれの端子電圧を検出することを特徴とする。
また、本発明に係るアクチュエータ装置において、前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させることを特徴とする。
本発明によれば、きめ細かく高速な位置制御を実現できる。したがって、例えば、デジタルカメラやカメラ付き携帯電話の撮像装置のオートフォーカス機構のレンズ位置の制御に適したアクチュエータ装置を提供することができる。
以下、本発明に係るアクチュエータ装置の第1ないし第3実施の形態及び変形例について、デジタルカメラやカメラ付き携帯電話等のオートフォーカス機構を有する撮像装置を制御対象とした場合を例に採って、図を参照して説明する。
図1は、第1実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図1において、PWM駆動部1は、D/A変換回路、PWM信号発生回路、6ビット構成のマイクロコンピュータ等(いずれも図示せず)で構成され、6ビットの入力信号S1に応じて、64ステップのデューティ比のPWM信号S2を出力する。
SMA(Shape Memory Alloy:形状記憶合金)2は、例えば細線状のワイヤで構成され、PWM駆動部1から入力されるPWM信号による電流値に応じて伸縮し、光学システム3のオートフォーカス機構に対する作用力A1を変化させてレンズの位置を調整する。
光学システム3は、SMA2の作用力によってレンズの位置が調整されるオートフォーカス機構、CCDやCMOS等の撮像素子、画像処理回路等(いずれも図示せず)で構成されている。光学システム3は、画像処理回路から被写体の輪郭の画像から得られる10ビットのエッジ信号S3を出力する。エッジ信号S3は、フォーカスが合ったときにレベルが最大となり、フォーカスが外れるほどレベルが小さくなるので、オートフォーカスの検出信号として広く利用されている。
フィードバック制御部4は、光学システム3から出力されるフォーカスの状態を検出するためのエッジ信号S3及び目標値の信号S5に基づいて、増幅処理、波形整形処理、インピーダンス変換処理等の信号処理を施して、PWM駆動部1に帰還すべき情報を担う10ビットのフィードバック信号S4を出力する。目標値の信号S5は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。
デルタシグマ変調部5は、フィードバック制御部4から入力される10ビットのフィードバック信号S4を6ビットのデジタル信号にビット変換(削減)して、PWM駆動部1に供給すべき入力信号S1として出力する。ビット変換の詳細については後述する。
図1において、PWM駆動部1は、生成したデジタルのPWM信号を直接SMA2に供給する構成になっているが、第1実施の形態の変形例として、PWM信号をデジタルからアナログに変換してSMA2に供給してもよい。図2は、第1実施の形態の変形例によるPWM駆動部1を示すブロック図及び回路図である。図2(1)において、PWM発生回路11は、図1のデルタシグマ変調部5から供給される6ビットの入力信号S1に応じて、64ステップのデューティ比からなるPWM信号S11を出力する。LPF(ローパスフィルタ)回路または平滑回路12は、そのPWM信号S11を積分して鋸歯状波のアナログ信号に変換して出力する。V/I変換回路13は、その鋸歯状波のアナログ信号を電流に変換して出力する。
図2(2)は、図2(1)のLPF回路12及びV/I変換回路13の具体的な実施例の回路図である。図2(2)において、パッシブ型の1次LPF回路12は、直列抵抗Riと並列コンデンサCからなる積分回路であり、PWM信号S11を積分(フィルタリング)して電圧Vcの鋸歯状波のアナログ信号S12に変換して出力する。V/I変換回路13は、高い入力インピーダンスのオペアンプOP、電流設定用抵抗(帰還抵抗)Rf、NPNトランジスタTr、保護抵抗Rp1、Rp2で構成されている。このV/I変換回路13においては、オペアンプOPの反転入力の電圧が非反転入力のVcと等しくなる。したがって、If・Rf=Vcとなり、If=Vc/Rfで表される電圧Vcに比例した電流Ifの入力信号S2がSMA2に供給される。すなわち、負荷であるSMA2の抵抗値が変化しても負荷電流Ifは変化せず、SMA2の両端の電圧が変化することになる。
図3は、図1のデルタシグマ変調部5の内部回路を示すブロック図である。図3において、デルタシグマ変調部5は、量子化回路51、加算回路(あるいは減算回路)52、遅延回路53、乗算回路54、加算回路55で構成されている。すなわち、図3に示すように、デルタシグマ変調部5は、量子化回路51で発生する量子化ノイズを入力側に帰還する事により高域上がりの微分特性を与える1次ノイズシェーピングの動作を行う。
上記したように、デルタシグマ変調部5には10ビットのフィードバック信号S4が入力され、加算回路55を経て量子化回路51に入力される。量子化回路51においては、その入力信号S51と相関性のない量子化ノイズNqが発生する。この量子化ノイズNqは、加算回路52において量子化回路51の出力信号S1から量子化回路51への入力信号S51を減算してS52として出力(抽出)される。加算回路52の出力信号S52(=Nq)の量子化ノイズの成分は、z−1の伝達関数の遅延回路53に入力されて、1サンプリング時間fsだけ遅延される。遅延回路53の出力信号S53(=Nq・z−1)が乗算回路54に入力されて、係数a1(この場合は−1)と乗算され、その出力信号S54(=−Nq・z−1)が加算回路55に入力されて、入力信号S4と加算され、量子化回路51の入力信号S51(=S4−Nq・z−1)となる。この結果、量子化回路51の出力信号、すなわちデルタシグマ変調部5の出力信号S1は、下記の式で表される。
S1=S4+Nq(1−z−1)
S1=S4+Nq(1−z−1)
図4は、図1のデルタシグマ変調部5によって10ビットの入力信号S4が6ビットの出力信号に変換される内容を示す図である。無信号を表す0は除外して、10ビットの入力ビット信号S4は「0000000001」から「1111111111」までのレベル1からレベル1023で表される。これに対して、6ビットの出力ビット信号S1は「000001」から「111111」までのレベル1からレベル63で表される。また、正規化数である10進表示によって両者の対応関係を示す。
図4において、入力ビット信号S4が「1000000000」(512レベル)の場合は、正規化数が「0.5」すなわちフルスケールの50%に相当し、その出力ビット信号S1は「100000」(32レベル)となる。例えば、522(512+10)レベルの入力ビット信号S4が入力された場合には、
S4=0.5+10/1024
となる。この状態でサンプリング時間tが0,Ts,2Ts,3Ts,4Ts,5Ts(6Ts以上は省略)のときの量子化回路51の入力信号S51、出力信号S1、量子化ノイズNqは下記の式で表される。
S51(t=0)=0.5+10/1024
S51(t=Ts)=0.5+20/1024
S51(t=2Ts)=0.5+14/1024
S51(t=3Ts)=0.5+24/1024
S51(t=4Ts)=0.5+18/1024
S51(t=5Ts)=0.5+12/1024
S1(t=0)=32レベル=32/64=0.5
S1(t=Ts)=32レベル=33/64=0.5+1/64
S1(t=2Ts)=32レベル=32/64=0.5
S1(t=3Ts)=32レベル=33/64=0.5+1/64
S1(t=4Ts)=32レベル=33/64=0.5+1/64
S1(t=5Ts)=32レベル=32/64=0.5
Nq(t=0)=−10/1024
Nq(t=Ts)=−4/1024
Nq(t=2Ts)=−14/1024
Nq(t=3Ts)=−8/1024
Nq(t=4Ts)=−2/1024
Nq(t=5Ts)=−12/1024
S4=0.5+10/1024
となる。この状態でサンプリング時間tが0,Ts,2Ts,3Ts,4Ts,5Ts(6Ts以上は省略)のときの量子化回路51の入力信号S51、出力信号S1、量子化ノイズNqは下記の式で表される。
S51(t=0)=0.5+10/1024
S51(t=Ts)=0.5+20/1024
S51(t=2Ts)=0.5+14/1024
S51(t=3Ts)=0.5+24/1024
S51(t=4Ts)=0.5+18/1024
S51(t=5Ts)=0.5+12/1024
S1(t=0)=32レベル=32/64=0.5
S1(t=Ts)=32レベル=33/64=0.5+1/64
S1(t=2Ts)=32レベル=32/64=0.5
S1(t=3Ts)=32レベル=33/64=0.5+1/64
S1(t=4Ts)=32レベル=33/64=0.5+1/64
S1(t=5Ts)=32レベル=32/64=0.5
Nq(t=0)=−10/1024
Nq(t=Ts)=−4/1024
Nq(t=2Ts)=−14/1024
Nq(t=3Ts)=−8/1024
Nq(t=4Ts)=−2/1024
Nq(t=5Ts)=−12/1024
図5は、522レベルの入力ビット信号S4が入力された場合に、サンプリング時間tが0,Ts,2Ts,3Ts,4Ts,5Tsのときの量子化回路51の入力信号S51、量子化回路51の出力信号すなわちデルタシグマ変調部5の出力信号S1の推移を示している。図5において、L1は0.5レベル、L2は0.5+1/64、L3は0.5+1/32を示している。
図6は、デルタシグマ変調部5の出力信号S1が0レベルから63レベルの場合における、PWM信号の64段階のデューティ比を表している。
図7は、図3のデルタシグマ変調部5の1次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数fにおける量子化ノイズのスペクトルNqのエネルギーNq2は、サンプリング周波数fsによって下記の式で表される。
Nq2=4{sin(ω/fs)}2
ただし、ω=2πf
図7において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNq2のうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の1次ノイズシェーパにより低減されている。
Nq2=4{sin(ω/fs)}2
ただし、ω=2πf
図7において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNq2のうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の1次ノイズシェーパにより低減されている。
図8は、第1実施の形態の変形例であり、図1のデルタシグマ変調部5の内部回路を示している。図8において、デルタシグマ変調部5は、量子化回路51、加算回路(あるいは減算回路)52、遅延回路53、乗算回路54、遅延回路56、乗算回路57、加算回路55で構成されている。すなわち、図8に示すように、デルタシグマ変調部5は、量子化回路51で発生する量子化ノイズを入力側に2重に帰還する事により、高域上がりが1次ノイズシェーピングよりも激しい2次ノイズシェーピング動作を行う。
図8の量子化回路51の量子化ノイズNqは、加算回路52において量子化回路51の出力信号S1から量子化回路51への入力信号S51を減算してS52として出力(抽出)される。加算回路52の出力信号S52(=Nq)の量子化ノイズは、z−1の伝達関数の遅延回路53に入力されて、1サンプリング時間fsだけ遅延される。遅延回路53の出力信号S53(=Nq・z−1)が乗算回路54に入力されて、係数a1(この場合は−2)と乗算され、その出力信号S54(=−2Nq・z−1)が加算回路55に入力される。また、遅延回路53の出力信号S53(=Nq・z−1)は、z−1の伝達関数の遅延回路56に入力されて、その出力信号S56(=Nq(z−1)2)が乗算回路57に入力されて、係数a2(この場合は1)と乗算される。したがって、乗算回路54の出力信号S54(=−2Nq・z−1)と乗算回路57の出力信号S57(=Nq(z−1)2)とが、加算回路55において入力信号S4と加算される。したがって、量子化回路51の入力信号S51はS4+Nq(z−1)2−2Nq・z−1となる。量子化回路51においては、発生した量子化ノイズNqがS51に加算される結果、量子化回路51の出力信号、すなわちデルタシグマ変調部5の出力信号S1は、下記の式で表される。
S1=S4+Nq−2Nq・z−1+Nq(z−1)2=S4+Nq(1−z−1)2
S1=S4+Nq−2Nq・z−1+Nq(z−1)2=S4+Nq(1−z−1)2
図9は、図8のデルタシグマ変調部5の2次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数fにおける量子化ノイズのスペクトルNqのエネルギーNq2は、サンプリング周波数fsによって下記の式で表される。
Nq2=16{sin(ω/fs)}4
ただし、ω=2πf
図9において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNq2のうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の2次ノイズシェーパにより大幅に低減されている。
Nq2=16{sin(ω/fs)}4
ただし、ω=2πf
図9において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNq2のうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の2次ノイズシェーパにより大幅に低減されている。
以上のように、上記第1実施の形態のアクチュエータ装置は、供給される駆動信号に応じて伸縮して撮像装置の光学システム3のオートフォーカス機構のレンズを変位させるSMA(形状記憶合金)2と、SMA2に対して駆動信号を供給するPWM駆動部1と、SMA2によって変位したレンズの撮像装置のフォーカス状態の変化を検出して、その変化状態に応じてPWM駆動部1に帰還すべき情報を担うフィードバック信号を出力するフィードバック制御部4と、フィードバック制御部4によって出力されたフィードバック信号のデジタルデータの情報量であるビット数を削減して、PWM駆動部1に入力するデルタシグマ変調部5と、を備えている。
この場合において、PWM駆動部1は、デルタシグマ変調部5から入力されたデジタルデータに基づくPWM信号を駆動信号として生成する。
またこの場合において、デルタシグマ変調部5は、フィードバック制御部4によって出力されたフィードバック信号を量子化する量子化回路51と、量子化回路51において発生する量子化ノイズを遅延させる遅延回路53(さらには遅延回路56)と、遅延回路53等によって遅延された量子化ノイズをフィードバック制御部4によって出力されたフィードバック信号と合成して量子化回路51にフィードバックする加算回路55と、を備える。
またこの場合において、PWM駆動部1は、生成したPWM信号を平滑処理してアナログの駆動信号に変換するローパスフィルタ回路又は平滑回路を有する構成にしてもよい。
したがって、上記第1実施の形態及び変形例によると、PWM信号を駆動信号としてSMA2に供給し、SMA2が伸縮する性質を利用して撮像装置の光学システム3のオートフォーカス機構のレンズの位置を制御する場合に、撮像装置の光学システム3から得られる位置検出のためのフィードバック信号と、PWM駆動部1への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。
また、第1実施の形態によると、PWM信号を駆動信号としてSMA2に供給し、SMA2が伸縮する性質を利用して撮像装置の光学システム3のオートフォーカス機構のレンズの位置を制御する場合に、SMA2の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。
次に、本発明の第2実施の形態について説明する。図10は、第2実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図10において、PWM駆動部1(駆動手段)は、D/A変換回路、PWM信号発生回路、6ビット構成のマイクロコンピュータ等(いずれも図示せず)で構成され、6ビットの入力信号S1に応じて、64ステップのデューティ比のPWM信号S2を出力する。
SMA(Shape Memory Alloy:形状記憶合金)2は、例えば細線状のワイヤで構成され、PWM駆動部1から入力されるPWM信号による電流値に応じて変形し、光学システム3のオートフォーカス機構に対する作用力A1を変化させてレンズの位置を調整する。
光学システム3(光学手段)は、SMA2の作用力によってレンズの位置が調整されるオートフォーカス機構、CCDやCMOS等の撮像素子、画像処理回路等(いずれも図示せず)で構成されている。
フィードバック制御部6は、SMA2の抵抗値の変化を検出して、6ビットのフィードバック信号S1を出力する。SMA2は、供給される電流による加熱によって収縮すると同時に抵抗値が変化するので、抵抗値の変化を検出することで収縮量を検出できる。目標値の信号S7は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。
図11は、図10のフィードバック制御部6の内部構成及びPWM駆動部1を示すブロック図である。図11において、抵抗Rsmaは図10のSMA2の等価回路であり、PWM駆動部1から供給される電流値Iに応じて伸縮するとともに、抵抗値(便宜上「Rsma」とする)が変化する。抵抗Rref(基準抵抗)は一定の抵抗値(便宜上「Rref」とする)を有する基準固定抵抗である。したがって、供給される電流値Iによって抵抗Rsma及び抵抗Rrefのそれぞれの両端の電圧Vsma、Vrefは下記の式で表される。
Vsma=Rsma・I
Vref=Rref・I
Vsma=Rsma・I
Vref=Rref・I
高入力抵抗差動増幅回路61(第1の検出手段)は、抵抗Rsmaの両端の電圧Vsmaを増幅して第1の検出信号k1・Vsmaを出力する。また、高入力抵抗差動増幅回路62(第2の検出手段)は、抵抗Rrefの両端の電圧Vrefを増幅して第2の検出信号k1・Vrefを出力する。
対数増幅回路63(第1の対数変換手段)は、高入力抵抗差動増幅回路61から出力される第1の検出信号k1・Vsmaを対数増幅して信号k2・ln(k1・Vsma)を出力する。また、対数増幅回路64(第2の対数変換手段)は、高入力抵抗差動増幅回路62から出力される第2の検出信号k1・Vrefを対数増幅して信号k2・ln(k1・Vref)を出力する。
減算回路65(減算手段)は、プラス入力端子が対数増幅回路63に接続され、マイナス入力端子が対数増幅回路64に接続され、対数増幅回路63から出力される信号k2・ln(k1・Vsma)と対数増幅回路64から出力される信号k2・ln(k1・Vref)との差分を演算して、差信号k2・ln(Vsma/Vref)を出力する。
逆対数増幅回路66(逆対数変換手段)は、減算回路65から出力されるk2・ln(Vsma/Vref)を逆対数変換して、SMA2の抵抗値Rsmaと基準抵抗の抵抗値Rrefとの比を表す比信号k3・(Vsma/Vref)を出力する。
MPU(マイクロコンピュータ)等からなる制御回路67(帰還制御手段)は、図には示していないが、制御プログラム用のROM、ワーク用のRAM、サンプルホールド回路、A/D変換回路等を有し、逆対数増幅回路66から出力される比信号k3・(Vsma/Vref)をサンプルホールドしてA/D変換し、目標値S7との誤差に対応する6ビットのデジタルデータの入力信号S1としてPWM駆動部1にフィードバックする。
図12は、制御回路67によって実行されるオートフォーカス動作を示すフローチャートである。まず、RAMのワークエリアの処理、例えば、タイマTを0にクリアするなどの初期化処理(ステップS1)を行った後、タイマTの値が0からSMAを測定するインターバルである所定時間T1に達したか否かを判別する(ステップS2)。所定時間に達しない場合には、撮像装置としての他の処理を実行する(ステップS3)。他の処理としては、例えば、一定時間ごとに発生するタイマ割込み処理やその他の割込み処理等がある。
ステップS2において、タイマTの値がT1に達したときは、図11の逆対数増幅回路66から出力される信号k3・(Vsma/Vref)をサンプルホールドして6ビットのデジタルデータにA/D変換して、SMAの抵抗値Rsmaを取り込む(ステップS4)。次に、SMAの抵抗値を検出して(ステップS5)、レンズなどの光学部品の位置の変位量を算出する(ステップS6)。
次に、算出した変位量に基づいて、目標位置と検出位置との誤差を計算し(ステップS7)、その計算結果に基づいて、フィードバック信号を生成する(ステップS8)。次に、生成したフィードバック信号をPWM駆動部1に出力する(ステップS9)。この後は、タイマTを0にクリアして(ステップS10)、ステップS2に移行して、所定時間T1が経過するたびにステップS10までのループ処理を繰り返す。
以上のように、上記第2実施の形態のアクチュエータ装置は、供給される駆動信号に応じて伸縮して光学システム3のオートフォーカス機構のレンズ位置を変位させるSMA2と、SMA2に接続された基準抵抗と、SMA2及び基準抵抗に対して駆動信号を供給するPWM駆動部1と、SMA2の抵抗値Rsmaを検出して第1の検出信号を出力する高入力抵抗差動増幅回路61と、基準抵抗の抵抗値Rrefを検出して第2の検出信号を出力する高入力抵抗差動増幅回路62と、第1の検出信号に対して対数変換処理を行って第2の対数信号を出力する対数増幅回路63と、第2の検出信号に対して対数変換処理を行って第2の対数信号を出力する対数増幅回路64と、第1の対数信号と第2の対数信号との差分を算出して差信号を出力する減算回路65と、差信号に対して逆対数変換処理を行ってSMA2の抵抗値Rsmaと基準抵抗の抵抗値Rrefとの比を表す比信号を出力する逆対数増幅回路66と、比信号に基づいてレンズ位置の変位量を検出してPWM駆動部1に帰還すべき情報を担うフィードバック信号S1を出力するフィードバック制御部6と、を備えている。
以上のように、上記第2実施の形態によれば、SMA2の抵抗値の第1の検出信号と基準抵抗の抵抗値の第2の検出信号との比によって検出されるオートフォーカス機構のレンズ位置の誤差をPWM駆動部1にフィードバックする場合に、第1の検出信号と第2の検出信号との比を直接演算する複雑な除算回路を使用する代わりに、第1の検出信号及び第2の検出信号をそれぞれ対数変換して、これらの差分を演算することにより、SMA2の抵抗値と基準抵抗値との比を検出するので、除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、きめ細かく高速なレンズ位置の制御を実現することができる。
次に、本発明の第3実施の形態について説明する。図13は、第3実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図13に示すように、第3実施の形態は、図10に示した第2実施の形態の構成に、第1の実施の形態におけるデルタシグマ変調部5を組み込んだ構成になっている。他の構成要素については、第2実施の形態と同じであるので、同一の符号で表すとともに、説明は省略する。
上記の第2実施の形態においては、図11の制御回路67のマイクロコンピュータ出力を6ビット構成にして、PWM駆動部1におけるPWM信号の生成に適応した6ビットのフィードバック信号を生成したが、制御回路67が撮像装置全体を制御する構成も考えられる。この場合のマイクロコンピュータとしては、6ビット構成のものよりも10ビット以上、例えば16ビット構成のものを使用するのが一般的である。このため、デューティ比が64ステップの分解能のPWM信号との間で、デジタル信号の整合性が取れなくなるという問題があるので、駆動信号の高速な変化に対して形状記憶合金の伸縮が応答できないという性質を利用して、制御回路67から出力される16ビットないし32ビットのフィードバック信号のビット数を削減して、PWM駆動部1におけるPWM信号の生成に適応したビットのフィードバック信号に変換する必要がある。
図13において、フィードバック制御部6は、第2実施の形態と同じく、除算回路を使用することなく、SMA2の抵抗値と基準抵抗値との比を検出する。その検出信号を処理するフィードバック制御部6のマイクロコンピュータが汎用の16ビット以上の構成である場合に、第1実施の形態の場合と同様に、デルタシグマ変調部5によって10ビット以上のフィードバック信号を6ビットのフィードバック信号に変換して、PWM駆動部1に供給する。
したがって、この第3実施の形態によれば、複雑な除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、高速のオートフォーカス制御を実現できる。また、フィードバック制御部6からのフィードバック信号とPWM駆動部1への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。さらに、SMA2の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。
なお、上記実施の形態は本発明を説明するためのものであり、本発明は上記実施の形態に限定されず、特許請求の範囲を逸脱しない限り、当業者によって考えられる他の実施の形態や変形例についても本発明に属するものである。
例えば、上記実施の形態においては、カメラその他の撮像装置のオートフォーカス機構を制御対象とするアクチュエータ装置について説明したが、本願発明のアクチュエータ装置の制御対象としてはオートフォーカス機構に限定されない。撮像装置のアイリス機構やシャッター機構等の制御にも使用が可能なことはもちろん、撮像装置以外の装置又は部品において、高精度かつ高速の位置制御が必要なあらゆるアクチュエータ装置として、本願発明が有効であることは明らかである。
1 PWM駆動部
2 形状記憶合金
3 光学システム
4,6 フィードバック制御部
5 デルタシグマ変調部
51 量子化回路
53,56 遅延回路
52,55 加算回路
61,62 高入力抵抗差動増幅回路
63,64 対数増幅回路
65 減算回路
66 逆対数増幅回路
67 制御回路
2 形状記憶合金
3 光学システム
4,6 フィードバック制御部
5 デルタシグマ変調部
51 量子化回路
53,56 遅延回路
52,55 加算回路
61,62 高入力抵抗差動増幅回路
63,64 対数増幅回路
65 減算回路
66 逆対数増幅回路
67 制御回路
Claims (4)
- 供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、
前記形状記憶合金に接続された基準抵抗と、
前記形状記憶合金及び前記基準抵抗に対して駆動信号を供給する駆動手段と、
前記形状記憶合金の抵抗値を検出して第1の検出信号を出力する第1の検出手段と、
前記基準抵抗の抵抗値を検出して第2の検出信号を出力する第2の検出手段と、
前記第1の検出信号に対して対数変換処理を行って第2の対数信号を出力する第1の対数変換手段と、
前記第2の検出信号に対して対数変換処理を行って第2の対数信号を出力する第2の対数変換手段と、
前記第1の対数信号と前記第2の対数信号との差分を算出して差信号を出力する減算手段と、
前記差信号に対して逆対数変換処理を行って前記形状記憶合金の抵抗値と前記基準抵抗の抵抗値との比を表す比信号を出力する逆対数変換手段と、
前記比信号に基づいて前記制御対象の変位量を検出して前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する帰還制御手段と、
を備えることを特徴とするアクチュエータ装置。 - 前記第1の検出手段は、前記形状記憶合金に供給された駆動信号の電流値に応じて伸縮すると同時に変化する抵抗値を検出し、前記帰還制御手段は、当該抵抗値の変化に基づいて前記形状記憶合金の伸縮による前記制御対象の変位量を検出することを特徴とする請求項1に記載のアクチュエータ装置。
- 前記駆動手段は、前記形状記憶合金の抵抗値の変化に依存しない電流値の駆動信号を前記形状記憶合金及び前記基準抵抗に対して供給し、前記第1の検出手段及び前記第2の検出手段は、前記形状記憶合金及び前記基準抵抗を流れる電流値と抵抗値との積で表されるそれぞれの端子電圧を検出することを特徴とする請求項1又は2に記載のアクチュエータ装置。
- 前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させることを特徴とする請求項1ないし3のいずれか1項に記載のアクチュエータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245040A JP2010078732A (ja) | 2008-09-24 | 2008-09-24 | アクチュエータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245040A JP2010078732A (ja) | 2008-09-24 | 2008-09-24 | アクチュエータ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010078732A true JP2010078732A (ja) | 2010-04-08 |
Family
ID=42209295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008245040A Withdrawn JP2010078732A (ja) | 2008-09-24 | 2008-09-24 | アクチュエータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010078732A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016080161A1 (ja) * | 2014-11-18 | 2016-05-26 | 富士フイルム株式会社 | 合焦制御装置、合焦制御方法、合焦制御プログラム、レンズ装置、撮像装置 |
CN116454718A (zh) * | 2023-06-13 | 2023-07-18 | 深圳市镭硕光电科技有限公司 | 激光器 |
-
2008
- 2008-09-24 JP JP2008245040A patent/JP2010078732A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016080161A1 (ja) * | 2014-11-18 | 2016-05-26 | 富士フイルム株式会社 | 合焦制御装置、合焦制御方法、合焦制御プログラム、レンズ装置、撮像装置 |
JP6171110B2 (ja) * | 2014-11-18 | 2017-07-26 | 富士フイルム株式会社 | 合焦制御装置、合焦制御方法、合焦制御プログラム、レンズ装置、撮像装置 |
CN107003500A (zh) * | 2014-11-18 | 2017-08-01 | 富士胶片株式会社 | 对焦控制装置、对焦控制方法、对焦控制程序、镜头装置、摄像装置 |
JPWO2016080161A1 (ja) * | 2014-11-18 | 2017-08-31 | 富士フイルム株式会社 | 合焦制御装置、合焦制御方法、合焦制御プログラム、レンズ装置、撮像装置 |
US10001621B2 (en) | 2014-11-18 | 2018-06-19 | Fujifilm Corporation | Focusing control device, focusing control method, focusing control program, lens device, and imaging device |
CN107003500B (zh) * | 2014-11-18 | 2019-11-12 | 富士胶片株式会社 | 对焦控制装置、对焦控制方法、镜头装置、摄像装置 |
CN116454718A (zh) * | 2023-06-13 | 2023-07-18 | 深圳市镭硕光电科技有限公司 | 激光器 |
CN116454718B (zh) * | 2023-06-13 | 2023-08-11 | 深圳市镭硕光电科技有限公司 | 激光器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9964732B1 (en) | Methods and apparatus for actuator control | |
KR20100136427A (ko) | 포커스 제어 회로 | |
US10469778B2 (en) | Methods and apparatus for actuator control | |
US20140355119A1 (en) | Driving circuit and driving method for voice coil motor, and lens module and electronic device using the same | |
CN108535833A (zh) | 用于执行自动对焦的方法 | |
JP2010088144A (ja) | 高分子アクチュエータ制御装置その方法、および電子機器 | |
TW201506798A (zh) | 溫度感測裝置、切換電容裝置及其電壓積分電路 | |
JP6293516B2 (ja) | 2重積分型a/d変換器 | |
JP2010078731A (ja) | アクチュエータ装置 | |
JP2010078732A (ja) | アクチュエータ装置 | |
US4472040A (en) | Automatic focusing camera | |
US20120200763A1 (en) | Driving circuit and method for voice coil motor with spring return | |
US11156645B2 (en) | Semiconductor device | |
CN110398914B (zh) | 用于控制致动器的致动器控制电路和方法 | |
JP3214735B2 (ja) | 積分型a/d変換方法及び積分型a/d変換器 | |
US9628694B2 (en) | Image pickup apparatus that drivingly controls lenses and control method therefor | |
JPWO2017098568A1 (ja) | 撮像装置 | |
JP2006227274A (ja) | 撮像装置 | |
JP7350616B2 (ja) | 光学機器の制御装置および制御方法 | |
KR102029487B1 (ko) | 자동 초점 조절 장치 및 그를 구비한 촬상 시스템 | |
JP6823503B2 (ja) | アクチュエータドライバおよび撮像装置、電子機器 | |
JP6973293B2 (ja) | 電圧変換装置 | |
KR20170142397A (ko) | 렌즈 모듈 위치 제어 장치 및 이를 포함하는 카메라 모듈 | |
JP5103203B2 (ja) | 増幅装置及びこれを用いた音声処理装置 | |
JP2592403Y2 (ja) | 波形整形装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121122 |