JP2010074980A - Harmonic suppression circuit - Google Patents
Harmonic suppression circuit Download PDFInfo
- Publication number
- JP2010074980A JP2010074980A JP2008241002A JP2008241002A JP2010074980A JP 2010074980 A JP2010074980 A JP 2010074980A JP 2008241002 A JP2008241002 A JP 2008241002A JP 2008241002 A JP2008241002 A JP 2008241002A JP 2010074980 A JP2010074980 A JP 2010074980A
- Authority
- JP
- Japan
- Prior art keywords
- reactor
- tap
- rectifier
- phase
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明は、系統に流出する高調波電流を抑制する回路に関する。 The present invention relates to a circuit that suppresses harmonic currents flowing into a system.
交流を整流して直流に変換する場合には高調波が発生し、また、負荷が高調波を発生する場合、これら高調波が系統に流出する。流出が許容される高調波電流の上限値は「JIS C 61000−3−2」で規制されており、高調波を抑制することは、高度の技術を要する。 When AC is rectified and converted to DC, harmonics are generated, and when the load generates harmonics, these harmonics flow into the system. The upper limit value of the harmonic current that is allowed to flow out is regulated by “JIS C 61000-3-2”, and suppressing the harmonics requires a high level of technology.
特許文献1には、高調波抑制に関する回路技術が開示されている。
特許文献1では、「多相入力の交流直接変換器の入力フィルタとして用いられる高調波抑制装置において、電源と前記交流直接変換器との間の各相にそれぞれ直列に接続されたリアクトルと、これらのリアクトルと前記交流直接変換器との間において、各相間にそれぞれ接続された1個以上のコンデンサと、前記電源と前記リアクトルとの間において、各相間にそれぞれ接続された1個以上の直列回路と、を備え、前記直列回路は、抵抗とコンデンサとを直列に接続してなることを特徴とする高調波抑制装置。」(図1)等が開示されているが、特許文献1の従来技術の高調波抑制回路である図11から発生する特定周波数における共振による図12に見られるピークを抑制することが目的であり、積極的に高調波そのものをさらに抑制するものではない。
In
以上の現状に鑑み、本発明は、高調波そのものをさらに抑制する回路を実現する。 In view of the above situation, the present invention realizes a circuit that further suppresses harmonics themselves.
上記の目的を実現するべく本発明は以下の構成を有する。
(1)請求項1に係る高調波抑制回路は、
一端と他端との間にタップを有する第1リアクトルと、
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、
第2容量素子と、
第3容量素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの他端は、前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの一端に接続され、
前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの他端は接続され、
前記第1リアクトルのタップは、外部の三相交流全波整流回路内の第1整流素子の一端及び第2整流素子の他端に接続されるべく構成され、
前記第2リアクトルのタップは、前記外部の三相交流全波整流回路内の第3整流素子の一端及び第4整流素子の他端に接続されるべく構成され、
前記第3リアクトルのタップは、前記外部の三相交流全波整流回路内の第5整流素子の一端及び第6整流素子の他端に接続されるべく構成されていることを特徴とする。
(2)請求項2に係る高調波抑制回路は、
一端と他端との間にタップを有する第1リアクトルと、
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、
第2容量素子と、
第3容量素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトルの他端は、前記第1容量素子の一端及び前記第2容量素子の一端に接続され、
前記第2リアクトルの他端は、前記第1容量素子の他端及び前記第3容量素子の一端に接続され、
前記第3リアクトルの他端は、前記第2容量素子の他端及び前記第3容量素子の他端に接続され、
前記第1リアクトルのタップは、外部の三相交流全波整流回路内の第1整流素子の一端及び第2整流素子の他端に接続されるべく構成され、
前記第2リアクトルのタップは、前記外部の三相交流全波整流回路内の第3整流素子の一端及び第4整流素子の他端に接続されるべく構成され、
前記第3リアクトルのタップは、前記外部の三相交流全波整流回路内の第5整流素子の一端及び第6整流素子の他端に接続されるべく構成されていることを特徴とする。
(3)請求項3に係る高調波抑制回路は、
一端と他端との間にタップを有する第1リアクトルと、
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、第2容量素子と、第3容量素子と、
第1整流素子、第2整流素子、第3整流素子、第4整流素子、第5整流素子、第6整流素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの他端は、前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの一端に接続され、
前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの他端は接続され、
前記第1リアクトルのタップは、前記第1整流素子の一端及び前記第2整流素子の他端に接続され、
前記第2リアクトルのタップは、前記第3整流素子の一端及び前記第4整流素子の他端に接続され、
前記第3リアクトルのタップは、前記第5整流素子の一端及び前記第6整流素子の他端に接続され、
前記第1整流素子、前記第3整流素子及び前記第5整流素子の他端は接続されて整流出力の一端を為し、前記第2整流素子、前記第4整流素子及び前記第6整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする。
(4)請求項4に係る高調波抑制回路は、
一端と他端との間にタップを有する第1リアクトルと、
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、第2容量素子と、第3容量素子と、
第1整流素子、第2整流素子、第3整流素子、第4整流素子、第5整流素子、第6整流素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトルの他端は、前記第1容量素子の一端及び前記第2容量素子の一端に接続され、
前記第2リアクトルの他端は、前記第1容量素子の他端及び前記第3容量素子の一端に接続され、
前記第3リアクトルの他端は、前記第2容量素子の他端及び前記第3容量素子の他端に接続され、
前記第1リアクトルのタップは、前記第1整流素子の一端及び前記第2整流素子の他端に接続され、
前記第2リアクトルのタップは、前記第3整流素子の一端及び前記第4整流素子の他端に接続され、
前記第3リアクトルのタップは、前記第5整流素子の一端及び前記第6整流素子の他端に接続され、
前記第1整流素子、前記第3整流素子及び前記第5整流素子の他端は接続されて整流出力の一端を為し、前記第2整流素子、前記第4整流素子及び前記第6整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする。
(5)請求項5に係る高調波抑制回路は、
一端と他端との間にタップを有する第1リアクトルと、
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、
第2容量素子と、
第3容量素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの他端は、前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの一端に接続され、
前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの他端は接続され、
前記第1リアクトルのタップは、外部の負荷の第1端に接続されるべく構成され、
前記第2リアクトルのタップは、前記外部の負荷の第2端に接続されるべく構成され、
前記第3リアクトルのタップは、前記外部の負荷の第3端に接続されるべく構成されていることを特徴とする。
(6)請求項6に係る高調波抑制回路は、
一端と他端との間にタップを有する第1リアクトルと、
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、
第2容量素子と、
第3容量素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトルの他端は、前記第1容量素子の一端及び前記第2容量素子の一端に接続され、
前記第2リアクトルの他端は、前記第1容量素子の他端及び前記第3容量素子の一端に接続され、
前記第3リアクトルの他端は、前記第2容量素子の他端及び前記第3容量素子の他端に接続され、
前記第1リアクトルのタップは、外部の負荷の第1端に接続されるべく構成され、
前記第2リアクトルのタップは、前記外部の負荷の第2端に接続されるべく構成され、
前記第3リアクトルのタップは、前記外部の負荷の第3端に接続されるべく構成されていることを特徴とする。
(7)請求項7に係る高調波抑制回路は、
一端と他端との間にタップを有するリアクトルと、容量素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、外部の単相全波整流回路内の第1整流素子の一端及び第2
整流素子の他端に接続されるべく構成され、
前記容量素子の他端は、前記外部の単相交流の他方の極の電位が出力される導線及び前
記外部の単相全波整流回路内の第3整流素子の一端及び第4整流素子の他端に接続されるべく構成されていることを特徴とする。
(8)請求項8に係る高調波抑制回路は、
一端と他端との間にタップを有するリアクトルと、容量素子と、
第1整流素子と、第2整流素子と、第3整流素子と、第4整流素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、前記第1整流素子の一端及び前記第2整流素子の他端に接
続され、
前記容量素子の他端は、前記第3整流素子の一端及び前記第4整流素子の他端に接続さ
れ、かつ、前記外部の単相交流の他方の極の電位が出力される導線に接続されるべく構成され、
前記第1整流素子及び前記第3整流素子の他端は接続されて整流出力の一端を為し、前
記第2整流素子及び前記第4整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする。
(9)請求項9に係る高調波抑制回路は、
一端と他端との間にタップを有するリアクトルと、容量素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、外部の負荷の一端に接続されるべく構成され、
前記容量素子の他端は、前記外部の単相交流の他方の極の電位が出力される導線及び前
記外部の負荷の他端に接続されるべく構成されていることを特徴とする。
In order to realize the above object, the present invention has the following configuration.
(1) A harmonic suppression circuit according to
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is configured to be connected to one end of the first rectifier element and the other end of the second rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the second reactor is configured to be connected to one end of the third rectifier element and the other end of the fourth rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the third reactor is configured to be connected to one end of the fifth rectifier element and the other end of the sixth rectifier element in the external three-phase AC full-wave rectifier circuit.
(2) The harmonic suppression circuit according to
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is configured to be connected to one end of the first rectifier element and the other end of the second rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the second reactor is configured to be connected to one end of the third rectifier element and the other end of the fourth rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the third reactor is configured to be connected to one end of the fifth rectifier element and the other end of the sixth rectifier element in the external three-phase AC full-wave rectifier circuit.
(3) A harmonic suppression circuit according to claim 3 is:
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element, a second capacitive element, a third capacitive element,
A first rectifier, a second rectifier, a third rectifier, a fourth rectifier, a fifth rectifier, and a sixth rectifier,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is connected to one end of the first rectifying element and the other end of the second rectifying element,
The tap of the second reactor is connected to one end of the third rectifying element and the other end of the fourth rectifying element,
The tap of the third reactor is connected to one end of the fifth rectifying element and the other end of the sixth rectifying element,
The other ends of the first rectifier element, the third rectifier element, and the fifth rectifier element are connected to form one end of a rectified output, and the second rectifier element, the fourth rectifier element, and the sixth rectifier element One end is connected to serve as the other end of the rectified output.
(4) The harmonic suppression circuit according to
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element, a second capacitive element, a third capacitive element,
A first rectifier, a second rectifier, a third rectifier, a fourth rectifier, a fifth rectifier, and a sixth rectifier,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is connected to one end of the first rectifying element and the other end of the second rectifying element,
The tap of the second reactor is connected to one end of the third rectifying element and the other end of the fourth rectifying element,
The tap of the third reactor is connected to one end of the fifth rectifying element and the other end of the sixth rectifying element,
The other ends of the first rectifier element, the third rectifier element, and the fifth rectifier element are connected to form one end of a rectified output, and the second rectifier element, the fourth rectifier element, and the sixth rectifier element One end is connected to serve as the other end of the rectified output.
(5) The harmonic suppression circuit according to
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is configured to be connected to a first end of an external load;
The tap of the second reactor is configured to be connected to a second end of the external load;
The tap of the third reactor is configured to be connected to a third end of the external load.
(6) The harmonic suppression circuit according to
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is configured to be connected to a first end of an external load;
The tap of the second reactor is configured to be connected to a second end of the external load;
The tap of the third reactor is configured to be connected to a third end of the external load.
(7) The harmonic suppression circuit according to
A reactor having a tap between one end and the other end, and a capacitive element,
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap includes one end of the first rectifier element and the second end in the external single-phase full-wave rectifier circuit.
Configured to be connected to the other end of the rectifying element,
The other end of the capacitive element includes a lead wire for outputting the potential of the other pole of the external single-phase alternating current, one end of the third rectifier element in the external single-phase full-wave rectifier circuit, and the fourth rectifier element. It is configured to be connected to the other end.
(8) The harmonic suppression circuit according to claim 8 is:
A reactor having a tap between one end and the other end, a capacitive element,
A first rectifying element, a second rectifying element, a third rectifying element, and a fourth rectifying element;
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap is connected to one end of the first rectifying element and the other end of the second rectifying element,
The other end of the capacitive element is connected to one end of the third rectifier element and the other end of the fourth rectifier element, and is connected to a conductor that outputs the potential of the other pole of the external single-phase alternating current. Configured to
The other ends of the first rectifying element and the third rectifying element are connected to form one end of a rectified output, and one ends of the second rectifying element and the fourth rectifying element are connected to connect the other end of the rectified output. It is characterized by doing.
(9) The harmonic suppression circuit according to claim 9 is:
A reactor having a tap between one end and the other end, and a capacitive element,
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap is configured to be connected to one end of an external load;
The other end of the capacitive element is configured to be connected to the other end of the external load and the conductive wire from which the potential of the other pole of the external single-phase alternating current is output.
(A)本発明の請求項1、2及び7に係る高調波抑制回路は、該高調波抑制回路に接続される外部の整流回路及び該整流回路に接続される外部の負荷が発生する高調波電流を充分抑制して系統に接続されるため、系統に接続されている他の電気・電子機器に与える高調波電流の影響を最小限に抑えることが可能である。
(B)本発明の請求項3、4及び8に係る高調波抑制回路は、該高調波抑制回路に含まれる整流回路及び該整流回路に接続される外部の負荷が発生する高調波電流を充分抑制して系統に接続されるため、系統に接続されている他の電気・電子機器に与える高調波電流の影響を最小限に抑えることが可能である。
(C)本発明の請求項5、6及び9に係る高調波抑制回路は、該高調波抑制回路に接続される外部の負荷が発生する高調波電流を充分抑制して系統に接続されるため、系統に接続されている他の電気・電子機器に与える高調波電流の影響を最小限に抑えることが可能である。
(A) The harmonic suppression circuit according to
(B) The harmonic suppression circuit according to the third, fourth and eighth aspects of the present invention has sufficient harmonic current generated by a rectifier circuit included in the harmonic suppression circuit and an external load connected to the rectifier circuit. Since it is suppressed and connected to the system, it is possible to minimize the influence of the harmonic current on other electrical / electronic devices connected to the system.
(C) The harmonic suppression circuit according to
第1の実施の形態
(1−1)回路構成
図1は、本発明の高調波抑制回路の第1の実施の形態を示す回路構成図である。
図1において、端子T11、端子T21、端子T31間に外部の三相交流電圧V3φが印加され、端子T41、端子T51間に整流後の脈流直流電圧Vdcを出力するものであり、この端子間に平滑コンデンサや外部の実負荷(直流で動作する電気・電子機器)などが接続される。破線で囲まれたHCS1は本発明の第1の実施の形態である高調波抑制回路である。また、破線で囲まれた第1〜第6整流素子であるダイオードD11〜D61で構成される整流回路Rect1は、高調波抑制回路HCS1からみて外部の負荷である。この外部の負荷である整流回路Rect1に、さらに外部の実負荷が接続され、整流回路Rect1及び外部の実負荷が高調波電流を発生する。
なお、本発明の第1の実施の形態である高調波抑制回路HCS1には、外部の負荷Rect1を接続しないで、点E1、点F1、点G1を三相交流入力端とする別の外部の負荷を直接接続する(別の実施の形態に記載)ことが可能である。これら、2形態の外部の負荷が存在することについては、特許請求の範囲に記載されている。
First Embodiment (1-1) Circuit Configuration FIG. 1 is a circuit configuration diagram showing a first embodiment of a harmonic suppression circuit of the present invention.
In FIG. 1, an external three-phase AC voltage V3φ is applied between terminals T11, T21, and T31, and a rectified pulsating DC voltage Vdc is output between terminals T41 and T51. Connected to a smoothing capacitor or an external actual load (electrical / electronic equipment that operates on direct current). HCS1 surrounded by a broken line is a harmonic suppression circuit according to the first embodiment of the present invention. A rectifier circuit Rect1 including diodes D11 to D61 that are first to sixth rectifier elements surrounded by a broken line is an external load as viewed from the harmonic suppression circuit HCS1. An external actual load is further connected to the rectifier circuit Rect1, which is an external load, and the rectifier circuit Rect1 and the external actual load generate harmonic currents.
It should be noted that the harmonic suppression circuit HCS1 according to the first embodiment of the present invention is not connected to the external load Rect1, and is connected to another external point having the point E1, the point F1, and the point G1 as the three-phase AC input terminals. It is possible to connect the load directly (described in another embodiment). The existence of these two types of external loads is described in the claims.
外部の三相交流電圧V3φの第1相の入力端子である端子T11に、第1リアクトルであるコイルL11の一端が接続され、外部の三相交流電圧V3φの第2相の入力端子である端子T21に、第2リアクトルであるコイルL21の一端が接続され、外部の三相交流電圧V3φの第3相の入力端子である端子T31に、第3リアクトルであるコイルL31の一端が接続される。 One terminal of a coil L11 that is a first reactor is connected to a terminal T11 that is a first phase input terminal of an external three-phase AC voltage V3φ, and a terminal that is a second phase input terminal of the external three-phase AC voltage V3φ. One end of a coil L21 that is a second reactor is connected to T21, and one end of a coil L31 that is a third reactor is connected to a terminal T31 that is a third-phase input terminal of an external three-phase AC voltage V3φ.
コイルL11の他端には第1容量素子であるコンデンサC11の一端が、コイルL21の他端には第2容量素子であるコンデンサC21の一端が、コイルL31の他端には第3容量素子であるコンデンサC31の一端が接続される。
コンデンサC11、コンデンサC21、コンデンサC31のそれぞれの他端は接続される。
The other end of the coil L11 is one end of a capacitor C11 that is a first capacitive element, the other end of the coil L21 is one end of a capacitor C21 that is a second capacitive element, and the other end of the coil L31 is a third capacitive element. One end of a certain capacitor C31 is connected.
The other ends of the capacitor C11, the capacitor C21, and the capacitor C31 are connected.
各コイル、コイルL11、コイルL21、コイル31には、それぞれ、タップA1、タップB1、タップC1が設けられ、
コイルL11のタップA1は、外部の第1整流素子であるダイオードD11のアノード及び外部の第2整流素子であるダイオードD21のカソードに接続され、
コイルL21のタップB1は、外部の第3整流素子であるダイオードD31のアノード及び外部の第4整流素子であるダイオードD41のカソードに接続され、
コイルL31のタップC1は、外部の第5整流素子であるダイオードD51のアノード及び外部の第6整流素子であるダイオードD61のカソードに接続される。
ダイオードD11、ダイオードD31及びダイオードD51のカソードは端子T41に接続されて整流出力の一端を為し、ダイオードD21、ダイオードD41及びダイオードD61のアノードは端子T51に接続されて整流出力の他端を為す。
この場合、端子T41に正極電位、端子T51に負極電位が出力されるが、ダイオードD11〜ダイオードD61の全てのダイオードのアノードとカソードを逆に入れ替えてもよく、この場合、端子T41に負極電位、端子T51に正極電位が出力される。
Each coil, coil L11, coil L21, and coil 31 are provided with tap A1, tap B1, and tap C1, respectively.
The tap A1 of the coil L11 is connected to the anode of a diode D11 that is an external first rectifier and the cathode of a diode D21 that is an external second rectifier.
The tap B1 of the coil L21 is connected to the anode of a diode D31 that is an external third rectifier element and the cathode of a diode D41 that is an external fourth rectifier element.
The tap C1 of the coil L31 is connected to the anode of a diode D51 that is an external fifth rectifier and the cathode of a diode D61 that is an external sixth rectifier.
The cathodes of the diode D11, the diode D31, and the diode D51 are connected to the terminal T41 to make one end of the rectified output, and the anodes of the diode D21, the diode D41, and the diode D61 are connected to the terminal T51 to make the other end of the rectified output.
In this case, a positive potential is output to the terminal T41 and a negative potential is output to the terminal T51. However, the anodes and cathodes of all the diodes D11 to D61 may be reversed, and in this case, the negative potential, A positive electrode potential is output to the terminal T51.
上記の、各ダイオードのアノードとカソードを逆に入れ替えた場合、ダイオードD11、ダイオードD31及びダイオードD51のアノードは、端子T41に接続され、ダイオードD21、ダイオードD41及びダイオードD61のカソードは、端子T51に接続される。 When the anode and cathode of each diode are reversed, the anodes of the diode D11, the diode D31, and the diode D51 are connected to the terminal T41, and the cathodes of the diode D21, the diode D41, and the diode D61 are connected to the terminal T51. Is done.
(1−2)回路動作原理
図1における高調波抑制回路HCS1の動作原理を図6、図7及び図8を参照して本発明の第1の実施の形態の回路動作原理を説明する。
(1-2) Circuit Operation Principle The operation principle of the harmonic suppression circuit HCS1 in FIG. 1 will be described with reference to FIGS. 6, 7, and 8 according to the first embodiment of the present invention.
解析対象モデルを単純化するため、単相交流の場合を例にとって高調波電流を抑制(減少)する理論を説明する。
図6は、リアクトルであるコイルL6の一端X1、他端Y1間(端子T16、端子T26間)に単相交流電圧Vが印加され、コイルL6のタップA6と他端Y1に接続された抵抗素子R6の両端にコイルL6の両端電圧の1/2の電圧、V/2が印加されている様子を表している。この例では、コイルL6のタップA6は、コイルL6の巻線の中間点に存在するものとし、この場合は、トランスにおいて、一次巻線(コイルL6の一端X1、他端Y1間に相当する。)と二次巻線(コイルL6のタップA6、他端Y1間に相当する。)の巻数比が2:1に相当する。
この事象において、端子T16、端子T26間を流れる電流は、抵抗素子R6を流れる電流iの1/2の電流、i/2である。
In order to simplify the model to be analyzed, the theory of suppressing (decreasing) the harmonic current will be described taking the case of single-phase alternating current as an example.
FIG. 6 shows a resistive element in which a single-phase AC voltage V is applied between one end X1 and the other end Y1 (between terminals T16 and T26) of a coil L6, which is a reactor, and is connected to the tap A6 and the other end Y1 of the coil L6. A state in which a voltage V / 2 that is ½ of a voltage across the coil L6 is applied to both ends of R6 is shown. In this example, it is assumed that the tap A6 of the coil L6 exists at an intermediate point of the winding of the coil L6. In this case, in the transformer, it corresponds to the primary winding (between one end X1 and the other end Y1 of the coil L6). ) And the secondary winding (corresponding to between the tap A6 of the coil L6 and the other end Y1) corresponds to 2: 1.
In this event, the current flowing between the terminal T16 and the terminal T26 is a current that is ½ of the current i flowing through the resistance element R6, i / 2.
図7は、リアクトルであるコイルL7の他端Y2に容量素子であるコンデンサC7の一端が接続され、コイルL7のタップA7とコンデンサC7の他端間に負荷Lo7が接続され、コイルL7の一端X2(端子T17)とコンデンサC7の他端(端子T27)間に図示しないが図6と同様に交流電圧Vが印加される。
交流電圧Vの基本周波数では、コンデンサC7のインピーダンスは高くオープン状態であり、負荷Lo7へは、図6のトランス結合による給電ではなく、コイルL7の一端X2とタップA7間のコイルで構成されるリアクトル(チョークコイル)を介して交流電圧Vが給電される。
In FIG. 7, one end of a capacitor C7 that is a capacitive element is connected to the other end Y2 of the coil L7 that is a reactor, a load Lo7 is connected between the tap A7 of the coil L7 and the other end of the capacitor C7, and one end X2 of the coil L7 Although not shown, an AC voltage V is applied between (terminal T17) and the other end (terminal T27) of the capacitor C7 as in FIG.
At the fundamental frequency of the AC voltage V, the impedance of the capacitor C7 is high and is in an open state, and the load Lo7 is not fed by the transformer coupling of FIG. 6, but is a reactor constituted by a coil between one end X2 of the coil L7 and the tap A7. The AC voltage V is fed through the (choke coil).
これにより負荷Lo7が動作し、負荷Lo7から高調波電流が発生したとする。この高調波の周波数においてコンデンサC7のインピーダンスが低くなると、負荷Lo7を高調波電流源として、負荷Lo7、コンデンサC7、コイルL7のタップA7と他端Y2で構成されるリアクトル、の閉回路に高調波電流が流れる。
高調波電流については、コンデンサC7が導通状態となるため、図6と同様の作用により、巻数比2:1のトランスの二次巻線(コイルL7のタップA7、他端Y2間に相当する。)に高調波電流が流れ、一次巻線(コイルL7の一端X2、他端Y2間に相当する。)には、二次巻線の高調波電流jの1/2の電流、j/2が流れる。したがって、一次巻線から系統に流出する高調波電流は、高調波発生源の電流の1/2となり、系統に流出する高調波電流が抑制される。図7においても図6と同様にコイルL7のタップは、コイルL7の一端X2と他端Y2間の中間に存在するものする。
As a result, it is assumed that the load Lo7 operates and a harmonic current is generated from the load Lo7. When the impedance of the capacitor C7 becomes low at this harmonic frequency, the load Lo7 is used as a harmonic current source, and the harmonic is generated in the closed circuit of the load Lo7, the capacitor C7, the reactor including the tap A7 of the coil L7 and the other end Y2. Current flows.
As for the harmonic current, since the capacitor C7 becomes conductive, it corresponds to the secondary winding of the transformer having a turns ratio of 2: 1 (tap A7 of the coil L7 and the other end Y2) by the same action as in FIG. ) And a harmonic current flows through the primary winding (corresponding to one end X2 and the other end Y2 of the coil L7). Flowing. Therefore, the harmonic current flowing out from the primary winding to the system becomes ½ of the current of the harmonic generation source, and the harmonic current flowing out to the system is suppressed. Also in FIG. 7, the tap of the coil L7 exists in the middle between the one end X2 and the other end Y2 of the coil L7 as in FIG.
次に、交流電圧を整流して負荷に供給する場合を考える。この場合は、整流回路からも高調波が発生する。
図1においては、三相全波整流回路Rect1が高調波抑制回路HCS1に接続されているが、モデルを単純化して、単相交流かつ半波整流回路を使用した図8の例において説明する。
図8は、破線で囲まれた負荷Lo8を構成する抵抗素子R8とコンデンサC28の並列接続回路に対して直列にダイオードD8が挿入されている。この場合も図7と同様に、トランスの二次巻線側回路に相当する負荷Lo8、コンデンサC18、コイルL8のタップA8とコイルL8の他端Y3で構成されるリアクトル、ダイオードD8、の閉回路に高調波電流kが流れ、トランスの一次巻線に相当するコイルL8の一端X3、他端Y3間に、高調波電流、k/2の電流が流れる。図8の場合も、図6及び図7と同様に、コイルL8のタップは巻線の中間点(コイルL8の一端X3、他端Y3間の巻数とコイルL8の一端X3、タップA8間の巻数の比が2対1)に存在するものとする。
図8の例では、ダイオードD8があるため、図7の例とは異なり電流方向は一方向であるが、高調波電流を1/2に抑制する理論は同様である。
Next, consider a case where AC voltage is rectified and supplied to a load. In this case, harmonics are also generated from the rectifier circuit.
Although the three-phase full-wave rectifier circuit Rect1 is connected to the harmonic suppression circuit HCS1 in FIG. 1, the model will be simplified and described with reference to the example of FIG. 8 using a single-phase AC and half-wave rectifier circuit.
In FIG. 8, a diode D8 is inserted in series with a parallel connection circuit of a resistor element R8 and a capacitor C28 constituting a load Lo8 surrounded by a broken line. In this case as well, as in FIG. 7, the closed circuit of the load Lo8 corresponding to the secondary winding side circuit of the transformer, the capacitor C18, the tap A8 of the coil L8 and the other end Y3 of the coil L8, and the diode D8 A harmonic current k flows through the coil L8, and a harmonic current k / 2 flows between one end X3 and the other end Y3 of the coil L8 corresponding to the primary winding of the transformer. In the case of FIG. 8, as in FIGS. 6 and 7, the tap of the coil L8 is the winding intermediate point (the number of turns between the one end X3 and the other end Y3 of the coil L8 and the number of turns between the one end X3 of the coil L8 and the tap A8). The ratio of 2 to 1).
In the example of FIG. 8, since there is the diode D8, the current direction is one direction unlike the example of FIG. 7, but the theory of suppressing the harmonic current to ½ is the same.
図7及び図8の高調波抑制回路において、端子T17、端子T27間、及び、端子T18、端子T28間の高調波電圧2Vhは、高調波発生源の電圧Vhの2倍となるように発生するためこのように表示しているが、系統に接続した場合には系統電圧に抑えられて、2倍の電圧としては現れない。 7 and 8, the harmonic voltage 2Vh between the terminal T17 and the terminal T27 and between the terminal T18 and the terminal T28 is generated to be twice the voltage Vh of the harmonic generation source. Therefore, although displayed in this way, when connected to the grid, it is suppressed to the grid voltage and does not appear as a double voltage.
以上、図6、図7、図8において単相交流の例で高調波抑制回路の基本動作原理を説明したが、これは、図1の三相交流の場合の動作原理においても基本的に適用できる。図1において、相間にリアクトルであるコイルと容量素子であるコンデンサが挿入されている。 As described above, the basic operation principle of the harmonic suppression circuit has been described in the example of the single-phase alternating current in FIGS. 6, 7, and 8, but this is basically applied also to the operational principle in the case of the three-phase alternating current in FIG. 1. it can. In FIG. 1, a coil as a reactor and a capacitor as a capacitive element are inserted between the phases.
三相交流の場合、第1相、第2相間、第3相間のそれぞれの電圧には位相差が120°あるが、図1における第1相−第2相間に単相交流を印加した場合を例にとり、図8のコイルL8、タップA8、コンデンサC18、ダイオードD8及び負荷Lo8に相当する回路要素と対照し、外部の負荷から発生する高調波電流の抑制を考察する。 In the case of three-phase alternating current, there is a phase difference of 120 ° between the first phase, the second phase, and the third phase, but a case where a single-phase alternating current is applied between the first phase and the second phase in FIG. As an example, the suppression of harmonic current generated from an external load will be considered in contrast to circuit elements corresponding to coil L8, tap A8, capacitor C18, diode D8 and load Lo8 in FIG.
図1において、三相交流の第1相−第2相間の動作を考察する場合、第3相に接続されるコイルL31及びコンデンサC31を除外し、第2相−第3相間を考察する場合、第1相に接続されるコイルL11及びコンデンサC11を除外し、第3相−第1相間を考察する場合、第2相に接続されるコイルL21及びコンデンサC21を除外して考え、端子T11、端子T21及び端子T31に三相交流が接続された場合は、電流重畳の理により、第1相−第2相間、第2相−第3相間及び第3相−第1相間の電流の和により高調波電流を考察できるため、ここでは、第1相−第2相間に単相交流を印加した場合を例にとり説明し、その他の相間の動作は、相互に対称であるため説明を省略する。なお、ここでは、動作原理として説明するので、三相交流を印加した場合の相間電圧の位相差を無視する。 In FIG. 1, when considering the operation between the first phase and the second phase of the three-phase alternating current, excluding the coil L31 and the capacitor C31 connected to the third phase, and considering the second phase to the third phase, When excluding the coil L11 and the capacitor C11 connected to the first phase and considering between the third phase and the first phase, the coil L21 and the capacitor C21 connected to the second phase are excluded, and the terminal T11, the terminal When a three-phase alternating current is connected to T21 and the terminal T31, the current is superposed by the sum of currents between the first phase and the second phase, between the second phase and the third phase, and between the third phase and the first phase. Since a wave current can be considered, here, a case where a single-phase alternating current is applied between the first phase and the second phase will be described as an example, and operations between other phases are symmetric with each other, and thus description thereof is omitted. In addition, since it demonstrates as an operating principle here, the phase difference of the voltage between phases at the time of applying a three-phase alternating current is disregarded.
(1−3)回路動作
図1を参照して本発明の第1の実施の形態の回路動作を説明する。
図1において、三相交流の第1相に接続されているコイルL11、コンデンサC11と、三相交流の第2相に接続されているコイルL21、コンデンサC21が直列接続されて、負荷から発生する高調波電流の経路は、端子T11に正極電位が印加されたとき(単相交流の正の半サイクル)、コイルL11のタップA1→外部の負荷の第1端である点E1(図1の場合、ダイオードD11のアノードとダイオードD21のカソードの接続部)→ダイオードD11→端子T41→外部の実負荷→端子T51→ダイオードD41→外部の負荷の第2端である点F1(図1の場合、ダイオードD31のアノードとダイオードD41のカソードの接続部)→コイルL21のタップB1〜他端→コンデンサC21の一端〜他端→コンデンサC11の他端〜一端→コイルL11の他端〜タップA1の閉回路である。
(1-3) Circuit Operation The circuit operation of the first embodiment of the present invention will be described with reference to FIG.
In FIG. 1, a coil L11 and a capacitor C11 connected to the first phase of the three-phase alternating current, and a coil L21 and a capacitor C21 connected to the second phase of the three-phase alternating current are connected in series to generate from the load. The path of the harmonic current is a point E1 (in the case of FIG. 1) that is the tap A1 of the coil L11 → the first end of the external load when a positive potential is applied to the terminal T11 (positive half cycle of single-phase alternating current). , The connection point between the anode of the diode D11 and the cathode of the diode D21) → diode D11 → terminal T41 → external actual load → terminal T51 → diode D41 → point F1 that is the second end of the external load (in the case of FIG. D31 anode and diode D41 cathode connection) → Tap B1 to other end of coil L21 → One end to other end of capacitor C21 → Other end of capacitor C11 One end → is a closed circuit of the other end-tap A1 of the coil L11.
次に、端子T11に負極電位が印加されたとき(単相交流の負の半サイクル)、コイルL21のタップB1→外部の負荷の第2端である点F1(図1の場合、ダイオードD31のアノードとダイオードD41のカソードの接続部)→ダイオードD31→端子T41→外部の実負荷→端子T51→ダイオードD21→外部の負荷の第1端であるE1(図1の場合、ダイオードD11のアノードとダイオードD21のカソードの接続部)→コイルL11のタップA1〜他端→コンデンサC11の一端〜他端→コンデンサC21の他端〜一端→コイルL21の他端〜タップB1の閉回路である。 Next, when a negative potential is applied to the terminal T11 (a negative half cycle of single-phase alternating current), the tap B1 of the coil L21 → the point F1 that is the second end of the external load (in the case of FIG. 1, the diode D31 E1 which is the first end of the external load (a connection portion of the anode and the cathode of the diode D41) → diode D31 → terminal T41 → external actual load → terminal T51 → diode D21 → external load (in the case of FIG. 1, the anode and diode of the diode D11) D21 cathode connection portion) → Tap A1 to the other end of the coil L11 → One end to the other end of the capacitor C11 → The other end to the other end of the capacitor C21 → The other end of the coil L21 to the closed circuit of the tap B1.
そして、各コイル、コイルL11の一端、他端間に流れる高調波電流及びコイルL21の一端、他端間に流れる高調波電流、すなわち、三相交流の第1相−第2相間(図8のトランスの例における一次巻線)の高調波電流は、上記で説明した経路(図8のトランスの例において二次巻線)で流れる高調波電流の1/2となる。ただし、図1においても、図8と同様に、タップA1、B1は、それぞれコイルL11、コイルL21の巻線の中間に位置(一端とタップ、タップと他端の巻数が同一)するとした場合であり、これは、動作原理を示したのみで、本発明では、各タップ位置は、コイルL11、コイルL21、コイルL31の中間位置に限定されない任意の位置とすることができる。 Then, the harmonic current flowing between one end and the other end of each coil and the coil L11 and the harmonic current flowing between the one end and the other end of the coil L21, that is, between the first phase and the second phase of the three-phase alternating current (in FIG. 8). The harmonic current of the primary winding in the transformer example is ½ of the harmonic current flowing through the above-described path (secondary winding in the transformer example in FIG. 8). However, in FIG. 1, as in FIG. 8, the taps A <b> 1 and B <b> 1 are located in the middle of the windings of the coil L <b> 11 and the coil L <b> 21 (one end and tap, and the tap and the other end have the same number of turns). Yes, this shows only the principle of operation, and in the present invention, each tap position can be an arbitrary position that is not limited to the intermediate position of the coil L11, the coil L21, and the coil L31.
なお、上記説明で、外部の負荷の第1端E1、外部の負荷の第2端F1とは、本発明の高調波抑制回路HCS1からみた場合であり、それぞれ、ダイオードD11のアノードとダイオードD21のカソードの接続部、ダイオードD31のアノードとダイオードD41のカソードの接続部がこれに相当する。外部の実負荷とは、図1における端子T41、端子T51間に接続され、整流後の直流電流で動作する電気・電子機器であり、高調波電流を発生するものが多い。
さらに、外部の負荷の第1端E1、第2端F1、第3端G1は、上記のダイオードD11〜D61で構成されるものではなく、三相交流電源入力機器の第1端E1、第2端F1、第3端G1であってもよい。
In the above description, the first end E1 of the external load and the second end F1 of the external load are when viewed from the harmonic suppression circuit HCS1 of the present invention, and the anode of the diode D11 and the diode D21, respectively. The connection part of the cathode and the connection part of the anode of the diode D31 and the cathode of the diode D41 correspond to this. The external actual load is an electric / electronic device that is connected between the terminal T41 and the terminal T51 in FIG. 1 and operates with a rectified direct current, and generates many harmonic currents.
Further, the first end E1, the second end F1, and the third end G1 of the external load are not configured by the diodes D11 to D61, but the first end E1 and the second end of the three-phase AC power input device. It may be the end F1 and the third end G1.
図1のコイルL11とコイルL21直列接続回路が、図7のコイルL7又は図8のコイルL8に相当し、図1のコンデンサC11とコンデンサC21の直列接続回路が、図7のコンデンサC7又は図8コンデンサC18に相当する。 1 corresponds to the coil L7 in FIG. 7 or the coil L8 in FIG. 8, and the series connection circuit of the capacitor C11 and the capacitor C21 in FIG. 1 corresponds to the capacitor C7 in FIG. It corresponds to the capacitor C18.
第2の実施の形態
(2−1)回路構成
図2は、本発明の高調波抑制回路の第2の実施の形態を示す回路構成図である。
図2において、端子T12、端子T22、端子T32間に外部の三相交流電圧V3φが印加され、端子T42、端子T52間に整流後の脈流直流電圧Vdcを出力するものであり、この端子間に平滑コンデンサや外部の実負荷(直流で動作する電気・電子機器)などが接続される。破線で囲まれたHCS2は本発明の第2の実施の形態である高調波抑制回路である。また、破線で囲まれた第1〜第6整流素子であるダイオードD12〜D62で構成される整流回路Rect2は、高調波抑制回路HCS2からみて外部の負荷である。この外部の負荷である整流回路Rect2に、さらに外部の実負荷が接続され、整流回路Rect2及び外部の実負荷が高調波電流を発生する。
Second Embodiment (2-1) Circuit Configuration FIG. 2 is a circuit configuration diagram showing a second embodiment of the harmonic suppression circuit of the present invention.
In FIG. 2, an external three-phase AC voltage V3φ is applied between terminals T12, T22, and T32, and a rectified pulsating DC voltage Vdc is output between terminals T42 and T52. Connected to a smoothing capacitor or an external actual load (electrical / electronic equipment that operates on direct current). HCS2 surrounded by a broken line is a harmonic suppression circuit according to the second embodiment of the present invention. A rectifier circuit Rect2 including diodes D12 to D62 that are first to sixth rectifier elements surrounded by a broken line is an external load as viewed from the harmonic suppression circuit HCS2. An external actual load is further connected to the rectifier circuit Rect2 that is an external load, and the rectifier circuit Rect2 and the external actual load generate harmonic currents.
なお、本発明の第2の実施の形態である高調波抑制回路HCS2には、外部の負荷Rect2を接続しないで、点E2、点F2、点G2を三相交流入力端とする別の外部の負荷を直接接続する(別の実施の形態に記載)ことが可能である。これら、2形態の外部の負荷が存在することについては、特許請求の範囲に記載されている。 It should be noted that the harmonic suppression circuit HCS2 according to the second embodiment of the present invention is not connected to the external load Rect2, but is connected to another external point having the point E2, point F2, and point G2 as the three-phase AC input terminals. It is possible to connect the load directly (described in another embodiment). The existence of these two types of external loads is described in the claims.
外部の三相交流電圧V3φの第1相の入力端子である端子T12に、第1リアクトルであるコイルL12の一端が接続され、外部の三相交流電圧V3φの第2相の入力端子である端子T22に、第2リアクトルであるコイルL22の一端が接続され、外部の三相交流電圧V3φの第3相の入力端子である端子T32に、第3リアクトルであるコイルL32の一端が接続される。 One terminal of a coil L12 that is a first reactor is connected to a terminal T12 that is a first phase input terminal of an external three-phase AC voltage V3φ, and a terminal that is a second phase input terminal of the external three-phase AC voltage V3φ One end of a coil L22 that is a second reactor is connected to T22, and one end of a coil L32 that is a third reactor is connected to a terminal T32 that is a third-phase input terminal of an external three-phase AC voltage V3φ.
コイルL12の他端は、第1容量素子であるコンデンサC12の一端及び第2容量素子であるコンデンサC22の一端に接続され、
コイルL22の他端は、コンデンサC12の他端及び第3容量素子であるコンデンサC32の一端に接続され、
コイルL32の他端は、コンデンサC22の他端及びコンデンサC32の他端に接続される。
The other end of the coil L12 is connected to one end of a capacitor C12 that is a first capacitive element and one end of a capacitor C22 that is a second capacitive element.
The other end of the coil L22 is connected to the other end of the capacitor C12 and one end of a capacitor C32 which is a third capacitance element.
The other end of the coil L32 is connected to the other end of the capacitor C22 and the other end of the capacitor C32.
各コイル、コイルL12、コイルL22、コイル32には、それぞれ、タップA2、タップB2、タップC2が設けられ、
コイルL12のタップA2は、外部の第1整流素子であるダイオードD12のアノード及び外部の第2整流素子であるダイオードD22のカソードに接続され、
コイルL22のタップB2は、外部の第3整流素子であるダイオードD32のアノード及び外部の第4整流素子であるダイオードD42のカソードに接続され、
コイルL32のタップC2は、外部の第5整流素子であるダイオードD52のアノード及び外部の第6整流素子であるダイオードD62のカソードに接続される。
ダイオードD12、ダイオードD32及びダイオードD52のカソードは端子T42に接続されて整流出力の一端を為し、ダイオードD22、ダイオードD42及びダイオードD62のアノードは端子T51に接続されて整流出力の他端を為す。
この場合、端子T41に正極電位、端子T51に負極電位が出力されるが、ダイオードD12〜ダイオードD62の全てのダイオードのアノードとカソードを逆に入れ替えてもよく、この場合、端子T41に負極電位、端子T51に正極電位が出力される。
Each coil, coil L12, coil L22, and coil 32 are provided with tap A2, tap B2, and tap C2, respectively.
The tap A2 of the coil L12 is connected to the anode of a diode D12 that is an external first rectifier and the cathode of a diode D22 that is an external second rectifier,
The tap B2 of the coil L22 is connected to the anode of a diode D32 that is an external third rectifier and the cathode of a diode D42 that is an external fourth rectifier.
The tap C2 of the coil L32 is connected to the anode of a diode D52 that is an external fifth rectifier and the cathode of a diode D62 that is an external sixth rectifier.
The cathodes of the diode D12, the diode D32, and the diode D52 are connected to the terminal T42 to make one end of the rectified output, and the anodes of the diode D22, the diode D42, and the diode D62 are connected to the terminal T51 to make the other end of the rectified output.
In this case, a positive potential is output to the terminal T41 and a negative potential is output to the terminal T51. However, the anodes and cathodes of all the diodes D12 to D62 may be reversed, and in this case, the negative potential, A positive electrode potential is output to the terminal T51.
上記の、ダイオードのアノードとカソードを逆に入れ替えた場合、
ダイオードD12、ダイオードD32及びダイオードD52のアノードは、端子T42に接続され、ダイオードD22、ダイオードD42及びダイオードD62のカソードは、端子T52に接続される。
When the anode and cathode of the diode are reversed,
The anodes of the diode D12, the diode D32, and the diode D52 are connected to the terminal T42, and the cathodes of the diode D22, the diode D42, and the diode D62 are connected to the terminal T52.
(2−2)回路動作
図2を参照して本発明の第2の実施の形態の回路動作を説明する。
第1の実施の形態である図1において、図6、図7及び図8を使用して動作原理を説明したので、第2の実施の形態である図2については、これを援用して、図2の説明をする。
(2-2) Circuit Operation The circuit operation according to the second embodiment of the present invention will be described with reference to FIG.
In FIG. 1 which is the first embodiment, the operation principle has been described using FIG. 6, FIG. 7 and FIG. 8, so that FIG. 2 which is the second embodiment is incorporated, The description of FIG. 2 will be given.
図2における第1相−第2相間に単相交流を印加した場合を例にとり、図8のコイルL8、タップA8、コンデンサC18、ダイオードD8及び負荷Lo8に相当する回路要素と対照し、外部の負荷から発生する高調波電流の抑制を考察する。 In the case where a single-phase alternating current is applied between the first phase and the second phase in FIG. 2, the circuit elements corresponding to the coil L8, tap A8, capacitor C18, diode D8 and load Lo8 in FIG. Consider the suppression of harmonic currents generated from the load.
図2において、三相交流の第1相−第2相間の動作を考察する場合、第3相に接続されるコイルL32及びコンデンサC32を除外し、第2相−第3相間を考察する場合、第1相に接続されるコイルL12及びコンデンサC12を除外し、第3相−第1相間を考察する場合、第2相に接続されるコイルL22及びコンデンサC22を除外して考え、端子T12、端子T22及び端子T32に三相交流が接続された場合は、電流重畳の理により高調波電流を考察できるため、ここでは、第1相−第2相間に単相交流を印加した場合を例にとり説明し、その他の相間の動作は、相互に対称であるため説明を省略する。なお、ここでは、動作原理として説明するので、三相交流を印加した場合の相間電圧の位相差を無視する。 In FIG. 2, when considering the operation between the first phase and the second phase of the three-phase alternating current, excluding the coil L32 and the capacitor C32 connected to the third phase, and considering between the second phase and the third phase, When excluding the coil L12 and the capacitor C12 connected to the first phase and considering between the third phase and the first phase, the coil L22 and the capacitor C22 connected to the second phase are excluded, and the terminal T12, the terminal When a three-phase alternating current is connected to T22 and the terminal T32, harmonic current can be considered by the principle of current superposition, so here, a case where a single-phase alternating current is applied between the first phase and the second phase will be described as an example. However, the operations between other phases are symmetrical to each other, and thus the description thereof is omitted. In addition, since it demonstrates as an operating principle here, the phase difference of the voltage between phases at the time of applying a three-phase alternating current is disregarded.
図2において、三相交流の第1相に接続されているコイルL12、コンデンサC12にコンデンサC22とコンデンサC32の直列接続回路が並列接続された回路(これをコンデンサC132とする。)、と三相交流の第2相に接続されているコイルL22が直列接続されて、外部の負荷から発生する高調波電流の経路は、端子T12に正極電位が印加されたとき(単相交流の正の半サイクル)、コイルL12のタップA2→外部の負荷の第1端である点E2(図2の場合、ダイオードD12のアノードとダイオードD22のカソードの接続部)→ダイオードD12→端子T42→外部の実負荷→端子T52→ダイオードD42→外部の負荷の第2端である点F2(ダイオードD32のアノードとダイオードD42のカソードの接続部)→コイルL22のタップB2〜他端→コンデンサC132の一端(コンデンサC12の他端とコンデンサC32の一端の接続部)〜他端(コンデンサC12の一端とコンデンサC22の一端の接続部)→コイルL12の他端〜タップA2の閉回路である。 In FIG. 2, a circuit in which a series connection circuit of a capacitor C22 and a capacitor C32 is connected in parallel to a coil L12 and a capacitor C12 that are connected to the first phase of a three-phase alternating current (referred to as a capacitor C132), and a three-phase circuit. The coil L22 connected to the second phase of the alternating current is connected in series, and the path of the harmonic current generated from the external load is that when a positive potential is applied to the terminal T12 (a positive half cycle of the single-phase alternating current) ), Tap A2 of coil L12 → point E2 which is the first end of the external load (in the case of FIG. 2, the connection portion of the anode of diode D12 and the cathode of diode D22) → diode D12 → terminal T42 → external actual load → Terminal T52 → Diode D42 → Point F2 which is the second end of the external load (connecting portion of the anode of the diode D32 and the cathode of the diode D42) → Co Tap L2 to the other end of the capacitor L22 → one end of the capacitor C132 (the connection portion between the other end of the capacitor C12 and one end of the capacitor C32) to the other end (the connection portion between one end of the capacitor C12 and one end of the capacitor C22) → the other coil L12 It is a closed circuit from end to tap A2.
次に、端子T12に負極電位が印加されたとき(単相交流の負の半サイクル)、コイルL22のタップB2→外部の負荷の第2端である点F2(図2の場合、ダイオードD32のアノードとダイオードD42のカソードの接続部)→ダイオードD32→端子T42→外部の実負荷→端子T52→ダイオードD22→外部の負荷の第1端である点E2(ダイオードD12のアノードとダイオードD22のカソードの接続部)→コイルL12のタップA2〜他端→コンデンサC132の他端(コンデンサC12の一端とコンデンサC22の一端の接続部)〜一端(コンデンサC12の他端とコンデンサC32の一端の接続部)→コイルL22の他端〜タップB2の閉回路である。 Next, when a negative potential is applied to the terminal T12 (negative half cycle of single-phase alternating current), the tap B2 of the coil L22 → the point F2 which is the second end of the external load (in the case of FIG. 2, the diode D32 (Electric junction of anode and cathode of diode D42) → diode D32 → terminal T42 → external actual load → terminal T52 → diode D22 → point E2 which is the first end of the external load (the anode of diode D12 and the cathode of diode D22) Connection portion) → Tap A2 to other end of coil L12 → Other end of capacitor C132 (connection portion between one end of capacitor C12 and one end of capacitor C22) to one end (connection portion between the other end of capacitor C12 and one end of capacitor C32) → The other end of the coil L22 to the closed circuit of the tap B2.
そして、各コイル、コイルL12の一端、他端間に流れる高調波電流及びコイルL22の一端、他端間に流れる高調波電流、すなわち、三相交流の第1相−第2相間(トランスの例において一次巻線)の電流は、上記で説明した経路(トランスの例において二次巻線)で流れる高調波電流の1/2となる。ただし、図2においても、図7、図8と同様に、タップA2、B2は、それぞれコイルL12、コイルL22の巻線の中間に位置(一端とタップ、タップと他端の巻数が同一)するとした場合であり、これは、動作原理を示したのみで、本発明では、各タップ位置は、コイルL12,コイルL22,コイルL32の中間位置に限定されない任意の位置とすることができる。 Each coil, harmonic current flowing between one end and the other end of the coil L12 and harmonic current flowing between one end and the other end of the coil L22, that is, between the first phase and the second phase of the three-phase alternating current (example of transformer) The current in the primary winding) is ½ of the harmonic current flowing in the path described above (secondary winding in the transformer example). However, in FIG. 2, as in FIGS. 7 and 8, when taps A <b> 2 and B <b> 2 are positioned in the middle of the windings of the coil L <b> 12 and the coil L <b> 22 (the number of turns at one end and the tap and the tap and the other end are the same). This is only a case of the principle of operation, and in the present invention, each tap position can be set to an arbitrary position that is not limited to an intermediate position among the coils L12, L22, and L32.
なお、上記説明で、外部の負荷の第1端E2、外部の負荷の第2端F2とは、本発明の高調波抑制回路HCS2からみた場合であり、それぞれ、ダイオードD12のアノードとダイオードD22のカソードの接続部、ダイオードD32のアノードとダイオードD42のカソードの接続部がこれに相当する。外部の実負荷とは、図2における端子T42、端子T52間に接続され、整流後の直流電流で動作する電気・電子機器である。
さらに、外部の負荷の第1端E2、第2端F2、第3端G2は、上記のダイオードD12〜D62で構成されるものではなく、三相交流電源を入力することにより動作する電気・電子機器の電源入力端の第1端E2、第2端F2、第3端G2であってもよい。
In the above description, the first end E2 of the external load and the second end F2 of the external load are as viewed from the harmonic suppression circuit HCS2 of the present invention, and are respectively the anode of the diode D12 and the diode D22. The cathode connection part, the connection part between the anode of the diode D32 and the cathode of the diode D42, corresponds to this. The external actual load is an electric / electronic device that is connected between the terminal T42 and the terminal T52 in FIG.
Further, the first end E2, the second end F2, and the third end G2 of the external load are not configured by the diodes D12 to D62, but are operated by inputting a three-phase AC power supply. The first end E2, the second end F2, and the third end G2 of the power input end of the device may be used.
図2のコイルL12とコイルL22の直列接続回路が、図7のコイルL7又は図8のコイルL8に相当し、図2のコンデンサC12にコンデンサ22とコンデンサ32の直列接続回路が並列接続された回路(コンデンサC132)が、図7のコンデンサC7又は図8コンデンサC8に相当する。
図2の第2相−第3相間、第3相−第1相間の動作は、上記第1相−第2相間と同様に説明できるから説明を省略する。
The series connection circuit of the coil L12 and the coil L22 in FIG. 2 corresponds to the coil L7 in FIG. 7 or the coil L8 in FIG. 8, and a circuit in which the series connection circuit of the capacitor 22 and the capacitor 32 is connected in parallel to the capacitor C12 in FIG. (Capacitor C132) corresponds to the capacitor C7 of FIG. 7 or the capacitor C8 of FIG.
The operations between the second phase and the third phase and between the third phase and the first phase in FIG. 2 can be described in the same manner as the operation between the first phase and the second phase, and the description thereof will be omitted.
第3の実施の形態
(3−1)回路構成
図3は、本発明の高調波抑制回路の第3の実施の形態を示す回路構成図である。
図3の高調波抑制回路HCS3は、本発明の第1の実施の形態である図1における高調波抑制回路HCS1と外部の整流回路Rect1を組み合わせたものであり、HCS1+Rect1=HCS3である。図1全体と図3において同一回路構成をとる。図1全体と図3において同一素子を使用し、同一符号を付し、図3の回路構成の説明は、図1における説明を援用し重複する説明を省略する。
図3においては、本発明の高調波抑制回路であるHCS3が、第1整流素子〜第6整流素子であるダイオードD11〜ダイオードD61で構成する図1における整流回路Rect1を含むものとする。これは、特許請求の範囲に記載されている。
Third Embodiment (3-1) Circuit Configuration FIG. 3 is a circuit configuration diagram showing a third embodiment of the harmonic suppression circuit of the present invention.
The harmonic suppression circuit HCS3 in FIG. 3 is a combination of the harmonic suppression circuit HCS1 in FIG. 1 which is the first embodiment of the present invention and an external rectifier circuit Rect1, and HCS1 + Rect1 = HCS3. 1 and FIG. 3 have the same circuit configuration. The same elements are used in FIG. 1 and FIG. 3 with the same reference numerals, and the description of the circuit configuration in FIG.
In FIG. 3, the HCS 3 that is the harmonic suppression circuit of the present invention includes the rectifier circuit Rect1 in FIG. 1 that includes the diodes D11 to D61 that are the first to sixth rectifier elements. This is described in the claims.
(3−2)回路動作
図3を参照して本発明の第3の実施の形態の回路動作を説明する。
本発明の第1の実施の形態である図1において、本発明の第1の実施の形態である高調波抑制回路HCS1及び外部の負荷である整流回路Rect1について説明したとおりであり、図1における特許請求の範囲(高調波抑制回路HCS1が外部の負荷である整流回路Rect1を含まない。)と図3における特許請求の範囲(高調波抑制回路HCS3が外部の負荷であった整流回路Rect1を含むものとする。)が相違するのみで、回路動作は同一であるので、図1の動作説明を援用し、重複する説明は省略する。
(3-2) Circuit Operation The circuit operation according to the third embodiment of the present invention will be described with reference to FIG.
In FIG. 1 which is the first embodiment of the present invention, the harmonic suppression circuit HCS1 which is the first embodiment of the present invention and the rectifier circuit Rect1 which is an external load are as described, and in FIG. The claims (not including the rectifier circuit Rect1 in which the harmonic suppression circuit HCS1 is an external load) and the claims in FIG. 3 (including the rectifier circuit Rect1 in which the harmonic suppression circuit HCS3 was an external load) are included. 1), the circuit operation is the same, and the description of the operation in FIG.
第4の実施の形態
(4−1)回路構成
図4は、本発明の高調波抑制回路の第4の実施の形態を示す回路構成図である。
図4の高調波抑制回路HCS4は、本発明の第2の実施の形態である図2における高調波抑制回路HCS2と外部の整流回路Rect2を組み合わせたものであり、HCS2+Rect2=HCS4である。図2全体と図4において同一回路構成をとる。図2全体と図4において同一素子を使用し、同一符号を付し、図4の回路構成の説明は、図2における説明を援用し重複する説明を省略する。
図4においては、本発明の高調波抑制回路であるHCS4が、第1整流素子〜第6整流素子であるダイオードD12〜ダイオードD62で構成する図2における整流回路Rect2を含むものとする。これは、特許請求の範囲に記載されている。
Fourth Embodiment (4-1) Circuit Configuration FIG. 4 is a circuit configuration diagram showing a fourth embodiment of the harmonic suppression circuit of the present invention.
The harmonic suppression circuit HCS4 in FIG. 4 is a combination of the harmonic suppression circuit HCS2 in FIG. 2 which is the second embodiment of the present invention and an external rectifier circuit Rect2, and HCS2 + Rect2 = HCS4. 2 and FIG. 4 have the same circuit configuration. The same elements are used in FIG. 2 as a whole and FIG. 4 are assigned the same reference numerals, and the description of the circuit configuration in FIG.
4, the
(4−2)回路動作
図4を参照して本発明の第4の実施の形態の回路動作を説明する。
本発明の第2の実施の形態である図2において、本発明の第2の実施の形態である高調波抑制回路HCS2及び外部の負荷である整流回路Rect2について説明したとおりであり、図2における特許請求の範囲(高調波抑制回路HCS2が外部の負荷である整流回路Rect2を含まない。)と図4における特許請求の範囲(高調波抑制回路HCS4が外部の負荷であった整流回路Rect2を含むものとする。)が相違するのみで、回路動作は同一であるので、図2の動作説明を援用し、重複する説明は省略する。
(4-2) Circuit Operation A circuit operation according to the fourth embodiment of the present invention will be described with reference to FIG.
In FIG. 2 which is the second embodiment of the present invention, the harmonic suppression circuit HCS2 which is the second embodiment of the present invention and the rectifier circuit Rect2 which is an external load are as described, and in FIG. The claims (not including the rectifier circuit Rect2 in which the harmonic suppression circuit HCS2 is an external load) and the claims in FIG. 4 (including the rectifier circuit Rect2 in which the harmonic suppression circuit HCS4 was an external load) are included. 2), the circuit operation is the same, and the description of the operation in FIG.
第5の実施の形態
(5−1)回路構成
本発明の第5の実施の形態である図面は、専用としては用意していないが、図1における高調波抑制回路HCS1に外部の整流回路Rect1を接続しないで(Rect1を除外し)、第1リアクトルであるコイルL11、第2リアクトルであるコイルL21、第3リアクトルであるコイルL31のそれぞれのタップA1、B1、C1に直接、三相交流で動作する外部の実負荷である電気・電子機器を接続する形態である。
図1の整流回路Rect1における第1整流素子〜第6整流素子であるダイオードD11〜ダイオードD61と端子T41及び端子T51を除去し、又は、端子T41と端子T51間を開放し、第1の実施の形態である図1の高調波抑制回路HCS1のコイルL11、コイルL21、コイルL31のそれぞれのタップA1(又は点E1)、B1(又は点F1)、C1(又は点G1)に、三相交流で動作する外部の実負荷である電気・電子機器を接続してもよい。この接続形態が本発明の高調波抑制回路HCS1の第5の実施の形態を示す回路構成図である。
Fifth Embodiment (5-1) Circuit Configuration Although the drawing according to the fifth embodiment of the present invention is not prepared as a dedicated one, the harmonic suppression circuit HCS1 in FIG. (Excluding Rect1), the coils L11 that are the first reactor, the coil L21 that is the second reactor, and the coils L31 that are the third reactor are directly connected to the taps A1, B1, and C1 with three-phase alternating current. This is a form of connecting an electric / electronic device which is an actual external load that operates.
The diodes D11 to D61, which are the first to sixth rectifier elements in the rectifier circuit Rect1 of FIG. 1, and the terminal T41 and the terminal T51 are removed, or the terminal T41 and the terminal T51 are opened, and the first embodiment In the form of the harmonic suppression circuit HCS1 shown in FIG. 1, the coils L11, L21, and L31 of the taps A1 (or point E1), B1 (or point F1), and C1 (or point G1) are connected with three-phase alternating current. You may connect the electric / electronic device which is the external real load which operate | moves. This connection form is a circuit configuration diagram showing a fifth embodiment of the harmonic suppression circuit HCS1 of the present invention.
これら回路構成は、第1の実施の形態の図1の回路構成の一部であり、Rect1を使用しない形態である。外部の三相交流電圧V3φの第1相の入力端子である端子T11に、第1リアクトルであるコイルL11の一端が接続され、外部の三相交流電圧V3φの第2相の入力端子である端子T21に、第2リアクトルであるコイルL21の一端が接続され、外部の三相交流電圧V3φの第3相の入力端子である端子T31に、第3リアクトルであるコイルL31の一端が接続される。 These circuit configurations are a part of the circuit configuration of FIG. 1 of the first embodiment and do not use Rect1. One terminal of a coil L11 that is a first reactor is connected to a terminal T11 that is a first phase input terminal of an external three-phase AC voltage V3φ, and a terminal that is a second phase input terminal of the external three-phase AC voltage V3φ. One end of a coil L21 that is a second reactor is connected to T21, and one end of a coil L31 that is a third reactor is connected to a terminal T31 that is a third-phase input terminal of an external three-phase AC voltage V3φ.
コイルL11の他端には第1容量素子であるコンデンサC11の一端が、コイルL21の他端には第2容量素子であるコンデンサC21の一端が、コイルL31の他端には第3容量素子であるコンデンサC31の一端が接続される。
コンデンサC11、コンデンサC21、コンデンサC31のそれぞれの他端は接続される。
The other end of the coil L11 is one end of a capacitor C11 that is a first capacitive element, the other end of the coil L21 is one end of a capacitor C21 that is a second capacitive element, and the other end of the coil L31 is a third capacitive element. One end of a certain capacitor C31 is connected.
The other ends of the capacitor C11, the capacitor C21, and the capacitor C31 are connected.
各コイル、コイルL11、コイルL21、コイル31には、それぞれ、タップA1、タップB1、タップC1が設けられ、これらタップに、三相交流で動作する外部の実負荷である電気・電子機器が接続される。 Each coil, coil L11, coil L21, and coil 31 are provided with tap A1, tap B1, and tap C1, respectively, and an electric / electronic device that is an external actual load that operates by three-phase alternating current is connected to these taps. Is done.
(5−2)回路動作
図1の高調波抑制回路HCS1を参照して本発明の第5の実施の形態の回路動作を説明する。動作原理については、第1の実施の形態で説明した図7の説明を援用し、本発明の第5の実施の形態の回路動作原理を説明を省略する。
(5-2) Circuit Operation The circuit operation of the fifth embodiment of the present invention will be described with reference to the harmonic suppression circuit HCS1 of FIG. Regarding the operation principle, the description of FIG. 7 described in the first embodiment is used, and the description of the circuit operation principle of the fifth embodiment of the present invention is omitted.
図1において、三相交流の第1相に接続されているコイルL11、コンデンサC11と、三相交流の第2相に接続されているコイルL21、コンデンサC21が直列接続されて、コイルL11のタップA1、コイルL21のタップB1間に外部の実負荷を接続し、端子T11、端子T21間に単相交流を印加する。
ここで、外部の負荷から発生する高調波電流の経路は、
端子T11に正極電位が印加されたとき(単相交流の正の半サイクル)、コイルL11のタップA1→外部の実負荷→コイルL21のタップB1〜コイルL21の他端→コンデンサC21の一端〜コンデンサC21の他端→コンデンサC11の他端〜コンデンサC11の一端→コイルL11の他端〜タップA1の閉回路であり、
端子T11に負極電位が印加されたとき(単相交流の負の半サイクル)、コイルL21のタップB1→外部の実負荷→コイルL11のタップA1〜コイルL11の他端→コンデンサC11の一端〜コンデンサC11の他端→コンデンサC21の他端〜コンデンサC21の一端→コイルL21の他端〜タップB1の閉回路である。
In FIG. 1, a coil L11 and a capacitor C11 connected to the first phase of the three-phase AC, a coil L21 and a capacitor C21 connected to the second phase of the three-phase AC are connected in series, and the tap of the coil L11 An external actual load is connected between A1 and the tap B1 of the coil L21, and a single-phase alternating current is applied between the terminal T11 and the terminal T21.
Here, the path of the harmonic current generated from the external load is
When a positive potential is applied to terminal T11 (positive half cycle of single-phase alternating current), tap A1 of coil L11 → external actual load → tap B1 of coil L21 to other end of coil L21 → one end of capacitor C21 to capacitor The other end of C21 → the other end of the capacitor C11 to one end of the capacitor C11 → the other end of the coil L11 to the closed circuit of the tap A1.
When a negative potential is applied to terminal T11 (single-phase AC negative half cycle), tap B1 of coil L21 → external actual load → tap A1 of coil L11 to other end of coil L11 → one end of capacitor C11 to capacitor The other end of C11 → the other end of the capacitor C21 to one end of the capacitor C21 → the other end of the coil L21 to the closed circuit of the tap B1.
そして、各コイル、コイルL11の一端、他端間に流れる高調波電流及びコイルL21の一端、他端間に流れる高調波電流、すなわち、三相交流の第1相−第2相間の電流は、上記で説明した経路で流れる高調波電流の1/2となる。ただし、図1においても、図7と同様に、タップA1、B1は、それぞれコイルL11、コイルL21の巻線の中間に位置(一端とタップ、タップと他端の巻数が同一)するとした場合であり、これは、動作原理を示したのみで、本発明では、各タップ位置は、コイルL11、コイルL21、コイルL31の中間位置に限定されない任意の位置とすることができる。 And each coil, the harmonic current that flows between one end and the other end of the coil L11 and the harmonic current that flows between one end and the other end of the coil L21, that is, the current between the first phase and the second phase of the three-phase alternating current, It becomes 1/2 of the harmonic current flowing through the path described above. However, in FIG. 1, as in FIG. 7, taps A <b> 1 and B <b> 1 are located in the middle of the windings of coil L <b> 11 and coil L <b> 21 (one end and tap, and tap and other end have the same number of turns). Yes, this shows only the principle of operation, and in the present invention, each tap position can be an arbitrary position that is not limited to the intermediate position of the coil L11, the coil L21, and the coil L31.
図1のコイルL11とコイルL21直列接続回路が、図7のコイルL7に相当し、図1のコンデンサC11とコンデンサC21の直列接続回路が、図7のコンデンサC7に相当する。 The series connection circuit of the coil L11 and the coil L21 in FIG. 1 corresponds to the coil L7 in FIG. 7, and the series connection circuit of the capacitor C11 and the capacitor C21 in FIG. 1 corresponds to the capacitor C7 in FIG.
図1の第2相−第3相間、第3相−第1相間の動作は、上記第1相−第2相間と同様に説明できるから説明を省略する。 The operations between the second phase and the third phase and between the third phase and the first phase in FIG. 1 can be described in the same manner as the operation between the first phase and the second phase, and the description thereof will be omitted.
第6の実施の形態
(6−1)回路構成
本発明の第6の実施の形態である図面は、専用には用意していないが、図2における高調波抑制回路HCS2に外部の整流回路Rect2を接続しないで(Rect2を除外し)、第1リアクトルであるコイルL12、第2リアクトルであるコイルL22、第3リアクトルであるコイルL32のそれぞれのタップA2、B2、C2に直接、三相交流で動作する外部の負荷である電気・電子機器を接続する形態である。
図2の整流回路Rect2における第1整流素子〜第6整流素子であるダイオードD12〜ダイオードD62と端子T42及び端子T52を除去し、又は、端子T42と端子T52間を開放し、第2の実施の形態である図2の高調波抑制回路HCS2のコイルL12、コイルL22、コイルL32のそれぞれのタップA2(又は点E2)、B2(又は点F2)、C2(又は点G2)に、三相交流で動作する外部の実負荷である電気・電子機器を接続する。この接続形態が本発明の高調波抑制回路HCS2の第6の実施の形態を示す回路構成図である。
Sixth Embodiment (6-1) Circuit Configuration Although the drawing according to the sixth embodiment of the present invention is not prepared for exclusive use, an external rectifier circuit Rect2 is added to the harmonic suppression circuit HCS2 in FIG. (Excluding Rect2), the coil L12 as the first reactor, the coil L22 as the second reactor, and the coil L32 as the third reactor are directly connected to the taps A2, B2, and C2 of the three-phase AC. In this configuration, an electric / electronic device that is an external load to be operated is connected.
In the rectifier circuit Rect2 of FIG. 2, the diode D12 to the diode D62 which are the first to sixth rectifier elements and the terminal T42 and the terminal T52 are removed, or the terminal T42 and the terminal T52 are opened, and the second embodiment In the form of the harmonic suppression circuit HCS2 in FIG. 2, the coils L12, L22, and L32 of the taps A2 (or point E2), B2 (or point F2), and C2 (or point G2) are respectively connected in three-phase alternating current. Connect electrical and electronic devices that are external loads that operate. This connection form is a circuit configuration diagram showing a sixth embodiment of the harmonic suppression circuit HCS2 of the present invention.
これら回路構成は、第2の実施の形態の図2の回路構成の一部であり、Rect2を使用しない形態である。外部の三相交流電圧V3φの第1相の入力端子である端子T12に、第1リアクトルであるコイルL12の一端が接続され、外部の三相交流電圧V3φの第2相の入力端子である端子T22に、第2リアクトルであるコイルL22の一端が接続され、外部の三相交流電圧V3φの第3相の入力端子である端子T32に、第3リアクトルであるコイルL32の一端が接続される。
コイルL12の他端には、第1容量素子であるコンデンサC12の一端、第2容量素子であるコンデンサC22の一端が接続され、コイルL22の他端には、第1容量素子であるコンデンサC12の他端、第3容量素子であるコンデンサC32の一端が接続され、コイルL32の他端には、コンデンサC22、コンデンサC32の他端が接続される。
These circuit configurations are a part of the circuit configuration of FIG. 2 of the second embodiment and do not use Rect2. One terminal of a coil L12 that is a first reactor is connected to a terminal T12 that is a first phase input terminal of an external three-phase AC voltage V3φ, and a terminal that is a second phase input terminal of the external three-phase AC voltage V3φ One end of a coil L22 that is a second reactor is connected to T22, and one end of a coil L32 that is a third reactor is connected to a terminal T32 that is a third-phase input terminal of an external three-phase AC voltage V3φ.
The other end of the coil L12 is connected to one end of a capacitor C12 that is a first capacitive element and one end of a capacitor C22 that is a second capacitive element. The other end of the coil L22 is connected to the capacitor C12 that is a first capacitive element. The other end is connected to one end of a capacitor C32 that is a third capacitance element, and the other end of the coil L32 is connected to the other ends of the capacitor C22 and the capacitor C32.
(6−2)回路動作
図2の高調波抑制回路HCS2を参照して本発明の第6の実施の形態の回路動作を説明する。動作原理については、第1の実施の形態で説明した図7の説明を援用し、本発明の第6の実施の形態の回路動作原理を説明を省略する。
(6-2) Circuit Operation The circuit operation of the sixth embodiment of the present invention will be described with reference to the harmonic suppression circuit HCS2 of FIG. Regarding the operation principle, the description of FIG. 7 described in the first embodiment is used, and the description of the circuit operation principle of the sixth embodiment of the present invention is omitted.
図2において、三相交流の第1相に接続されているコイルL12、コンデンサC12にコンデンサC22とコンデンサC32の直列接続回路が並列接続された回路(これをコンデンサC132とする。)と、三相交流の第2相に接続されているコイルL22が直列接続され、端子T11、端子T21間に単相交流を印加する。
ここで、外部の負荷から発生する高調波電流の経路は、
端子T11に正極電位が印加されたとき(単相交流の正の半サイクル)、負荷から発生する高調波電流の経路は、コイルL12のタップA2(又は点E2)→外部の実負荷→コイルL22のタップB2(又は点F2)〜コイルL22の他端→コンデンサC132の一端(コンデンサC12の他端とコンデンサC32の一端の接続部)〜コンデンサC132の他端(コンデンサC12の一端とコンデンサC22の一端の接続部)→コイルL12の他端〜タップA2の閉回路であり、
端子T11に負極電位が印加されたとき(単相交流の負の半サイクル)、コイルL22のタップB2(又は点F2)→外部の実負荷→コイルL12のタップA2(又は点E2)〜コイルL12の他端→コンデンサC132の他端(コンデンサC12の一端とコンデンサC22の一端の接続部)〜コンデンサC132の一端(コンデンサC12の他端とコンデンサC32の一端の接続部)→コイルL22の他端〜タップB2の閉回路である。
In FIG. 2, a circuit in which a series connection circuit of a capacitor C22 and a capacitor C32 is connected in parallel to a coil L12 and a capacitor C12 connected to the first phase of a three-phase alternating current (referred to as a capacitor C132), and a three-phase circuit. The coil L22 connected to the AC second phase is connected in series, and a single-phase AC is applied between the terminal T11 and the terminal T21.
Here, the path of the harmonic current generated from the external load is
When a positive potential is applied to the terminal T11 (a positive half cycle of single-phase alternating current), the path of the harmonic current generated from the load is tap A2 (or point E2) of the coil L12 → external actual load → coil L22. Tap B2 (or point F2) to the other end of the coil L22 → one end of the capacitor C132 (a connection portion between the other end of the capacitor C12 and one end of the capacitor C32) to the other end of the capacitor C132 (one end of the capacitor C12 and one end of the capacitor C22) The other end of the coil L12 to the closed circuit of the tap A2,
When a negative potential is applied to the terminal T11 (negative half cycle of single-phase alternating current), tap B2 (or point F2) of coil L22 → external actual load → tap A2 (or point E2) of coil L12 to coil L12 The other end of the capacitor C132 (the connection portion between one end of the capacitor C12 and one end of the capacitor C22) to one end of the capacitor C132 (the connection portion between the other end of the capacitor C12 and one end of the capacitor C32) → the other end of the coil L22 This is a closed circuit of the tap B2.
そして、各コイル、コイルL12の一端、他端間に流れる高調波電流及びコイルL22の一端、他端間に流れる高調波電流は、上記の経路で流れる高調波電流の1/2となる。ただし、図2においても、図7と同様に、タップA2、B2は、それぞれコイルL12、コイルL22の巻線の中間に位置(一端とタップ、タップと他端の巻数が同一)するとした場合であり、これは、動作原理を示したのみで、本発明では、各タップ位置は、巻線の中間位置に限定されない任意の位置とすることができる。 The harmonic current flowing between one end and the other end of each coil and the coil L12 and the harmonic current flowing between the one end and the other end of the coil L22 are ½ of the harmonic current flowing through the above path. However, in FIG. 2, as in FIG. 7, taps A <b> 2 and B <b> 2 are located in the middle of the windings of coil L <b> 12 and coil L <b> 22 (one end and tap, and tap and other end have the same number of turns). Yes, this only shows the principle of operation, and in the present invention, each tap position can be any position not limited to the intermediate position of the winding.
図2のコイルL12とコイルL22の直列接続回路が、図7のコイルL7に相当し、図2のコンデンサC12にコンデンサ22とコンデンサ32の直列接続回路が並列接続された回路(コンデンサC132)が、図7のコンデンサC7に相当する。 The series connection circuit of the coil L12 and the coil L22 in FIG. 2 corresponds to the coil L7 in FIG. 7, and a circuit (capacitor C132) in which the series connection circuit of the capacitor 22 and the capacitor 32 is connected in parallel to the capacitor C12 in FIG. This corresponds to the capacitor C7 in FIG.
図2の第2相−第3相間、第3相−第1相間の動作は、上記第1相−第2相間と同様に説明できるから説明を省略する。 The operations between the second phase and the third phase and between the third phase and the first phase in FIG. 2 can be described in the same manner as the operation between the first phase and the second phase, and the description thereof will be omitted.
第7の実施の形態
(7−1)回路構成
図5の(A)は、本発明の高調波抑制回路の第7の実施の形態を示す回路構成図である。
図5の(A)において、端子T15、端子T25間に外部の単相交流電圧Vacが印加され、端子T35、端子T45間に整流後の脈流直流電圧Vdc5を出力し、この端子間に外部の実負荷である電気・電子機器を接続するものである。破線で囲まれたHCS5Aが本発明の高調波抑制回路であり、整流回路Rect5は、他の実施の形態と同様に外部の負荷である。この整流回路Rect5は全波整流回路の例であるが、半波整流回路でもよい。
Seventh Embodiment (7-1) Circuit Configuration FIG. 5A is a circuit configuration diagram showing a seventh embodiment of the harmonic suppression circuit of the present invention.
In FIG. 5A, an external single-phase AC voltage Vac is applied between terminals T15 and T25, and a rectified pulsating DC voltage Vdc5 is output between terminals T35 and T45. It connects the electrical and electronic equipment that is the actual load. The HCS 5A surrounded by the broken line is the harmonic suppression circuit of the present invention, and the rectifier circuit Rect5 is an external load as in the other embodiments. The rectifier circuit Rect5 is an example of a full-wave rectifier circuit, but may be a half-wave rectifier circuit.
リアクトルであるコイルL5にはタップA5が設けられ、タップA5には、第1整流素子であるダイオード15のアノードと第2整流素子であるダイオード25のカソードが接続され、リアクトルであるコイルL5の一端Xは、端子T15に接続され、コイルL5の他端Yには、容量素子であるコンデンサC5の一端が接続され、コンデンサC5の他端には、端子T25と、第3整流素子であるダイオード35のアノードと第4整流素子であるダイオード45のカソードが接続される。ダイオードD15及びD35のカソードは端子T35に接続され、ダイオードD25及びD45のアノードは端子T45に接続される。この場合、端子T35には正極電位、端子T45には負極電位が出力されるが、
第7の実施の形態においても他の実施の形態と同様に、ダイオード15〜ダイオード45のアノードとカソードを入れ替えてもよく、この場合、端子T35には負極電位、端子T45には、正極電位が出力される。
The coil L5 that is the reactor is provided with a tap A5, and the anode of the
In the seventh embodiment, as in the other embodiments, the anode and cathode of the
(7−2)回路動作
図5の(A)を参照して本発明の第7の実施の形態の回路動作を説明する。
図5の(A)の高調波抑制回路HCS5Aの動作原理は、外部の負荷である整流回路Rect5が全波整流回路であるが、第1の実施の形態の説明で援用した図8の動作原理を援用できる。
(7-2) Circuit Operation The circuit operation according to the seventh embodiment of the present invention will be described with reference to FIG.
The operation principle of the harmonic suppression circuit HCS5A in FIG. 5A is that the rectifier circuit Rect5, which is an external load, is a full-wave rectifier circuit, but the operation principle of FIG. 8 incorporated in the description of the first embodiment. Can be used.
図5の(A)において、コイルL5の一端(端子T15)、コンデンサC5の他端(端子T25)間に単相交流電圧が印加され、負荷から発生する高調波電流の経路は、端子T15に正極電位が印加されたとき(単相交流の正の半サイクル)、コイルL5のタップA5→外部の負荷の第1端である点E5(図5の(A)の場合、ダイオードD15のアノードとダイオードD25のカソードの接続部)→ダイオードD15→端子T35→外部の実負荷→端子T45→ダイオードD45→外部の負荷の第2端である点F5(図5の(A)の場合、ダイオードD35のアノードとダイオードD45のカソードの接続部)→コンデンサC5に他端〜コンデンサC5一端→コイルL5の他端〜タップA5の閉回路である。 In FIG. 5A, a single-phase AC voltage is applied between one end (terminal T15) of the coil L5 and the other end (terminal T25) of the capacitor C5, and the path of the harmonic current generated from the load is connected to the terminal T15. When a positive potential is applied (positive half cycle of single-phase alternating current), tap E5 of coil L5 → point E5 which is the first end of the external load (in the case of FIG. 5A, the anode of diode D15) The connection point of the cathode of the diode D25) → diode D15 → terminal T35 → external actual load → terminal T45 → diode D45 → point F5 which is the second end of the external load (in the case of FIG. 5A, the diode D35 The connection between the anode and the cathode of the diode D45) → the other end of the capacitor C5 to one end of the capacitor C5 → the other end of the coil L5 to the closed circuit of the tap A5.
次に、端子T15に負極電位が印加されたとき(単相交流の負の半サイクル)、外部の負荷の第2端である点F5(図5の(A)の場合、ダイオードD35のアノード、ダイオードD45のカソード及びコンデンサC5の他端の接続部)→ダイオードD35→端子T35→外部の実負荷→端子T45→ダイオードD25→外部の負荷の第1端である点E5(図5の(A)の場合、ダイオードD15のアノードとダイオードD25のカソードの接続部)→コイルL5のタップA5〜他端Y→コンデンサC5の一端〜コンデンサC5の他端→外部の負荷の第2端である点F5の閉回路である。 Next, when a negative potential is applied to the terminal T15 (single-phase AC negative half cycle), the point F5 that is the second end of the external load (in the case of FIG. 5A, the anode of the diode D35, Connection point between the cathode of the diode D45 and the other end of the capacitor C5) → diode D35 → terminal T35 → external actual load → terminal T45 → diode D25 → point E5 which is the first end of the external load (FIG. 5A) In this case, the connection point between the anode of the diode D15 and the cathode of the diode D25) → tap A5 to the other end Y of the coil L5 → one end of the capacitor C5 to the other end of the capacitor C5 → the second end of the external load It is a closed circuit.
そして、コイルL5の一端、他端間に流れる高調波電流、すなわち、トランスの例における一次巻線の電流は、上記で説明した経路(トランスの例において二次巻線)で流れる高調波電流の1/2となる。ただし、図5の(A)においても、図7、図8と同様に、タップA5は、コイルL5の巻線の中間に位置(一端とタップ、タップと他端の巻数が同一)するとした場合であり、これは、動作原理を示したのみで、本発明でタップ位置は、コイルL5の中間位置に限定されない任意の位置とすることができる。 The harmonic current flowing between one end and the other end of the coil L5, that is, the current of the primary winding in the transformer example is the harmonic current flowing in the path described above (secondary winding in the transformer example). 1/2. However, also in FIG. 5A, as in FIGS. 7 and 8, the tap A5 is located in the middle of the winding of the coil L5 (one end and tap, the tap and the other end have the same number of turns). This shows only the principle of operation, and in the present invention, the tap position can be any position not limited to the intermediate position of the coil L5.
なお、上記説明で、外部の負荷の第1端E5、外部の負荷の第2端F5とは、本発明の高調波抑制回路HCS5Aからみた場合であり、それぞれ、ダイオードD15のアノードとダイオードD25のカソードの接続部、ダイオードD35のアノードとダイオードD45のカソードの接続部がこれに相当する。外部の実負荷とは、図5の(A)における端子T35、端子T45間に接続され、整流後の直流電流で動作する電気・電子機器である。
さらに、外部の負荷の第1端E5、第2端F5は、上記のダイオードD15〜D45で構成されるものではなく、交流電源入力機器の第1端E5、第2端F5であってもよい。
In the above description, the first end E5 of the external load and the second end F5 of the external load are when viewed from the harmonic suppression circuit HCS5A of the present invention, and the anode of the diode D15 and the diode D25 are respectively The cathode connection part, the connection part between the anode of the diode D35 and the cathode of the diode D45, corresponds to this. The external actual load is an electric / electronic device that is connected between the terminal T35 and the terminal T45 in FIG.
Furthermore, the first end E5 and the second end F5 of the external load are not configured by the diodes D15 to D45, but may be the first end E5 and the second end F5 of the AC power supply input device. .
図5の(A)のコイルL5が、図7のコイルL7又は図8のコイルL8に相当し、図5の(A)のコンデンサC5が、図7のコンデンサC7又は図8コンデンサC18に相当する。 The coil L5 in FIG. 5A corresponds to the coil L7 in FIG. 7 or the coil L8 in FIG. 8, and the capacitor C5 in FIG. 5A corresponds to the capacitor C7 in FIG. 7 or the capacitor C18 in FIG. .
第8の実施の形態
(8−1)回路構成
図5の(B)は、本発明の高調波抑制回路の第8の実施の形態を示す回路構成図である。
図5の(B)の高調波抑制回路HCS5Bは、本発明の第7の実施の形態である図5の(A)における高調波抑制回路HCS5Aと外部の整流回路Rect5を組み合わせたものであり、HCS5A+Rect5=HCS5Bである。図5の(A)全体と図5の(B)において同一回路構成をとる。図5の(A)全体と図5の(B)において同一素子を使用し、同一符号を付し、図5の(B)の回路構成の説明は、図5の(A)における説明を援用し重複する説明を省略する。
図5の(B)においては、本発明の高調波抑制回路であるHCS5Bが、第1整流素子〜第4整流素子であるダイオードD15〜ダイオードD45で構成する図5の(A)における整流回路Rect5を含むものとする。これは、特許請求の範囲に記載されている。
Eighth Embodiment (8-1) Circuit Configuration FIG. 5B is a circuit configuration diagram showing an eighth embodiment of the harmonic suppression circuit of the present invention.
The harmonic suppression circuit HCS5B in FIG. 5B is a combination of the harmonic suppression circuit HCS5A in FIG. 5A which is the seventh embodiment of the present invention and an external rectifier circuit Rect5. HCS5A + Rect5 = HCS5B. The same circuit configuration is adopted in FIG. 5A as a whole and in FIG. The same elements are used in FIG. 5A as a whole and in FIG. 5B, the same reference numerals are attached, and the description of the circuit configuration of FIG. Duplicate explanations are omitted.
In FIG. 5B, the HCS 5B, which is a harmonic suppression circuit of the present invention, is composed of a diode D15 to a diode D45 that are first to fourth rectifier elements, and a rectifier circuit Rect5 in FIG. Shall be included. This is described in the claims.
図5の(B)において、端子T15、端子T25間に外部の単相交流電圧Vacが印加され、端子T35、端子T45間に整流後の脈流直流電圧Vdc5を出力し、この端子間に外部の実負荷である電気・電子機器を接続するものである。破線で囲まれたHCS5Bが本発明の高調波抑制回路HCS5Bであり、これに含まれる整流回路は全波整流回路の例であるが、半波整流回路でもよい。 In FIG. 5B, an external single-phase AC voltage Vac is applied between the terminals T15 and T25, and a rectified pulsating DC voltage Vdc5 is output between the terminals T35 and T45. It connects the electrical and electronic equipment that is the actual load. The HCS 5B surrounded by a broken line is the harmonic suppression circuit HCS5B of the present invention, and the rectifier circuit included in the HCS 5B is an example of a full-wave rectifier circuit, but may be a half-wave rectifier circuit.
回路構成の詳細についても、 第7の実施の形態である図5の(A)で説明したとおりであり、重複する説明は省略する。 The details of the circuit configuration are also the same as those described in FIG. 5A, which is the seventh embodiment, and redundant description is omitted.
(8−2)回路動作
図5の(B)を参照して本発明の第8の実施の形態の回路動作を説明する。
図5の(B)の高調波抑制回路HCS5Bの動作原理は、図5の(A)において外部の負荷であった整流回路Rect5が高調波抑制回路HCS5Bに内蔵されたこと以外に相違する点はなく、動作原理の説明は、第7の実施の形態である図5の(A)の動作説明をそのまま適用可能である。したがって、重複する説明を省略する。
(8-2) Circuit Operation The circuit operation according to the eighth embodiment of the present invention will be described with reference to FIG.
The operating principle of the harmonic suppression circuit HCS5B in FIG. 5B is different from that in FIG. 5A except that the rectifier circuit Rect5 that was an external load is built in the harmonic suppression circuit HCS5B. Instead, the explanation of the operation principle can be applied as it is with the explanation of the operation of FIG. 5A of the seventh embodiment. Therefore, the overlapping description is omitted.
第9の実施の形態
(9−1)回路構成
本発明の第9の実施の形態である図面は、専用には用意していないが、図5の(A)における高調波抑制回路HCS5Aに外部の整流回路Rect5を接続しないで(Rect5を除外し)、リアクトルであるコイルL5のタップA5に直接、単相交流で動作する外部の実負荷である電気・電子機器を接続する形態である。
図5の(A)の整流回路Rect5における第1整流素子〜第4整流素子であるダイオードD15〜ダイオードD45と端子T35及び端子T45を除去し、又は、端子T35と端子T45間を開放し、第7の実施の形態である図5の(A)の高調波抑制回路HCS5AのコイルL5のタップA5(又は点E5)と、端子T25とコンデンサC5の他端の接続部(又は点F5)との間に、単相交流で動作する外部の実負荷である電気・電子機器を接続する。この接続形態が本発明の第9の実施の形態である高調波抑制回路HCS5Aを用いる回路構成図である。
Ninth Embodiment (9-1) Circuit Configuration Although the drawing according to the ninth embodiment of the present invention is not prepared for exclusive use, the harmonic suppression circuit HCS5A in FIG. The rectifier circuit Rect5 is not connected (excluding Rect5), and an external electric / electronic device that is operated by single-phase alternating current is directly connected to the tap A5 of the coil L5 that is a reactor.
In the rectifier circuit Rect5 in FIG. 5A, the diode D15 to the diode D45 which are the first to fourth rectifier elements and the terminal T35 and the terminal T45 are removed, or the terminal T35 and the terminal T45 are opened. 7A, the tap A5 (or point E5) of the coil L5 of the harmonic suppression circuit HCS5A of FIG. 5A, and the connection portion (or point F5) of the terminal T25 and the other end of the capacitor C5. In the meantime, electrical / electronic devices that are external real loads operating with single-phase AC are connected. This connection configuration is a circuit configuration diagram using a harmonic suppression circuit HCS5A according to the ninth embodiment of the present invention.
(9−2)回路動作
図5の(A)を参照して本発明の第7の実施の形態の回路動作を説明する。
図5の(A)の高調波抑制回路HCS5Aの動作原理は、外部の実負荷を点E5、点F5間に接続し第5の実施の形態の説明で援用した図7の動作原理を援用できる。
(9-2) Circuit Operation The circuit operation according to the seventh embodiment of the present invention will be described with reference to FIG.
The operation principle of the harmonic suppression circuit HCS5A in FIG. 5A can be based on the operation principle of FIG. 7 that is used in the description of the fifth embodiment with an external actual load connected between the points E5 and F5. .
図5の(A)において、コイルL5の一端(端子T15)、コンデンサC5の他端(端子T25)間に単相交流電圧が印加され、負荷から発生する高調波電流の経路は、
端子T15に正極電位が印加されたとき(単相交流の正の半サイクル)、コイルL5のタップA5(点E5)→外部の実負荷→コンデンサC5の他端(点F5)〜コンデンサC5の一端→コイルL5の他端〜タップA5の閉回路であり、
端子T15に負極電位が印加されたとき(単相交流の負の半サイクル)、コンデンサC5の他端(点F5)→外部の実負荷→コイルL5のタップA5(点E5)〜他端Y→コンデンサC5の一端〜コンデンサC5の他端の閉回路である。
In FIG. 5A, a single-phase AC voltage is applied between one end (terminal T15) of the coil L5 and the other end (terminal T25) of the capacitor C5, and the path of the harmonic current generated from the load is
When a positive potential is applied to terminal T15 (positive half cycle of single-phase alternating current), tap A5 (point E5) of coil L5 → external actual load → the other end of capacitor C5 (point F5) to one end of capacitor C5 → The other end of the coil L5 to the closed circuit of the tap A5,
When a negative potential is applied to the terminal T15 (negative half cycle of single-phase alternating current), the other end (point F5) of the capacitor C5 → the actual external load → the tap A5 (point E5) to the other end Y of the coil L5 → This is a closed circuit from one end of the capacitor C5 to the other end of the capacitor C5.
そして、コイルL5の一端、他端間に流れる高調波電流、すなわち、トランスの例における一次巻線の電流は、上記で説明した経路(トランスの例において二次巻線)で流れる高調波電流の1/2となる。ただし、図5の(A)の高調波抑制回路HCS5Aにおいても、図7、図8と同様に、タップA5は、コイルL5の巻線の中間に位置(一端とタップ、タップと他端の巻数が同一)するとした場合であり、これは、動作原理を示したのみで、本発明でタップ位置は、コイルL5の中間位置に限定されない任意の位置とすることができる。 The harmonic current flowing between one end and the other end of the coil L5, that is, the current of the primary winding in the transformer example is the harmonic current flowing in the path described above (secondary winding in the transformer example). 1/2. However, also in the harmonic suppression circuit HCS5A of FIG. 5A, the tap A5 is positioned in the middle of the winding of the coil L5 (the number of turns at one end and the number of turns at the tap and the other end) as in FIGS. This is only the case where the operation principle is shown. In the present invention, the tap position can be any position not limited to the intermediate position of the coil L5.
本発明の第1〜第4、第7及び第8の実施の形態において、整流素子をダイオードとして説明したが、サイリスタ、FETのように制御端を備えた3端子の半導体素子でもよい。この場合、該制御端に電位を印加することにより、該半導体素子の導通/非導通を制御し、整流作用を行なわせる。 In the first to fourth, seventh, and eighth embodiments of the present invention, the rectifying element is described as a diode. However, a three-terminal semiconductor element having a control terminal such as a thyristor or FET may be used. In this case, by applying a potential to the control terminal, conduction / non-conduction of the semiconductor element is controlled, and a rectifying action is performed.
<高調波電流測定結果>
図12の(A)及び(C)のグラフは、図9の回路の回路シミュレータによる高調波電流のシミュレート結果であり、端子T19、端子T29及び端子T39に三相交流電圧を印加し、端子T49、端子T59間に純抵抗を接続している。すなわち、整流回路が発生する高調波電流をシミュレーションしたものである。
図12の(A)は、電流波形、(C)は高調波電流のスペクトラム分布を表す。図12の(C)において、最左端は、基本波であり、右側に大きく第11次、第13次高調波が発生している。
<Harmonic current measurement results>
The graphs of FIGS. 12A and 12C are simulation results of harmonic currents by the circuit simulator of the circuit of FIG. 9. Three-phase AC voltage is applied to the terminals T19, T29, and T39, and the terminals A pure resistor is connected between T49 and terminal T59. That is, the harmonic current generated by the rectifier circuit is simulated.
12A shows the current waveform, and FIG. 12C shows the spectrum distribution of the harmonic current. In FIG. 12C, the leftmost end is the fundamental wave, and the eleventh and thirteenth harmonics are largely generated on the right side.
図12の(B)及び(D)のグラフは、第1の実施の形態である図1(第3の実施の形態である図3の回路も同様)の回路の回路シミュレータによる高調波電流のシミュレート結果であり、端子T11、端子T21及び端子T31に三相交流電圧を印加し、端子T41、端子T51間に純抵抗を接続している。すなわち、整流回路が発生する高調波電流をシミュレーションしたものである。
図12の(B)は、電流波形、(D)は高調波電流のスペクトラム分布を表す。図12の(D)において、最左端は、基本波であり、右側の第11次、第13次高調波は抑制されている。
本発明の第2、第4の実施の形態における図2及び図4のコンデンサをデルタ接続したものも同様なスペクトラムとなる。
高調波電流のヒストグラムにおいて、横軸は高調波次数、縦軸は高調波電流の大きさを表す。
The graphs of FIGS. 12B and 12D show the harmonic current measured by the circuit simulator of the circuit of FIG. 1 which is the first embodiment (same as the circuit of FIG. 3 which is the third embodiment). The simulation result shows that a three-phase AC voltage is applied to the terminal T11, the terminal T21, and the terminal T31, and a pure resistor is connected between the terminal T41 and the terminal T51. That is, the harmonic current generated by the rectifier circuit is simulated.
12B shows a current waveform, and FIG. 12D shows a spectrum distribution of harmonic current. In FIG. 12D, the leftmost end is the fundamental wave, and the eleventh and thirteenth harmonics on the right are suppressed.
In the second and fourth embodiments of the present invention, the capacitors of FIG. 2 and FIG. 4 connected in delta connection also have the same spectrum.
In the harmonic current histogram, the horizontal axis represents the harmonic order, and the vertical axis represents the magnitude of the harmonic current.
図13は、本発明の第7、第8の実施の形態である図5の(A)、(B)のシミュレート結果であり、図14は、従来技術の高調波抑制回路のシミュレート結果である。
本発明の図13は図14と比較して高調波抑制が改善されていることが分かる。
FIG. 13 shows the simulation results of FIGS. 5A and 5B according to the seventh and eighth embodiments of the present invention, and FIG. 14 shows the simulation result of the harmonic suppression circuit of the prior art. It is.
FIG. 13 of the present invention shows that harmonic suppression is improved compared to FIG.
<その他の従来技術>
図10、図11は、一般的な高調波抑制回路であり、図10は、特許文献1の従来技術として記載され、図11は、端子T4B、端子T5B間に接続された負荷から発生する高調波電流をコイルLB及びコンデンサCBからなるローパスフィルタで、端子T1B、端子T2B、端子T3B間に流れ出る高調波電流を抑制するものである。
<Other conventional technologies>
FIGS. 10 and 11 are general harmonic suppression circuits. FIG. 10 is described as the prior art of
HCS1〜HCS5 高調波抑制回路
HCS5A、HCS5B 高調波抑制回路
Lx、Lxx リアクトル(コイル)
Ax、Bx、Cx リアクトルのタップ
Cx、Cxx 容量素子(コンデンサ)
Dx、Dxx 整流素子(ダイオード)
Txx 端子
Lo7、Lo8 負荷
R6、R8 抵抗素子
Vdc、Vdc5 脈流直流電圧
V3φ 三相交流電圧
Vac、V 単相交流電圧
Vh 高調波電圧
i 交流電流
j、k 高調波電流
HCS1 to HCS5 Harmonic suppression circuit HCS5A, HCS5B Harmonic suppression circuit Lx, Lxx Reactor (coil)
Ax, Bx, Cx reactor taps
Cx, Cxx Capacitance element (capacitor)
Dx, Dxx Rectifier (diode)
Txx terminal Lo7, Lo8 Load R6, R8 Resistance element Vdc, Vdc5 Pulsating DC voltage V3φ Three-phase AC voltage Vac, V Single-phase AC voltage Vh Harmonic voltage i AC current j, k Harmonic current
Claims (9)
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、
第2容量素子と、
第3容量素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの他端は、前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの一端に接続され、
前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの他端は接続され、
前記第1リアクトルのタップは、外部の三相交流全波整流回路内の第1整流素子の一端及び第2整流素子の他端に接続されるべく構成され、
前記第2リアクトルのタップは、前記外部の三相交流全波整流回路内の第3整流素子の一端及び第4整流素子の他端に接続されるべく構成され、
前記第3リアクトルのタップは、前記外部の三相交流全波整流回路内の第5整流素子の一端及び第6整流素子の他端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is configured to be connected to one end of the first rectifier element and the other end of the second rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the second reactor is configured to be connected to one end of the third rectifier element and the other end of the fourth rectifier element in the external three-phase AC full-wave rectifier circuit,
The third reactor tap is configured to be connected to one end of the fifth rectifier element and the other end of the sixth rectifier element in the external three-phase AC full-wave rectifier circuit. Suppression circuit.
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、
第2容量素子と、
第3容量素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトルの他端は、前記第1容量素子の一端及び前記第2容量素子の一端に接続され、
前記第2リアクトルの他端は、前記第1容量素子の他端及び前記第3容量素子の一端に接続され、
前記第3リアクトルの他端は、前記第2容量素子の他端及び前記第3容量素子の他端に接続され、
前記第1リアクトルのタップは、外部の三相交流全波整流回路内の第1整流素子の一端及び第2整流素子の他端に接続されるべく構成され、
前記第2リアクトルのタップは、前記外部の三相交流全波整流回路内の第3整流素子の一端及び第4整流素子の他端に接続されるべく構成され、
前記第3リアクトルのタップは、前記外部の三相交流全波整流回路内の第5整流素子の一端及び第6整流素子の他端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is configured to be connected to one end of the first rectifier element and the other end of the second rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the second reactor is configured to be connected to one end of the third rectifier element and the other end of the fourth rectifier element in the external three-phase AC full-wave rectifier circuit,
The third reactor tap is configured to be connected to one end of the fifth rectifier element and the other end of the sixth rectifier element in the external three-phase AC full-wave rectifier circuit. Suppression circuit.
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、第2容量素子と、第3容量素子と、
第1整流素子、第2整流素子、第3整流素子、第4整流素子、第5整流素子、第6整流素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの他端は、前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの一端に接続され、
前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの他端は接続され、
前記第1リアクトルのタップは、前記第1整流素子の一端及び前記第2整流素子の他端に接続され、
前記第2リアクトルのタップは、前記第3整流素子の一端及び前記第4整流素子の他端に接続され、
前記第3リアクトルのタップは、前記第5整流素子の一端及び前記第6整流素子の他端に接続され、
前記第1整流素子、前記第3整流素子及び前記第5整流素子の他端は接続されて整流出力の一端を為し、前記第2整流素子、前記第4整流素子及び前記第6整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element, a second capacitive element, a third capacitive element,
A first rectifier, a second rectifier, a third rectifier, a fourth rectifier, a fifth rectifier, and a sixth rectifier,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is connected to one end of the first rectifying element and the other end of the second rectifying element,
The tap of the second reactor is connected to one end of the third rectifying element and the other end of the fourth rectifying element,
The tap of the third reactor is connected to one end of the fifth rectifying element and the other end of the sixth rectifying element,
The other ends of the first rectifier element, the third rectifier element, and the fifth rectifier element are connected to form one end of a rectified output, and the second rectifier element, the fourth rectifier element, and the sixth rectifier element A harmonic suppression circuit, wherein one end is connected to serve as the other end of the rectified output.
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、第2容量素子と、第3容量素子と、
第1整流素子、第2整流素子、第3整流素子、第4整流素子、第5整流素子、第6整流素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトルの他端は、前記第1容量素子の一端及び前記第2容量素子の一端に接続され、
前記第2リアクトルの他端は、前記第1容量素子の他端及び前記第3容量素子の一端に接続され、
前記第3リアクトルの他端は、前記第2容量素子の他端及び前記第3容量素子の他端に接続され、
前記第1リアクトルのタップは、前記第1整流素子の一端及び前記第2整流素子の他端に接続され、
前記第2リアクトルのタップは、前記第3整流素子の一端及び前記第4整流素子の他端に接続され、
前記第3リアクトルのタップは、前記第5整流素子の一端及び前記第6整流素子の他端に接続され、
前記第1整流素子、前記第3整流素子及び前記第5整流素子の他端は接続されて整流出力の一端を為し、前記第2整流素子、前記第4整流素子及び前記第6整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element, a second capacitive element, a third capacitive element,
A first rectifier, a second rectifier, a third rectifier, a fourth rectifier, a fifth rectifier, and a sixth rectifier,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is connected to one end of the first rectifying element and the other end of the second rectifying element,
The tap of the second reactor is connected to one end of the third rectifying element and the other end of the fourth rectifying element,
The tap of the third reactor is connected to one end of the fifth rectifying element and the other end of the sixth rectifying element,
The other ends of the first rectifier element, the third rectifier element, and the fifth rectifier element are connected to form one end of a rectified output, and the second rectifier element, the fourth rectifier element, and the sixth rectifier element A harmonic suppression circuit, wherein one end is connected to serve as the other end of the rectified output.
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、
第2容量素子と、
第3容量素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの他端は、前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの一端に接続され、
前記第1容量素子、前記第2容量素子、前記第3容量素子のそれぞれの他端は接続され、
前記第1リアクトルのタップは、外部の負荷の第1端に接続されるべく構成され、
前記第2リアクトルのタップは、前記外部の負荷の第2端に接続されるべく構成され、
前記第3リアクトルのタップは、前記外部の負荷の第3端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is configured to be connected to a first end of an external load;
The tap of the second reactor is configured to be connected to a second end of the external load;
A harmonic suppression circuit, wherein the tap of the third reactor is configured to be connected to a third end of the external load.
一端と他端との間にタップを有する第2リアクトルと、
一端と他端との間にタップを有する第3リアクトルと、
第1容量素子と、
第2容量素子と、
第3容量素子と、を備え、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第1リアクトルの他端は、前記第1容量素子の一端及び前記第2容量素子の一端に接続され、
前記第2リアクトルの他端は、前記第1容量素子の他端及び前記第3容量素子の一端に接続され、
前記第3リアクトルの他端は、前記第2容量素子の他端及び前記第3容量素子の他端に接続され、
前記第1リアクトルのタップは、外部の負荷の第1端に接続されるべく構成され、
前記第2リアクトルのタップは、前記外部の負荷の第2端に接続されるべく構成され、
前記第3リアクトルのタップは、前記外部の負荷の第3端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is configured to be connected to a first end of an external load;
The tap of the second reactor is configured to be connected to a second end of the external load;
A harmonic suppression circuit, wherein the tap of the third reactor is configured to be connected to a third end of the external load.
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、外部の単相全波整流回路内の第1整流素子の一端及び第2
整流素子の他端に接続されるべく構成され、
前記容量素子の他端は、前記外部の単相交流の他方の極の電位が出力される導線及び前
記外部の単相全波整流回路内の第3整流素子の一端及び第4整流素子の他端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A reactor having a tap between one end and the other end, and a capacitive element,
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap includes one end of the first rectifier element and the second end in the external single-phase full-wave rectifier circuit.
Configured to be connected to the other end of the rectifying element,
The other end of the capacitive element is a conductor that outputs the potential of the other pole of the external single-phase alternating current, one end of the third rectifier element in the external single-phase full-wave rectifier circuit, and the fourth rectifier element. A harmonic suppression circuit configured to be connected to an end.
第1整流素子と、第2整流素子と、第3整流素子と、第4整流素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、前記第1整流素子の一端及び前記第2整流素子の他端に接
続され、
前記容量素子の他端は、前記第3整流素子の一端及び前記第4整流素子の他端に接続さ
れ、かつ、前記外部の単相交流の他方の極の電位が出力される導線に接続されるべく構成され、
前記第1整流素子及び前記第3整流素子の他端は接続されて整流出力の一端を為し、前
記第2整流素子及び前記第4整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする高調波抑制回路。 A reactor having a tap between one end and the other end, a capacitive element,
A first rectifying element, a second rectifying element, a third rectifying element, and a fourth rectifying element;
One end of the reactor is configured to be connected to a lead wire from which an electric potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap is connected to one end of the first rectifying element and the other end of the second rectifying element,
The other end of the capacitive element is connected to one end of the third rectifier element and the other end of the fourth rectifier element, and is connected to a conductor that outputs the potential of the other pole of the external single-phase alternating current. Configured to
The other ends of the first rectifying element and the third rectifying element are connected to form one end of a rectified output, and one ends of the second rectifying element and the fourth rectifying element are connected to connect the other end of the rectified output. Harmonic suppression circuit characterized by doing.
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、外部の負荷の一端に接続されるべく構成され、
前記容量素子の他端は、前記外部の単相交流の他方の極の電位が出力される導線及び前
記外部の負荷の他端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A reactor having a tap between one end and the other end, and a capacitive element,
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap is configured to be connected to one end of an external load;
The other end of the capacitive element is configured to be connected to a lead wire that outputs the potential of the other pole of the external single-phase alternating current and the other end of the external load. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008241002A JP2010074980A (en) | 2008-09-19 | 2008-09-19 | Harmonic suppression circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008241002A JP2010074980A (en) | 2008-09-19 | 2008-09-19 | Harmonic suppression circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010074980A true JP2010074980A (en) | 2010-04-02 |
Family
ID=42206238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008241002A Pending JP2010074980A (en) | 2008-09-19 | 2008-09-19 | Harmonic suppression circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010074980A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2717080C1 (en) * | 2019-12-02 | 2020-03-18 | Илья Николаевич Джус | Multi-bridge rectifier |
JP2020178394A (en) * | 2019-04-15 | 2020-10-29 | ファナック株式会社 | Converter circuit, power conversion system, and motor driving device |
-
2008
- 2008-09-19 JP JP2008241002A patent/JP2010074980A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020178394A (en) * | 2019-04-15 | 2020-10-29 | ファナック株式会社 | Converter circuit, power conversion system, and motor driving device |
RU2717080C1 (en) * | 2019-12-02 | 2020-03-18 | Илья Николаевич Джус | Multi-bridge rectifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2779393A2 (en) | Bridgeless interleaved power factor correction circuit using a PFC inductor with quad-winding on a single core | |
Khan et al. | Three-phase three-limb coupled inductor for three-phase direct PWM AC–AC converters solving commutation problem | |
JP6336769B2 (en) | Method for reducing common mode current | |
JP5971607B1 (en) | Power circuit | |
CN203013469U (en) | Transformer capable of reducing switching power supply electro-magnetic interference (EMI) and flyback switching power supply including same | |
US20230085737A1 (en) | Power conversion circuit | |
Tang et al. | Generalized stability regions of current control for LCL-filtered grid-connected converters without passive or active damping | |
JP2008178180A (en) | Rectifier circuit | |
CN207652319U (en) | A kind of high pressure generator | |
JP2010074980A (en) | Harmonic suppression circuit | |
JP6297565B2 (en) | Rectifier circuit and method for unbalanced two-phase DC grid | |
CN105846692B (en) | 72-pulse self-coupling phase-shifting rectification system | |
CN202652075U (en) | Multiphase transformer | |
RU2353040C1 (en) | Network protection from third harmonics current effects | |
JP6065375B2 (en) | Power converter and grid interconnection system using the same | |
JP6045664B1 (en) | Power converter | |
Altin et al. | A comparison of single and three phase DC/DC converter structures for battery charging | |
JP6470832B2 (en) | Power converter and initial charging method thereof | |
Alla et al. | Model predictive controller for improved hybrid three quasi Z source inverter for DG applications | |
JP2016226224A (en) | Modular multilevel converter | |
Ting et al. | Design and implementation of a novel three phase interleaved integrated coupling inductor | |
Abdollahi et al. | Electric and magnetic comparison of two 10-phase autotransformers | |
US10665384B2 (en) | Voltage step-up autotransformer, and AC-to-DC converter comprising such an autotransformer | |
CN111082679B (en) | Nine-switching-tube three-phase high-frequency isolation type rectifying circuit and modulation method thereof | |
Islam et al. | Doubly-fed Solid State Auto-Transformer (SSAT) concept for Multi-pulse Rectifiers |