JP2010074980A

JP2010074980A - Harmonic suppression circuit

Info

Publication number: JP2010074980A
Application number: JP2008241002A
Authority: JP
Inventors: Shoji Haneda; 正二羽田; Hidehiro Takakusa; 英博高草; Minoru Okada; 實岡田; Haruki Wada; 晴樹和田
Original assignee: NTT Data Intellilink Corp
Current assignee: NTT Data Intellilink Corp
Priority date: 2008-09-19
Filing date: 2008-09-19
Publication date: 2010-04-02

Abstract

PROBLEM TO BE SOLVED: To provide a circuit which suppresses a higher harmonic current generated in a rectifying circuit or a load from flowing out into a system. SOLUTION: One end of each of first, second, and third reactors is connected to each phase voltage of three-phase AC voltage, while the other end of each of the first, second, and third reactors is connected to one end of each of first, second, and third capacitance elements, of which the other ends thereof are connected to each other. A tap of each of the first, second, and third reactors is connected to each load. COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、系統に流出する高調波電流を抑制する回路に関する。 The present invention relates to a circuit that suppresses harmonic currents flowing into a system.

交流を整流して直流に変換する場合には高調波が発生し、また、負荷が高調波を発生する場合、これら高調波が系統に流出する。流出が許容される高調波電流の上限値は「ＪＩＳＣ６１０００−３−２」で規制されており、高調波を抑制することは、高度の技術を要する。 When AC is rectified and converted to DC, harmonics are generated, and when the load generates harmonics, these harmonics flow into the system. The upper limit value of the harmonic current that is allowed to flow out is regulated by “JIS C 61000-3-2”, and suppressing the harmonics requires a high level of technology.

特許文献１には、高調波抑制に関する回路技術が開示されている。 Patent Document 1 discloses a circuit technique related to harmonic suppression.

特開２００７−１３５２６１号公報JP 2007-135261 A

特許文献１では、「多相入力の交流直接変換器の入力フィルタとして用いられる高調波抑制装置において、電源と前記交流直接変換器との間の各相にそれぞれ直列に接続されたリアクトルと、これらのリアクトルと前記交流直接変換器との間において、各相間にそれぞれ接続された１個以上のコンデンサと、前記電源と前記リアクトルとの間において、各相間にそれぞれ接続された１個以上の直列回路と、を備え、前記直列回路は、抵抗とコンデンサとを直列に接続してなることを特徴とする高調波抑制装置。」（図１）等が開示されているが、特許文献１の従来技術の高調波抑制回路である図１１から発生する特定周波数における共振による図１２に見られるピークを抑制することが目的であり、積極的に高調波そのものをさらに抑制するものではない。 In Patent Document 1, “in a harmonic suppression device used as an input filter of a multiphase input AC direct converter, a reactor connected in series to each phase between a power source and the AC direct converter, and these One or more capacitors connected between the respective phases between the reactor and the AC direct converter, and one or more series circuits connected between the respective phases between the power source and the reactor And the series circuit is formed by connecting a resistor and a capacitor in series. ”(FIG. 1) and the like are disclosed, but the prior art of Patent Document 1 is disclosed. The purpose is to suppress the peak seen in FIG. 12 due to resonance at a specific frequency generated from FIG. Not to.

以上の現状に鑑み、本発明は、高調波そのものをさらに抑制する回路を実現する。 In view of the above situation, the present invention realizes a circuit that further suppresses harmonics themselves.

上記の目的を実現するべく本発明は以下の構成を有する。
（１）請求項１に係る高調波抑制回路は、
一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、
第２容量素子と、
第３容量素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの他端は、前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの一端に接続され、
前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの他端は接続され、
前記第１リアクトルのタップは、外部の三相交流全波整流回路内の第１整流素子の一端及び第２整流素子の他端に接続されるべく構成され、
前記第２リアクトルのタップは、前記外部の三相交流全波整流回路内の第３整流素子の一端及び第４整流素子の他端に接続されるべく構成され、
前記第３リアクトルのタップは、前記外部の三相交流全波整流回路内の第５整流素子の一端及び第６整流素子の他端に接続されるべく構成されていることを特徴とする。
（２）請求項２に係る高調波抑制回路は、
一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、
第２容量素子と、
第３容量素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトルの他端は、前記第１容量素子の一端及び前記第２容量素子の一端に接続され、
前記第２リアクトルの他端は、前記第１容量素子の他端及び前記第３容量素子の一端に接続され、
前記第３リアクトルの他端は、前記第２容量素子の他端及び前記第３容量素子の他端に接続され、
前記第１リアクトルのタップは、外部の三相交流全波整流回路内の第１整流素子の一端及び第２整流素子の他端に接続されるべく構成され、
前記第２リアクトルのタップは、前記外部の三相交流全波整流回路内の第３整流素子の一端及び第４整流素子の他端に接続されるべく構成され、
前記第３リアクトルのタップは、前記外部の三相交流全波整流回路内の第５整流素子の一端及び第６整流素子の他端に接続されるべく構成されていることを特徴とする。
（３）請求項３に係る高調波抑制回路は、
一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、第２容量素子と、第３容量素子と、
第１整流素子、第２整流素子、第３整流素子、第４整流素子、第５整流素子、第６整流素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの他端は、前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの一端に接続され、
前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの他端は接続され、
前記第１リアクトルのタップは、前記第１整流素子の一端及び前記第２整流素子の他端に接続され、
前記第２リアクトルのタップは、前記第３整流素子の一端及び前記第４整流素子の他端に接続され、
前記第３リアクトルのタップは、前記第５整流素子の一端及び前記第６整流素子の他端に接続され、
前記第１整流素子、前記第３整流素子及び前記第５整流素子の他端は接続されて整流出力の一端を為し、前記第２整流素子、前記第４整流素子及び前記第６整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする。
（４）請求項４に係る高調波抑制回路は、
一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、第２容量素子と、第３容量素子と、
第１整流素子、第２整流素子、第３整流素子、第４整流素子、第５整流素子、第６整流素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトルの他端は、前記第１容量素子の一端及び前記第２容量素子の一端に接続され、
前記第２リアクトルの他端は、前記第１容量素子の他端及び前記第３容量素子の一端に接続され、
前記第３リアクトルの他端は、前記第２容量素子の他端及び前記第３容量素子の他端に接続され、
前記第１リアクトルのタップは、前記第１整流素子の一端及び前記第２整流素子の他端に接続され、
前記第２リアクトルのタップは、前記第３整流素子の一端及び前記第４整流素子の他端に接続され、
前記第３リアクトルのタップは、前記第５整流素子の一端及び前記第６整流素子の他端に接続され、
前記第１整流素子、前記第３整流素子及び前記第５整流素子の他端は接続されて整流出力の一端を為し、前記第２整流素子、前記第４整流素子及び前記第６整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする。
（５）請求項５に係る高調波抑制回路は、
一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、
第２容量素子と、
第３容量素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの他端は、前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの一端に接続され、
前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの他端は接続され、
前記第１リアクトルのタップは、外部の負荷の第１端に接続されるべく構成され、
前記第２リアクトルのタップは、前記外部の負荷の第２端に接続されるべく構成され、
前記第３リアクトルのタップは、前記外部の負荷の第３端に接続されるべく構成されていることを特徴とする。
（６）請求項６に係る高調波抑制回路は、
一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、
第２容量素子と、
第３容量素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトルの他端は、前記第１容量素子の一端及び前記第２容量素子の一端に接続され、
前記第２リアクトルの他端は、前記第１容量素子の他端及び前記第３容量素子の一端に接続され、
前記第３リアクトルの他端は、前記第２容量素子の他端及び前記第３容量素子の他端に接続され、
前記第１リアクトルのタップは、外部の負荷の第１端に接続されるべく構成され、
前記第２リアクトルのタップは、前記外部の負荷の第２端に接続されるべく構成され、
前記第３リアクトルのタップは、前記外部の負荷の第３端に接続されるべく構成されていることを特徴とする。
（７）請求項７に係る高調波抑制回路は、
一端と他端との間にタップを有するリアクトルと、容量素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、外部の単相全波整流回路内の第１整流素子の一端及び第２
整流素子の他端に接続されるべく構成され、
前記容量素子の他端は、前記外部の単相交流の他方の極の電位が出力される導線及び前
記外部の単相全波整流回路内の第３整流素子の一端及び第４整流素子の他端に接続されるべく構成されていることを特徴とする。
（８）請求項８に係る高調波抑制回路は、
一端と他端との間にタップを有するリアクトルと、容量素子と、
第１整流素子と、第２整流素子と、第３整流素子と、第４整流素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、前記第１整流素子の一端及び前記第２整流素子の他端に接
続され、
前記容量素子の他端は、前記第３整流素子の一端及び前記第４整流素子の他端に接続さ
れ、かつ、前記外部の単相交流の他方の極の電位が出力される導線に接続されるべく構成され、
前記第１整流素子及び前記第３整流素子の他端は接続されて整流出力の一端を為し、前
記第２整流素子及び前記第４整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする。
（９）請求項９に係る高調波抑制回路は、
一端と他端との間にタップを有するリアクトルと、容量素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、外部の負荷の一端に接続されるべく構成され、
前記容量素子の他端は、前記外部の単相交流の他方の極の電位が出力される導線及び前
記外部の負荷の他端に接続されるべく構成されていることを特徴とする。 In order to realize the above object, the present invention has the following configuration.
(1) A harmonic suppression circuit according to claim 1 is:
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is configured to be connected to one end of the first rectifier element and the other end of the second rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the second reactor is configured to be connected to one end of the third rectifier element and the other end of the fourth rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the third reactor is configured to be connected to one end of the fifth rectifier element and the other end of the sixth rectifier element in the external three-phase AC full-wave rectifier circuit.
(2) The harmonic suppression circuit according to claim 2 is:
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is configured to be connected to one end of the first rectifier element and the other end of the second rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the second reactor is configured to be connected to one end of the third rectifier element and the other end of the fourth rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the third reactor is configured to be connected to one end of the fifth rectifier element and the other end of the sixth rectifier element in the external three-phase AC full-wave rectifier circuit.
(3) A harmonic suppression circuit according to claim 3 is:
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element, a second capacitive element, a third capacitive element,
A first rectifier, a second rectifier, a third rectifier, a fourth rectifier, a fifth rectifier, and a sixth rectifier,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is connected to one end of the first rectifying element and the other end of the second rectifying element,
The tap of the second reactor is connected to one end of the third rectifying element and the other end of the fourth rectifying element,
The tap of the third reactor is connected to one end of the fifth rectifying element and the other end of the sixth rectifying element,
The other ends of the first rectifier element, the third rectifier element, and the fifth rectifier element are connected to form one end of a rectified output, and the second rectifier element, the fourth rectifier element, and the sixth rectifier element One end is connected to serve as the other end of the rectified output.
(4) The harmonic suppression circuit according to claim 4 is:
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element, a second capacitive element, a third capacitive element,
A first rectifier, a second rectifier, a third rectifier, a fourth rectifier, a fifth rectifier, and a sixth rectifier,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is connected to one end of the first rectifying element and the other end of the second rectifying element,
The tap of the second reactor is connected to one end of the third rectifying element and the other end of the fourth rectifying element,
The tap of the third reactor is connected to one end of the fifth rectifying element and the other end of the sixth rectifying element,
The other ends of the first rectifier element, the third rectifier element, and the fifth rectifier element are connected to form one end of a rectified output, and the second rectifier element, the fourth rectifier element, and the sixth rectifier element One end is connected to serve as the other end of the rectified output.
(5) The harmonic suppression circuit according to claim 5 is:
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is configured to be connected to a first end of an external load;
The tap of the second reactor is configured to be connected to a second end of the external load;
The tap of the third reactor is configured to be connected to a third end of the external load.
(6) The harmonic suppression circuit according to claim 6 is:
A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is configured to be connected to a first end of an external load;
The tap of the second reactor is configured to be connected to a second end of the external load;
The tap of the third reactor is configured to be connected to a third end of the external load.
(7) The harmonic suppression circuit according to claim 7 is:
A reactor having a tap between one end and the other end, and a capacitive element,
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap includes one end of the first rectifier element and the second end in the external single-phase full-wave rectifier circuit.
Configured to be connected to the other end of the rectifying element,
The other end of the capacitive element includes a lead wire for outputting the potential of the other pole of the external single-phase alternating current, one end of the third rectifier element in the external single-phase full-wave rectifier circuit, and the fourth rectifier element. It is configured to be connected to the other end.
(8) The harmonic suppression circuit according to claim 8 is:
A reactor having a tap between one end and the other end, a capacitive element,
A first rectifying element, a second rectifying element, a third rectifying element, and a fourth rectifying element;
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap is connected to one end of the first rectifying element and the other end of the second rectifying element,
The other end of the capacitive element is connected to one end of the third rectifier element and the other end of the fourth rectifier element, and is connected to a conductor that outputs the potential of the other pole of the external single-phase alternating current. Configured to
The other ends of the first rectifying element and the third rectifying element are connected to form one end of a rectified output, and one ends of the second rectifying element and the fourth rectifying element are connected to connect the other end of the rectified output. It is characterized by doing.
(9) The harmonic suppression circuit according to claim 9 is:
A reactor having a tap between one end and the other end, and a capacitive element,
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap is configured to be connected to one end of an external load;
The other end of the capacitive element is configured to be connected to the other end of the external load and the conductive wire from which the potential of the other pole of the external single-phase alternating current is output.

（Ａ）本発明の請求項１、２及び７に係る高調波抑制回路は、該高調波抑制回路に接続される外部の整流回路及び該整流回路に接続される外部の負荷が発生する高調波電流を充分抑制して系統に接続されるため、系統に接続されている他の電気・電子機器に与える高調波電流の影響を最小限に抑えることが可能である。
（Ｂ）本発明の請求項３、４及び８に係る高調波抑制回路は、該高調波抑制回路に含まれる整流回路及び該整流回路に接続される外部の負荷が発生する高調波電流を充分抑制して系統に接続されるため、系統に接続されている他の電気・電子機器に与える高調波電流の影響を最小限に抑えることが可能である。
（Ｃ）本発明の請求項５、６及び９に係る高調波抑制回路は、該高調波抑制回路に接続される外部の負荷が発生する高調波電流を充分抑制して系統に接続されるため、系統に接続されている他の電気・電子機器に与える高調波電流の影響を最小限に抑えることが可能である。 (A) The harmonic suppression circuit according to claims 1, 2, and 7 of the present invention includes an external rectifier circuit connected to the harmonic suppression circuit and a harmonic generated by an external load connected to the rectifier circuit. Since the current is sufficiently suppressed and connected to the system, it is possible to minimize the influence of the harmonic current on other electric / electronic devices connected to the system.
(B) The harmonic suppression circuit according to the third, fourth and eighth aspects of the present invention has sufficient harmonic current generated by a rectifier circuit included in the harmonic suppression circuit and an external load connected to the rectifier circuit. Since it is suppressed and connected to the system, it is possible to minimize the influence of the harmonic current on other electrical / electronic devices connected to the system.
(C) The harmonic suppression circuit according to claims 5, 6 and 9 of the present invention is connected to the system by sufficiently suppressing the harmonic current generated by an external load connected to the harmonic suppression circuit. It is possible to minimize the influence of the harmonic current on other electric / electronic devices connected to the system.

第１の実施の形態
（１−１）回路構成
図１は、本発明の高調波抑制回路の第１の実施の形態を示す回路構成図である。
図１において、端子Ｔ１１、端子Ｔ２１、端子Ｔ３１間に外部の三相交流電圧Ｖ３φが印加され、端子Ｔ４１、端子Ｔ５１間に整流後の脈流直流電圧Ｖｄｃを出力するものであり、この端子間に平滑コンデンサや外部の実負荷（直流で動作する電気・電子機器）などが接続される。破線で囲まれたＨＣＳ１は本発明の第１の実施の形態である高調波抑制回路である。また、破線で囲まれた第１〜第６整流素子であるダイオードＤ１１〜Ｄ６１で構成される整流回路Ｒｅｃｔ１は、高調波抑制回路ＨＣＳ１からみて外部の負荷である。この外部の負荷である整流回路Ｒｅｃｔ１に、さらに外部の実負荷が接続され、整流回路Ｒｅｃｔ１及び外部の実負荷が高調波電流を発生する。
なお、本発明の第１の実施の形態である高調波抑制回路ＨＣＳ１には、外部の負荷Ｒｅｃｔ１を接続しないで、点Ｅ１、点Ｆ１、点Ｇ１を三相交流入力端とする別の外部の負荷を直接接続する（別の実施の形態に記載）ことが可能である。これら、２形態の外部の負荷が存在することについては、特許請求の範囲に記載されている。 First Embodiment (1-1) Circuit Configuration FIG. 1 is a circuit configuration diagram showing a first embodiment of a harmonic suppression circuit of the present invention.
In FIG. 1, an external three-phase AC voltage V3φ is applied between terminals T11, T21, and T31, and a rectified pulsating DC voltage Vdc is output between terminals T41 and T51. Connected to a smoothing capacitor or an external actual load (electrical / electronic equipment that operates on direct current). HCS1 surrounded by a broken line is a harmonic suppression circuit according to the first embodiment of the present invention. A rectifier circuit Rect1 including diodes D11 to D61 that are first to sixth rectifier elements surrounded by a broken line is an external load as viewed from the harmonic suppression circuit HCS1. An external actual load is further connected to the rectifier circuit Rect1, which is an external load, and the rectifier circuit Rect1 and the external actual load generate harmonic currents.
It should be noted that the harmonic suppression circuit HCS1 according to the first embodiment of the present invention is not connected to the external load Rect1, and is connected to another external point having the point E1, the point F1, and the point G1 as the three-phase AC input terminals. It is possible to connect the load directly (described in another embodiment). The existence of these two types of external loads is described in the claims.

外部の三相交流電圧Ｖ３φの第１相の入力端子である端子Ｔ１１に、第１リアクトルであるコイルＬ１１の一端が接続され、外部の三相交流電圧Ｖ３φの第２相の入力端子である端子Ｔ２１に、第２リアクトルであるコイルＬ２１の一端が接続され、外部の三相交流電圧Ｖ３φの第３相の入力端子である端子Ｔ３１に、第３リアクトルであるコイルＬ３１の一端が接続される。 One terminal of a coil L11 that is a first reactor is connected to a terminal T11 that is a first phase input terminal of an external three-phase AC voltage V3φ, and a terminal that is a second phase input terminal of the external three-phase AC voltage V3φ. One end of a coil L21 that is a second reactor is connected to T21, and one end of a coil L31 that is a third reactor is connected to a terminal T31 that is a third-phase input terminal of an external three-phase AC voltage V3φ.

コイルＬ１１の他端には第１容量素子であるコンデンサＣ１１の一端が、コイルＬ２１の他端には第２容量素子であるコンデンサＣ２１の一端が、コイルＬ３１の他端には第３容量素子であるコンデンサＣ３１の一端が接続される。
コンデンサＣ１１、コンデンサＣ２１、コンデンサＣ３１のそれぞれの他端は接続される。 The other end of the coil L11 is one end of a capacitor C11 that is a first capacitive element, the other end of the coil L21 is one end of a capacitor C21 that is a second capacitive element, and the other end of the coil L31 is a third capacitive element. One end of a certain capacitor C31 is connected.
The other ends of the capacitor C11, the capacitor C21, and the capacitor C31 are connected.

各コイル、コイルＬ１１、コイルＬ２１、コイル３１には、それぞれ、タップＡ１、タップＢ１、タップＣ１が設けられ、
コイルＬ１１のタップＡ１は、外部の第１整流素子であるダイオードＤ１１のアノード及び外部の第２整流素子であるダイオードＤ２１のカソードに接続され、
コイルＬ２１のタップＢ１は、外部の第３整流素子であるダイオードＤ３１のアノード及び外部の第４整流素子であるダイオードＤ４１のカソードに接続され、
コイルＬ３１のタップＣ１は、外部の第５整流素子であるダイオードＤ５１のアノード及び外部の第６整流素子であるダイオードＤ６１のカソードに接続される。
ダイオードＤ１１、ダイオードＤ３１及びダイオードＤ５１のカソードは端子Ｔ４１に接続されて整流出力の一端を為し、ダイオードＤ２１、ダイオードＤ４１及びダイオードＤ６１のアノードは端子Ｔ５１に接続されて整流出力の他端を為す。
この場合、端子Ｔ４１に正極電位、端子Ｔ５１に負極電位が出力されるが、ダイオードＤ１１〜ダイオードＤ６１の全てのダイオードのアノードとカソードを逆に入れ替えてもよく、この場合、端子Ｔ４１に負極電位、端子Ｔ５１に正極電位が出力される。 Each coil, coil L11, coil L21, and coil 31 are provided with tap A1, tap B1, and tap C1, respectively.
The tap A1 of the coil L11 is connected to the anode of a diode D11 that is an external first rectifier and the cathode of a diode D21 that is an external second rectifier.
The tap B1 of the coil L21 is connected to the anode of a diode D31 that is an external third rectifier element and the cathode of a diode D41 that is an external fourth rectifier element.
The tap C1 of the coil L31 is connected to the anode of a diode D51 that is an external fifth rectifier and the cathode of a diode D61 that is an external sixth rectifier.
The cathodes of the diode D11, the diode D31, and the diode D51 are connected to the terminal T41 to make one end of the rectified output, and the anodes of the diode D21, the diode D41, and the diode D61 are connected to the terminal T51 to make the other end of the rectified output.
In this case, a positive potential is output to the terminal T41 and a negative potential is output to the terminal T51. However, the anodes and cathodes of all the diodes D11 to D61 may be reversed, and in this case, the negative potential, A positive electrode potential is output to the terminal T51.

上記の、各ダイオードのアノードとカソードを逆に入れ替えた場合、ダイオードＤ１１、ダイオードＤ３１及びダイオードＤ５１のアノードは、端子Ｔ４１に接続され、ダイオードＤ２１、ダイオードＤ４１及びダイオードＤ６１のカソードは、端子Ｔ５１に接続される。 When the anode and cathode of each diode are reversed, the anodes of the diode D11, the diode D31, and the diode D51 are connected to the terminal T41, and the cathodes of the diode D21, the diode D41, and the diode D61 are connected to the terminal T51. Is done.

（１−２）回路動作原理
図１における高調波抑制回路ＨＣＳ１の動作原理を図６、図７及び図８を参照して本発明の第１の実施の形態の回路動作原理を説明する。 (1-2) Circuit Operation Principle The operation principle of the harmonic suppression circuit HCS1 in FIG. 1 will be described with reference to FIGS. 6, 7, and 8 according to the first embodiment of the present invention.

解析対象モデルを単純化するため、単相交流の場合を例にとって高調波電流を抑制（減少）する理論を説明する。
図６は、リアクトルであるコイルＬ６の一端Ｘ１、他端Ｙ１間（端子Ｔ１６、端子Ｔ２６間）に単相交流電圧Ｖが印加され、コイルＬ６のタップＡ６と他端Ｙ１に接続された抵抗素子Ｒ６の両端にコイルＬ６の両端電圧の１／２の電圧、Ｖ／２が印加されている様子を表している。この例では、コイルＬ６のタップＡ６は、コイルＬ６の巻線の中間点に存在するものとし、この場合は、トランスにおいて、一次巻線（コイルＬ６の一端Ｘ１、他端Ｙ１間に相当する。）と二次巻線（コイルＬ６のタップＡ６、他端Ｙ１間に相当する。）の巻数比が２：１に相当する。
この事象において、端子Ｔ１６、端子Ｔ２６間を流れる電流は、抵抗素子Ｒ６を流れる電流ｉの１／２の電流、ｉ／２である。 In order to simplify the model to be analyzed, the theory of suppressing (decreasing) the harmonic current will be described taking the case of single-phase alternating current as an example.
FIG. 6 shows a resistive element in which a single-phase AC voltage V is applied between one end X1 and the other end Y1 (between terminals T16 and T26) of a coil L6, which is a reactor, and is connected to the tap A6 and the other end Y1 of the coil L6. A state in which a voltage V / 2 that is ½ of a voltage across the coil L6 is applied to both ends of R6 is shown. In this example, it is assumed that the tap A6 of the coil L6 exists at an intermediate point of the winding of the coil L6. In this case, in the transformer, it corresponds to the primary winding (between one end X1 and the other end Y1 of the coil L6). ) And the secondary winding (corresponding to between the tap A6 of the coil L6 and the other end Y1) corresponds to 2: 1.
In this event, the current flowing between the terminal T16 and the terminal T26 is a current that is ½ of the current i flowing through the resistance element R6, i / 2.

図７は、リアクトルであるコイルＬ７の他端Ｙ２に容量素子であるコンデンサＣ７の一端が接続され、コイルＬ７のタップＡ７とコンデンサＣ７の他端間に負荷Ｌｏ７が接続され、コイルＬ７の一端Ｘ２（端子Ｔ１７）とコンデンサＣ７の他端（端子Ｔ２７）間に図示しないが図６と同様に交流電圧Ｖが印加される。
交流電圧Ｖの基本周波数では、コンデンサＣ７のインピーダンスは高くオープン状態であり、負荷Ｌｏ７へは、図６のトランス結合による給電ではなく、コイルＬ７の一端Ｘ２とタップＡ７間のコイルで構成されるリアクトル（チョークコイル）を介して交流電圧Ｖが給電される。 In FIG. 7, one end of a capacitor C7 that is a capacitive element is connected to the other end Y2 of the coil L7 that is a reactor, a load Lo7 is connected between the tap A7 of the coil L7 and the other end of the capacitor C7, and one end X2 of the coil L7 Although not shown, an AC voltage V is applied between (terminal T17) and the other end (terminal T27) of the capacitor C7 as in FIG.
At the fundamental frequency of the AC voltage V, the impedance of the capacitor C7 is high and is in an open state, and the load Lo7 is not fed by the transformer coupling of FIG. 6, but is a reactor constituted by a coil between one end X2 of the coil L7 and the tap A7. The AC voltage V is fed through the (choke coil).

これにより負荷Ｌｏ７が動作し、負荷Ｌｏ７から高調波電流が発生したとする。この高調波の周波数においてコンデンサＣ７のインピーダンスが低くなると、負荷Ｌｏ７を高調波電流源として、負荷Ｌｏ７、コンデンサＣ７、コイルＬ７のタップＡ７と他端Ｙ２で構成されるリアクトル、の閉回路に高調波電流が流れる。
高調波電流については、コンデンサＣ７が導通状態となるため、図６と同様の作用により、巻数比２：１のトランスの二次巻線（コイルＬ７のタップＡ７、他端Ｙ２間に相当する。）に高調波電流が流れ、一次巻線（コイルＬ７の一端Ｘ２、他端Ｙ２間に相当する。）には、二次巻線の高調波電流ｊの１／２の電流、ｊ／２が流れる。したがって、一次巻線から系統に流出する高調波電流は、高調波発生源の電流の１／２となり、系統に流出する高調波電流が抑制される。図７においても図６と同様にコイルＬ７のタップは、コイルＬ７の一端Ｘ２と他端Ｙ２間の中間に存在するものする。 As a result, it is assumed that the load Lo7 operates and a harmonic current is generated from the load Lo7. When the impedance of the capacitor C7 becomes low at this harmonic frequency, the load Lo7 is used as a harmonic current source, and the harmonic is generated in the closed circuit of the load Lo7, the capacitor C7, the reactor including the tap A7 of the coil L7 and the other end Y2. Current flows.
As for the harmonic current, since the capacitor C7 becomes conductive, it corresponds to the secondary winding of the transformer having a turns ratio of 2: 1 (tap A7 of the coil L7 and the other end Y2) by the same action as in FIG. ) And a harmonic current flows through the primary winding (corresponding to one end X2 and the other end Y2 of the coil L7). Flowing. Therefore, the harmonic current flowing out from the primary winding to the system becomes ½ of the current of the harmonic generation source, and the harmonic current flowing out to the system is suppressed. Also in FIG. 7, the tap of the coil L7 exists in the middle between the one end X2 and the other end Y2 of the coil L7 as in FIG.

次に、交流電圧を整流して負荷に供給する場合を考える。この場合は、整流回路からも高調波が発生する。
図１においては、三相全波整流回路Ｒｅｃｔ１が高調波抑制回路ＨＣＳ１に接続されているが、モデルを単純化して、単相交流かつ半波整流回路を使用した図８の例において説明する。
図８は、破線で囲まれた負荷Ｌｏ８を構成する抵抗素子Ｒ８とコンデンサＣ２８の並列接続回路に対して直列にダイオードＤ８が挿入されている。この場合も図７と同様に、トランスの二次巻線側回路に相当する負荷Ｌｏ８、コンデンサＣ１８、コイルＬ８のタップＡ８とコイルＬ８の他端Ｙ３で構成されるリアクトル、ダイオードＤ８、の閉回路に高調波電流ｋが流れ、トランスの一次巻線に相当するコイルＬ８の一端Ｘ３、他端Ｙ３間に、高調波電流、ｋ／２の電流が流れる。図８の場合も、図６及び図７と同様に、コイルＬ８のタップは巻線の中間点（コイルＬ８の一端Ｘ３、他端Ｙ３間の巻数とコイルＬ８の一端Ｘ３、タップＡ８間の巻数の比が２対１）に存在するものとする。
図８の例では、ダイオードＤ８があるため、図７の例とは異なり電流方向は一方向であるが、高調波電流を１／２に抑制する理論は同様である。 Next, consider a case where AC voltage is rectified and supplied to a load. In this case, harmonics are also generated from the rectifier circuit.
Although the three-phase full-wave rectifier circuit Rect1 is connected to the harmonic suppression circuit HCS1 in FIG. 1, the model will be simplified and described with reference to the example of FIG. 8 using a single-phase AC and half-wave rectifier circuit.
In FIG. 8, a diode D8 is inserted in series with a parallel connection circuit of a resistor element R8 and a capacitor C28 constituting a load Lo8 surrounded by a broken line. In this case as well, as in FIG. 7, the closed circuit of the load Lo8 corresponding to the secondary winding side circuit of the transformer, the capacitor C18, the tap A8 of the coil L8 and the other end Y3 of the coil L8, and the diode D8 A harmonic current k flows through the coil L8, and a harmonic current k / 2 flows between one end X3 and the other end Y3 of the coil L8 corresponding to the primary winding of the transformer. In the case of FIG. 8, as in FIGS. 6 and 7, the tap of the coil L8 is the winding intermediate point (the number of turns between the one end X3 and the other end Y3 of the coil L8 and the number of turns between the one end X3 of the coil L8 and the tap A8). The ratio of 2 to 1).
In the example of FIG. 8, since there is the diode D8, the current direction is one direction unlike the example of FIG. 7, but the theory of suppressing the harmonic current to ½ is the same.

図７及び図８の高調波抑制回路において、端子Ｔ１７、端子Ｔ２７間、及び、端子Ｔ１８、端子Ｔ２８間の高調波電圧２Ｖｈは、高調波発生源の電圧Ｖｈの２倍となるように発生するためこのように表示しているが、系統に接続した場合には系統電圧に抑えられて、２倍の電圧としては現れない。 7 and 8, the harmonic voltage 2Vh between the terminal T17 and the terminal T27 and between the terminal T18 and the terminal T28 is generated to be twice the voltage Vh of the harmonic generation source. Therefore, although displayed in this way, when connected to the grid, it is suppressed to the grid voltage and does not appear as a double voltage.

以上、図６、図７、図８において単相交流の例で高調波抑制回路の基本動作原理を説明したが、これは、図１の三相交流の場合の動作原理においても基本的に適用できる。図１において、相間にリアクトルであるコイルと容量素子であるコンデンサが挿入されている。 As described above, the basic operation principle of the harmonic suppression circuit has been described in the example of the single-phase alternating current in FIGS. 6, 7, and 8, but this is basically applied also to the operational principle in the case of the three-phase alternating current in FIG. 1. it can. In FIG. 1, a coil as a reactor and a capacitor as a capacitive element are inserted between the phases.

三相交流の場合、第１相、第２相間、第３相間のそれぞれの電圧には位相差が１２０°あるが、図１における第１相−第２相間に単相交流を印加した場合を例にとり、図８のコイルＬ８、タップＡ８、コンデンサＣ１８、ダイオードＤ８及び負荷Ｌｏ８に相当する回路要素と対照し、外部の負荷から発生する高調波電流の抑制を考察する。 In the case of three-phase alternating current, there is a phase difference of 120 ° between the first phase, the second phase, and the third phase, but a case where a single-phase alternating current is applied between the first phase and the second phase in FIG. As an example, the suppression of harmonic current generated from an external load will be considered in contrast to circuit elements corresponding to coil L8, tap A8, capacitor C18, diode D8 and load Lo8 in FIG.

図１において、三相交流の第１相−第２相間の動作を考察する場合、第３相に接続されるコイルＬ３１及びコンデンサＣ３１を除外し、第２相−第３相間を考察する場合、第１相に接続されるコイルＬ１１及びコンデンサＣ１１を除外し、第３相−第１相間を考察する場合、第２相に接続されるコイルＬ２１及びコンデンサＣ２１を除外して考え、端子Ｔ１１、端子Ｔ２１及び端子Ｔ３１に三相交流が接続された場合は、電流重畳の理により、第１相−第２相間、第２相−第３相間及び第３相−第１相間の電流の和により高調波電流を考察できるため、ここでは、第１相−第２相間に単相交流を印加した場合を例にとり説明し、その他の相間の動作は、相互に対称であるため説明を省略する。なお、ここでは、動作原理として説明するので、三相交流を印加した場合の相間電圧の位相差を無視する。 In FIG. 1, when considering the operation between the first phase and the second phase of the three-phase alternating current, excluding the coil L31 and the capacitor C31 connected to the third phase, and considering the second phase to the third phase, When excluding the coil L11 and the capacitor C11 connected to the first phase and considering between the third phase and the first phase, the coil L21 and the capacitor C21 connected to the second phase are excluded, and the terminal T11, the terminal When a three-phase alternating current is connected to T21 and the terminal T31, the current is superposed by the sum of currents between the first phase and the second phase, between the second phase and the third phase, and between the third phase and the first phase. Since a wave current can be considered, here, a case where a single-phase alternating current is applied between the first phase and the second phase will be described as an example, and operations between other phases are symmetric with each other, and thus description thereof is omitted. In addition, since it demonstrates as an operating principle here, the phase difference of the voltage between phases at the time of applying a three-phase alternating current is disregarded.

（１−３）回路動作
図１を参照して本発明の第１の実施の形態の回路動作を説明する。
図１において、三相交流の第１相に接続されているコイルＬ１１、コンデンサＣ１１と、三相交流の第２相に接続されているコイルＬ２１、コンデンサＣ２１が直列接続されて、負荷から発生する高調波電流の経路は、端子Ｔ１１に正極電位が印加されたとき（単相交流の正の半サイクル）、コイルＬ１１のタップＡ１→外部の負荷の第１端である点Ｅ１（図１の場合、ダイオードＤ１１のアノードとダイオードＤ２１のカソードの接続部）→ダイオードＤ１１→端子Ｔ４１→外部の実負荷→端子Ｔ５１→ダイオードＤ４１→外部の負荷の第２端である点Ｆ１（図１の場合、ダイオードＤ３１のアノードとダイオードＤ４１のカソードの接続部）→コイルＬ２１のタップＢ１〜他端→コンデンサＣ２１の一端〜他端→コンデンサＣ１１の他端〜一端→コイルＬ１１の他端〜タップＡ１の閉回路である。 (1-3) Circuit Operation The circuit operation of the first embodiment of the present invention will be described with reference to FIG.
In FIG. 1, a coil L11 and a capacitor C11 connected to the first phase of the three-phase alternating current, and a coil L21 and a capacitor C21 connected to the second phase of the three-phase alternating current are connected in series to generate from the load. The path of the harmonic current is a point E1 (in the case of FIG. 1) that is the tap A1 of the coil L11 → the first end of the external load when a positive potential is applied to the terminal T11 (positive half cycle of single-phase alternating current). , The connection point between the anode of the diode D11 and the cathode of the diode D21) → diode D11 → terminal T41 → external actual load → terminal T51 → diode D41 → point F1 that is the second end of the external load (in the case of FIG. D31 anode and diode D41 cathode connection) → Tap B1 to other end of coil L21 → One end to other end of capacitor C21 → Other end of capacitor C11 One end → is a closed circuit of the other end-tap A1 of the coil L11.

次に、端子Ｔ１１に負極電位が印加されたとき（単相交流の負の半サイクル）、コイルＬ２１のタップＢ１→外部の負荷の第２端である点Ｆ１（図１の場合、ダイオードＤ３１のアノードとダイオードＤ４１のカソードの接続部）→ダイオードＤ３１→端子Ｔ４１→外部の実負荷→端子Ｔ５１→ダイオードＤ２１→外部の負荷の第１端であるＥ１（図１の場合、ダイオードＤ１１のアノードとダイオードＤ２１のカソードの接続部）→コイルＬ１１のタップＡ１〜他端→コンデンサＣ１１の一端〜他端→コンデンサＣ２１の他端〜一端→コイルＬ２１の他端〜タップＢ１の閉回路である。 Next, when a negative potential is applied to the terminal T11 (a negative half cycle of single-phase alternating current), the tap B1 of the coil L21 → the point F1 that is the second end of the external load (in the case of FIG. 1, the diode D31 E1 which is the first end of the external load (a connection portion of the anode and the cathode of the diode D41) → diode D31 → terminal T41 → external actual load → terminal T51 → diode D21 → external load (in the case of FIG. 1, the anode and diode of the diode D11) D21 cathode connection portion) → Tap A1 to the other end of the coil L11 → One end to the other end of the capacitor C11 → The other end to the other end of the capacitor C21 → The other end of the coil L21 to the closed circuit of the tap B1.

そして、各コイル、コイルＬ１１の一端、他端間に流れる高調波電流及びコイルＬ２１の一端、他端間に流れる高調波電流、すなわち、三相交流の第１相−第２相間（図８のトランスの例における一次巻線）の高調波電流は、上記で説明した経路（図８のトランスの例において二次巻線）で流れる高調波電流の１／２となる。ただし、図１においても、図８と同様に、タップＡ１、Ｂ１は、それぞれコイルＬ１１、コイルＬ２１の巻線の中間に位置（一端とタップ、タップと他端の巻数が同一）するとした場合であり、これは、動作原理を示したのみで、本発明では、各タップ位置は、コイルＬ１１、コイルＬ２１、コイルＬ３１の中間位置に限定されない任意の位置とすることができる。 Then, the harmonic current flowing between one end and the other end of each coil and the coil L11 and the harmonic current flowing between the one end and the other end of the coil L21, that is, between the first phase and the second phase of the three-phase alternating current (in FIG. 8). The harmonic current of the primary winding in the transformer example is ½ of the harmonic current flowing through the above-described path (secondary winding in the transformer example in FIG. 8). However, in FIG. 1, as in FIG. 8, the taps A 1 and B 1 are located in the middle of the windings of the coil L 11 and the coil L 21 (one end and tap, and the tap and the other end have the same number of turns). Yes, this shows only the principle of operation, and in the present invention, each tap position can be an arbitrary position that is not limited to the intermediate position of the coil L11, the coil L21, and the coil L31.

なお、上記説明で、外部の負荷の第１端Ｅ１、外部の負荷の第２端Ｆ１とは、本発明の高調波抑制回路ＨＣＳ１からみた場合であり、それぞれ、ダイオードＤ１１のアノードとダイオードＤ２１のカソードの接続部、ダイオードＤ３１のアノードとダイオードＤ４１のカソードの接続部がこれに相当する。外部の実負荷とは、図１における端子Ｔ４１、端子Ｔ５１間に接続され、整流後の直流電流で動作する電気・電子機器であり、高調波電流を発生するものが多い。
さらに、外部の負荷の第１端Ｅ１、第２端Ｆ１、第３端Ｇ１は、上記のダイオードＤ１１〜Ｄ６１で構成されるものではなく、三相交流電源入力機器の第１端Ｅ１、第２端Ｆ１、第３端Ｇ１であってもよい。 In the above description, the first end E1 of the external load and the second end F1 of the external load are when viewed from the harmonic suppression circuit HCS1 of the present invention, and the anode of the diode D11 and the diode D21, respectively. The connection part of the cathode and the connection part of the anode of the diode D31 and the cathode of the diode D41 correspond to this. The external actual load is an electric / electronic device that is connected between the terminal T41 and the terminal T51 in FIG. 1 and operates with a rectified direct current, and generates many harmonic currents.
Further, the first end E1, the second end F1, and the third end G1 of the external load are not configured by the diodes D11 to D61, but the first end E1 and the second end of the three-phase AC power input device. It may be the end F1 and the third end G1.

図１のコイルＬ１１とコイルＬ２１直列接続回路が、図７のコイルＬ７又は図８のコイルＬ８に相当し、図１のコンデンサＣ１１とコンデンサＣ２１の直列接続回路が、図７のコンデンサＣ７又は図８コンデンサＣ１８に相当する。 1 corresponds to the coil L7 in FIG. 7 or the coil L8 in FIG. 8, and the series connection circuit of the capacitor C11 and the capacitor C21 in FIG. 1 corresponds to the capacitor C7 in FIG. It corresponds to the capacitor C18.

第２の実施の形態
（２−１）回路構成
図２は、本発明の高調波抑制回路の第２の実施の形態を示す回路構成図である。
図２において、端子Ｔ１２、端子Ｔ２２、端子Ｔ３２間に外部の三相交流電圧Ｖ３φが印加され、端子Ｔ４２、端子Ｔ５２間に整流後の脈流直流電圧Ｖｄｃを出力するものであり、この端子間に平滑コンデンサや外部の実負荷（直流で動作する電気・電子機器）などが接続される。破線で囲まれたＨＣＳ２は本発明の第２の実施の形態である高調波抑制回路である。また、破線で囲まれた第１〜第６整流素子であるダイオードＤ１２〜Ｄ６２で構成される整流回路Ｒｅｃｔ２は、高調波抑制回路ＨＣＳ２からみて外部の負荷である。この外部の負荷である整流回路Ｒｅｃｔ２に、さらに外部の実負荷が接続され、整流回路Ｒｅｃｔ２及び外部の実負荷が高調波電流を発生する。 Second Embodiment (2-1) Circuit Configuration FIG. 2 is a circuit configuration diagram showing a second embodiment of the harmonic suppression circuit of the present invention.
In FIG. 2, an external three-phase AC voltage V3φ is applied between terminals T12, T22, and T32, and a rectified pulsating DC voltage Vdc is output between terminals T42 and T52. Connected to a smoothing capacitor or an external actual load (electrical / electronic equipment that operates on direct current). HCS2 surrounded by a broken line is a harmonic suppression circuit according to the second embodiment of the present invention. A rectifier circuit Rect2 including diodes D12 to D62 that are first to sixth rectifier elements surrounded by a broken line is an external load as viewed from the harmonic suppression circuit HCS2. An external actual load is further connected to the rectifier circuit Rect2 that is an external load, and the rectifier circuit Rect2 and the external actual load generate harmonic currents.

なお、本発明の第２の実施の形態である高調波抑制回路ＨＣＳ２には、外部の負荷Ｒｅｃｔ２を接続しないで、点Ｅ２、点Ｆ２、点Ｇ２を三相交流入力端とする別の外部の負荷を直接接続する（別の実施の形態に記載）ことが可能である。これら、２形態の外部の負荷が存在することについては、特許請求の範囲に記載されている。 It should be noted that the harmonic suppression circuit HCS2 according to the second embodiment of the present invention is not connected to the external load Rect2, but is connected to another external point having the point E2, point F2, and point G2 as the three-phase AC input terminals. It is possible to connect the load directly (described in another embodiment). The existence of these two types of external loads is described in the claims.

外部の三相交流電圧Ｖ３φの第１相の入力端子である端子Ｔ１２に、第１リアクトルであるコイルＬ１２の一端が接続され、外部の三相交流電圧Ｖ３φの第２相の入力端子である端子Ｔ２２に、第２リアクトルであるコイルＬ２２の一端が接続され、外部の三相交流電圧Ｖ３φの第３相の入力端子である端子Ｔ３２に、第３リアクトルであるコイルＬ３２の一端が接続される。 One terminal of a coil L12 that is a first reactor is connected to a terminal T12 that is a first phase input terminal of an external three-phase AC voltage V3φ, and a terminal that is a second phase input terminal of the external three-phase AC voltage V3φ One end of a coil L22 that is a second reactor is connected to T22, and one end of a coil L32 that is a third reactor is connected to a terminal T32 that is a third-phase input terminal of an external three-phase AC voltage V3φ.

コイルＬ１２の他端は、第１容量素子であるコンデンサＣ１２の一端及び第２容量素子であるコンデンサＣ２２の一端に接続され、
コイルＬ２２の他端は、コンデンサＣ１２の他端及び第３容量素子であるコンデンサＣ３２の一端に接続され、
コイルＬ３２の他端は、コンデンサＣ２２の他端及びコンデンサＣ３２の他端に接続される。 The other end of the coil L12 is connected to one end of a capacitor C12 that is a first capacitive element and one end of a capacitor C22 that is a second capacitive element.
The other end of the coil L22 is connected to the other end of the capacitor C12 and one end of a capacitor C32 which is a third capacitance element.
The other end of the coil L32 is connected to the other end of the capacitor C22 and the other end of the capacitor C32.

各コイル、コイルＬ１２、コイルＬ２２、コイル３２には、それぞれ、タップＡ２、タップＢ２、タップＣ２が設けられ、
コイルＬ１２のタップＡ２は、外部の第１整流素子であるダイオードＤ１２のアノード及び外部の第２整流素子であるダイオードＤ２２のカソードに接続され、
コイルＬ２２のタップＢ２は、外部の第３整流素子であるダイオードＤ３２のアノード及び外部の第４整流素子であるダイオードＤ４２のカソードに接続され、
コイルＬ３２のタップＣ２は、外部の第５整流素子であるダイオードＤ５２のアノード及び外部の第６整流素子であるダイオードＤ６２のカソードに接続される。
ダイオードＤ１２、ダイオードＤ３２及びダイオードＤ５２のカソードは端子Ｔ４２に接続されて整流出力の一端を為し、ダイオードＤ２２、ダイオードＤ４２及びダイオードＤ６２のアノードは端子Ｔ５１に接続されて整流出力の他端を為す。
この場合、端子Ｔ４１に正極電位、端子Ｔ５１に負極電位が出力されるが、ダイオードＤ１２〜ダイオードＤ６２の全てのダイオードのアノードとカソードを逆に入れ替えてもよく、この場合、端子Ｔ４１に負極電位、端子Ｔ５１に正極電位が出力される。 Each coil, coil L12, coil L22, and coil 32 are provided with tap A2, tap B2, and tap C2, respectively.
The tap A2 of the coil L12 is connected to the anode of a diode D12 that is an external first rectifier and the cathode of a diode D22 that is an external second rectifier,
The tap B2 of the coil L22 is connected to the anode of a diode D32 that is an external third rectifier and the cathode of a diode D42 that is an external fourth rectifier.
The tap C2 of the coil L32 is connected to the anode of a diode D52 that is an external fifth rectifier and the cathode of a diode D62 that is an external sixth rectifier.
The cathodes of the diode D12, the diode D32, and the diode D52 are connected to the terminal T42 to make one end of the rectified output, and the anodes of the diode D22, the diode D42, and the diode D62 are connected to the terminal T51 to make the other end of the rectified output.
In this case, a positive potential is output to the terminal T41 and a negative potential is output to the terminal T51. However, the anodes and cathodes of all the diodes D12 to D62 may be reversed, and in this case, the negative potential, A positive electrode potential is output to the terminal T51.

上記の、ダイオードのアノードとカソードを逆に入れ替えた場合、
ダイオードＤ１２、ダイオードＤ３２及びダイオードＤ５２のアノードは、端子Ｔ４２に接続され、ダイオードＤ２２、ダイオードＤ４２及びダイオードＤ６２のカソードは、端子Ｔ５２に接続される。 When the anode and cathode of the diode are reversed,
The anodes of the diode D12, the diode D32, and the diode D52 are connected to the terminal T42, and the cathodes of the diode D22, the diode D42, and the diode D62 are connected to the terminal T52.

（２−２）回路動作
図２を参照して本発明の第２の実施の形態の回路動作を説明する。
第１の実施の形態である図１において、図６、図７及び図８を使用して動作原理を説明したので、第２の実施の形態である図２については、これを援用して、図２の説明をする。 (2-2) Circuit Operation The circuit operation according to the second embodiment of the present invention will be described with reference to FIG.
In FIG. 1 which is the first embodiment, the operation principle has been described using FIG. 6, FIG. 7 and FIG. 8, so that FIG. 2 which is the second embodiment is incorporated, The description of FIG. 2 will be given.

図２における第１相−第２相間に単相交流を印加した場合を例にとり、図８のコイルＬ８、タップＡ８、コンデンサＣ１８、ダイオードＤ８及び負荷Ｌｏ８に相当する回路要素と対照し、外部の負荷から発生する高調波電流の抑制を考察する。 In the case where a single-phase alternating current is applied between the first phase and the second phase in FIG. 2, the circuit elements corresponding to the coil L8, tap A8, capacitor C18, diode D8 and load Lo8 in FIG. Consider the suppression of harmonic currents generated from the load.

図２において、三相交流の第１相−第２相間の動作を考察する場合、第３相に接続されるコイルＬ３２及びコンデンサＣ３２を除外し、第２相−第３相間を考察する場合、第１相に接続されるコイルＬ１２及びコンデンサＣ１２を除外し、第３相−第１相間を考察する場合、第２相に接続されるコイルＬ２２及びコンデンサＣ２２を除外して考え、端子Ｔ１２、端子Ｔ２２及び端子Ｔ３２に三相交流が接続された場合は、電流重畳の理により高調波電流を考察できるため、ここでは、第１相−第２相間に単相交流を印加した場合を例にとり説明し、その他の相間の動作は、相互に対称であるため説明を省略する。なお、ここでは、動作原理として説明するので、三相交流を印加した場合の相間電圧の位相差を無視する。 In FIG. 2, when considering the operation between the first phase and the second phase of the three-phase alternating current, excluding the coil L32 and the capacitor C32 connected to the third phase, and considering between the second phase and the third phase, When excluding the coil L12 and the capacitor C12 connected to the first phase and considering between the third phase and the first phase, the coil L22 and the capacitor C22 connected to the second phase are excluded, and the terminal T12, the terminal When a three-phase alternating current is connected to T22 and the terminal T32, harmonic current can be considered by the principle of current superposition, so here, a case where a single-phase alternating current is applied between the first phase and the second phase will be described as an example. However, the operations between other phases are symmetrical to each other, and thus the description thereof is omitted. In addition, since it demonstrates as an operating principle here, the phase difference of the voltage between phases at the time of applying a three-phase alternating current is disregarded.

図２において、三相交流の第１相に接続されているコイルＬ１２、コンデンサＣ１２にコンデンサＣ２２とコンデンサＣ３２の直列接続回路が並列接続された回路（これをコンデンサＣ１３２とする。）、と三相交流の第２相に接続されているコイルＬ２２が直列接続されて、外部の負荷から発生する高調波電流の経路は、端子Ｔ１２に正極電位が印加されたとき（単相交流の正の半サイクル）、コイルＬ１２のタップＡ２→外部の負荷の第１端である点Ｅ２（図２の場合、ダイオードＤ１２のアノードとダイオードＤ２２のカソードの接続部）→ダイオードＤ１２→端子Ｔ４２→外部の実負荷→端子Ｔ５２→ダイオードＤ４２→外部の負荷の第２端である点Ｆ２（ダイオードＤ３２のアノードとダイオードＤ４２のカソードの接続部）→コイルＬ２２のタップＢ２〜他端→コンデンサＣ１３２の一端（コンデンサＣ１２の他端とコンデンサＣ３２の一端の接続部）〜他端（コンデンサＣ１２の一端とコンデンサＣ２２の一端の接続部）→コイルＬ１２の他端〜タップＡ２の閉回路である。 In FIG. 2, a circuit in which a series connection circuit of a capacitor C22 and a capacitor C32 is connected in parallel to a coil L12 and a capacitor C12 that are connected to the first phase of a three-phase alternating current (referred to as a capacitor C132), and a three-phase circuit. The coil L22 connected to the second phase of the alternating current is connected in series, and the path of the harmonic current generated from the external load is that when a positive potential is applied to the terminal T12 (a positive half cycle of the single-phase alternating current) ), Tap A2 of coil L12 → point E2 which is the first end of the external load (in the case of FIG. 2, the connection portion of the anode of diode D12 and the cathode of diode D22) → diode D12 → terminal T42 → external actual load → Terminal T52 → Diode D42 → Point F2 which is the second end of the external load (connecting portion of the anode of the diode D32 and the cathode of the diode D42) → Co Tap L2 to the other end of the capacitor L22 → one end of the capacitor C132 (the connection portion between the other end of the capacitor C12 and one end of the capacitor C32) to the other end (the connection portion between one end of the capacitor C12 and one end of the capacitor C22) → the other coil L12 It is a closed circuit from end to tap A2.

次に、端子Ｔ１２に負極電位が印加されたとき（単相交流の負の半サイクル）、コイルＬ２２のタップＢ２→外部の負荷の第２端である点Ｆ２（図２の場合、ダイオードＤ３２のアノードとダイオードＤ４２のカソードの接続部）→ダイオードＤ３２→端子Ｔ４２→外部の実負荷→端子Ｔ５２→ダイオードＤ２２→外部の負荷の第１端である点Ｅ２（ダイオードＤ１２のアノードとダイオードＤ２２のカソードの接続部）→コイルＬ１２のタップＡ２〜他端→コンデンサＣ１３２の他端（コンデンサＣ１２の一端とコンデンサＣ２２の一端の接続部）〜一端（コンデンサＣ１２の他端とコンデンサＣ３２の一端の接続部）→コイルＬ２２の他端〜タップＢ２の閉回路である。 Next, when a negative potential is applied to the terminal T12 (negative half cycle of single-phase alternating current), the tap B2 of the coil L22 → the point F2 which is the second end of the external load (in the case of FIG. 2, the diode D32 (Electric junction of anode and cathode of diode D42) → diode D32 → terminal T42 → external actual load → terminal T52 → diode D22 → point E2 which is the first end of the external load (the anode of diode D12 and the cathode of diode D22) Connection portion) → Tap A2 to other end of coil L12 → Other end of capacitor C132 (connection portion between one end of capacitor C12 and one end of capacitor C22) to one end (connection portion between the other end of capacitor C12 and one end of capacitor C32) → The other end of the coil L22 to the closed circuit of the tap B2.

そして、各コイル、コイルＬ１２の一端、他端間に流れる高調波電流及びコイルＬ２２の一端、他端間に流れる高調波電流、すなわち、三相交流の第１相−第２相間（トランスの例において一次巻線）の電流は、上記で説明した経路（トランスの例において二次巻線）で流れる高調波電流の１／２となる。ただし、図２においても、図７、図８と同様に、タップＡ２、Ｂ２は、それぞれコイルＬ１２、コイルＬ２２の巻線の中間に位置（一端とタップ、タップと他端の巻数が同一）するとした場合であり、これは、動作原理を示したのみで、本発明では、各タップ位置は、コイルＬ１２，コイルＬ２２，コイルＬ３２の中間位置に限定されない任意の位置とすることができる。 Each coil, harmonic current flowing between one end and the other end of the coil L12 and harmonic current flowing between one end and the other end of the coil L22, that is, between the first phase and the second phase of the three-phase alternating current (example of transformer) The current in the primary winding) is ½ of the harmonic current flowing in the path described above (secondary winding in the transformer example). However, in FIG. 2, as in FIGS. 7 and 8, when taps A 2 and B 2 are positioned in the middle of the windings of the coil L 12 and the coil L 22 (the number of turns at one end and the tap and the tap and the other end are the same). This is only a case of the principle of operation, and in the present invention, each tap position can be set to an arbitrary position that is not limited to an intermediate position among the coils L12, L22, and L32.

なお、上記説明で、外部の負荷の第１端Ｅ２、外部の負荷の第２端Ｆ２とは、本発明の高調波抑制回路ＨＣＳ２からみた場合であり、それぞれ、ダイオードＤ１２のアノードとダイオードＤ２２のカソードの接続部、ダイオードＤ３２のアノードとダイオードＤ４２のカソードの接続部がこれに相当する。外部の実負荷とは、図２における端子Ｔ４２、端子Ｔ５２間に接続され、整流後の直流電流で動作する電気・電子機器である。
さらに、外部の負荷の第１端Ｅ２、第２端Ｆ２、第３端Ｇ２は、上記のダイオードＤ１２〜Ｄ６２で構成されるものではなく、三相交流電源を入力することにより動作する電気・電子機器の電源入力端の第１端Ｅ２、第２端Ｆ２、第３端Ｇ２であってもよい。 In the above description, the first end E2 of the external load and the second end F2 of the external load are as viewed from the harmonic suppression circuit HCS2 of the present invention, and are respectively the anode of the diode D12 and the diode D22. The cathode connection part, the connection part between the anode of the diode D32 and the cathode of the diode D42, corresponds to this. The external actual load is an electric / electronic device that is connected between the terminal T42 and the terminal T52 in FIG.
Further, the first end E2, the second end F2, and the third end G2 of the external load are not configured by the diodes D12 to D62, but are operated by inputting a three-phase AC power supply. The first end E2, the second end F2, and the third end G2 of the power input end of the device may be used.

図２のコイルＬ１２とコイルＬ２２の直列接続回路が、図７のコイルＬ７又は図８のコイルＬ８に相当し、図２のコンデンサＣ１２にコンデンサ２２とコンデンサ３２の直列接続回路が並列接続された回路（コンデンサＣ１３２）が、図７のコンデンサＣ７又は図８コンデンサＣ８に相当する。
図２の第２相−第３相間、第３相−第１相間の動作は、上記第１相−第２相間と同様に説明できるから説明を省略する。 The series connection circuit of the coil L12 and the coil L22 in FIG. 2 corresponds to the coil L7 in FIG. 7 or the coil L8 in FIG. 8, and a circuit in which the series connection circuit of the capacitor 22 and the capacitor 32 is connected in parallel to the capacitor C12 in FIG. (Capacitor C132) corresponds to the capacitor C7 of FIG. 7 or the capacitor C8 of FIG.
The operations between the second phase and the third phase and between the third phase and the first phase in FIG. 2 can be described in the same manner as the operation between the first phase and the second phase, and the description thereof will be omitted.

第３の実施の形態
（３−１）回路構成
図３は、本発明の高調波抑制回路の第３の実施の形態を示す回路構成図である。
図３の高調波抑制回路ＨＣＳ３は、本発明の第１の実施の形態である図１における高調波抑制回路ＨＣＳ１と外部の整流回路Ｒｅｃｔ１を組み合わせたものであり、ＨＣＳ１＋Ｒｅｃｔ１＝ＨＣＳ３である。図１全体と図３において同一回路構成をとる。図１全体と図３において同一素子を使用し、同一符号を付し、図３の回路構成の説明は、図１における説明を援用し重複する説明を省略する。
図３においては、本発明の高調波抑制回路であるＨＣＳ３が、第１整流素子〜第６整流素子であるダイオードＤ１１〜ダイオードＤ６１で構成する図１における整流回路Ｒｅｃｔ１を含むものとする。これは、特許請求の範囲に記載されている。 Third Embodiment (3-1) Circuit Configuration FIG. 3 is a circuit configuration diagram showing a third embodiment of the harmonic suppression circuit of the present invention.
The harmonic suppression circuit HCS3 in FIG. 3 is a combination of the harmonic suppression circuit HCS1 in FIG. 1 which is the first embodiment of the present invention and an external rectifier circuit Rect1, and HCS1 + Rect1 = HCS3. 1 and FIG. 3 have the same circuit configuration. The same elements are used in FIG. 1 and FIG. 3 with the same reference numerals, and the description of the circuit configuration in FIG.
In FIG. 3, the HCS 3 that is the harmonic suppression circuit of the present invention includes the rectifier circuit Rect1 in FIG. 1 that includes the diodes D11 to D61 that are the first to sixth rectifier elements. This is described in the claims.

（３−２）回路動作
図３を参照して本発明の第３の実施の形態の回路動作を説明する。
本発明の第１の実施の形態である図１において、本発明の第１の実施の形態である高調波抑制回路ＨＣＳ１及び外部の負荷である整流回路Ｒｅｃｔ１について説明したとおりであり、図１における特許請求の範囲（高調波抑制回路ＨＣＳ１が外部の負荷である整流回路Ｒｅｃｔ１を含まない。）と図３における特許請求の範囲（高調波抑制回路ＨＣＳ３が外部の負荷であった整流回路Ｒｅｃｔ１を含むものとする。）が相違するのみで、回路動作は同一であるので、図１の動作説明を援用し、重複する説明は省略する。 (3-2) Circuit Operation The circuit operation according to the third embodiment of the present invention will be described with reference to FIG.
In FIG. 1 which is the first embodiment of the present invention, the harmonic suppression circuit HCS1 which is the first embodiment of the present invention and the rectifier circuit Rect1 which is an external load are as described, and in FIG. The claims (not including the rectifier circuit Rect1 in which the harmonic suppression circuit HCS1 is an external load) and the claims in FIG. 3 (including the rectifier circuit Rect1 in which the harmonic suppression circuit HCS3 was an external load) are included. 1), the circuit operation is the same, and the description of the operation in FIG.

第４の実施の形態
（４−１）回路構成
図４は、本発明の高調波抑制回路の第４の実施の形態を示す回路構成図である。
図４の高調波抑制回路ＨＣＳ４は、本発明の第２の実施の形態である図２における高調波抑制回路ＨＣＳ２と外部の整流回路Ｒｅｃｔ２を組み合わせたものであり、ＨＣＳ２＋Ｒｅｃｔ２＝ＨＣＳ４である。図２全体と図４において同一回路構成をとる。図２全体と図４において同一素子を使用し、同一符号を付し、図４の回路構成の説明は、図２における説明を援用し重複する説明を省略する。
図４においては、本発明の高調波抑制回路であるＨＣＳ４が、第１整流素子〜第６整流素子であるダイオードＤ１２〜ダイオードＤ６２で構成する図２における整流回路Ｒｅｃｔ２を含むものとする。これは、特許請求の範囲に記載されている。 Fourth Embodiment (4-1) Circuit Configuration FIG. 4 is a circuit configuration diagram showing a fourth embodiment of the harmonic suppression circuit of the present invention.
The harmonic suppression circuit HCS4 in FIG. 4 is a combination of the harmonic suppression circuit HCS2 in FIG. 2 which is the second embodiment of the present invention and an external rectifier circuit Rect2, and HCS2 + Rect2 = HCS4. 2 and FIG. 4 have the same circuit configuration. The same elements are used in FIG. 2 as a whole and FIG. 4 are assigned the same reference numerals, and the description of the circuit configuration in FIG.
4, the HCS 4 that is the harmonic suppression circuit of the present invention includes the rectifier circuit Rect2 in FIG. 2 that includes the diodes D12 to D62 that are the first to sixth rectifier elements. This is described in the claims.

（４−２）回路動作
図４を参照して本発明の第４の実施の形態の回路動作を説明する。
本発明の第２の実施の形態である図２において、本発明の第２の実施の形態である高調波抑制回路ＨＣＳ２及び外部の負荷である整流回路Ｒｅｃｔ２について説明したとおりであり、図２における特許請求の範囲（高調波抑制回路ＨＣＳ２が外部の負荷である整流回路Ｒｅｃｔ２を含まない。）と図４における特許請求の範囲（高調波抑制回路ＨＣＳ４が外部の負荷であった整流回路Ｒｅｃｔ２を含むものとする。）が相違するのみで、回路動作は同一であるので、図２の動作説明を援用し、重複する説明は省略する。 (4-2) Circuit Operation A circuit operation according to the fourth embodiment of the present invention will be described with reference to FIG.
In FIG. 2 which is the second embodiment of the present invention, the harmonic suppression circuit HCS2 which is the second embodiment of the present invention and the rectifier circuit Rect2 which is an external load are as described, and in FIG. The claims (not including the rectifier circuit Rect2 in which the harmonic suppression circuit HCS2 is an external load) and the claims in FIG. 4 (including the rectifier circuit Rect2 in which the harmonic suppression circuit HCS4 was an external load) are included. 2), the circuit operation is the same, and the description of the operation in FIG.

第５の実施の形態
（５−１）回路構成
本発明の第５の実施の形態である図面は、専用としては用意していないが、図１における高調波抑制回路ＨＣＳ１に外部の整流回路Ｒｅｃｔ１を接続しないで（Ｒｅｃｔ１を除外し）、第１リアクトルであるコイルＬ１１、第２リアクトルであるコイルＬ２１、第３リアクトルであるコイルＬ３１のそれぞれのタップＡ１、Ｂ１、Ｃ１に直接、三相交流で動作する外部の実負荷である電気・電子機器を接続する形態である。
図１の整流回路Ｒｅｃｔ１における第１整流素子〜第６整流素子であるダイオードＤ１１〜ダイオードＤ６１と端子Ｔ４１及び端子Ｔ５１を除去し、又は、端子Ｔ４１と端子Ｔ５１間を開放し、第１の実施の形態である図１の高調波抑制回路ＨＣＳ１のコイルＬ１１、コイルＬ２１、コイルＬ３１のそれぞれのタップＡ１（又は点Ｅ１）、Ｂ１（又は点Ｆ１）、Ｃ１（又は点Ｇ１）に、三相交流で動作する外部の実負荷である電気・電子機器を接続してもよい。この接続形態が本発明の高調波抑制回路ＨＣＳ１の第５の実施の形態を示す回路構成図である。 Fifth Embodiment (5-1) Circuit Configuration Although the drawing according to the fifth embodiment of the present invention is not prepared as a dedicated one, the harmonic suppression circuit HCS1 in FIG. (Excluding Rect1), the coils L11 that are the first reactor, the coil L21 that is the second reactor, and the coils L31 that are the third reactor are directly connected to the taps A1, B1, and C1 with three-phase alternating current. This is a form of connecting an electric / electronic device which is an actual external load that operates.
The diodes D11 to D61, which are the first to sixth rectifier elements in the rectifier circuit Rect1 of FIG. 1, and the terminal T41 and the terminal T51 are removed, or the terminal T41 and the terminal T51 are opened, and the first embodiment In the form of the harmonic suppression circuit HCS1 shown in FIG. 1, the coils L11, L21, and L31 of the taps A1 (or point E1), B1 (or point F1), and C1 (or point G1) are connected with three-phase alternating current. You may connect the electric / electronic device which is the external real load which operate | moves. This connection form is a circuit configuration diagram showing a fifth embodiment of the harmonic suppression circuit HCS1 of the present invention.

これら回路構成は、第１の実施の形態の図１の回路構成の一部であり、Ｒｅｃｔ１を使用しない形態である。外部の三相交流電圧Ｖ３φの第１相の入力端子である端子Ｔ１１に、第１リアクトルであるコイルＬ１１の一端が接続され、外部の三相交流電圧Ｖ３φの第２相の入力端子である端子Ｔ２１に、第２リアクトルであるコイルＬ２１の一端が接続され、外部の三相交流電圧Ｖ３φの第３相の入力端子である端子Ｔ３１に、第３リアクトルであるコイルＬ３１の一端が接続される。 These circuit configurations are a part of the circuit configuration of FIG. 1 of the first embodiment and do not use Rect1. One terminal of a coil L11 that is a first reactor is connected to a terminal T11 that is a first phase input terminal of an external three-phase AC voltage V3φ, and a terminal that is a second phase input terminal of the external three-phase AC voltage V3φ. One end of a coil L21 that is a second reactor is connected to T21, and one end of a coil L31 that is a third reactor is connected to a terminal T31 that is a third-phase input terminal of an external three-phase AC voltage V3φ.

各コイル、コイルＬ１１、コイルＬ２１、コイル３１には、それぞれ、タップＡ１、タップＢ１、タップＣ１が設けられ、これらタップに、三相交流で動作する外部の実負荷である電気・電子機器が接続される。 Each coil, coil L11, coil L21, and coil 31 are provided with tap A1, tap B1, and tap C1, respectively, and an electric / electronic device that is an external actual load that operates by three-phase alternating current is connected to these taps. Is done.

（５−２）回路動作
図１の高調波抑制回路ＨＣＳ１を参照して本発明の第５の実施の形態の回路動作を説明する。動作原理については、第１の実施の形態で説明した図７の説明を援用し、本発明の第５の実施の形態の回路動作原理を説明を省略する。 (5-2) Circuit Operation The circuit operation of the fifth embodiment of the present invention will be described with reference to the harmonic suppression circuit HCS1 of FIG. Regarding the operation principle, the description of FIG. 7 described in the first embodiment is used, and the description of the circuit operation principle of the fifth embodiment of the present invention is omitted.

図１において、三相交流の第１相に接続されているコイルＬ１１、コンデンサＣ１１と、三相交流の第２相に接続されているコイルＬ２１、コンデンサＣ２１が直列接続されて、コイルＬ１１のタップＡ１、コイルＬ２１のタップＢ１間に外部の実負荷を接続し、端子Ｔ１１、端子Ｔ２１間に単相交流を印加する。
ここで、外部の負荷から発生する高調波電流の経路は、
端子Ｔ１１に正極電位が印加されたとき（単相交流の正の半サイクル）、コイルＬ１１のタップＡ１→外部の実負荷→コイルＬ２１のタップＢ１〜コイルＬ２１の他端→コンデンサＣ２１の一端〜コンデンサＣ２１の他端→コンデンサＣ１１の他端〜コンデンサＣ１１の一端→コイルＬ１１の他端〜タップＡ１の閉回路であり、
端子Ｔ１１に負極電位が印加されたとき（単相交流の負の半サイクル）、コイルＬ２１のタップＢ１→外部の実負荷→コイルＬ１１のタップＡ１〜コイルＬ１１の他端→コンデンサＣ１１の一端〜コンデンサＣ１１の他端→コンデンサＣ２１の他端〜コンデンサＣ２１の一端→コイルＬ２１の他端〜タップＢ１の閉回路である。 In FIG. 1, a coil L11 and a capacitor C11 connected to the first phase of the three-phase AC, a coil L21 and a capacitor C21 connected to the second phase of the three-phase AC are connected in series, and the tap of the coil L11 An external actual load is connected between A1 and the tap B1 of the coil L21, and a single-phase alternating current is applied between the terminal T11 and the terminal T21.
Here, the path of the harmonic current generated from the external load is
When a positive potential is applied to terminal T11 (positive half cycle of single-phase alternating current), tap A1 of coil L11 → external actual load → tap B1 of coil L21 to other end of coil L21 → one end of capacitor C21 to capacitor The other end of C21 → the other end of the capacitor C11 to one end of the capacitor C11 → the other end of the coil L11 to the closed circuit of the tap A1.
When a negative potential is applied to terminal T11 (single-phase AC negative half cycle), tap B1 of coil L21 → external actual load → tap A1 of coil L11 to other end of coil L11 → one end of capacitor C11 to capacitor The other end of C11 → the other end of the capacitor C21 to one end of the capacitor C21 → the other end of the coil L21 to the closed circuit of the tap B1.

そして、各コイル、コイルＬ１１の一端、他端間に流れる高調波電流及びコイルＬ２１の一端、他端間に流れる高調波電流、すなわち、三相交流の第１相−第２相間の電流は、上記で説明した経路で流れる高調波電流の１／２となる。ただし、図１においても、図７と同様に、タップＡ１、Ｂ１は、それぞれコイルＬ１１、コイルＬ２１の巻線の中間に位置（一端とタップ、タップと他端の巻数が同一）するとした場合であり、これは、動作原理を示したのみで、本発明では、各タップ位置は、コイルＬ１１、コイルＬ２１、コイルＬ３１の中間位置に限定されない任意の位置とすることができる。 And each coil, the harmonic current that flows between one end and the other end of the coil L11 and the harmonic current that flows between one end and the other end of the coil L21, that is, the current between the first phase and the second phase of the three-phase alternating current, It becomes 1/2 of the harmonic current flowing through the path described above. However, in FIG. 1, as in FIG. 7, taps A 1 and B 1 are located in the middle of the windings of coil L 11 and coil L 21 (one end and tap, and tap and other end have the same number of turns). Yes, this shows only the principle of operation, and in the present invention, each tap position can be an arbitrary position that is not limited to the intermediate position of the coil L11, the coil L21, and the coil L31.

図１のコイルＬ１１とコイルＬ２１直列接続回路が、図７のコイルＬ７に相当し、図１のコンデンサＣ１１とコンデンサＣ２１の直列接続回路が、図７のコンデンサＣ７に相当する。 The series connection circuit of the coil L11 and the coil L21 in FIG. 1 corresponds to the coil L7 in FIG. 7, and the series connection circuit of the capacitor C11 and the capacitor C21 in FIG. 1 corresponds to the capacitor C7 in FIG.

図１の第２相−第３相間、第３相−第１相間の動作は、上記第１相−第２相間と同様に説明できるから説明を省略する。 The operations between the second phase and the third phase and between the third phase and the first phase in FIG. 1 can be described in the same manner as the operation between the first phase and the second phase, and the description thereof will be omitted.

第６の実施の形態
（６−１）回路構成
本発明の第６の実施の形態である図面は、専用には用意していないが、図２における高調波抑制回路ＨＣＳ２に外部の整流回路Ｒｅｃｔ２を接続しないで（Ｒｅｃｔ２を除外し）、第１リアクトルであるコイルＬ１２、第２リアクトルであるコイルＬ２２、第３リアクトルであるコイルＬ３２のそれぞれのタップＡ２、Ｂ２、Ｃ２に直接、三相交流で動作する外部の負荷である電気・電子機器を接続する形態である。
図２の整流回路Ｒｅｃｔ２における第１整流素子〜第６整流素子であるダイオードＤ１２〜ダイオードＤ６２と端子Ｔ４２及び端子Ｔ５２を除去し、又は、端子Ｔ４２と端子Ｔ５２間を開放し、第２の実施の形態である図２の高調波抑制回路ＨＣＳ２のコイルＬ１２、コイルＬ２２、コイルＬ３２のそれぞれのタップＡ２（又は点Ｅ２）、Ｂ２（又は点Ｆ２）、Ｃ２（又は点Ｇ２）に、三相交流で動作する外部の実負荷である電気・電子機器を接続する。この接続形態が本発明の高調波抑制回路ＨＣＳ２の第６の実施の形態を示す回路構成図である。 Sixth Embodiment (6-1) Circuit Configuration Although the drawing according to the sixth embodiment of the present invention is not prepared for exclusive use, an external rectifier circuit Rect2 is added to the harmonic suppression circuit HCS2 in FIG. (Excluding Rect2), the coil L12 as the first reactor, the coil L22 as the second reactor, and the coil L32 as the third reactor are directly connected to the taps A2, B2, and C2 of the three-phase AC. In this configuration, an electric / electronic device that is an external load to be operated is connected.
In the rectifier circuit Rect2 of FIG. 2, the diode D12 to the diode D62 which are the first to sixth rectifier elements and the terminal T42 and the terminal T52 are removed, or the terminal T42 and the terminal T52 are opened, and the second embodiment In the form of the harmonic suppression circuit HCS2 in FIG. 2, the coils L12, L22, and L32 of the taps A2 (or point E2), B2 (or point F2), and C2 (or point G2) are respectively connected in three-phase alternating current. Connect electrical and electronic devices that are external loads that operate. This connection form is a circuit configuration diagram showing a sixth embodiment of the harmonic suppression circuit HCS2 of the present invention.

これら回路構成は、第２の実施の形態の図２の回路構成の一部であり、Ｒｅｃｔ２を使用しない形態である。外部の三相交流電圧Ｖ３φの第１相の入力端子である端子Ｔ１２に、第１リアクトルであるコイルＬ１２の一端が接続され、外部の三相交流電圧Ｖ３φの第２相の入力端子である端子Ｔ２２に、第２リアクトルであるコイルＬ２２の一端が接続され、外部の三相交流電圧Ｖ３φの第３相の入力端子である端子Ｔ３２に、第３リアクトルであるコイルＬ３２の一端が接続される。
コイルＬ１２の他端には、第１容量素子であるコンデンサＣ１２の一端、第２容量素子であるコンデンサＣ２２の一端が接続され、コイルＬ２２の他端には、第１容量素子であるコンデンサＣ１２の他端、第３容量素子であるコンデンサＣ３２の一端が接続され、コイルＬ３２の他端には、コンデンサＣ２２、コンデンサＣ３２の他端が接続される。 These circuit configurations are a part of the circuit configuration of FIG. 2 of the second embodiment and do not use Rect2. One terminal of a coil L12 that is a first reactor is connected to a terminal T12 that is a first phase input terminal of an external three-phase AC voltage V3φ, and a terminal that is a second phase input terminal of the external three-phase AC voltage V3φ One end of a coil L22 that is a second reactor is connected to T22, and one end of a coil L32 that is a third reactor is connected to a terminal T32 that is a third-phase input terminal of an external three-phase AC voltage V3φ.
The other end of the coil L12 is connected to one end of a capacitor C12 that is a first capacitive element and one end of a capacitor C22 that is a second capacitive element. The other end of the coil L22 is connected to the capacitor C12 that is a first capacitive element. The other end is connected to one end of a capacitor C32 that is a third capacitance element, and the other end of the coil L32 is connected to the other ends of the capacitor C22 and the capacitor C32.

（６−２）回路動作
図２の高調波抑制回路ＨＣＳ２を参照して本発明の第６の実施の形態の回路動作を説明する。動作原理については、第１の実施の形態で説明した図７の説明を援用し、本発明の第６の実施の形態の回路動作原理を説明を省略する。 (6-2) Circuit Operation The circuit operation of the sixth embodiment of the present invention will be described with reference to the harmonic suppression circuit HCS2 of FIG. Regarding the operation principle, the description of FIG. 7 described in the first embodiment is used, and the description of the circuit operation principle of the sixth embodiment of the present invention is omitted.

図２において、三相交流の第１相に接続されているコイルＬ１２、コンデンサＣ１２にコンデンサＣ２２とコンデンサＣ３２の直列接続回路が並列接続された回路（これをコンデンサＣ１３２とする。）と、三相交流の第２相に接続されているコイルＬ２２が直列接続され、端子Ｔ１１、端子Ｔ２１間に単相交流を印加する。
ここで、外部の負荷から発生する高調波電流の経路は、
端子Ｔ１１に正極電位が印加されたとき（単相交流の正の半サイクル）、負荷から発生する高調波電流の経路は、コイルＬ１２のタップＡ２（又は点Ｅ２）→外部の実負荷→コイルＬ２２のタップＢ２（又は点Ｆ２）〜コイルＬ２２の他端→コンデンサＣ１３２の一端（コンデンサＣ１２の他端とコンデンサＣ３２の一端の接続部）〜コンデンサＣ１３２の他端（コンデンサＣ１２の一端とコンデンサＣ２２の一端の接続部）→コイルＬ１２の他端〜タップＡ２の閉回路であり、
端子Ｔ１１に負極電位が印加されたとき（単相交流の負の半サイクル）、コイルＬ２２のタップＢ２（又は点Ｆ２）→外部の実負荷→コイルＬ１２のタップＡ２（又は点Ｅ２）〜コイルＬ１２の他端→コンデンサＣ１３２の他端（コンデンサＣ１２の一端とコンデンサＣ２２の一端の接続部）〜コンデンサＣ１３２の一端（コンデンサＣ１２の他端とコンデンサＣ３２の一端の接続部）→コイルＬ２２の他端〜タップＢ２の閉回路である。 In FIG. 2, a circuit in which a series connection circuit of a capacitor C22 and a capacitor C32 is connected in parallel to a coil L12 and a capacitor C12 connected to the first phase of a three-phase alternating current (referred to as a capacitor C132), and a three-phase circuit. The coil L22 connected to the AC second phase is connected in series, and a single-phase AC is applied between the terminal T11 and the terminal T21.
Here, the path of the harmonic current generated from the external load is
When a positive potential is applied to the terminal T11 (a positive half cycle of single-phase alternating current), the path of the harmonic current generated from the load is tap A2 (or point E2) of the coil L12 → external actual load → coil L22. Tap B2 (or point F2) to the other end of the coil L22 → one end of the capacitor C132 (a connection portion between the other end of the capacitor C12 and one end of the capacitor C32) to the other end of the capacitor C132 (one end of the capacitor C12 and one end of the capacitor C22) The other end of the coil L12 to the closed circuit of the tap A2,
When a negative potential is applied to the terminal T11 (negative half cycle of single-phase alternating current), tap B2 (or point F2) of coil L22 → external actual load → tap A2 (or point E2) of coil L12 to coil L12 The other end of the capacitor C132 (the connection portion between one end of the capacitor C12 and one end of the capacitor C22) to one end of the capacitor C132 (the connection portion between the other end of the capacitor C12 and one end of the capacitor C32) → the other end of the coil L22 This is a closed circuit of the tap B2.

そして、各コイル、コイルＬ１２の一端、他端間に流れる高調波電流及びコイルＬ２２の一端、他端間に流れる高調波電流は、上記の経路で流れる高調波電流の１／２となる。ただし、図２においても、図７と同様に、タップＡ２、Ｂ２は、それぞれコイルＬ１２、コイルＬ２２の巻線の中間に位置（一端とタップ、タップと他端の巻数が同一）するとした場合であり、これは、動作原理を示したのみで、本発明では、各タップ位置は、巻線の中間位置に限定されない任意の位置とすることができる。 The harmonic current flowing between one end and the other end of each coil and the coil L12 and the harmonic current flowing between the one end and the other end of the coil L22 are ½ of the harmonic current flowing through the above path. However, in FIG. 2, as in FIG. 7, taps A 2 and B 2 are located in the middle of the windings of coil L 12 and coil L 22 (one end and tap, and tap and other end have the same number of turns). Yes, this only shows the principle of operation, and in the present invention, each tap position can be any position not limited to the intermediate position of the winding.

図２のコイルＬ１２とコイルＬ２２の直列接続回路が、図７のコイルＬ７に相当し、図２のコンデンサＣ１２にコンデンサ２２とコンデンサ３２の直列接続回路が並列接続された回路（コンデンサＣ１３２）が、図７のコンデンサＣ７に相当する。 The series connection circuit of the coil L12 and the coil L22 in FIG. 2 corresponds to the coil L7 in FIG. 7, and a circuit (capacitor C132) in which the series connection circuit of the capacitor 22 and the capacitor 32 is connected in parallel to the capacitor C12 in FIG. This corresponds to the capacitor C7 in FIG.

図２の第２相−第３相間、第３相−第１相間の動作は、上記第１相−第２相間と同様に説明できるから説明を省略する。 The operations between the second phase and the third phase and between the third phase and the first phase in FIG. 2 can be described in the same manner as the operation between the first phase and the second phase, and the description thereof will be omitted.

第７の実施の形態
（７−１）回路構成
図５の（Ａ）は、本発明の高調波抑制回路の第７の実施の形態を示す回路構成図である。
図５の（Ａ）において、端子Ｔ１５、端子Ｔ２５間に外部の単相交流電圧Ｖａｃが印加され、端子Ｔ３５、端子Ｔ４５間に整流後の脈流直流電圧Ｖｄｃ５を出力し、この端子間に外部の実負荷である電気・電子機器を接続するものである。破線で囲まれたＨＣＳ５Ａが本発明の高調波抑制回路であり、整流回路Ｒｅｃｔ５は、他の実施の形態と同様に外部の負荷である。この整流回路Ｒｅｃｔ５は全波整流回路の例であるが、半波整流回路でもよい。 Seventh Embodiment (7-1) Circuit Configuration FIG. 5A is a circuit configuration diagram showing a seventh embodiment of the harmonic suppression circuit of the present invention.
In FIG. 5A, an external single-phase AC voltage Vac is applied between terminals T15 and T25, and a rectified pulsating DC voltage Vdc5 is output between terminals T35 and T45. It connects the electrical and electronic equipment that is the actual load. The HCS 5A surrounded by the broken line is the harmonic suppression circuit of the present invention, and the rectifier circuit Rect5 is an external load as in the other embodiments. The rectifier circuit Rect5 is an example of a full-wave rectifier circuit, but may be a half-wave rectifier circuit.

リアクトルであるコイルＬ５にはタップＡ５が設けられ、タップＡ５には、第１整流素子であるダイオード１５のアノードと第２整流素子であるダイオード２５のカソードが接続され、リアクトルであるコイルＬ５の一端Ｘは、端子Ｔ１５に接続され、コイルＬ５の他端Ｙには、容量素子であるコンデンサＣ５の一端が接続され、コンデンサＣ５の他端には、端子Ｔ２５と、第３整流素子であるダイオード３５のアノードと第４整流素子であるダイオード４５のカソードが接続される。ダイオードＤ１５及びＤ３５のカソードは端子Ｔ３５に接続され、ダイオードＤ２５及びＤ４５のアノードは端子Ｔ４５に接続される。この場合、端子Ｔ３５には正極電位、端子Ｔ４５には負極電位が出力されるが、
第７の実施の形態においても他の実施の形態と同様に、ダイオード１５〜ダイオード４５のアノードとカソードを入れ替えてもよく、この場合、端子Ｔ３５には負極電位、端子Ｔ４５には、正極電位が出力される。 The coil L5 that is the reactor is provided with a tap A5, and the anode of the diode 15 that is the first rectifying element and the cathode of the diode 25 that is the second rectifying element are connected to the tap A5, and one end of the coil L5 that is the reactor. X is connected to a terminal T15, one end of a capacitor C5 as a capacitive element is connected to the other end Y of the coil L5, and a terminal T25 and a diode 35 as a third rectifier element are connected to the other end of the capacitor C5. Are connected to the cathode of the diode 45 as the fourth rectifying element. The cathodes of the diodes D15 and D35 are connected to the terminal T35, and the anodes of the diodes D25 and D45 are connected to the terminal T45. In this case, a positive potential is output to the terminal T35 and a negative potential is output to the terminal T45.
In the seventh embodiment, as in the other embodiments, the anode and cathode of the diode 15 to diode 45 may be interchanged. In this case, the terminal T35 has a negative potential and the terminal T45 has a positive potential. Is output.

（７−２）回路動作
図５の（Ａ）を参照して本発明の第７の実施の形態の回路動作を説明する。
図５の（Ａ）の高調波抑制回路ＨＣＳ５Ａの動作原理は、外部の負荷である整流回路Ｒｅｃｔ５が全波整流回路であるが、第１の実施の形態の説明で援用した図８の動作原理を援用できる。 (7-2) Circuit Operation The circuit operation according to the seventh embodiment of the present invention will be described with reference to FIG.
The operation principle of the harmonic suppression circuit HCS5A in FIG. 5A is that the rectifier circuit Rect5, which is an external load, is a full-wave rectifier circuit, but the operation principle of FIG. 8 incorporated in the description of the first embodiment. Can be used.

図５の（Ａ）において、コイルＬ５の一端（端子Ｔ１５）、コンデンサＣ５の他端（端子Ｔ２５）間に単相交流電圧が印加され、負荷から発生する高調波電流の経路は、端子Ｔ１５に正極電位が印加されたとき（単相交流の正の半サイクル）、コイルＬ５のタップＡ５→外部の負荷の第１端である点Ｅ５（図５の（Ａ）の場合、ダイオードＤ１５のアノードとダイオードＤ２５のカソードの接続部）→ダイオードＤ１５→端子Ｔ３５→外部の実負荷→端子Ｔ４５→ダイオードＤ４５→外部の負荷の第２端である点Ｆ５（図５の（Ａ）の場合、ダイオードＤ３５のアノードとダイオードＤ４５のカソードの接続部）→コンデンサＣ５に他端〜コンデンサＣ５一端→コイルＬ５の他端〜タップＡ５の閉回路である。 In FIG. 5A, a single-phase AC voltage is applied between one end (terminal T15) of the coil L5 and the other end (terminal T25) of the capacitor C5, and the path of the harmonic current generated from the load is connected to the terminal T15. When a positive potential is applied (positive half cycle of single-phase alternating current), tap E5 of coil L5 → point E5 which is the first end of the external load (in the case of FIG. 5A, the anode of diode D15) The connection point of the cathode of the diode D25) → diode D15 → terminal T35 → external actual load → terminal T45 → diode D45 → point F5 which is the second end of the external load (in the case of FIG. 5A, the diode D35 The connection between the anode and the cathode of the diode D45) → the other end of the capacitor C5 to one end of the capacitor C5 → the other end of the coil L5 to the closed circuit of the tap A5.

次に、端子Ｔ１５に負極電位が印加されたとき（単相交流の負の半サイクル）、外部の負荷の第２端である点Ｆ５（図５の（Ａ）の場合、ダイオードＤ３５のアノード、ダイオードＤ４５のカソード及びコンデンサＣ５の他端の接続部）→ダイオードＤ３５→端子Ｔ３５→外部の実負荷→端子Ｔ４５→ダイオードＤ２５→外部の負荷の第１端である点Ｅ５（図５の（Ａ）の場合、ダイオードＤ１５のアノードとダイオードＤ２５のカソードの接続部）→コイルＬ５のタップＡ５〜他端Ｙ→コンデンサＣ５の一端〜コンデンサＣ５の他端→外部の負荷の第２端である点Ｆ５の閉回路である。 Next, when a negative potential is applied to the terminal T15 (single-phase AC negative half cycle), the point F5 that is the second end of the external load (in the case of FIG. 5A, the anode of the diode D35, Connection point between the cathode of the diode D45 and the other end of the capacitor C5) → diode D35 → terminal T35 → external actual load → terminal T45 → diode D25 → point E5 which is the first end of the external load (FIG. 5A) In this case, the connection point between the anode of the diode D15 and the cathode of the diode D25) → tap A5 to the other end Y of the coil L5 → one end of the capacitor C5 to the other end of the capacitor C5 → the second end of the external load It is a closed circuit.

そして、コイルＬ５の一端、他端間に流れる高調波電流、すなわち、トランスの例における一次巻線の電流は、上記で説明した経路（トランスの例において二次巻線）で流れる高調波電流の１／２となる。ただし、図５の（Ａ）においても、図７、図８と同様に、タップＡ５は、コイルＬ５の巻線の中間に位置（一端とタップ、タップと他端の巻数が同一）するとした場合であり、これは、動作原理を示したのみで、本発明でタップ位置は、コイルＬ５の中間位置に限定されない任意の位置とすることができる。 The harmonic current flowing between one end and the other end of the coil L5, that is, the current of the primary winding in the transformer example is the harmonic current flowing in the path described above (secondary winding in the transformer example). 1/2. However, also in FIG. 5A, as in FIGS. 7 and 8, the tap A5 is located in the middle of the winding of the coil L5 (one end and tap, the tap and the other end have the same number of turns). This shows only the principle of operation, and in the present invention, the tap position can be any position not limited to the intermediate position of the coil L5.

なお、上記説明で、外部の負荷の第１端Ｅ５、外部の負荷の第２端Ｆ５とは、本発明の高調波抑制回路ＨＣＳ５Ａからみた場合であり、それぞれ、ダイオードＤ１５のアノードとダイオードＤ２５のカソードの接続部、ダイオードＤ３５のアノードとダイオードＤ４５のカソードの接続部がこれに相当する。外部の実負荷とは、図５の（Ａ）における端子Ｔ３５、端子Ｔ４５間に接続され、整流後の直流電流で動作する電気・電子機器である。
さらに、外部の負荷の第１端Ｅ５、第２端Ｆ５は、上記のダイオードＤ１５〜Ｄ４５で構成されるものではなく、交流電源入力機器の第１端Ｅ５、第２端Ｆ５であってもよい。 In the above description, the first end E5 of the external load and the second end F5 of the external load are when viewed from the harmonic suppression circuit HCS5A of the present invention, and the anode of the diode D15 and the diode D25 are respectively The cathode connection part, the connection part between the anode of the diode D35 and the cathode of the diode D45, corresponds to this. The external actual load is an electric / electronic device that is connected between the terminal T35 and the terminal T45 in FIG.
Furthermore, the first end E5 and the second end F5 of the external load are not configured by the diodes D15 to D45, but may be the first end E5 and the second end F5 of the AC power supply input device. .

図５の（Ａ）のコイルＬ５が、図７のコイルＬ７又は図８のコイルＬ８に相当し、図５の（Ａ）のコンデンサＣ５が、図７のコンデンサＣ７又は図８コンデンサＣ１８に相当する。 The coil L5 in FIG. 5A corresponds to the coil L7 in FIG. 7 or the coil L8 in FIG. 8, and the capacitor C5 in FIG. 5A corresponds to the capacitor C7 in FIG. 7 or the capacitor C18 in FIG. .

第８の実施の形態
（８−１）回路構成
図５の（Ｂ）は、本発明の高調波抑制回路の第８の実施の形態を示す回路構成図である。
図５の（Ｂ）の高調波抑制回路ＨＣＳ５Ｂは、本発明の第７の実施の形態である図５の（Ａ）における高調波抑制回路ＨＣＳ５Ａと外部の整流回路Ｒｅｃｔ５を組み合わせたものであり、ＨＣＳ５Ａ＋Ｒｅｃｔ５＝ＨＣＳ５Ｂである。図５の（Ａ）全体と図５の（Ｂ）において同一回路構成をとる。図５の（Ａ）全体と図５の（Ｂ）において同一素子を使用し、同一符号を付し、図５の（Ｂ）の回路構成の説明は、図５の（Ａ）における説明を援用し重複する説明を省略する。
図５の（Ｂ）においては、本発明の高調波抑制回路であるＨＣＳ５Ｂが、第１整流素子〜第４整流素子であるダイオードＤ１５〜ダイオードＤ４５で構成する図５の（Ａ）における整流回路Ｒｅｃｔ５を含むものとする。これは、特許請求の範囲に記載されている。 Eighth Embodiment (8-1) Circuit Configuration FIG. 5B is a circuit configuration diagram showing an eighth embodiment of the harmonic suppression circuit of the present invention.
The harmonic suppression circuit HCS5B in FIG. 5B is a combination of the harmonic suppression circuit HCS5A in FIG. 5A which is the seventh embodiment of the present invention and an external rectifier circuit Rect5. HCS5A + Rect5 = HCS5B. The same circuit configuration is adopted in FIG. 5A as a whole and in FIG. The same elements are used in FIG. 5A as a whole and in FIG. 5B, the same reference numerals are attached, and the description of the circuit configuration of FIG. Duplicate explanations are omitted.
In FIG. 5B, the HCS 5B, which is a harmonic suppression circuit of the present invention, is composed of a diode D15 to a diode D45 that are first to fourth rectifier elements, and a rectifier circuit Rect5 in FIG. Shall be included. This is described in the claims.

図５の（Ｂ）において、端子Ｔ１５、端子Ｔ２５間に外部の単相交流電圧Ｖａｃが印加され、端子Ｔ３５、端子Ｔ４５間に整流後の脈流直流電圧Ｖｄｃ５を出力し、この端子間に外部の実負荷である電気・電子機器を接続するものである。破線で囲まれたＨＣＳ５Ｂが本発明の高調波抑制回路ＨＣＳ５Ｂであり、これに含まれる整流回路は全波整流回路の例であるが、半波整流回路でもよい。 In FIG. 5B, an external single-phase AC voltage Vac is applied between the terminals T15 and T25, and a rectified pulsating DC voltage Vdc5 is output between the terminals T35 and T45. It connects the electrical and electronic equipment that is the actual load. The HCS 5B surrounded by a broken line is the harmonic suppression circuit HCS5B of the present invention, and the rectifier circuit included in the HCS 5B is an example of a full-wave rectifier circuit, but may be a half-wave rectifier circuit.

回路構成の詳細についても、第７の実施の形態である図５の（Ａ）で説明したとおりであり、重複する説明は省略する。 The details of the circuit configuration are also the same as those described in FIG. 5A, which is the seventh embodiment, and redundant description is omitted.

（８−２）回路動作
図５の（Ｂ）を参照して本発明の第８の実施の形態の回路動作を説明する。
図５の（Ｂ）の高調波抑制回路ＨＣＳ５Ｂの動作原理は、図５の（Ａ）において外部の負荷であった整流回路Ｒｅｃｔ５が高調波抑制回路ＨＣＳ５Ｂに内蔵されたこと以外に相違する点はなく、動作原理の説明は、第７の実施の形態である図５の（Ａ）の動作説明をそのまま適用可能である。したがって、重複する説明を省略する。 (8-2) Circuit Operation The circuit operation according to the eighth embodiment of the present invention will be described with reference to FIG.
The operating principle of the harmonic suppression circuit HCS5B in FIG. 5B is different from that in FIG. 5A except that the rectifier circuit Rect5 that was an external load is built in the harmonic suppression circuit HCS5B. Instead, the explanation of the operation principle can be applied as it is with the explanation of the operation of FIG. 5A of the seventh embodiment. Therefore, the overlapping description is omitted.

第９の実施の形態
（９−１）回路構成
本発明の第９の実施の形態である図面は、専用には用意していないが、図５の（Ａ）における高調波抑制回路ＨＣＳ５Ａに外部の整流回路Ｒｅｃｔ５を接続しないで（Ｒｅｃｔ５を除外し）、リアクトルであるコイルＬ５のタップＡ５に直接、単相交流で動作する外部の実負荷である電気・電子機器を接続する形態である。
図５の（Ａ）の整流回路Ｒｅｃｔ５における第１整流素子〜第４整流素子であるダイオードＤ１５〜ダイオードＤ４５と端子Ｔ３５及び端子Ｔ４５を除去し、又は、端子Ｔ３５と端子Ｔ４５間を開放し、第７の実施の形態である図５の（Ａ）の高調波抑制回路ＨＣＳ５ＡのコイルＬ５のタップＡ５（又は点Ｅ５）と、端子Ｔ２５とコンデンサＣ５の他端の接続部（又は点Ｆ５）との間に、単相交流で動作する外部の実負荷である電気・電子機器を接続する。この接続形態が本発明の第９の実施の形態である高調波抑制回路ＨＣＳ５Ａを用いる回路構成図である。 Ninth Embodiment (9-1) Circuit Configuration Although the drawing according to the ninth embodiment of the present invention is not prepared for exclusive use, the harmonic suppression circuit HCS5A in FIG. The rectifier circuit Rect5 is not connected (excluding Rect5), and an external electric / electronic device that is operated by single-phase alternating current is directly connected to the tap A5 of the coil L5 that is a reactor.
In the rectifier circuit Rect5 in FIG. 5A, the diode D15 to the diode D45 which are the first to fourth rectifier elements and the terminal T35 and the terminal T45 are removed, or the terminal T35 and the terminal T45 are opened. 7A, the tap A5 (or point E5) of the coil L5 of the harmonic suppression circuit HCS5A of FIG. 5A, and the connection portion (or point F5) of the terminal T25 and the other end of the capacitor C5. In the meantime, electrical / electronic devices that are external real loads operating with single-phase AC are connected. This connection configuration is a circuit configuration diagram using a harmonic suppression circuit HCS5A according to the ninth embodiment of the present invention.

（９−２）回路動作
図５の（Ａ）を参照して本発明の第７の実施の形態の回路動作を説明する。
図５の（Ａ）の高調波抑制回路ＨＣＳ５Ａの動作原理は、外部の実負荷を点Ｅ５、点Ｆ５間に接続し第５の実施の形態の説明で援用した図７の動作原理を援用できる。 (9-2) Circuit Operation The circuit operation according to the seventh embodiment of the present invention will be described with reference to FIG.
The operation principle of the harmonic suppression circuit HCS5A in FIG. 5A can be based on the operation principle of FIG. 7 that is used in the description of the fifth embodiment with an external actual load connected between the points E5 and F5. .

図５の（Ａ）において、コイルＬ５の一端（端子Ｔ１５）、コンデンサＣ５の他端（端子Ｔ２５）間に単相交流電圧が印加され、負荷から発生する高調波電流の経路は、
端子Ｔ１５に正極電位が印加されたとき（単相交流の正の半サイクル）、コイルＬ５のタップＡ５（点Ｅ５）→外部の実負荷→コンデンサＣ５の他端（点Ｆ５）〜コンデンサＣ５の一端→コイルＬ５の他端〜タップＡ５の閉回路であり、
端子Ｔ１５に負極電位が印加されたとき（単相交流の負の半サイクル）、コンデンサＣ５の他端（点Ｆ５）→外部の実負荷→コイルＬ５のタップＡ５（点Ｅ５）〜他端Ｙ→コンデンサＣ５の一端〜コンデンサＣ５の他端の閉回路である。 In FIG. 5A, a single-phase AC voltage is applied between one end (terminal T15) of the coil L5 and the other end (terminal T25) of the capacitor C5, and the path of the harmonic current generated from the load is
When a positive potential is applied to terminal T15 (positive half cycle of single-phase alternating current), tap A5 (point E5) of coil L5 → external actual load → the other end of capacitor C5 (point F5) to one end of capacitor C5 → The other end of the coil L5 to the closed circuit of the tap A5,
When a negative potential is applied to the terminal T15 (negative half cycle of single-phase alternating current), the other end (point F5) of the capacitor C5 → the actual external load → the tap A5 (point E5) to the other end Y of the coil L5 → This is a closed circuit from one end of the capacitor C5 to the other end of the capacitor C5.

そして、コイルＬ５の一端、他端間に流れる高調波電流、すなわち、トランスの例における一次巻線の電流は、上記で説明した経路（トランスの例において二次巻線）で流れる高調波電流の１／２となる。ただし、図５の（Ａ）の高調波抑制回路ＨＣＳ５Ａにおいても、図７、図８と同様に、タップＡ５は、コイルＬ５の巻線の中間に位置（一端とタップ、タップと他端の巻数が同一）するとした場合であり、これは、動作原理を示したのみで、本発明でタップ位置は、コイルＬ５の中間位置に限定されない任意の位置とすることができる。 The harmonic current flowing between one end and the other end of the coil L5, that is, the current of the primary winding in the transformer example is the harmonic current flowing in the path described above (secondary winding in the transformer example). 1/2. However, also in the harmonic suppression circuit HCS5A of FIG. 5A, the tap A5 is positioned in the middle of the winding of the coil L5 (the number of turns at one end and the number of turns at the tap and the other end) as in FIGS. This is only the case where the operation principle is shown. In the present invention, the tap position can be any position not limited to the intermediate position of the coil L5.

本発明の第１〜第４、第７及び第８の実施の形態において、整流素子をダイオードとして説明したが、サイリスタ、ＦＥＴのように制御端を備えた３端子の半導体素子でもよい。この場合、該制御端に電位を印加することにより、該半導体素子の導通／非導通を制御し、整流作用を行なわせる。 In the first to fourth, seventh, and eighth embodiments of the present invention, the rectifying element is described as a diode. However, a three-terminal semiconductor element having a control terminal such as a thyristor or FET may be used. In this case, by applying a potential to the control terminal, conduction / non-conduction of the semiconductor element is controlled, and a rectifying action is performed.

＜高調波電流測定結果＞
図１２の（Ａ）及び（Ｃ）のグラフは、図９の回路の回路シミュレータによる高調波電流のシミュレート結果であり、端子Ｔ１９、端子Ｔ２９及び端子Ｔ３９に三相交流電圧を印加し、端子Ｔ４９、端子Ｔ５９間に純抵抗を接続している。すなわち、整流回路が発生する高調波電流をシミュレーションしたものである。
図１２の（Ａ）は、電流波形、（Ｃ）は高調波電流のスペクトラム分布を表す。図１２の（Ｃ）において、最左端は、基本波であり、右側に大きく第１１次、第１３次高調波が発生している。 <Harmonic current measurement results>
The graphs of FIGS. 12A and 12C are simulation results of harmonic currents by the circuit simulator of the circuit of FIG. 9. Three-phase AC voltage is applied to the terminals T19, T29, and T39, and the terminals A pure resistor is connected between T49 and terminal T59. That is, the harmonic current generated by the rectifier circuit is simulated.
12A shows the current waveform, and FIG. 12C shows the spectrum distribution of the harmonic current. In FIG. 12C, the leftmost end is the fundamental wave, and the eleventh and thirteenth harmonics are largely generated on the right side.

図１２の（Ｂ）及び（Ｄ）のグラフは、第１の実施の形態である図１（第３の実施の形態である図３の回路も同様）の回路の回路シミュレータによる高調波電流のシミュレート結果であり、端子Ｔ１１、端子Ｔ２１及び端子Ｔ３１に三相交流電圧を印加し、端子Ｔ４１、端子Ｔ５１間に純抵抗を接続している。すなわち、整流回路が発生する高調波電流をシミュレーションしたものである。
図１２の（Ｂ）は、電流波形、（Ｄ）は高調波電流のスペクトラム分布を表す。図１２の（Ｄ）において、最左端は、基本波であり、右側の第１１次、第１３次高調波は抑制されている。
本発明の第２、第４の実施の形態における図２及び図４のコンデンサをデルタ接続したものも同様なスペクトラムとなる。
高調波電流のヒストグラムにおいて、横軸は高調波次数、縦軸は高調波電流の大きさを表す。 The graphs of FIGS. 12B and 12D show the harmonic current measured by the circuit simulator of the circuit of FIG. 1 which is the first embodiment (same as the circuit of FIG. 3 which is the third embodiment). The simulation result shows that a three-phase AC voltage is applied to the terminal T11, the terminal T21, and the terminal T31, and a pure resistor is connected between the terminal T41 and the terminal T51. That is, the harmonic current generated by the rectifier circuit is simulated.
12B shows a current waveform, and FIG. 12D shows a spectrum distribution of harmonic current. In FIG. 12D, the leftmost end is the fundamental wave, and the eleventh and thirteenth harmonics on the right are suppressed.
In the second and fourth embodiments of the present invention, the capacitors of FIG. 2 and FIG. 4 connected in delta connection also have the same spectrum.
In the harmonic current histogram, the horizontal axis represents the harmonic order, and the vertical axis represents the magnitude of the harmonic current.

図１３は、本発明の第７、第８の実施の形態である図５の（Ａ）、（Ｂ）のシミュレート結果であり、図１４は、従来技術の高調波抑制回路のシミュレート結果である。
本発明の図１３は図１４と比較して高調波抑制が改善されていることが分かる。 FIG. 13 shows the simulation results of FIGS. 5A and 5B according to the seventh and eighth embodiments of the present invention, and FIG. 14 shows the simulation result of the harmonic suppression circuit of the prior art. It is.
FIG. 13 of the present invention shows that harmonic suppression is improved compared to FIG.

＜その他の従来技術＞
図１０、図１１は、一般的な高調波抑制回路であり、図１０は、特許文献１の従来技術として記載され、図１１は、端子Ｔ４Ｂ、端子Ｔ５Ｂ間に接続された負荷から発生する高調波電流をコイルＬＢ及びコンデンサＣＢからなるローパスフィルタで、端子Ｔ１Ｂ、端子Ｔ２Ｂ、端子Ｔ３Ｂ間に流れ出る高調波電流を抑制するものである。 <Other conventional technologies>
FIGS. 10 and 11 are general harmonic suppression circuits. FIG. 10 is described as the prior art of Patent Document 1, and FIG. 11 shows harmonics generated from a load connected between the terminals T4B and T5B. A low-pass filter composed of a coil LB and a capacitor CB is used to suppress the harmonic current that flows between the terminals T1B, T2B, and T3B.

は、本発明による高調波抑制回路の第１の実施の形態を示す回路図である。These are the circuit diagrams which show 1st Embodiment of the harmonic suppression circuit by this invention. は、本発明による高調波抑制回路の第２の実施の形態を示す回路図である。These are the circuit diagrams which show 2nd Embodiment of the harmonic suppression circuit by this invention. は、本発明による高調波抑制回路の第３の実施の形態を示す回路図である。These are the circuit diagrams which show 3rd Embodiment of the harmonic suppression circuit by this invention. は、本発明による高調波抑制回路の第４の実施の形態を示す回路図である。These are the circuit diagrams which show 4th Embodiment of the harmonic suppression circuit by this invention. の（Ａ）は、本発明による高調波抑制回路の第７の実施の形態を示す回路図であり、（Ｂ）は、本発明による高調波抑制回路の第８の実施の形態を示す回路図である。(A) is a circuit diagram showing a seventh embodiment of the harmonic suppression circuit according to the present invention, and (B) is a circuit diagram showing an eighth embodiment of the harmonic suppression circuit according to the present invention. It is. は、本発明による高調波抑制回路の動作原理を示す回路図である。These are circuit diagrams which show the principle of operation of the harmonic suppression circuit by this invention. は、本発明による高調波抑制回路の動作原理を示す回路図である。These are circuit diagrams which show the principle of operation of the harmonic suppression circuit by this invention. は、本発明による高調波抑制回路の動作原理を示す回路図である。These are circuit diagrams which show the principle of operation of the harmonic suppression circuit by this invention. は、高調波抑制回路を使用しない整流回路である。Is a rectifier circuit that does not use a harmonic suppression circuit. は、従来技術の高調波抑制回路である。Is a prior art harmonic suppression circuit. は、従来技術の高調波抑制回路である。Is a prior art harmonic suppression circuit. は、図９による回路と本発明の高調波抑制回路による高調波電流シミュレーションの結果を示すグラフである。These are the graphs which show the result of the harmonic current simulation by the circuit by FIG. 9, and the harmonic suppression circuit of this invention. は、本発明の高調波抑制回路による高調波電流シミュレーションの結果を示すグラフである。These are graphs showing the results of harmonic current simulation by the harmonic suppression circuit of the present invention. は、従来技術の高調波抑制回路による高調波電流シミュレーションの結果を示すグラフである。These are the graphs which show the result of the harmonic current simulation by the harmonic suppression circuit of a prior art.

符号の説明Explanation of symbols

ＨＣＳ１〜ＨＣＳ５高調波抑制回路
ＨＣＳ５Ａ、ＨＣＳ５Ｂ高調波抑制回路
Ｌｘ、Ｌｘｘリアクトル（コイル）
Ａｘ、Ｂｘ、Ｃｘリアクトルのタップ
Ｃｘ、Ｃｘｘ容量素子（コンデンサ）
Ｄｘ、Ｄｘｘ整流素子（ダイオード）
Ｔｘｘ端子
Ｌｏ７、Ｌｏ８負荷
Ｒ６、Ｒ８抵抗素子
Ｖｄｃ、Ｖｄｃ５脈流直流電圧
Ｖ３φ 三相交流電圧
Ｖａｃ、Ｖ単相交流電圧
Ｖｈ高調波電圧
ｉ交流電流
ｊ、ｋ高調波電流 HCS1 to HCS5 Harmonic suppression circuit HCS5A, HCS5B Harmonic suppression circuit Lx, Lxx Reactor (coil)
Ax, Bx, Cx reactor taps
Cx, Cxx Capacitance element (capacitor)
Dx, Dxx Rectifier (diode)
Txx terminal Lo7, Lo8 Load R6, R8 Resistance element Vdc, Vdc5 Pulsating DC voltage V3φ Three-phase AC voltage Vac, V Single-phase AC voltage Vh Harmonic voltage i AC current j, k Harmonic current

Claims

一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、
第２容量素子と、
第３容量素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの他端は、前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの一端に接続され、
前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの他端は接続され、
前記第１リアクトルのタップは、外部の三相交流全波整流回路内の第１整流素子の一端及び第２整流素子の他端に接続されるべく構成され、
前記第２リアクトルのタップは、前記外部の三相交流全波整流回路内の第３整流素子の一端及び第４整流素子の他端に接続されるべく構成され、
前記第３リアクトルのタップは、前記外部の三相交流全波整流回路内の第５整流素子の一端及び第６整流素子の他端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is configured to be connected to one end of the first rectifier element and the other end of the second rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the second reactor is configured to be connected to one end of the third rectifier element and the other end of the fourth rectifier element in the external three-phase AC full-wave rectifier circuit,
The third reactor tap is configured to be connected to one end of the fifth rectifier element and the other end of the sixth rectifier element in the external three-phase AC full-wave rectifier circuit. Suppression circuit.

一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、
第２容量素子と、
第３容量素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトルの他端は、前記第１容量素子の一端及び前記第２容量素子の一端に接続され、
前記第２リアクトルの他端は、前記第１容量素子の他端及び前記第３容量素子の一端に接続され、
前記第３リアクトルの他端は、前記第２容量素子の他端及び前記第３容量素子の他端に接続され、
前記第１リアクトルのタップは、外部の三相交流全波整流回路内の第１整流素子の一端及び第２整流素子の他端に接続されるべく構成され、
前記第２リアクトルのタップは、前記外部の三相交流全波整流回路内の第３整流素子の一端及び第４整流素子の他端に接続されるべく構成され、
前記第３リアクトルのタップは、前記外部の三相交流全波整流回路内の第５整流素子の一端及び第６整流素子の他端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is configured to be connected to one end of the first rectifier element and the other end of the second rectifier element in the external three-phase AC full-wave rectifier circuit,
The tap of the second reactor is configured to be connected to one end of the third rectifier element and the other end of the fourth rectifier element in the external three-phase AC full-wave rectifier circuit,
The third reactor tap is configured to be connected to one end of the fifth rectifier element and the other end of the sixth rectifier element in the external three-phase AC full-wave rectifier circuit. Suppression circuit.

一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、第２容量素子と、第３容量素子と、
第１整流素子、第２整流素子、第３整流素子、第４整流素子、第５整流素子、第６整流素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの他端は、前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの一端に接続され、
前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの他端は接続され、
前記第１リアクトルのタップは、前記第１整流素子の一端及び前記第２整流素子の他端に接続され、
前記第２リアクトルのタップは、前記第３整流素子の一端及び前記第４整流素子の他端に接続され、
前記第３リアクトルのタップは、前記第５整流素子の一端及び前記第６整流素子の他端に接続され、
前記第１整流素子、前記第３整流素子及び前記第５整流素子の他端は接続されて整流出力の一端を為し、前記第２整流素子、前記第４整流素子及び前記第６整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element, a second capacitive element, a third capacitive element,
A first rectifier, a second rectifier, a third rectifier, a fourth rectifier, a fifth rectifier, and a sixth rectifier,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is connected to one end of the first rectifying element and the other end of the second rectifying element,
The tap of the second reactor is connected to one end of the third rectifying element and the other end of the fourth rectifying element,
The tap of the third reactor is connected to one end of the fifth rectifying element and the other end of the sixth rectifying element,
The other ends of the first rectifier element, the third rectifier element, and the fifth rectifier element are connected to form one end of a rectified output, and the second rectifier element, the fourth rectifier element, and the sixth rectifier element A harmonic suppression circuit, wherein one end is connected to serve as the other end of the rectified output.

一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、第２容量素子と、第３容量素子と、
第１整流素子、第２整流素子、第３整流素子、第４整流素子、第５整流素子、第６整流素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトルの他端は、前記第１容量素子の一端及び前記第２容量素子の一端に接続され、
前記第２リアクトルの他端は、前記第１容量素子の他端及び前記第３容量素子の一端に接続され、
前記第３リアクトルの他端は、前記第２容量素子の他端及び前記第３容量素子の他端に接続され、
前記第１リアクトルのタップは、前記第１整流素子の一端及び前記第２整流素子の他端に接続され、
前記第２リアクトルのタップは、前記第３整流素子の一端及び前記第４整流素子の他端に接続され、
前記第３リアクトルのタップは、前記第５整流素子の一端及び前記第６整流素子の他端に接続され、
前記第１整流素子、前記第３整流素子及び前記第５整流素子の他端は接続されて整流出力の一端を為し、前記第２整流素子、前記第４整流素子及び前記第６整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element, a second capacitive element, a third capacitive element,
A first rectifier, a second rectifier, a third rectifier, a fourth rectifier, a fifth rectifier, and a sixth rectifier,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is connected to one end of the first rectifying element and the other end of the second rectifying element,
The tap of the second reactor is connected to one end of the third rectifying element and the other end of the fourth rectifying element,
The tap of the third reactor is connected to one end of the fifth rectifying element and the other end of the sixth rectifying element,
The other ends of the first rectifier element, the third rectifier element, and the fifth rectifier element are connected to form one end of a rectified output, and the second rectifier element, the fourth rectifier element, and the sixth rectifier element A harmonic suppression circuit, wherein one end is connected to serve as the other end of the rectified output.

一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、
第２容量素子と、
第３容量素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの他端は、前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの一端に接続され、
前記第１容量素子、前記第２容量素子、前記第３容量素子のそれぞれの他端は接続され、
前記第１リアクトルのタップは、外部の負荷の第１端に接続されるべく構成され、
前記第２リアクトルのタップは、前記外部の負荷の第２端に接続されるべく構成され、
前記第３リアクトルのタップは、前記外部の負荷の第３端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of each of the first reactor, the second reactor, and the third reactor is connected to one end of each of the first capacitor element, the second capacitor element, and the third capacitor element,
The other ends of the first capacitive element, the second capacitive element, and the third capacitive element are connected,
The tap of the first reactor is configured to be connected to a first end of an external load;
The tap of the second reactor is configured to be connected to a second end of the external load;
A harmonic suppression circuit, wherein the tap of the third reactor is configured to be connected to a third end of the external load.

一端と他端との間にタップを有する第１リアクトルと、
一端と他端との間にタップを有する第２リアクトルと、
一端と他端との間にタップを有する第３リアクトルと、
第１容量素子と、
第２容量素子と、
第３容量素子と、を備え、
前記第１リアクトル、前記第２リアクトル、前記第３リアクトルのそれぞれの一端は、外部の三相交流のそれぞれの相電圧を出力する導線に接続されるべく構成され、
前記第１リアクトルの他端は、前記第１容量素子の一端及び前記第２容量素子の一端に接続され、
前記第２リアクトルの他端は、前記第１容量素子の他端及び前記第３容量素子の一端に接続され、
前記第３リアクトルの他端は、前記第２容量素子の他端及び前記第３容量素子の他端に接続され、
前記第１リアクトルのタップは、外部の負荷の第１端に接続されるべく構成され、
前記第２リアクトルのタップは、前記外部の負荷の第２端に接続されるべく構成され、
前記第３リアクトルのタップは、前記外部の負荷の第３端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A first reactor having a tap between one end and the other end;
A second reactor having a tap between one end and the other end;
A third reactor having a tap between one end and the other end;
A first capacitive element;
A second capacitive element;
A third capacitive element,
One end of each of the first reactor, the second reactor, and the third reactor is configured to be connected to a conducting wire that outputs each phase voltage of an external three-phase alternating current,
The other end of the first reactor is connected to one end of the first capacitive element and one end of the second capacitive element,
The other end of the second reactor is connected to the other end of the first capacitive element and one end of the third capacitive element,
The other end of the third reactor is connected to the other end of the second capacitive element and the other end of the third capacitive element,
The tap of the first reactor is configured to be connected to a first end of an external load;
The tap of the second reactor is configured to be connected to a second end of the external load;
A harmonic suppression circuit, wherein the tap of the third reactor is configured to be connected to a third end of the external load.

一端と他端との間にタップを有するリアクトルと、容量素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、外部の単相全波整流回路内の第１整流素子の一端及び第２
整流素子の他端に接続されるべく構成され、
前記容量素子の他端は、前記外部の単相交流の他方の極の電位が出力される導線及び前
記外部の単相全波整流回路内の第３整流素子の一端及び第４整流素子の他端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A reactor having a tap between one end and the other end, and a capacitive element,
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap includes one end of the first rectifier element and the second end in the external single-phase full-wave rectifier circuit.
Configured to be connected to the other end of the rectifying element,
The other end of the capacitive element is a conductor that outputs the potential of the other pole of the external single-phase alternating current, one end of the third rectifier element in the external single-phase full-wave rectifier circuit, and the fourth rectifier element. A harmonic suppression circuit configured to be connected to an end.

一端と他端との間にタップを有するリアクトルと、容量素子と、
第１整流素子と、第２整流素子と、第３整流素子と、第４整流素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、前記第１整流素子の一端及び前記第２整流素子の他端に接
続され、
前記容量素子の他端は、前記第３整流素子の一端及び前記第４整流素子の他端に接続さ
れ、かつ、前記外部の単相交流の他方の極の電位が出力される導線に接続されるべく構成され、
前記第１整流素子及び前記第３整流素子の他端は接続されて整流出力の一端を為し、前
記第２整流素子及び前記第４整流素子の一端は接続されて前記整流出力の他端を為すことを特徴とする高調波抑制回路。 A reactor having a tap between one end and the other end, a capacitive element,
A first rectifying element, a second rectifying element, a third rectifying element, and a fourth rectifying element;
One end of the reactor is configured to be connected to a lead wire from which an electric potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap is connected to one end of the first rectifying element and the other end of the second rectifying element,
The other end of the capacitive element is connected to one end of the third rectifier element and the other end of the fourth rectifier element, and is connected to a conductor that outputs the potential of the other pole of the external single-phase alternating current. Configured to
The other ends of the first rectifying element and the third rectifying element are connected to form one end of a rectified output, and one ends of the second rectifying element and the fourth rectifying element are connected to connect the other end of the rectified output. Harmonic suppression circuit characterized by doing.

一端と他端との間にタップを有するリアクトルと、容量素子と、を備え、
前記リアクトルの一端は、外部の単相交流の一方の極の電位が出力される導線に接続されるべく構成され、
前記リアクトルの他端は、前記容量素子の一端に接続され、
前記リアクトルのタップは、外部の負荷の一端に接続されるべく構成され、
前記容量素子の他端は、前記外部の単相交流の他方の極の電位が出力される導線及び前
記外部の負荷の他端に接続されるべく構成されていることを特徴とする高調波抑制回路。 A reactor having a tap between one end and the other end, and a capacitive element,
One end of the reactor is configured to be connected to a conducting wire from which the potential of one pole of an external single-phase alternating current is output,
The other end of the reactor is connected to one end of the capacitive element,
The reactor tap is configured to be connected to one end of an external load;
The other end of the capacitive element is configured to be connected to a lead wire that outputs the potential of the other pole of the external single-phase alternating current and the other end of the external load. circuit.